KR950021667A - Tft부하를 갖는 반도체 스태틱 메모리장치 - Google Patents
Tft부하를 갖는 반도체 스태틱 메모리장치 Download PDFInfo
- Publication number
- KR950021667A KR950021667A KR1019940034834A KR19940034834A KR950021667A KR 950021667 A KR950021667 A KR 950021667A KR 1019940034834 A KR1019940034834 A KR 1019940034834A KR 19940034834 A KR19940034834 A KR 19940034834A KR 950021667 A KR950021667 A KR 950021667A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive film
- film
- interlayer insulating
- conductive
- insulating film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
SRAM의 각 메모리셀은 구동 MOSFET의 게이트 전극이 제1도전막에 의해 형성되며, 부하 TFT의 게이트 전극은 제3도전층으로 형성되며, 제2도전막은 두개의 게이트 전극이 서로 중첩하지 않는 영역에서 존재하지 않는 이러한 구조를 갖는다. 제2도전막이 패터닝될 후에, 제1층간 절연막은 동일한 사진식각 마스크로 연속하여 제거된다. 메모리셀의 메모리 노드에서의 기생 용량은 두개의 게이트 전극이 전극간의 얇음에 의해서 증가하기 때문에, SRAM은 소프트 에라에 우수한 내성을 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시에에 따른 SRAM의 메모리 셀 및 제1도에 도시한 메모리 셀의 물리적 구조를 도시한 평면도,
제3도는 A-A′라인을 따라 취한 제2도에 도시한 메모리 셀의 단면도,
제4도는 메모리 셀에서 제1도의 메모리 노드(N2)의 전위를 도시한 타임 챠트,
제5도는 메모리 셀에서 소프트 에라 메카니즘을 설명하는데 사용된 제1도의 부분 등가 회로.
Claims (6)
- 주 표면을 갖는 반도체 기판; 상기 주 표면상에 연속하여 놓이며 각각이 한 패턴으로 형성되는 제1도전막, 제1층간 절연막, 제2도전막, 제2층간 절연막, 제3도전막, 제3층간 절연막, 및 제4도전막; 상기 주 표면상의 벌크 활성 영역과 상기 제1도전막의 일부로서 형성된 게이트 전극을 각각 갖는 벌크 MOSFET; 및 상기 제3도전막의 일부로서 형성된 게이트 전극과 상기 제4도전막의 일부로서 박막 활성 영역을 각각 갖는 박막 MOSFET를 포함하며, 상기 제1도전막은 상기 제2층간 절연막과 직접 접촉하는 확장 부분을 가지며, 상기 확장 부분은 상기 제3도전막에 병렬로 확장하는 것을 특징으로 하는 스태틱 랜덤 엑세스 메모리.
- 제1항에 있어서, 상기 박막 MOSFET각각은 상기 벌크 MOSFET중 하나에 대응하는 부하 소자인 것을 특징으로 하는 스태틱 랜덤 억세스 메모리.
- 제1항에 있어서, 상기 제2도전막은 접지 라인인 것을 특징으로 하는 스태틱 랜덤 억세스 메모리.
- 주 표면을 갖는 반도체 기판; 상기 주 표면상에 연속하여 놓이며 각각이 한 패턴으로 형성되는 제1도전막, 제1층간 절연막, 제2도전막, 제2층간 절연막, 제3도전막, 제3층간 절연막, 및 제4도전막; 상기 주 표면상의 벌크 활성 영역과 상기 제1도전막의 일부로서 형성된 게이트 전극을 각각 갖는 벌크 MOSFET; 및 상기 제3도전막의 일부로서 형성된 게이트 전극과 상기 제4도전막의 일부로서 박막 활성 영역을 각각 갖는 박막 MOSFET를 포함하며, 상기 제1층간 절연막은 상기 제1층간 절연막의 다른 부분의 두께보다 얇은 두께를 갖는 제1부분을 포함하며, 상기 제1도전막은 상기 제1부분과 상기 제2층간 절연막이 개재되어 상기 제3도전막에 대향하는 제2부분을 갖는 것을 특징으로 하는 스태틱 랜덤 엑세스 메모리.
- 제4항에 있어서, 상기 박막 MOSFET각각은 상기 벌크 MOSFET중 하나에 대응하는 부하 소자인 것을 특징으로 하는 스태틱 랜덤 억세스 메모리.
- 제4항에 있어서, 상기 제2도전막은 접지 라인인 것을 특징으로 하는 스태틱 랜덤 억세스 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-317984 | 1993-12-17 | ||
JP5317984A JP2601171B2 (ja) | 1993-12-17 | 1993-12-17 | スタティック型半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950021667A true KR950021667A (ko) | 1995-07-26 |
KR0155182B1 KR0155182B1 (ko) | 1998-10-15 |
Family
ID=18094189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940034834A KR0155182B1 (ko) | 1993-12-17 | 1994-12-17 | Tft 부하를 갖는 반도체 스태틱 메모리 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5757031A (ko) |
JP (1) | JP2601171B2 (ko) |
KR (1) | KR0155182B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100249156B1 (ko) * | 1997-05-13 | 2000-03-15 | 김영환 | 에스램(sram)셀및그제조방법 |
JP3134927B2 (ja) * | 1998-05-01 | 2001-02-13 | 日本電気株式会社 | 半導体装置及びsramセルの製造方法 |
US6197629B1 (en) * | 1998-11-19 | 2001-03-06 | United Microelectronics Corp. | Method of fabricating a polysilicon-based load circuit for static random-access memory |
JP2002176112A (ja) * | 2000-12-08 | 2002-06-21 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JP2004071977A (ja) | 2002-08-08 | 2004-03-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2004207282A (ja) * | 2002-12-20 | 2004-07-22 | Fujitsu Ltd | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02295164A (ja) * | 1989-05-10 | 1990-12-06 | Sony Corp | 半導体メモリ |
KR100199258B1 (ko) * | 1990-02-09 | 1999-06-15 | 가나이 쓰도무 | 반도체집적회로장치 |
-
1993
- 1993-12-17 JP JP5317984A patent/JP2601171B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-17 KR KR1019940034834A patent/KR0155182B1/ko not_active IP Right Cessation
-
1996
- 1996-11-22 US US08/755,777 patent/US5757031A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2601171B2 (ja) | 1997-04-16 |
JPH07176632A (ja) | 1995-07-14 |
KR0155182B1 (ko) | 1998-10-15 |
US5757031A (en) | 1998-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970024311A (ko) | 반도체 장치, 액티브 매트릭스 기판 및 그의 제조 방법 | |
KR910020904A (ko) | 반도체기억장치 및 그 제조 방법 | |
KR870009457A (ko) | 반도체 장치 | |
KR900008698A (ko) | 반도체장치 및 반도체 기억장치 | |
KR930011158A (ko) | 박막 트랜지스터 디바이스 | |
KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
KR960036027A (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
KR960042172A (ko) | 액정표시소자 및 그 제조방법 | |
KR900005613A (ko) | 박막 트랜지스터 및 그 제조 방법과 전기 광학 표시 장치 | |
KR950028198A (ko) | 캐패시터 제조방법 | |
KR960015962A (ko) | 박막트랜지스터 | |
KR970067946A (ko) | 박막트랜지스터장치 및 액정표시장치 | |
KR930001438A (ko) | 정적 반도체 메모리 장치 | |
KR920018943A (ko) | 반도체 기억장치 | |
KR920010902A (ko) | 반도체장치 | |
KR950021666A (ko) | 반도체 장치 | |
KR940012634A (ko) | 반도체 메모리 장치 | |
KR950002046A (ko) | 반도체 집적회로 장치 | |
KR890004444A (ko) | Mos트랜지스터 | |
KR950021667A (ko) | Tft부하를 갖는 반도체 스태틱 메모리장치 | |
KR930018737A (ko) | 티에프티(tft) 부하형 에스알에이엠(sram) | |
KR900005463A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR970077683A (ko) | 반도체 메모리 장치 | |
KR960036082A (ko) | 반도체집적회로장치 | |
KR910003755A (ko) | 박막 트랜지스터를 이용한 메모리소자 및 메모리 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090708 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |