DE3639053C2 - Integrierte Schaltungsanordnung - Google Patents
Integrierte SchaltungsanordnungInfo
- Publication number
- DE3639053C2 DE3639053C2 DE3639053A DE3639053A DE3639053C2 DE 3639053 C2 DE3639053 C2 DE 3639053C2 DE 3639053 A DE3639053 A DE 3639053A DE 3639053 A DE3639053 A DE 3639053A DE 3639053 C2 DE3639053 C2 DE 3639053C2
- Authority
- DE
- Germany
- Prior art keywords
- chip
- peripheral
- circuit
- circuit arrangement
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002093 peripheral effect Effects 0.000 claims description 57
- 238000010276 construction Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
Die Erfindung betrifft eine integrierte Schaltungsanordnung
gemäß dem Oberbegriff des Patentanspruchs 1, wie sie aus
EP 00 73 641 A2 bekannt ist.
Integrierte Schaltungschips (IC's) besitzen im allgemeinen
Rechteckform mit einem den Aktivbereich der integrierten
Schaltung enthaltenden Zentralbereich. Auf einem den Zentralbereich
umgebenden Randstreifen des jeweiligen Chips
werden längliche Peripherieschaltungen vorgesehen, die jeweils
ein über einen Verbindungsdraht mit einem außen liegenden
Kontakt zu verbindendes Anschlußfeld am Rand des
Chips besitzen. Um eine Überlappung der Peripherieschaltungen
in den Eckbereichen des Chips zu vermeiden, werden die
Peripherieschaltungen auf einen Chip-Bereich beschränkt,
der unmittelbar an jeweils eine Rechteckseite des Zentralbereichs
angrenzt.
Die Anordnung der Einzelteile des Chips wird im allgemeinen
durch ein Rechnersystem bestimmt, das die Peripherieschaltungen
in etwa rechteckige bzw. langgestreckte Formen
bringt. Die länglich geformten Peripherieschaltungen werden
außerdem so angeordnet, daß ihre Längsachsen senkrecht zu
den Rechteckkanten des Zentralbereichs stehen. Zwei an einen
Eckbereich angrenzende Peripherieschaltungen, die also
senkrecht zueinander stehen, können demgemäß nicht in den
Eckbereich hineinreichen, ohne sich zu überlappen. Um dieses
Problem auszuschließen ist es in der Industrie üblich
geworden, ein derart programmiertes Rechnersystem zur
Layoutherstellung einzusetzen, daß Peripherieschaltungen
nicht in dem Eckbereich plaziert werden.
Da die außenliegenden Anschlußkontakte, insbesondere Kontaktfinger,
wegen ihrer gegenüber den Anschlußfeldern des
Chips relativ großen Breite, mit Abstand vom Chip in etwa
äquidistant verteilt werden müssen, die bei bekannten integrierten
Schaltungsanordnungen eingangs genannter Art vorgesehenen
Anschlußfelder des Chips aber auf einem der Kantenlänge
des Zentralbereichs entsprechenden Abschnitt der
Chip-Kante dicht zusammengedrängt liegen, ergeben sich zwischen
den Anschlußfeldern und den außenliegenden Kontaktfingern
verschiedene Abstände, je nachdem ob ein etwa in der
Mitte liegendes Anschlußfeld oder ein mehr am Rand liegendes
Anschlußfeld zu kontaktieren ist. Entsprechend verschieden
lang sind die Verbindungsdrähte. Bei den sehr langen
Verbindungsdrähten an den Eckpositionen besteht daher die
Gefahr einer Zerstörung durch Bruch oder durch Kurzschluß
benachbarter Drähte als Folge von Erschütterungen der fertigen
Vorrichtung.
Ein Weg, dieses Problem zu überwinden, besteht darin, die
Anschlußfelder längs der äußeren Umfangsränder des Chips
so zu verteilen, daß die Anschlußfelder jeweils näher an
die Chips-Ecken in den Eckbereichen heranrücken. Diese Änderung
hat aber einen anderen Nachteil zur Folge. Das jeweilige
Anschlußfeld ist im allgemeinen Bestandteil der Anordnung
der zugehörigen Peripherieschaltung, d. h. daß diese
beiden Teile zusammen im selben Verfahren hergestellt werden.
Wenn also das Anschlußfeld entfernt von der zugehörigen
Peripherieschaltung angeordnet werden sollte, ist es
nicht länger möglich, beide Teile in ein und derselben Gruppierung
zusammenzufassen, weil dadurch aus jeder bisher
standardisierten Peripherieschaltung ein speziell hergestelltes
Einzelteil würde. Für den Fachmann ist verständlich,
daß ein solches Vorgehen aus mehreren Gründen unerwünscht
wäre, da das jeweilige Anschlußfeld für seine Position
mit Abstand von der zugehörigen Peripherieschaltung
mit Hilfe eines von der Herstellung der Peripherieschaltung
getrennten Verfahrensschritts zu produzieren wäre. Dadurch
werden natürlich die Komplexität und die Kosten der Herstellung
der Vorrichtung noch vergrößert.
Der Erfindung liegt die Aufgbe zugrunde, die Anschlußfelder
der Peripherieschaltungen relativ nahe an den Ecken des
IC-Chips anzuordnen, ohne die Gefahr eines Überlappens benachbarter
Peripherieschaltungen in Kauf nehmen zu müssen
und ohne die Herstellungskosten bzw. -schwierigkeiten zu
erhöhen. Es soll also ermöglicht werden, die Anschlußfelder
mehr in die Ecken am Rand des Chips zu verschieben und
trotzdem die Peripherieschaltungen als Normteile zugleich
mit den zugehörigen Anschlußfeldern herzustellen. Die erfindungsgemäße
Lösung wird im Kennzeichen des Patentanspruchs
1 angegeben. Verbesserungen und weitere Ausgestaltungen werden
in den Unteransprüchen beschrieben.
Durch die Erfindung wird ein integrierter Schaltungschip
mit Rechteckform geschaffen, der innerhalb der Chip-Fläche
einen rechteckigen Zentralbereich mit Abstand von den Umfangsrändern
der Rechteckform besitzt. Längs der Umfangsränder
des Chips werden mehrere Anschlußfelder vorgesehen.
Innerhalb des Chips zwischen einer Rechteckkante des Zentralbereichs
und den Anschlußfeldern werden Peripherieschaltungen
vorgesehen. Jede Peripherieschaltung wird mit einer
im Prinzip langgestreckten Form so angeordnet, daß ihre
Längserstreckung bzw. Längsachse einen Winkel von weniger
als 90° mit der jeweils angrenzenden Rechteckkante des Zentralbereichs
bildet. Dadurch, daß die Peripherieschaltungen
mit ihren den Anschlußfeldern zugewendeten Enden in Richtung
auf die Eckbereiche des Chips geneigt werden, wobei
sich gemäß weiterer Erfindung aus der Rechteckform der
äußeren Konstruktion der Peripherieschaltungen bevorzugt im
wesentlichen eine Parallelogrammform ergeben soll, wird erreicht,
daß die Anschlußfelder relativ nahe an den Eckbereich
des Chips anzuordnen sind, oihne daß die Gefahr eines
gegenseitigen Überlappens benachbarter Peripherieschaltungen
besteht.
Anhand der schematischen Darstellung in der beiliegenden
Zeichnung werden weitere Einzelheiten der Erfindung erläutert.
Es zeigen:
Fig. 1 eine Draufsicht auf eine bekannte integrierte
Schaltungsanordnung mit einem integrierten Schaltungschip,
der elektrisch mit Anschlußkontaktfingern
eines Leitungsrahmens verbunden ist;
Fig. 2 eine Ansicht ähnlich Fig. 1 für eine erfindungsgemäße
integrierte Schaltungsanordnung; und
Fig. 3 eine Draufsicht auf eine typische Peripherieschaltung.
Fig. 1 zeigt eine bekannt IC-Anordnung mit einem in üblicher
Weise auf einem Leitungsrahmen 12 befestigten IC-Chip.
Längs der Peripherie des Leitungsrahmens 12 wird eine Vielzahl
von Anschlußkontaktfingern 14 angeordnet. Die Finger
14 werden mit Hilfe von Verbindungsdrähten 16 elektrisch
mit Anschlußfeldern 18, die auf dem Chip 10 an dessen Peripherie
vorgesehen werden, verbunden.
Der Chip 10 besitzt einen Zentralbereich 20 mit Rechteckform,
der die integrierte Schaltung der Vorrichtung enthält
und in der Zeichnung durch eine gestrichelte Linie mit den
Rechteckkanten 22 symbolisiert wird. Die einzelnen Anschlußfelder
18 werden mit der integrierten Schaltung innerhalb
des Zentralbereichs 20 auf dem Wege über Peripherieschaltungen
30 verbunden. Die Peripherieschaltungen 30, im vorliegenden
Fall Eingangs-/Ausgangs-Kreise, werden in einer
Rechteckanordnung zwischen den Rechteckkanten 22 des Zentralbereichs
20 einerseits und den Anschlußfeldern 18 andererseits
vorgesehen (Fig. 1). Die Peripherieschaltungen 30
werden dabei auch auf einen Bereich des Chips 10 beschränkt,
der direkt an die Rechteckkanten 22 angrenzt,
weil ein sonst unvermeidliches Überlappen der Peripherieschaltungen
innerhalb der Eckbereiche 32 des Chips vermieden
werden muß.
Die räumliche Konstruktion des Chips wird im allgemeinen
mit Hilfe eines Computersystems erzeugt, das für die Peripheriekreise
30 eine angenähert rechteckige oder langgestreckte
Form vorsieht. Die Peripheriekreise 30 werden außerdem
so angeordnet, daß deren Längsachsen, von denen eine
in Fig. 1 mit 34 bezeichnet wird, senkrecht zu den Rechteckkanten
22 verlaufen. Aus Fig. 1 ist offensichtlich, daß
zwei Peripheriekreise 30a, die senkrecht zueinander stehend
an einen Eckbereich 32 angrenzen, den Eckbereich nicht einnehmen
können, ohne sich gegenseitig zu überlappen.
Um Probleme der letztgenannten Art zu umgehen, ist es in
der Industrie üblich geworden, ein Computersystem zum Erzeugen
der Chip-Konstruktion zu verwenden, das so programmiert
ist, daß eine Anordnung der Peripheriekreise 30 innerhalb
der Eckbereiche 32 vermieden wird. Das hat jedoch den Nachteil,
daß einige der Verbindungsdrähte 16 außerordentlich
lang werden, insbesondere gilt das für die Verbindungsdrähte,
die mit nahe den Ecken des Chips 10 angeordneten Kontaktfingern
14 zu verbinden sind. Diese außerordentlich
langen Kontaktdrähte sind störungsempfindlich, weil sie
brechen oder weil benachbarte Drähte kurzgeschlossen werden
können, wenn die fertiggestellte Anordnung Erschütterungen
ausgesetzt wird.
Fig. 2 zeigt eine integrierte Schaltungsanordnung (IC) 100
mit einem IC-Chip 110, der in üblicher Weise auf einem Leitungsrahmen
112 befestigt wird. Mehrere Anschlußkontaktfinger
114 werden um die Peripherie des Leitungsrahmens angeordnet.
Eine Reihe von Verbindungsdrähten 116 verbinden
die Kontaktfinger 114 elektrisch mit einer Reihe von Anschlußfeldern
118, die auf dem Chip 110 angrenzend an dessen
Umfangsrand nach Fig. 2 vorgesehen werden. In der Zeichnung
wird auf ein Zentralbereich 120 mit im wesentlichen
rechteckiger Form dargestellt, der die integrierte Schaltung
der Schaltungsanordnung 112 enthält und als in einer
gestrichelten Linie mit den Rechteckkanten 122 eingeschlossen
zu denken ist. Zwischen den Rechteckkanten 122 des Zentralbereichs
120 und den Anschlußfeldern 118 wird eine Reihe
von Peripherieschaltungen 130 mit jeweils langgestreckter
Form vorgesehen, die zum Verbinden der Anschlußfelder
mit aktiven Elementen der integrierten Schaltung zu verwenden
sind. Jedes Anschlußfeld 118 wird einem Längsende 136
einer Peripherieschaltung 130 zugeordnet.
Anders als die Peripherieschaltung 130 des bekannten IC-
Chips 10 nach Fig. 1 werden die Peripherieschaltungen 130
nach Fig. 2 so angeordnet, daß ihre Längsachsen 134 nicht
senkrecht zu den angrenzenden Rechteckkanten 122 verlaufen.
Mit anderen Worten heißt das, daß der durch die Längsachse
134 und die Rechteckkante 122 eingeschlossene Winkel A,
wie in den Fig. 2 und 3 deutlich zu sehen ist, deutlich
kleiner als 90° gewählt wird. Dadurch wird ermöglicht, die
Peripherieschaltungen 130, vorzugsweise jeweils in Parallelogrammform,
so einander zuzuordnen, daß ihre an die Anschlußfelder
118 angrenzenden Längsenden 136 in Richtung
auf die Ecken 150 des IC-Chips 110 schräg bzw. geneigt verlaufen.
Fig. 3 zeigt eine spezielle Peripherieschaltung 130b, die
einen typischen Eingangskreis 152 im einzelnen darstellt.
Es ist zu beachten, daß das Längsende 136 des Peripheriekreises
130b im Ausführungsbeispiel nach Fig. 3 nach links
versetzt ist, so daß die Längsachse 134 einen Winkel A mit
der Rechteckkante 122 von weniger als 90° einschließt. Dabei
soll das Anschlußfeld 118 herkömmlicher Art sein und
nahe angrenzend an dem Längsende 136 positioniert werden.
Für den Fachmann ist klar, daß sich die vorgenannte Konstruktion
sowohl für Neigungen der Längsachsen 134 nach
rechts als auch nach links eignet. Fig. 3 zeigt ein Ausführungsbeispiel
mit Neigung nach links. Die entsprechende
Anordnung mit Rechts-Neigung ergibt sich einfach durch eine
Spiegelung der Links-Neigung. In Fig. 2 werden sowohl nach
links als auch nach rechts geneigte Peripheriekreise 130
längs des Umfangs des IC-Chips 110 dargestellt, deren zugehörige
Anschlußfelder 118 wesentlich näher an den Ecken
150 liegen als diejenigen des bekannten Chips 110 nach Fig. 1.
In der Konstruktion nach Fig. 2 werden wesentlich kürzere
Verbindungsdrähte 116 zum Verbinden der Kontaktfinger
114 mit den am nächsten den Ecken 150 gelegenen Anschlußfeldern
118 als beim Ausführungsbeispiel nach Fig. 1 benötigt.
Der Winkel A, der kleiner als 90° aber größer als
45° ist, ermöglicht diese Positionierung der Anschlußfelder
118 relativ nahe an den Ecken des IC-Chips 110, ohne
die Gefahr eines Überlappens benachbarter Peripheriekreise
130 in Kauf nehmen zu müssen.
Für den Fachmann ist es auch verständlich, daß die Größe
des Winkels A für benachbarte Peripherieschaltungen 130
unterschiedlich sein kann. Beispielsweise kann der Winkel
A zwischen der Längsachse 134 der Peripherieschaltung 130b
und der Rechteckkante 122 kleiner sein als der entsprechende
Winkel A für die Peripherieschaltung 130c, die in Fig. 2
unmittelbar rechts - zur Mitte der Schaltungsgruppe hin -
neben der Schaltung 130b liegt, obwohl diese Winkel in der
Zeichnung im wesentlichen gleich groß aussehen. Ähnlich
können Peripherieschaltungen 130, die weiter von den Ecken
150 entfernt sind, einen entsprechend größeren Winkel A
besitzen. Auf diese Weise läßt sich durch Verändern des
Winkels A von Peripherieschaltung zu Peripherieschaltung
ein maximaler Oberflächenbereich des Chips 110 zwischen dem
Zentralbereich 120 und den Anschlußfeldern 118 für die
Peripherieschaltungen 130 ausnutzen.
Ein wesentlicher Vorteil der Lehren der Erfindung besteht
darin, daß die Anschlußfelder 118 auf einfache Weise längs
der Peripherie des Chips so angeordnet werden können, daß
relativ kürzere Verbindungsdrähte 116 erforderlich sind.
Hierdurch wiederum wird die Zuverlässigkeit der fertigen
Schaltungsanordnung durch Verminderung der Wahrscheinlichkeit
einer Störung in Folge eines Brechens zu langer Drähte
oder eines Kurzschließens benachbarter Drähte erhöht.
Schließlich wird dieser Vorteil, ohne zusätzliche Kosten
und Verarbeitungsschritte und ohne die Notwendigkeit,
standardisierte Peripherieschaltungen durch einzeln hergestellte
Schaltungen ersetzen zu müssen, erreicht.
Claims (7)
1. Integrierte Schaltungsanordnung (100) mit einem Chip
(110) mit im wesentlichen ein Rechteck umschließenden
Umfangsrändern (119) und einem ebenfalls im wesentlichen
rechteckigen, eine integrierte Schaltung enthaltenden
Zentralbereich (120) innerhalb des Chips (110)
mit mehreren Anschlußfeldern (118) nahe den Umfangsrändern
(119) und mit mehreren Peripherieschaltungen (130) mit
eine Längsachse (134) definierender länglicher Form am
Umfang innerhalb des Chips (110) zwischen einer Rechteckkante
(122) des Zentralbereichs (120) und den Anschlußfeldern
(118), wobei eines der Anschlußfelder (118)
an eine Ecke (150) des Chips (110) angrenzt, dadurch gekennzeichnet,
daß jede Längsachse (134) mit der Rechteckkante (122) des Zentralbereichs
(120) einen Winkel (A) von weniger als
90° einschließt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet
daß jede Längsachse (134) im wesentlichen
denselben Winkel (a) mit der Rechteckkante (122) des
Zentralbereiches (120) einschließt.
3. Schaltungsanordnung nach Anspruch 1 oder 2, gekennzeichnet
durch einen Winkel (A) von 45° bis 90°.
4. Schaltungsanordnung nach einem oder mehreren der Ansprüche
1 bis 3, dadurch gekennzeichnet, daß die Peripherieschaltung
(130) erste (130b) und zweite (130c)
periphere Schaltungstypen umfaßt und daß die Längsachse
(134) des ersten Schaltungstyps (130b) mit der
Rechteckkante (122) des Zentralbereichs (120) einen
Winkel (A) einschließt, der kleiner als der Winkel
zwischen der Längsachse des zweiten Schaltungstyps
(130c) und der Rechteckkante (122) ist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet,
daß der erste periphere Schaltungstyp (130b)
näher als der zweite (130c) an der Ecke (150) des
Chips (110) liegt.
6. Schaltungsanordnung nach einem oder mehreren der Ansprüche
1 bis 5, dadurch gekennzeichnet, daß die Peripherieschaltungen
(130) mit ihren den Anschlußfeldern
(118) zugewandten Enden (136) in Richtung auf die jeweils
benachbarte Ecke (150) des Chips (110) schräg
verlaufen.
7. Schaltungsanordnung nach einem oder mehreren der Ansprüche
1 bis 6, dadurch gekennzeichnet, daß die Peripherieschaltungen
(130) in einer Parallelogrammform
angeordnet sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/799,825 US4789889A (en) | 1985-11-20 | 1985-11-20 | Integrated circuit device having slanted peripheral circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3639053A1 DE3639053A1 (de) | 1987-05-21 |
DE3639053C2 true DE3639053C2 (de) | 1995-06-08 |
Family
ID=25176862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3639053A Expired - Fee Related DE3639053C2 (de) | 1985-11-20 | 1986-11-14 | Integrierte Schaltungsanordnung |
Country Status (8)
Country | Link |
---|---|
US (1) | US4789889A (de) |
JP (1) | JPH0648715B2 (de) |
KR (1) | KR950010046B1 (de) |
CN (1) | CN1007477B (de) |
DE (1) | DE3639053C2 (de) |
GB (1) | GB2183399B (de) |
IT (1) | IT1197923B (de) |
SE (1) | SE504241C2 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
AT395494B (de) * | 1988-06-14 | 1993-01-25 | Automations Und Informationssy | Integrierte schaltungsanordnung |
JP2560805B2 (ja) * | 1988-10-06 | 1996-12-04 | 三菱電機株式会社 | 半導体装置 |
US5162265A (en) * | 1990-10-29 | 1992-11-10 | Delco Electronics Corporation | Method of making an electrical interconnection having angular lead design |
US5072279A (en) * | 1990-10-29 | 1991-12-10 | Delco Electronics Corporation | Electrical interconnection having angular lead design |
JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
US5859448A (en) * | 1996-06-27 | 1999-01-12 | Sun Microsystems, Inc. | Alternative silicon chip geometries for integrated circuits |
US5951304A (en) * | 1997-05-21 | 1999-09-14 | General Electric Company | Fanout interconnection pad arrays |
US8040465B2 (en) * | 2008-09-19 | 2011-10-18 | Apple Inc. | External light illumination of display screens |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3808475A (en) * | 1972-07-10 | 1974-04-30 | Amdahl Corp | Lsi chip construction and method |
US4125798A (en) * | 1977-04-11 | 1978-11-14 | Miller C Fredrick | Method and means for locating process points on miniaturized circuits |
US4278897A (en) * | 1978-12-28 | 1981-07-14 | Fujitsu Limited | Large scale semiconductor integrated circuit device |
US4413271A (en) * | 1981-03-30 | 1983-11-01 | Sprague Electric Company | Integrated circuit including test portion and method for making |
JPS5835963A (ja) * | 1981-08-28 | 1983-03-02 | Fujitsu Ltd | 集積回路装置 |
JPS5921035A (ja) * | 1982-07-26 | 1984-02-02 | Nec Corp | 半導体装置 |
JPS5943553A (ja) * | 1982-09-06 | 1984-03-10 | Hitachi Ltd | 半導体素子の電極構造 |
-
1985
- 1985-11-20 US US06/799,825 patent/US4789889A/en not_active Expired - Lifetime
-
1986
- 1986-10-23 CN CN86107224A patent/CN1007477B/zh not_active Expired
- 1986-10-27 IT IT22150/86A patent/IT1197923B/it active
- 1986-11-13 SE SE8604869A patent/SE504241C2/sv not_active IP Right Cessation
- 1986-11-14 DE DE3639053A patent/DE3639053C2/de not_active Expired - Fee Related
- 1986-11-18 GB GB8627557A patent/GB2183399B/en not_active Expired
- 1986-11-19 JP JP61276391A patent/JPH0648715B2/ja not_active Expired - Fee Related
- 1986-11-19 KR KR1019860009774A patent/KR950010046B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0648715B2 (ja) | 1994-06-22 |
IT8622150A1 (it) | 1988-04-27 |
CN86107224A (zh) | 1987-05-27 |
IT8622150A0 (it) | 1986-10-27 |
GB2183399A (en) | 1987-06-03 |
SE8604869D0 (sv) | 1986-11-13 |
GB2183399B (en) | 1989-10-11 |
KR870005455A (ko) | 1987-06-09 |
DE3639053A1 (de) | 1987-05-21 |
SE8604869L (sv) | 1987-05-21 |
SE504241C2 (sv) | 1996-12-16 |
IT1197923B (it) | 1988-12-21 |
CN1007477B (zh) | 1990-04-04 |
JPS62130549A (ja) | 1987-06-12 |
KR950010046B1 (ko) | 1995-09-06 |
GB8627557D0 (en) | 1986-12-17 |
US4789889A (en) | 1988-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3913221C2 (de) | Halbleiteranordnung mit Leiterrahmen und Formharzgehäuse | |
DE69414641T2 (de) | Verfahren zur Herstellung einer harzversiegelten Halbleitervorrichtung, bei diesem Verfahren verwendeter Leiterrahmen zur Montage vieler Halbleiterelemente und harzversiegelte Halbleitervorrichtung | |
DE69223906T2 (de) | Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's | |
DE68902421T2 (de) | Flexible gedruckte schaltung, insbesondere fuer elektronische mikroschaltungskarten und karte mit dieser schaltung. | |
DE69211445T2 (de) | Speicherungspackung | |
DE3712178C2 (de) | ||
DE68905475T2 (de) | Halbleiter-speichermodul hoeher dichte. | |
DE1277595B (de) | Elektronisches Schaltungsbauelement und aus gleichen Bauelementen bestehende Baugruppe fuer elektronische Rechenmaschinen | |
DE2100103A1 (de) | Abgeschirmte Halbleiter Vorrichtung | |
DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
DE2049093B2 (de) | Relaistraeger- und anschlussplatte fuer eine schaltanordnung | |
DE3850224T2 (de) | Verbindungstechnik mit dielektrischen Schichten. | |
DE3833329A1 (de) | Chipartige mikrosicherung | |
DE102018204668A1 (de) | Halbleitervorrichtung und Verfahren einer Herstellung derselben | |
DE3511722A1 (de) | Elektromechanische baugruppe fuer integrierte schaltkreismatrizen | |
DE3884766T2 (de) | Anpassungsgerät zur Wandlung. | |
DE3639053C2 (de) | Integrierte Schaltungsanordnung | |
DE69322209T2 (de) | Struktur von Anschlussleiter auf Chip für Halbleiterbauelement | |
DE60301689T2 (de) | Steckverbinder mit vereinfachter Struktur eines Endbereiches in Einsteck- und Ausziehrichtung einer Karte | |
DE10297785T5 (de) | Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt | |
DE4321592A1 (de) | Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür | |
DE69127186T2 (de) | Eine TAB-Packung und eine Flüssigkeitskristallplatte die diese Packung anwendet | |
DE69509032T2 (de) | Verbinder für ein Substrat mit einer elektronischen Schaltung | |
DE19936862C1 (de) | Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips | |
DE2413219A1 (de) | Tafel fuer elektrische verbindungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |