KR950010046B1 - 경사 주변 회로를 가진 집적회로 장치 - Google Patents

경사 주변 회로를 가진 집적회로 장치 Download PDF

Info

Publication number
KR950010046B1
KR950010046B1 KR1019860009774A KR860009774A KR950010046B1 KR 950010046 B1 KR950010046 B1 KR 950010046B1 KR 1019860009774 A KR1019860009774 A KR 1019860009774A KR 860009774 A KR860009774 A KR 860009774A KR 950010046 B1 KR950010046 B1 KR 950010046B1
Authority
KR
South Korea
Prior art keywords
chip
peripheral
circuit
integrated circuit
angle
Prior art date
Application number
KR1019860009774A
Other languages
English (en)
Other versions
KR870005455A (ko
Inventor
웨인 모리스 스테펜
폴 리딕 리처드
Original Assignee
알 씨 에이 코오포레이숀
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 코오포레이숀, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 코오포레이숀
Publication of KR870005455A publication Critical patent/KR870005455A/ko
Application granted granted Critical
Publication of KR950010046B1 publication Critical patent/KR950010046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

내용 없음.

Description

경사 주변 회로를 가진 집적회로 장치
제1도는 리이드 프레임의 단자 접점 핑거와 전기적으로 상호 접속된 집적회로 칩을 보인 종래의 직접회로 장치의 평면 개략도.
제2도는 본 발명은 실시예를 도시한 것으로서 제 1도의 것과 유사한 도면.
제 3도는 전형적인 주변회로의 평면도.
* 도면의 주요부분에 대한 부호의 설명
10 : IC 칩 12 : 리이드 프레임 패드
14 : 단자 접점 핑거 16 : 접속 기선
18 : 단자 접합패드 20 : 중앙 영역
22 : 사이드 30 : 중앙 영역
32 : 코너 영역 110 : IC 칩
112 : 리이드 프레임 패드 114 : 단자 접점 핑거
116 : 접속기선 118 : 단자 접합 패드
120 : 중앙 영역 122 : 사이드
130 : 주변회로
본 발명은 집적회로 칩에 관한 것으로, 특히 그 내부에 어떤 회로를 물리적으로 위치 설정하는 것에 관한다.
본 발명이 속하는 형태의 집적회로 칩들은 보통 집적회로를 포함하는 중앙 영역을 가지는 사각형으로 되어 있다. 제 1도는 이러한 종래의 IC 장치를 예시한 것으로서, 그것은 통상의 방식으로 리이드 프레임 패드(12)에 부착된 IC 칩(10)을 포함한다. 복수의 단자 접점 핑거(14)는 패드(12)의 주변에서 이격되어 있다. 일련의 접속기선(16)은 핑거(14)를 단자접합패드(18)에 전기적으로 상호 접속시키며, 상기 패드는 그것의 주변에서 IC 칩(10)상에 놓인다. 장치의 집적회로를 내장하는 사각형의 중앙영역(20)은 사이드(side)(22)를 가진 점선으로 둘러싸이도록 도시되어 있다. 개개의 단자 접합패드(18)는 주변회로(30)를 거쳐 중앙 영역(20)내에 내장된 집적회로에 상호 접속된다. 주변회로(30)(본 경우에는 입/출력회로)는 사각형으로 배치되어 제 1도에 도시한 바와 같이 중앙영역(20)의 사이드(22) 사이에 놓인다. 주변회로(30)는 칩의 코너영역(32) 내에서의 회로의 부주의한 겹침을 방지해야할 필요성 때문에 사이드(22)에 바로 인접한 IC 칩⑽의 영역으로 제한된다. 칩의 물리적 레이아웃은 보통 컴퓨터 시스템에 의해 얻어지는데, 주변회로(30)가 근사사각형이거나 신장된 형상으로 배치될 것으로 예상된다. 신장된 형상의 회로(30)는 또한 근사 세로축(그중 하나는 제 1도시에서 (34)로 표시)이 실질적으로 사이드(22)에 수직이 되로록 배치된다. 제 1도를 보면, 상호 수직이고 코너 영역(32)에 인접한 두개의 회로(30a)는 두 회로가 겹치지 않게 그 코너영역을 침범해서는 안된다는 것을 용이하게 알 수 있다. 이러한 잠적적인 문제점을 해소하기 위해서 이들 주변회로(30)를 코너 영역(32)내에 두는 것을 피하도록 프로그램된 칩 레이아웃을 얻기 위해 컴퓨터 시스템을 이용하는 것이 업계에서 관례적인 것이 되었다. 이 결과, 접속기 선(16)중 어떤것은 과도하게 길게 되는데, 특히 칩(10)의 코너 근처에 위치한 접점 핑거(14)에 부착된다. 접속기선의 경우에 그러한다. 이러한 과도하게 긴 접속기선은 완성된 장치가 사용중 진동 부하를 받게 될때 인접선에 대하여 차단되거나 단란되는 것으로 인한 고장을 일으키기 쉽다.
이러한 문제점을 경감시키기 위한 한가지 방법은 적절한 패드들이 코너영역(32)내에서 칩의 코너에 더 가깝게 배치되도록 칩의 주변부를 따라 단자 접합패드(18)를 분포시키는 것이다. 그러나, 이러한 방법은 또 다른 문제점을 초래한다. 단자 접합 패드(18)는 보통 주변회로(30)의 레이 아웃에 포함되므로, 양자가 동일한 공정에서 함께 제조된다. 단자 접합 패드(18)가 관련 주변회로(30)에 대하여 멀리 떨어져 배치된다면, 그렇게하는 것이 필연적으로 각 표준 주변 회로(30)가 독특하게 되도록 만들것이므로 동일 레이아웃에 양자를 포함시키는 것이 실용적이 못될 것이다. 당업자라면 이것은 여러가지 이유 때문에 바람직스럽지 못하다는 것을 잘 이해 할 것이다. 따라서, 단자 접점 패드(18)는 관련 회로(30)를 제조하는데 사용되는 공정과는 별도의 공정에 의해 원격 위치에서 제조되어야 한다. 물론, 이것은 장치 제조의 복잡도와 원가를 높이게 된다.
본 발명에 의하면, 사각형으로 주변 단부를 가진 집적회로 칩을 개시하고 있다. 칩 내의 실질적으로 사각형인 영역을 집적회로를 내장하며 주변 단부로부터 이격되어 있다. 복수의 단자 패드들은 칩의 주변 단부들을 따라 배치된다. 복수의 주변회로는 사각형 영역의 한 사이드와 단자 패드를 사이의 칩내에 배치된다. 각 주변회로는 사각형 영역의 사이드와 90도 이하의 각도를 형성하는 세로축을 가진 일반적으로 신장된 형태로 배열된다.
제2도에서는 통상의 방법으로 리이드 프레임 패드(112)에 부착되는 IC 칩(110)을 포함하는 집적회로(IC)장치(100)가 도시되어 있다. 복수의 단자 접점 핑거(114)는 패드(112)의 주변에서 이격되어 있다. 일련의 접속기선(116)은 제 2도에 도시된 바와 같이 핑거(114)를 주변단부(119)에 인접한 IC 칩(110)상에 배치된 일련의 단자 접합패드(118)에 전기적으로 상호 접속한다. 실질적으로 사각형이며 장치(100)의 집적회로를 내장한 중앙영역(120)은 사이드(122)를 가진 점선으로 둘러싸여 있다. 일반적으로 신장된 형태로 배열된 일련의 주변회로(130)는 제 2도에 도시한 바와 같이 중앙영역(120)의 사이드(122)와 접합패드(118) 사이에 배치되고 집적회로의 능동소자에 그 접합패드(118)에 상호 접속시키는데 사용된다. 각 단자 접합패드(119)는 주변회로(130)의 한단부(136)와 관련되어 있다.
종래 IC 칩(10)의 주변회로(30)와는 달리, 장치(100)의 주변회로(130)는 세로축(134)이 인접사이드(122)에 수직이 아니도록 배열된다. 즉, 축(134)과 사이드(122)에 의해 형성된 각도 A는 제 2도 및 제 3도에 잘 나타나 있는 바와 같이 90도 보다 작다. 이것은 단자 접합패드(118)에 인접한 단부(136)가 IC 칩(110)의 코너(150)을 향해 경사지도록 주변회로(130)의 위치설정을 가능케 한다. 제 3도는 전형적인 입력회로(152)를 상세히 나타낸 특정 주변회로(130b)를 도시한 것이다. 주변회로(130b)의 단부(136)는 제 3도에서 볼수 있는 바와 같이 좌측으로 경사져 있고 세로축(134)은 사이드(122)와 90도 이하의 각도 A를 형성한다. 단자 접합패드(118)는 통상의 형태로서 단부(136)에 극히 인접하여 설치된다.
당업자는 이러한 구조가 좌측 및 우측의 경사 배열로 되게 한다는 것을 이해할 수 있을 것이다. 죄측 배열은 제 3도에 도시되어 있다. 우측 배열은 단순히 좌측 배열의 미러화상(mirror image)이다. 다시 제2도를 참조하면, 좌측 및 우측 주변회로(130)는 각각의 단자 접합패드(118)가 제 1도에 도시된 종래의 칩(10)의 경우보다 실질적으로 코너(150)에 더 가깝게 분포되도록 IC 칩(110)의 주변부에 배치된다. 이것은 실질적으로 더 짧은 접속기 선(116)이 코너(150)의 가장 가까이에서 핑거(114)는 단자 접합 패드(118)에 상호 접속시키는 결과를 낳는다. 90도 보다 작지만 대략 45도 보다는 큰 각도 A는 인접회로(130)와 겹칠 위험이 없이 이러한 패드(118)의 위치설정이 IC 칩(110)의 코너(150)에 상대적으로 가깝게 되도록 할 수 있다.
당업자는 또한 각도 A의 크가가 인접 주변회로(130)에 대하여 변화한다는 것을 이해할 것이다. 예를 들어, 회로(130b)의 세로 축(134)과 사이드(122)사이의 각도는 이 각도가 제 2도에서 실질적으로 동일한 것으로 도시되어 있지만 그것의 바로 우측에 대한 회로(130c)의 각도보다 작을 수도 있다. 이와 마찬가지로, 코너(150)로부터 더 멀리 떨어진 회로(130)는 그에 따라 더 큰 각도 A를 가질 것이다. 이러한 방법으로 각도 A를 변경시킴으로써, 중앙역역(120)과 단자 접합 패드(118)사이의 IC 칩(110)의 최대 표면 영역은 주변회로(130)로서 이용될 수 있다.
본 발명의 중요한 잇점은 단자 접합 패드(118)이 비교적 짧은 접속기선(116)을 필요로하게끔 칩의 주변부를 따라 용이하게 배치될 수 있다는 점이다. 이것은 이어서 긴 선의 차단 또는 인접 선관의 단락으로 인한 고장의 가능성을 감소시킴으로써 완성된 장치의 신뢰도를 증가시켜준다. 또한, 이러한 잇점은 부가 처리단계의 비용없이 그리고 각각의 표준 주변회로를 독특한 주문회로로 되게하지 않고 얻어지게 된다.

Claims (5)

  1. 주변 단부를 갖는 실질적으로 사각형인 집적회로 칩에 있어서, 상기 칩(110)내의 사각형 영역이 상기 주변 단부로부터 이격된 집적회로를 포함하고, 복수의 단자 패드(118)가 상기 칩의 상기 주변 단부에 인접하여 배치되며, 복수의 주변회로(130)의 각각은 세로축을 갖는 일반적으로 신장된 형태로 배열되어 상기 사각형 영역의 사이드(122)와 상기 복수의 단자 패드(118)의 각각의 사이의 상기 칩내에 배치되는데, 상기 복수의 단자 패드(118)중 최소한 하나는 상기 칩(110)의 코너에 인접하며, 상기 세로축의 각각은 상기 사이드(122)와 90도 이하의 각도를 형성하는 것을 특징으로 하는 집적회로 칩.
  2. 제1항에 있어서, 상기 복수의 주변회로(130)의 각각의 세로축은 실질적으로 상기 사이드(122)와 이루는 각도가 각각 동일한 것을 특징으로 하는 집적회로.
  3. 제2항에 있어서, 상기 각도는 90도 이하이지만 약 45도 보다 큰 것을 특징으로 하는 집적회로 칩.
  4. 제1항에 있어서, 상기 복수의 주변회로(130)는 제 1주변회로(130b) 및 제 2주변회로(130c)를 포함하며, 상기 제 1주변회로(130b)는 상기 제 2주변회로(130c)보다 상기 칩(110)의 코너에 인접하여 배치되어 상기 제 1주변회로(130b)의 세로축이 상기 사이드와 이루는 각도가 상기 제 2주변회로(130c)의 세로축이 상기 사이드와 이루는 각도보다 작은 것을 특징으로 하는 집적회로 칩.
  5. 제4항에 있어서, 상기 각도는 90도 이하이지만 약 45도 보다 큰 것을 특징으로 하는 집적회로 칩.
KR1019860009774A 1985-11-20 1986-11-19 경사 주변 회로를 가진 집적회로 장치 KR950010046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US799,825 1977-05-23
US06/799,825 US4789889A (en) 1985-11-20 1985-11-20 Integrated circuit device having slanted peripheral circuits

Publications (2)

Publication Number Publication Date
KR870005455A KR870005455A (ko) 1987-06-09
KR950010046B1 true KR950010046B1 (ko) 1995-09-06

Family

ID=25176862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860009774A KR950010046B1 (ko) 1985-11-20 1986-11-19 경사 주변 회로를 가진 집적회로 장치

Country Status (8)

Country Link
US (1) US4789889A (ko)
JP (1) JPH0648715B2 (ko)
KR (1) KR950010046B1 (ko)
CN (1) CN1007477B (ko)
DE (1) DE3639053C2 (ko)
GB (1) GB2183399B (ko)
IT (1) IT1197923B (ko)
SE (1) SE504241C2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
AT395494B (de) * 1988-06-14 1993-01-25 Automations Und Informationssy Integrierte schaltungsanordnung
JP2560805B2 (ja) * 1988-10-06 1996-12-04 三菱電機株式会社 半導体装置
US5162265A (en) * 1990-10-29 1992-11-10 Delco Electronics Corporation Method of making an electrical interconnection having angular lead design
US5072279A (en) * 1990-10-29 1991-12-10 Delco Electronics Corporation Electrical interconnection having angular lead design
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5859448A (en) * 1996-06-27 1999-01-12 Sun Microsystems, Inc. Alternative silicon chip geometries for integrated circuits
US5951304A (en) * 1997-05-21 1999-09-14 General Electric Company Fanout interconnection pad arrays
US8040465B2 (en) 2008-09-19 2011-10-18 Apple Inc. External light illumination of display screens

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
US4125798A (en) * 1977-04-11 1978-11-14 Miller C Fredrick Method and means for locating process points on miniaturized circuits
US4278897A (en) * 1978-12-28 1981-07-14 Fujitsu Limited Large scale semiconductor integrated circuit device
US4413271A (en) * 1981-03-30 1983-11-01 Sprague Electric Company Integrated circuit including test portion and method for making
JPS5835963A (ja) * 1981-08-28 1983-03-02 Fujitsu Ltd 集積回路装置
JPS5921035A (ja) * 1982-07-26 1984-02-02 Nec Corp 半導体装置
JPS5943553A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体素子の電極構造

Also Published As

Publication number Publication date
JPS62130549A (ja) 1987-06-12
SE8604869L (sv) 1987-05-21
GB2183399B (en) 1989-10-11
SE8604869D0 (sv) 1986-11-13
JPH0648715B2 (ja) 1994-06-22
US4789889A (en) 1988-12-06
CN86107224A (zh) 1987-05-27
CN1007477B (zh) 1990-04-04
DE3639053C2 (de) 1995-06-08
GB8627557D0 (en) 1986-12-17
IT8622150A1 (it) 1988-04-27
KR870005455A (ko) 1987-06-09
GB2183399A (en) 1987-06-03
IT1197923B (it) 1988-12-21
SE504241C2 (sv) 1996-12-16
IT8622150A0 (it) 1986-10-27
DE3639053A1 (de) 1987-05-21

Similar Documents

Publication Publication Date Title
US5473514A (en) Semiconductor device having an interconnecting circuit board
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6376914B2 (en) Dual-die integrated circuit package
US8680691B2 (en) Semiconductor device having semiconductor member and mounting member
US6798071B2 (en) Semiconductor integrated circuit device
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US5250840A (en) Semiconductor lead frame with a chip having bonding pads in a cross arrangement
US5164817A (en) Distributed clock tree scheme in semiconductor packages
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
KR950010046B1 (ko) 경사 주변 회로를 가진 집적회로 장치
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
US4994896A (en) Semiconductor device
KR0135734B1 (ko) 반도체장치
JP2560805B2 (ja) 半導体装置
US9318428B2 (en) Chip having two groups of chip contacts
US4717988A (en) Universal wafer scale assembly
US5801927A (en) Ceramic package used for semiconductor chips different in layout of bonding pads
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
US5554881A (en) Constitution of an electrode arrangement in a semiconductor element
JPH0783035B2 (ja) 半導体装置
US5869884A (en) Semiconductor device having lead terminal on only one side of a package
JPS617657A (ja) マルチチツプパツケ−ジ
JP2788196B2 (ja) Ｉｃカード用ｉｃ基板
JPH0661297A (ja) 半導体装置
JPS5828359Y2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020829

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee