KR101046117B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101046117B1
KR101046117B1 KR1020040065377A KR20040065377A KR101046117B1 KR 101046117 B1 KR101046117 B1 KR 101046117B1 KR 1020040065377 A KR1020040065377 A KR 1020040065377A KR 20040065377 A KR20040065377 A KR 20040065377A KR 101046117 B1 KR101046117 B1 KR 101046117B1
Authority
KR
South Korea
Prior art keywords
tape
semiconductor device
semiconductor chip
hole
lead
Prior art date
Application number
KR1020040065377A
Other languages
English (en)
Other versions
KR20050111515A (ko
Inventor
기꾸찌고야
시마다노리오
구사나기게이요
하따사와아끼히꼬
가가야유따까
Original Assignee
엘피다 메모리, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘피다 메모리, 아이엔씨. filed Critical 엘피다 메모리, 아이엔씨.
Publication of KR20050111515A publication Critical patent/KR20050111515A/ko
Application granted granted Critical
Publication of KR101046117B1 publication Critical patent/KR101046117B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 휘어짐 및 비틀림이 없는 박형의 반도체 장치를 제공한다. 반도체 장치는 디바이스 구멍 및 복수의 홀을 갖는 절연성 테이프와, 테이프의 일면에 형성되어 일단측이 디바이스 구멍으로 연장되고, 타단측이 상기 홀 내로 연장되는 복수의 리드와, 주면에 형성된 복수의 전극이 상기 디바이스 구멍 내에 연장되는 리드에 중첩하여 접속되는 반도체 칩과, 반도체 칩의 주면측에 형성되어, 상기 반도체 칩 및 상기 리드 및 상기 테이프의 소정부를 피복하는 절연성 수지로 이루어지는 밀봉체와, 홀 내에 연장되는 리드의 일면에 형성되는 범프 전극과, 밀봉체와 범프 전극 사이의 테이프에 형성되는 범프 전극열을 따라 연장되는 슬릿과, 테이프에 적층 형성되는 절연막으로 이루어지는 휘어짐 보강부를 갖고, 반도체 칩 및 범프 전극은 리드의 동일면측에 접속되고, 범프 전극은 반도체 칩의 두께보다도 두껍게 되어 있다.
범프 전극, 테이프, 반도체 칩, 밀봉체

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 실시예 1의 반도체 장치의 밀봉체를 생략한 평면도.
도 2는 실시예 1의 반도체 장치를 도시하는 평면도.
도 3은 실시예 1의 반도체 장치의 도 2의 X-X 단면도.
도 4는 실시예 1의 반도체 장치의 저면도.
도 5는 실시예 1의 반도체 장치의 제조 방법을 도시하는 공정 단면도.
도 6은 실시예 1의 반도체 장치의 제조에 사용하는 TAB 테이프의 일부를 도시하는 평면도.
도 7은 도 6의 TAB 테이프의 X-X 단면도.
도 8은 실시예 1의 반도체 장치의 제조 방법에 있어서, TAB 테이프의 내측 리드를 반도체 칩의 전극에 접속하는 상태를 도시하는 평면도.
도 9는 도 8에 도시한 TAB 테이프와 반도체 칩을 X-X로 절단한 단면도.
도 10은 실시예 1의 반도체 장치의 제조 방법에서, 반도체 칩의 일면에 밀봉체를 형성한 상태를 도시하는 평면도.
도 11은 도 10의 X-X 단면도.
도 12는 실시예 1의 반도체 장치의 제조 방법에서, TAB 테이프에 범프 전극 을 형성한 상태를 도시하는 단면도.
도 13은 실시예 1의 반도체 장치를 실장 기판에 실장한 상태를 도시하는 단면도.
도 14는 실시예 1의 변형예 1의 반도체 장치의 단면도.
도 15는 실시예 1의 변형예 2의 반도체 장치의 단면도.
도 16은 실시예 1의 변형예 3의 반도체 장치의 단면도.
도 17은 실시예 1의 변형예 4의 반도체 장치의 단면도.
도 18은 실시예 1의 변형예 5의 반도체 장치의 단면도.
도 19는 본 발명의 실시예 2의 반도체 장치의 평면도.
도 20은 본 발명의 실시예 2의 반도체 장치의 제조에 사용하는 TAB 테이프의 일부를 도시하는 평면도.
도 21은 본 발명의 실시예 3의 주변 패드 구조의 반도체 장치의 단면도.
도 22는 본 발명의 실시예 3의 주변 패드 구조의 반도체 장치의 제조에 사용하는 TAB 테이프의 일부를 도시하는 평면도.
도 23은 본 발명의 실시예 3의 변형예인 주변 패드 구조의 반도체 장치의 단면도.
도 24는 본 발명의 실시예 4의 2열 패드 구조의 반도체 장치의 평면도.
도 25는 본 발명의 실시예 4의 2열 패드 구조의 반도체 장치의 저면도.
도 26은 본 발명의 실시예 4의 2열 패드 구조의 반도체 장치의 제조에 사용하는 TAB 테이프의 일부를 도시하는 평면도.
도 27은 본 발명의 실시예 5의 다단 적층 구조의 반도체 장치를 도시하는 단면도.
도 28은 본 발명의 실시예 5의 다단 적층 구조의 반도체 장치의 실장 상태를 도시하는 단면도.
도 29는 본 실시예 5의 변형예 1에 따른 다단 적층 구조의 반도체 장치를 도시하는 단면도.
도 30은 본 실시예 5의 변형예 2에 따른 다단 적층 구조의 반도체 장치를 도시하는 단면도.
도 31은 본 실시예 5의 변형예 3에 따른 다단 적층 구조의 반도체 장치를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 장치
2 : 테이프 배선 기판
3 : 테이프(필름)
4 : 리드
4a : 더미 리드
5 : 휘어짐 보강부
6 : 범프 전극
6a : 더미 범프 전극
7 : 홀
8 : 슬릿
8a : 직선 슬릿
8b : 코너 슬릿
9 : 슬릿 내측 테이프부
10 : 슬릿 외측 테이프부
11 : 연결부
15 : 디바이스 구멍
16 : 반도체 칩
17 : 전극
18 : 개구부
19 : 밀봉체
24 : 접속 공구
25 : 캐피러리
26 : 금 와이어
27 : 누름 부재
28, 40, 45 : 릴
29 : TAB 테이프
30 : 스프로켓 홀
31 : 제품 영역
32 : 검사용 영역
33 : 검사 패드
34 : 슬릿
41 : 디스펜서
42 : 노즐
46 : 볼
47 : 볼 홀더
50 : 개편
51 : 수용체
52 : 측정 바늘
53 : 본체
55 : 실장 기판
56 : 랜드
57 : 절연막
60 : 수지층
70 : 다단 적층형 반도체 장치
본 발명은 BGA(Ball Grid Array) 구조의 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 절연성 필름의 표면에 리드를 형성한 TAB(Tape Automated Bonding) 테이프를 이용하는 T-BGA의 제조에 적용하기에 유효한 기술에 관한 것이다.
전자 기기(전자 장치)는, 기능 향상에 따라 내장하는 탑재 부품의 수도 증대하는 경향에 있지만, 그 한편으로 소형화, 경량화가 요청되고 있다. 특히 휴대 정보 단말기와 같이 휴대되는 전자 장치인 경우는, 또 다른 소형화, 박형화, 경량화가 요청된다. 이 때문에, 전자 장치에 탑재되는 반도체 장치 등을 포함하는 전자 부품도 보다 소형화, 박형화, 경량화가 도모되고 있다.
반도체 장치의 집적도 향상 및 소형·경량화를 도모하기 위한 패키지 구조로서, 절연성 필름의 표면에 리드를 형성한 TAB(Tape Automated Bonding) 테이프를 이용한 BGA(T-BGA)나, TAB 테이프를 이용한 FBGA(Fine Pitch BGA) 등이 알려져 있다. 폴리이미드 수지 필름 등의 절연성 필름에 배선을 형성한 TAB 테이프를 배선 기판으로 하는 이들 패키지(TCP: Tape Carrier Package) 제품은, 고밀도화, 고기능화 및 다핀화가 가능하고, 또한 전기 특성도 우수하다는 등의 특징을 갖는다.
한편, 복수의 반도체 장치를 중첩하여 실장하여 실장 밀도를 향상시키는 3차원 실장에 적합한 반도체 장치도 제안되어 있다(예를 들면, 특허 문헌 1).
특허 문헌 1에 기재된 반도체 장치는, 인터포저의 한쪽면에 반도체 칩을 탑재하여, 반도체 칩의 전극과 본딩 패드를 와이어로 접속하는 구조로 되어 있다. 또한, 본딩 패드에 접속된 볼 패드에 땜납 볼이 형성되어 있다. 또한, 볼 패드의 땜납 볼의 반대측의 인터포저에 관통 홀이 형성되어 있다. 땜납 볼의 높이는 반도체 칩을 피복하는 밀봉 수지의 높이보다도 높게 되어 있다. 그 결과, 반도체 장치 를 중첩하였을 때, 상층의 반도체 장치의 땜납 볼의 하단이 하층의 반도체 장치의 관통 홀에 노출되는 볼 패드에 중첩되어, 전기적으로 접속되도록 된다.
한편, 박형화함과 함께 열 방출 성능을 향상시키는 반도체 패키지로서, 회로 기판에 형성한 관통 홀에 반도체 칩을 위치시켜, 반도체 칩의 제1 면 또는 상기 제1 면의 반대면이 되는 제2 면을 노출시키고, 이 노출면에서 방열을 도모하는 반도체 패키지가 제안되어 있다(예를 들면, 특허 문헌 2).
특허 문헌 1 : 일본 특개 2001-223297호 공보
특허 문헌 2 : 일본 특개 2000-340713호 공보
본 출원인도, TAB 테이프를 이용한 3차원 실장에 적합한 반도체 장치의 개발을 진행시키고 있다. 이 반도체 장치는, TAB 테이프에 형성한 디바이스 홀(디바이스 구멍)으로 돌출하는 리드를 반도체 칩의 전극에 접속하여, TAB 테이프에 형성한 홀에 위치하는 리드에 3차원 실장이 가능한 범프 전극을 접속하고, 또한 리드를 피복하도록 반도체 칩의 일면측을 절연성 수지로 피복한 구조로 되어 있다.
그러나, 이러한 구조에서는, 반도체 장치의 제조 시 TAB 테이프로 형성한 재배치 배선 기판이 되는 테이프 기판이 열 스트레스에 의해 휘어지는 것이 판명되었다.
본 발명의 목적은, 휘어짐이 없는 박형의 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은, 3차원 실장에 적합한 휘어짐이 없는 박형의 반도체 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 휘어짐이 없는 박형의 반도체 장치를 염가로 제조하는 것에 있다.
본 발명의 상기 및 그 밖의 목적과 신규의 특징은, 본 명세서의 기술 및 첨부 도면에서 명확하게 될 것이다.
본원에서 개시되는 발명 중 대표적인 것의 개요를 간단히 설명하면, 하기와 같다.
(1) 반도체 장치는,
제1 면 및 상기 제1 면의 반대면이 되는 제2 면을 갖고, 디바이스 구멍 및 복수의 홀을 갖는 절연성의 테이프(필름)와,
상기 테이프의 상기 제1 면 또는 상기 제2 면에 형성되고, 일부가 상기 디바이스 구멍 및 상기 홀 내에 연장되는 복수의 리드와,
주면에 형성된 복수의 전극이 상기 홀 내에 연장되는 상기 리드에 중첩하여 접속되는 반도체 칩과,
상기 반도체 칩의 주면측에 형성되고, 상기 반도체 칩 및 상기 리드 및 상기 테이프의 소정부를 피복하는 절연성 수지로 이루어지는 밀봉체와,
상기 홀 내에 연장되는 상기 리드의 일면에 형성되는 범프 전극과,
상기 밀봉체와 상기 범프 전극 사이의 상기 테이프에 형성되고, 상기 범프 전극 열을 따라서 연장되는 슬릿과,
상기 테이프와의 사이에서 상기 리드를 사이에 두도록 상기 테이프에 적층 형성되는 절연막으로 이루어지는 휘어짐 보강부를 갖고,
상기 반도체 칩 및 상기 범프 전극은 상기 리드의 동일면측에 접속되고, 상기 범프 전극은 상기 반도체 칩의 두께보다도 두껍게 되어 있는 것을 특징으로 한다.
또한, 반도체 칩은 구(矩)형체로 되고, 이 반도체 칩을 피복하는 밀봉체도 구형으로 되어 있다. 밀봉체의 각 각(角)부에 대응하는 테이프 부분에는 밀봉체의 각부를 따라 굴곡지는 슬릿(코너 슬릿)이 형성되어 있다. 테이프는 폴리이미드 수지 필름으로 형성되어 있고, 밀봉체는 에폭시 수지로 형성되어 있고, 휘어짐 보강부는 솔더 레지스트막으로 형성되어 있다. 상기 밀봉체의 외측 영역의 테이프 부분에는 휘어짐 보강부가 형성되어 있다. 반도체 칩은 주면 중앙을 따라 전극을 배열한 것(센터 패드 칩), 또는 주면의 모서리를 따라 전극을 배열한 것(사이드 패드 칩) 등 어느 것이든 상관없다.
이러한 반도체 장치는,
(a) 제1 면 및 상기 제1 면의 반대면이 되는 제2 면을 갖고, 디바이스 구멍 및 복수의 홀을 갖는 절연성의 테이프와, 상기 테이프의 상기 제1 면 또는 상기 제2 면에 형성되고 일부가 상기 디바이스 구멍 및 상기 홀 내에 연장되는 복수의 리드와, 상기 홀열을 따르고 또한 상기 홀 열의 내측의 상기 테이프 부분에 형성되는 슬릿과, 상기 테이프와의 사이에서 상기 리드를 사이에 두도록 상기 테이프에 적층 형성되는 절연막으로 이루어지는 휘어짐 보강부를 갖는 TAB 테이프를 준비하는 공 정과,
(b) 주면에 복수의 전극을 갖는 반도체 칩의 상기 각 전극에 상기 디바이스 구멍 내에 연장되는 상기 리드의 선단을 중첩하여 전기적으로 접속하는 공정과,
(c) 상기 반도체 칩의 주면측을 절연성 수지로 피복하여 상기 반도체 칩 및 상기 리드 및 상기 테이프의 소정부를 피복하는 밀봉체를 형성하는 공정과,
(d) 상기 각 홀 내에 연장되는 상기 리드의 상기 반도체 칩이 접속되는 면측에 상기 반도체 칩보다도 두껍게 범프 전극을 형성하는 공정과,
(e) 상기 범프 전극을 측정 단자로서 전기적 특성 검사를 행하는 공정과,
(f) 상기 TAB 테이프를 소정 형상으로 절단하는 공정에 의해 제조된다.
또한, 반도체 칩은 구형체로 되고, 이 반도체 칩을 피복하는 밀봉체도 구형이 된다. 그래서, TAB 테이프에서, 밀봉체의 각 각부에 대응하는 테이프 부분에 밀봉체의 각부를 따라 굴곡하는 슬릿(코너 슬릿)을 형성한다. 또한, 슬릿의 외측 영역의 테이프 부분에 솔더 레지스트막으로 이루어지는 휘어짐 보강부를 형성해둔다. 반도체 칩은 주면 중앙을 따라 전극을 배열한 것(센터 패드 칩), 또는 주면의 모서리를 따라서 전극을 배열한 것(사이드 패드 칩) 등 어느 것이든 상관없다.
(2) 상기 수단 (1)의 구성의 반도체 장치를 복수 순차 적층한 다단 적층형 반도체 장치로서, 상단측의 상기 반도체 장치의 상기 범프 전극이 하단측의 상기 반도체 장치의 상기 홀로 연장되는 상기 리드에 전기적으로 접속되어 있는 것을 특징으로 한다.
이러한 반도체 장치는, 상기 수단 (1)의 구성의 반도체 장치의 제조 방법으 로 제조된 반도체 장치를 복수 순차 적층함과 함께, 상단측의 상기 반도체 장치의 상기 범프 전극을 하단측의 상기 반도체 장치의 상기 홀로 연장되는 상기 리드에 전기적으로 접속함으로써 제조한다.
<실시예>
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 또, 발명의 실시예를 설명하기 위한 전체 도면에서, 동일 기능을 갖는 것은 동일 부호를 붙여서, 그 반복된 설명은 생략한다.
(실시예 1)
본 실시예 1에서는, 다단으로 적층할 수 있는 반도체 장치 및 다단으로 적층한 반도체 장치(다단 적층형 반도체 장치)에 본 발명을 적용한 예에 대하여 설명한다. 또한, 본 실시예 1에서는, 주면의 중앙을 따라 일렬로 전극을 갖는 소위 센터 패드 구조의 반도체 칩을 이용하는 예에 대하여 설명한다. 도 1 내지 도 18은 본 발명의 실시예 1의 반도체 장치 및 그 제조에 관련된 도면이다.
본 실시예 1의 반도체 장치(1)는, 도 1 내지 도 4에 도시한 바와 같이 반도체 칩의 외측에 외부 전극 단자를 배치하는 소위 팬 아웃형 반도체 장치이다. 도 1 내지 도 4는 반도체 장치(1)의 구조를 도시한 도면으로, 도 1은 반도체 장치(1)의 밀봉체(19)를 생략한 평면도, 도 2는 반도체 장치(1)를 도시한 평면도, 도 3은 도 2의 반도체 장치(1)를 X-X로 절단한 단면도, 도 4는 도 2의 반도체 장치의 저면도이다.
반도체 장치(1)는, 도 1 내지 도 4에 도시한 바와 같이, 구형 테이프 배선 기판(2)의 하면에 반도체 칩(16)의 주면을 상면으로 하여 전극(17)을 통하여 리드(4)의 내측단을 접속한 구조로 되어 있다. 테이프 배선 기판(2)의 주변 하면에는 일렬로 범프 전극(6)이 배치되어 있다. 반도체 칩(16)의 외측에는 반도체 칩(16)을 둘러싸도록 슬릿(8)이 불연속적으로 형성되어 있다. 이 구형 프레임형 슬릿(8)의 내측의 영역에는 절연성 수지로 이루어지는 밀봉체(19)가 형성되어 있다. 밀봉체(19)는 반도체 칩(16)의 주면 및 리드(4)를 포함하는 테이프 배선 기판(2) 부분을 피복하도록 되어 있다. 범프 전극(6)이 부착된 리드(4)의 상면은 개구되고, 이 리드(4)의 상면에 다른 반도체 장치(1)의 범프 전극(6)을 중첩하여 접속할 수 있는 구조로 되어 있다. 이 때문에, 범프 전극(6)은 반도체 칩(16)보다도 하방으로 길게 돌출된 구조로 되어 있다. 또한, 슬릿(8)의 외측의 상면 영역에는, 테이프 배선 기판(2)의 휘어짐 및 비틀림을 억지하기 위한 강도 부재가 되는 보호막, 즉 휘어짐 보강부(5)가 형성되어 있다. 이 휘어짐 보강부(5)는 도 1, 도 2에서 점을 찍어 나타낸 영역으로 나타내고 있다.
이어서, 각 부에 대하여 상세히 설명한다. 구형 테이프 배선 기판(2)은 TAB 테이프를 구형으로 절단하여 형성된 것이다. 테이프 배선 기판(2)은, 도 3에 도시한 바와 같이, 절연성의 테이프(3)와, 이 테이프(3)의 일면(제1 면(3a): 도 3에서 도시한 상면)에 형성된 복수의 리드(4)와, 상기 테이프(3)와의 사이에서 리드(4)를 사이에 두도록 테이프(3)의 제1 면(3a)에 형성된 절연성의 보호막(5)으로 이루어져 있다. 보호막(5)은 휘어짐 보강부(5)가 된다.
본 실시예 1의 반도체 장치(1)는, 도 1 및 도 3에 도시한 바와 같이, 팬 아 웃형이기 때문에, 외부 전극 단자가 되는 범프 전극을 형성하기 위해서, 테이프 배선 기판(2)(테이프(3))의 옆 부분에 각 변을 따라 소정 피치로 홀(7)이 형성되어 있다. 홀(7) 내(영역)에도 리드(4)가 횡단하도록 연장되고, 이 홀(7) 내의 리드(4) 부분은 범프 전극을 형성하기 위한 패드로, 이 패드(리드(4)) 하면에 외부 전극 단자가 되는 범프 전극(6)이 형성되어 있다. 범프 전극(6)은 테이프(3)의 제1 면(3a)의 반대면이 되는 제2 면(3b) 측으로 돌출되어 있다. 홀(7)은 테이프(3)에 형성되고, 그 후 리드(4)가 형성되고, 휘어짐 보강부(5)가 더 형성된다. 휘어짐 보강부(보호막)(5)는 테이프(3)의 제1 면(3a)에 형성된다. 홀(7) 내의 리드(4) 즉 패드의 표면에는 접속을 양호하게 하기 위한 도금막이 형성되어 있다. 이것은 하면에 범프 전극이 형성되는 것과, 반도체 장치(1)를 적층하여 사용하는 경우, 상단의 반도체 장치의 범프 전극을 리드(4)의 상면에 접속하기 위한 것이다. 리드(4)는 동박을 패터닝하여 형성되어, 예를 들면 표면에 금 도금막이 형성된다.
도 1에 도시한 바와 같이, 테이프(3)의 중앙 길이 방향을 따라 가늘고 긴 디바이스 구멍(15)이 형성되어 있다. 리드(4)는 이 디바이스 구멍(15) 내에도 외팔보(cantilever) 형상으로 리드(4)를 돌출시키고 있다. 그리고, 이들 리드(4)의 선단은 센터 패드 구조의 반도체 칩(16)의 각 전극(17)에 중첩하여 접속되어 있다(도 3 참조). 도 1에서, 점선으로 나타내는 사각형이 반도체 칩(16)이다. 또한, 디바이스 구멍(15)의 양측의 반도체 칩(16)에 대면하는 영역에는 디바이스 구멍(15)을 따라 개구부(18)가 형성되어 있다.
또한, 구형 프레임형 배열의 홀(7)의 내측이고, 또한 테이프 배선 기판(2)에 고정된 반도체 칩(16)의 외측에는, 구형 프레임 형상으로 불연속적으로 슬릿(8)이 형성되어 있다.
도 2 및 도 3에 도시한 바와 같이, 반도체 칩(16)의 전극(17)을 형성한 주면측에는 절연성 수지로 밀봉체(19)가 형성되어 있다. 이 밀봉체(19)는 반도체 칩(16)의 주면측의 테이프(3), 리드(4)를 피복하는 구조로 되어 있다. 밀봉체(19)는 슬릿(8)의 내측의 영역 전체를 피복하여, 디바이스 구멍(15) 및 개구부(18)를 밀봉하는 구조로 되어 있다.
상기 슬릿(8)은, 도 1에 도시한 바와 같이 테이프 배선 기판(2)의 각 변을 따라 직선적으로 연장되는 직선 슬릿(8a)이나 구형 프레임의 각 각부를 따라 연장되는 직각으로 굴곡하는 코너 슬릿(8b)으로 이루어져 있다. 그리고, 직선 슬릿(8a)은 당연히 코너 슬릿(8b)의 직선 부분도 테이프 배선 기판(2) 중 어느 한 변을 따라서 연장되어 있다.
이들 직선 슬릿(8a)과 코너 슬릿(8b)은 불연속적으로 형성되기 때문에, 구형 프레임형 배치의 슬릿(8)의 내측의 테이프 배선 기판 부분(슬릿 내측 테이프부(9))은, 슬릿과 슬릿 사이의 연결부(11)에 의해서 구형 프레임형 배치의 슬릿(8)의 외측의 테이프 배선 기판 부분(슬릿 외측 테이프부(10))에 지지되는 구조로 되어 있다. 슬릿(8)은 반도체 장치(1)의 제조의 각 단계 또는 제조 후, 테이프 배선 기판(2) 자체, 또는 테이프 배선 기판(2)을 포함하는 반도체 장치를 구성하는 부재에 응력(이를 포함하는 열스트레스)이 가해졌을 때, 스트레스를 테이프 배선 기판(2)의 내측 영역과 외측 영역에서 분단하여 해소시켜 테이프 배선 기판(2)을 포함하는 부분이 휘어지거나 비틀리지 않도록 하는 작용을 하기 위해서 형성된다. 또한, 이 슬릿(8)은 수지 밀봉을 행할 때 수지의 외측(슬릿 외측 테이프부(10))에의 유출을 정지시키는 기능도 겸하는 것이다.
따라서, 연결부(11)의 폭은 슬릿(8) 내측 테이프부(9)를 슬릿 외측 테이프부(10)로 지지할 수 있는 것을 한도로 좁은 것이 바람직하다. 즉, 각 개소의 연결부(11)의 폭이 좁을수록, 슬릿 내측 테이프부(9)와 슬릿 외측 테이프부(10) 사이에서의 스트레스를 분단하여, 작게 할 수 있어, 휘어짐 및 비틀림의 발생을 방지할 수 있다.
또한, 연결부(11)가 좁아질수록, 밀봉 시에 슬릿 내측 테이프부(9)로부터 슬릿 외측 테이프부(10)를 향하여 유출하는 수지의 유출로(流出路)의 폭을 좁게 할 수 있다. 유출로의 폭이 좁아질수록, 수지의 표면 장력(점성)의 영향이 커져서, 수지의 유출을 정지시킬 수 있다. 슬릿(8)에서는, 수지의 표면 장력에 의해서 슬릿의 내측의 모서리, 또는 외측의 모서리에서 정지한다. 이에 의해, 밀봉체의 외주 형상이 가지런해지게 된다.
테이프(3)의 슬릿 외측 테이프부(10)의 제1 면(3a) 측에는 솔더 레지스트막으로 이루어지는 휘어짐 보강부(5)가 형성되어 있다. 홀(7)은 이 휘어짐 보강부(5)가 형성된 영역에 형성되어 있다. 도 1 이후의 평면도에 있어서, 휘어짐 보강부(5)가 형성된 영역을 명료하게 하기 위해서 점을 찍어 나타낸 영역으로 나타내고 있다. 본 실시예 1에서는, 구형 프레임 형상으로 형성되는 슬릿(8)의 외측에 휘어짐 보강부(5)가 형성되고, 슬릿(8)의 내측의 영역, 즉 슬릿 내측 테이프부(9)에는 휘어짐 보강부(5)는 형성되지 않는다.
슬릿 내측 테이프부(9)에는 선택적으로 개구부(18)가 형성되고, 수지(폴리이미드 수지)인 테이프(3)와 도체(Cu박)로 형성되는 리드(4)의 열팽창 계수의 차이에 따른 휘어짐이나 비틀림을 분단하거나 또는 저감하도록 되어 있다.
각 홀(7)을 연장되는 리드(4)는 필요에 따라 굴곡되고, 그 한쪽의 선단(내측단)을 디바이스 구멍(15) 중 어느 하나의 긴 변으로부터 디바이스 구멍(15) 내로 돌출 연장시키고, 다른 쪽은 테이프(3)의 외연에까지 도달시킨 구조로 되어 있다. 반도체 장치(1)는 TAB 테이프를 절단하여 형성하지만, 그 절단 시에 리드도 절단되기 때문에, 리드(4)의 외측단은 테이프(3)의 외연에 존재하도록 된다. 리드(4)에 의해서는, 슬릿(8) 및 개구부(18)가 횡단된다. 리드(4) 내에는 슬릿(8) 및 개구부(18)를 횡단하지 않는 것도 있다.
또한, 본 실시예 1에서는, 열 스트레스 등에서의 응력 밸런스를 취하기 위해 반도체 칩(16)의 전극(17)에 접속되지 않은 더미 리드(4a)나 더미 범프 전극(6a)을 형성하고 있다.
여기서, 치수 관계 등에 대하여 일례를 예로 들어 설명한다. 테이프(3)는 두께 50㎛의 폴리이미드 수지 필름으로 형성되어 있다. 디바이스 구멍(15), 개구부(18), 홀(7) 및 슬릿(8)을 형성한 테이프(3)의 제1 면 또는 제2 면에 두께 12㎛ 정도의 접착제로 두께 35㎛의 동박을 접착하고, 그 후 동박을 원하는 패턴으로 에칭하여 리드(4)를 형성한다. 슬릿(8)의 폭은 500㎛ 정도이다. 휘어짐 보강부(5)를 형성하는 솔더 레지스트막의 두께는 20㎛ 정도이다. 상기 홀(7)의 직경은 350 ㎛ 정도이다. 상기 리드(4)에서, 디바이스 구멍(15)의 리드의 하면 및 홀(7)의 리드의 상하면에는 각각 금 도금막이 형성되어 있다. 홀(7) 내에 연장되는 리드(4)의 하면에 접속되는 범프 전극(6)은, 예를 들면 직경 400㎛의 땜납볼이고, 접속 후에는 두께 250㎛가 되어, 반도체 칩(16)의 하단보다도, 예를 들면 50㎛ 정도 두껍게 되어 있다. 반도체 장치(1)의 실장 시에, 범프 전극(6)은 녹아 연화하여 실장 기판의 랜드에 접속되기 때문에, 예를 들면 반도체 칩(16)의 하단과 범프 전극(6)의 하단이 동일한 정도의 높이에 위치하는 구조라도 된다. 반도체 장치(1)의 높이(두께)는 0.5㎜ 이하가 된다.
이어서, 본 실시예 1의 반도체 장치(1)의 제조에 대하여 도 5 내지 도 12를 참조하여 설명한다. 도 5는 반도체 장치의 제조 방법을 도시하는 공정도이다. 도 6은 반도체 장치의 제조에 사용하는 TAB 테이프의 일부를 도시하는 평면도이다. 도 7은 도 6에 도시한 TAB 테이프를 X-X로 절단한 단면도이다. 도 8 및 도 9는 TAB 테이프의 내측 리드를 반도체 칩의 전극에 접속하는 상태를 도시하는 평면도 및 단면도이다. 도 10 및 도 11은 TAB 테이프 및 반도체 칩에 밀봉체(19)가 형성된 상태를 도시하는 평면도 및 단면도이다. 도 12는 홀(7) 영역의 리드(4)에 범프 전극(6)이 형성된 상태를 도시하는 단면도이다.
도 5의 (a)는 반도체 칩(16)의 주면에 범프 전극(17)을 형성하는 공정을 도시하는 것이다. 도 5의 (a)의 좌측의 도면에 도시한 바와 같이, 반도체 칩(16)의 주면의 기초 전극(17a)의 위에 캐피러리(25)로 유지한 금 와이어(26)의 선단을 초음파 접속시킨다. 금 와이어(26)의 선단은 방전 등에 의해서 구형화해둔다. 그리 고, 이 구형화 부분을 압접과 초음파 진동에 의해 기초 전극(17a)에 부착하여 접속하고, 이어서 금 와이어(26)를 인장하여 접속 부분 근방에서 절단한다. 그 후, 도 5의 (a)의 우측의 도면에 도시한 바와 같이, 기초 전극(17a) 상의 접속 부분을 누름 부재(27)로 눌러서 돌기 전극, 즉 범프 전극(17)을 형성한다. 기초 전극(17a) 및 범프 전극(17)을 포함해서 전극(17)이라고 한다.
이어서, 도 5의 (b)에 도시한 바와 같이, 반도체 칩(16)의 내측 리드(IL)의 선단(내측단)을 반도체 칩(16)의 상기 전극(17)에 접속한다. 즉, 릴(28)로부터 TAB 테이프(29)를 뽑아내고, 이 TAB 테이프(29)의 하방에 반도체 칩(16)을 위치 결정하고, TAB 테이프(29)의 상측에서 접속 공구(24)를 강하시켜 리드(4)의 내측단을 전극(17)에 압접하여 접속시킨다. 예를 들면, 도시하지 않았지만, 릴(28)로부터 뽑아낸 TAB 테이프(29)를, 소정 온도로 유지시켜 상면에 반도체 칩(16)을 장착한 작업 테이블 상에 위치 결정하여 쌓고, 그 후 접속 공구(24)를 강하시켜 초음파 진동시켜 반도체 칩(16)의 전극(17)과 리드(4)의 내측단을 접속(내측 리드 본딩: ILB)한다. TAB 테이프(29)는 이송 기구에 의해서 작업 테이블 상을 피치 이송한다.
도 6은 TAB 테이프(29)의 일부를 도시하는 평면도이고, 도 7은 그 X-X 단면도이다. 도 6 이후에서는 단일의 반도체 장치(1)를 제조하는 TAB 테이프 부분을 도시한다.
TAB 테이프(29)는, 두께 50㎛ 정도의 가늘고 긴 절연성의 테이프(3)의 제1 면(3a)에 소정 간격으로 리드 패턴을 갖는 구조로 되어 있다. 테이프(3)는 그 양 측에 일정 간격으로 배치되는 스프로켓 홀(30)을 갖고 있다. 테이프(3)는, 예를 들면 폴리이미드 수지 필름으로 형성되어 있다. 스프로켓 홀(30)에 스프로켓 기어(도면 미도시)가 맞물리고, 또한 스프로켓 기어의 소정량 회전에 의해서 TAB 테이프(29)는 피치 이송된다.
한쌍의 스프로켓 홀 열 사이에, 단일의 반도체 장치(1)를 제조하기 위한 리드 패턴이 TAB 테이프(29)의 길이 방향을 따라 소정 간격으로 배치되어 있다. 리드 패턴은, 이미 도 1에서 설명한 패턴(제품 영역(31))의 외측에 검사용 영역(32)이 퍼져 있다. 즉, 도 1에서 설명한 각 홀(7)로부터 그 외측의 검사용 영역(32)을 향하여 리드(4)가 연장되고, 각 리드(4)는 검사용 영역(32)에 형성된 검사 패드(33)로 연결되어 있다. 검사 패드(33)도 동박을 에칭함으로써 형성된다. 검사 패드(33)는, 예를 들면 TAB 테이프(29)의 가늘고 긴 디바이스 구멍(15)의 양측의 단부분에 일렬로 배열하여 배치되고, 개별의 특성 검사 시에, 특성 검사 소켓의 측정 단자에 접촉하도록 되어 있다.
제품 영역(31)은 이미 설명한 휘어짐 보강부(5)가 형성되는 영역 이내의 장방형 영역이다. 그리고, 도 6에 도시한 바와 같이, 제품 영역(31)과 검사용 영역(32)의 경계이고, 또한 장방형 각 각부에 대응하는 부분에는 직각으로 굴곡지는 슬릿(34)이 형성되어 있다. 반도체 장치 제조의 최종 단계에서, 인접하는 슬릿(34) 사이의 테이프 부분을 절단함으로써, 도 1에 도시한 반도체 장치(1)를 제조할 수 있다. 도 6에 있어서, 점을 찍어 나타내는 구형 프레임형 휘어짐 보강부(5) 및 그 내측의 부분이 제품 영역(31)이 되고, 휘어짐 보강부(5)의 외측의 부분이 검사용 영역(32)이 된다.
도 7에 도시한 바와 같이, 내측 리드 본딩을 행하기 전에는, 디바이스 구멍(15)으로 돌출하는 리드(4)는 평탄하게 되어 있다. 또, 도 6 이후의 도면에서, 도면의 명료화를 위해, 도 1 내지 도 4에서 이미 설명한 개소의 부호는 일부 생략한다. 또한, 각 도면에서 설명한 개소의 부호는 필요에 따라 이후의 도면에서 명기하고, 일부는 생략한다.
도 8 및 도 9는 내측 리드 본딩을 행하여, TAB 테이프(29)의 하면측에 반도체 칩(16)을 부착한 상태의 평면도 및 단면도이다. 도 9는 도 8을 X-X로 절단한 단면도이다.
도 9에서는 좌측 및 우측에서부터 디바이스 구멍(15) 내로 돌출 연장되는 리드(4)의 내측단이 반도체 칩(16)의 주면에 형성한 전극(17)에 전기적으로 접속된 상태를 도시한다. 도 9에서는 1개의 전극(17)에 좌우의 리드(4)가 접속되어 있는 것으로 보이지만, 실제는, 1개의 전극(17)에 좌측에서부터 연장된 리드(4)가 접속되어 있고, 이 1개의 전극(17) 뒤에 형성된 다른 전극(17)에 우측에서부터 신장한 다른 리드(4)가 접속되어 있는 것이다. 내측 리드 본딩이 행해진 TAB 테이프(29)는, 권취용 릴(40)에 권취된다(도 5의 (b)에서는 생략).
이 반도체 칩의 부착에서, 테이프(3) 및 리드(4)의 열팽창 계수의 차에 따라 열스트레스가 테이프(3)나 리드(4)에 가해지더라도, 슬릿(8) 및 개구부(18)가 테이프(3)에 형성되어 있기 때문에, 응력이 분단되고, 또한 슬릿(8) 및 개구부(18)에 의해 응력이 흡수되어 해소되기 때문에, 테이프(3), 즉 TAB 테이프(29)가 휘어지거 나 비틀리는 등의 변형을 일으키지 않게 된다. 특히, 구형 칩 탑재 영역의 두점 사이의 거리가 가장 길어지는 대각선의 끝 부분에 각각 코너 슬릿(8b)이 형성되기 때문에, 응력은 효과적으로 흡수되고 또한 해소되기 때문에, 휘어짐 및 비틀림 등의 변형을 억지하는 효과는 한층 더 커진다. TAB 테이프(29)의 휘어짐 및 비틀림이 억지되어 TAB 테이프(29)는 평탄한 상태를 유지할 수 있기 때문에, 그 후의 작업에도 지장을 주지 않는다.
또한, 구형 프레임 형상으로 배열되는 슬릿(8)의 외측의 영역(슬릿 외측 테이프부(10))에는 솔더 레지스트막으로 이루어지는 휘어짐 보강부(5)가 형성되어 있기 때문에, 이 휘어짐 보강부(5)는 강도 부재로서 작용하도록 되어, TAB 테이프(29)의 휘어짐 및 비틀림은 억지되어 TAB 테이프(29)는 평탄한 상태를 유지할 수 있게 된다. 따라서, 그 후의 작업에 있어서도 지장을 주지 않는다.
이어서, 도 5의 (c)에 도시한 바와 같이, 릴(40)로부터 TAB 테이프(29)를 꺼내어, 디스펜서(41)의 노즐(42)로부터 TAB 테이프(29)의 제품 영역(31)에 절연성의 수지를 적하 도포(포팅)한다. 그 후, 도시는 하지 않았지만 도포한 수지를 베이크하여 경화시켜 밀봉체(19)를 형성한다.
도 10은 TAB 테이프(29) 및 반도체 칩(16)에 밀봉체(19)가 형성된 상태를 도시하는 평면도이고, 도 11은 TAB 테이프(29) 및 반도체 칩(16)에 밀봉체(19)가 형성된 상태를 도시하는 도 10의 X-X 단면도이다. TAB 테이프(29)에 적하 도포된 수지는 테이프(3)의 상면 위에 퍼짐과 함께, 디바이스 구멍(15) 및 개구부(18)로부터 떨어져 반도체 칩(16)의 주면 위로 퍼진다. 테이프(3) 상에 퍼지는 수지는 표면 장력의 작용으로부터 슬릿(8)의 내연에서 정지한다. 가령 슬릿(8) 내로 들어가는 수지도 표면 장력의 작용으로부터 슬릿(8)의 외주연에서 정지한다. 슬릿(8)과 슬릿(8) 사이의 연결부(11)는 그 폭이 짧기 때문에, 수지의 표면 장력에 의해서 슬릿(8)의 내주연에 대응하는 부분에서 정지한다. 여기서 정지하지 않은 수지도 슬릿(8)의 외주연에 대응하는 부분에서 정지한다. 반도체 칩(16)의 주면 위의 수지도 반도체 칩(16)의 외주연에서 테이프(3)의 슬릿(8)의 내주연에 걸리는 부분에서 정지한다. 이러한 수지의 퍼짐의 정도는, 디스펜서(41)에 의한 도포량 및 수지의 점도에 따라 결정되기 때문에, 적당하게 선택한다. 밀봉체(19)가 형성된 TAB 테이프(29)는 권취용 릴(45)에 권취된다(도 5의 (c)에서는 생략).
이 밀봉체(19)의 형성에 있어서, 테이프(3) 및 리드(4), 즉 TAB 테이프(29)에는 열 스트레스가 작용한다. 또한, 수지가 경화할 때 수지의 경화 수축이 일어나기 때문에 TAB 테이프(29)에는 응력이 발생한다. 그러나, 이들 열스트레스를 포함하는 응력도, 상술한 바와 같이 슬릿(8), 개구부(18) 및 휘어짐 보강부(5)가 형성되어 있기 때문에, 휘어짐이나 비틀림 등의 변형 발생을 억지할 수 있도록 된다. TAB 테이프(29)의 휘어짐 및 비틀림 등의 방지에 의해, TAB 테이프(29)는 평탄한 상태를 유지할 수 있게 되고, 그 후의 작업에서도 지장을 주지 않는다. 또, 도 11을 포함하여 이후의 단면도에서는, 디바이스 구멍(15)에 양측에서부터 연장되는 리드(4)의 선단이 동일한 범프 전극(17)에 접속한 상태로서 도시하지만, 실제로는 좌우 어느 한쪽의 리드(4)가 접속하는 것이다.
이어서, 범프 전극(6)을 형성한다. 범프 전극(6)의 형성에서는, 테이프 배 선 기판(2)에 볼 부착을 행하여 범프 전극(6)을 형성한 후, 플럭스 등을 제거하기 위한 세정이 행해진다. 도 5의 (d)에 도시한 바와 같이, 릴(45)로부터 TAB 테이프(29)를 꺼낸다. 이 때, 테이프(3)의 상면은 제2 면(3b)이 되도록 전공정에서는 TAB 테이프(29)를 릴(45)로 권취해둔다.
하면에 볼(46)을 진공 흡착 유지 가능한 볼 홀더(47)에 의해서 복수의 볼(46)을 유지한다. 볼 홀더(47)의 하면에는, 도 1 및 도 4에서 설명한 홀(7)의 배치 위치에 대응하여 볼(46)을 진공 흡착 유지하도록 되어 있다. 도 5의 (d)에 도시한 바와 같이, TAB 테이프(29)의 각 제품 영역(31)에 볼(46)을 위치 결정 장착하고, 그 후 도시하지 않지만 리플로우하여 볼(46)을 TAB 테이프(29)에 부착한다. 이에 의해, 볼(46)은 범프 전극(6)이 된다. 또, 도시는 하지 않지만 세정이 행해져, 범프 전극(6)이나 TAB 테이프(29)에 부착하고 있는 플럭스 등의 불필요한 것을 씻어낸다. 도 12는 홀(7)의 영역의 리드(4)에 범프 전극(6)이 형성된 상태를 도시하는 단면도이다.
이 범프 전극(6)의 형성에서, 테이프(3) 및 리드(4), 즉 TAB 테이프(29)에는 열 스트레스가 작용한다. 그러나, 이 열스트레스도, 상술한 바와 같이 슬릿(8), 개구부(18) 및 휘어짐 보강부(5)가 형성되기 때문에, 휘어짐이나 비틀림 등의 변형 발생을 억지할 수 있도록 된다. TAB 테이프(29)의 휘어짐 및 비틀림의 방지에 의해, TAB 테이프(29)는 평탄한 상태를 유지할 수 있게 되고, 그 후의 작업에서도 지장을 주지 않는다.
계속해서, TAB 테이프(29)를 소정 간격으로 절단하여 개편(50)으로 하고, 도 5의 (e)에 도시한 바와 같이, 이 개편(50)을 특성 검사용 소켓의 수용체(51)에 부착하여, 이 수용체(51)를 측정 바늘(52)을 상면으로 돌출시키는 본체(53)에 중첩하고, 각 검사 패드(33)에 측정 바늘(52)을 접촉시켜서 소정의 특성 검사를 행한다.
계속해서, 절단을 행하여, 불필요한 TAB 테이프 부분을 제거하여, 도 5의 (f)에 도시한 바와 같이 반도체 장치(1)를 제조한다. TAB 테이프(29)의 절단에 의해서 제품 영역(31)의 TAB 테이프(29)는 테이프 배선 기판(2)이 된다.
이러한 반도체 장치(1)는, 도 13에 도시한 바와 같이, 실장 기판(55)에 실장된다. 즉, 실장 기판(55)의 상면에는 랜드(56)가 형성되어 있다. 이 랜드(56)는 반도체 장치(1)의 범프 전극(6)에 대응하여 형성되어 있다. 또한, 실장 기판(55)의 랜드(56)가 형성되지 않는 상면은 절연막(57)으로 피복되어 있다. 그래서, 실장에서는, 반도체 장치(1)를 하면의 각 범프 전극(6)이 실장 기판(55)의 랜드(56) 상에 중첩되도록 장착하고, 그 후 랜드(56)의 표면에 형성해둔 땜납 등을 재용융(리플로우)하여 범프 전극(6)을 랜드(56)에 전기적으로 접속한다.
이 실장에서, 반도체 장치(1)에는 열스트레스가 작용한다. 그러나, 이 열스트레스도, 상술한 바와 같이 슬릿(8), 개구부(18) 및 휘어짐 보강부(5)가 형성되어 있기 때문에, 응력이 흡수 또한 해소되기 때문에, 반도체 장치(1)의 휘어짐이나 비틀림 등의 변형이 생기지 않고, 각 범프 전극(6)을 실장 기판(55)의 랜드(56)에 확실하게 접속할 수 있도록 된다. 그 결과, 반도체 장치(1)의 실장의 신뢰성이 높아진다.
도 14 내지 도 18은 실시예 1의 변형예 1 내지 변형예 5의 반도체 장치를 도 시하는 단면도이다.
도 14는 변형예 1의 반도체 장치의 단면도이다. 이 반도체 장치(1)는, 실시예 1과는 반대로 리드(4)의 상면에 테이프(3)가 형성되고, 리드(4)의 하면에 휘어짐 보강부(5)가 형성된 구조이다. 휘어짐 보강부(5)는 솔더 레지스트막으로 형성되어 있다. 휘어짐 및 비틀림 억지 효과는 실시예 1과 마찬가지이다.
도 15는 변형예 2의 반도체 장치의 단면도이다. 이 반도체 장치(1)는, 실시예 1의 반도체 장치(1)에서, 슬릿(8)의 내측의 영역, 즉 슬릿 내측 테이프부(9)에도 테이프(3)에 중첩하여 휘어짐 보강부(5)를 형성한 구조이다. 휘어짐 보강부(5)는 솔더 레지스트막으로 형성되어 있다. 휘어짐 및 비틀림 억지 효과는 실시예 1에 비하여 더욱 크게 되어 있다. 또한, 이 변형예 2에서는, 홀(7)의 내주면을 리드측에서 좁고, 리드(4)로부터 먼 테이프 표면측에서 넓어지게 되어 있다. 2매의 테이프의 홀의 구멍 직경을 다르게 하여 이 구조를 형성해도 되지만, 본 예에서는, 홀(7)의 내주면을 테이퍼 형상으로 한다. 이에 의해, 땜납 접합성 향상의 효과를 기대할 수 있다.
도 16은 변형예 3의 반도체 장치의 단면도이다. 이 반도체 장치(1)는, 변형예 2의 반도체 장치(1)에서, 테이프(3)와 휘어짐 보강부(5)의 위치가 상하로 반대로 되는 구조이고, 리드(4)의 상면에 테이프(3)가 형성되고, 리드(4)의 하면에 휘어짐 보강부(5)가 형성된 구조이다. 휘어짐 보강부(5)는 솔더 레지스트막으로 형성되어 있다. 휘어짐 및 비틀림 억지 효과는 변형예 2와 마찬가지이다.
도 17은 변형예 4의 반도체 장치의 단면도이다. 이 반도체 장치(1)는, 변형 예 2의 반도체 장치(1)에서, 휘어짐 보강부(5)를 절연성의 수지성 테이프로 형성한 것이다. 수지성 테이프이기 때문에, 솔더 레지스트막에 비하여 강도가 더 커지게 되어, 휘어짐 및 비틀림 방지 효과가 높아진다.
도 18은 변형예 5의 반도체 장치의 단면도이다. 이 변형예는, 반도체 칩(16)의 하면측에도 절연성의 수지층(60)을 형성한 것이다. 이에 의해, 휘어짐 및 비틀림 방지 효과를 높일 수 있음과 함께, 반도체 칩(16)을 대략 전체적으로 수지로 피복하기 때문에 반도체 장치(1)의 내습성이 향상된다.
본 실시예 1에 따르면 이하의 효과를 발휘한다.
(1) 밀봉체(19)와 범프 전극(6) 열 사이에 슬릿(8)이 형성되어 있기 때문에, 재질의 차이에 따른 열 응력이 테이프(3)(테이프 배선 기판(2))에 가해져도, 슬릿(8)의 존재에 따라 응력이 흡수되어 해소되기 때문에, 테이프(3), 즉 반도체 장치(1)의 휘어짐, 비틀림 등의 변형이 발생하기 어렵게 된다. 그 결과, 반도체 장치(1)를 실장 기판(55)에 범프 전극(6)을 개재하여 실장할 때, 반도체 장치(1)가 휘어짐, 비틀림 등의 변형이 없기 때문에 정확하고 확실한 실장이 가능하게 된다. 특히, 밀봉체(19)의 각부(코너)에 대응하여 굴곡진 슬릿(8)(코너 슬릿(8b))이 형성되어 있다. 대각선 상의 코너와 코너 사이의 테이프(3)의 길이가 가장 길어, 이 단말기에 코너 슬릿(8b)가 존재하기 때문에, 테이프(3), 즉 반도체 장치(1)의 휘어짐이나 비틀림은 발생하기 어렵게 된다.
(2) 슬릿(8)의 외측, 즉 밀봉체(19)의 외측의 테이프 부분에는 솔더 레지스트막으로 이루어지는 휘어짐 보강부(5)가 형성되어 있기 때문에 반도체 장치(1)에 는 휘어짐이나 비틀림이 발생하기 어려워지고, 반도체 장치(1)의 실장 시에, 정확하고 확실한 실장이 가능하게 된다. 또한, 슬릿(8) 내외의 테이프(3)에 중첩하도록 휘어짐 보강부(5)를 형성하는 반도체 장치(1)에서는 휘어짐 및 비틀림의 억지 효과가 더욱 높아진다.
(3) 상기 (1) 및 (2)에 기재한 바와 같이, 반도체 장치(1)에는 밀봉체(19)와 범프 전극(6) 열 사이에 슬릿(8)이 형성되어 있음과 아울러, 슬릿(8)(밀봉체(19))의 외측의 테이프 부분에는 솔더 레지스트막으로 이루어지는 휘어짐 보강부(5)가 형성되어 있음으로써 반도체 장치(1)에는 휘어짐이나 비틀림이 발생하기 어렵게 되어, 반도체 장치(1)의 실장 시에, 정확하고 확실한 실장이 가능하게 된다.
(4) 테이프(3)의 일면에 지지되는 리드(4)의 동일면측에 반도체 칩(16) 및 범프 전극(6)을 갖고, 또한 반도체 칩(16)의 리드(4)와의 접속면측에 밀봉체(19)를 형성하는 구조가 되기 때문에, 박형의 반도체 장치(1)가 된다. 예를 들면, 반도체 장치(1)의 높이를 0.5㎜ 이하로 하는 것이 가능하다.
(5) 밀봉체(19)의 형성 시에, 밀봉체(19)를 형성하는 수지가 흘러도, 그 흐름은 수지의 표면 장력도 있기 때문에, 슬릿(8)의 내측의 모서리 또는 슬릿(8)의 외측의 모서리에서 정지되기 때문에, 형상이 가지런해진 밀봉체(19)를 형성할 수 있고, 외관성도 양호하게 된다.
(실시예 2)
도 19 및 도 20은 본 실시예 2의 반도체 장치에 따른 도면으로, 도 19는 반도체 장치의 평면도, 도 20은 반도체 장치의 제조에 사용하는 TAB 테이프의 일부를 도시하는 평면도이다.
도 19에 도시한 바와 같이, 본 실시예 2의 반도체 장치(1)는, 슬릿(8)이 반도체 칩(16)을 둘러싸도록 전체 둘레에 걸쳐 형성되는 구조로 되어 있다. 슬릿(8)이 전체 둘레에 형성되기 때문에, 열 스트레스 등의 응력이 테이프(3)(테이프 배선 기판(2))에 걸렸을 때, 슬릿(8)의 내외의 영역에서는 응력이 완전히 분단된다. 그 결과 왜곡도 작아지고, 또한 슬릿 때문에 응력도 흡수되어 휘어짐 및 비틀림 등의 변형이 일어나지 않게 된다.
본 실시예 2의 반도체 장치(1)의 제조에서는, 도 20에 도시한 바와 같은 TAB 테이프(29)가 사용된다. 구형 프레임 형상으로 형성되는 슬릿(8)의 내측의 슬릿 내측 테이프부(9)와 외측의 슬릿 외측 테이프부(10)는 슬릿(8)에 의해서 완전히 분리된다. 그러나, 슬릿 내측 테이프부(9) 및 슬릿 외측 테이프부(10)의 테이프 부분은 다수의 리드(4)로 연결되거나 또한 지지되게 되어, 반도체 장치(1)의 제조에 지장을 주지 않게 되어 있다.
반도체 장치(1)의 제조시, 슬릿(8)이 연속적으로 형성되어 있기 때문에, 밀봉체(19)의 형성 시에, 수지 전체는 슬릿(8)의 모서리에서 정지하여, 밀봉체(19)의 외형선이 흐트러지지 않고, 외관성도 양호하게 된다.
(실시예 3)
도 21 및 도 22은 본 실시예 3의 주변 패드 구조의 반도체 장치에 따른 도면으로, 도 21은 반도체 장치의 단면도, 도 22는 반도체 장치의 제조에 사용하는 TAB 테이프의 일부를 도시하는 평면도이다.
본 실시예 3은, 주변 패드 구조의 반도체 칩을 조립한 반도체 장치(1)에 본 발명을 적용한 예에 대하여 설명한다. 도 22에 도시한 바와 같이, 사각 형상의 반도체 칩(16) 주면에는, 반도체 칩(16)의 각 변을 따라, 또한 각 변의 근방에 일렬로 배열하여 전극(17)이 형성되어 있다. 따라서, TAB 테이프(29)는 실시예 1의 TAB 테이프(29)에서, 디바이스 구멍(15)을 개구부(18)가 형성되는 영역을 초과하여 넓게 한 구조로 한다. 그리고, 디바이스 구멍(15) 내로 돌출 연장되는 각 리드(4)의 선단을 전극(17)에 중첩하여 접속한다(도 21 참조).
본 실시예 2에서도 슬릿(8)이 형성되어 있음과 아울러, 슬릿(8)의 외측의 슬릿 외측 테이프부(10)에 휘어짐 보강부(5)가 형성되어 있음으로써, TAB 테이프(29)나 테이프 배선 기판(2)(테이프(3))의 휘어짐 및 비틀림을 억지할 수 있다.
도 23은 본 실시예 3의 변형예인 주변 패드 구조의 반도체 장치의 단면도이다. 실시예 3에서는 리드(4)의 상면에 테이프(3)를 위치시키고, 리드(4)의 하면에 휘어짐 보강부(5)를 위치시킨 구조로 했지만, 변형예에서는 역으로 하여, 리드(4)의 하면에 테이프(3)를 위치시키고, 리드(4)의 상면에 휘어짐 보강부(5)를 위치시킨 구조로 한 것이다. 이 변형예에서도 실시예 3에서 얻어지는 효과가 얻어진다.
(실시예 4)
도 24 내지 도 26은 본 실시예 4의 2열 패드 구조의 반도체 장치에 따른 도면이다. 도 24는 반도체 장치의 평면도, 도 25는 반도체 장치의 저면도, 도 26은 반도체 장치의 제조에 사용하는 TAB 테이프의 일부를 도시하는 평면도이다.
도 24 및 도 25에 도시한 바와 같이, 본 실시예 4의 반도체 장치(1)는, 구형 프레임 형상으로 배치되는 슬릿(8)의 외측에 2열에 걸쳐 범프 전극(6)을 형성하고 있다. 본 실시예 4의 반도체 장치(1)를 제조할 때, 도 26에 도시한 바와 같이, 구형 프레임 형상으로 배치되는 슬릿(8)의 외측에 2열에 걸쳐 홀(7)을 형성해둔다. 또한, 각 홀(7) 내에는 리드(4)가 횡단되도록 연장되어 있다. 그리고, 테이프(3)의, 예를 들면 제2 면(3b)에 범프 전극(6)을 형성한다. 이러한 구조로 함으로써, 휘어짐 및 비틀림이 없는 다핀의 반도체 장치(1)를 제공할 수 있다.
또한, 다른 열에 범프 전극(6)을 더 배치하도록 해도 된다. 또한, 범프 전극(6)을 지그재그 형상으로 배열해도 된다. 지그재그형 배열은, 병렬로 2개 범프 전극(6)을 배열하는 구조에 비하여 열 사이를 좁게 할 수 있기 때문에, 반도체 장치(1)의 소형화를 달성할 수 있다.
(실시예 5)
도 27은 본 실시예 5의 다단 적층 구조의 반도체 장치를 도시하는 단면도, 도 28은 다단 적층 구조의 반도체 장치의 실장 상태를 도시하는 단면도이다.
본 실시예 5의 다단 적층형 반도체 장치(70)는, 실시예 1의 반도체 장치(1)를 4단으로 적층 접속한 구조의 반도체 장치이다. 즉, 4개의 반도체 장치(1a∼1d)를 준비한 후, 반도체 장치(1a) 상에 반도체 장치(1b)를 장착하고, 반도체 장치(1b) 상에 반도체 장치(1c)를 장착하고, 반도체 장치(1c) 상에 반도체 장치(1d)를 장착한다. 이 적층시, 상단측의 반도체 장치의 범프 전극(6)을 하단측의 반도체 장치의 홀(7)로 연장되는 리드(4)에 중첩되도록 위치 결정하여 적층한다. 그 후, 리플로우에 의해서 리드(4)와 그 위의 범프 전극(6)을 전기적으로 접속하여 다단 적층형 반도체 장치(70)를 제조한다.
도 28은 다단 적층형 반도체 장치(70)를 실장 기판(55)에 탑재한 예이다. 다단 적층형 반도체 장치(70)의 최하단의 반도체 장치(1a)의 범프 전극(6)을 실장 기판(55)의 랜드(56)에 전기적으로 접속한 것이다.
본 실시예 5의 다단 적층형 반도체 장치(70)는, 상기 실시예 1에서 제조한 휘어짐이나 비틀림이 없는 양품의 반도체 장치(1)를 사용하기 때문에, 상하의 반도체 장치는 확실하게 전기적으로 접속되어, 실장 성능이 양호한 다단 적층형 반도체 장치(70)가 된다.
반도체 장치(1)는 원하는 수의 적층이 행해져서, 다단 적층형 반도체 장치(70)를 염가로 제조하는 것이 가능해진다.
다단 적층형 반도체 장치(70)는 박형의 반도체 장치(1)의 다단 적층형이므로, 박형의 다단 적층형 반도체 장치(70)를 제공하는 것이 가능하게 된다.
특성 검사로 양품이 된 반도체 장치(1)를 사용하여 다단 적층형 반도체 장치(70)를 제조하기 때문에, 불량율 저감이 가능하게 된다.
도 29는 본 실시예 5의 변형예 1의 다단 적층 구조의 반도체 장치를 도시하는 단면도이다. 도 29에서, 반도체 장치(1a∼1d)는 모두 반도체 칩으로서 주면 중앙을 따라 전극을 배열한 센터 패드 칩을 이용한 것이다. 이러한 다단 적층 구조의 반도체 장치에 따르면, 동일 형상 또는 동일 종류의 칩을 적층함에 따른 용량 증가가 가능하였다.
도 30과 도 31은 본 실시예 5의 변형예 2 내지 변형예 3의 다단 적층 구조의 반도체 장치를 도시하는 단면도이다. 이들 변형예에서는, 적층하는 복수의 반도체 장치(1a∼1d)에서, 일부의 반도체 장치는 반도체 칩으로서 주면 중앙을 따라 전극을 배열한 센터 패드 칩을 이용한 것이고, 나머지 반도체 장치는 주면의 모서리를 따라 전극을 배열한 사이드 패드 칩을 이용한 것이다.
도 30은 반도체 장치(1a, 1b)가 사이드 패드 칩을 조립한 반도체 장치로서, 반도체 장치(1c, 1d)가 센터 패드 칩을 조립한 반도체 장치이다. 동일 형상 또는 동일 종류의 칩 적층에 의한 용량 증가가 가능하며, 또한 복합 칩 혼재에 유효하다.
도 31은 반도체 장치(1a)는 소형의 사이드 패드 칩을 조립한 반도체 장치이고, 반도체 장치(1b)는 반도체 장치(1a)보다도 대형의 사이드 패드 칩을 조립한 반도체 장치이고, 반도체 장치(1c)는 소형의 센터 패드 칩을 조립한 반도체 장치이고, 반도체 장치(1d)는 반도체 장치(1c)보다도 대형의 센터 패드 칩을 조립한 반도체 장치로, 복합 칩 혼재에 유효하다.
이상 본 발명자에 따라 이루어진 발명을 실시예에 기초하여 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러가지 변경 가능한 것은 물론이다.
본원에서 개시되는 발명 중 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면, 하기와 같다.
상기 (1)의 수단에 따르면, (a) 밀봉체와 범프 전극 열 사이에 슬릿이 형성 되어 있기 때문에, 재질의 차이에 의한 열 응력이 테이프에 가해져도, 슬릿의 존재에 의해서 응력이 흡수되어 해소되기 때문에, 테이프, 즉 반도체 장치가 휘어지거나, 비틀리는 등의 변형이 발생하기 어렵게 된다. 그 결과, 반도체 장치를 실장 기판에 범프 전극을 개재하여 실장할 때, 반도체 장치가 휘어지거나, 비틀리는 등의 변형이 없기 때문에 정확하고 확실한 실장이 가능하게 된다. 특히, 밀봉체의 각부(코너)에 대응하여 굴곡진 슬릿이 형성되어 있다. 대각선 상의 코너와 코너 사이의 테이프의 길이가 가장 길고, 이 끝 부분에 슬릿이 존재하기 때문에, 테이프, 즉 반도체 장치의 휘어짐이나 비틀림은 발생되기 어렵게 된다.
(b) 슬릿의 외측, 즉 밀봉체의 외측의 테이프 부분에는 솔더 레지스트막으로 이루어지는 휘어짐 보강부가 형성되어 있기 때문에 반도체 장치에서는 휘어짐이나 비틀림이 발생되기 어렵게 되어, 반도체 장치의 실장 시에, 정확하고 확실한 실장이 가능해진다.
(c) 상기 (a) 및 (b)에 기재한 바와 같이, 반도체 장치에는 밀봉체와 범프 전극 열 사이에 슬릿이 형성되어 있음과 아울러, 슬릿(밀봉체)의 외측의 테이프 부분에는 솔더 레지스트막으로 이루어지는 휘어짐 보강부가 형성되어 있음으로써 반도체 장치에서는 휘어짐이나 비틀림이 발생되기 어렵게 되어, 반도체 장치의 실장 시에, 정확하고 확실한 실장이 가능해진다.
(d) 테이프의 일면에 지지되는 리드의 동일면측에 반도체 칩 및 범프 전극을 갖고, 또한 반도체 칩의 리드와의 접속면측에 밀봉체를 형성하는 구조가 되기 때문에 박형의 반도체 장치가 된다. 예를 들면, 반도체 장치의 높이를 0.5㎜ 이하로 하는 것이 가능하다.
(e) 밀봉체의 형성 시에, 밀봉체를 형성하는 수지가 흐르더라도, 그 흐름은, 수지의 표면 장력도 있기 때문에, 슬릿의 내측의 모서리 또는 슬릿의 외측의 모서리에서 정지되기 때문에, 형상이 가지런해진 밀봉체를 형성할 수 있어, 외관성도 양호해진다.
상기 (2)의 수단에 의한 다단 적층형 반도체 장치는, 상기 수단 (1)의 구성에 의한 휘어짐이나 비틀림이 없는 구조의 반도체 장치를 복수 다단으로 적층시킨 구조의 반도체 장치이기 때문에, (a) 상하의 반도체 장치는 범프 전극과 리드에 의해서 확실하게 전기적으로 접속되어, 더 정확하고 확실한 실장이 가능해진다.
(b) 또한, 박형의 반도체 장치의 다단 적층형이기 때문에, 박형의 다단 적층형 반도체 장치를 제공하는 것이 가능해진다.
(c) 복수의 반도체 장치에서, 일부의 반도체 장치는 반도체 칩으로서 주면 중앙을 따라 전극을 배열한 것(센터 패드 칩)을 이용하여 제조하고, 나머지 반도체 장치는 주면의 모서리를 따라 전극을 배열한 것(사이드 패드 칩)을 이용하여 제조함으로써, 센터 패드 칩을 조립한 반도체 장치와, 사이드 패드 칩을 조립한 반도체 장치를 혼재시킨 다단 적층형 반도체 장치로 할 수 있다.
(d) 각 반도체 장치의 제조에서, 특성 검사가 행해지기 때문에, 다단 적층형 반도체 장치의 제조에서는 특성 검사로 양품으로 된 반도체 장치에 의한 제조가 되어, 불량율 저감이 가능하게 된다.

Claims (31)

  1. 반도체 장치로서,
    절연 테이프 - 상기 절연 테이프는, 제1 면, 상기 제1 면의 반대면이 되는 제2 면, 상기 절연 테이프를 관통하는 개구부(opening), 복수의 홀(hole), 상기 개구부와 상기 복수의 홀 사이에 배치되어 있는 연속적으로 배열된 복수의 슬릿(a plurality of serially arranged slits) 또는 연속적인 슬릿(continuous slit)으로 형성된 연장된 슬릿 존(elongated slit zone), 상기 연장된 슬릿 존으로 둘러싸인 내측 영역, 및 상기 연장된 슬릿 존에 의해 상기 내측 영역으로부터 분리되는 외측 영역을 가지며, 상기 개구부는 상기 내측 영역에 배치되고, 상기 복수의 홀은 상기 테이프의 주변을 따라 상기 외측 영역에 배치됨 - ;
    상기 테이프의 상기 제1 면 및 상기 제2 면 중 하나에 형성되는 복수의 리드 - 상기 복수의 리드 각각은 상기 개구부 내로 연장된 부분을 포함하고, 상기 복수의 홀 중 대응하는 홀에 도달하도록 형성됨 - ;
    주면에 복수의 전극을 갖는 반도체 칩 - 상기 반도체 칩은, 상기 전극들이 상기 개구부에 노출되어 상기 개구부에서 대응하는 리드들의 상기 연장된 부분과 접속되도록 상기 내측 영역 내에 배치됨 - ;
    상기 내측 영역 상의 상기 테이프의 일부, 상기 리드, 상기 반도체 칩의 상기 주면을 피복하고, 상기 개구부는 채우지만 상기 슬릿 존 및 상기 복수의 홀은 노출하도록, 절연성 수지로 구성된 밀봉체(encapsulant);
    상기 홀의 외부로 연장하는 상기 리드에 제공된 범프 전극들 - 상기 범프 전극들은, 상기 반도체 칩과 상기 범프 전극들이 상기 리드의 동일 면측에 배치되고 상기 범프 전극들의 상단(top)이 상기 홀에서부터 상기 반도체 칩의 두께를 넘어(over the thickness of the semiconductor chip) 돌출하도록 제공됨 - ; 및
    상기 범프 전극들이 형성되어 있지 않은 상기 홀 내 상기 리드의 면과 상기 슬릿 존을 노출하는 방식으로, 상기 테이프의 상기 외측 영역에 형성된 적어도 하나의 절연성 물질의 층
    을 포함하고,
    상기 반도체 칩은 사각형이고, 상기 반도체 칩을 둘러싸는 상기 밀봉체 또한 사각형이며, 상기 연장된 슬릿 존은 상기 밀봉체의 코너(corners)를 따라서 휘어지는 방식으로 제공되는, 반도체 장치.
  2. 제1항에 있어서,
    상기 밀봉체의 주변은 상기 연속적으로 배열된 슬릿들에 의해 경계지어 지는, 반도체 장치.
  3. 제1항에 있어서, 상기 밀봉체의 주변은 상기 연속적인 슬릿에 의해 경계지어 지는, 반도체 장치.
  4. 제1항에 있어서, 상기 테이프의 상기 내측 영역에 형성된 상기 절연성 물질의 층들을 더 포함하는, 반도체 장치.
  5. 제1항에 있어서, 상기 절연성 물질의 층은 솔더 레지스트 막으로 구성되는, 반도체 장치.
  6. 제1항에 있어서, 상기 절연성 물질의 층은 수지 테이프로 구성되는, 반도체 장치.
  7. 제1항에 있어서, 상기 테이프는 폴리이미드 수지로 구성되는, 반도체 장치.
  8. 제1항에 있어서, 상기 홀들 각각은 상기 리드 측에서는 좁고 상기 리드로부터 먼 테이프 면 측에서는 넓은 직경을 갖는 내주면을 갖는, 반도체 장치.
  9. 제1항에 있어서, 상기 반도체 칩의 상기 주면에 제공된 상기 전극들은 상기 반도체 칩의 상기 주면의 중앙을 따라 배열되는, 반도체 장치.
  10. 제1항에 있어서, 상기 반도체 칩의 상기 주면에 제공된 상기 전극들은 상기 반도체 칩의 모서리(edges)를 따라 배열되는, 반도체 장치.
  11. 제1항에 있어서, 상기 범프 전극들은 복수 열(columns)로 배열되는, 반도체 장치.
  12. 제1항에 있어서, 상기 범프 전극들은 복수 열로 배열되고, 또한 지그재그 형상으로 배열되는, 반도체 장치.
  13. 제1항에 있어서, 상기 반도체 칩의 상기 주면의 반대쪽이 되는 이면을 피복하는 절연성 수지층이 제공되는, 반도체 장치.
  14. 제1항에 있어서, 상기 반도체 칩의 상기 주면에 제공된 상기 전극들은 상기 반도체 칩의 상기 주면의 중앙을 따라 배열되고, 상기 개구부는 상기 전극들의 열에 대응하여 연장되는 홀인, 반도체 장치.
  15. 제1항의 반도체 장치를 복수개 순차 적층한 다단 적층형(multi-tier type) 반도체 장치로서, 상단측의 상기 반도체 장치의 범프 전극들이 하단측의 상기 반도체 장치의 상기 홀로 연장되는 상기 리드에 전기적으로 접속되는, 다단 적층형 반도체 장치.
  16. 제15항에 있어서, 상기 모든 반도체 장치들의 상기 반도체 칩들은 그 주면의 중앙을 따라 배열되는 전극을 갖는, 다단 적층형 반도체 장치.
  17. 제15항에 있어서, 상기 모든 반도체 장치들의 상기 반도체 칩들은 그 주면의 모서리를 따라 배열되는 전극을 갖는, 다단 적층형 반도체 장치.
  18. 제15항에 있어서, 상기 반도체 장치들 중 일부의 상기 반도체 칩들은 그 주면의 중앙을 따라 배열되는 전극을 갖고, 상기 반도체 장치들 중 나머지 반도체 장치의 상기 반도체 칩들은 그 주면의 모서리를 따라 배열되는 전극을 갖는, 다단 적층형 반도체 장치.
  19. 반도체 장치로서,
    절연 테이프 - 상기 절연 테이프는, 제1 면, 상기 제1 면의 반대면이 되는 제2 면, 상기 절연 테이프를 관통하는 개구부, 복수의 홀, 상기 개구부와 상기 복수의 홀 사이에 배치되어 있는 연속적으로 배열된(serially arranged) 복수의 슬릿 또는 연속적인 슬릿으로 형성된 연장된 슬릿 존, 상기 연장된 슬릿 존으로 둘러싸인 내측 영역, 및 상기 연장된 슬릿 존에 의해 상기 내측 영역으로부터 분리되는 외측 영역을 가지며, 상기 개구부는 상기 내측 영역에 배치되고, 상기 복수의 홀은 상기 테이프의 주변을 따라 상기 외측 영역에 배치됨 - ;
    상기 테이프의 상기 제1 면 및 상기 제2 면 중 하나에 형성되는 복수의 제1 리드 - 상기 복수의 제1 리드 각각은 상기 개구부의 영역 내로 연장된 부분을 포함하고, 상기 복수의 홀 중 대응하는 홀에 도달하도록 형성됨 - ;
    상기 테이프의 상기 제1 면 및 상기 제2 면 중 상기 하나에 형성되는 복수의 제2 더미 리드 - 상기 더미 리드들의 일단은 상기 개구부로부터 이격되어 있고, 상기 더미 리드들의 타단은 상기 대응하는 홀 내로 각각 연장되도록 형성됨 - ;
    주면에 복수의 전극을 갖는 반도체 칩 - 상기 반도체 칩은 상기 내측 영역 내에 배치되고, 상기 전극들은 상기 개구부의 영역 내로 연장하는 상기 제1 리드의 대응하는 부분과 접속됨 - ;
    상기 내측 영역 상의 상기 테이프의 일부, 상기 리드, 상기 반도체 칩의 상기 주면을 피복하고, 상기 개구부는 채우지만 상기 슬릿 존 및 상기 복수의 홀은 노출하도록, 절연성 수지로 형성된 밀봉체;
    상기 홀의 외부로 연장하는 상기 리드에 제공된 범프 전극들 - 상기 범프 전극들은, 상기 반도체 칩과 상기 범프 전극들이 상기 리드의 동일 면측에 배치되고, 상기 범프 전극들의 상단이 상기 홀에서부터 상기 반도체 칩의 두께를 넘어 돌출하도록 제공됨 - ; 및
    상기 범프 전극들이 형성되어 있지 않은 상기 홀 내 상기 리드의 면과 상기 슬릿 존을 노출하는 방식으로, 상기 테이프의 상기 외측 영역에 형성된 적어도 하나의 절연성 물질의 층
    을 포함하는, 반도체 장치.
  20. 반도체 장치로서,
    절연 기초막 - 상기 절연 기초막은, 제1 면, 상기 제1 면의 반대면이 되는 제2 면, 내측 영역, 외측 영역, 연속적인 슬릿 또는 연속적으로 배열된(serially arranged) 복수의 슬릿으로 형성되어 상기 외측 영역으로부터 상기 내측 영역을 분리하는 연장된 슬릿 존, 개방 공간을 제공하기 위해 상기 절연 기초막을 관통하는 상기 내측 영역에 형성된 연장된 홀, 상기 기초막의 주변을 따라 상기 외측 영역에 형성된 복수의 원형 홀을 포함함 - ;
    사각형인 상기 절연 기초막의 상기 제1 면 및 제2 면 중 하나에 형성된 전도층의 제1 그룹 - 상기 전도층 각각은 상기 연장된 홀의 상기 개방 공간으로 연장된 부분을 포함하고, 상기 슬릿 존을 지나 대응하는 원형 홀에 도달하도록 연장됨 - ;
    사각형인 상기 절연 기초막의 상기 제1 면 및 제2 면 중 상기 하나에 형성된 전도층의 제2 그룹 - 상기 제2 그룹의 전도층 각각은 상기 슬릿 존을 지나 대응하는 원형 홀에 도달하지만 상기 연장된 홀의 상기 개방 공간으로부터는 이격되어 있도록 연장됨 - ;
    제1 주면 및 상기 제1 주면의 반대면이 되는 제2 주면을 갖고, 상기 제1 주면에 복수의 전극이 형성된 반도체 칩 - 상기 반도체 칩은 상기 복수의 전극이 상기 연장된 홀의 상기 개방 공간을 마주하고 있도록 상기 내측 영역 내에 배치되고, 상기 복수의 전극은 상기 연장된 홀에서 상기 제1 그룹의 대응하는 전도층의 일부와 전기적으로 접속됨 - ;
    상기 반도체 칩의 상기 제1 주면, 상기 전도층과 상기 내측 영역에 위치한 기초막의 일부를 피복하고, 상기 연장된 홀은 채우지만 상기 슬릿 존 및 상기 외측 영역은 노출하도록 형성된 절연성 밀봉 부재 - 상기 밀봉 부재의 주변은 상기 슬릿 존에 의해 경계지어져 있음 - ; 및
    상기 복수의 원형 홀에 위치한 상기 전도층의 일부에 제공된 범프 전극들 - 상기 범프 전극들은, 상기 반도체 칩과 상기 범프 전극들이 상기 전도층의 동일 면측에 배치되고, 상기 범프 전극들의 상단이 상기 홀에서부터 상기 반도체 칩의 상기 제2 주면 위로 돌출하도록 각각 제공됨 - ;
    을 포함하는 반도체 장치.
  21. 반도체 장치로서,
    절연 기초막 - 상기 절연 기초막은, 제1 면, 상기 제1 면의 반대면이 되는 제2 면, 연속적인 슬릿 또는 연속적으로 배열된(serially arranged) 복수의 슬릿으로 형성된 사각형의 연장된 슬릿 존, 상기 사각형의 연장된 슬릿 존에 의히 둘러싸인 영역내에 배치된 개방 공간을 제공하기 위해 상기 절연 기초막을 관통하는 연장된 홀, 상기 기초막의 주변을 따라 형성된 복수의 원형 홀을 포함하고, 상기 슬릿 또는 슬릿들은 상기 사각형의 연장된 슬릿 존의 휘어진 코너를 따라 형성됨 - ;
    사각형인 상기 절연 기초막의 상기 제1 면 및 제2 면 중 하나에 형성된 전도층의 제1 그룹 - 상기 전도층 각각은 상기 연장된 홀의 상기 개방 공간으로 연장된 부분을 포함하고, 상기 슬릿 존을 지나 대응하는 원형 홀에 도달하도록 연장됨 - ;
    사각형인 상기 절연 기초막의 상기 제1 면 및 제2 면 중 상기 하나에 형성된 전도층의 제2 그룹 - 상기 제2 그룹의 전도층 각각은 상기 슬릿 존을 지나 대응하는 원형 홀에 도달하지만 상기 연장된 홀의 상기 개방 공간으로부터는 각기 이격되어 있도록 연장됨 - ;
    제1 주면 및 상기 제1 주면의 반대면이 되는 제2 주면을 갖고 상기 제1 주면에 복수의 전극이 형성된 반도체 칩 - 상기 반도체 칩은 상기 복수의 전극이 상기 연장된 홀의 상기 개방 공간을 마주하고 있도록 상기 연장된 슬릿 존에 의해 둘러싸인 영역 내에 배치되고, 상기 복수의 전극은 상기 연장된 홀에서 상기 제1 그룹의 대응하는 전도층의 일부와 전기적으로 접속됨 - ; 및
    상기 복수의 원형 홀에 위치한 상기 전도층의 일부에 제공된 범프 전극들 - 상기 범프 전극들은, 상기 반도체 칩과 상기 범프 전극들이 상기 전도층의 동일 면측에 배치되고 상기 범프 전극들의 상단이 상기 홀에서부터 상기 반도체 칩의 상기 제2 주면 위로 돌출하도록 각각 제공됨 - ;
    을 포함하는 반도체 장치.
  22. 반도체 장치의 제조 방법으로서,
    제1 면 및 상기 제1 면의 반대면이 되는 제2 면, 디바이스 홀 및 복수의 홀을 갖는 절연성의 테이프와, 상기 테이프의 상기 제1 면 또는 상기 제2 면에 형성되어 일단이 상기 디바이스 홀 내에 연장되고, 타단이 상기 복수의 홀 내에 연장되는 복수의 리드와, 상기 복수의 홀의 열을 따라 배열되고 또한 상기 복수의 홀의 열의 내측의 상기 테이프 부분에 제공되는 슬릿과, 상기 테이프와의 사이에서 상기 리드를 사이에 두도록 상기 테이프에 적층 형성되는 절연막으로 이루어지는 휘어짐 보강부를 갖는, TAB 테이프를 준비하는 공정;
    주면에 복수의 전극을 갖는 반도체 칩의 각 전극에 상기 디바이스 홀 내로 연장되는 상기 리드의 선단(front ends)을 중첩하여, 전기적으로 접속하는 공정;
    상기 반도체 칩의 주면측을 절연성 수지로 피복하여 상기 반도체 칩, 상기 리드 및 상기 테이프의 소정부를 피복하는 밀봉체를 형성하는 공정;
    상기 복수의 홀 내로 연장되는 상기 리드의 상기 반도체 칩이 접속되는 면측에 상기 반도체 칩보다도 두껍게 범프 전극을 형성하는 공정;
    상기 범프 전극을 측정 단자로서 이용하여 전기적 특성 검사를 행하는 공정; 및
    상기 TAB 테이프를 소정 형상으로 절단하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  23. 제22항에 있어서,
    상기 TAB 테이프에서, 상기 슬릿의 외측 영역 전체에 상기 휘어짐 보강부를 형성하는 반도체 장치의 제조 방법.
  24. 제22항에 있어서,
    상기 TAB 테이프에서, 상기 범프 전극을 형성하는 상기 복수의 홀의 내주면이, 상기 리드측에서 좁고, 상기 리드로부터 먼 상기 테이프 표면측에서 넓어지도록 형성하는 반도체 장치의 제조 방법.
  25. 제22항에 있어서,
    상기 TAB 테이프에서, 상기 절연성 테이프를 폴리이미드 수지로 형성하고, 상기 휘어짐 보강부를 솔더 레지스트막 또는 수지성의 테이프로 형성하는 반도체 장치의 제조 방법.
  26. 제22항에 있어서,
    상기 TAB 테이프에서, 상기 휘어짐 보강부를 상기 절연성 수지로 피복하는 영역에도 형성하는 반도체 장치의 제조 방법.
  27. 제22항에 있어서,
    상기 슬릿이 상기 밀봉체의 외측에 위치하도록 상기 밀봉체를 형성하는 반도체 장치의 제조 방법.
  28. 제22항에 있어서,
    상기 반도체 칩으로서 주면 중앙을 따라 전극을 갖는 반도체 칩을 준비하고, 상기 디바이스 홀 내에 위치하는 상기 리드를 상기 반도체 칩의 관련된 상기 전극에 접속하는 반도체 장치의 제조 방법.
  29. 제22항에 있어서,
    상기 반도체 칩으로서 주면의 모서리를 따라 전극을 갖는 반도체 칩을 준비하고, 상기 디바이스 홀 내에 위치하는 상기 리드를 상기 반도체 칩의 관련된 상기 전극에 접속하는 반도체 장치의 제조 방법.
  30. 제22항에 있어서,
    상기 TAB 테이프는, 일단이 상기 디바이스 홀 내까지 연장되지 않은 더미 리드를 갖는 반도체 장치의 제조 방법.
  31. 다단 적층형 반도체 장치의 제조 방법으로서,
    제1 면 및 상기 제1 면의 반대면이 되는 제2 면, 디바이스 홀 및 복수의 홀을 갖는 절연성의 테이프와, 상기 테이프의 상기 제1 면 또는 상기 제2 면에 형성되어 일단이 상기 디바이스 홀 내에 연장되고, 타단이 상기 복수의 홀 내에 연장되는 복수의 리드와, 상기 복수의 홀의 열을 따라 배열되고 또한 상기 복수의 홀의 열의 내측의 상기 테이프 부분에 제공되는 슬릿과, 상기 테이프와의 사이에서 상기 리드를 사이에 두도록 상기 테이프에 적층 형성되는 절연막으로 이루어지는 휘어짐 보강부를 갖는, TAB 테이프를 준비하는 공정; 주면에 복수의 전극을 갖는 반도체 칩의 각 전극에 상기 디바이스 홀 내로 연장되는 상기 리드의 선단(front ends)을 중첩하여 전기적으로 접속하는 공정; 상기 반도체 칩의 주면측을 절연성 수지로 피복하여 상기 반도체 칩, 상기 리드 및 상기 테이프의 소정부를 피복하는 밀봉체를 형성하는 공정; 상기 복수의 홀로 연장되는 상기 리드의 상기 반도체 칩이 접속되는 면측에 상기 반도체 칩보다도 두껍게 범프 전극을 형성하는 공정; 상기 범프 전극을 측정 단자로서 이용하여 전기적 특성 검사를 행하는 공정; 및 상기 TAB 테이프를 소정 형상으로 절단하는 공정을 수행하여 형성된 반도체 장치를 복수개 순차 적층하는 공정; 및
    상단측의 상기 반도체 장치의 상기 범프 전극을 하단측의 상기 반도체 장치의 상기 복수의 홀로 연장되는 상기 리드에 전기적으로 접속하는 공정
    을 포함하는 다단 적층형 반도체 장치의 제조 방법.
KR1020040065377A 2004-05-20 2004-08-19 반도체 장치 및 그 제조 방법 KR101046117B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00149833 2004-05-20
JP2004149833A JP4291209B2 (ja) 2004-05-20 2004-05-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20050111515A KR20050111515A (ko) 2005-11-25
KR101046117B1 true KR101046117B1 (ko) 2011-07-01

Family

ID=35374415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065377A KR101046117B1 (ko) 2004-05-20 2004-08-19 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US7372130B2 (ko)
JP (1) JP4291209B2 (ko)
KR (1) KR101046117B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006014894A2 (en) * 2004-07-28 2006-02-09 Sv Probe Pte Ltd. Method and apparatus for producing co-planar bonding pads on a substrate
JP4728079B2 (ja) * 2005-10-07 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置用基板および半導体装置
WO2007088631A1 (ja) * 2006-02-03 2007-08-09 Matsushita Electric Industrial Co., Ltd. 回路基板の接続部および回路基板の接続構造
EP2008303B1 (en) * 2006-04-07 2010-06-16 Koninklijke Philips Electronics N.V. Elastically deformable integrated-circuit device
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
FR2917895B1 (fr) * 2007-06-21 2010-04-09 Commissariat Energie Atomique Procede de fabrication d'un assemblage de puces reliees mecaniquement au moyen d'une connexion souple
KR20090033605A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
JP5071084B2 (ja) * 2007-12-10 2012-11-14 パナソニック株式会社 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP5433997B2 (ja) * 2008-07-11 2014-03-05 セイコーエプソン株式会社 半導体装置及びその製造方法
US7904770B2 (en) * 2008-09-09 2011-03-08 Qualcomm Incorporated Testing circuit split between tiers of through silicon stacking chips
JP5223571B2 (ja) 2008-09-30 2013-06-26 富士通株式会社 半導体装置、基板設計方法、基板設計装置
JP5645371B2 (ja) * 2009-05-15 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2011014871A (ja) * 2009-06-01 2011-01-20 Elpida Memory Inc 半導体装置
JP2011210821A (ja) * 2010-03-29 2011-10-20 Renesas Electronics Corp 半導体装置とその製造方法
JP5459108B2 (ja) * 2010-06-30 2014-04-02 株式会社デンソー 部品内蔵配線基板
US8951834B1 (en) * 2013-06-28 2015-02-10 Stats Chippac Ltd. Methods of forming solder balls in semiconductor packages
TWI556387B (zh) * 2015-04-27 2016-11-01 南茂科技股份有限公司 多晶片封裝結構、晶圓級晶片封裝結構及其製程
CN108346640B (zh) * 2017-01-25 2020-02-07 华邦电子股份有限公司 半导体结构及其制作方法
KR102383276B1 (ko) * 2017-03-03 2022-04-05 주식회사 엘엑스세미콘 디스플레이용 연성 회로 기판
US10796976B2 (en) * 2018-10-31 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332580A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297044A (ja) * 1988-10-04 1990-04-09 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
JP2672160B2 (ja) * 1989-10-23 1997-11-05 キヤノン株式会社 振動型アクチュエータ装置
WO1991016656A1 (en) * 1990-04-24 1991-10-31 Seiko Epson Corporation Semiconductor device provided with circuit cell and array, and data input-output device
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
JPH0831879A (ja) * 1994-07-18 1996-02-02 Fujitsu Ltd 半導体装置とｔａｂテープ及びそれぞれの製造方法
JP3170182B2 (ja) * 1995-08-15 2001-05-28 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH10163250A (ja) 1996-12-03 1998-06-19 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2924840B2 (ja) * 1997-02-13 1999-07-26 日本電気株式会社 Ｔａｐｅ−ＢＧＡタイプの半導体装置
US6088901A (en) * 1997-06-10 2000-07-18 Siemens Aktiengesellschaft Method for producing a carrier element for semiconductor chips
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
JP3398721B2 (ja) 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
JP3416737B2 (ja) 1999-05-20 2003-06-16 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージの製造方法
JP3523536B2 (ja) * 1999-08-06 2004-04-26 シャープ株式会社 半導体装置及びその製造方法、並びに液晶モジュール及びその搭載方法
JP2001093943A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
JP2001185585A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置およびその製造方法
TW462120B (en) * 2000-11-10 2001-11-01 Siliconware Precision Industries Co Ltd Tape carrier type semiconductor package structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332580A (ja) * 2000-05-23 2001-11-30 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7372130B2 (en) 2008-05-13
US20050258519A1 (en) 2005-11-24
JP4291209B2 (ja) 2009-07-08
KR20050111515A (ko) 2005-11-25
US20080199979A1 (en) 2008-08-21
JP2005332965A (ja) 2005-12-02

Similar Documents

Publication Publication Date Title
KR101046117B1 (ko) 반도체 장치 및 그 제조 방법
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
EP1156705B1 (en) Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
JP6027966B2 (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
JP5352146B2 (ja) 半導体装置
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
KR20030029743A (ko) 플랙서블한 이중 배선기판을 이용한 적층 패키지
KR100556240B1 (ko) 반도체 장치 제조방법
JP4819335B2 (ja) 半導体チップパッケージ
US6507118B1 (en) Multi-metal layer circuit
US6953709B2 (en) Semiconductor device and its manufacturing method
KR100618542B1 (ko) 적층 패키지의 제조 방법
US6320250B1 (en) Semiconductor package and process for manufacturing the same
US6818542B2 (en) Tape circuit board and semiconductor chip package including the same
JP4737995B2 (ja) 半導体装置
JP3942206B2 (ja) 半導体装置の製造方法
KR100470144B1 (ko) 테이프회로기판및이를사용한칩크기의반도체칩패키지
JPH02134859A (ja) マルチチップ半導体装置とその製造方法
JP7467214B2 (ja) 配線基板、電子装置及び配線基板の製造方法
US6433415B2 (en) Assembly of plurality of semiconductor devices
JP4374251B2 (ja) 半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee