JP2001093943A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001093943A JP2001093943A JP26939099A JP26939099A JP2001093943A JP 2001093943 A JP2001093943 A JP 2001093943A JP 26939099 A JP26939099 A JP 26939099A JP 26939099 A JP26939099 A JP 26939099A JP 2001093943 A JP2001093943 A JP 2001093943A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- fixing member
- tapes
- conductive pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】安価な構造で実装に関るテープの反りを抑え、
テープを用いたアレイ電極タイプの半導体パッケージの
実装不良を防止する半導体装置を提供する。 【解決手段】ＩＣチップ１１主表面上の複数の電極パッ
ド１２は、実装側の外部端子３１とつながる導電パター
ン２１を配した絶縁性のテープ２２におけるバンプ電極
２３とそれぞれ接続されている。テープ２２は、テープ
２２１〜２２４に分割されている。各テープ間には熱膨
脹時の余裕が与えられるギャップＧＡＰがある。各テー
プ２２１〜２２４それぞれを固着して外形枠を形成する
固定部材２４が設けられている。固定部材２４は、導電
パターン２１の形成側と反対の外縁周辺部にテープ２２
の外枠となるよう設けられている。この固定部材２４
は、金属薄膜または樹脂製のテープ等で構成され、テー
プ２２の厚みより薄い。
テープを用いたアレイ電極タイプの半導体パッケージの
実装不良を防止する半導体装置を提供する。 【解決手段】ＩＣチップ１１主表面上の複数の電極パッ
ド１２は、実装側の外部端子３１とつながる導電パター
ン２１を配した絶縁性のテープ２２におけるバンプ電極
２３とそれぞれ接続されている。テープ２２は、テープ
２２１〜２２４に分割されている。各テープ間には熱膨
脹時の余裕が与えられるギャップＧＡＰがある。各テー
プ２２１〜２２４それぞれを固着して外形枠を形成する
固定部材２４が設けられている。固定部材２４は、導電
パターン２１の形成側と反対の外縁周辺部にテープ２２
の外枠となるよう設けられている。この固定部材２４
は、金属薄膜または樹脂製のテープ等で構成され、テー
プ２２の厚みより薄い。
Description
【０００１】
【発明の属する技術分野】本発明は、テープを用いたア
レイ電極タイプの半導体パッケージに係り、特にＩＣチ
ップの電極からパッケージ外部の接続端子に至るまでの
導電パターン付きテープを有する半導体装置に関する。
レイ電極タイプの半導体パッケージに係り、特にＩＣチ
ップの電極からパッケージ外部の接続端子に至るまでの
導電パターン付きテープを有する半導体装置に関する。
【０００２】
【従来の技術】テープを用いたアレイ電極タイプの半導
体パッケージは、例えば、テープＢＧＡ（Ball Grid Ar
ray ）や、テープＣＳＰ（Chip Size Package ）と呼ば
れる構造に代表される。このような構造は、より多ピン
になったＩＣチップの高集積実装に適し、比較的安価で
ある。
体パッケージは、例えば、テープＢＧＡ（Ball Grid Ar
ray ）や、テープＣＳＰ（Chip Size Package ）と呼ば
れる構造に代表される。このような構造は、より多ピン
になったＩＣチップの高集積実装に適し、比較的安価で
ある。
【０００３】図３は、従来におけるテープＢＧＡ（Ball
Grid Array ）タイプの半導体装置の構成を示す断面図
である。ＩＣチップ１０１主表面上の複数の電極パッド
１０２は、導電パターン２０１を配した絶縁性のテープ
２０２におけるバンプ電極２０３とそれぞれ接続されて
いる。実装用の外部端子（はんだボール）３０１は、テ
ープ２０２の外側周縁付近に設けられ、導電パターン２
０１の所定部位と接続されている。保護用の絶縁膜４０
１は、外部端子３０１形成側の導電パターン２０１に被
覆されている。また、封止部材５０１は、例えば滴下方
式であってＩＣチップ１０１主表面を覆っている。
Grid Array ）タイプの半導体装置の構成を示す断面図
である。ＩＣチップ１０１主表面上の複数の電極パッド
１０２は、導電パターン２０１を配した絶縁性のテープ
２０２におけるバンプ電極２０３とそれぞれ接続されて
いる。実装用の外部端子（はんだボール）３０１は、テ
ープ２０２の外側周縁付近に設けられ、導電パターン２
０１の所定部位と接続されている。保護用の絶縁膜４０
１は、外部端子３０１形成側の導電パターン２０１に被
覆されている。また、封止部材５０１は、例えば滴下方
式であってＩＣチップ１０１主表面を覆っている。
【０００４】このような構成は、導電パターン２０１の
工夫によって外部端子３０１をアレイ状に構成できるの
で、ＱＦＰ（Quad Flat Package）等、外部リード端子
を形成する構造と比べて実装面積を小さくできる。ま
た、封止部材５０１による封止構成は、封止領域も小さ
く、低コストで済む。
工夫によって外部端子３０１をアレイ状に構成できるの
で、ＱＦＰ（Quad Flat Package）等、外部リード端子
を形成する構造と比べて実装面積を小さくできる。ま
た、封止部材５０１による封止構成は、封止領域も小さ
く、低コストで済む。
【０００５】
【発明が解決しようとする課題】上記従来技術におけ
る、テープを用いたアレイ電極タイプの半導体パッケー
ジは、搭載されるＩＣチップ１０１のパッド数が多くな
れば、配列する外部端子３０１もそれだけ増える。当
然、導電パターン２０１の領域も広く取られるようにな
る。すると、導電パターン２０１とテープ２０２との熱
膨張率の差による影響が顕著になり、製造途中あるいは
実装時の加熱によってテープ２０２の反りによる変形が
発生する（矢印Ａ，Ｂ参照）。
る、テープを用いたアレイ電極タイプの半導体パッケー
ジは、搭載されるＩＣチップ１０１のパッド数が多くな
れば、配列する外部端子３０１もそれだけ増える。当
然、導電パターン２０１の領域も広く取られるようにな
る。すると、導電パターン２０１とテープ２０２との熱
膨張率の差による影響が顕著になり、製造途中あるいは
実装時の加熱によってテープ２０２の反りによる変形が
発生する（矢印Ａ，Ｂ参照）。
【０００６】テープ２０２の反りが大きいと、実装用の
外部端子（はんだボール）３０１の配列位置が一様でな
くなり、このテープＢＧＡパッケージの実装不良を招く
恐れがある。これにより、実装時の歩留り低下を引き起
こす原因になる。
外部端子（はんだボール）３０１の配列位置が一様でな
くなり、このテープＢＧＡパッケージの実装不良を招く
恐れがある。これにより、実装時の歩留り低下を引き起
こす原因になる。
【０００７】また、上記テープ２０２の反りの対策とし
ては、図示しないがテープ２０２の代りに相当厚い配線
基板を取り付けて変形を防ぐＢＧＡタイプとするか、テ
ープ２０２上に相当厚い補強板（配線基板の機能も兼ね
る）を装着して反りを防ぐ構成が提案されている。しか
しながら、前者、後者とも厚い配線基板はコスト高を招
き、パッケージの重量も増大することになり、好ましく
ない。
ては、図示しないがテープ２０２の代りに相当厚い配線
基板を取り付けて変形を防ぐＢＧＡタイプとするか、テ
ープ２０２上に相当厚い補強板（配線基板の機能も兼ね
る）を装着して反りを防ぐ構成が提案されている。しか
しながら、前者、後者とも厚い配線基板はコスト高を招
き、パッケージの重量も増大することになり、好ましく
ない。
【０００８】本発明は上記事情を考慮してなされたもの
で、その課題は、安価な構造で実装に関るテープの反り
を抑え、テープを用いたアレイ電極タイプの半導体パッ
ケージの実装不良を防止する半導体装置を提供すること
にある。
で、その課題は、安価な構造で実装に関るテープの反り
を抑え、テープを用いたアレイ電極タイプの半導体パッ
ケージの実装不良を防止する半導体装置を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
主表面上に複数の電極パッドが設けられた半導体チップ
と、前記半導体チップの電極パッドそれぞれと接続され
る導電パターンを配し、複数に分割された絶縁性のテー
プと、前記テープそれぞれを固着して外形枠を形成する
固定部材と、前記導電パターンの所定部位と接続される
外部端子と、前記半導体チップの主表面側を封止する封
止部材とを具備したことを特徴とする。
主表面上に複数の電極パッドが設けられた半導体チップ
と、前記半導体チップの電極パッドそれぞれと接続され
る導電パターンを配し、複数に分割された絶縁性のテー
プと、前記テープそれぞれを固着して外形枠を形成する
固定部材と、前記導電パターンの所定部位と接続される
外部端子と、前記半導体チップの主表面側を封止する封
止部材とを具備したことを特徴とする。
【００１０】上記発明によれば、テープを複数に分割す
ることにより、分割されたテープ間のギャップが変形余
裕として作用する。これにより、テープの反りが緩和さ
れる。固定部材は、複数に分割したテープを一つに繋げ
る箇所を提供し、テープ個々の変形の乱れを抑える。ま
た、固定部材は薄く、最低限の箇所を補強しつつ軽量化
が図れる。
ることにより、分割されたテープ間のギャップが変形余
裕として作用する。これにより、テープの反りが緩和さ
れる。固定部材は、複数に分割したテープを一つに繋げ
る箇所を提供し、テープ個々の変形の乱れを抑える。ま
た、固定部材は薄く、最低限の箇所を補強しつつ軽量化
が図れる。
【００１１】
【発明の実施の形態】図１（ａ），（ｂ）は、本発明の
第１実施形態に係るテープＢＧＡ（Ball Grid Array ）
タイプの半導体装置の構成を示しており、（ａ）は平面
図、（ｂ）は同図（ａ）の任意の断面図である。
第１実施形態に係るテープＢＧＡ（Ball Grid Array ）
タイプの半導体装置の構成を示しており、（ａ）は平面
図、（ｂ）は同図（ａ）の任意の断面図である。
【００１２】図において、ＩＣチップ１１主表面上の複
数の電極パッド１２は、導電パターン２１を配した絶縁
性のテープ２２におけるバンプ電極２３とそれぞれ接続
されている。テープ２２は、テープ２２１〜２２４に分
割されている。各テープ間には熱膨脹時の余裕が与えら
れるギャップＧＡＰがある。さらに、各テープ２２１〜
２２４それぞれを固着して外形枠を形成する固定部材２
４が設けられている。この固定部材２４は、導電パター
ン２１の形成側と反対の外縁周辺部にテープ２２の外枠
となるよう設けられている。この固定部材２４は、金属
薄膜または樹脂製のテープ等で構成され、その厚さＴ１
は、テープ２２の厚みより薄い。
数の電極パッド１２は、導電パターン２１を配した絶縁
性のテープ２２におけるバンプ電極２３とそれぞれ接続
されている。テープ２２は、テープ２２１〜２２４に分
割されている。各テープ間には熱膨脹時の余裕が与えら
れるギャップＧＡＰがある。さらに、各テープ２２１〜
２２４それぞれを固着して外形枠を形成する固定部材２
４が設けられている。この固定部材２４は、導電パター
ン２１の形成側と反対の外縁周辺部にテープ２２の外枠
となるよう設けられている。この固定部材２４は、金属
薄膜または樹脂製のテープ等で構成され、その厚さＴ１
は、テープ２２の厚みより薄い。
【００１３】実装用の外部端子（はんだボール）３１
は、テープ２２（各テープ２２１〜２２４）の外側周縁
付近に設けられ、導電パターン２１の所定部位と接続さ
れている。保護用の絶縁膜（例えばソルダーレジスト）
４１は、外部端子３１形成側の導電パターン２１に被覆
されている。また、絶縁性の封止部材５１は、例えば滴
下方式であって、ＩＣチップ１１主表面を覆っている。
は、テープ２２（各テープ２２１〜２２４）の外側周縁
付近に設けられ、導電パターン２１の所定部位と接続さ
れている。保護用の絶縁膜（例えばソルダーレジスト）
４１は、外部端子３１形成側の導電パターン２１に被覆
されている。また、絶縁性の封止部材５１は、例えば滴
下方式であって、ＩＣチップ１１主表面を覆っている。
【００１４】上記構成によれば、テープ２２は、各テー
プ２２１〜２２４というように複数に分割される。この
結果、分割されたテープ間のギャップＧＡＰが変形余裕
として作用する。すなわち、テープ２２と導電パターン
２１の熱膨張率の差によってテープ２２が伸縮してもギ
ャップＧＡＰで吸収されるのである。これにより、外部
端子３１の配列の乱れが懸念されるようなテープ２２の
反りなどの変形は大幅に緩和される。
プ２２１〜２２４というように複数に分割される。この
結果、分割されたテープ間のギャップＧＡＰが変形余裕
として作用する。すなわち、テープ２２と導電パターン
２１の熱膨張率の差によってテープ２２が伸縮してもギ
ャップＧＡＰで吸収されるのである。これにより、外部
端子３１の配列の乱れが懸念されるようなテープ２２の
反りなどの変形は大幅に緩和される。
【００１５】また、固定部材２４は、複数に分割した各
テープ２２１〜２２４を一つに繋げる箇所を提供する。
これにより、テープ２２１〜２２４個々の変形の乱れ、
互いのひずみを抑える。
テープ２２１〜２２４を一つに繋げる箇所を提供する。
これにより、テープ２２１〜２２４個々の変形の乱れ、
互いのひずみを抑える。
【００１６】図２（ａ），（ｂ）は、本発明の第２実施
形態に係るテープＢＧＡ（Ball Grid Array ）タイプの
半導体装置の構成を示しており、（ａ）は平面図、
（ｂ）は同図（ａ）の任意の断面図である。上記第１実
施形態と同様の箇所には同一の符号を付して説明する。
形態に係るテープＢＧＡ（Ball Grid Array ）タイプの
半導体装置の構成を示しており、（ａ）は平面図、
（ｂ）は同図（ａ）の任意の断面図である。上記第１実
施形態と同様の箇所には同一の符号を付して説明する。
【００１７】図２において、図１の構成と比べて、各テ
ープ２２１〜２２４それぞれを固着して外形枠を形成す
る固定部材（２５）が異なっている。図示のように、Ｉ
Ｃチップ１１の近傍からテープ２２周縁部近傍に亘る開
口部２５１を複数有した薄い補強板である。
ープ２２１〜２２４それぞれを固着して外形枠を形成す
る固定部材（２５）が異なっている。図示のように、Ｉ
Ｃチップ１１の近傍からテープ２２周縁部近傍に亘る開
口部２５１を複数有した薄い補強板である。
【００１８】この固定部材（補強板）２５は、導電パタ
ーン２１の形成側と反対の面に設けられている。この固
定部材２５は、金属薄膜または樹脂製のテープ等で構成
され、その厚さＴ２は、テープ２２の厚みより相当薄
い。好ましくは導電パターン２１の膜厚と同程度がよ
い。
ーン２１の形成側と反対の面に設けられている。この固
定部材２５は、金属薄膜または樹脂製のテープ等で構成
され、その厚さＴ２は、テープ２２の厚みより相当薄
い。好ましくは導電パターン２１の膜厚と同程度がよ
い。
【００１９】上記構成の他は、第１実施形態と同様の構
成である。すなわち、ＩＣチップ１１主表面上の複数の
電極パッド１２は、導電パターン２１の付いたテープ２
２におけるバンプ電極２３とそれぞれ接続されている。
テープ２２は、テープ２２１〜２２４に分割されてい
る。各テープ間には熱膨脹時の余裕が与えられるギャッ
プＧＡＰがある。実装用の外部端子（はんだボール）３
１は、テープ２２（各テープ２２１〜２２４）の外側周
縁付近に設けられ、導電パターン２１の所定部位と接続
されている。保護用の絶縁膜（例えばソルダーレジス
ト）４１は、外部端子３１形成側の導電パターン２１に
被覆されている。また、絶縁性の封止部材５１は、例え
ば滴下方式であって、ＩＣチップ１１主表面を覆ってい
る。
成である。すなわち、ＩＣチップ１１主表面上の複数の
電極パッド１２は、導電パターン２１の付いたテープ２
２におけるバンプ電極２３とそれぞれ接続されている。
テープ２２は、テープ２２１〜２２４に分割されてい
る。各テープ間には熱膨脹時の余裕が与えられるギャッ
プＧＡＰがある。実装用の外部端子（はんだボール）３
１は、テープ２２（各テープ２２１〜２２４）の外側周
縁付近に設けられ、導電パターン２１の所定部位と接続
されている。保護用の絶縁膜（例えばソルダーレジス
ト）４１は、外部端子３１形成側の導電パターン２１に
被覆されている。また、絶縁性の封止部材５１は、例え
ば滴下方式であって、ＩＣチップ１１主表面を覆ってい
る。
【００２０】上記構成によっても、分割されたテープ２
２１〜２２４相互間のギャップＧＡＰが変形余裕として
作用する。つまり、テープ２２と導電パターン２１の熱
膨張率の差によってテープ２２が伸縮してもギャップＧ
ＡＰで吸収される。また、補強板としての固定部材２５
は、このようなギャップＧＡＰを設けたので、最小限の
領域を固着できれば極薄くて足りるのである。これによ
り、外部端子３１の配列の乱れが懸念されるようなテー
プ２２の反りなどの変形は大幅に緩和され、テープ２２
１〜２２４個々の変形の乱れ、互いのひずみも抑えるこ
とができる。
２１〜２２４相互間のギャップＧＡＰが変形余裕として
作用する。つまり、テープ２２と導電パターン２１の熱
膨張率の差によってテープ２２が伸縮してもギャップＧ
ＡＰで吸収される。また、補強板としての固定部材２５
は、このようなギャップＧＡＰを設けたので、最小限の
領域を固着できれば極薄くて足りるのである。これによ
り、外部端子３１の配列の乱れが懸念されるようなテー
プ２２の反りなどの変形は大幅に緩和され、テープ２２
１〜２２４個々の変形の乱れ、互いのひずみも抑えるこ
とができる。
【００２１】上記各実施形態によれば、導電パターン２
１付きのテープ２２を、導電パターンの妨げにならない
程度に分割し、応力の緩和を図る構成とする。この結
果、テープ２２の固定部材（２４または２５）は薄く、
外枠だけであったり、開口部を多く有する安価なもので
テープ２２の反りが抑えられる。また、軽量化にも寄与
する。
１付きのテープ２２を、導電パターンの妨げにならない
程度に分割し、応力の緩和を図る構成とする。この結
果、テープ２２の固定部材（２４または２５）は薄く、
外枠だけであったり、開口部を多く有する安価なもので
テープ２２の反りが抑えられる。また、軽量化にも寄与
する。
【００２２】なお、上記各実施形態によれば、テープ２
２は、２２１〜２２４の４つの四角形に分割したが、分
割数及び形は他にも考えられる。また、ギャップＧＡＰ
の距離は、テープ２２が熱膨張したときに接触しない程
度の距離を有していればよい。また、外部端子３１は、
はんだボールに限らず、金や銅などのバンプ電極等、様
々な外部端子構成が考えられる。
２は、２２１〜２２４の４つの四角形に分割したが、分
割数及び形は他にも考えられる。また、ギャップＧＡＰ
の距離は、テープ２２が熱膨張したときに接触しない程
度の距離を有していればよい。また、外部端子３１は、
はんだボールに限らず、金や銅などのバンプ電極等、様
々な外部端子構成が考えられる。
【００２３】
【発明の効果】以上説明したように本発明によれば、分
割した導電パターン付きのテープ相互間のギャップが変
形余裕として作用するので、テープの反りが緩和され
る。これにより、固定部材は、薄く、軽量化しつつテー
プの反り、変形を抑える十分な機能を有する。この結
果、安価な構造でテープの反りを抑え、テープを用いた
アレイ電極タイプの半導体パッケージの実装不良を防止
する高信頼性の半導体装置を提供することができる。
割した導電パターン付きのテープ相互間のギャップが変
形余裕として作用するので、テープの反りが緩和され
る。これにより、固定部材は、薄く、軽量化しつつテー
プの反り、変形を抑える十分な機能を有する。この結
果、安価な構造でテープの反りを抑え、テープを用いた
アレイ電極タイプの半導体パッケージの実装不良を防止
する高信頼性の半導体装置を提供することができる。
【図１】（ａ），（ｂ）は、本発明の第１実施形態に係
るテープＢＧＡタイプの半導体装置の構成を示してお
り、（ａ）は平面図、（ｂ）は同図（ａ）の任意の断面
図である。
るテープＢＧＡタイプの半導体装置の構成を示してお
り、（ａ）は平面図、（ｂ）は同図（ａ）の任意の断面
図である。
【図２】（ａ），（ｂ）は、本発明の第２実施形態に係
るテープＢＧＡタイプの半導体装置の構成を示してお
り、（ａ）は平面図、（ｂ）は同図（ａ）の任意の断面
図である。
るテープＢＧＡタイプの半導体装置の構成を示してお
り、（ａ）は平面図、（ｂ）は同図（ａ）の任意の断面
図である。
【図３】従来におけるテープＢＧＡタイプの半導体装置
の構成を示す断面図である。
の構成を示す断面図である。
１１…ＩＣチップ １２…電極パッド ２２，２２１〜２２４…テープ ２３…バンプ電極 ２４，２５…固定部材 ２５１…開口部 ３１…外部端子 ４１…絶縁膜 ５１…封止部材 ＧＡＰ…ギャップ
Claims (3)
- 【請求項１】 主表面上に複数の電極パッドが設けられ
た半導体チップと、 前記半導体チップの電極パッドそれぞれと接続される導
電パターンを配して、複数に分割された絶縁性のテープ
と、 前記テープそれぞれを固着して外形枠を形成する固定部
材と、 前記導電パターンの所定部位と接続される外部端子と、 前記半導体チップの主表面側を封止する封止部材と、を
具備したことを特徴とする半導体装置。 - 【請求項２】 前記固定部材は、前記テープの外枠部分
にのみに形成され、前記テープの膜厚よりも薄い範囲に
制限された厚みを有していることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 前記固定部材は、前記半導体チップ近傍
からテープ周縁部近傍に亘る開口部が形成され前記テー
プの膜厚よりも薄い範囲の厚みに制限された補強板であ
ることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26939099A JP2001093943A (ja) | 1999-09-22 | 1999-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26939099A JP2001093943A (ja) | 1999-09-22 | 1999-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001093943A true JP2001093943A (ja) | 2001-04-06 |
Family
ID=17471749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26939099A Withdrawn JP2001093943A (ja) | 1999-09-22 | 1999-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001093943A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372130B2 (en) | 2004-05-20 | 2008-05-13 | Elpida Memory, Inc. | Semiconductor device including a semiconductor chip formed on an insulating element such as a tape, and including an improved insulating arrangement |
| JPWO2012086107A1 (ja) * | 2010-12-24 | 2014-05-22 | パナソニック株式会社 | 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法 |
-
1999
- 1999-09-22 JP JP26939099A patent/JP2001093943A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7372130B2 (en) | 2004-05-20 | 2008-05-13 | Elpida Memory, Inc. | Semiconductor device including a semiconductor chip formed on an insulating element such as a tape, and including an improved insulating arrangement |
| JPWO2012086107A1 (ja) * | 2010-12-24 | 2014-05-22 | パナソニック株式会社 | 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法 |
| US9041221B2 (en) | 2010-12-24 | 2015-05-26 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component implementing structure intermediate body, electronic component implementing structure body and manufacturing method of electronic component implementing structure body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5905633A (en) | Ball grid array semiconductor package using a metal carrier ring as a heat spreader | |
| KR100240524B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JPH07115096A (ja) | バンプ電極 | |
| US20060102998A1 (en) | Flip-chip component | |
| JP3370498B2 (ja) | 半導体装置用基板 | |
| US6657293B1 (en) | Chip scale package in which layout of wiring lines is improved | |
| JP2001093943A (ja) | 半導体装置 | |
| JP2001185585A (ja) | 半導体装置およびその製造方法 | |
| US20020135050A1 (en) | Semiconductor device | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JPH10150117A (ja) | テープ式ボールグリッドアレイ型半導体装置 | |
| JPH10116936A (ja) | 半導体パッケージ | |
| JP4677152B2 (ja) | 半導体装置 | |
| JP2001094228A (ja) | 半導体装置の実装構造 | |
| JPH08148526A (ja) | 半導体装置 | |
| KR100570512B1 (ko) | 칩 스케일형 반도체 패키지 | |
| JP3139882B2 (ja) | 封止型半導体装置 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| US5256903A (en) | Plastic encapsulated semiconductor device | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP2815974B2 (ja) | 半導体装置 | |
| JP2505359Y2 (ja) | 半導体搭載用基板 | |
| JP2001143828A (ja) | ランドグリッドアレイ型パッケージ用ソケット | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061205 |