JP5433997B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5433997B2
JP5433997B2 JP2008181089A JP2008181089A JP5433997B2 JP 5433997 B2 JP5433997 B2 JP 5433997B2 JP 2008181089 A JP2008181089 A JP 2008181089A JP 2008181089 A JP2008181089 A JP 2008181089A JP 5433997 B2 JP5433997 B2 JP 5433997B2
Authority
JP
Japan
Prior art keywords
terminals
substrate
base material
hole
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008181089A
Other languages
English (en)
Other versions
JP2010021392A (ja
Inventor
俊樹 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008181089A priority Critical patent/JP5433997B2/ja
Publication of JP2010021392A publication Critical patent/JP2010021392A/ja
Application granted granted Critical
Publication of JP5433997B2 publication Critical patent/JP5433997B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に係わり、特にフレキシブル配線板を実装基板に実装する技術に関する。
図3は従来のフレキシブル配線板の平面図であり、図4はフレキシブル配線板をリジット基板に実装する方法を説明するための概略図である。
図3及び図4に示すように、リジット基板29に実装されるフレキシブル配線板40は基材21を有しており、基材21は、その一方側に位置し且つ入力端子23が形成される入力端子部33aと、その中央部に位置し且つICチップ25が実装される実装部33bと、その他方側に位置し且つ出力端子26が形成される出力端子部33cとを有している。
基材21の入力端子部33aにはスリット穴24が設けられている。このスリット穴24は、リジット基板29との実装時にボンディングツール27を押し当てる部分である。また、ICチップ25の表面にはバンプ(図示せぬ)が形成されている。このバンプには、入力端子23に繋げられたリード(図示せず)及び出力端子26に繋げられたリード(図示せず)それぞれの先端がボンディングツールによって加圧、加熱して接合されている。
また、図4に示すように、基材21には、接着剤28によって基材21と配線パターン23aが接着されている。この配線パターン23aの表面にはSn又はAu等によるメッキ層31が設けられている。配線パターン23a及びメッキ層31によって入力端子23が形成されている。また、実装部33bの基材21及びリードの上にはソルダーレジスト22が形成されている。また、リジット基板29はランド32を有しており、このランド32上には半田バンプ30が設けられている。
また、フレキシブル配線板40をリジット基板29に実装する場合、フレキシブル配線板における多数の入力端子23は、接続対象であるリジット基板29の半田バンプ30にボンディングツール27によって一括接続される。その際に、入力端子23を所定温度で加熱、加圧することにより、リジット基板に半田接続させる。(例えば特許文献1参照)。
特開2006−173515号公報(段落0001〜0002)
上述したように入力端子23と半田バンプ30をボンディングツール27によって加熱及び加圧する際の半田溶融時又はボンディングツール27の押し当て時に、フレキシブル配線板40において入力端子23が基材21又は接着剤28から剥がれてしまうことがある。その原因としては、ボンディングツール27の押し当てによる加熱時に接着剤28の接着力が低下すること、この接着力低下によって、半田が入力端子23と接着剤28との間へ浸入する事により入力端子と基材21又は接着剤28との密着力が低下することなどが考えられる。このように入力端子23が剥がれた製品は不良品と見なされ、品質低下となる。
本発明に係る幾つかの態様は、入力端子が剥がれることを抑制することにより、製品不良の発生を低減させる半導体装置及びその製造方法である。
上記課題を解決するため、本発明に係る半導体装置は、基材と、
前記基材上に接着剤によって接着された複数の端子と、
前記基材及び前記複数の端子の上に形成され、前記基材と前記複数の端子それぞれとの密着力を補強するための補強パターンと、
前記基材に実装され、前記複数の端子に電気的に接続された半導体チップと、
前記基材に形成された、ボンディングツールを挿入するための穴と、
を具備し、
前記複数の端子と前記補強パターンと前記穴とは、前記基材の一方側に位置し、前記複数の入力端子が延在する方向である短手方向と、前記短手方向に対して直角に交わる方向である長手方向とを有する入力端子部に形成されており、
前記穴は、前記半導体チップと前記補強パターンとの間に形成され、前記入力端子部の前記長手方向に沿い相対して延在する長手方向の端部と、前記入力端子部の前記短手方向に沿い相対して延在する短手方向の端部と、を有し、
前記短手方向の端部の長さを、当該長手方向の穴端部間の長さとした場合に、
当該短手方向の端部の長さは、前記ボンディングツールの幅よりも大きく形成されており、
前記複数の端子は、当該穴の長手方向の端部を横断するように前記基材側から露出されていることを特徴とする半導体装置。
また、本発明に係る半導体装置において、実装基板と、前記実装基板上に形成されたランドと、前記ランド上に形成された半田バンプとをさらに具備し、前記穴に位置する前記複数の端子それぞれと前記ランドが前記半田バンプによって接合されていることを特徴とする。
また、本発明に係る半導体装置において、前記補強パターンは、ソルダーレジスト層又はポリイミド層から形成されていることを特徴とすることも可能である。
また、本発明に係る半導体装置において、前記複数の端子は、複数の入力端子であることを特徴とする。
本発明に係る半導体装置の製造方法は、フレキシブル配線板を実装基板に実装する実装工程を有する半導体装置の製造方法であって、
前記フレキシブル配線板は、
基材と、
前記基材上に接着剤によって接着された複数の端子と、
前記基材及び前記複数の端子の上に形成され、前記基材と前記複数の端子それぞれとの密着力を補強するための補強パターンと、
前記基材に実装され、前記複数の端子に電気的に接続された半導体チップと、
前記基材に形成された、ボンディングツールを挿入するための穴と、
を具備し、前記穴は前記半導体チップと前記補強パターンとの間に配置されており、前記複数の端子は前記穴によって前記基材側から露出されているものであり、
前記実装基板は、表面に形成されたランドと、前記ランド上に形成された半田バンプとを有するものであり、
前記実装工程は、前記フレキシブル配線板における前記穴と前記実装基板の前記半田バンプとを位置合わせし、前記穴を通して前記ボンディングツールを前記複数の端子に押し当てることにより、前記複数の端子と前記ランドとを前記半田バンプによって接合することを特徴とする。
上記半導体装置の製造方法によれば、基材と複数の端子それぞれとの密着力を補強するための補強パターンを形成している。それにより、剥がれやすい端子と基材又は接着剤との間の補強材の役割を果たしている。その結果、製品の不良を低減することが可能となり、品質向上を図ることができる。
以下、図を参照して本発明の実施形態について説明する。
図1は本発明の第1の実施形態に係るフレキシブル配線板の平面図であり、このフレキシブル配線板には半導体チップが実装されている。図2はフレキシブル配線板をリジット基板に実装する方法を説明するための概略図である。
まず、第1の実施形態に係る半導体装置について説明する。
図1及び図2に示すように、フレキシブル配線板41は基材1を有しており、この基材1は例えばポリイミド樹脂などの材料から構成されている。基材1は、その一方側に位置し且つ入力端子3が形成される入力端子部13aと、その中央部に位置し且つICチップ5が実装される実装部13bと、その他方側に位置し且つ出力端子6が形成される出力端子部13cとを有している。
入力端子部13aにはスリット穴4が設けられている。これにより、入力端子3はスリット穴4によって基材1の上面から露出され、その結果、基材1の上面側からスリット穴4を通して入力端子3に加熱ツールであるボンディングツール7を押し当てることができるようになっている。
入力端子3は、基材1に接着剤8によって接着されたCuなどの材料からなる配線パターン3aと、この配線パターン3aの表面に形成された例えばSn又はAuなどの材料によるメッキ層11とから構成されている。入力端子3を構成する配線パターン3a及びメッキ層11は基材1の実装部13bにも繋げられており、実装部13bに形成された配線パターン3a及びメッキ層11によってリードが構成されている。つまり、このリードは入力端子3と一体的に形成されている。
基材1の実装部13bにはバンプ(図示せず)を有するICチップ5が実装されている。ICチップ5は、そのバンプと実装部13bに形成されたリードが熱圧着によって接続されて実装されている。また、図1に示すように、実装部13bにおける基材1及び前記リードの上にはソルダーレジスト層2が設けられている。このソルダーレジスト層2は、例えばエポキシ樹脂による絶縁材料から構成されており、前記リードを電気的に保護する役割を果たすとともに、ICチップ5のバンプが互いに融着しないようにする役割も果たしている。
また、入力端子部13aにおける基材1及び入力端子3の上には補強パターンとしてのソルダーレジスト層2aが設けられている。このソルダーレジスト層2aは、ICチップ5からスリット穴4を隔てた外側に位置され、複数の入力端子3それぞれを覆うように形成されている。このソルダーレジスト層2aは入力端子3の剥がれを抑制する役割を果たすものであり、詳細は後述する。
出力端子部13cにおける基材1には接着剤を介して出力端子6が形成されており、この出力端子6は入力端子3と同様に配線パターン及びメッキ層によって構成されている。出力端子6を構成する配線パターン及びメッキ層は基材1の実装部13bにも繋げられており、実装部13bに形成された配線パターン及びメッキ層によってリードが構成されている。つまり、このリードは出力端子6と一体的に形成されている。また、前記リードとICチップ5のバンプは熱圧着によって接続されている。
なお、入力端子3及び出力端子6は外部回路に接続可能となっている。
一方、図2に示すように、実装基板としてのリジット基板9は、その表面に形成されたランド12、このランド12に繋げられた配線パターン(図示せず)及びランド12上に形成された半田バンプ10を有している。このリジット基板9はフレキシブル配線板41を実装する基板である。
次に、図1に示す半導体装置の製造方法を説明する。この半導体装置は、ICチップ5が実装されたフレキシブル配線板41を意味する。
まず、基材1にスリット穴4を形成する。次いで、基材1上に接着剤8を介してCu箔を形成し、このCu箔及び接着剤をパターニングすることにより、基材1上には配線パターン3aが形成される。次に、配線パターン3にメッキ層11を形成する。これにより、基材1の入力端子部13aにはメッキ層11及び配線パターン3からなる入力端子3が形成され、基材1の実装部13bにはメッキ層及び配線パターンからなるリードが形成され、基材1の出力端子部13cにはメッキ層及び配線パターンからなる出力端子6が形成される。
次いで、前記リード、入力端子3及び基材1の上にスクリーン印刷によってソルダーレジスト層2,2aを形成する。これにより、基材1の実装部13bにはソルダーレジスト層2が形成され、基材の入力端子部13aにはライン状パターンからなるソルダーレジスト層2aが形成される。なお、ソルダーレジスト層2aのパターン形状は、入力端子3の剥がれを抑制できるような形状であれば種々変更しても良い。
次いで、基材1の実装部13bにICチップ5を実装する。この際の実装方法は、ICチップ5のバンプ(図示せず)と前記リードとを熱圧着によって接合する方法を採用する。次いで、ICチップ5を樹脂(図示せず)により封止する。また、上述した半導体装置の製造するための各工程は、図1に示す半導体装置を製造できる範囲において順序を入れ替えても良い。
次に、図1に示すICチップが実装されたフレキシブル配線板41をリジット基板9に実装する方法について図2を参照しつつ説明する。
図2に示すように、フレキシブル配線板41とリジット基板9を位置合わせし、フレキシブル配線板41における入力端子部13に形成されたスリット穴4上に延長された入力端子3へボンディングツール7を押し当てることによって、リジット基板9に設置されたランド12上の半田10を溶解させる。それによって、フレキシブル配線板41がリジット基板9に実装される。
以上、本発明の第1の実施形態によれば、ソルダーレジスト層2の形成時にICチップ5からスリット穴4を隔てた外側にも補強パターンとしてのソルダーレジスト層2aを形成している。このソルダーレジスト層2aは、剥がれやすい入力端子3と基材1又は接着剤8との間の補強材の役割を果たすことができる。従って、入力端子3の剥がれることによる製品の不良を低減することが可能となり、品質向上を図ることができる。
次に、本発明の第2の実施形態について説明するが、第1の実施形態と同様の部分の説明は省略する。
第1の実施形態では、リードの露出部分である入力端子及び出力端子を電気的に保護するために、実装部の基材及びリードの上にソルダーレジスト層を形成し、入力端子部の基材及び入力端子の上に補強パターンとしてのソルダーレジスト層を形成しているが、第2の実施形態では、これらのソルダーレジスト層を感光性のポリイミド樹脂によって形成する。つまり、ポリイミド樹脂を基材1へ塗布し、露光及び現像することによって、第1の実施形態のソルダーレジスト層と同様のパターンからなるポリイミド樹脂層が形成される。
以上、本発明の第2の実施形態においても第1の実施形態と同様の効果を得ることができる。さらに、ポリイミド樹脂はエポキシ樹脂と比較してより耐熱性に優れた材料である。その為、フレキシブル配線板41をリジット基板9に実装する際のボンディングツールによる加熱時に対する耐久性を高めることが可能となる。その為、より、品質向上が期待できる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
本発明の実施形態に係るフレキシブル配線板の平面図。 本発明の実施形態に係るフレキシブル配線板とリジット基板の接続概略図。 従来のフレキシブル配線板の平面図。 従来のフレキシブル配線板とリジット基板の接続概略図。
符号の説明
1,21・・・基材、2,2a,22・・・ソルダーレジスト層、3,23・・・入力端子、4,24・・・スリット穴、5,25・・・ICチップ、6,26・・・出力端子、7,27・・・ボンディングツール、8,28・・・接着剤、9,29・・・リジット基板、10,30・・・半田バンプ、11,31・・・メッキ層、12,32・・・ランド、13a,33a・・・入力端子部、13b,33b・・・実装部、13c,33c・・・出力端子部、40,41・・・フレキシブル配線板、23a,3a・・・配線パターン

Claims (6)

  1. 基材と、
    前記基材上に接着剤によって接着された複数の端子と、
    前記基材及び前記複数の端子の上に形成され、前記基材と前記複数の端子それぞれとの密着力を補強するための補強パターンと、
    前記基材に実装され、前記複数の端子に電気的に接続された半導体チップと、
    前記基材に形成された、ボンディングツールを挿入するための穴と、
    を具備し、
    前記複数の端子と前記補強パターンと前記穴とは、前記基材の一方側に位置し、前記複数の入力端子が延在する方向である短手方向と、前記短手方向に対して直角に交わる方向である長手方向とを有する入力端子部に形成されており、
    前記穴は、前記半導体チップと前記補強パターンとの間に形成され、前記入力端子部の前記長手方向に沿い相対して延在する長手方向の端部と、前記入力端子部の前記短手方向に沿い相対して延在する短手方向の端部と、を有し、
    前記短手方向の端部の長さを、当該長手方向の穴端部間の長さとした場合に、
    当該短手方向の端部の長さは、前記ボンディングツールの幅よりも大きく形成されており、
    前記複数の端子は、当該穴の長手方向の端部を横断するように前記基材側から露出されていることを特徴とする半導体装置。
  2. 請求項1において、前記基材は他方側に位置する出力端子部を有することを特徴とする半導体装置。
  3. 請求項1又は2において、実装基板と、前記実装基板上に形成されたランドと、前記ランド上に形成された半田バンプとをさらに具備し、前記穴に位置する前記複数の端子それぞれと
    前記ランドが前記半田バンプによって接合されていることを特徴とする半導体装置。
  4. 請求項1乃至3において、前記補強パターンは、ソルダーレジスト層又はポリイミド層から形成されていることを特徴とする半導体装置。
  5. 請求項1乃至4において、前記複数の端子は、複数の入力端子であることを特徴とする半導体装置。
  6. フレキシブル配線板を実装基板に実装する実装工程を有する半導体装置の製造方法であって、
    前記フレキシブル配線板は、
    基材と、
    前記基材上に接着剤によって接着された複数の端子と、
    前記基材及び前記複数の端子の上に形成され、前記基材と前記複数の端子それぞれとの密着力を補強するための補強パターンと、
    前記基材に実装され、前記複数の端子に電気的に接続された半導体チップと、
    前記基材に形成された、ボンディングツールを挿入するための穴と、
    を具備し、前記穴は前記半導体チップと前記補強パターンとの間に配置されており、前記複数の端子は前記穴によって前記基材側から露出されているものであり、
    前記実装基板は、表面に形成されたランドと、前記ランド上に形成された半田バンプとを有するものであり、
    前記実装工程は、前記フレキシブル配線板における前記穴と前記実装基板の前記半田バンプとを位置合わせし、前記穴を通して前記ボンディングツールを前記複数の端子に押し当てることにより、前記複数の端子と前記ランドとを前記半田バンプによって接合することを特徴とする半導体装置の製造方法。
JP2008181089A 2008-07-11 2008-07-11 半導体装置及びその製造方法 Expired - Fee Related JP5433997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008181089A JP5433997B2 (ja) 2008-07-11 2008-07-11 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008181089A JP5433997B2 (ja) 2008-07-11 2008-07-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010021392A JP2010021392A (ja) 2010-01-28
JP5433997B2 true JP5433997B2 (ja) 2014-03-05

Family

ID=41705986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008181089A Expired - Fee Related JP5433997B2 (ja) 2008-07-11 2008-07-11 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5433997B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818496B2 (en) 2014-08-18 2017-11-14 De Nora Permelec Ltd Method for treating tritium-water-containing raw water

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117812831A (zh) * 2024-03-01 2024-04-02 四川科尔威光电科技有限公司 柔性薄膜电路的制备方法及有助于剥离的刚性固定装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4291209B2 (ja) * 2004-05-20 2009-07-08 エルピーダメモリ株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818496B2 (en) 2014-08-18 2017-11-14 De Nora Permelec Ltd Method for treating tritium-water-containing raw water
RU2648263C1 (ru) * 2014-08-18 2018-03-23 Де Нора Пермелек Лтд Способ обработки сырой воды, содержащей тритиевую воду

Also Published As

Publication number Publication date
JP2010021392A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
JP2825083B2 (ja) 半導体素子の実装構造
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP4308608B2 (ja) 半導体装置
JP2002151626A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010080457A5 (ja)
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP4436582B2 (ja) カード型記録媒体及びその製造方法
JP4590961B2 (ja) 電子装置
JP4051570B2 (ja) 半導体装置の製造方法
JP2005286057A (ja) 回路装置およびその製造方法
JP5433997B2 (ja) 半導体装置及びその製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4932744B2 (ja) 配線基板及びその製造方法並びに電子部品装置及びその製造方法
JP2008218758A (ja) 電子回路実装構造体
US7344971B2 (en) Manufacturing method of semiconductor device
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP4491380B2 (ja) 半導体装置の製造方法
JP4561969B2 (ja) 半導体装置
JP3889311B2 (ja) プリント配線板
JP5654109B2 (ja) 積層実装構造体の製造方法
JP4591715B2 (ja) 半導体装置の製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4712426B2 (ja) 半導体装置
JP4619104B2 (ja) 半導体装置
JP2007250675A (ja) 回路基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees