JP5433997B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5433997B2 JP5433997B2 JP2008181089A JP2008181089A JP5433997B2 JP 5433997 B2 JP5433997 B2 JP 5433997B2 JP 2008181089 A JP2008181089 A JP 2008181089A JP 2008181089 A JP2008181089 A JP 2008181089A JP 5433997 B2 JP5433997 B2 JP 5433997B2
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- substrate
- base material
- hole
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
前記基材上に接着剤によって接着された複数の端子と、
前記基材及び前記複数の端子の上に形成され、前記基材と前記複数の端子それぞれとの密着力を補強するための補強パターンと、
前記基材に実装され、前記複数の端子に電気的に接続された半導体チップと、
前記基材に形成された、ボンディングツールを挿入するための穴と、
を具備し、
前記複数の端子と前記補強パターンと前記穴とは、前記基材の一方側に位置し、前記複数の入力端子が延在する方向である短手方向と、前記短手方向に対して直角に交わる方向である長手方向とを有する入力端子部に形成されており、
前記穴は、前記半導体チップと前記補強パターンとの間に形成され、前記入力端子部の前記長手方向に沿い相対して延在する長手方向の穴端部と、前記入力端子部の前記短手方向に沿い相対して延在する短手方向の穴端部と、を有し、
前記短手方向の穴端部の長さを、当該長手方向の穴端部間の長さとした場合に、
当該短手方向の穴端部の長さは、前記ボンディングツールの幅よりも大きく形成されており、
前記複数の端子は、当該穴の長手方向の穴端部を横断するように前記基材側から露出されていることを特徴とする半導体装置。
前記フレキシブル配線板は、
基材と、
前記基材上に接着剤によって接着された複数の端子と、
前記基材及び前記複数の端子の上に形成され、前記基材と前記複数の端子それぞれとの密着力を補強するための補強パターンと、
前記基材に実装され、前記複数の端子に電気的に接続された半導体チップと、
前記基材に形成された、ボンディングツールを挿入するための穴と、
を具備し、前記穴は前記半導体チップと前記補強パターンとの間に配置されており、前記複数の端子は前記穴によって前記基材側から露出されているものであり、
前記実装基板は、表面に形成されたランドと、前記ランド上に形成された半田バンプとを有するものであり、
前記実装工程は、前記フレキシブル配線板における前記穴と前記実装基板の前記半田バンプとを位置合わせし、前記穴を通して前記ボンディングツールを前記複数の端子に押し当てることにより、前記複数の端子と前記ランドとを前記半田バンプによって接合することを特徴とする。
図1は本発明の第1の実施形態に係るフレキシブル配線板の平面図であり、このフレキシブル配線板には半導体チップが実装されている。図2はフレキシブル配線板をリジット基板に実装する方法を説明するための概略図である。
図1及び図2に示すように、フレキシブル配線板41は基材1を有しており、この基材1は例えばポリイミド樹脂などの材料から構成されている。基材1は、その一方側に位置し且つ入力端子3が形成される入力端子部13aと、その中央部に位置し且つICチップ5が実装される実装部13bと、その他方側に位置し且つ出力端子6が形成される出力端子部13cとを有している。
なお、入力端子3及び出力端子6は外部回路に接続可能となっている。
Claims (6)
- 基材と、
前記基材上に接着剤によって接着された複数の端子と、
前記基材及び前記複数の端子の上に形成され、前記基材と前記複数の端子それぞれとの密着力を補強するための補強パターンと、
前記基材に実装され、前記複数の端子に電気的に接続された半導体チップと、
前記基材に形成された、ボンディングツールを挿入するための穴と、
を具備し、
前記複数の端子と前記補強パターンと前記穴とは、前記基材の一方側に位置し、前記複数の入力端子が延在する方向である短手方向と、前記短手方向に対して直角に交わる方向である長手方向とを有する入力端子部に形成されており、
前記穴は、前記半導体チップと前記補強パターンとの間に形成され、前記入力端子部の前記長手方向に沿い相対して延在する長手方向の穴端部と、前記入力端子部の前記短手方向に沿い相対して延在する短手方向の穴端部と、を有し、
前記短手方向の穴端部の長さを、当該長手方向の穴端部間の長さとした場合に、
当該短手方向の穴端部の長さは、前記ボンディングツールの幅よりも大きく形成されており、
前記複数の端子は、当該穴の長手方向の穴端部を横断するように前記基材側から露出されていることを特徴とする半導体装置。 - 請求項1において、前記基材は他方側に位置する出力端子部を有することを特徴とする半導体装置。
- 請求項1又は2において、実装基板と、前記実装基板上に形成されたランドと、前記ランド上に形成された半田バンプとをさらに具備し、前記穴に位置する前記複数の端子それぞれと
前記ランドが前記半田バンプによって接合されていることを特徴とする半導体装置。 - 請求項1乃至3において、前記補強パターンは、ソルダーレジスト層又はポリイミド層から形成されていることを特徴とする半導体装置。
- 請求項1乃至4において、前記複数の端子は、複数の入力端子であることを特徴とする半導体装置。
- フレキシブル配線板を実装基板に実装する実装工程を有する半導体装置の製造方法であって、
前記フレキシブル配線板は、
基材と、
前記基材上に接着剤によって接着された複数の端子と、
前記基材及び前記複数の端子の上に形成され、前記基材と前記複数の端子それぞれとの密着力を補強するための補強パターンと、
前記基材に実装され、前記複数の端子に電気的に接続された半導体チップと、
前記基材に形成された、ボンディングツールを挿入するための穴と、
を具備し、前記穴は前記半導体チップと前記補強パターンとの間に配置されており、前記複数の端子は前記穴によって前記基材側から露出されているものであり、
前記実装基板は、表面に形成されたランドと、前記ランド上に形成された半田バンプとを有するものであり、
前記実装工程は、前記フレキシブル配線板における前記穴と前記実装基板の前記半田バンプとを位置合わせし、前記穴を通して前記ボンディングツールを前記複数の端子に押し当てることにより、前記複数の端子と前記ランドとを前記半田バンプによって接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008181089A JP5433997B2 (ja) | 2008-07-11 | 2008-07-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008181089A JP5433997B2 (ja) | 2008-07-11 | 2008-07-11 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010021392A JP2010021392A (ja) | 2010-01-28 |
JP5433997B2 true JP5433997B2 (ja) | 2014-03-05 |
Family
ID=41705986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008181089A Expired - Fee Related JP5433997B2 (ja) | 2008-07-11 | 2008-07-11 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5433997B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9818496B2 (en) | 2014-08-18 | 2017-11-14 | De Nora Permelec Ltd | Method for treating tritium-water-containing raw water |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117812831A (zh) * | 2024-03-01 | 2024-04-02 | 四川科尔威光电科技有限公司 | 柔性薄膜电路的制备方法及有助于剥离的刚性固定装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4291209B2 (ja) * | 2004-05-20 | 2009-07-08 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-07-11 JP JP2008181089A patent/JP5433997B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9818496B2 (en) | 2014-08-18 | 2017-11-14 | De Nora Permelec Ltd | Method for treating tritium-water-containing raw water |
RU2648263C1 (ru) * | 2014-08-18 | 2018-03-23 | Де Нора Пермелек Лтд | Способ обработки сырой воды, содержащей тритиевую воду |
Also Published As
Publication number | Publication date |
---|---|
JP2010021392A (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2825083B2 (ja) | 半導体素子の実装構造 | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP4308608B2 (ja) | 半導体装置 | |
JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2010080457A5 (ja) | ||
JP4864810B2 (ja) | チップ内蔵基板の製造方法 | |
JP4436582B2 (ja) | カード型記録媒体及びその製造方法 | |
JP4590961B2 (ja) | 電子装置 | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
JP2005286057A (ja) | 回路装置およびその製造方法 | |
JP5433997B2 (ja) | 半導体装置及びその製造方法 | |
JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4932744B2 (ja) | 配線基板及びその製造方法並びに電子部品装置及びその製造方法 | |
JP2008218758A (ja) | 電子回路実装構造体 | |
US7344971B2 (en) | Manufacturing method of semiconductor device | |
JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4491380B2 (ja) | 半導体装置の製造方法 | |
JP4561969B2 (ja) | 半導体装置 | |
JP3889311B2 (ja) | プリント配線板 | |
JP5654109B2 (ja) | 積層実装構造体の製造方法 | |
JP4591715B2 (ja) | 半導体装置の製造方法 | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4712426B2 (ja) | 半導体装置 | |
JP4619104B2 (ja) | 半導体装置 | |
JP2007250675A (ja) | 回路基板及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |