JP4096778B2 - マルチチップパッケージ - Google Patents

マルチチップパッケージ Download PDF

Info

Publication number
JP4096778B2
JP4096778B2 JP2003081948A JP2003081948A JP4096778B2 JP 4096778 B2 JP4096778 B2 JP 4096778B2 JP 2003081948 A JP2003081948 A JP 2003081948A JP 2003081948 A JP2003081948 A JP 2003081948A JP 4096778 B2 JP4096778 B2 JP 4096778B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
auxiliary lead
chip
lead
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003081948A
Other languages
English (en)
Other versions
JP2004289043A (ja
Inventor
恵子 早見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003081948A priority Critical patent/JP4096778B2/ja
Priority to US10/748,257 priority patent/US6967394B2/en
Publication of JP2004289043A publication Critical patent/JP2004289043A/ja
Application granted granted Critical
Publication of JP4096778B2 publication Critical patent/JP4096778B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の補助リードで半導体チップの第１の面の角部を支持する構造のマルチチップパッケージに関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化の要求に伴い半導体装置の小型化がますます求められている。そこで、半導体装置の小型化を実現する為の一つの方法として、一つのパッケージの中に複数の半導体チップを搭載したマルチチップパッケージ（MCＰ）構造の半導体装置が提案されている。
年々高まるパッケージの薄型化の要求に伴い、パッケージの厚さを減らすために、半導体チップを乗せていたダイパッドをなくすパッケージ構造が発表されている。例えば、特許文献１である。
【０００３】
【特許文献１】
特開平１１−３５４７１４号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来例の特許文献１では、リードとボンディングパッドの間に補助リードが配置され、リードとボンディングパッドをワイヤボンディングする際、ワイヤは必ず補助リードの上を通らなければならず、ワイヤと補助リードのショートを避けるためある程度のワイヤ高を確保するか、又は、リードとボンディングパッドの距離を離す必要があった。そのため、パッケージの総厚を最大限に薄くすることができない、あるいは、パッケージの占有面積が広くなってしまうという問題があった。したがって、本発明の目的は、ワイヤボンディング時のショートの問題を解消しつつ、パッケージの総厚を薄く保つことである。
【０００５】
【課題を解決するための手段】
本発明では、上記課題を解決するために、第１半導体チップの第１の面の角部で第１半導体チップを支持するとともに第１半導体チップの外方に向かって延在するように補助リードを構成することによりワイヤボンディング時に補助リードの上をワイヤが通過せず、補助リードとワイヤのショートを防止するマルチチップパッケージを提供する。
【０００６】
【発明の実施形態】
以下、図を参照して本発明の実施の形態ついて説明する。
図１は、本発明の第１の実施の形態におけるマルチチップパッケージの上面図である。また、図２は、図１のＸ−Ｘ’に沿った本発明の第１の実施の形態におけるマルチチップパッケージの断面図である。
【０００７】
マルチチップパッケージ１００において、第１半導体チップ（ここでは、矩形のＬＳＩチップ）１は第１の面と第２の面を持っていて、第１の面に４辺に沿うように複数のボンディングパッド３ａが配置されている。同様に第２半導体チップ（ここでは矩形のＬＳＩチップ）２は第１の面と第２の面を持っていて、第１の面に、４辺に沿うように複数のボンディングパッド３ｂが配置されている。第１半導体チップ１の第１の面に第２半導体チップ２の第２の面が対向するように第２半導体チップ２が搭載されている。第１半導体チップ１のボンディングパッド３ａ、又は第２半導体チップ２のボンディングパッド３ｂとリード５はワイヤ４によって電気的に接続（図１では一部のみ示しているがこの限りではない。）されている。場合によっては第１半導体チップ１のボンディングパッド３ａと第２半導体チップ２のボンディングパッド３ｂをワイヤ４によって電気的に接続することもある。
【０００８】
補助リード６は第１半導体チップの第１の面の角部で第１半導体チップ１を支持するとともに、第１半導体チップ１の外方に向かって延在している。複数の補助リード６によって第１半導体チップ１の第１の面を接着剤９で支持（図１では示していないが、エポキシ系の熱硬化性粘着物質等を使用して支持。この限りではない。）している。
【０００９】
第１半導体チップ１の第１の面が補助リード６で支持されるので、封止体１０の厚みは第１半導体チップ１、第２半導体チップ２及びワイヤ４の高さによって決まるため補助リード６は封止体１０の総厚に影響を与えなくなる。
【００１０】
また、補助リード６が第１半導体チップの第１の面の角部で第１半導体チップ１を支持するとともに、第１半導体チップ１の外方に向かって延在することで、（特に、第１半導体チップ１の対向する２辺に対してリード５が配置された形状の場合に有効である。）ワイヤボンディング時にリード５とボンディングパッド３ａ、３ｂの間でワイヤ４が各補助リード６の上を通過することはない。
【００１１】
また、補助リード６が第１半導体チップ１の第１の面の角部で第１半導体チップ１を支持し、第１半導体チップ１の第１の面の角部から第１半導体チップ１のある角部を挟む２辺の各延長線の間に延在することで、第１半導体チップ１の４辺すべてに対してリード５が配置された形状の場合に対応することができ、より、適用範囲が広がる。同様に、ワイヤボンディング時にリード５とボンディングパッド３ａ、３ｂの間でワイヤ４が各補助リード６の上を通過することはない。
【００１２】
特に、補助リード６が第１半導体チップ１の対角線の延長線上に沿って延在することで、第１半導体チップ１の４辺すべてに対してリード５が配置された形状の場合に対応でき、また、封止後のねじれに対しての非常に高い強度を持つ。さらに、第１半導体チップ１の対角線の延長線上に補助リード６を延在させることで、リード５を配置するスペースを広く取ることができるので、リード５を各ボンディングパッド３ａ、３ｂに限りなく近づけることも可能となり、ワイヤ高も低減することができる。
【００１３】
さらに、複数の補助リード６は、第１半導体チップ１の外方に向かうにつれて徐々に太くなっていることで樹脂流し込みの際に第１半導体チップ１及び、第２半導体チップ２にかかる力がさらに均等化されるためより強度を保つことができる。また、補助リード６は絶縁性保護膜７（例えば、エポキシ樹脂とポリイミドの混合）で覆われている。絶縁性保護膜７で補助リード６を覆うことで、ワイヤ４が樹脂封止の際の圧力で補助リード６に接触することを防ぐことができる。よって、ワイヤのショートによる歩留まりの低下を防ぐことができる。
【００１４】
第１半導体チップ１、第２半導体チップ２、ボンディングパッド３ａ及び３ｂ、ワイヤ４、リード５、補助リード６、絶縁性保護膜７と接着剤９とは封止体１０（例えばモールド樹脂）で封止されている。
【００１５】
次に、第１実施例の変形例を示す。図３は本発明の第１の実施の形態におけるマルチチップパッケージの変形例の上面図である。
【００１６】
図３に示す第１実施例の変形例は、図１に示す例とは、補助リード２６の形状が異なっている。ここでは、図１の構成と同一の構成には同一の符号を付けるとともに、その詳細な説明を省略する。マルチチップパッケージ２００の補助リード２６は、先端に複数の分岐部２８を備えている。複数の分岐部２８は、第１半導体チップ２１の第１の面の角部近傍に配置されている。
【００１７】
また、分岐部２８は、第１半導体チップ２１の辺に沿って延びている。さらに、補助リード２６及び補助リード２６の分岐部２８は、絶縁性保護膜２７（例えばエポキシ樹脂とポリイミドの混合）で覆われている。補助リード２６が先端に分岐部２８を持つことでより多くの接着面積を確保することができる。当然、分岐部２８は補助リード２６の一部なので補助リード２６と同様に第１半導体チップ２１を支持している。第１半導体チップ２１を接着する面積が増すことで第１半導体チップ２１を固定する強度が増し、樹脂封止の際の圧力で第１半導体チップ２１がずれることを防ぐことができる。
【００１８】
また、第１半導体チップ２１の辺に沿って補助リード２６を配置することにより、第１半導体チップ２１の第１の面上においてボンディングパッド２３ａよりも内側のスペースにより大きな第２半導体チップ２２を搭載することができる。ボンディングパッド２３とリード２５の間に一部の分岐部２８が配置されることになるが、分岐部２８を絶縁性保護膜２７で覆っているので、ワイヤ２４が樹脂封止の際に補助リード２６に接触すること、及び、ワイヤ２４がボンディングの際にたるんで補助リード２６に接触することを防ぐことができる。
【００３１】
【発明の効果】
以上、本発明によれば、補助リード又は、補助フレームを用いて第１半導体チップの角部を支持しつつ、第１半導体チップの外方へ延在する構造を採用したことにより、パッケージの総厚を薄く保ちつつ、高歩留まりなマルチチップパッケージを提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態におけるマルチチップパッケージの上面図である。
【図２】 図１のＸ−Ｘ'に沿った本発明の第１の実施の形態におけるマルチチップパッケージの断面図である。
【図３】本発明の第１の実施の形態におけるマルチチップパッケージの変形例の上面図である。

Claims (6)

  1. 複数のボンディングパッドが形成された第１の面と前記第１の面に対向する第２の面を有する矩形の第１半導体チップと、
    前記第１半導体チップの前記第１の面上に搭載され、複数のボンディングパッドが形成された第１の面と前記第１半導体チップの前記第１の面に対向する第２の面とを有する矩形の第２半導体チップと、
    各々が前記第１半導体チップの前記複数のボンディングパッドの対応するもの、又は前記第２半導体チップの前記複数のボンディングパッドの対応するものと電気的に接続されている複数のリードと、
    前記第１半導体チップの前記第１の面の角部で前記第１半導体チップを支持するとともに、前記第１半導体チップの外方に向かって延在し、前記第１半導体チップの前記角部近傍に位置するとともに、前記第１半導体チップの前記第１の面を支持する複数の分岐部を有する補助リードと、
    前記補助リード、前記リードの一部、前記第１半導体チップ及び前記第２半導体チップを封止する封止体と、
    を備えることを特徴とするマルチチップパッケージ。
  2. 前記補助リードは、前記第１半導体チップの角部をなす２辺の前記第１半導体チップの前記外方への各延長線間に延在することを特徴とする請求項１記載のマルチチップパッケージ。
  3. 前記補助リードの前記第１半導体チップの外方に延在している部分は、前記第１半導体チップの対角線の延長線上に沿って延在することを特徴とする請求項１または請求項２に記載のマルチチップパッケージ。
  4. 前記補助リードの前記分岐部は、前記第１半導体チップの前記角部を、前記第１半導体チップの辺に沿って支持していることを特徴とする請求項１〜３のいずれか１つに記載のマルチチップパッケージ。
  5. 前記補助リードは、前記第１半導体チップの外方に向かうにつれて徐々に太くなること特徴とする請求項１〜４のいずれか１つに記載のマルチチップパッケージ。
  6. 前記補助リードは、絶縁性保護膜で覆われていることを特徴とする請求項１〜５のいずれか１つに記載のマルチチップパッケージ。
JP2003081948A 2003-03-25 2003-03-25 マルチチップパッケージ Expired - Fee Related JP4096778B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003081948A JP4096778B2 (ja) 2003-03-25 2003-03-25 マルチチップパッケージ
US10/748,257 US6967394B2 (en) 2003-03-25 2003-12-31 Multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003081948A JP4096778B2 (ja) 2003-03-25 2003-03-25 マルチチップパッケージ

Publications (2)

Publication Number Publication Date
JP2004289043A JP2004289043A (ja) 2004-10-14
JP4096778B2 true JP4096778B2 (ja) 2008-06-04

Family

ID=33094906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003081948A Expired - Fee Related JP4096778B2 (ja) 2003-03-25 2003-03-25 マルチチップパッケージ

Country Status (2)

Country Link
US (1) US6967394B2 (ja)
JP (1) JP4096778B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4773864B2 (ja) * 2006-04-12 2011-09-14 パナソニック株式会社 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277438B1 (ko) 1998-05-28 2001-02-01 윤종용 멀티칩패키지
CN1187822C (zh) * 1998-12-02 2005-02-02 株式会社日立制作所 半导体装置及其制造方法和电子装置

Also Published As

Publication number Publication date
US6967394B2 (en) 2005-11-22
US20040195681A1 (en) 2004-10-07
JP2004289043A (ja) 2004-10-14

Similar Documents

Publication Publication Date Title
KR100277438B1 (ko) 멀티칩패키지
US8841776B2 (en) Stacked semiconductor chips having double adhesive insulating layer interposed therebetween
US8093694B2 (en) Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
KR100477020B1 (ko) 멀티 칩 패키지
US7557454B2 (en) Assemblies with bond pads of two or more semiconductor devices electrically connected to the same surface of a plurality of leads
US20060113679A1 (en) Semiconductor device
JP2013045863A (ja) 半導体装置およびその製造方法
US7728411B2 (en) COL-TSOP with nonconductive material for reducing package capacitance
JP3415509B2 (ja) 半導体装置
JP4471600B2 (ja) 回路装置
KR19990080278A (ko) 멀티 칩 패키지
US7750444B2 (en) Lead-on-chip semiconductor package and leadframe for the package
US8809118B2 (en) Chip on leads
JP4428141B2 (ja) 半導体パッケージの製造方法
KR101352814B1 (ko) 멀티 칩 스택 패키지
JP4096778B2 (ja) マルチチップパッケージ
JP3842241B2 (ja) 半導体装置
KR100650769B1 (ko) 적층형 패키지
US20080038872A1 (en) Method of manufacturing semiconductor device
US20060231960A1 (en) Non-cavity semiconductor packages
TWI382510B (zh) 使用獨立內引腳之半導體封裝構造
KR20100002868A (ko) 반도체 패키지
KR100583492B1 (ko) 반도체 패키지
US20070290301A1 (en) Multi-chip stacked package with reduced thickness
US20040183190A1 (en) Multi-chips stacked package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060118

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140321

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees