KR100583492B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100583492B1
KR100583492B1 KR1020000076327A KR20000076327A KR100583492B1 KR 100583492 B1 KR100583492 B1 KR 100583492B1 KR 1020000076327 A KR1020000076327 A KR 1020000076327A KR 20000076327 A KR20000076327 A KR 20000076327A KR 100583492 B1 KR100583492 B1 KR 100583492B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
mounting plate
chip mounting
stacked
Prior art date
Application number
KR1020000076327A
Other languages
English (en)
Other versions
KR20020047745A (ko
Inventor
김창완
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000076327A priority Critical patent/KR100583492B1/ko
Publication of KR20020047745A publication Critical patent/KR20020047745A/ko
Application granted granted Critical
Publication of KR100583492B1 publication Critical patent/KR100583492B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 프레임을 이용한 적층형 반도체 패키지에 관한 것으로, 특히, 반도체 패키지의 크기를 경박단소화할 수 있고, 회로 동작시 열을 용이하게 방출할 수 있는 반도체 패키지에 관한 것으로, 본 발명에 의한 리드 프레임을 이용한 반도체 패키지는 중앙부에 반도체 칩 탑재판이 형성되고 상기한 반도체 칩 탑재판으로부터 이격하여 그 네변 또는 상호 대향하는 두변에 수직한 방향으로 배열되는 다수의 리드로 구성되는 리드 프레임과, 상기한 반도체 칩 탑재판 저면에 상하 방향으로 적층되어 위치되는 적어도 2개 이상의 반도체 칩과, 상기 리드와 상기 각 반도체 칩을 접속하는 전기적 접속 수단과, 상기 각 반도체 칩, 접속 수단 및 반도체 칩 탑재판을 봉지하는 수지봉지부로 구성되며, 상기 상하 방향으로 적층된 반도체 칩중에서 최하부의 반도체 칩의 저면은 상기 수지봉지부에 노출되는 것을 특징으로 한다.

Description

반도체 패키지{Semiconductor Package}
도 1은 종래의 리드 프레임을 이용한 적층형 반도체 패키지의 단면도이다.
도 2는 본 발명의 리드 프레임을 이용한 적층형 반도체 패키지의 단면도이다.
- 도면중 주요 부분에 대한 부호의 설명 -
100 ; 반도체 패키지 1,2 ; 제 1, 2 반도체 칩
1a, 2a ; 입출력 패드 3 ; 반도체 칩 탑재판
7 ; 접착층 8 ; 양면 접착 테이프
11 ; 리드 20 ; 접착층
30 ; 수지 봉지부
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 다수의 반도체 칩이 수직으로 적층되는 스택형 리드프레임을 이용한 반도체 패키지에 있어, 반도체 칩 탑재판을 반도체 칩의 상면에 형성하는 것에 의해, 경박단소화하면서 열방출 특성을 갖는 반도체 패키지에 관한 것이다.
일반적인 리드 프레임을 이용한 스택형 반도체 패키지(100')의 구조를 도 1을 참조하여 설명하면, 구리 또는 그 합금으로 된 리드 프레임(도면번호 미부여)은 상호 대향하는 2 변 또는 4 변을 따라 다수의 리드(11)가 배열되고(Bi-flat 또는 Quad-flat 타입), 상기한 다수의 리드(11) 내측 중앙의 하방으로 다운셋 되어 반도체 칩 탑재판(3')이 형성되어 있으며, 이 반도체 칩 탑재판(3')은 네코너로부터 연장되는 타이바(도시하지 않음)에 의해 지지되어 있다.
여기서, 다수의 반도체 칩을 수직방향으로 상기 칩 탑재판(3')상에 적층하는 구조를 구체적으로 설명하면, 일면에 다수의 입출력 패드(미도시)가 상면에 형성되고 그 하면에 접착층(7)을 게재하여 상기 반도체 칩 탑재판(3')에 접착되어 위치하고 있고, 상기 제 1 반도체 칩(1)의 입출력 패드(1a)가 형성된 동일면에는 엘라스토머(elastomer)와 같은 양면접착테이프(8)로 제 2 반도체 칩(2)이 접착되어 있으며, 상기 제 2 반도체 칩(2)의 입출력 패드 역시 상면에 형성되어 있다. 상기 칩 탑재판(3')의 하면은 봉지부(30)외측으로 노출시킨 구조로 되어 있다.
더불어, 상기 제 1 반도체 칩(1)의 입출력 패드는 상기 리드(11)와 전기적 접속수단(20)에 의해 접속되어 있으며, 마찬가지로 상기 제 2 반도체 칩(2)의 입출력 패드(2a) 역시 상기 리드(11)에 전기적 접속 수단으로 접속되어 있다.
하지만, 이러한 종래의 리드프레임을 이용한 스택형 반도체 패키지(100')는 반도체 칩 탑재판(3)이 리드(11) 내측 중앙의 하방으로 다운셋 되어 반도체 칩 탑재판(3)이 형성되고 그 하면이 봉지부(30) 외측으로 노출된 구조로서, 상기 반도체 칩 탑재판(3)이 차지하는 두께 만큼 패키지의 두꺼워질 수 밖에 없음으로 패키지의 경박단소화에 문제점이 있었다.
또한, 상기 반도체 칩 탑재판이 반도체 패키지의 두께를 어느 정도 차지하고 있음으로, 스택형의 반도체 패키지에 있어서는 다수의 반도체 칩사이의 양면접착테이프의 두께를 얇게 할 수 밖에 없음으로, 패키지 공정상의 다이 크랙이나 와이어 본딩시에 쇼트발생등의 우려가 있었다.
더구나, 반도체 칩 탑재판의 저면만이 패키지의 외부로 노출되어 있음으로, 회로 동작시 발생하는 열을 용이하게 방출하는데 한계가 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은, 리드 프레임을 이용한 적층형 반도체 패키지에 있어, 반도체 칩 탑재판을 반도체 칩의 상면에 형성하는 것에 의해, 패키지를 보다 경박단소화하면서 열방출 특성을 갖는 반도체 패키지의 제공에 있다.
상기한 첫 번째 목적을 달성하기 위한 본 발명에 의한 반도체 패키지는 중앙에 반도체 칩 탑재판이 형성되고 상기한 반도체 칩 탑재판으로부터 이격하여 그 네변 또는 상호 대향하는 두변에 수직한 방향으로 배열되는 다수의 리드로 구성되는 리드 프레임과, 상기한 반도체 칩 탑재판 저면에 상하 방향으로 적층되어 위치되는 적어도 2개 이상의 반도체 칩과, 상기 리드와 상기 각 반도체 칩을 접속하는 전기적 접속 수단과, 상기 각 반도체 칩, 접속 수단 및 반도체 칩 탑재판을 봉지하는 수지봉지부로 구성되며, 상기 상하 방향으로 적층된 반도체 칩중에서 최하단부의 반도체 칩의 저면이 상기 수지봉지부에 노출되는 것을 특징으로 한다.
또한, 상기 수직으로 적층되는 다수의 반도체 칩에 있어 상부쪽의 반도체 칩의 수평길이가 하부쪽의 반도체 칩의 수평길이보다 더 짧은 것을 특징으로 한다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 실시예에 의한 리드 프레임을 이용한 반도체 패키지(100)의 구조를 보인 것으로, 실질적으로 도 1에서 설명한 반도체 패키지와 거의 동일하며, 그 차이점에 대해서만 주로 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 반도체 칩 탑재판(3)은 제 1 반도체 칩(1)의 입출력 패드(1a)가 형성된 상면에 접착층(7)를 개재하여 부착되어 수지봉지부(30)의 내부에 형성되어 있으며, 상기 제 1 반도체 칩(1)의 입출력 패드(1a)가 형성되지 않은 면에는 양면접착테이프(8)으로 제 2 반도체 칩(2)이 접착되어 있으며, 상기 제 2 반도체 칩(2)의 입출력 패드 역시 상면에 형성되어 있다. 상기 제 2 반도체 칩의 패드가 형성되지 않은 하면은 수지 봉지부(30) 외부로 노출되어 있다.
여기서, 상기 제 1 반도체 칩(1)의 수평길이가 상기 제 2 반도체(2)의 수평길이보다 짧은 것이 바람직하지만, 본 발명에 있어서는 이에 제한되는 것은 아니다.
또한, 본 실시예에서는 두 개의 반도체 칩만이 적층 형성된 구조를 설명하고 있으나, 이에 제한 없이, 두 개 이상의 반도체 칩을 수직방향으로 적층할 수 있음 은 물론이다.
또한, 본 발명에 있어, 상기 양면접착테이프(8)는 수직방향으로 적층되는 반도체 칩을 그 사이에서 접착시키는 것이며, 양면접착테이프로서 엘라스토머(elastomer)를 사용하는 것이 바람직하나, 양면접착테이프의 형태이며 어떠한 것도 무방하다. 또한, 상기 접착층(7)은 주로 열 경화성 에폭시 수지를 사용함이 바람직하나, 본 발명에 있어서는 이에 제한 되는 것은 아니다.
상기한 바와 같이, 본 발명의 반도체 패키지에 의하면, 본 발명의 반도체 칩 탑재판(3)이 다수의 수직으로 적층되는 반도체 칩의 최상부에 형성되어 패키지 몸체 즉, 수지봉지부(30)내에 위치하고 있음으로 종래의 패키지의 하부에 칩 탑재판이 형성된 반도체 패키지와 비교하여 반도체 칩 탑재판의 두께가 그 만큼 상쇄되는 구조임으로 보다 경박 단소한 패키지의 제조가 가능하게 된다.
또한, 제 2 반도체 칩(2)의 입출력 패드가 형성되지 않는 하면이 수지봉지부의 외부로 노출된 구조임으로 반도체 작동시, 칩에서 발생되는 열을 보다 효과적으로 방출할 수가 있게 된다.
또한, 기존의 리드 프레임을 그대로 사용할 수 있음으로, 비용절감의 효과가 있다.
따라서 상술한 바와 같이, 본 발명은 리드 프레임을 이용한 적층형 반도체 패키지에 있어, 반도체 칩 탑재판을 반도체 칩의 상면에 형성하는 것에 의해, 패키지를 보다 경박단소화하면서 열방출 특성을 갖는 효과가 있다.

Claims (2)

  1. 중앙부에 반도체 칩 탑재판이 형성되고, 상기 반도체 칩 탑재판으로부터 이격하여 그 네변 또는 상호 대향하는 두변에 수직한 방향으로 배열되는 다수의 리드로 구성되는 리드 프레임과,
    상기 반도체 칩 탑재판의 저면에 접착층이 개재되어 접착되어 있되, 상하 방향으로 양면접착테이프를 개재하여 적층되어 위치되는 적어도 2개의 반도체 칩과,
    상기 리드와 상기 각 반도체 칩을 접속하는 전기적 접속 수단과,
    상기 각 반도체 칩, 접속 수단 및 반도체 칩 탑재판을 봉지하되, 상기 상하 방향으로 적층된 반도체 칩중에서 최하부의 반도체 칩의 저면은 외부로 노출되도록 하는 수지봉지부를 포함하고,
    상기 반도체 칩 탑재판의 수평 길이는 상기 적층된 반도체 칩중 상부쪽의 반도체칩이 갖는 수평 길이보다 짧고, 상기 적층된 반도체 칩중 상부쪽의 반도체 칩의 수평길이가 하부쪽의 반도체 칩의 수평길이보다 짧은 것을 특징으로 하는 반도체 패키지.
  2. 삭제
KR1020000076327A 2000-12-14 2000-12-14 반도체 패키지 KR100583492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000076327A KR100583492B1 (ko) 2000-12-14 2000-12-14 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000076327A KR100583492B1 (ko) 2000-12-14 2000-12-14 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20020047745A KR20020047745A (ko) 2002-06-22
KR100583492B1 true KR100583492B1 (ko) 2006-05-24

Family

ID=27681712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000076327A KR100583492B1 (ko) 2000-12-14 2000-12-14 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100583492B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753406B1 (ko) * 2004-01-09 2007-08-30 주식회사 하이닉스반도체 반도체패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920018904A (ko) * 1991-03-23 1992-10-22 김광호 반도체 패키지 제조방법
KR20000042872A (ko) * 1998-12-28 2000-07-15 김영환 스택 패키지 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920018904A (ko) * 1991-03-23 1992-10-22 김광호 반도체 패키지 제조방법
KR20000042872A (ko) * 1998-12-28 2000-07-15 김영환 스택 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20020047745A (ko) 2002-06-22

Similar Documents

Publication Publication Date Title
KR101070913B1 (ko) 반도체 칩 적층 패키지
US6841858B2 (en) Leadframe for die stacking applications and related die stacking concepts
KR100731007B1 (ko) 적층형 반도체 패키지
JP5011115B2 (ja) マルチチップリードフレーム半導体パッケージ
US6303997B1 (en) Thin, stackable semiconductor packages
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
US6627990B1 (en) Thermally enhanced stacked die package
KR100583492B1 (ko) 반도체 패키지
JP2010225952A (ja) 半導体モジュール
KR100393099B1 (ko) 반도체패키지
KR100650769B1 (ko) 적층형 패키지
KR20080067891A (ko) 멀티 칩 패키지
JP4096778B2 (ja) マルチチップパッケージ
JP2005327967A (ja) 半導体装置
KR100747996B1 (ko) 반도체 패키지
KR20070067379A (ko) 적층형 패키지
KR20000040218A (ko) 멀티 칩 패키지
KR20060133800A (ko) 칩 스택 패키지
JPH04184962A (ja) 半導体集積回路装置
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
JP3918748B2 (ja) 半導体装置
KR20060068971A (ko) 적층 패키지
US20070290301A1 (en) Multi-chip stacked package with reduced thickness
KR100567045B1 (ko) 반도체 패키지
KR100265568B1 (ko) 멀티칩모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130516

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140514

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 14