JPH08102586A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH08102586A
JPH08102586A JP23747694A JP23747694A JPH08102586A JP H08102586 A JPH08102586 A JP H08102586A JP 23747694 A JP23747694 A JP 23747694A JP 23747694 A JP23747694 A JP 23747694A JP H08102586 A JPH08102586 A JP H08102586A
Authority
JP
Japan
Prior art keywords
substrate
layer
bonding pad
layer substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23747694A
Other languages
English (en)
Inventor
Yuusuke Igarashi
優助 五十嵐
Takeshi Nakamura
岳史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP23747694A priority Critical patent/JPH08102586A/ja
Publication of JPH08102586A publication Critical patent/JPH08102586A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 金属基板上に絶縁性基板を貼り付け多層基板
とする際、両基板の半導体素子や部品の影響をできるだ
け抑制すると共に、両基板の温度係数の違いによる反り
やはがれを防止し、信頼性の向上を図る。 【構成】 上層基板36と下層基板30をステージに載
置し、上層ボンディングパッド39と下層ボンディング
パッド40間を金属細線41で接続し、この金属細線を
折り曲げて、上層基板36が一定の間隔で下層基板30
の上に配置されるようにし、この金属細線で上層基板3
6を吊る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の基板を積層した
混成集積回路装置に関し、特に熱膨張係数等の違いによ
り発生する反りや歪みを減少させる構造に関するもので
ある。
【0002】
【従来の技術】第4図および第5図を参照しながら従来
の構造について説明する。一般に複数の基板を積層した
多層基板構造は、例えば特願平2−201219号(H
05K3/36)に説明されており、下層の基板10の
上に例えばプリント基板11が実装されて多層基板とな
るものである。第1の基板10には、導電路12や導電
ランド13が形成され、この上にはチップ抵抗14や半
導体素子15が半田を介して電気的に接続されている。
【0003】またプリント基板11は、やはり導電路1
6や図では省略したが導電ランドにチップ抵抗や半導体
素子が半田を介して接続されている。そして図のように
下層の基板10の上にプリント基板11が接着されてい
るために、プリント基板11の実装品分、実装密度が向
上されるもので、更には、プリント基板11の裏面にも
実装すれば、比較的サイズが小さいまま実装密度を向上
できるものである。
【0004】
【発明が解決しようとする課題】図5に示すように、下
層の基板10とプリント基板11は、接着剤や半田等で
しっかりと固着されているため、もしも両基板の熱膨張
係数が異なると色々な問題が発生した。まず固着した時
点では特に問題とならないが、熱が常時あるいはサイク
ル状に加わると、両基板が反ったり、基板が剥がれたり
する問題があった。また前述のように高密度を実現しよ
うとして、プリント基板11の裏面に半導体素子や電気
部品を実装した場合、固着樹脂と基板10,11の間に
歪みが生じ、半田固着部にクラックが生じたり、ボンデ
イングポイントの金属細線が取れたりして、回路が誤動
作したりする問題があった。
【0005】またワイヤーボンディングをするために
は、ボンディングツールのヘッドが下層の基板10およ
びプリントキバン11にかなりの大きさで加圧され、下
層の基板は、テーブルの上に一般に載置されるので問題
なくボンディングされるが、プリントキバンは、下層の
基板としっかり固着された状態でないとボンデイングで
きないため、一般には接着樹脂で固着されていた。しか
しこのような樹脂で接着されると、前述したような問題
が生じ、適切な多層基板の製造方法が確立されていなか
った。
【0006】
【課題を解決するための手段】本発明は前述した課題に
鑑みて成され、第1に、上層基板裏面の上層ボンデイン
グパッドと下層基板上の下層ボンディングパッド間を接
続する金属細線を固着し、この金属細線で前記上層基板
を吊る事で解決するものである。
【0007】第2に、上層基板を垂直に配置することで
解決するものである。第3に、上層基板裏面の一側辺に
設けられた複数の上層ボンデイングパッドと、この上層
ボンディングパッドに対応して位置する下層基板上の下
層ボンディングパッドとを設け、前記上層基板裏面の上
層ボンデイングパッドと前記下層基板上の下層ボンディ
ングパッド間を接続する金属細線を固着し、この金属細
線で前記上層基板を吊ると同時に、前記上層基板と前記
下層基板の間にスペーサを設けることで解決するもので
ある。
【0008】第4に、上層基板裏面の第1上層ボンデイ
ングパッドと下層基板上の第1下層ボンディングパッド
および上層基板裏面の前記第2上層ボンディングパッド
と下層基板上の第2下層ボンディングパッド間を接続す
る第1および第2の金属細線を固着し、前記上層基板と
前記下層基板の間にスペーサを設け、前記第1の金属細
線と前記スペーサで前記上層基板を少なくとも吊り、前
記第2の金属細線で少なくとも両基板の電気的接続を達
成する事で解決するものである。
【0009】
【作用】図1の左基板裏面(下層基板裏面)と右基板裏
面(上層基板裏面)がフラットで有れば、ワイヤボンデ
ィング時にステージにがたつき無くきちんと設置でき、
上層基板裏面の上層ボンデイングパッドと下層基板上の
下層ボンディングパッド間を接続する金属細線を固着
し、図1のように金属細線を折り返すことで、この金属
細線で前記上層基板を吊る事ができる。従って2枚の基
板の間には接着剤が不要となり、温度係数の異なる基板
間の接着剤による歪みが無くなる。従って2枚の基板は
反ることも剥がれることもない。また図2の右下の金属
細線に於いて、上層基板とのコンタクト部は、この基板
の重さにより金属細線を押し下げる力のみであり、仮に
このコンタクト部が上層基板の表面になった場合と比べ
剥離作用が働かない点で優れる。
【0010】第2に図3のように立てた場合、上層基板
は下層基板に何枚も実装でき、更に実装密度を向上でき
る。第3に、前述した第1の作用の説明のように、金属
細線で前記上層基板を吊ると同時に、前記上層基板と前
記下層基板の間にスペーサを設けることで、前記上層基
板を吊る金属細線が本数が少ない、および線径が細い等
の理由から、上層基板が徐々に下降しても、このスペー
サにより前記下降が防止できる。解決するものである。
【0011】第4に、前述した第2の作用の説明の他
に、上層基板の上面に実装した部品による回路を下層基
板の回路と電気的に接続することが可能であると同時
に、スペーサの存在により、図2の左側の金属細線によ
り上層基板を吊ることが可能となる。
【0012】
【実施例】以下に本発明の実施例を図1、図2および図
3を参照しながら説明する。図1は、本願実施例(図2
または図3)を達成する際、上層基板の折り曲げ前に於
ける構造を説明する斜視図である。従って図1の右下基
板の表面は、図2の上層基板裏面となり、以下の記述の
中で上層基板表面または裏面と記載されていた場合、図
1では、表と裏が逆になるので注意を要する。
【0013】またワイヤーボンディング工程時に両基板
をステージSに載置するため、ここでは下層基板裏面と
上層基板表面は、厚みのある半導体チップ素子や部品が
実装されていないものとして説明してゆく。本願は図2
のように、下層基板とこの下層基板の上に上層基板を積
層したもので、下層基板30の上には下層導電路31や
下層導電ランド32が貼着されている。この下層基板3
0(この基板は、プリント基板でもセラミック基板でも
良い。)は、放熱性を考え、図5の下層の基板10のよ
うに、Al基板から成りその表面には酸化膜が形成され
ている。この酸化膜は、陽極酸化により両表面がアルマ
イト処理されて生成されているが、熱酸化でも良いし、
デポジッションで達成しても良い。また少なくとも一主
面にエポキシ樹脂あるいはポリイミド樹脂等の接着性を
有する絶縁樹脂が被覆され、前記導電路31がホットプ
レスにより貼着されている。導電路31は、Cuで成
り、全面に貼着した後、塩化第2鉄等の溶液でエッチン
グされてパターニングされている。導電ランド32は、
ベアチップ状の下層半導体素子33等を固着するエリア
で、ここでは大信号用の発熱素子が実装されるために、
チップ33の下層にはCu等のヒートシンク34が半田
等を介して固着されており、導電路と一体であったり、
アイランド状になっている。半導体素子33は、ICチ
ップやLSIチップも実装されるが、パワートランジス
タの場合、表面のベース電極やエミッタ電極は、金属細
線により、配線の一部と一体のパッドにワイヤーボンデ
ィングで接続され、チップ裏面がコレクタであるため、
導電路と一体の導電ランドに半田等を介して固着されて
いる。更には、チップ抵抗やチップコンデンサ等の下層
部品35が導電路に半田を介して接続されている。
【0014】一方、上層基板36があり、ここでは例え
ばガラスエポキシ、紙エポキシ、紙フェノールおよびポ
リイミド等の材料より成り、いわゆるプリント基板があ
る。ただし、セラミック基板や下層基板と同様の金属基
板、シート状のフレキシブル基板でも良い。例えばセラ
ミック基板は、これ自身多層構造が実現され、何層もの
間に部品が高密度に実装されているため、本願構造に採
用した場合、更に実装密度を向上できる。この上層の絶
縁性基板36には、前述した金属基板と同様に上層導電
路37や上層導電ランド38が設けられ、上層導電路に
は上層部品や上層半導体素子が、上層導電ランド38に
は、トランジスタ等の上層半導体素子が半田等を介して
固着されている。
【0015】ここで下層基板30と上層基板36の回路
の電気的コンタクトは、上層基板36裏面の周辺に設け
られた上層ボンディングパッド39、これと位置が対応
して設けられ、対面した位置或いは上層基板36の周辺
よりも若干外側に設けられた下層ボンデイングパッド4
0およびこれらの間を接続する金属細線41により実現
されている。前述したように、下層基板30裏面と上層
基板36の表面には厚みのある部品が実装されていない
とし、ステージSにがたつき無く載置できるため、金属
細線41は、全く問題なくボンデイングできる。
【0016】ただし、ステージを加工することにより両
面実装が可能である。つまり基板と当接するステージ領
域に於いて、ボンデイングエリア以外をくり抜けば、高
さのある素子を上層基板36の表面に実装した状態でボ
ンデイングできる。これは下層基板30にも同じ事が言
える。図1の状態で、矢印のように上層基板36を下層
基板30の上に折り返し、図2のような構成とする。こ
こで金属細線41は、信号線の場合40μm程度、大電
流の太い場合は、200〜500μmφであり、細い線
は複数本で、太い線は安定性を考えて少なくとも両側に
1本づつ配置することで達成できる。また細い線の中に
少なくとも1本太い線を配置して、吊り強度を向上させ
ても良い。更に本願の金属細線41は、上層基板36の
支持手段および両基板30,36の電気的接続手段とし
て機能しているが、特に支持のみで有れば前記接続は不
要であり、この場合ボンディングパッド39,40は、
アイランド状となる。
【0017】本発明は、金属細線41の塑性により上層
基板36を吊り上げる構造にあり、また金属細線41の
ボンデイング性および上層基板36の下降を考慮し、下
層基板30と上層基板36との間にスペーサ50を挿入
した構造にある。またスペーサ50の上の上層基板表面
から下層基板30の表面に電気的接続用の金属細線を設
けたことに特徴を有する。
【0018】まず本来の構造は、図2の左側金属細線や
左側のボンディングパッドが無いものが原則であり、右
下の金属細線41で上層基板36を吊る事にある。つま
り基本的には、両基板を貼り付けるための接着樹脂が不
要となり、基板間の歪みや接着樹脂と基板との歪みが全
くなくなる。更には、この金属細線の上層基板のコンタ
クト部が上層基板表面にある場合、コンタクト部は自重
によりコンタクト部が剥がれる方向に働くが、本願の場
合、自重は主として金属細線を上から押す方向に働くた
め剥がす方向には働きずらい効果を有している。
【0019】第2に、金属細線の線径や強度により、そ
の自重で上層基板36が下降する場合、間にスペーサ5
0を載置(スペーサ自身を固定しても良いし、間に実装
される素子をスペーサとしても良い。この場合短絡等の
問題がある場合は、基板と当接する部分に絶縁手段、た
とえば絶縁樹脂等をポッティングしても良い)する事
で、この問題を解決することができる。更にスペーサ
は、少なくとも一点で当接すればよく長さや面積は、回
路構造等で適宜設計される。
【0020】第3に、またボンディングエリアに対応す
る上層基板36裏面に前述したスペーサを配置すれば、
この上に載置されるボンディングパッドにワイヤーボン
ディングでき、上層基板と下層基板の電気的接続が可能
となる。また左側金属細線も、ボンディングエリアに配
線が一体化されることで電気的接続が可能となる。従っ
て金属細線自身は、或位置での基板固定および電気的接
続手段の21つの機能を有することになる。
【0021】また図3のように、折り曲げを90度で止
めると、上層基板は縦積みできるため、実装効率は更に
向上できる。この場合、スペーサ50の替わりに、図3
の上層基板上端を何らかの保持手段で保持しておいても
良い。またペーサを挿入することで2枚の基板30,3
6は、接着剤を用いなくとも所定の間隔(スペーサの厚
さ分)を有して積層でき、ボンデイングが終了した後、
スペーサ50を取り出せば、両側の金属細線の塑性によ
り上層基板を吊り続けることもできる。
【0022】最後には、リードが固着され、図面では省
略したが箱状の収納ケース等に収納され、中に樹脂が必
要により注入されて封止される。この場合、両基板の固
定ではなく耐雰囲気性向上のために両基板間にも注入さ
れるために、ゲル状の歪みの発生が少ないシリコーン系
やエポキシ系樹脂が注入されても良い。続いて、簡単に
製造方法を説明する。まず少なくとも下層基板30上面
と上層基板36裏面に、導電路、導電ランド、ボンデイ
ングパッドおよび必要によりリードを固着するためのパ
ッド等を形成し、この上に、半導体素子や回路部品等を
半田や銀ペースト等を介して固着したものを用意する。
【0023】続いて、ステージSの上に両基板を配置
し、下層ボンデイングパッド40と上層ボンデイングパ
ッド39とをワイヤーボンデイングする。この場合、両
パッド39,40の金属細線を太くしたい場合は、別に
ボンディングしても良い。また本願は、両基板の電気的
接続も金属細線41で可能にしているが、パッド39,
40をランド状に設け、基板36を吊る事のみに活用し
ても良い。
【0024】続いて、金属細線41を介して折り曲げ
る。ただし前もってスペーサ50を下層基板30の表面
に載置し、金属細線41の所で折り曲げ、上層基板と下
層基板が対向するように配置しても良い。更に図2の左
上のように電気的接続が必要な場合は、スペーサを介し
てワイヤーボンドし、自重による下降が両側の金属細線
により解決される場合は、スペーサを取り去っても良
い。
【0025】この後必要により外部リード等を固着し
(折り曲げる前に取り付けても良い。)、また耐湿性等
を考慮して、シリコーン樹脂等のゲル状樹脂を基板間、
またはケース材に注入して、前記2枚の基板を封止す
る。
【0026】
【発明の効果】以上の説明からも明らかなように、第1
に、金属細線で上層基板を吊るため、下層基板と上層基
板の間には、この2枚の基板を固着するための接着剤が
不要となり、基板間の温度係数の違いによる反りやはが
れを無くすことができる。また接着剤がないために、こ
の間にある素子や部品の劣化、コンタクト部の劣化、ま
た金属細線のコンタクト部分の劣化等を防止できる。更
には、2枚の基板には所定の間隔が設けられているため
に、上層基板の表面にも半導体素子や部品が実装できる
ために、実装密度を向上させることができる。
【0027】第2に、折り曲げを約90度にすれば上層
基板は縦積みできるために更に実装効率を向上させるこ
とができる。第3に、両基板を対向配置させた場合、ス
ペーサを配置することで上層基板の自重による下降を防
止することができる。第4に、スペーサ上の上層基板上
にボンディングパッドを設け、このスペーサを介してワ
イヤーボンドが可能となるので、電気的接続、また基板
の吊り機能を持たせることができ、いっそうの高密度化
を実現できる。
【図面の簡単な説明】
【図1】本発明の組立法を説明する斜視図である。
【図2】本発明の実施例を説明する斜視図である。
【図3】本発明の他の実施例を説明する図である。
【図4】従来の多層混成集積回路装置の平面図である。
【図5】図3の断面図である。
【符号の説明】
30 下層基板 31 下層導電路 32 下層導電ランド 33 下層半導体素子 36 上層基板 39 上層ボンデイングパッド 40 下層ボンディングパッド 41 金属細線 50 スペーサ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 下層基板とこの下層基板の上に上層基板
    が所定の間隔を持って積層される混成集積回路装置であ
    って、 前記上層基板裏面の一側辺に設けられた複数の上層ボン
    デイングパッドと、この上層ボンディングパッドに対応
    して位置する前記下層基板上の下層ボンディングパッド
    が設けられ、 前記上層ボンデイングパッドと前記下層ボンディングパ
    ッド間を接続する金属細線が固着され、この金属細線で
    前記上層基板を吊る事を特徴とした混成集積回路装置。
  2. 【請求項2】 前記上層基板を前記下層基板に対して実
    質的に垂直に配置することを特徴とした混成集積回路装
    置。
  3. 【請求項3】 下層基板とこの下層基板の上に上層基板
    が所定の間隔を持って積層される混成集積回路装置であ
    って、 前記上層基板裏面の一側辺に設けられた複数の上層ボン
    デイングパッドと、この上層ボンディングパッドに対応
    して位置する前記下層基板上の下層ボンディングパッド
    が設けられ、 前記上層ボンデイングパッドと前記下層ボンディングパ
    ッド間を接続する金属細線が固着され、この金属細線で
    前記上層基板を吊ると同時に、前記上層基板と前記下層
    基板の間にスペーサを設けたことを特徴とした混成集積
    回路装置。
  4. 【請求項4】 下層基板とこの下層基板の上に上層基板
    が所定の間隔を持って積層される混成集積回路装置であ
    って、 前記上層基板裏面の一側辺に設けられた複数の第1上層
    ボンデイングパッドと、前記一側辺と対向する前記上層
    基板表面に設けられた第2上層ボンディングパッドと、
    前記第1上層ボンディングパッドに対応して位置する前
    記下層基板上の第1下層ボンディングパッドと、前記第
    2上層ボンディングパッドよりも外側に対応して位置す
    る前記下層基板上の第2下層ボンディングパッドとを有
    し、 前記第1上層ボンデイングパッドと前記第1下層ボンデ
    ィングパッドおよび前記第2上層ボンディングパッドと
    前記第2下層ボンディングパッド間を接続する第1およ
    び第2の金属細線が固着され、前記上層基板と前記下層
    基板の間にスペーサを設け、前記第1の金属細線と前記
    スペーサで前記上層基板を少なくとも吊り、前記第2の
    金属細線で少なくとも両基板の電気的接続を達成する事
    を特徴とした混成集積回路装置。
JP23747694A 1994-09-30 1994-09-30 混成集積回路装置 Pending JPH08102586A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23747694A JPH08102586A (ja) 1994-09-30 1994-09-30 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23747694A JPH08102586A (ja) 1994-09-30 1994-09-30 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH08102586A true JPH08102586A (ja) 1996-04-16

Family

ID=17015901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23747694A Pending JPH08102586A (ja) 1994-09-30 1994-09-30 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH08102586A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016537814A (ja) * 2013-12-19 2016-12-01 インテル・コーポレーション 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016537814A (ja) * 2013-12-19 2016-12-01 インテル・コーポレーション 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法

Similar Documents

Publication Publication Date Title
JPH02152245A (ja) 多数の回路要素を取り付けうる両面回路板
JPH05102382A (ja) I/oピンの修理構造および修理方法
JPS59198790A (ja) プリント配線基板
JPH08102586A (ja) 混成集積回路装置
JP2504486B2 (ja) 混成集積回路構造
JP3490780B2 (ja) 混成集積回路装置
JPH11204941A (ja) 回路基板の製造方法
JPH0744202B2 (ja) チップ実装方法
JPS5823956B2 (ja) インサツハイセンバン
JPH01196844A (ja) 電子部品の実装法
JPH0897357A (ja) 混成集積回路装置およびその製造方法
JPH02222598A (ja) 半導体装置モジュール
JPH01297828A (ja) 半導体装置
JPH0574943B2 (ja)
JPH05315481A (ja) フィルムキャリア半導体装置及びその製造方法
JPH10335769A (ja) 混成集積回路用基板
JP2000164757A (ja) 半導体素子収納用パッケージおよびその実装構造
JPH05251602A (ja) ハイブリッドicの製造方法
JPH02110990A (ja) 混成集積回路
JP3106846B2 (ja) 半導体チップ実装基板の製造方法
JPH075642Y2 (ja) 固定部材付集積回路パッケージ
JPS61208226A (ja) 半導体素子搭載用配線板
JPH0555417A (ja) ヒートシンク付半導体装置
JPH02302062A (ja) 混成集積回路装置
JPH03297159A (ja) 半導体装置