JPH05251602A - ハイブリッドicの製造方法 - Google Patents

ハイブリッドicの製造方法

Info

Publication number
JPH05251602A
JPH05251602A JP14507791A JP14507791A JPH05251602A JP H05251602 A JPH05251602 A JP H05251602A JP 14507791 A JP14507791 A JP 14507791A JP 14507791 A JP14507791 A JP 14507791A JP H05251602 A JPH05251602 A JP H05251602A
Authority
JP
Japan
Prior art keywords
substrate
hybrid
heat
radiation fin
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP14507791A
Other languages
English (en)
Inventor
Masahiro Yoshida
昌弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP14507791A priority Critical patent/JPH05251602A/ja
Publication of JPH05251602A publication Critical patent/JPH05251602A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Abstract

(57)【要約】 【目的】 ハイブリッドICの製造工程において、ワイ
ヤボンディングを放熱フィンの取り付け以前に行ない、
どのような構造の放熱フィンでも基板の裏面に容易に接
着できるようにする。 【構成】 基板の裏面に放熱フィンを具備するハイブリ
ッドICにおいて、穴部11を有する基板10の裏面に
耐熱粘着テープ12を貼付し、基板10の穴部11に部
品13を搭載して耐熱粘着テープ12に貼付し、部品1
3と基板10とをワイヤ14により電気的に接続し、部
品13の搭載部を樹脂15で封止した後に、耐熱粘着テ
ープ12を剥がし、放熱フィン16を接着する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ハイブリッドICの製
造方法に関するものである。
【0002】
【従来の技術】従来、このような分野の技術としては特
開昭61−212045号に記載されるものがあった。
図4はかかる従来のハイブリッドICの断面図である。
この図に示すように、基板上1に高発熱部品であるIC
などの部品2を搭載する場合には、その基板1の底面に
は放熱フィン3が設けられるようになっていた。また、
基板自体、熱伝導率の高いものを用いるなどの手段を施
してきた。
【0003】しかしながら、前者では搭載部品と放熱フ
ィンとの間に基板が介在することから放熱に限界があっ
た。後者では基板のコストが高いという欠点があった。
また、両者ともに、基板の温度上昇が避けられないとい
う欠点もあった。図5は従来の他のハイブリッドICの
断面図である。上記した欠点を解決するため、上記特開
昭61−212045号に提案されているように、半導
体素子5の搭載部を穴明けしたセラミック多層配線基板
4と、該セラミック多層配線基板4の穴に嵌合する凸部
7を有し、金属にて成形した放熱フィン6とからなり、
放熱フィン6の凸部7をセラミック多層配線基板4の穴
に嵌合した状態でロウ着などにより両者を一体にし、そ
の一体にした放熱フィン6の凸部7に半導体素子5を搭
載する。
【0004】
【発明が解決しようとする課題】しかしながら、図5に
示すようなハイブリッドICの製造方法においては、ま
ず、放熱フィンに基板及び部品を接着した後、ワイヤボ
ンディングなどの電気的接続を施すため、ワイヤボンデ
ィング時に放熱フィンの底面より熱や超音波を加えなけ
ればならないことから、複雑な形状の放熱フィンは採用
に難があることや放熱フィンの材料に制限があるといっ
た問題点があった。また、単純な構造の放熱フィンを用
いても、放熱フィンを介して熱が放散するために、ヒー
タや超音波印加装置に大きなパワーが必要になる等の問
題があった。
【0005】本発明は、以上述べた放熱フィン形状及び
材料選択の制限と、ヒータ及び超音波印加装置の大容量
化という問題点を除去し、構造が簡単で、かつ薄型であ
り、しかも放熱性が高いハイブリッドICの製造方法を
提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するために、基板の裏面に放熱フィンを具備するハイ
ブリッドICにおいて、穴部を有する基板の裏面に耐熱
粘着テープを貼付する工程と、前記基板の穴部に部品を
搭載し耐熱粘着テープに貼付する工程と、前記ICと基
板とを導体により電気的に接続する工程と、前記ICの
搭載部を封止する工程と、前記耐熱粘着テープを剥が
し、放熱フィンを接着する工程とを順に施すようにした
ものである。
【0007】
【作用】本発明によれば、上記したように、ハイブリッ
ドICの製造方法において、予め部品搭載部に部品搭載
用穴を施した基板の裏面に耐熱粘着テープを貼付し、そ
の後基板表面より部品を搭載し、耐熱粘着テープに接着
し、ワイヤボンディング及び樹脂によるジャンクション
コートを行なった後、耐熱粘着テープを剥がし、その箇
所に放熱フィンを接着する。
【0008】従って、ハイブリッドICの製造工程にお
いて、放熱フィンの取り付け以前にワイヤボンディング
を行なうようにしたので、どんな形状や材料の放熱フィ
ンでも容易に取り付けることができる。つまり、従来の
ように、ワイヤボンディング時に特に、大きな出力のヒ
ータや超音波印加装置が必要でなく、通常のワイヤボン
ダでワイヤボンディングすることができる。
【0009】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図1は本発明の実施例を示すハ
イブリッドICの製造工程断面図、図2は本発明の実施
例を示す部品が実装され、部品搭載部の樹脂によるコー
ティング前の状態〔図1(b)に対応〕を示す斜視図、
図3は本発明の実施例を示すハイブリッドICの斜視図
である。
【0010】以下、本発明のハイブリッドICの製造工
程を図1を参照しながら説明する。まず、図1(a)に
示すように、部品搭載部に予め穴部11を施した基板1
0の裏面に、穴部11のすべてが覆われるように、ま
た、基板10との間に空気が入らないよう耐熱粘着テー
プ12を貼付する。次に、図1(b)に示すように、基
板10の表面より穴部11に部品13を平滑な台の上で
搭載し、耐熱粘着テープ12に押し付け貼付する。この
時、基板10の裏面と部品13の裏面は同一面になる。
そこで、部品13のI/Oパッドと基板10のパターン
とをワイヤ14を用いてワイヤボンディングする。この
状態が、図2に示されている。なお、17は基板10の
I/O端子部である。
【0011】次に、図1(c)に示すように、硬化後に
耐熱粘着テープ12の粘着力より強くなるような樹脂1
5で部品の搭載部、つまり部品13の表面やワイヤ14
を覆う。これにより、部品13やワイヤ14の信頼性が
向上されると同時に部品13がある程度の強度で固定さ
れる。次に、図1(d)に示すように、耐熱粘着テープ
12を基板10の裏面より引き剥がし、熱伝導性接着剤
を用いて放熱フィン16を基板10の裏面及び部品13
の裏面に貼付する。
【0012】最後に、図1(e)に示すように、基板1
0のI/O端子部17にリード端子18を挿入し、半田
ディップ槽などで半田付けし、ハイブリッドICを得
る。この状態が、図3に示されている。図6は本発明の
第2の実施例を示すハイブリッドICの製造工程斜視図
である。
【0013】まず、図6(a)に示すように、部品搭載
部に予め穴部21を施したガラスエポキシ樹脂からなる
基板20の裏面に、穴部21のすべてが覆われるよう
に、また、基板20との間に空気が入らないよう耐熱粘
着テープ22を貼付する。そこで、穴部21内にアルミ
ナ基板からなる厚膜抵抗ネットワーク(以下RN基板2
3という。)を搭載する。なお、27は基板20のI/
O端子部である。そこで、部品のI/Oパッド27と基
板20のパターンとをワイヤ24を用いてワイヤボンデ
ィングする。
【0014】次に、図6(b)に示すように、部品、つ
まりRN基板23搭載部やIC搭載部に樹脂25で封止
し、耐熱粘着テープ22を基板20の裏面より引き剥が
し、熱伝導性接着剤を用いて放熱フィン26を基板20
の裏面及び部品の裏面に貼付する。その後、基板20の
I/O端子部27にリード端子28を挿入し、半田ディ
ップ槽などで半田付けし、ハイブリッドICを得る。
【0015】図7図は本発明の第3の実施例を示す両面
実装型のハイブリッドICの斜視図である。この実施例
においては、上記したように、部品が搭載され、ワイヤ
ボンディングが施され、部品搭載部が樹脂で封止された
第1の基板30と、同様にして製造された第2の基板4
0とを作成し、いずれの基板も耐熱粘着テープを剥がし
た後、放熱フィン50の表裏にそれぞれ基板30,40
を接着することにより、両面実装のハイブリッドICを
得ることができる。なお、図7において、35は部品の
搭載部を封止する樹脂、38は基板のI/O端子部に接
続されるリード端子である。
【0016】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0017】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)ハイブリッドICの製造工程において、放熱フィ
ンの取り付け以前にワイヤボンディングを行なうように
したので、どんな形状や材料の放熱フィンでも容易に取
り付けることができる。つまり、従来のように、ワイヤ
ボンディング時に特に大きな出力のヒータや超音波印加
装置が必要でなく、通常のワイヤボンダでワイヤボンデ
ィングすることができる。 (2)更に、複数の種類の基板を複合したハイブリッド
ICや、両面実装のハイブリッドICも容易に製造する
ことができる。
【図面の簡単な説明】
【図1】本発明の実施例を示すハイブリッドICの製造
工程断面図である。
【図2】本発明の実施例を示す部品が実装され、部品搭
載部の樹脂によるコーティング前の状態を示す斜視図で
ある。
【図3】本発明の実施例を示すハイブリッドICの斜視
図である。
【図4】従来のハイブリッドICの断面図である。
【図5】従来の他のハイブリッドICの断面図である。
【図6】本発明の第2の実施例を示すハイブリッドIC
の製造工程斜視図である。
【図7】本発明の第3の実施例を示す両面実装型のハイ
ブリッドICの斜視図である。
【符号の説明】
10,20,30,40 基板 11,21 穴部 12,22 耐熱粘着テープ 13 部品 14,24 ワイヤ 15,25,35 樹脂 16,26,50 放熱フィン 17,27 I/O端子部 18,28,38 リード端子 23 RN基板

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板の裏面に放熱フィンを具備するハイ
    ブリッドICにおいて、 (a)穴部を有する基板の裏面に耐熱粘着テープを貼付
    する工程と、 (b)前記基板の穴部に部品を搭載し耐熱粘着テープに
    貼付する工程と、 (c)前記ICと基板とを導体により電気的に接続する
    工程と、 (d)前記ICの搭載部を封止する工程と、 (e)前記耐熱粘着テープを剥がし、放熱フィンを接着
    する工程とを順に施すことを特徴とするハイブリッドI
    Cの製造方法。
JP14507791A 1991-06-18 1991-06-18 ハイブリッドicの製造方法 Withdrawn JPH05251602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14507791A JPH05251602A (ja) 1991-06-18 1991-06-18 ハイブリッドicの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14507791A JPH05251602A (ja) 1991-06-18 1991-06-18 ハイブリッドicの製造方法

Publications (1)

Publication Number Publication Date
JPH05251602A true JPH05251602A (ja) 1993-09-28

Family

ID=15376855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14507791A Withdrawn JPH05251602A (ja) 1991-06-18 1991-06-18 ハイブリッドicの製造方法

Country Status (1)

Country Link
JP (1) JPH05251602A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187662A (ja) * 2010-03-08 2011-09-22 Renesas Electronics Corp 半導体パッケージ、基板、電子部品、及び半導体パッケージの実装方法
CN102610583A (zh) * 2011-01-19 2012-07-25 旭德科技股份有限公司 封装载板及其制作方法
WO2014034245A1 (ja) * 2012-08-31 2014-03-06 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187662A (ja) * 2010-03-08 2011-09-22 Renesas Electronics Corp 半導体パッケージ、基板、電子部品、及び半導体パッケージの実装方法
CN102610583A (zh) * 2011-01-19 2012-07-25 旭德科技股份有限公司 封装载板及其制作方法
JP2012151431A (ja) * 2011-01-19 2012-08-09 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
US8624388B2 (en) 2011-01-19 2014-01-07 Subtron Technology Co., Ltd. Package carrier and manufacturing method thereof
US8746308B2 (en) 2011-01-19 2014-06-10 Subtron Technology Co., Ltd. Manufacturing method of package carrier
WO2014034245A1 (ja) * 2012-08-31 2014-03-06 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール
US9615442B2 (en) 2012-08-31 2017-04-04 Mitsubishi Materials Corporation Power module substrate and power module

Similar Documents

Publication Publication Date Title
US5218229A (en) Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JP2725448B2 (ja) 半導体装置
JPH04171994A (ja) 駆動部品
JPH05251602A (ja) ハイブリッドicの製造方法
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JP2632762B2 (ja) 半導体素子搭載用基板の製造方法
JPH03238852A (ja) モールド型半導体集積回路
JPS63190363A (ja) パワ−パツケ−ジ
JP3295987B2 (ja) 半導体装置の製造方法
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3331146B2 (ja) Bga型半導体装置の製造方法
JPH1116939A (ja) 半導体装置及びその製造方法
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JP2532400Y2 (ja) ハイブリットic
JP3482837B2 (ja) 半導体装置
JP3036484B2 (ja) 半導体装置とその製造方法
JPH06268094A (ja) 混成集積回路
JP2504262Y2 (ja) 半導体モジュ―ル
JP3779042B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2513416B2 (ja) 半導体装置
JP2000174039A (ja) 半導体装置及びその製造方法
JP2001015561A (ja) 放熱板兼補強板付きtabテープ及び半導体装置
JPH06314707A (ja) 混成集積回路
JPH09283655A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980903