JPH11204941A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPH11204941A
JPH11204941A JP10005371A JP537198A JPH11204941A JP H11204941 A JPH11204941 A JP H11204941A JP 10005371 A JP10005371 A JP 10005371A JP 537198 A JP537198 A JP 537198A JP H11204941 A JPH11204941 A JP H11204941A
Authority
JP
Japan
Prior art keywords
temp
baking
circuit board
foil
softening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10005371A
Other languages
English (en)
Inventor
Masato Nakamura
真人 中村
Shosaku Ishihara
昌作 石原
Nobuhito Katsumura
宣仁 勝村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10005371A priority Critical patent/JPH11204941A/ja
Publication of JPH11204941A publication Critical patent/JPH11204941A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】焼成温度が銅箔が容易に軟化変形する温度以上
の場合、粗化処理した形状が消失し、界面が平坦な形状
となり充分な接着強度が得られないという問題が有っ
た。特に基板の反りを抑制するために加圧焼成を行うと
焼成温度が低い場合でも、この様な問題が生じる。 【解決手段】銅箔の粗化処理面の表面を軟化温度が焼成
温度以上で、かつ焼成温度で基板のガラスセラミック材
料と強固に接合するセラミックで被覆する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体部品を取り
付けたり、電気入出力のためのピンを取り付けて機能モ
ジュールを構成するのに好適な多層回路基板およびその
製造方法に関する。
【0002】
【従来の技術】ガラスセラミック多層配線基板は低抵抗
導体である銅と銅の融点以下の温度で焼結可能なガラス
を主成分とするセラミック絶縁部からなる。通常、回路
基板は表面にLSI等の機能性素子を半田で接合するた
めの導体パッド及び封止フレームを半田で接合するため
の封止部メタライズを持ち、内部には配線層、電源層等
を持ち、裏面には他の電子部品の端子あるいは他の電子
部品を接続するための入出力用ピンを半田で接合するた
めの導体パッドを持つ。表裏面の導体パッド及び封止部
メタライズには多くの場合、LSI等の機能性素子、電
子部品の端子、封止フレームあるいは他の電子部品を接
続するための入出力用ピンを接合する前に該導体パッド
及び該封止部メタライズ表面にAu、Ni等のめっきが
施される。
【0003】表面導体は導体ペーストのスクリーン印刷
により同時焼結する方法や焼結後の基板に銅箔を貼り付
け銅の融点以下の温度で焼成し、 Cuとガラスセラミ
ックを接着させる方法によって形成される。これら従来
技術では銅箔を貼り付け、焼成を行う方法が表面のボイ
ドが著しく少ないため、めっき工程等の湿式プロセスで
の薬液がボイド中に残留し、導体の腐食が起こる等の問
題が発生しにくいという点で優れている。
【0004】しかしながら、上記従来技術を用いて製造
された回路基板において、表面銅メタライズとガラスセ
ラミックの界面の接着強度は非常に低い。そのためLS
I等の機能性素子、電子部品の端子、封止フレームある
いは他の電子部品を接続するための入出力用ピンを半田
接合した場合、わずかな外力によって銅とガラスセラミ
ックの界面が容易に剥離し、これらの部材がはずれてし
まう。
【0005】そこで接着強度を向上させるために、銅箔
表面を粗化処理して界面にアンカー結合を形成させると
ともに接着面積を向上させる方法が有効である。この様
な銅箔表面の粗化処理方法としては例えば焼鈍済銅板を
重ね合わせて、多段圧延機で複数のパスの圧延を行い表
面粗度を得る方法が特開昭63−154203号公報に
開示されている。
【0006】
【発明が解決しようとする課題】上記従来技術で得られ
た銅箔は、基板の絶縁部材料が軟化流動する温度以上で
接着されなければ効果が得られない。したがってプリン
ト板の様なガラス転移温度が低く、低温でプレス成形す
る事が可能な材料では大きな効果が得られる。しかしな
がらガラスセラミック基板において、絶縁部であるガラ
スセラミックの軟化温度は一般に高く、焼成を銅の融点
に近い温度で行わなければならないため、接着のために
必要な焼成温度に到達する前に銅箔が容易に軟化変形す
るため粗化処理した形状が消失し、界面が平坦な形状と
なり充分な接着強度が得られないという問題が有った。
特に基板の反りを抑制するために加圧焼成を行うと焼成
温度が低い場合でも、同様の問題が生じる。
【0007】
【課題を解決するための手段】本発明は上記の課題を解
決するために、銅箔の粗化処理面の表面を焼成温度以上
の軟化温度を有し、同時に焼成温度で基板のガラスセラ
ミック材料と強固に結合する材料で被覆する事で銅箔粗
化面の形状を焼成温度まで保持する事を特徴とする。
【0008】本発明では銅箔の粗化処理面の表面を例え
ばゾルゲル法で形成したシリカ層の様な銅の融点近い焼
成温度でも軟化変形せず、同時に基板のガラスセラミッ
ク材料とは容易に反応し強固に接合される材料で被覆す
る事で銅箔粗化の形状を焼成温度まで保持し、Cu/ガ
ラスセラミック界面の接着面積を増大させると同時にア
ンカー接合を形成させる事によって高接着強度を得るこ
とが出来る。
【0009】
【発明の実施の形態】以下、本発明の実施例により具体
的に説明するが、本発明はこれら実施例に限定されな
い。
【0010】(実施例1)テトラケイ酸エチルSi(O
C2H5)4をスターラーで攪拌しながら当量のH2O
を滴下する。次に面粗さ3μmに粗面化処理した厚さ1
8μmの銅箔の表面をスピンコート法を用い、このゾル
溶液で被覆する。しばらくして、溶液がゲル化したなら
ば室温にて一昼夜保持し、次いで窒素気流中で400℃
の熱処理を1時間行い硬化させ、厚さ1μmのシリカゲ
ル層を形成した。
【0011】次いで予め焼結法により製造した、絶縁部
の主成分として軟化温度840℃のホウケイ酸ガラスを
有するセラミック多層基板に、接着面がシリカゲルで被
覆した面になるように張り合わせN2雰囲気中で100
0℃で2h保持し、接着させた。焼成中は、基板の反り
を抑え、また充分な接着強度が得られるように2kgf
/cm2で加圧した。
【0012】作製したセラミック基板の接着強度を調べ
たところ、ピール強度で50kgf/mと良好であっ
た。
【0013】この基板の断面及び剥離面を見たところ、
焼成後も粗化面の突起形状が保持され、ガラスセラミッ
クに突き刺さった形状を有し、接着面積が増大するとと
もにアンカー結合が形成されていた。またシリカ層と下
地セラミックとの間には反応層4が形成されていた。
【0014】(実施例2)実施例1で作製したセラミッ
ク多層回路基板の表面銅箔を、フォトエッチ加工でパタ
ーン形成した後、無電解Niメッキし、ついで置換Au
めっきした。ついでAuSnはんだを用い、CuZr製
の電気信号入出力用ピンをろう付けしたところ、、引っ
張り強度が4kgf以上と良好であった(図2)。
【0015】(実施例3)実施例1〜2で作製したガラ
スセラミック多層配線基板1はスルーホール3およびラ
イン配線9を有する。さらにこのガラスセラミック多層
回路基板1の上面に銅およびポリイミドを用いて薄膜多
層回路10を形成する。次いで実施例2の手順でピン付
けを行った後、LSIチップ12をはんだ11により装
着する。このようにしてLSIチップ12と接続を図っ
たモジュールの概略図を図3に示す。
【0016】
【発明の効果】銅の融点以下の焼成温度で、被覆に用い
たセラミックが変形しないため粗化処理面の形状が保持
され、接着面積が増大すると同時にアンカー結合が形成
され著しく高強度の接合が得られる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す銅導体とガラスセラミ
ックの界面の拡大断面概要図である。
【図2】本発明の一実施例を示す電気信号入出力用ピン
を接合したガラスセラミック多層回路基板の断面概要図
である。
【図3】本発明の一実施例を示すガラスセラミック多層
回路基板の断面概要図である。
【符号の説明】
1…ガラスセラミック基板、 2…銅導体、 3
…スルーホール、4…シリカ層、 5…ガ
ラス−シリカ反応層、6…表面導体パッド、 7
…AuSnろう材、8…電気信号入出力ピン、 9…
ライン配線、 10…薄膜多層回路、11…はんだ、
12…LSIチップ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】ガラスセラミック多層配線回路基板の製造
    工程において、粗化面を軟化温度が該ガラスセラミック
    多層回路基板のガラスセラミック成分の軟化温度以上の
    セラミックで被覆した銅箔とガラスセラミック多層回路
    基板を張り合わせて、焼成し接着させる事を特徴とする
    回路基板の製造方法。
  2. 【請求項2】請求項1記載の方法で製造する事によって
    得られることを特徴とするガラスセラミック多層配線回
    路基板。
  3. 【請求項3】請求項2記載の回路基板と該回路基板に搭
    載された半導体素子とを含んで構成される電子デバイス
    実装体。
JP10005371A 1998-01-14 1998-01-14 回路基板の製造方法 Pending JPH11204941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10005371A JPH11204941A (ja) 1998-01-14 1998-01-14 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10005371A JPH11204941A (ja) 1998-01-14 1998-01-14 回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH11204941A true JPH11204941A (ja) 1999-07-30

Family

ID=11609321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10005371A Pending JPH11204941A (ja) 1998-01-14 1998-01-14 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH11204941A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284774A (ja) * 2000-03-28 2001-10-12 Kyocera Corp 金属箔付きフィルムおよびセラミック配線基板の製造方法
JP2009246391A (ja) * 2009-07-27 2009-10-22 Kyocera Corp セラミック配線基板の製造方法
JP2011159649A (ja) * 2010-01-29 2011-08-18 Kyocera Corp 配線基板
JP2013038429A (ja) * 2012-08-23 2013-02-21 Murata Mfg Co Ltd 電子部品の製造方法
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284774A (ja) * 2000-03-28 2001-10-12 Kyocera Corp 金属箔付きフィルムおよびセラミック配線基板の製造方法
JP4548895B2 (ja) * 2000-03-28 2010-09-22 京セラ株式会社 セラミック配線基板の製造方法
JP2009246391A (ja) * 2009-07-27 2009-10-22 Kyocera Corp セラミック配線基板の製造方法
JP2011159649A (ja) * 2010-01-29 2011-08-18 Kyocera Corp 配線基板
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
JP2013038429A (ja) * 2012-08-23 2013-02-21 Murata Mfg Co Ltd 電子部品の製造方法

Similar Documents

Publication Publication Date Title
US8021920B2 (en) Method for producing a metal-ceramic substrate for electric circuits on modules
JP2915888B1 (ja) 配線基板及びその製造方法
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JPH11204941A (ja) 回路基板の製造方法
JP2009224651A (ja) 配線基板およびその製造方法
JPH11163522A (ja) 多層配線基板およびその製造方法
JP3495773B2 (ja) 回路基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JP2705653B2 (ja) 電子デバイス組立体およびその製造方法
JP3441194B2 (ja) 半導体装置及びその製造方法
JP3279846B2 (ja) 半導体装置の製造方法
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JP2005252121A (ja) 半導体素子収納用パッケージ及びその製造方法
JPH11330697A (ja) ガラスセラミック多層配線回路基板の製造方法並びにガラスセラミック多層配線回路積層体及びその製造方法
JPH09199857A (ja) 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート
JPH10139560A (ja) セラミック基板
JP2002176267A (ja) 電子部品、回路装置とその製造方法並びに半導体装置
JPS60198761A (ja) ろう付け方法
JP4450130B2 (ja) 導体金属を用いた接合構造
JP2006093577A (ja) 半導体装置用転写フィルム基板及びその製造方法並びにそれを用いた半導体装置
JPH10178122A (ja) Ic搭載用多層プリント配線板
JP2000200969A (ja) 回路基板及びその製造方法
JP2001291800A (ja) 電子部品用パッケージ
JP2675077B2 (ja) 半導体装置用リードフレーム
JPH03297159A (ja) 半導体装置