JP2000200969A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JP2000200969A JP2000200969A JP11000090A JP9099A JP2000200969A JP 2000200969 A JP2000200969 A JP 2000200969A JP 11000090 A JP11000090 A JP 11000090A JP 9099 A JP9099 A JP 9099A JP 2000200969 A JP2000200969 A JP 2000200969A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- foil
- circuit board
- green sheet
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】銅／ガラスセラミック回路基板の製造方法にお
いて、焼結温度が高い場合や、焼結時間が長い場合に、
接着強度が低下したり、メタライズ中のボイド数が増
大、巨大化するという問題が有った。 【解決手段】転写する銅箔の表面に銅の結晶粒成長を阻
害する効果を有する、Ｚｎ、Ｚｒ、Ｓｎの少なくとも１
種類を含む金属の層もしくは粒子を電着させる事によっ
て、銅箔の粗化処理面の形状を焼結後まで保持させ、高
接着強度と表面ボイドレスの達成が可能となる事を見出
すに至った。
いて、焼結温度が高い場合や、焼結時間が長い場合に、
接着強度が低下したり、メタライズ中のボイド数が増
大、巨大化するという問題が有った。 【解決手段】転写する銅箔の表面に銅の結晶粒成長を阻
害する効果を有する、Ｚｎ、Ｚｒ、Ｓｎの少なくとも１
種類を含む金属の層もしくは粒子を電着させる事によっ
て、銅箔の粗化処理面の形状を焼結後まで保持させ、高
接着強度と表面ボイドレスの達成が可能となる事を見出
すに至った。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体部品を取り
付けたり、電気入出力のためのピンを取り付けて機能モ
ジュールを構成するのに好適な多層回路基板およびその
製造方法に関する。
付けたり、電気入出力のためのピンを取り付けて機能モ
ジュールを構成するのに好適な多層回路基板およびその
製造方法に関する。
【０００２】
【従来の技術】ガラスセラミック多層配線基板は低抵抗
導体である銅と銅の融点以下の温度で焼結可能なガラス
を主成分とするセラミック絶縁部からなる。ガラスセラ
ミック多層配線基板はガラスセラミック粉末とバイン
ダ、溶剤、その他の助剤からなるグリーンシートを製造
し、該グリーンシートに所用の穴をあけた後、導体ペー
スト組成物を穴埋め印刷及びパターン印刷し、該グリー
ンシートを位置合わせして複数枚積層圧着してなるガラ
スセラミック多層配線回路積層体を焼結することによっ
て製造する方法がＩＢＭ．Ｊ．ＲＥＳ．ＤＥＶＥＬＯ
Ｐ．ＶＯＬ３６ ＮＯ．５ Ｐ８８９〜９０４等に示さ
れている。
導体である銅と銅の融点以下の温度で焼結可能なガラス
を主成分とするセラミック絶縁部からなる。ガラスセラ
ミック多層配線基板はガラスセラミック粉末とバイン
ダ、溶剤、その他の助剤からなるグリーンシートを製造
し、該グリーンシートに所用の穴をあけた後、導体ペー
スト組成物を穴埋め印刷及びパターン印刷し、該グリー
ンシートを位置合わせして複数枚積層圧着してなるガラ
スセラミック多層配線回路積層体を焼結することによっ
て製造する方法がＩＢＭ．Ｊ．ＲＥＳ．ＤＥＶＥＬＯ
Ｐ．ＶＯＬ３６ ＮＯ．５ Ｐ８８９〜９０４等に示さ
れている。
【０００３】通常、回路基板は表面にＬＳＩ等の機能性
素子を半田で接合するための導体パッド及び封止フレー
ムを半田で接合するための封止部メタライズを持ち、内
部には配線層、電源層等を持ち、裏面には他の電子部品
の端子あるいは他の電子部品を接続するための入出力用
ピンを半田で接合するための導体パッドを持つ。表裏面
の導体パッド及び封止部メタライズには多くの場合、Ｌ
ＳＩ等の機能性素子、電子部品の端子、封止フレームあ
るいは他の電子部品を接続するための入出力用ピンを接
合する前に該導体パッド及び該封止部メタライズ表面に
Ａｕ，Ｎｉ等のめっきが施される。
素子を半田で接合するための導体パッド及び封止フレー
ムを半田で接合するための封止部メタライズを持ち、内
部には配線層、電源層等を持ち、裏面には他の電子部品
の端子あるいは他の電子部品を接続するための入出力用
ピンを半田で接合するための導体パッドを持つ。表裏面
の導体パッド及び封止部メタライズには多くの場合、Ｌ
ＳＩ等の機能性素子、電子部品の端子、封止フレームあ
るいは他の電子部品を接続するための入出力用ピンを接
合する前に該導体パッド及び該封止部メタライズ表面に
Ａｕ，Ｎｉ等のめっきが施される。
【０００４】しかしながら、上記従来技術を用いて製造
された回路基板において、銅メタライズとガラスセラミ
ックの界面の接着強度は非常に低い。そのためＬＳＩ等
の機能性素子、電子部品の端子、封止フレームあるいは
他の電子部品を接続するための入出力用ピンを半田接合
した場合、わずかな外力によって銅とガラスセラミック
の界面が容易に剥離し、これらの部材がはずれてしま
う。
された回路基板において、銅メタライズとガラスセラミ
ックの界面の接着強度は非常に低い。そのためＬＳＩ等
の機能性素子、電子部品の端子、封止フレームあるいは
他の電子部品を接続するための入出力用ピンを半田接合
した場合、わずかな外力によって銅とガラスセラミック
の界面が容易に剥離し、これらの部材がはずれてしま
う。
【０００５】また上記従来技術を用いて製造された回路
基板において銅メタライズは、銅金属粉末の焼結の結果
得られるものであるため、表面及び内部に無数の粒界ボ
イドを有する。そのため、めっき工程、洗浄工程等の湿
式プロセスにおいて、回路基板表面銅メタライズの表面
のボイド中に薬液が残留し、回路基板表面銅メタライズ
の腐食の原因となる。また、めっき後の熱処理によって
ボイド中に残留した薬液が気化し、めっき膜の膨れや破
れの原因となる。
基板において銅メタライズは、銅金属粉末の焼結の結果
得られるものであるため、表面及び内部に無数の粒界ボ
イドを有する。そのため、めっき工程、洗浄工程等の湿
式プロセスにおいて、回路基板表面銅メタライズの表面
のボイド中に薬液が残留し、回路基板表面銅メタライズ
の腐食の原因となる。また、めっき後の熱処理によって
ボイド中に残留した薬液が気化し、めっき膜の膨れや破
れの原因となる。
【０００６】これらの欠点を解決すべく、本発明者らは
以前、銅箔をパターニングし、該銅箔の粗化処理面を接
着面となるようにグリーンシートに転写したものを積層
圧着し焼結を行い高接着強度、及び表面ボイドレスを達
成する方法を発明し（特願平１０−１３６２９９号出願
を参照）をした。この方法によれば、銅箔粗化面と焼結
したセラミック界面にはアンカー接合が形成され、高接
着強度が得られ、また焼結時の熱履歴で銅の結晶粒が成
長し粒界ボイドが少量発生するものの、銅ペーストのス
クリーン印刷によって形成される厚膜銅導体に比べ、表
面ボイドの数は著しく少量で、そのサイズも小さい表面
メタライズが得られる。
以前、銅箔をパターニングし、該銅箔の粗化処理面を接
着面となるようにグリーンシートに転写したものを積層
圧着し焼結を行い高接着強度、及び表面ボイドレスを達
成する方法を発明し（特願平１０−１３６２９９号出願
を参照）をした。この方法によれば、銅箔粗化面と焼結
したセラミック界面にはアンカー接合が形成され、高接
着強度が得られ、また焼結時の熱履歴で銅の結晶粒が成
長し粒界ボイドが少量発生するものの、銅ペーストのス
クリーン印刷によって形成される厚膜銅導体に比べ、表
面ボイドの数は著しく少量で、そのサイズも小さい表面
メタライズが得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、パター
ニングした銅箔をグリーンシートに転写し、積層圧着し
焼結を行い、高接着強度と表面ボイドレスを達成する上
記従来技術において、焼結温度が高い場合や、焼結時間
が長い場合に、接着強度が低下したり、メタライズ中の
ボイド数が増大したり、巨大化するという問題が有っ
た。
ニングした銅箔をグリーンシートに転写し、積層圧着し
焼結を行い、高接着強度と表面ボイドレスを達成する上
記従来技術において、焼結温度が高い場合や、焼結時間
が長い場合に、接着強度が低下したり、メタライズ中の
ボイド数が増大したり、巨大化するという問題が有っ
た。
【０００８】これは焼結温度が高く、または焼結時間が
長くなるほど銅の結晶粒の成長が進行し銅箔の粗化形状
が消失していく。その結果、銅／ガラス接着界面が平坦
化し、アンカー接合が形成されないため、高接着強度が
得られなかったものである。また同様に結晶粒の成長と
ともに、粒界ボイドが発生、成長したものである
長くなるほど銅の結晶粒の成長が進行し銅箔の粗化形状
が消失していく。その結果、銅／ガラス接着界面が平坦
化し、アンカー接合が形成されないため、高接着強度が
得られなかったものである。また同様に結晶粒の成長と
ともに、粒界ボイドが発生、成長したものである
【０００９】
【課題を解決するための手段】本発明は、上記問題の解
決を検討した結果、転写する銅箔の表面に銅の結晶粒成
長を阻害する効果を有する、Ｚｎ，Ｚｒ，Ｓｎの少なく
とも１種類を含む金属の層もしくは粒子を電着させる事
によって、銅箔の粗化処理面の形状を焼結後まで保持さ
せ、高接着強度と表面ボイドレスの達成が可能となる事
を見出すに至った。
決を検討した結果、転写する銅箔の表面に銅の結晶粒成
長を阻害する効果を有する、Ｚｎ，Ｚｒ，Ｓｎの少なく
とも１種類を含む金属の層もしくは粒子を電着させる事
によって、銅箔の粗化処理面の形状を焼結後まで保持さ
せ、高接着強度と表面ボイドレスの達成が可能となる事
を見出すに至った。
【００１０】本発明によれば、電着させる金属層の種
類、量を任意に選択する事で、焼結を如何なる温度プロ
ファイルにした場合でも、焼結後に銅箔の粗化面処理形
状を残存させ、アンカー接合による高接着強度を得ると
同時にボイドの発生、成長を抑止する事が可能である。
類、量を任意に選択する事で、焼結を如何なる温度プロ
ファイルにした場合でも、焼結後に銅箔の粗化面処理形
状を残存させ、アンカー接合による高接着強度を得ると
同時にボイドの発生、成長を抑止する事が可能である。
【００１１】Ｚｎ，Ｚｒ，Ｓｎの少なくとも１種類を含
む金属の層もしくは粒子を電着させる方法は例えば、特
開平６−８５４５５号公報、特開平４−７１２９２号公
報等に示された方法が有るが、如何なる手法を用いても
かまわない。
む金属の層もしくは粒子を電着させる方法は例えば、特
開平６−８５４５５号公報、特開平４−７１２９２号公
報等に示された方法が有るが、如何なる手法を用いても
かまわない。
【００１２】しかしながら、電着層は銅の良好な電気及
び機会特性を損なわないために、可能な限り薄い事が望
ましい。
び機会特性を損なわないために、可能な限り薄い事が望
ましい。
【００１３】
【発明の実施の形態】以下、本発明の実施例により具体
的に説明するが、本発明はこれら実施例に限定されな
い。
的に説明するが、本発明はこれら実施例に限定されな
い。
【００１４】ガラスセラミック多層配線基板の製造方法
は、まずグリーンシートを作成するためのスラリーをつ
くる。
は、まずグリーンシートを作成するためのスラリーをつ
くる。
【００１５】スラリーの製造方法は平均粒径３μｍの軟
化温度８２０℃のホウケイ酸ガラス粉末６３重量部に平
均粒径３μｍのムライト粒子３７重量部、アクリル系バ
インダ１７重量部を加えボールミルで２４ｈ湿式混合し
て作製する。
化温度８２０℃のホウケイ酸ガラス粉末６３重量部に平
均粒径３μｍのムライト粒子３７重量部、アクリル系バ
インダ１７重量部を加えボールミルで２４ｈ湿式混合し
て作製する。
【００１６】次に真空脱泡して適度に粘度を調節する。
次にこのスラリーをドクターブレードを用いて、ポリエ
ステルフィルム上に0.5ｍｍの厚さに塗布しその後乾燥
してグリーンシートを作製した。
次にこのスラリーをドクターブレードを用いて、ポリエ
ステルフィルム上に0.5ｍｍの厚さに塗布しその後乾燥
してグリーンシートを作製した。
【００１７】次にこのグリーンシートにポンチで直径１
６０μｍの穴を４５０μｍ間隔で明け、銅ペーストを印
刷充填し、さらに銅ペーストの印刷により表面層、電源
層、配線層を形成した。
６０μｍの穴を４５０μｍ間隔で明け、銅ペーストを印
刷充填し、さらに銅ペーストの印刷により表面層、電源
層、配線層を形成した。
【００１８】銅ペーストは平均粒径３μｍの還元銅粉１
００重量部にバインダとしてエチルセルロース１０重量
部と溶剤９０重量部を混合し作製したビヒクル１０重量
部加えたものを、らいかい機で３０分混合し、さらに３
本ロールを数回通して混練し適当な粘度に調節し、穴埋
め印刷及びスクリーン印刷した。
００重量部にバインダとしてエチルセルロース１０重量
部と溶剤９０重量部を混合し作製したビヒクル１０重量
部加えたものを、らいかい機で３０分混合し、さらに３
本ロールを数回通して混練し適当な粘度に調節し、穴埋
め印刷及びスクリーン印刷した。
【００１９】生箔自体が既に有している凸部により生箔
のマット面の表面粗さRzが６μｍであるゲージ厚さ１８
μｍの電解銅箔に、さらに面粗さを増大させるため凸部
の頂上部付近に突起状電着物を多数電着させ凸部をさら
に補強した。次いで粗化面に亜鉛めっきを施した。亜鉛
めっき量は３０００μｇ／ｄｍ２とした。次いで防錆処
理を行った。
のマット面の表面粗さRzが６μｍであるゲージ厚さ１８
μｍの電解銅箔に、さらに面粗さを増大させるため凸部
の頂上部付近に突起状電着物を多数電着させ凸部をさら
に補強した。次いで粗化面に亜鉛めっきを施した。亜鉛
めっき量は３０００μｇ／ｄｍ２とした。次いで防錆処
理を行った。
【００２０】この銅箔の光沢面とＮｉ箔をアクリル系接
着剤を用いて張合わせ、次いでフォトエッチ工程にてＮ
ｉ箔に保持された所望の銅箔パターンを形成した。
着剤を用いて張合わせ、次いでフォトエッチ工程にてＮ
ｉ箔に保持された所望の銅箔パターンを形成した。
【００２１】次いで、グリーンシート５０枚と位置合わ
せした後、熱間プレスにより圧着し、グリーンシート圧
着体を得た。圧着は、温度１３０℃、圧力１５０ｋｇｆ
／ｃｍ２とした。
せした後、熱間プレスにより圧着し、グリーンシート圧
着体を得た。圧着は、温度１３０℃、圧力１５０ｋｇｆ
／ｃｍ２とした。
【００２２】次いでパターン保持用のＮｉ箔をでエッチ
ング除去した（図１，２）。
ング除去した（図１，２）。
【００２３】圧着したグリーンシートは脱脂のため、１
００℃／ｈ以下の昇温速度で昇温し、８５０℃で１０時
間保持した。雰囲気はバインダカーボンの除去が可能
で、かつ銅が酸化しないＮ２＋Ｈ２Ｏ＋Ｈ２雰囲気で行
った。その後雰囲気をＮ２に切り替え１０００℃で２ｈ
保持し、焼結緻密化させた。焼結中は、基板の反りを抑
え、また基板のＸＹ方向の収縮率を制御するために２ｋ
ｇｆ／ｃｍ２で加圧した。
００℃／ｈ以下の昇温速度で昇温し、８５０℃で１０時
間保持した。雰囲気はバインダカーボンの除去が可能
で、かつ銅が酸化しないＮ２＋Ｈ２Ｏ＋Ｈ２雰囲気で行
った。その後雰囲気をＮ２に切り替え１０００℃で２ｈ
保持し、焼結緻密化させた。焼結中は、基板の反りを抑
え、また基板のＸＹ方向の収縮率を制御するために２ｋ
ｇｆ／ｃｍ２で加圧した。
【００２４】作製したセラミック基板の接着強度を調べ
たところ、ピール強度で１０００ｇｆ／ｃｍと良好であ
った。剥離界面を観察したところ、銅箔が焼結前に有し
ていた粗化処理面の形状が残存しており、高接着強度は
アンカー接合の形成によるものであった。また基板表面
の銅メタライズ表面からボイドを発見することは出来な
かった。
たところ、ピール強度で１０００ｇｆ／ｃｍと良好であ
った。剥離界面を観察したところ、銅箔が焼結前に有し
ていた粗化処理面の形状が残存しており、高接着強度は
アンカー接合の形成によるものであった。また基板表面
の銅メタライズ表面からボイドを発見することは出来な
かった。
【００２５】実施例２ 実施例１で作製したセラミック多層回路基板の裏面導体
パッドに無電解Ｎｉメッキした後６００℃でシンターし
たところ、めっきの膨れ及び破れは全く見られなかっ
た。ついでＡｕＳｎはんだを用い、ＣｕＺｒ製の電気信
号入出力用ピンを１．６ｍｍ径の導体パッドにろう付け
したところ、引っ張り強度が４ｋｇｆ以上と良好であっ
た(図３)。
パッドに無電解Ｎｉメッキした後６００℃でシンターし
たところ、めっきの膨れ及び破れは全く見られなかっ
た。ついでＡｕＳｎはんだを用い、ＣｕＺｒ製の電気信
号入出力用ピンを１．６ｍｍ径の導体パッドにろう付け
したところ、引っ張り強度が４ｋｇｆ以上と良好であっ
た(図３)。
【００２６】実施例３ 実施例１〜２で作製したガラスセラミック多層配線基板
にはスルーホール９およびライン配線１３が形成され
る。さらにこのガラスセラミック多層回路基板の上面に
銅およびポリイミドを用いて薄膜多層回路１４を形成
し、ＬＳＩチップ１６をはんだ１５により装着後、実施
例２の手順でピン付けを行う。このようにしてＬＳＩチ
ップ１６と接続を図ったモジュールの概略図を図４に示
す。
にはスルーホール９およびライン配線１３が形成され
る。さらにこのガラスセラミック多層回路基板の上面に
銅およびポリイミドを用いて薄膜多層回路１４を形成
し、ＬＳＩチップ１６をはんだ１５により装着後、実施
例２の手順でピン付けを行う。このようにしてＬＳＩチ
ップ１６と接続を図ったモジュールの概略図を図４に示
す。
【００２７】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載されるような効果を奏する。
いるので、以下に記載されるような効果を奏する。
【００２８】すなわち、電解銅箔を所望のパターンに成
形後、該銅箔の粗化処理面をグリーンシートとの接着面
となるように積層圧着し焼結することによって得られる
ガラスセラミック多層配線回路基板において、グリーン
シートとの接着面となる銅箔表面にＺｎ，Ｚｒ，Ｓｎの
少なくとも１種類を含む金属の層もしくは粒子を電着さ
せた結果、焼結温度を高温化した場合や、長時間化した
場合でもガラスセラミックと高強度で接着し、ボイドが
極めて少ない銅メタライズを得る事が出来る。
形後、該銅箔の粗化処理面をグリーンシートとの接着面
となるように積層圧着し焼結することによって得られる
ガラスセラミック多層配線回路基板において、グリーン
シートとの接着面となる銅箔表面にＺｎ，Ｚｒ，Ｓｎの
少なくとも１種類を含む金属の層もしくは粒子を電着さ
せた結果、焼結温度を高温化した場合や、長時間化した
場合でもガラスセラミックと高強度で接着し、ボイドが
極めて少ない銅メタライズを得る事が出来る。
【図１】本発明の１実施例を示す銅箔とグリーンシート
圧着界面の拡大断面概要図である。
圧着界面の拡大断面概要図である。
【図２】本発明の１実施例を示す銅箔の粗化処理層の拡
大断面概要図である。
大断面概要図である。
【図３】本発明の１実施例を示す電気信号入出力用ピン
を接合したガラスセラミック多層回路基板の断面概要図
である。
を接合したガラスセラミック多層回路基板の断面概要図
である。
【図４】本発明の１実施例を示すガラスセラミック多層
回路基板の断面概要図である。
回路基板の断面概要図である。
１…銅箔光沢面、２…生箔、３…銅箔粗化処理層、４…
めっき処理層、５…グリーンシート、６…生箔マット
面、７…電着銅粒子、８…ガラスセラミック、９…スル
ーホール、１０…表面導体パッド、１１…ＡｕＳｎろう
材、１２…電気信号入出力ピン、１３…ライン配線、１
４…薄膜多層回路、１５…はんだ、１６…ＬＳＩチッ
プ。
めっき処理層、５…グリーンシート、６…生箔マット
面、７…電着銅粒子、８…ガラスセラミック、９…スル
ーホール、１０…表面導体パッド、１１…ＡｕＳｎろう
材、１２…電気信号入出力ピン、１３…ライン配線、１
４…薄膜多層回路、１５…はんだ、１６…ＬＳＩチッ
プ。
フロントページの続き (72)発明者 勝村 宣仁 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E343 AA24 BB16 BB22 BB24 BB33 BB34 BB67 DD62 DD63 GG02
Claims (9)
- 【請求項１】電解銅箔を所望のパターンに成形後、該銅
箔の粗化処理面をグリーンシートとの接着面となるよう
に積層圧着し焼結することによって得られるガラスセラ
ミック多層配線回路基板において、グリーンシートとの
接着面となる銅箔表面にＺｎ，Ｚｒ，Ｓｎの少なくとも
１種類を含む金属の層もしくは粒子を電着させた銅箔を
用いたガラスセラミック多層配線回路基板である事を特
徴とした回路基板。 - 【請求項２】電解銅箔の粗化処理面をグリーンシートと
の接着面となるように積層圧着した後、該銅箔を所望の
パターンに形成してから焼結することによって得られる
ガラスセラミック多層配線回路基板において、グリーン
シートとの接着面となる銅箔表面にＺｎ、Ｚｒ、Ｓｎの
少なくとも１種類を含む金属の層もしくは粒子を電着さ
せた銅箔を用いたガラスセラミック多層配線回路基板で
ある事を特徴とした回路基板。 - 【請求項３】請求項１又は２記載の回路基板と該回路基
板に搭載された半導体素子とを含んで構成される電子デ
バイス実装体であることを特徴とする回路基板。 - 【請求項４】粗化処理面にＺｎ，Ｚｒ，Ｓｎの少なくと
も１種類を含む金属の層もしくは粒子を電着させた銅箔
をパターン形成後、該銅箔の粗化処理面をグリーンシー
トとの接着面となるように圧着して得られるガラスセラ
ミックグリーンシートであることを特徴とする回路基
板。 - 【請求項５】粗化処理面にＺｎ，Ｚｒ，Ｓｎの少なくと
も１種類を含む金属の層もしくは粒子を電着させた銅箔
を該銅箔の粗化面がグリーンシートとの接着面となるよ
うに圧着した後、該銅箔を所望のパターンに形成して得
られるガラスセラミックグリーンシートであることを特
徴とする回路基板。 - 【請求項６】請求項４又は５記載のガラスセラミックグ
リーンシートを積層圧着し得られるガラスセラミック多
層配線回路積層体である事を特徴とする回路基板。 - 【請求項７】粗化処理面にＺｎ，Ｚｒ，Ｓｎの少なくと
も１種類を含む金属の層もしくは粒子を電着させた銅箔
をパターン形成後、該銅箔の粗化処理面をグリーンシー
トとの接着面となるように積層、圧着して得られるガラ
スセラミック多層配線回路積層体である事を特徴とする
回路基板。 - 【請求項８】粗化処理面にＺｎ，Ｚｒ，Ｓｎの少なくと
も１種類を含む金属の層もしくは粒子を電着させた銅箔
を該銅箔の粗化面がグリーンシートとの接着面となるよ
うに積層、圧着した後、該銅箔を所望のパターンに形成
して得られるガラスセラミック多層配線回路積層体であ
ることを特徴とする回路基板。 - 【請求項９】請求項６から８のいずれか１項記載のガラ
スセラミック多層配線回路積層体を焼結することを特徴
とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11000090A JP2000200969A (ja) | 1999-01-04 | 1999-01-04 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11000090A JP2000200969A (ja) | 1999-01-04 | 1999-01-04 | 回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200969A true JP2000200969A (ja) | 2000-07-18 |
Family
ID=11464432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11000090A Pending JP2000200969A (ja) | 1999-01-04 | 1999-01-04 | 回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200969A (ja) |
-
1999
- 1999-01-04 JP JP11000090A patent/JP2000200969A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3401767B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2794960B2 (ja) | 焼結導体配線基板とその製造方法 | |
| JP2001237512A (ja) | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 | |
| JP2006278774A (ja) | 両面配線基板の製造方法、両面配線基板、およびそのベース基板 | |
| JP4201436B2 (ja) | 多層配線基板の製造方法 | |
| JP2681327B2 (ja) | バンプ付き回路基板の製造方法 | |
| JP2003243807A (ja) | 配線基板及びその製造方法 | |
| JP2000200969A (ja) | 回路基板及びその製造方法 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JPH11204941A (ja) | 回路基板の製造方法 | |
| JPH11330697A (ja) | ガラスセラミック多層配線回路基板の製造方法並びにガラスセラミック多層配線回路積層体及びその製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP3420469B2 (ja) | 配線基板 | |
| JP4711757B2 (ja) | 配線基板 | |
| JPH04221881A (ja) | プリント配線板の製造方法 | |
| JP2001024296A (ja) | セラミック回路基板 | |
| JPH09199857A (ja) | 回路基板、その製造方法、電子デバイス実装体、ペースト組成物およびグリーンシート | |
| JP4427467B2 (ja) | 配線基板およびそれを用いた電気素子モジュール | |
| JP2005136034A (ja) | 多層フレキシブルプリント配線板及びその製造方法 | |
| JP2001077511A (ja) | セラミック基板の製造方法 | |
| JP2000340913A (ja) | セラミック回路基板 | |
| JP2004186453A (ja) | 多層配線基板の製造方法及び多層配線基板、素子実装基板の製造方法及び素子実装基板 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| JP2006100447A (ja) | リードピン付き配線基板 | |
| JP2004119440A (ja) | 配線基板 |