JP2002043357A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002043357A
JP2002043357A JP2000224975A JP2000224975A JP2002043357A JP 2002043357 A JP2002043357 A JP 2002043357A JP 2000224975 A JP2000224975 A JP 2000224975A JP 2000224975 A JP2000224975 A JP 2000224975A JP 2002043357 A JP2002043357 A JP 2002043357A
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductor wire
bonding
bonding pad
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000224975A
Other languages
English (en)
Other versions
JP4439090B2 (ja
JP2002043357A5 (ja
Inventor
Kenji Masumoto
健治 桝本
Mutsumi Masumoto
睦 升本
Akira Karashima
彰 辛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP2000224975A priority Critical patent/JP4439090B2/ja
Priority to US09/909,340 priority patent/US6583483B2/en
Publication of JP2002043357A publication Critical patent/JP2002043357A/ja
Priority to US10/414,847 priority patent/US6780749B2/en
Publication of JP2002043357A5 publication Critical patent/JP2002043357A5/ja
Application granted granted Critical
Publication of JP4439090B2 publication Critical patent/JP4439090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48484—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) being a plurality of pre-balls disposed side-to-side
    • H01L2224/48485—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) being a plurality of pre-balls disposed side-to-side the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48486—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) being a plurality of pre-balls disposed side-to-side the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】スタッガ配列によるワイヤボンディング法を備
えた、薄型の半導体装置を提供する。 【解決手段】本発明の半導体装置１０において、絶縁基
板１２上に搭載された半導体チップ１４の主面にはボン
ディングパッド２０がスタッガ状に配列され、その内側
パッド２０ａ上には、複数のスタッドバンプ２６がスタ
ッドバンプ積層体２８として積層される。絶縁基板１２
上のランド１８と対応するボンディングパッド２０を接
続する導体ワイヤ２２は、ランド側を始端とし、ボンデ
ィングパッド側を終端として形成される。上記スタッド
バンプ積層体２８によって内側パッドの導体ワイヤ２２
ａ終端は、外側パッドの導体ワイヤ２２ｂ終端よりも高
い位置に接続されるので、隣り合う導体ワイヤ終端間の
接触の問題が生じない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、導体ワイヤボンデ
ィング法を用いた半導体装置及びその製造方法に関し、
特にそのパッケージを薄くするのに適した半導体装置及
びその製造方法に関するものである。
【０００２】
【従来の技術】近年における、携帯型コンピュータや携
帯型電話機の普及は、これら製品の一層の小型化及び高
性能化を加速しており、その結果、これに実装される半
導体装置も更なる小型化及び高性能化の必要性が叫ばれ
ている。半導体装置に対するこのような要求は、単位面
積当たりの入出力チャネルの増加、延いては内蔵の半導
体チップのボンディングパッド間のピッチを狭くする。
【０００３】一般的に、半導体チップにおいてボンディ
ングパッドは、半導体チップの主面の辺に沿って１列に
配置される(これをインライン配列と呼ぶ)。しかし、上
述のようにボンディングパッド間のピッチが狭くなる
と、ここに導体ワイヤをボンディングする際に、これを
供給するキャピラリの先端が、隣接するボンディングパ
ッド上の導体ワイヤに接触してしまう。そこで、従来で
は、隣接するボンディングパッドを半導体チップ主面の
内外において交互に配置する、いわゆるスタッガ配列
が、上記半導体チップの小型化、高性能化に伴い用いら
れるようになってきている。
【０００４】一方で、導体ワイヤボンディング法におい
ては、一般的なボンディング手順とは逆に半導体チップ
を実装する基板上の配線やインナーリード(以下、ラン
ドという)に対し先にボンディングを行い、そののち、
導体ワイヤの終端を半導体チップ上のボンディングパッ
ドにボンディングする、リバースボンディングと呼ばれ
る技術がある。リバースボンディングは、ボンディング
パッド上に導体ワイヤの立ち上がり部分を必要としない
ので、半導体パッケージの厚みを薄くすることができる
という利点がある。
【０００５】
【発明が解決しようとする課題】しかしながら、リバー
スボンディングを採用する場合、ボンディングパッド間
のピッチを一般的なボンディングのときのように狭くで
きないという問題がある。すなわち、リバースボンディ
ングにおいては、ボンディングの過程で、ボンディング
パッド上において、導体ワイヤを押圧しこれに変形を加
えてからキャピラリを引き上げることが行われる。この
結果、切断後に導体ワイヤの端部はボンディングパッド
の領域を越えて半月板状に広がり、これが隣り合う導体
ワイヤの間の接触を引き起こす恐れがある。この問題
は、ボンディングパッドの配列として上記スタッガ配列
をとる場合においても回避することができない。
【０００６】従って、本発明の目的は、リバースボンデ
ィングを採用しつつ、通常のボンディングのようにボン
ディングパッド間のピッチを縮小可能とする半導体装置
及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明は、リバースボン
ディング法を採用した半導体装置に関するものである。
本発明の半導体装置は、端部に千鳥状に配置された複数
のボンディングパッドを有する半導体チップと、上記半
導体チップを搭載し、上記複数のボンディングパッドに
それぞれ電気的に接続される複数のランドを有する基体
と、上記半導体チップの内側に配置されている上記ボン
ディングパッド上に形成されたバンプ部と、上記ランド
に始端が接続され、上記半導体チップの外側に配置され
ている上記ボンディングパッドに終端が接続された第１
の導体ワイヤと、上記ランドに始端が接続され、上記半
導体チップの内側に配置されている上記ボンディングパ
ッド上の上記バンプ部に終端が接続された第２の導体ワ
イヤと、上記半導体チップ、上記第１の導体ワイヤ及び
上記第２の導体ワイヤを封止する樹脂とを有する。
【０００８】また、本発明の半導体装置は、端部に千鳥
状に配置された複数のボンディングパッドを有する半導
体チップと、上記複数のボンディングパッドにそれぞれ
電気的に接続される複数のランドと、上記半導体チップ
の内側に配置されている上記ボンディングパッド上に形
成されたバンプ部と、上記ランドに始端が接続され、上
記半導体チップの外側に配置されている上記ボンディン
グパッドに終端が接続された第１の導体ワイヤと、上記
ランドに始端が接続され、上記半導体チップの内側に配
置されている上記ボンディングパッド上の上記バンプ部
に終端が接続された第２の導体ワイヤと、上記半導体チ
ップ、上記第１の導体ワイヤ及び上記第２の導体ワイヤ
を封止する樹脂とを有する。
【０００９】上記半導体装置は、第２の半導体チップを
更に備え、上記ランドが他の半導体チップ上に形成され
たボンディングパッドであってもよい。更に、上記半導
体装置は、リードフレームを更に備え、上記ランドがリ
ードフレームのインナーリード部に形成されたものでも
よい。
【００１０】上述の半導体装置において、上記半導体チ
ップの内側に配置されている上記ボンディングパッド上
の上記バンプ部が、２個以上のスタッドバンプを積層し
たスタッドバンプ積層体であることが好ましい。また、
上記バンプ部の高さは、上記半導体チップの表面から６
０μｍ以上であることが好ましい。
【００１１】また、上記半導体チップの外側に配置され
た盆ディん部パッド上に１つのスタッドバンプを備える
ことができる。好適には、上記第２の導体ワイヤが上記
第１の導体ワイヤよりも高く形成されていることが好ま
しい。
【００１２】また、本発明は、リバースボンディング法
を採用した他の半導体装置を提供する。該半導体装置
は、端部に千鳥状に配置された複数のボンディングパッ
ドを有する半導体チップと、上記半導体チップを搭載
し、上記複数のボンディングパッドにそれぞれ電気的に
接続される複数のランドを有する基体と、上記ランドに
始端が接続され、上記半導体チップの外側に配置されて
いる上記ボンディングパッドに終端が接続された第１の
導体ワイヤと、上記半導体チップの内側に配置されてい
る上記ボンディングパッドに始端が接続され、上記ラン
ドに終端が接続された第２の導体ワイヤと、上記半導体
チップ、上記第１の導体ワイヤ及び上記第２の導体ワイ
ヤを封止する樹脂とを有する。
【００１３】また、本発明は、リバースボンディング法
を採用した半導体装置の製造方法を提供する。本発明に
係る半導体装置の製造方法は、端部に千鳥状に配置され
た複数のボンディングパッドを有する半導体チップを、
上記複数のボンディングパッドにそれぞれ電気的に接続
される複数のランドを有する絶縁性基体に固定する工程
と、上記半導体チップの内側に配置されている上記ボン
ディングパッド上にバンプ部を形成する工程と、上記ラ
ンドを始点とし、上記半導体チップの外側に配置されて
いる上記ボンディングパッドを終点として、上記ランド
と上記半導体チップの外側に配置されている上記ボンデ
ィングパッドとを第１の導体ワイヤにより接続する工程
と、上記ランドを始点とし、上記半導体チップの内側に
配置されている上記ボンディングパッド上の上記バンプ
部を終点として、上記ランドと上記半導体チップの内側
に配置されている上記ボンディングパッド上の上記バン
プ部とを第２の導体ワイヤにより接続する工程と、上記
半導体チップ、上記第１の導体ワイヤ及び上記第２の導
体ワイヤを樹脂封止する工程とを有する。
【００１４】また、上記バンプ部を形成する工程におい
て、上記バンプ部が、上記半導体チップの内側に配置さ
れている上記バンディングパッドに２個以上のスタッド
バンプを積層することにより形成されるものでもよい。
【００１５】
【発明の実施の形態】以下、本発明の実施形態を図面に
沿って説明する。図１は、本発明の導体ワイヤのボンデ
ィング構造を有するＢＧＡ型半導体装置の概略断面図で
ある。半導体装置１０は、絶縁基板１２上に半導体チッ
プ１４を搭載し、これをモールド樹脂１６で封止するこ
とによって構成される。絶縁基板１２上には、導体ワイ
ヤ２２の接続端子としてのランド１８を含む配線が形成
されている。半導体チップ１４上には、複数のボンディ
ングパッド２０が形成され、これらはチップ主面の辺に
沿って千鳥状すなわち、スタッガ配列に配置されてい
る。各ボンディングパッド２０には、後述するスタッド
バンプ２８又は３０が形成されている。半導体チップ１
４上の各ボンディングパッド２０とランド１８間は、後
述するボンディングワイヤ法に従って、導体ワイヤ２２
を介して接続されている。絶縁基板１２上の配線は、図
示しない絶縁基板１２上のスルーホールを介して、外部
接続端子としての半田ボール２４に接続されている。
【００１６】図２及び図３は、図１に示したＢＧＡ型半
導体装置のワイヤボンディング構造を示す要部断面図及
び平面図である。図には半導体チップ１４のボンディン
グパッド２０に対する導体ワイヤ２２のボンディング構
造が特に明瞭に示されている。これら図に示すように、
半導体チップ１４の主面には、その辺に沿ってボンディ
ングパッド２０が千鳥状、すなわち内外に交互に位置を
ずらして配列されている。以下の説明では、半導体チッ
プの内側寄りのボンディングパッドを内側パッド２０ａ
と言い、その外側寄りのボンディングパッドを外側パッ
ド２０ｂと言う。
【００１７】本発明において、内側パッド２０ａ上に
は、複数のスタッドバンプ２６を積層したスタッドバン
プ積層体２８が配置される。図に示す実施形態において
は、３個のスタッドバンプ２６を積層することによりス
タッドバンプ積層体２８を構成した。ランド１８から伸
びる導体ワイヤ２２ａは、このスタッドバンプ積層体２
８上に接合される。後に説明するように、導体ワイヤ２
２ａの終端はスタッドバンプ積層体２８上で潰され広が
る。図から明らかなように、内側パッド２０ａ上にスタ
ッドバンプ積層体２８を形成する目的は、ここに接合さ
れる導体ワイヤ２２ａの終端の高さを、外側パッド２０
ｂに接合される導体ワイヤ２２ｂの終端の高さよりも高
くして、隣接する導体ワイヤの終端同士、あるいはキャ
ピラリが先に接合された隣接する導体ワイヤ２２の終端
に接触することを回避するためである。
【００１８】実施形態において外側パッド２０ｂ上に
は、１つのスタッドバンプ３０が形成される。そして、
この上に導体ワイヤ２２ｂの終端が接続される。本発明
の目的からすれば、外側パッド２０ｂに対する導体ワイ
ヤ２２ｂの接合高さは、できるだけ低いことが好ましい
が、導体ワイヤの終端の良好な接続を確保するために
は、実施形態のように外側パッド２０ｂ上にスタッドバ
ンプ３０を形成することが好ましい。
【００１９】上述のように各ボンディングパッド２０の
スタッドバンプ２８又は３０上には、導体ワイヤ２２の
終端が接合される。すなわち、導体ワイヤ２２は、通常
のボンディング法とは逆に、その始端側を絶縁基板のラ
ンド１８上に接合し、そこから引き延ばされて、スタッ
ドバンプ２８又は３０上に接合され分断される。このよ
うなリバースボンディング法では、導体ワイヤ２２の立
ち上がりは、ランド１８上に形成され、半導体チップ１
４主面上には必要ないので、これを覆って形成されるモ
ールド樹脂１６の半導体チップ１４上の厚みを薄くでき
る。内側パッド２０ａ上にスタッドバンプ積層体２８を
形成する本発明においても、導体ワイヤ２２の終端の高
さがその頂部の高さを大きく超えることはないので、上
記利点を享受できる。
【００２０】図４は、内側パッド２０ａ上に、スタッド
バンプの積層体２８を形成する方法を示す図である。ス
タッドバンプの形成においては、導体ワイヤを形成する
ときに用いるキャピラリ５０を用いる。キャピラリ５０
により供給される導体ワイヤの先端のボール５２を順次
ボンディングパッド２０ａ上に切り落としてスタッドバ
ンプ積層体２８を形成する。すなわち、キャピラリ先端
から引き出された導体ワイヤの先端を加熱し溶融するこ
とによって、その表面張力でボール５２を形成し、キャ
ピラリ５０を内側パッド２０ａの上に下降して、ボール
５２をここに加圧することで僅かに潰し、次いで引き上
げることによって、キャピラリ５０から導体ワイヤを分
断し、スタッドバンプ２６を形成する。同様にして、こ
の形成されたスタッドバンプ２６上に、スタッドバンプ
２６ｂ、次いでボール５２により与えられるスタッドバ
ンプを順次積層させる。現在のスタッドバンプの形成技
術においては、３〜６個のスタッドバンプを積層するこ
とが可能である。好適な実施例においては、少なくとも
３個のスタッドバンプを積層し、半導体チップ主面から
高さを６０μｍ以上とする。
【００２１】図５〜図７に示す工程(Ａ)〜(Ｇ)は、本発
明に係る導体ワイヤのボンディング工程を示している。
ＢＧＡ型半導体装置の組み立てに先立って、半導体チッ
プ実装用の絶縁基板１２が用意される。絶縁基板１２に
は、その表面にランド１８を含む銅その他の金属配線が
施され、これと半田ボール２４との接続を達成するため
の図示しないスルーホールが形成される。図５の工程
(Ａ)において、半導体チップ１４裏面に塗布された接着
剤を介して半導体チップ１４が絶縁基板１２の所定の位
置に固定される。好適な実施例で、絶縁基板１２はポリ
イミドその他の可撓性絶縁フィルムの形で供給され、こ
こに連続的に複数の半導体チップ１４を実装する。
【００２２】次に、工程(Ｂ)及び(Ｃ)において、キャピ
ラリ５０を用いてスタッドバンプ２６及び３０が形成さ
れる。最初に、工程(Ｂ)において、全てのボンディング
パッド２０上にスタッドバンプ２６又３０が１段形成さ
れる。次いで、工程(Ｃ)において、内側パッド２０ａに
形成したスタッドバンプ２６上に、さらに数個のスタッ
ドバンプが積層され、ここにスタッドバンプ積層体２８
を形成する。これらスタッドバンプの形成は、先に図４
に関連して説明した方法により順次行われる。
【００２３】次に、外側パッド２０ｂとランド１８間を
接続するボンディング工程を実施する。図６の工程(Ｄ)
において、そのランド１８上に、キャピラリ５０を下降
し、導体ワイヤ２２ｂの先端のボールを圧着し、高速で
所定高さまでキャピラリ５０を引き上げたのちループを
描いて、キャピラリ５０を対応する外側パッド２０ｂへ
移行する。外側パッド２０ｂに形成されたスタッドバン
プ３０上において、キャピラリ５０を加圧して導体ワイ
ヤ２２ｂを僅かにつぶし、次いで引き上げることによっ
て、キャピラリ５０から導体ワイヤ２２ｂを分断する。
これを順次、外側パッド２０ｂ(すなわち、一つおきの
ボンディングパッド)と対応するランド１８で実施し、
図６の工程(Ｅ)に示す、最初のボンディング工程を終了
する。
【００２４】次に、残りのボンディングパッド、すなわ
ち内側パッド２０ａとランド１８間を接続するボンディ
ング工程を実施する。図６の工程(Ｆ)において、内側パ
ッド２０ａと対応するランド１８間のボンディング工程
をキャピラリ５０を用いて順次実施する。すなわち、ラ
ンド１８側を導体ワイヤ２２ａの始端とし、対応する内
側パッド２０ａに形成されたスタッドバンプ積層体２８
上を終端とする導体ワイヤ２２ａによりボンディング工
程を実施する。このとき、導体ワイヤ２２ａの終端が接
合されるスタッドバンプ積層体２８の高さは、先に外側
パッド２０ｂにボンディングされた導体ワイヤ２２ｂの
終端位置よりも高い位置にある。このため、内側パッド
２０ａ上に導体ワイヤ２２ａを接合するときに、キャピ
ラリ５０の先端及びこれによって接続される導体ワイヤ
の終端が、隣接する外側パッド２０ｂ上の導体ワイヤ２
２ｂの終端に接触することが回避される。
【００２５】この工程において、ランド１８と内側パッ
ド２０ａとをボンディングする導体ワイヤ２２ａの頂部
は、ランド１８と外側パッド２０ｂとをボンディングす
る導体ワイヤ２２ｂの頂部よりも、その頂部が高くなる
ように形成される。このように、隣り合う導体ワイヤ２
２の頂部高さを変えることによって、隣接する導体ワイ
ヤ２２が接触する可能性が低減される。以上の工程を経
て、図７の工程(Ｇ)に示すように、全てのボンディング
パッド２０に対する導体ワイヤ２２のボンディングが完
了する。
【００２６】上記工程(Ｇ)のボンディング工程ののち、
工程(Ｈ)において、半導体チップ１４を実装した絶縁基
板１２はフィルムの形のままモールド型内に配置され
る。そして、該型へのモールド樹脂１６の供給によっ
て、半導体チップ１４及び導体ワイヤ２２を含む絶縁基
板表面の略全域が覆われ、半導体パッケージ１０の外形
が形成される。上述のように、本発明によれば絶縁基板
１２面に対する導体ワイヤ２２の半導体チップ１４主面
からの高さを低くできるので、モールド樹脂１６による
半導体パッケージ１０の厚みをより薄くできるようにな
る。その後、工程(Ｉ)において絶縁基板裏面のスルーホ
ールの位置に、外部接続端子としての半田ボール２４を
移載し、リフローして固定する。その後、打ち抜き治具
を用いて、絶縁フィルムからパッケージを打ち抜いて、
最終的に半導体装置１０を得る。
【００２７】次に、図８は２つの半導体チップを、本発
明に係るボンディング方法を用いて接続する場合の利点
を示したものであり、同図(Ａ)は従来技術によるもの、
同図(Ｂ)は本発明によるものを示している。同図(Ａ)に
示す従来技術において、２つの半導体チップ８０及び８
２を導体ワイヤ８４で接続する場合、導体ワイヤ８４の
終端側を接続する半導体チップ８２のボンディングパッ
ド８２ａ間のピッチは、その始端側を接続する半導体チ
ップのボンディングパッド８０ａ間のピッチよりも、十
分広いものでなければならない。これは、先に説明した
ように導体ワイヤ８４の終端がその切断の際に潰れて広
がっても、隣接する導体ワイヤ８４の終端に接触しない
ことを保証するためである。このようにボンディングパ
ッド間のピッチを大きくとる必要があるため、導体ワイ
ヤ８４の終端側を接続する半導体チップ８２は、その半
導体チップサイズを大きくしなければならない。
【００２８】一方、同図(Ｂ)に示す本発明のボンディン
グ方法を半導体チップ８０及び８６間の接続に採用する
場合、導体ワイヤ８４の終端側の半導体チップ８６は、
そのボンディングパッド８６ａ及び８６ｂ間のピッチを
導体ワイヤ８４の始端側の半導体チップ８０のボンディ
ングパッド８０ａ間のピッチと同等にできるようにな
る。すなわち、内側パッド８６ａ上のスタッドバンプ積
層体によって、隣り合う導体ワイヤ８４終端の高さ位置
が異なり、これによって該導体ワイヤ８４終端同士が、
その広がりにも拘らず、接触することがなくなる。
【００２９】図９〜図１１は、本発明に係る導体ワイヤ
のボンディング方法を有する第２の実施形態に係るＢＧ
Ａ型半導体装置を示したものである。特に説明のない限
り、図中の各構成部分は、第１の実施形態と同じ符号を
用いている。概略的に本実施形態の半導体装置９０は、
スタッドバンプ積層体２８を用いる代わりに、内側パッ
ド２０ａに対する導体ワイヤ９２ａの接続を、内側パッ
ド２０ａ側を始端とする通常のボンディング法により達
成する。すなわち、特に図１０及び図１１で明瞭に示す
ように、内側パッド２０ａと基板上のランド１８とを接
続する導体ワイヤ９２ａは、その始端側を内側パッド２
０ａ上に接続し、ループを描いて引き延ばされ、対応す
るランド１８に終端側を接続して終える。一方、外側パ
ッド２０ｂとランド１８とを接続する導体ワイヤ９２ｂ
は、先の実施形態と同様に、その始端側を外側パッド２
０ｂと対応するランド１８上に接続し、ループを描いて
引き延ばされ、外側パッド２０ｂ上のスタッドバンプ３
０に終端側を接続して終える。
【００３０】図１１に示すように外側パッド２０ｂに接
続された導体ワイヤ９２ｂの終端は、先の説明と同じよ
うに、その切断時につぶれ、板状に広がる。しかし、本
実施形態においては、内側パッド２０ａには、導体ワイ
ヤ９２ａの始端側が接続されるため、ボンディングパッ
ド２０ａに対し導体ワイヤ９２ａ先端が広がることはな
い。そのため、隣接する導体ワイヤ９２間の接触危険性
が小さくなる。
【００３１】図１２〜図１４に示す工程(Ａ)〜(Ｇ)は、
第２の実施形態に係る半導体装置の組み立て工程を示し
ている。工程(Ａ)において、半導体チップ１４裏面に塗
布された接着剤を介して半導体チップ１４が絶縁基板１
２の所定の位置に固定される。好適な実施例で、絶縁基
板１２はポリイミドその他の可撓性絶縁フィルムの形で
供給され、ここに連続的に複数の半導体チップ１４を実
装する。次に、工程(Ｂ)において、キャピラリ５０を用
いて、外側パッド２０ｂのみにスタッドバンプ３０が１
段形成される。
【００３２】次に、外側パッド２０ｂと対応するランド
１８間を接続する工程(Ｃ)を実施する。本工程におい
て、絶縁基板１２上のランド１８上に、キャピラリ５０
を下降し、導体ワイヤ９２ｂの先端のボールを圧着し、
高速で所定高さまでキャピラリ５０を引き上げたのちル
ープを描いて、キャピラリ５０を対応する外側パッド２
０ｂへ移行する。外側パッド２０ｂ上のスタッドバンプ
３０上において、キャピラリ５０を加圧して導体ワイヤ
９２ｂを僅かにつぶし、次いで引き上げることによっ
て、キャピラリ５０から導体ワイヤ９２ｂを分断する。
これを順次、ランド１８と対応する外側パッド２０ｂ
(すなわち、一つおきのボンディングパッド)で実施し、
図１３の工程(Ｄ)に示す、最初のボンディング工程を終
了する。
【００３３】次に、残りのボンディングパッド、すなわ
ち内側パッド２０ａと対応する絶縁基板１２上のランド
１８とを接続する、図１３の工程(Ｅ)を実施する。本工
程においては、最初に導体ワイヤ９２ａの始端を内側パ
ッド２０ａにボンディングさせる通常のボンディングを
実施する。すなわち、内側パッド２０ａ上に、キャピラ
リ５０を下降し、導体ワイヤ９２ａの先端のボールを圧
着し、高速で所定高さまでキャピラリ５０を引き上げた
のち、ループを描いて、対応するランド１８上におい
て、キャピラリ５０を加圧して導体ワイヤ９２ａを僅か
につぶし、次いで引き上げることによって、キャピラリ
５０から導体ワイヤ９２ａを分断する。以上の工程を経
て、工程(Ｆ)に示すように、全てのボンディングパッド
２０に対するワイヤボンディングが完了する。
【００３４】上記工程(Ｆ)のボンディング工程ののち、
工程(Ｇ)において半導体チップ１４を実装した絶縁基板
１２はフィルムの形のままモールド型内に配置される。
そして、該型へのモールド樹脂１６の供給によって、半
導体チップ１４及び導体ワイヤ９２を含む絶縁基板表面
の略全域が覆われ、半導体パッケージ９０の外形が形成
される。本実施形態においては内側パッド２０ａ上に導
体ワイヤ９２ａの立ち上がりが必要となるので、先の実
施形態ほどパッケージの厚みを薄くすることはできない
が、外側パッド２０ｂ上には、導体ワイヤ９２ｂの立ち
上がりは無いので、上記内側パッド２０ａ上の導体ワイ
ヤ９２ａは比較的低く揃えることができる。すなわち、
従来のスタッガ配列の場合のように、外側パッド２０ｂ
上の導体ワイヤ９２ｂの頂部との接触を避けるために、
内側パッド２０ａ上の導体ワイヤ９２ａの立ち上がり高
さをとる必要がない。
【００３５】その後、絶縁基板裏面のスルーホールの位
置に、外部接続端子としての半田ボール２４を移載し、
リフローして固定する。打ち抜き治具を用いて、絶縁フ
ィルムからパッケージを打ち抜いて、最終的に半導体装
置９０を得る。
【００３６】以上、本発明の実施形態を図面に沿って説
明した。しかしながら本発明の範囲が上記実施形態にお
いて示された事項に限定されず、特許請求の範囲の記載
に基づいて解釈されることに留意すべきである。実施形
態においては、本発明をＢＧＡ型半導体装置に適用した
例を示し、さらに、応用例として２つの半導体チップの
ボンディングに適用した例についても示した。しかし、
本発明は、リードフレームを用いた構造のパッケージ、
例えばＱＦＰ(Quad Flat Package)に、おいても適用可
能である。
【００３７】
【発明の効果】以上の如く本発明によれば、スタッガ配
列による半導体チップのボンディングパッド間のピッチ
の縮小の利益を享受しつつ、半導体パッケージの厚みを
更に薄くすることができるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＢＧＡ型半導体
装置の断面図である。
【図２】図１の要部拡大断面図である。
【図３】図１の要部拡大平面図である。
【図４】スタッドバンプ形成工程を説明するための図で
ある。
【図５】本発明の第１の実施形態に係る半導体装置の製
造工程を示す図である。
【図６】本発明の第１の実施形態に係る半導体装置の製
造工程を示す図である。
【図７】本発明の第１の実施形態に係る半導体装置の製
造工程を示す図である。
【図８】本発明のボンディング法を半導体チップ同士の
接続に用いた例を示す概略図である。
【図９】本発明の第２の実施形態に係るＢＧＡ型半導体
装置の断面図である。
【図１０】図９の要部拡大断面図である。
【図１１】図９の要部拡大平面図である。
【図１２】本発明の第２の実施形態に係る半導体装置の
製造工程を示す図である。
【図１３】本発明の第２の実施形態に係る半導体装置の
製造工程を示す図である。
【図１４】本発明の第２の実施形態に係る半導体装置の
製造工程を示す図である。
【符号の説明】
１０ 半導体装置 １２ 絶縁基板 １４ 半導体チップ １６ モールド樹脂 １８ ランド ２０ ボンディングパッド ２０ａ 内側パッド ２０ｂ 外側パッド ２２ 導体ワイヤ ２４ 半田ボール ２６、３０ スタッドバンプ ２８ スタッドバンプ積層体 ５０ キャピラリ ５２ ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 辛島 彰 大分県速見郡日出町大字川崎字高尾4260 日本テキサス・インスツルメンツ株式会社 内 Ｆターム(参考） 5F044 AA02 CC05 EE03 EE06 EE21 HH01 JJ03

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】端部に千鳥状に配置された複数のボンディ
    ングパッドを有する半導体チップと、 上記半導体チップを搭載し、上記複数のボンディングパ
    ッドにそれぞれ電気的に接続される複数のランドを有す
    る基体と、 上記半導体チップの内側に配置されている上記ボンディ
    ングパッド上に形成されたバンプ部と、 上記ランドに始端が接続され、上記半導体チップの外側
    に配置されている上記ボンディングパッドに終端が接続
    された第１の導体ワイヤと、 上記ランドに始端が接続され、上記半導体チップの内側
    に配置されている上記ボンディングパッド上の上記バン
    プ部に終端が接続された第２の導体ワイヤと、 上記半導体チップ、上記第１の導体ワイヤ及び上記第２
    の導体ワイヤを封止する樹脂と、 を有する半導体装置。
  2. 【請求項２】端部に千鳥状に配置された複数のボンディ
    ングパッドを有する半導体チップと、 上記複数のボンディングパッドにそれぞれ電気的に接続
    される複数のランドと、 上記半導体チップの内側に配置されている上記ボンディ
    ングパッド上に形成されたバンプ部と、 上記ランドに始端が接続され、上記半導体チップの外側
    に配置されている上記ボンディングパッドに終端が接続
    された第１の導体ワイヤと、 上記ランドに始端が接続され、上記半導体チップの内側
    に配置されている上記ボンディングパッド上の上記バン
    プ部に終端が接続された第２の導体ワイヤと、 上記半導体チップ、上記第１の導体ワイヤ及び上記第２
    の導体ワイヤを封止する樹脂と、 を有する半導体装置。
  3. 【請求項３】上記複数のランドが他の半導体チップ上に
    形成されている請求項２に記載の半導体装置。
  4. 【請求項４】上記複数のランドがリードフレームのイン
    ナーリード部に形成されている請求項２に記載の半導体
    装置。
  5. 【請求項５】上記半導体チップの内側に配置されている
    上記ボンディングパッド上の上記バンプ部が２個以上の
    スタッドバンプを積層したスタッドバンプ積層体である
    請求項１、２、３又は４に記載の半導体装置。
  6. 【請求項６】上記半導体チップの内側に配置されている
    上記ボンディングパッド上の上記バンプ部の高さが上記
    半導体チップの表面から６０μｍ以上である請求項１、
    ２、３、４又は５に記載の半導体装置。
  7. 【請求項７】上記半導体チップの外側に配置されている
    上記ボンディングパッド上に形成された１つのスタッド
    バンプを有する請求項１、２、３、４、５又は６に記載
    の半導体装置。
  8. 【請求項８】上記第２の導体ワイヤが上記第１の導体ワ
    イヤよりも高く形成されている請求項１、２、３、４、
    ５、６又は７に記載の半導体装置。
  9. 【請求項９】端部に千鳥状に配置された複数のボンディ
    ングパッドを有する半導体チップと、 上記半導体チップを搭載し、上記複数のボンディングパ
    ッドにそれぞれ電気的に接続される複数のランドを有す
    る基体と、 上記ランドに始端が接続され、上記半導体チップの外側
    に配置されている上記ボンディングパッドに終端が接続
    された第１の導体ワイヤと、 上記半導体チップの内側に配置されている上記ボンディ
    ングパッドに始端が接続され、上記ランドに終端が接続
    された第２の導体ワイヤと、 上記半導体チップ、上記第１の導体ワイヤ及び上記第２
    の導体ワイヤを封止する樹脂と、 を有する半導体装置。
  10. 【請求項１０】端部に千鳥状に配置された複数のボンデ
    ィングパッドを有する半導体チップを、上記複数のボン
    ディングパッドにそれぞれ電気的に接続される複数のラ
    ンドを有する絶縁性基体に固定する工程と、 上記半導体チップの内側に配置されている上記ボンディ
    ングパッド上にバンプ部を形成する工程と、 上記ランドを始点とし、上記半導体チップの外側に配置
    されている上記ボンディングパッドを終点として、上記
    ランドと上記半導体チップの外側に配置されている上記
    ボンディングパッドとを第１の導体ワイヤにより接続す
    る工程と、 上記ランドを始点とし、上記半導体チップの内側に配置
    されている上記ボンディングパッド上の上記バンプ部を
    終点として、上記ランドと上記半導体チップの内側に配
    置されている上記ボンディングパッド上の上記バンプ部
    とを第２の導体ワイヤにより接続する工程と、 上記半導体チップ、上記第１の導体ワイヤ及び上記第２
    の導体ワイヤを樹脂封止する工程と、 を有する半導体装置の製造方法。
  11. 【請求項１１】上記バンプ部が、上記半導体チップの内
    側に配置されている上記バンディングパッドに２個以上
    のスタッドバンプを積層することにより形成される請求
    項１０に記載の半導体装置の製造方法。
JP2000224975A 2000-07-26 2000-07-26 半導体装置及びその製造方法 Expired - Fee Related JP4439090B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000224975A JP4439090B2 (ja) 2000-07-26 2000-07-26 半導体装置及びその製造方法
US09/909,340 US6583483B2 (en) 2000-07-26 2001-07-19 Semiconductor device and its manufacturing method
US10/414,847 US6780749B2 (en) 2000-07-26 2003-04-16 Method of manufacturing a semiconductor chip comprising multiple bonding pads in staggard rows on edges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000224975A JP4439090B2 (ja) 2000-07-26 2000-07-26 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2002043357A true JP2002043357A (ja) 2002-02-08
JP2002043357A5 JP2002043357A5 (ja) 2007-08-30
JP4439090B2 JP4439090B2 (ja) 2010-03-24

Family

ID=18718823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224975A Expired - Fee Related JP4439090B2 (ja) 2000-07-26 2000-07-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6583483B2 (ja)
JP (1) JP4439090B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049217B2 (en) 2003-10-28 2006-05-23 Fujitsu Limited Method of forming multi-piled bump
JP2007184385A (ja) * 2006-01-06 2007-07-19 Renesas Technology Corp 半導体装置及びその製造方法
KR101269329B1 (ko) 2006-12-27 2013-05-29 매그나칩 반도체 유한회사 반도체 칩
JP2015046484A (ja) * 2013-08-28 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2016537814A (ja) * 2013-12-19 2016-12-01 インテル・コーポレーション 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法
JP2021150513A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体チップ及び半導体装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086954A1 (en) * 1998-11-23 2007-04-19 Miller Christopher C Method and apparatus for treatment of respiratory infections by nitric oxide inhalation
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
US7021520B2 (en) * 2001-12-05 2006-04-04 Micron Technology, Inc. Stacked chip connection using stand off stitch bonding
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7064434B2 (en) * 2003-11-26 2006-06-20 Atmel Corporation Customized microelectronic device and method for making customized electrical interconnections
US7074705B2 (en) * 2004-02-25 2006-07-11 Agere Systems Inc. Methods and apparatus for integrated circuit ball bonding with substantially perpendicular wire bond profiles
US7064433B2 (en) * 2004-03-01 2006-06-20 Asm Technology Singapore Pte Ltd Multiple-ball wire bonds
US7214606B2 (en) * 2004-03-11 2007-05-08 Asm Technology Singapore Pte Ltd. Method of fabricating a wire bond with multiple stitch bonds
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
JP4083142B2 (ja) * 2004-06-02 2008-04-30 富士通株式会社 半導体装置
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7009305B2 (en) * 2004-06-30 2006-03-07 Agere Systems Inc. Methods and apparatus for integrated circuit ball bonding using stacked ball bumps
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
CN101002314A (zh) * 2004-08-31 2007-07-18 松下电器产业株式会社 微型机械设备
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8016182B2 (en) 2005-05-10 2011-09-13 Kaijo Corporation Wire loop, semiconductor device having same and wire bonding method
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
KR100698527B1 (ko) * 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7573137B2 (en) * 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
DE102006033222B4 (de) * 2006-07-18 2014-04-30 Epcos Ag Modul mit flachem Aufbau und Verfahren zur Bestückung
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7719122B2 (en) * 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
US20080246129A1 (en) * 2007-04-04 2008-10-09 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
US20080272487A1 (en) * 2007-05-04 2008-11-06 Il Kwon Shim System for implementing hard-metal wire bonds
SG150395A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
CN100585842C (zh) * 2007-10-29 2010-01-27 瑞鼎科技股份有限公司 芯片及其制造方法
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7800238B2 (en) * 2008-06-27 2010-09-21 Micron Technology, Inc. Surface depressions for die-to-die interconnects and associated systems and methods
CN101924046A (zh) * 2009-06-16 2010-12-22 飞思卡尔半导体公司 在半导体器件中形成引线键合的方法
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
TWI409933B (zh) * 2010-06-15 2013-09-21 Powertech Technology Inc 晶片堆疊封裝結構及其製法
US20120224332A1 (en) * 2011-03-02 2012-09-06 Yun Jaeun Integrated circuit packaging system with bump bonded dies and method of manufacture thereof
JP6227223B2 (ja) * 2012-03-30 2017-11-08 富士通テン株式会社 半導体装置、及び半導体装置の製造方法
CN111916419B (zh) * 2019-05-08 2024-01-09 菲尼萨公司 用于光电模块的电耦合配件和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
JPH09232465A (ja) * 1996-02-27 1997-09-05 Fuji Kiko Denshi Kk 半導体実装用プリント配線板
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049217B2 (en) 2003-10-28 2006-05-23 Fujitsu Limited Method of forming multi-piled bump
JP2007184385A (ja) * 2006-01-06 2007-07-19 Renesas Technology Corp 半導体装置及びその製造方法
KR101269329B1 (ko) 2006-12-27 2013-05-29 매그나칩 반도체 유한회사 반도체 칩
JP2015046484A (ja) * 2013-08-28 2015-03-12 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2016537814A (ja) * 2013-12-19 2016-12-01 インテル・コーポレーション 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法
KR101833155B1 (ko) * 2013-12-19 2018-02-27 인텔 코포레이션 플렉시블하게-랩핑된 집적 회로 다이
JP2021150513A (ja) * 2020-03-19 2021-09-27 株式会社東芝 半導体チップ及び半導体装置
JP7249302B2 (ja) 2020-03-19 2023-03-30 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20030205725A1 (en) 2003-11-06
US20020050653A1 (en) 2002-05-02
JP4439090B2 (ja) 2010-03-24
US6583483B2 (en) 2003-06-24
US6780749B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
JP4439090B2 (ja) 半導体装置及びその製造方法
KR100789874B1 (ko) 반도체 장치 및 그 제조 방법
US9153562B2 (en) Stacked packaging improvements
US6403398B2 (en) Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US7115442B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
US6316838B1 (en) Semiconductor device
JP3481444B2 (ja) 半導体装置及びその製造方法
JP2002110898A (ja) 半導体装置
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
JP3660663B2 (ja) チップパッケージの製造方法
JP3165959B2 (ja) 半導体チップの実装構造および半導体装置
US7615870B2 (en) Semiconductor device, manufacturing method thereof, and connection method of circuit board
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JP2007035863A (ja) 半導体装置
JP2004079923A (ja) 半導体装置及びその製造方法
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
WO2001033623A1 (en) Semiconductor device and its manufacturing method
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP2006066551A (ja) 半導体装置の製造方法
JP3251810B2 (ja) 集積回路装置の実装方法
US20020003296A1 (en) Assembly of plurality of semiconductor devices
JPS6173341A (ja) 半導体装置
JPH1022329A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20020402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20020522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090905

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4439090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees