KR20050009759A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050009759A
KR20050009759A KR10-2004-7021035A KR20047021035A KR20050009759A KR 20050009759 A KR20050009759 A KR 20050009759A KR 20047021035 A KR20047021035 A KR 20047021035A KR 20050009759 A KR20050009759 A KR 20050009759A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor
chip
flip
chips
Prior art date
Application number
KR10-2004-7021035A
Other languages
English (en)
Other versions
KR100630588B1 (ko
Inventor
아이바가즈유키
다카시마아키라
오자와가나메
히라오카데츠야
스즈키다카아키
마츠자키야스로우
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050009759A publication Critical patent/KR20050009759A/ko
Application granted granted Critical
Publication of KR100630588B1 publication Critical patent/KR100630588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 칩(l0)은, 표면에 형성된 코팅재(1l)에 의해 대략 원통 형상으로 변형된 상태로 고정된다. 변형된 반도체 칩(10)은 인터포저(12)에 플립 칩 접속된다. 반도체 칩(10)은 인터포저(12) 상에서 밀봉 수지(13)에 의해 밀봉된다. 인터포저(12)의 뒷면에 외부 접속 단자로서 땜납 볼(14)이 설치된다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
반도체 장치의 집적도를 향상하고, 또한 동작 속도를 고속화하기 위하여, 종래의 평탄한 반도체 칩을 원하는 형상으로 변형하여 탑재하는 기술이 주목 받고 있다. 반도체 칩의 박형화가 현저하게 진보하고, 반도체 칩 자체를 용이하게 변형(만곡)할 수 있게 되었다. 일본 특허공개 2001-118982호 공보 및 일본 특허공개 평1l-345823호 공보는 반도체 소자를 변형(만곡)하여 실장하는 기술을 개시하고 있다.
도 1은 일본 특허공개 200l-118982호 공보에 개시된 변형된 반도체 칩을 나타내는 사시도이다. 반도체 칩(l)은 원통형의 지지 기판(2)에 둘러 감겨져 원통형으로 변형된다. 반도체 칩(1)의 전극 패드(la)는 원통의 길이 방향으로 정렬한 상태로 배열되고, 동일하게 원통형으로 변형된 다른 반도체 칩과 서로 접속할 수 있다.
도 2는 일본 특허공개 평11-345823호 공보에 개시된 변형된 반도체 칩을 나타내는 측면도이다. 반도체 칩(3)은 외부 접속 전극인 땜납 범프(3a)가 설치된 측이 오목해지도록 만곡되고, 땜납 범프(3a)가 인터포저(interposer)(4)의 배선부(4a)에 접합된다. 인터포저(4)가 예를 들어 열변형되어도, 반도체 칩이 용이하게 변형(구부러짐)될 수 있으므로, 반도체 칩(3)과 인터포저(4) 사이(즉 땜납 범프(3a))에 발생하는 응력을 완화할 수 있다.
그러나, 도 1에 나타내는 반도체 칩(l)은, 원통 기판(2)에 둘러 감겨짐으로써 중량이 증가하기도 하고, 칩의 조합(통에 둘러 감겨진 칩을 위에 배치할 경우)에 따라서는 적층하는 칩 사이를 접속할 필요가 있으므로, 칩의 패드를 최적화할 필요가 있다. 이 때문에, 칩을 다시 설계할 필요가 있고, 종래의 반도체 칩을 그대로 사용할 수 없게 된다. 또한, 반도체 칩(1)을 원통 기판(2)에 정밀하게 둘러 감을 필요가 있고, 그러한 방법을 고안하지 않으면 안된다.
도 2에 나타내는 반도체 칩(3)과 같이, 반도체 칩을 만곡시켜서 플립 칩을 실장하는 경우에는, 칩이 얇고 강도가 약하므로 인터포저에 접속할 때나 수지 등으로 밀봉할 때에, 반도체 칩에 크랙이 발생할 우려가 있다. 또한, 반도체 칩이 원호 모양으로 변형되어 있으므로, 인터포저와 반도체 칩 접속부의 위치 밀도가 낮다고 생각된다.
본 발명은 반도체 장치에 관한 것으로서, 특히 만곡한 반도체 소자를 가지는 스택드(stacked)·멀티 칩 패키지(MCP)나 멀티 칩 모듈(MCM)과 같은 반도체 장치에 관한 것이다.
도 1은 원통 형상으로 변형된 반도체 칩의 사시도.
도 2는 만곡한 상태에서 기판에 탑재된 반도체 칩의 측면도.
도 3은 본 발명의 제1 실시예에 따른 반도체 장치의 단면도.
도 4는 종래의 메모리 디바이스에 사용되는 반도체 칩 내부 회로의 블럭도.
도 5는 원통 형상의 반도체 칩을 메모리 디바이스로서 사용한 경우인 내부회로의 블럭도.
도 6은 도 5에 나타내는 회로를 형성한 경우의 반도체 칩 내부 구성을 나타내는 도면.
도 7은 도 6에 나타내는 반도체 칩을 탑재하기 위한 인터포저의 평면도.
도 8은 반도체 칩을 원통 형상으로 형성하기 위한 변형용 치구(治具)의 사시도.
도 9(a), 도 9(b) 및 도 9(c)는 도 8에 나타내는 변형용 치구의 동작을 설명하기 위한 도면.
도 l0(a), 도 l0(b) 및 도 10(c)는 반도체 칩을 원통 형상으로 형성하기 위한 변형용 치구의 도면.
도 1l(a) 내지 도 1l(e)는 도 10(a) 내지 도 10(c)에 나타내는 변형용 치구를 사용하여 반도체 칩을 원통 형상으로 변형하는 동작을 설명하기 위한 도면.
도 12는 복수의 원통 형상의 반도체 칩을 조립한 반도체 장치의 단면도.
도 13은 복수의 원통 형상의 반도체 칩을 조립한 반도체 장치의 다른 예를 나타내는 단면도.
도 14는 복수의 원통 형상의 반도체 칩을 조립한 반도체 장치의 다른 예를 나타내는 단면도.
도 15는 도 14에 나타내는 반도체 칩의 단면도.
도 l6은 이중의 원통 형상으로 형성된 반도체 칩의 단부를 나타내는 측면도.
도 l7은 본 발명의 제2 실시예에 따른 반도체 장치의 단면도.
도 18은 만곡 형상의 반도체 칩을 형성하기 위한 변형용 치구의 단면 사시도.
도 19(a), 도 l9(b) 및 도 19(c)는 도 18에 나타내는 변형용 치구를 사용하여 반도체 칩을 만곡 형상으로 형성하는 공정을 설명하기 위한 도면.
도 20은 만곡 형상의 반도체 칩을 형성하기 위한 다른 변형용 치구의 단면도.
도 21 및 도 2l(b)는 도 28에 나타내는 변형용 치구를 사용하여 반도체 칩을 만곡 형상으로 형성하는 공정을 설명하기 위한 도면.
도 22는 복수의 만곡 형상의 반도체 칩을 밀봉할 때의 밀봉 수지의 흐름을 설명하기 위한 도면.
도 23은 반도체 칩의 만곡에 의하여 형성되는 공간 안에 작은 사이즈의 반도체 칩을 수용한 구성의 반도체 장치의 단면도.
도 24는 도 23에 나타내는 반도체 장치에 히트 싱크(heat sink)를 설치한 예의 단면도.
도 25는 반도체 칩의 만곡에 의하여 형성되는 공간 안에 작은 사이즈의 반도
체칩을 수용한 구성의 반도체 장치의 다른 예의 단면도.
도 26은 도 25에 나타내는 베타 배선층을 나타내는 평면도.
도 27은 도 25에 나타내는 반도체 장치에 히트 싱크를 설치한 예의 단면도.
도 28은 복수의 반도체 칩을 탑재한 또 다른 반도체 장치를 나타내는 단면도.
도 29는 도 28에 나타내는 반도체 칩 내의 배선 예를 나타내는 평면도.
도 30(a) 내지 도 30(d)는 복수의 반도체 칩을 일괄 변형하여 반도체 장치를 형성하는 공정을 설명하기 위한 도면.
본 발명의 총괄적인 목적은, 위에서 설명한 문제를 해결하여 개량된 유용한 반도체 장치 및 그 제조 방법을 제공하는 것이다.
본 발명에 의한 구체적인 목적은, 매우 얇은 칩을 이용하여 반도체 칩을 변형하여, 칩이 공간적으로 효율적이게 배치된 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은, 복수의 반도체 칩 조합의 자유도가 증가하고, 전송 선로가 단축된 반도체 장치를 제공하는 것이다.
위에서 설명한 목적을 달성하기 위하여, 본 발명의 한 면에 의하면 적어도 하나의 반도체 칩과, 이 반도체 칩의 표면에 형성되고, 이 반도체 칩을 대략 원통 형상 또는 만곡 형상으로 변형된 상태로 고정하는 고정 부재와, 이 변형된 반도체 칩이 플립 칩 접속된 패키지 기판과, 반도체 칩을 이 패키지 기판 상에서 밀봉하는 밀봉 수지와, 이 패키지 기판에 설치된 외부 접속 단자를 가지는 반도체 장치가 제공된다.
위에서 설명한 발명에 의하면, 반도체 칩은 고정 부재에 의해 변형된 상태로 고정되므로, 그대로 패키지 기판에 대하여 플립 칩 접속할 수 있다. 고정 부재는 반도체 칩의 깨짐을 방지하는 보강 부재로서도 기능한다. 또한, 반도체 칩이 원통 형상 또는 만곡 형상으로 변형되어 있어서 평탄한 상태의 반도체 칩을 실장하는 것보다 작은 패키지 기판을 사용할 수 있으므로 반도체 장치의 추이(推移) 평투영(平投影) 면적을 축소할 수 있다. 또한, 복수의 변형된 반도체 칩을 적당하게 조합함으로써 패키지 기판 상의 공간을 유효하게 이용할 수 있고, 반도체 장치의 실장 밀도를 높일 수 있다. 또한, 반도체 칩을 변형하여 외부 접속용 전극 패드의 위치를 적당한 위치로 바꿀 수 있으므로, 패키지 기판 상의 배선을 짧게할 수 있다. 이로 인해, 고속의 동작을 행하는 반도체 장치를 달성할 수 있다.
위에서 설명한 발명에서, 고정 부재는 대략 원통 형상 또는 만곡 형상의 반도체 칩의 내측 면에 형성된 수지층으로서도 좋다. 또한, 용이한 변형을 가능하게 하기 위하여, 반도체 칩의 두께는 50μm 이하로 하는 것이 바람직하다.
그리고, 본 발명에 따른 반도체 장치는, 서로 플립 칩 접속된 복수의 반도체 칩을 가질 수도 있다. 복수의 반도체 칩은, 대략 원통 형상의 제1 반도체 칩과, 제1 반도체 칩보다 큰 직경의 대략 원통 형상으로 형성되어 제l 반도체 칩의 외주(外周)를 포위하도록 배치된 제2 반도체 칩을 포함하도록 구성할 수도 있다. 제1 반도체 칩의 단부는 상기 제2 반도체 칩의 단부로부터 돌출되어 연장되고, 제l 반도체 칩과 패키지 기판이 플립 칩 접속된 구성으로 할 수도 있다. 또한, 복수의 반도체 칩은 만곡 형상의 제l 반도체 칩과, 제1 반도체 칩보다 큰 만곡 형상으로 형성되어 제1 반도체 칩의 외주에 따라서 배치된 제2 반도체 칩을 포함할 수도 있다. 제2 반도체 칩의 단부는 제2 반도체 칩의 단부보다 크게 연장되고, 제2 반도체 칩과 상기 패키지 기판이 플립 칩 접속된 구성으로 할 수도 있다.
또한, 본 발명에 따른 반도체 장치는, 사이즈가 다른 복수의 만곡 형상으로 형성된 반도체 칩을 가지고, 보다 큰 사이즈를 가진 반도체 칩의 만곡 형상에 의해 형성되는 공간에 큰 사이즈의 반도체 칩보다 작은 사이즈의 반도체 칩이 수용된 구성으로 할 수도 있다. 복수의 반도체 칩의 각각은 개별로 패키지 기판에 플립 칩 접속될 수도 있다. 또는, 복수의 반도체 칩은, 큰 사이즈의 반도체 칩에 대하여 이 큰 사이즈보다 작은 사이즈의 반도체 칩이 플립 칩 접속되고, 최대 사이즈의 반도체 칩이 패키지 기판에 플립 칩 접속된 구성으로 할 수도 있다.
또한, 본 발명에 따른 반도체 장치에서, 반도체 칩은 복수의 적층된 평탄한 반도체 칩과, 평탄한 반도체 칩 중 회로 형성면이 위를 향한 상태의 최상 위치에 있는 반도체 칩과 패키지 기판에 플립 칩 접속된 변형된 반도체 칩을 포함하는 것으로 할 수도 있다.
또한, 본 발명의 다른 면에 의하면, 변형된 반도체 칩을 가지는 반도체 장치의 제조 방법으로서 평탄한 상태의 반도체 칩을 지지하고, 평탄한 상태의 반도체 칩에 액상(液狀)의 수지를 도포하고, 액상의 수지가 도포된 면이 내측이 되도록 반도체 칩을 변형하고, 액상의 수지를 경화시켜서 반도체 칩을 원통 형상 또는 만곡 형상으로 고정하며, 반도체 칩을 패키지 기판에 플립 칩 실장하는 각 공정을 가지는 반도체 장치의 제조 방법이 제공된다. 위에서 설명한 반도체 장치의 제조 방법에서, 액상의 수지를 도포하는 공정은 상기 반도체 칩을 변형한 후에 행해지도록 할 수도 있다.
본 발명의 다른 목적, 특징 및 장점은 첨부한 도면을 참조하여 이하의 상세한 설명을 읽음으로써 한층 더 명료해질 것이다.
본 발명의 실시예에 대하여 도면을 참조하면서 설명한다.
도 3은 본 발명의 제l 실시예에 따른 반도체 장치의 단면도이다. 도 3에 나타내는 반도체 장치는, 대략 원통형으로 만곡된 반도체 칩(l0)을 갖는다. 반도체 칩(l0)은 외부 접속 단자로서의 범프(1Oa)가 외측을 향하도록 만곡된다. 범프(lOa)는 땜납 혹은 금 등으로 형성된다. 반도체 칩(10) 양변의 주위에 배열된 범프(l0a)는, 원통 형상의 길이 방향으로 2열로 정렬한 상태로 된다. 반도체 칩(10)의 뒤측(원통 형상의 내면)에는, 고정 부재로서 수지 등의 코팅재(11)가 도포되고 경화되어서 수지층이 형성된다. 따라서, 반도체 칩은 원통 형상으로 만곡된 상태에서 수지층에 의해 고정된다.
반도체 칩(1O)은 범프(lOa)를 통해서 패키지 기판(인터포저)(12)에 접속된다. 즉, 반도체 칩의 범프(10a)는 인터포저(12)에 대하여 플립 칩 접속된다. 반도체 칩은 인터포저(12) 상에서 밀봉 수지(13)에 의해 밀봉된다. 인터포저(l2)의 뒤측에는 반도체 장치의 외부 접속 단자로서 땜납 볼(solder balls)(14)이 설치된다.
위에서 설명한 바와 같이 반도체 칩(10)을 원통 형상으로 변형시키기 위해서는 반도체 칩(10)의 두께는 얇은 편이 좋고, 50μm 이하가 바람직하다.
반도체 칩(10)이 원통 형상으로 되어 있으므로, 반도체 칩(l0)이 평탄한 상태에서 인터포저에 실장되는 경우보다, 작은 사이즈의 인터포저를 사용할 수 있다. 따라서, 반도체 장치의 수평 투영 면적을 축소할 수 있다.
여기서, 반도체 칩(10)을 원통 형상으로 한 경우의 다른 장점에 대하여 설명한다. 도 4는 종래의 메모리 디바이스에 사용되는 반도체 칩 내부 회로의 블럭도이다. 종래의 메모리 디바이스용 반도체 칩에서는, 데이터 입력 회로(l5)와 데이터 출력 회로(16)가 하나의 전극 패드(17)에 접속되는 경우가 있다. 또한, 메모리 셀 어레이(18)의 양측에 기입 회로(l9) 및 판독 회로(20)가 각각 설치된다. 그러한 경우에, 데이터 출력 회로(16)를 판독 회로(20)의 근방에 설치하면, 데이터 입력 회로(15)와 기입 회로(19) 사이의 거리가 길어져서, 이들을 접속하는 칩 내의 배선(2l) 길이가 길어진다. 이러한 칩 내의 긴 배선은 고속 판독 동작에 방해가 된다.
본 실시예에 따른 반도체 장치는, 위에서 설명한 칩 내의 배선을 인터포저 상에 형성된 짧은 배선으로 바꾸어 설치할 수 있다. 이하에 그 이유를 설명한다.
도 5는 본 실시예에 따른 원통 형상의 반도체 칩(l0)을 메모리 디바이스로서 사용한 경우의 내부 회로의 블럭도이다. 도 6은 도 5에 나타내는 회로를 형성한 경우의 반도체 칩(10)의 내부 구성을 나타내는 도면이다. 이 경우, 데이터 입력 회로(15)는 기입 회로(19)의 근방에 설치되고, 데이터 출력 회로(16)는 판독 회로(20)의 근방에 설치된다. 그리고, 데이터 입력 단자(22)는 데이터 입력 회로(l5) 및 기입 회로(19)의 근방에 정렬한 상태로 설치된다. 한편, 데이터 출력 단자(23)는 데이터 입력 회로(15) 및 기입 회로(19)의 근방에 정렬한 상태로 설치된다.
데이터 입력 단자(22)의 열은 반도체 칩(10)의 일측 변에 배열된 전극에 해당하고, 데이터 출력 단자(23)의 열은 반도체 칩(10)의 반대측 변에 배열된 전극에 해당한다. 또한, 데이터 입력 단자(22)의 열 및 데이터 출력 단자(23)의 열 각각에는 클록(CLK) 단자(24)가 포함된다.
반도체 칩(10)이 원통 형상으로 변형되면, 데이터 입력 단자(22)의 열 및 데이터 출력 단자(23)의 열은 근접한 상태로 2열로 평행하게 연재(延在)한다. 이러한 반도체 칩(10)의 전극을 도 7에 나타내는 인터포저(l2)의 전극 패드(25)에 접속함으로써, 데이터 입력 단자(22)와 대응하는 데이터 출력 단자(23)를 인터포저(12) 상에 형성한 배선(26)에 의해 접속할 수 있다.
따라서, 종래 반도체 칩 내에 형성되어 있는 배선(21)(도 4 참조)을 인터포저(12) 상의 짧은 배선으로 바꿀 수 있고, 고속의 동작을 실현할 수 있다.
다음에, 반도체 칩을 원통 형상으로 형성하는 방법에 대하여 설명한다.
우선, 반도체 칩을 원통 형상으로 형성하는 제1 방법에 대하여 설명한다. 도 8은 제1 방법에 따른 반도체 칩을 원통 형상으로 형성하기 위한 치구의 사시도이다. 도 8에 나타내는 변형용 치구(30)는, 중앙의 지시부(3l)와 지지부(31)의 양측에 회동 가능하게 설치된 원호 모양의 가동부(32)에 의하여 이루어진다. 가동부(32)는 일단이 지지부에 회동 가능하게 지지된다.
지지부(31)는 진공 흡착용의 홀(3la)을 가지고, 평탄한 상태의 반도체 칩(l0)의 중앙 부분을 진공 흡착할 수 있도록 구성된다. 또한, 가동부(32) 안에는전열선(32a)이 조립되고, 변형용 치구(30)에 의한 변형 시에 가열할 수 있도록 구성된다.
우선, 도 9(a)에 나타낸 바와 같이, 평탄한 상태의 반도체 칩(l0)의 범프(l0a)가 설치된 면을 지지부(31)에 의해 진공 흡착한다. 이 때, 반도체 칩(l0)의 뒷면에 코팅재(l1)를 도포한다. 다음에, 도 9(b)에 나타낸 바와 같이, 가동부(32)를 회동함으로써 반도체 칩(10)을 가동부(32) 원호 모양을 따라서 서서히 변형시킨다. 최종적으로, 도 9(c)에 나타낸 바와 같이, 반도체 칩이 대략 원통 형상이 될 때까지, 가동부(32)를 회동한다.
도 9(c)에 나타내는 바와 같이 반도체 칩이 대략 원통 형상이 된 후, 가동부(32)에 조립된 전열선에 의해 반도체 칩(10)의 뒷면에 도포한 코팅재(11)를 열경화 시킨다. 코팅재(l1)의 경화가 완료되면, 가동부(32)를 원상태로 돌리고, 진공 흡착을 해제하여 대략 원통 형상이 된 반도체 칩(10)을 변형용 치구(30)로부터 이탈시킨다. 이 때, 경화된 코팅재(11)에 의해 반도체 칩(10)의 원통 형상은 유지된다.
또한, 가능하면 반도체 칩을 원통 형상으로 변형한 후에 코팅재를 반도체 칩(l0)의 뒷면(원통의 내면)에 도포하고 난 후에 경화시키는 것으로 할 수도 있다. 또한, 반도체 칩(l0)이 원통 형상으로 되기 전의 만곡한 상태에서 가동부(32)의 회동을 정지하고, 코팅재(ll)를 경화시킴으로써 만곡 모양의 반도체 칩(10)을 형성할 수도 있다.
형상 고정용으로 사용되는 코팅재(11)는 특별한 제약은 없지만 속건성(速乾性)에 우수한 액상의 엑폭시 수지 등을 사용하는 것이 바람직하다. 또한, 반도체 칩(10)은 밀봉 수지에 의해 밀봉되므로, 코팅재(l1)는 밀봉 수지(13)의 특성에 근사한 특성을 갖는 수지를 사용함으로써, 반도체 장치를 실장하는 경우에 문제가 되는 리플로우(re-flow)시에 스트레스에 의한 패키지 내의 박리를 방지할 수 있다.
또한 코팅재(l1)의 두께는 얇은 편이 코팅재의 수축에 의한 칩의 형상이 더욱 변화하는 등의 영향이 작다. 이 때문에, 코팅재(ll)의 두께는, 칩의 두께보다 얇은 편이 좋다고 생각되고, 얇으면 얇을수록 좋다고 생각된다. 또한, 코팅재(1l)를 열경화시킬 때의 온도는 반도체 칩(l0)에의 영향을 고려하면, 200℃ 이하가 바람직하다.
또한, 코팅재(11)의 특성에 따라서는, 웨이퍼 상태에서 코팅재(l1)를 도포하고, 위에서 설명한 변형용 치구(30)를 사용하여 반도체 칩을 변형한 후, 열을 가하여 형상을 고정하는 방법 등도 생각할 수 있다.
본 실시예에서는 원통 모양의 기판에 반도체 칩을 둘러 감아서 변형시키는 것이 아니고, 원통 모양의 부재를 사용하지 않으므로, 반도체 칩을 경량화할 수 있다. 또한, 반도체 칩의 전극 패드 등을 통상 부재에 둘러 감아서 적층할 수 있도록 변경하지 않아도 종래 설계의 반도체 칩으로도 사용 가능하다. 반도체 칩의 형상을 코팅재에 의해 고정함으로써, 칩의 형상을 임의로 고정할 수 있을 뿐만 아니라 반도체 칩의 강도를 높일 수 있으므로, 수지 밀봉시나 플립 칩 접속시의 칩 크랙을 방지할 수 있다.
다음에, 반도체 칩을 원통 형상으로 형성하는 제2 방법에 대하여 설명한다.도 10(a), 도 l0(b) 및 도 10(c)는 제2 방법에 의하여 반도체 칩을 원통 형상으로 형성하기 위한 변형용 치구의 도면이다. 도 1l(a) 내지 도 1l(e)는 제2 방법에 의하여 반도체 칩을 원통 형상으로 변형하는 동작을 설명하기 위한 도면이다.
우선, 도 ll(a)에 나타내는 바와 같이, 도 10(a)에 나타내는 지지 치구(35)를 반도체 칩의 뒷면(범프(l0a)가 설치된 면의 반대측의 면)에 지지 치구(35)를 접촉시키고, 지지 치구(35)에 설치된 홀(35a)을 통하여 반도체 칩(l0)을 진공 흡착한다.
다음에, 도 1l(b)에 나타내는 바와 같이, 지지 치구(35)에 의해 지지된 반도체 칩(10)을 만곡 치구(36) 상에 재치하고, 지지 치구(35)에 의해 가압한다. 만곡 치구(36)는 단면이 거의 반원 모양으로 만곡된 치구이며 탄성을 가진다. 지지 치구(35)를 가압하여 반도체 칩(10)을 변형시켜 가면, 도 11(c)에 나타내는 바와 같이, 반도체 칩(10)은 만곡 치구(36)의 내면에 따른 형상으로 변형된다. 만곡 치구(36)에 진공 흡착부를 설치해 둠으로써, 반도체 칩(10)을 만곡 치구의 내면에 따른 상태로 유지할 수 있다. 또한, 만곡 치구(36)에는 가열용의 전열선을 조립해 두는 것이 바람직하다.
다음에, 도 1l(d)에 나타내는 바와 같이, 지지 치구(35)를 반도체 칩(l0)으로부터 이탈시키고, 가압 치구(37)(37A, 37B)에 의해 만곡 치구(36)를 좌우로부터 가압한다. 이로 인해, 도 1l(e)에 나타내는 바와 같이, 가압 치구(36)의 단면이 반원 형상보다 더 원형상에 가까운 형상으로 변형된다. 따라서, 만곡 치구(36)의 내측에 배치된 반도체 칩(10)은 대략 원통 형상으로 변형된다.
또한, 도 1l(d)에 나타내는 상태 또는 도 1l(e)에 나타내는 상태에서, 위에서 설명한 제l 방법과 같이 코팅재(11)를 반도체 칩의 뒷면에 도포하여 경화시킴으로써, 반도체 칩(l0)이 원통 형상을 유지하도록 고정할 수 있다.
다음에, 위에서 설명한 원통 형상으로 변형된 반도체 칩을 탑재한 반도체 장치에 대하여 설명한다.
도 l2는 복수의 원통 형상의 반도체 칩을 조립한 반도체 장치의 단면도이다. 도 12에서, 3개의 반도체 칩(10)이 패키지 기판(인터포저)(38)에 플립 칩 접속되고, 밀봉 수지(39)에 의해 밀봉된다. 인터포저(38)의 뒷면에는 외부 접속 단자로서 땜납 볼(40)이 설치된다. 이와 같이, 원통 형상의 반도체 칩(10)을 사용함으로써, 동일수의 반도체 칩을 조립하는 경우에 반도체 장치의 수평 투영 면적을 평탄한 반도체 칩을 사용하는 경우보다 축소할 수 있다. 또한, 복수의 반도체 칩(l0) 전부를 플립 칩 접속할 수 있다.
도 l3은 복수의 원통 형상의 반도체 칩을 조립한 반도체 장치의 다른 예를 나타내는 단면도이다. 도 l3에 나타내는 예에서는, 인터포저(41)의 양측에 3개씩합계 6개의 반도체 칩(10)이 플립 칩 접속되고, 각각 밀봉 수지(42)에 의해 밀봉된다. 외부 접속 단자로서의 땜납 볼(43)은 편(片)측의 밀봉 수지(42)의 외측에 배치되고, 밀봉 수지의 두께보다 큰 치수를 가지고 있다. 도 13에 나타내는 반도체 칩(10)은 원통 형상을 조금 눌러서 찌그러트린 것 같은 타원 형상으로 되어 있다. 이렇게 함으로써, 밀봉 수지(42)의 두께를 작게 할 수 있다.
도 14는 복수의 원통 형상의 반도체 칩을 조립한 반도체 장치의 더 다른 예를 나타내는 단면도이다. 도 14에 나타내는 예에서는, 반도체 칩을 2중의 원통 형상으로 형성한다. 도 15는 도 14에 나타내는 반도체 칩의 단면도이다. 즉, 도 l5에 나타낸 바와 같이, 원통 형상으로 형성한 반도체 칩(10A)(내주 칩)의 외측에 또 하나의 원통 형상의 반도체 칩(10B)(외주 칩)을 설치함으로써, 복수의 반도체 칩이 일체적으로 형성된다. 반도체 칩(l0A, l0B)은 마치 하나의 반도체 칩과 같이 인터포저(45)에 플립 칩 접속된다. 반도체 칩(10A, l0B)은 인터포저(45) 상에서 밀봉 수지(46)에 의해 밀봉된다. 인터포저(45)의 뒷면에는 외부 접속 단자로서 땜납 볼(47)이 설치된다.
도 l6은 2중의 원통 형상으로 형성된 반도체 칩의 단부를 나타내는 측면도이다. 외측의 반도체 칩의 범프가 형성되는 면(회로 형성면)은, 내측의 반도체 칩(10B)을 향하고, 원통 형상의 내주면이 된다. 따라서, 외측의 반도체 칩(l0B)에 외부 접속 단자를 설치할 수 없다. 한편, 내측의 반도체 칩(10A)의 범프가 형성되는 면(회로 형성면)은, 원통 형상의 외주면이 되어 외측을 향하게 된다. 여기서, 내측의 반도체 칩(10A)의 단부를 외측의 반도체 칩(10B)의 단부로부터 돌출시키고, 돌출된 부분에 외부 접속 단자로서 범프(l0Aa)를 설치한다. 외측의 반도체 칩(10B)은, 내측의 반도체 칩(10B) 내의 배선과 범프(10Aa)를 통해서 인터포저(47)에 접속된다.
이상과 같이, 반도체 칩을 2중으로 겹쳐서 원통 형상으로 형성함으로써, 복수의 반도체 칩을 공간적으로 효율적이게 배치할 수 있고, 반도체 칩의 밀도를 향상시킬 수 있다.
다음에, 본 발명의 제2 실시예에 따른 반도체 장치에 대하여 설명한다. 도 17은 본 발명의 제2 실시예에 따른 반도체 장치의 단면도이다. 도 l7에 나타내는 반도체 장치는, 만곡된 반도체 칩(50)을 갖는다. 반도체 칩(50)은 외부 접속 단자로서의 범프(50a)가 설치된 면(회로 형성면)이 내측이 되도록 하는 형상으로 만곡된다. 범프(50a)는 땜납 혹은 금 등으로 형성된다. 반도체 칩(50)의 회로 형성면에는 수지 등의 코팅재(11)가 도포되고 경화되어서 수지층이 형성된다. 반도체 칩(50)은 만곡된 상태에서 수지층에 의해 고정된다.
반도체 칩(50)은 범프(50a)를 통해서 패키지 기판(인터포저)(52)에 접속된다. 즉, 반도체 칩의 범프(50a)는 인터포저(52)에 대하여 플립 칩 접속된다. 반도체 칩(50)은 인터포저(52) 상에서 밀봉 수지(53)에 의해 밀봉된다. 인터포저(52)의 뒤측에는 반도체 장치의 외부 접속 단자로서 땜납 볼(54)이 설치된다.
위에서 설명한 바와 같이 반도체 칩(50)을 만곡시키기 위해서는, 반도체 칩(50)의 두께는 얇은 편이 좋고, 50μm 이하가 바람직하다.
반도체 칩(50)이 만곡되어 있으므로, 반도체 칩(50)이 평탄한 상태에서 인터포저에 실장되는 경우보다 작은 인터포저를 사용할 수 있다. 따라서, 반도체 장치의 수평 투영 면적을 작게 할 수 있다.
다음에, 반도체 칩을 만곡 형상으로 형성하는 방법에 대하여 설명한다.
우선, 위에서 설명한 제1 실시예에 따른 원통 형상의 반도체 칩(l0)을 형성하는 방법을 사용하여 만곡 형상의 반도체 칩(50)을 형성할 수 있다. 예를 들면, 도 8에 나타내는 변형용 치구(30)를 사용하여 만곡 형상의 반도체 칩(50)을 형성할수 있다. 이 경우, 평탄한 반도체 칩(50)은 도 8에 나타내는 반도체 칩(l0)과는 표면과 이면이 반대로 되어 지지부(31)에 고정된다. 즉, 범프(50a)가 아래로 향한 상태에서 지지부(3l)에 고정된다. 그리고, 도 9(b)에 나타내는 상태에서 가동부의 회동을 정지하고, 코팅재(11)를 경화시킴으로써 만곡 형상으로 고정된 반도체 칩(50)을 얻을 수 있다.
또한, 도 l0(a) 및 도 l0(b)에 나타내는 변형용 치구(35, 36)를 사용하여도 반도체 칩(50)을 형성할 수 있다. 이 경우에도, 평탄한 상태의 반도체 칩(50)을 표면과 이면을 반대로 하고, 즉 범프(50a)를 하측으로 하여 지시 치구(35)에 설치한다. 그리고, 도 1l(c)에 나타내는 상태에서 코팅재(l1)를 도포하고 경화시킴으로써 만곡 형상으로 고정된 반도체 칩(50)을 얻을 수 있다.
도 18은 만곡 형상의 반도체 칩을 형성하기 위한 변형용 치구의 단면 사시도이다. 도 l8에 나타내는 변형용 치구(55)는, 저부(底部)의 중앙 부분에 오목부(55a)가 설치되어 공간이 형성된 블럭 모양의 치구이다. 저부 공간의 중앙에는 진공 흡착용의 홀(55b)이 개구하고 있다. 또한, 저부의 공간에는 코팅재를 주입하기 위한 주입 통로(50c)가 개구하고 있다. 또한, 변형용 치구의 저부 부근에는 가열용의 전열선(50d)이 매몰되어 있다.
우선, 도 19(a)에 나타내는 바와 같이, 변형용 치구(55)의 저부를 평탄한 상태의 반도체 칩(50) 뒷면에 배치한다. 이 상태에서 오목부(55a)의 공간은 반도체 칩(55)의 중앙 부분에 위치한다. 반도체 칩(50)의 회로 형성면에 코팅재(56)를 도포해 둔다. 다음에, 진공 흡착용의 홀(55)을 통해서 반도체 칩(50)을 진공 흡착하면, 도 19(b)에 나타내는 바와 같이, 반도체 칩(50)은 만곡된 상태가 된다. 여기서, 도 19(c)에 나타내는 바와 같이, 반도체 칩(50)과 변형용 치구 오목부의 저면 사이에 주입 통로로부터 코팅재를 주입하고, 전열선에 의해 가열하여 경화시킨다. 이로 인해, 반도체 칩(50)은 회로 형성면 측의 코팅재(56)와 뒷면 측의 코팅재에 의해 만곡 형상으로 고정된다.
도 20은 만곡 형상의 반도체 칩을 형성하기 위한 다른 변형용 치구의 단면도이다. 도 20에 나타내는 변형용 치구(60)는, 반도체 칩(50)의 중앙 부분을 지지하는 중앙 지지부(60A)와, 반도체 칩(50)의 양단부를 각각 지지하는 단부 지지부(60B, 60C)에 의해 이루어진다. 중앙 지지부(60A) 및 단부 지지부(60B, 60C)는, 진공 흡착용의 홀(60a)을 통해서 평탄한 상태의 반도체 칩(50)을 진공 흡착한다. 도 20은 평탄한 상태의 반도체 칩(50)이 변형용 치구(60)에 진공 흡착된 상태를 나타낸다.
도 20에 나타내는 상태로부터 도 21(a)에 나타내는 바와 같이, 반도체 칩(50)의 중앙부가 만곡 변형되도록, 중앙 지지부(60A)를 단부 지지부(60B, 60C)에 대하여 이동한다. 이로 인해, 반도체 칩(50)은 중앙 부분과 단부가 평면을 유지한 상태 그대로, 중앙 부분과 단부 사이가 변형되어 만곡 상태가 된다.
다음으로, 도 2l(b)에 나타내는 바와 같이, 반도체 칩(50)의 회로 형성면 및 뒷면에 코팅재(56)를 도포하여 경화시킨다. 이로 인해, 반도체 칩(50)은 만곡 형상으로 고정된다.
본 실시예에 따른 반도체 칩을 인터포저 상에 복수개 배열하여 탑재하는 경우, 도 22에 나타내는 바와 같이, 반도체 칩의 만곡에 의해 형성되는 공간의 열려 있는 방향이 밀봉 수지의 유동 방향(도면 중 화살표로 표시)으로 정렬하는 것이 바람직하다. 즉, 밀봉 수지가 반도체 칩(50)과 인터포저(52) 사이에 형성된 공간에 용이하게 흘러 들어가서, 밀봉 수지가 공간에 용이하게 충전될 수 있도록, 밀봉 수지를 주입하는 게이트(65)의 위치를 조정한다. 이러한 구성은, 위에서 설명한 제1 실시예에 따른 원통 형상의 반도체 칩(l0)에서도 마찬가지이다.
다음에, 만곡 형상의 반도체 칩을 복수개 조합하여 하나의 패키지로 한 반도체 장치에 대하여 설명한다. 도 23은 반도체 칩의 만곡에 의해 형성되는 공간 안에 작은 사이즈의 반도체 칩을 수용한 구성의 반도체 장치의 단면도이다. 도 23에 나타내는 예에서는, 큰 사이즈의 반도체 칩(50A)을 만곡 형상으로 형성하고, 그 내측에 한둘레 작은 반도체 칩(50B)을 만곡 형상으로 형성하여 배치하고, 그 내측에 더욱 평탄한 반도체 칩(50C)을 배치한다. 반도체 칩(50A, 50B, 50C) 각각은 인터포저(52)에 대하여 플립 칩 접속되고, 밀봉 수지(53)에 의해 밀봉된다.
도 23에 나타내는 구성으로 한 경우, 적층한 반도체 칩과 같게 되지만, 한 장의 인터포저(52)에 대하여 모든 반도체 칩을 플립 칩 접속할 수 있다. 또한, 반도체 칩의 실장 밀도가 상승함으로써 발열 문제가 발생할 우려가 있는 경우는, 도 24에 나타내는 바와 같이, 밀봉 수지(53)의 윗면에 금속 판 등으로 이루어지는 히트 싱크(66)를 설치할 수도 있다.
또한, 도 23에 나타내는 바와 같은 적층 구조인 경우, 작은 반도체 칩으로부터 위로 쌓아 올린 후 모든 반도체 칩을 변형(만곡)시키고, 일괄적으로 플립 칩 접속하는 방법도 생각할 수 있다. 이 방법은 공정수가 감소하지만, 인터포저와 반도체 칩의 접속 밀도나 반도체 칩을 적층함으로써 칩이 두꺼워져서 칩을 변형하기 어렵게 되는 것을 생각한다면, 칩을 개별로 변형하여 플립 칩 접속하는 것이 바람직하다.
도 25는 반도체 칩의 만곡에 의해 형성되는 공간 안에 작은 사이즈의 반도체 칩을 수용한 구성인 반도체 장치의 다른 예의 단면도이다. 도 25에 나타내는 반도체 장치에서는, 반도체 칩(50B)이 상하 반대로 배치되고, 반도체 칩(50A)에 대하여 플립 칩 접합되어 있다. 그리고, 반도체 칩(50C)은 반도체 칩(50A)과 반도체 칩(50B) 사이에 형성되는 공간에 배치된다. 도 25에 나타내는 예에서는, 반도체 칩(50B)에 대하여 반도체 칩(50C)을 플립 칩 접속하고 있다.
도 25에 나타내는 구성에서는, 반도체 칩(50B)의 뒷면이 인터포저(52)에 대향하므로, 도 26에 나타내는 바와 같이 구리 등의 베타 배선층(67)을 인터포저(52)에 형성함으로써, 반도체 칩(50B)으로부터의 방열(放熱)을 촉진할 수 있다. 또한, 도 27에 나타내는 바와 같이, 밀봉 수지(53)의 윗면에 금속 판 등으로 이루어지는 히트 싱크(66)를 설치하고, 더욱 방열을 촉진할 수도 있다. 더욱, 방열을 촉진하기 위하여, 서멀(thermal) 볼을 넣거나 방열성 좋은 밀봉 수지 등을 사용하여 열저항을 작게 하는 등의 방법을 취하는 것이 생각될 수 있다.
도 25에 나타내는 구성의 반도체 장치에서는, 반도체 칩 사이가 플립 칩 접속되고, 칩간의 접속 배선 길이가 짧아지므로 고속 동작을 실현할 수 있다.
도 28은 복수의 반도체 칩을 탑재한 더욱 다른 반도체 장치를 나타내는 단면도이다. 인터포저(52) 상에 복수개의 반도체 칩을 플랫한 상태로 접속하고, 최상위 칩과 인터포저의 접속을, 형상을 변화시킨 칩에서 접속을 행한다. 도 28에 나타내는 예에서는, 반도체 칩(70A, 70B)이 서로 뒷면이 대향하도록 적층되고, 반도체 칩(70A)은 인터포저(52)에 플립 칩 접속되어 있다. 따라서, 반도체 칩(70B)은 회로 형성면이 위를 향한 상태로 되어 있다.
반도체 칩(70B) 상에 다시 반도체 칩(70C)이 플립 칩 접속된다. 여기서, 종래의 MCP형 반도체 장치에서는, 반도체 칩(70B)과 인터포저(52) 사이를 본딩 와이어로 접속하는 것이 일반적이지만, 도 28에 나타내는 예에서는 본딩 와이어 대신에 변형된 반도체 칩(70D, 70E)을 사용하고 있다.
이러한 구조에 의해, 패키지 내에 적층되어 있는 칩의 두께가 다르다 하더라도, 본딩 와이어 대신에 접속하는 반도체 칩(70D, 70E)의 형상을 변화시킴으로써, 적층하는 반도체 칩의 두께에 제한이 없어진다. 또한, 전극 패드 수가 많은 반도체 칩의 경우나 적층해 있는 칩의 수가 많은 경우에도, 전극 패드를 개별적으로 접속할 필요는 없고, 변형된 칩을 사용하여 최상위의 반도체 칩과 인터포저의 접속을 플립 칩으로 일괄적으로 행할 수 있다. 이 때문에, 반도체 칩과 인터포저를 단시간에 접속할 수 있게 된다.
최상위의 반도체 칩과 인터포저 또는 하위의 반도체 칩을 접속하기 위한 반도체 칩(70D, 70E)의 종류는, 특별히 제한은 없고 반도체 회로를 가지고 있을 수도 있고, 배선 패턴만이 형성되어 있을 수도 있다.
도 29는 반도체 칩(70D) 내의 배선 예를 나타내는 평면도이다. 반도체 칩(70D)에서, 반도체 칩(70B)의 전극 패드에 접속되는 전극 패드(71)가 하나의 변의 근방에 배열되고, 인터포저(52)의 전극 패드에 접속되는 전극 패드(72)가 반대측 변의 근방에 배치된다.
패턴 배선(73)은 전극 패드(71)와 전극 패드(72)를 접속하고, 반도체 칩(70B)과 인터포저(52)를 접속한다. 패턴 배선(74)은 반도체(70D) 내의 회로와 인터포저(52)를 접속한다. 패턴 배선(75)은 반도체(70D) 내의 회로와 반도체 칩(70B)을 접속한다. 패턴 배선(76)은 반도체 칩(70B), 반도체 칩(70D)과 인터포저(52)를 동시에 접속한다.
이와 같이, 본딩 와이어 대신에 변형된 반도체 칩을 사용함으로써, 다수의 전극 패드를 일괄적으로 접속할 수 있고, 또한 다양한 배선 경로를 용이하게 형성할 수 있다.
도 30(a) 내지 30(d)는 복수의 반도체 칩을 일괄적으로 변형하여 반도체 장치를 형성하는 공정을 설명하기 위한 도면이다. 우선 도 30(a)에 나타내는 바와 같이 복수의 반도체 칩(80A, 80B, 80C) 사이를 플립 칩 접속하고, 도 30(b)에 나타내는 바와 같이 반도체 칩 사이에 언더필재(underfill material)(81)를 충전하여 고정한다. 다음에, 도 30(c)에 나타내는 바와 같이 일체적으로 고정된 반도체 칩(80A, 80B, 80C)을 위에서 설명한 방법의 어느 하나에 의해 변형(만곡)시키고, 반도체 칩(80B, 80C, 80A) 사이에 고정 부재로서 수지(82)를 충전하여 경화시킨다. 그리고, 도 30(d)에 나타내는 바와 같이 변형된 반도체 칩(80A, 80B, 80C)을 인터포저(52)에 플립 칩 접속하고, 밀봉 수지(53)에 의해 밀봉한다.
이상의 변형 방법에 의해서 복수의 반도체 칩을 일괄적으로 변형할 수 있다. 또한, 단체(單體)로는 용이하게 변형할 수 없는 작은 사이즈의 반도체 칩(이 경우 반도체 칩(80A))으로도 용이하게 변형할 수 있다.
도 30(a) 내지 30(d)에 나타내는 예에서는, 3개의 반도체 칩을 사용하고 있지만, 반도체 칩(80B, 80C)을 하나의 큰 사이즈의 반도체 칩으로 할 수도 있다.
본 발명은 위에서 설명한 바와 같이 구체적으로 개시된 실시예에 한정되지 않고 본 발명의 범위 내에서 다양한 변형예 및 개량예가 이루어 질 수 있다.
본 발명에 따르면 매우 얇은 칩을 이용하여 반도체 칩을 변형하여, 칩이 공간적으로 효율적으로 배치된 반도체 장치를 제공할 수 있다.
또한, 복수의 반도체 칩 조합의 자유도가 증가하고, 전송 선로가 단축된 반도체 장치를 제공할 수 있다.

Claims (14)

  1. 적어도 하나의 반도체 칩과,
    이 반도체 칩의 표면에 형성되고, 이 반도체 칩을 대략 원통 형상 또는 만곡 형상으로 변형된 상태로 고정하는 고정 부재와,
    이 변형된 반도체 칩이 플립 칩 접속된 패키지 기판과,
    상기 반도체 칩을 이 패키지 기판 상에서 밀봉하는 밀봉 수지와,
    이 패키지 기판에 설치된 외부 접속 단자
    를 가지는 반도체 장치.
  2. 제1항에 있어서,
    상기 고정 부재는, 대략 원통 형상 또는 만곡 형상의 반도체 칩 내측면에 형성된 수지층인 반도체 장치.
  3. 제1항에 있어서,
    상기 반도체 칩의 두께는 50μm 이하인 반도체 장치.
  4. 제1항에 있어서,
    서로 플립 칩 접속된 복수의 상기 반도체 칩을 가지는 반도체 장치.
  5. 제4항에 있어서,
    상기 복수의 반도체 칩은, 대략 원통 형상의 제1 반도체 칩과, 이 제l 반도체 칩보다 큰 직경의 대략 원통 형상으로 형성되어 상기 제1 반도체 칩의 외주(外周)를 둘러싸도록 배치된 제2 반도체 칩을 포함하는 반도체 장치.
  6. 제5항에 있어서,
    상기 제l 반도체 칩의 단부는 상기 제2 반도체 칩의 단부(端部)로부터 돌출하여 연재(延在)하고, 상기 제1 반도체 칩과 상기 패키지 기판이 플립 칩 접속된 반도체 장치.
  7. 제4항에 있어서,
    상기 복수의 반도체 칩은, 만곡 형상의 제l 반도체 칩과, 이 제1 반도체 칩보다 큰 만곡 형상으로 형성되어 상기 제l 반도체 칩의 외주를 따라서 배치된 제2 반도체 칩을 포함하는 반도체 장치.
  8. 제7항에 있어서,
    상기 제2 반도체 칩의 단부는 상기 제2 반도체 칩의 단부보다 크게 연재하고, 상기 제2 반도체 칩과 상기 패키지 기판이 플립 칩 접속된 반도체 장치.
  9. 제1항에 있어서,
    사이즈가 다른 복수의 만곡 형상으로 형성된 상기 반도체 칩을 가지고, 보다 큰 사이즈인 반도체 칩의 만곡 형상에 의해 형성되는 공간에, 이 큰 사이즈의 반도체 칩보다 작은 사이즈의 반도체 칩이 수용된 반도체 장치.
  10. 제9항에 있어서,
    상기 복수의 반도체 칩의 각각은 개별로 상기 패키지 기판에 플립 칩 접속된 반도체 장치.
  11. 제9항에 있어서,
    상기 복수의 반도체 칩은, 큰 사이즈의 반도체 칩에 대하여 이 큰 사이즈보다 작은 사이즈의 반도체 칩이 플립 칩 접속되고, 최대 사이즈의 반도체 칩이 상기 패키지 기판에 플립 칩 접속된 반도체 장치.
  12. 제1항에 있어서,
    상기 반도체 칩은, 복수의 적층된 평탄한 반도체 칩과, 이 평탄한 반도체 칩 중 회로 형성면이 위를 향한 상태인 최상(最上) 위치의 반도체 칩과 상기 패키지 기판에 플립 칩 접속되어 변형된 반도체 칩을 포함하는 반도체 장치.
  13. 변형된 반도체 칩을 가지는 반도체 장치의 제조 방법으로서,
    평탄한 상태의 반도체 칩을 지지하고,
    이 평탄한 상태의 반도체 칩에 액상(液狀)의 수지를 도포하고,
    이 액상의 수지가 도포된 면이 내측이 되도록 상기 반도체 칩을 변형하고,
    상기 액상의 수지를 경화시켜서 상기 반도체 칩을 원통 형상 또는 만곡 형상으로 고정하며,
    상기 반도체 칩을 패키지 기판에 플립 칩 실장하는
    각 공정을 가지는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 액상의 수지를 도포하는 공정은 상기 반도체 칩을 변형한 후에 행해지는 반도체 장치의 제조 방법.
KR1020047021035A 2002-08-09 2002-08-09 반도체 장치 및 그 제조 방법 KR100630588B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2002/008193 WO2004015758A1 (ja) 2002-08-09 2002-08-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20050009759A true KR20050009759A (ko) 2005-01-25
KR100630588B1 KR100630588B1 (ko) 2006-10-04

Family

ID=31513601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047021035A KR100630588B1 (ko) 2002-08-09 2002-08-09 반도체 장치 및 그 제조 방법

Country Status (8)

Country Link
US (1) US7138723B2 (ko)
EP (1) EP1528593B1 (ko)
JP (1) JP4299783B2 (ko)
KR (1) KR100630588B1 (ko)
CN (1) CN100401486C (ko)
DE (1) DE60233077D1 (ko)
TW (1) TWI234827B (ko)
WO (1) WO2004015758A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310570B (zh) * 2005-11-18 2010-11-10 日本电气株式会社 安装基板以及电子设备
KR100780691B1 (ko) * 2006-03-29 2007-11-30 주식회사 하이닉스반도체 폴딩 칩 플래나 스택 패키지
US9114004B2 (en) 2010-10-27 2015-08-25 Iridium Medical Technology Co, Ltd. Flexible artificial retina devices
US8530265B2 (en) 2010-10-27 2013-09-10 National Tsing Hua University Method of fabricating flexible artificial retina devices
US8954156B2 (en) 2010-10-27 2015-02-10 National Tsing Hua University Methods and apparatuses for configuring artificial retina devices
AU2011367826B2 (en) * 2011-05-06 2015-12-17 Iridium Medical Technology Co., Ltd. Non-planar chip assembly
US8613135B2 (en) 2011-05-06 2013-12-24 National Tsing Hua University Method for non-planar chip assembly
US9155881B2 (en) 2011-05-06 2015-10-13 Iridium Medical Technology Co, Ltd. Non-planar chip assembly
TWI507182B (zh) * 2011-10-26 2015-11-11 Iridium Medical Technology Co Ltd 用以製造可撓性人工視網膜裝置的方法
TWI473220B (zh) * 2012-01-10 2015-02-11 Xintec Inc 半導體堆疊結構及其製法
KR101833155B1 (ko) * 2013-12-19 2018-02-27 인텔 코포레이션 플렉시블하게-랩핑된 집적 회로 다이
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
CN107112317B (zh) * 2014-12-24 2019-07-05 日本精工株式会社 功率半导体模块以及使用其的电动助力转向装置
KR20170060372A (ko) * 2015-11-24 2017-06-01 에스케이하이닉스 주식회사 휘어진 칩을 이용한 플렉서블 패키지
US20210343574A1 (en) * 2020-04-29 2021-11-04 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244625A (ja) * 1988-03-26 1989-09-29 Mitsubishi Electric Corp 半導体装置
JP3227589B2 (ja) * 1992-12-24 2001-11-12 株式会社日立製作所 半導体装置
US6255599B1 (en) * 1997-08-18 2001-07-03 Ibm Relocating the neutral plane in a PBGA substrate to eliminate chip crack and interfacial delamination
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
JPH11345823A (ja) * 1998-05-29 1999-12-14 Sony Corp 半導体チップのフリップチップ実装方法及び実装治具
JP3168987B2 (ja) * 1998-07-09 2001-05-21 日本電気株式会社 表面実装型半導体装置の実装構造
TW452982B (en) * 1998-10-05 2001-09-01 Seiko Epson Corp Semiconductor device and method for producing the same
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP4321926B2 (ja) * 1999-10-19 2009-08-26 富士通株式会社 半導体装置並びに半導体集積装置及びその製造方法
JP3414342B2 (ja) * 1999-11-25 2003-06-09 日本電気株式会社 集積回路チップの実装構造および実装方法
JP3265301B2 (ja) * 2000-06-05 2002-03-11 株式会社東芝 半導体装置とその製造方法
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader

Also Published As

Publication number Publication date
EP1528593A4 (en) 2008-02-27
CN1633704A (zh) 2005-06-29
EP1528593A1 (en) 2005-05-04
TWI234827B (en) 2005-06-21
DE60233077D1 (de) 2009-09-03
WO2004015758A1 (ja) 2004-02-19
JP4299783B2 (ja) 2009-07-22
KR100630588B1 (ko) 2006-10-04
JPWO2004015758A1 (ja) 2005-12-02
CN100401486C (zh) 2008-07-09
US7138723B2 (en) 2006-11-21
US20050082684A1 (en) 2005-04-21
EP1528593B1 (en) 2009-07-22

Similar Documents

Publication Publication Date Title
JP5602685B2 (ja) マルチパッケージモジュールおよびその形成方法
US6214642B1 (en) Area array stud bump flip chip device and assembly process
KR100856609B1 (ko) 반도체장치 및 그 제조방법
KR100630588B1 (ko) 반도체 장치 및 그 제조 방법
JP5205867B2 (ja) 半導体装置及びその製造方法
US20070085218A1 (en) Flip chip package
US6552267B2 (en) Microelectronic assembly with stiffening member
JP2003124433A (ja) マルチチップパッケージ
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
US20230054020A1 (en) Semiconductor package and manufacturing method thereof
KR20040023608A (ko) 반도체장치 및 그 제조방법
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
KR20040009679A (ko) 적층형 반도체 모듈 및 그 제조방법
US8164189B2 (en) Multi-chip semiconductor device
US20080009096A1 (en) Package-on-package and method of fabricating the same
US20060091516A1 (en) Flexible leaded stacked semiconductor package
JPH10335577A (ja) 半導体装置及びその製造方法
KR102652691B1 (ko) 2개의 링 사이에 리벳팅 구조물을 갖는 반도체 패키지 및 이를 형성하는 방법
JP4565931B2 (ja) 半導体装置の製造方法
JPH09246464A (ja) 半導体装置およびその製造方法
KR19980026241A (ko) 이방성 전도막을 이용한 적층 칩 패키지
JP2002124627A (ja) 半導体装置及びその製造方法
CN214542219U (zh) 覆晶封装结构
JP2000232198A (ja) 半導体集積回路装置およびその製造方法
TW201114011A (en) Semiconductor assembly to avoid break of solder joints of POP stack

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee