JP3168987B2 - 表面実装型半導体装置の実装構造 - Google Patents
表面実装型半導体装置の実装構造Info
- Publication number
- JP3168987B2 JP3168987B2 JP19457698A JP19457698A JP3168987B2 JP 3168987 B2 JP3168987 B2 JP 3168987B2 JP 19457698 A JP19457698 A JP 19457698A JP 19457698 A JP19457698 A JP 19457698A JP 3168987 B2 JP3168987 B2 JP 3168987B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- motherboard
- mounting structure
- mounting
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Description
【０００１】
【発明の属する技術分野】本発明は表面実装型半導体装
置の実装構造に関し、特に下面に配置されたはんだボー
ルでマザーボードと電気的に接合するＢＧＡ（Ball Gri
d Array）構造およびフリップチップ構造等の半導体装
置において、反りを緩和して接続信頼性を向上させる表
面実装型半導体装置の実装構造に関する。
置の実装構造に関し、特に下面に配置されたはんだボー
ルでマザーボードと電気的に接合するＢＧＡ（Ball Gri
d Array）構造およびフリップチップ構造等の半導体装
置において、反りを緩和して接続信頼性を向上させる表
面実装型半導体装置の実装構造に関する。
【０００２】
【従来の技術】図１１は従来の表面実装型半導体装置を
示す断面図である。図１１において、半導体チップ２６
はマウント材２７を用いて中間基板２３に搭載されてい
る。半導体チップ２６は封止樹脂２５を用いて保護され
ている。中間基板２３の裏面にはマトリクス状にはんだ
ボール２２が形成されて半導体装置２１が構成されてい
る。（以下、封止樹脂の有無に関わらず半導体チップが
搭載された中間基板を半導体装置と呼ぶ）
示す断面図である。図１１において、半導体チップ２６
はマウント材２７を用いて中間基板２３に搭載されてい
る。半導体チップ２６は封止樹脂２５を用いて保護され
ている。中間基板２３の裏面にはマトリクス状にはんだ
ボール２２が形成されて半導体装置２１が構成されてい
る。（以下、封止樹脂の有無に関わらず半導体チップが
搭載された中間基板を半導体装置と呼ぶ）
【０００３】一方、マザーボード２４には基板パッド２
８が形成されており、はんだボール２２と基板パッド２
８を位置合わせして、リフロー加熱によりはんだボール
２２を溶融してはんだ接合することにより、半導体チッ
プ２６とマザーボード２４とを電気的に接続している。
一般に、この種の半導体装置は、各材料の熱膨張係数の
違いや封止樹脂の収縮によって全体が複雑に反っている
ことが多く、はんだボール２２とマザーボード上の基板
パッド２８を接合する際には、様々な工夫がなされてき
た。
８が形成されており、はんだボール２２と基板パッド２
８を位置合わせして、リフロー加熱によりはんだボール
２２を溶融してはんだ接合することにより、半導体チッ
プ２６とマザーボード２４とを電気的に接続している。
一般に、この種の半導体装置は、各材料の熱膨張係数の
違いや封止樹脂の収縮によって全体が複雑に反っている
ことが多く、はんだボール２２とマザーボード上の基板
パッド２８を接合する際には、様々な工夫がなされてき
た。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、半導体装置が半導体チップ側に凹状に
反るか凸状に反るかは不明であり、また半導体装置によ
って反り量にばらつきがあるため、低コストかつ安定し
たはんだボール実装ができないという問題があった。
半導体装置では、半導体装置が半導体チップ側に凹状に
反るか凸状に反るかは不明であり、また半導体装置によ
って反り量にばらつきがあるため、低コストかつ安定し
たはんだボール実装ができないという問題があった。
【０００５】図１１は半導体装置が半導体チップ側に凹
状に反った半導体装置の例であり、図１２は半導体装置
が半導体チップ側に凸状に反った半導体装置の例であ
る。はんだボール２２と基板パッド２８を位置合わせし
てリフロー加熱により接合する際に、図１１に示すよう
な半導体チップ側に凹状に反った半導体装置では、外周
部のはんだボール２２が、図１２に示すような半導体チ
ップ側に凸状に反った半導体装置２１では、中央部のは
んだボール２２が浮き上がってしまい、規定のリフロー
時間内に、はんだボール２２と基板パッド２８が十分に
接合できず、半導体チップ２６とマザーボード２４との
電気的接続信頼性が不十分となる恐れがあった。
状に反った半導体装置の例であり、図１２は半導体装置
が半導体チップ側に凸状に反った半導体装置の例であ
る。はんだボール２２と基板パッド２８を位置合わせし
てリフロー加熱により接合する際に、図１１に示すよう
な半導体チップ側に凹状に反った半導体装置では、外周
部のはんだボール２２が、図１２に示すような半導体チ
ップ側に凸状に反った半導体装置２１では、中央部のは
んだボール２２が浮き上がってしまい、規定のリフロー
時間内に、はんだボール２２と基板パッド２８が十分に
接合できず、半導体チップ２６とマザーボード２４との
電気的接続信頼性が不十分となる恐れがあった。
【０００６】また、すべてのはんだボール２２と基板パ
ッド２８が十分に接合するようにリフロー時間を十分長
くした場合には、図１３に示すように一部のはんだボー
ル２２がつぶれてしまい、基板パッド２８の上に規定通
りに乗らないという問題があった。また、半導体装置の
中間基板の下面にマトリクス状に配置されたはんだボー
ルでマザーボードと接合するＢＧＡ構造およびフリップ
チップ構造等の表面実装型半導体装置においては、マザ
ーボード２４に設けられた基板パッド２８と半導体装置
にマトリクス状に配置されたはんだボール２２とを位置
合わせするための位置決め装置が必要になり、従来の表
面実装型半導体装置に比べてコスト高になるという問題
があった。
ッド２８が十分に接合するようにリフロー時間を十分長
くした場合には、図１３に示すように一部のはんだボー
ル２２がつぶれてしまい、基板パッド２８の上に規定通
りに乗らないという問題があった。また、半導体装置の
中間基板の下面にマトリクス状に配置されたはんだボー
ルでマザーボードと接合するＢＧＡ構造およびフリップ
チップ構造等の表面実装型半導体装置においては、マザ
ーボード２４に設けられた基板パッド２８と半導体装置
にマトリクス状に配置されたはんだボール２２とを位置
合わせするための位置決め装置が必要になり、従来の表
面実装型半導体装置に比べてコスト高になるという問題
があった。
【０００７】特開平８−１２５０６２号公報には、中間
基板のはんだボールの高さを半導体装置外側のはんだボ
ールほど高くして、すべてのはんだボールの頂点をほぼ
同一平面上にすることによって、中間基板の外周部が反
っても、リフロー加熱によるはんだ付けの際に、すべて
のはんだボールと基板パッドがほぼ同様に接触してはん
だバンプ接合の信頼性を向上させる方法が記載されてい
る。しかし、この方法には以下のような問題点がある。
基板のはんだボールの高さを半導体装置外側のはんだボ
ールほど高くして、すべてのはんだボールの頂点をほぼ
同一平面上にすることによって、中間基板の外周部が反
っても、リフロー加熱によるはんだ付けの際に、すべて
のはんだボールと基板パッドがほぼ同様に接触してはん
だバンプ接合の信頼性を向上させる方法が記載されてい
る。しかし、この方法には以下のような問題点がある。
【０００８】第一に、ＢＧＡ等の半導体装置が常にチッ
プ側に凹状に反るとは限らないことが挙げられる。第二
に、ＢＧＡ等の半導体装置が極端にチップ側に凹状に反
った場合、外周部のはんだボールのはんだ量を極端に増
やすことになり、外周部のはんだボールに対応する基板
側パッドの幅まで変更する必要が生じる恐れがある。
プ側に凹状に反るとは限らないことが挙げられる。第二
に、ＢＧＡ等の半導体装置が極端にチップ側に凹状に反
った場合、外周部のはんだボールのはんだ量を極端に増
やすことになり、外周部のはんだボールに対応する基板
側パッドの幅まで変更する必要が生じる恐れがある。
【０００９】第三に、ＢＧＡ等の半導体装置の反り量を
予測することは難しく、はんだボール高さ調節のための
はんだ量は加減できても、前提となるはんだボールの最
適な高さを設定することは難しい。第四に、半導体装置
の反り量はロットによってばらつきがあるために、はん
だ量の加減によってはんだボール高さを調節することは
実際上は非常に難しいと考えられる。
予測することは難しく、はんだボール高さ調節のための
はんだ量は加減できても、前提となるはんだボールの最
適な高さを設定することは難しい。第四に、半導体装置
の反り量はロットによってばらつきがあるために、はん
だ量の加減によってはんだボール高さを調節することは
実際上は非常に難しいと考えられる。
【００１０】一般に、半導体チップを封止樹脂で保護す
るタイプの半導体装置は、封止樹脂と中間基板の熱膨張
係数の違い、半導体チップと中間基板の熱膨張係数の違
い、および封止樹脂の収縮が原因で中間基板は複雑な反
り方をする。例えば、半導体チップがマウントされた部
分は半導体チップ側に凸状に反り、半導体チップがなく
封止樹脂と中間基板が接着している部分は半導体チップ
側に凹状に反る等である。このために、特開平８−１２
５０６２号公報に示されているように、はんだ量の加減
によりはんだボールの高さを変えて均等にはんだ接合し
ようとしても、反りのばらつきに応じてはんだ量を他段
階に変えることは時間がかかり高コスト化になるため実
用的ではないという問題点があった。
るタイプの半導体装置は、封止樹脂と中間基板の熱膨張
係数の違い、半導体チップと中間基板の熱膨張係数の違
い、および封止樹脂の収縮が原因で中間基板は複雑な反
り方をする。例えば、半導体チップがマウントされた部
分は半導体チップ側に凸状に反り、半導体チップがなく
封止樹脂と中間基板が接着している部分は半導体チップ
側に凹状に反る等である。このために、特開平８−１２
５０６２号公報に示されているように、はんだ量の加減
によりはんだボールの高さを変えて均等にはんだ接合し
ようとしても、反りのばらつきに応じてはんだ量を他段
階に変えることは時間がかかり高コスト化になるため実
用的ではないという問題点があった。
【００１１】一般に、ＢＧＡ構造およびフリップチップ
構造等の半導体装置は、半導体装置の２辺または４辺か
ら突き出された金属リードフレームによってマザーボー
ドと接合する従来の半導体装置と異なり、すべてのはん
だ接合部分を目視検査することができないため、接続信
頼性の検査には多大な時間とコストを要する。小型化、
高密度化のためにはんだボールの直径がより小さくな
り、はんだバンプの間隔がより小さくなった場合にはさ
らに時間とコストがかかり、低コストで安定したはんだ
ボール実装を行うことはますます重要な課題となる。上
記の点に鑑み、本発明は、半導体装置がどのように反っ
ていても、低コストでかつ安定したはんだボール実装を
可能にした表面実装型半導体装置の実装構造を提供する
ことを目的とする。
構造等の半導体装置は、半導体装置の２辺または４辺か
ら突き出された金属リードフレームによってマザーボー
ドと接合する従来の半導体装置と異なり、すべてのはん
だ接合部分を目視検査することができないため、接続信
頼性の検査には多大な時間とコストを要する。小型化、
高密度化のためにはんだボールの直径がより小さくな
り、はんだバンプの間隔がより小さくなった場合にはさ
らに時間とコストがかかり、低コストで安定したはんだ
ボール実装を行うことはますます重要な課題となる。上
記の点に鑑み、本発明は、半導体装置がどのように反っ
ていても、低コストでかつ安定したはんだボール実装を
可能にした表面実装型半導体装置の実装構造を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明は、半導体装置の
下面に備えられたはんだボールによりマザーボードに接
続される表面実装型半導体装置の実装構造であって、前
記マザーボードと前記半導体装置の間には、前記はんだ
ボールのリフロー時に前記半導体装置を前記マザーボー
ドと離間した状態で支持する支持部を有する表面実装用
治具が前記半導体装置の縁部に設けられているととも
に、前記支持部が前記マザーボードに対して所定の傾き
を有し、前記半導体装置の反り量に応じて、前記支持部
による前記半導体装置の支持点が変化することを特徴と
する。また、前記表面実装用治具は複数個存在し、各表
面実装用治具の前記支持部が球面状であることが好まし
い。このように、本発明は、マザーボードと半導体装置
の間に、マザーボードに対して所定の傾きを有する支持
部を有する表面実装用治具を前記半導体装置の縁部に設
け、半導体装置が反って、マザーボードに平行な方向の
長さが短くなった場合においても、支持部による半導体
装置の支持点が変化する構成としている。このため、例
えば、半導体装置がチップ側に凸状に大きく反っても、
マザーボードから支持部による半導体装置の支持点まで
の高さが低くなり、中央部のはんだボールの高さはある
一定以上高くならない。そのため、リフロー加熱の時間
を長くしてはんだ接合、またはリフロー加熱の温度を高
くしてはんだ接合することによって、はんだボールが十
分に溶融してもマザーボードと半導体装置の間隔は一定
に保たれる。従って、半導体装置が半導体チップに対し
てどちら側に反っていたとしても、また、複雑な反り方
をしていても、あるいはロットによって半導体装置の反
り量にばらつきがあったとしても、中央部のはんだボー
ルの高さを一定に保つことができるため、低コストかつ
安定したはんだボール実装が可能になるという効果が得
られる。
下面に備えられたはんだボールによりマザーボードに接
続される表面実装型半導体装置の実装構造であって、前
記マザーボードと前記半導体装置の間には、前記はんだ
ボールのリフロー時に前記半導体装置を前記マザーボー
ドと離間した状態で支持する支持部を有する表面実装用
治具が前記半導体装置の縁部に設けられているととも
に、前記支持部が前記マザーボードに対して所定の傾き
を有し、前記半導体装置の反り量に応じて、前記支持部
による前記半導体装置の支持点が変化することを特徴と
する。また、前記表面実装用治具は複数個存在し、各表
面実装用治具の前記支持部が球面状であることが好まし
い。このように、本発明は、マザーボードと半導体装置
の間に、マザーボードに対して所定の傾きを有する支持
部を有する表面実装用治具を前記半導体装置の縁部に設
け、半導体装置が反って、マザーボードに平行な方向の
長さが短くなった場合においても、支持部による半導体
装置の支持点が変化する構成としている。このため、例
えば、半導体装置がチップ側に凸状に大きく反っても、
マザーボードから支持部による半導体装置の支持点まで
の高さが低くなり、中央部のはんだボールの高さはある
一定以上高くならない。そのため、リフロー加熱の時間
を長くしてはんだ接合、またはリフロー加熱の温度を高
くしてはんだ接合することによって、はんだボールが十
分に溶融してもマザーボードと半導体装置の間隔は一定
に保たれる。従って、半導体装置が半導体チップに対し
てどちら側に反っていたとしても、また、複雑な反り方
をしていても、あるいはロットによって半導体装置の反
り量にばらつきがあったとしても、中央部のはんだボー
ルの高さを一定に保つことができるため、低コストかつ
安定したはんだボール実装が可能になるという効果が得
られる。
【００１３】
【００１４】表面実装用治具は、半導体装置をマザーボ
ード上に位置決めする機能を有することが好ましい。こ
れにより、はんだボールと基板パッドの位置合わせに要
する時間が大幅に短縮できる。本発明に係る表面実装型
半導体装置の実装構造においては、半導体装置が二段以
上積層され、各半導体装置間に表面実装用治具が介在し
ていても差し支えない。 さらに、本発明に係る表面実
装型半導体装置の実装構造においては、半導体装置がベ
アチップ型の構造を有していても差し支えない。
ード上に位置決めする機能を有することが好ましい。こ
れにより、はんだボールと基板パッドの位置合わせに要
する時間が大幅に短縮できる。本発明に係る表面実装型
半導体装置の実装構造においては、半導体装置が二段以
上積層され、各半導体装置間に表面実装用治具が介在し
ていても差し支えない。 さらに、本発明に係る表面実
装型半導体装置の実装構造においては、半導体装置がベ
アチップ型の構造を有していても差し支えない。
【００１５】
【発明の実施の形態】以下、図面により本発明について
詳細に説明するが、本発明は以下の実施形態例のみに限
定されるものではない。図１は、本発明の表面実装型半
導体装置の実装構造の実施形態例を示す断面図である。
図２は、本発明の表面実装型半導体装置の実装構造の実
施形態例をチップ側から見た模式図、図３は、実施形態
の実装構造に用いられる表面実装用治具の斜視図、図４
は、本発明の表面実装型半導体装置の実装構造を曲率の
強い中間基板を有する半導体装置に適用した例を示す断
面図である。
詳細に説明するが、本発明は以下の実施形態例のみに限
定されるものではない。図１は、本発明の表面実装型半
導体装置の実装構造の実施形態例を示す断面図である。
図２は、本発明の表面実装型半導体装置の実装構造の実
施形態例をチップ側から見た模式図、図３は、実施形態
の実装構造に用いられる表面実装用治具の斜視図、図４
は、本発明の表面実装型半導体装置の実装構造を曲率の
強い中間基板を有する半導体装置に適用した例を示す断
面図である。
【００１６】図１及び図２に示すように、基板パッド８
を有するマザーボード４には中間基板３を支持するため
の表面実装用治具１が設けられている。一方、マウント
材７によって半導体チップ６が接合された中間基板３の
裏面にはマトリクス状に配置されたはんだボール２が形
成されている。図１〜図３において、符号１ａは表面実
装用治具１の中間基板支持部（半導体装置の縁部と接す
る面）、符号１ｂは表面実装用治具１の頂点を示してい
る。図１〜図３に示すように、表面実装用治具１及び中
間基板支持部１ａは球面状になっている。中間基板３と
マザーボード４を接合する場合、リフロー加熱の時間を
長くしたり温度を高くして十分にはんだボール２を溶融
することで中間基板３とマザーボード４を接合する。こ
の接合の際、表面実装用治具１により中間基板３の４辺
を支持することにより、はんだボール２がつぶれて基板
パッド８からはみ出す等の不良が回避できる。
を有するマザーボード４には中間基板３を支持するため
の表面実装用治具１が設けられている。一方、マウント
材７によって半導体チップ６が接合された中間基板３の
裏面にはマトリクス状に配置されたはんだボール２が形
成されている。図１〜図３において、符号１ａは表面実
装用治具１の中間基板支持部（半導体装置の縁部と接す
る面）、符号１ｂは表面実装用治具１の頂点を示してい
る。図１〜図３に示すように、表面実装用治具１及び中
間基板支持部１ａは球面状になっている。中間基板３と
マザーボード４を接合する場合、リフロー加熱の時間を
長くしたり温度を高くして十分にはんだボール２を溶融
することで中間基板３とマザーボード４を接合する。こ
の接合の際、表面実装用治具１により中間基板３の４辺
を支持することにより、はんだボール２がつぶれて基板
パッド８からはみ出す等の不良が回避できる。
【００１７】また、図２に示すように、マザーボード４
に設けられた表面実装用治具１により、中間基板３をマ
ザーボード４の所定の位置に容易に配置することができ
る。このため、高価な位置決め装置は不要になり低コス
トでかつ安定したはんだボール実装が可能になる。
に設けられた表面実装用治具１により、中間基板３をマ
ザーボード４の所定の位置に容易に配置することができ
る。このため、高価な位置決め装置は不要になり低コス
トでかつ安定したはんだボール実装が可能になる。
【００１８】ＢＧＡ構造及びフリップチップ構造等の半
導体装置においては、すべてのはんだ接合部分を目視検
査することができない。特に、半導体装置の中央部付近
のはんだボール群２を直接目視することはできない。例
えば、半導体チップ側に凸状に反った半導体装置の場合
は、中央部のはんだボール群２が浮き上がりやすく、接
続不良を生じやすいが、はんだボール群２を直接目視す
ることができないため不良を発見しにくい。
導体装置においては、すべてのはんだ接合部分を目視検
査することができない。特に、半導体装置の中央部付近
のはんだボール群２を直接目視することはできない。例
えば、半導体チップ側に凸状に反った半導体装置の場合
は、中央部のはんだボール群２が浮き上がりやすく、接
続不良を生じやすいが、はんだボール群２を直接目視す
ることができないため不良を発見しにくい。
【００１９】球面状の表面実装用治具１を用いれば、半
導体装置が反ってマザーボードと平行な方向が短くなる
と、治具１（中間基板支持部１ａ）による中間基板の支
持点が変化し、マザーボード４から支持点までの高さ１
ｃが変化する。すなわち、図４に示すように、半導体装
置が半導体チップ側に凸状に大きく反った場合には、マ
ザーボード４から中間基板支持点までの高さ１ｃが図１
に比べて低くなり、中央部のはんだボール群２の高さは
ほぼ一定になる。従って、本発明の半導体装置の実装構
造のようにマザーボード４上に表面実装用治具１を設け
れば、様々な反り量の半導体装置を安定して搭載できる
ために、低コストかつ安定したはんだボール実装ができ
るという効果が得られる。
導体装置が反ってマザーボードと平行な方向が短くなる
と、治具１（中間基板支持部１ａ）による中間基板の支
持点が変化し、マザーボード４から支持点までの高さ１
ｃが変化する。すなわち、図４に示すように、半導体装
置が半導体チップ側に凸状に大きく反った場合には、マ
ザーボード４から中間基板支持点までの高さ１ｃが図１
に比べて低くなり、中央部のはんだボール群２の高さは
ほぼ一定になる。従って、本発明の半導体装置の実装構
造のようにマザーボード４上に表面実装用治具１を設け
れば、様々な反り量の半導体装置を安定して搭載できる
ために、低コストかつ安定したはんだボール実装ができ
るという効果が得られる。
【００２０】
【００２１】
【００２２】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。上
記の実施の形態における表面実装用治具１の位置は、中
間基板３を支えることのできる位置ならどこでもかまわ
ない。また、上記の実施の形態に用いられる半導体装置
は、図５および図６のように、半導体装置の中間基板３
の下面に設けられたはんだボール２が必ずしもマトリク
ス状に配置されていなくても差し支えない。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。上
記の実施の形態における表面実装用治具１の位置は、中
間基板３を支えることのできる位置ならどこでもかまわ
ない。また、上記の実施の形態に用いられる半導体装置
は、図５および図６のように、半導体装置の中間基板３
の下面に設けられたはんだボール２が必ずしもマトリク
ス状に配置されていなくても差し支えない。
【００２３】さらに上記の実施の形態に用いられる半導
体装置は、例えばベアチップのように、パッケージでな
くてもかまわない。また、はんだボール２で接合される
相手は、マザーボード４のような回路基板でなくてもか
まわない。例えば図７のように、他の半導体装置にはん
だボール接合する場合も含まれる。上記のいずれの場合
であっても、低コストかつ安定したはんだボール実装が
可能という同じ効果が得られる。
体装置は、例えばベアチップのように、パッケージでな
くてもかまわない。また、はんだボール２で接合される
相手は、マザーボード４のような回路基板でなくてもか
まわない。例えば図７のように、他の半導体装置にはん
だボール接合する場合も含まれる。上記のいずれの場合
であっても、低コストかつ安定したはんだボール実装が
可能という同じ効果が得られる。
【００２４】
【実施例】以下、本発明を実施例により具体的に説明す
るが、本発明は以下の実施例のみに限定されるものでは
ない。本例は、図８ないし図１０に示すように、マザー
ボード４上に設けられた表面実装用治具１を面取りした
直方体状の治具で構成した例である。図８に示した半導
体装置は、半導体チップ６を搭載した４０mm□の半導体
装置と表面実装用治具１を設けたマザーボード４とから
なる。半導体装置は、２８mm□の半導体チップ６が銀ペ
ースト７によって中間基板３にマウントされている。中
間基板３の裏面には直径３００μｍのはんだボール２が
マトリクス状に形成されており、はんだボール２は外周
部のはんだボール群と中央部のはんだボール群とからな
る。なお、本例の半導体装置は半導体チップの６の側に
凸状に反っていた。また、基板パッド８が形成されたマ
ザーボード４には、図１０に示すような面取りした直方
体状の治具１が設けられている。
るが、本発明は以下の実施例のみに限定されるものでは
ない。本例は、図８ないし図１０に示すように、マザー
ボード４上に設けられた表面実装用治具１を面取りした
直方体状の治具で構成した例である。図８に示した半導
体装置は、半導体チップ６を搭載した４０mm□の半導体
装置と表面実装用治具１を設けたマザーボード４とから
なる。半導体装置は、２８mm□の半導体チップ６が銀ペ
ースト７によって中間基板３にマウントされている。中
間基板３の裏面には直径３００μｍのはんだボール２が
マトリクス状に形成されており、はんだボール２は外周
部のはんだボール群と中央部のはんだボール群とからな
る。なお、本例の半導体装置は半導体チップの６の側に
凸状に反っていた。また、基板パッド８が形成されたマ
ザーボード４には、図１０に示すような面取りした直方
体状の治具１が設けられている。
【００２５】まず、図９に示すように、面取りされた直
方体状の治具１が設けられたマザーボード４上に半導体
装置を載せる。この時、半導体装置の中間基板３が治具
１の中間基板ガイド部兼中間基板支持部１ａにガイドさ
れるため、はんだボール２とマザーボード４に形成され
た基板パッド８の位置合わせに要する時間が約５分の１
に短縮できた。なお、半導体装置の中間基板３には同じ
大きさのはんだボール２がマトリクス状に形成されてい
るが、中間基板３が治具１に当たって支持するためにこ
の段階ではどのはんだボール２もマザーボード４に接触
していない。
方体状の治具１が設けられたマザーボード４上に半導体
装置を載せる。この時、半導体装置の中間基板３が治具
１の中間基板ガイド部兼中間基板支持部１ａにガイドさ
れるため、はんだボール２とマザーボード４に形成され
た基板パッド８の位置合わせに要する時間が約５分の１
に短縮できた。なお、半導体装置の中間基板３には同じ
大きさのはんだボール２がマトリクス状に形成されてい
るが、中間基板３が治具１に当たって支持するためにこ
の段階ではどのはんだボール２もマザーボード４に接触
していない。
【００２６】ここで、マザーボード４上に設けられた表
面実装用治具１は、切削加工しやすい材料として真鍮を
用いている。図１０に示すように、表面実装治具１の中
間基板支持部１ａの支持部の傾き角１ｅは６０度になる
ように面取りされている。この傾き角は、半導体装置が
反ってマザーボードに平行に１０μｍ短くなることによ
って、半導体装置がマザーボード４側に全体的に１７μ
ｍ沈む角度であり、１０個の半導体装置の反りの曲率か
ら求めた。実際に、反りにばらつきのある半導体装置を
載せても、中央部のはんだボール群とマザーボード４と
の距離はほぼ等しくなることが確認されている。
面実装用治具１は、切削加工しやすい材料として真鍮を
用いている。図１０に示すように、表面実装治具１の中
間基板支持部１ａの支持部の傾き角１ｅは６０度になる
ように面取りされている。この傾き角は、半導体装置が
反ってマザーボードに平行に１０μｍ短くなることによ
って、半導体装置がマザーボード４側に全体的に１７μ
ｍ沈む角度であり、１０個の半導体装置の反りの曲率か
ら求めた。実際に、反りにばらつきのある半導体装置を
載せても、中央部のはんだボール群とマザーボード４と
の距離はほぼ等しくなることが確認されている。
【００２７】続いて、リフロー加熱の時間を従来の１．
５倍にすることにより、はんだボール２を十分に溶融さ
せ、半導体装置をマザーボード４にはんだ接合した。こ
の時、マザーボード４上の基板パッド８に規定通りには
んだ接合されていることが、超音波探傷装置により確認
された。また、電気的な信頼性試験においても良好なは
んだ接合状態であることが確認された。
５倍にすることにより、はんだボール２を十分に溶融さ
せ、半導体装置をマザーボード４にはんだ接合した。こ
の時、マザーボード４上の基板パッド８に規定通りには
んだ接合されていることが、超音波探傷装置により確認
された。また、電気的な信頼性試験においても良好なは
んだ接合状態であることが確認された。
【００２８】
【００２９】
【００３０】なお、本発明は上記実施例に限定されず、
本発明の技術思想の範囲内において、実施例は適宜変更
され得ることは明らかである。
本発明の技術思想の範囲内において、実施例は適宜変更
され得ることは明らかである。
【００３１】
【発明の効果】以上詳細に説明した通り、本発明の表面
実装型半導体装置の実装構造を用いることで、半導体装
置の反り量、反りの向きに関わらず、中央部のはんだボ
ールの高さを一定に保つことができ、電気的接続信頼性
の高い、低コストで安定したはんだボール実装が実現で
きる。
実装型半導体装置の実装構造を用いることで、半導体装
置の反り量、反りの向きに関わらず、中央部のはんだボ
ールの高さを一定に保つことができ、電気的接続信頼性
の高い、低コストで安定したはんだボール実装が実現で
きる。
【図１】 本発明の表面実装型半導体装置の実装構造の
実施形態例を示す断面図である。
実施形態例を示す断面図である。
【図２】 本発明の表面実装型半導体装置の実装構造の
実施形態例をチップ側から見た模式図である。
実施形態例をチップ側から見た模式図である。
【図３】 実施形態に用いられる表面実装用治具の斜視
図である。
図である。
【図４】 本発明の表面実装型半導体装置の実装構造を
曲率の強い中間基板を有する半導体装置に適用した例を
示す断面図である。
曲率の強い中間基板を有する半導体装置に適用した例を
示す断面図である。
【図５】 実施形態例を説明するための模式図である。
【図６】 実施形態例を説明するための模式図である。
【図７】 実施形態例を説明するための模式図である。
【図８】 実施例の形態を示す断面図である。
【図９】 実施例の形態を示す模式図である。
【図１０】 実施例の形態を示す斜視図である。
【図１１】 従来の半導体装置の構造を示す断面図であ
る。
る。
【図１２】 従来の半導体装置の構造を示す断面図であ
る。
る。
【図１３】 従来の半導体装置を説明するための模式図
である。
である。
１ 表面実装用治具 １ａ 中間基板支持部 １ｂ 治具の頂点 １ｃ 中間基板支持点の高さ １ｅ 支持部の傾き角 ２ はんだボール ３ 中間基板 ４ マザーボード ５ 封止樹脂 ６ 半導体チップ ７ マウント材 ８ 基板パッド
Claims (5)
- 【請求項１】半導体装置の下面に備えられたはんだボー
ルによりマザーボードに接続される表面実装型半導体装
置の実装構造であって、 前記マザーボードと前記半導
体装置の間には、前記はんだボールのリフロー時に前記
半導体装置を前記マザーボードと離間した状態で支持す
る支持部を有する表面実装用治具が前記半導体装置の縁
部に設けられているとともに、 前記支持部が前記マザ
ーボードに対して所定の傾きを有し、前記半導体装置の
反り量に応じて、前記支持部による前記半導体装置の支
持点が変化することを特徴とする表面実装型半導体装置
の実装構造。 - 【請求項２】前記表面実装用治具は複数の治具からな
り、各表面実装用治具の前記支持部が球面状であること
を特徴とする請求項１記載の表面実装型半導体装置の実
装構造。 - 【請求項３】前記表面実装用治具は、半導体装置をマザ
ーボード上に位置決めする機能を有することを特徴とす
る請求項１または２に記載の表面実装型半導体装置の実
装構造。 - 【請求項４】前記半導体装置が二段以上積層され、各半
導体装置間には前記表面実装用治具が介在していること
を特徴とする請求項１ないし３のいずれか一項に記載の
表面実装型半導体装置の実装構造。 - 【請求項５】前記半導体装置がベアチップ型の構造を有
することを特徴とする請求項１ないし４のいずれか一項
に記載の表面実装型半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19457698A JP3168987B2 (ja) | 1998-07-09 | 1998-07-09 | 表面実装型半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19457698A JP3168987B2 (ja) | 1998-07-09 | 1998-07-09 | 表面実装型半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031316A JP2000031316A (ja) | 2000-01-28 |
| JP3168987B2 true JP3168987B2 (ja) | 2001-05-21 |
Family
ID=16326845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19457698A Expired - Fee Related JP3168987B2 (ja) | 1998-07-09 | 1998-07-09 | 表面実装型半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168987B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408616B1 (ko) * | 2000-03-21 | 2003-12-03 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말 |
| JP3878430B2 (ja) * | 2001-04-06 | 2007-02-07 | 株式会社ルネサステクノロジ | 半導体装置 |
| DE60233077D1 (de) | 2002-08-09 | 2009-09-03 | Fujitsu Microelectronics Ltd | Halbleiterbauelement und verfahren zu seiner herstellung |
| JP2007266111A (ja) * | 2006-03-27 | 2007-10-11 | Sharp Corp | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 |
-
1998
- 1998-07-09 JP JP19457698A patent/JP3168987B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031316A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5271088B2 (ja) | 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法 | |
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| JP3718039B2 (ja) | 半導体装置およびそれを用いた電子装置 | |
| JPH09260428A (ja) | 半導体装置及びその実装方法 | |
| JP3864259B2 (ja) | 基板接合ｃ４ハンダ・ボールの疲労寿命の延長 | |
| JP2011171427A (ja) | 積層型半導体装置 | |
| JP3168987B2 (ja) | 表面実装型半導体装置の実装構造 | |
| JP2008060483A (ja) | 半導体装置の実装構造体およびその製造方法 | |
| US7994428B2 (en) | Electronic carrier board | |
| KR100298829B1 (ko) | 칩 사이즈 패키지의 솔더 접합 구조 및 방법 | |
| JPH0817972A (ja) | 部品の接続構造及びその製造方法 | |
| JP2007027576A (ja) | 半導体装置 | |
| JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
| JP2008124363A (ja) | 半導体装置 | |
| JP4606376B2 (ja) | 半導体装置 | |
| JP2007067129A (ja) | 半導体装置の実装構造 | |
| JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
| JP2004165511A (ja) | Ｃｓｐ接続方法 | |
| WO2021261013A1 (ja) | 電子制御装置および電子制御装置の製造方法 | |
| JPH10116927A (ja) | 接続端子及びその形成方法 | |
| JPH08191128A (ja) | 電子装置 | |
| JPH08316619A (ja) | プリント配線板及びその製造方法 | |
| JP3242858B2 (ja) | コネクタ及びその製造方法 | |
| JP3757895B2 (ja) | 半導体装置 | |
| JP3895465B2 (ja) | 基板の実装方法、基板の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000822 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |