CN106847710B - 集成有供电传输系统的封装件的封装方法 - Google Patents

集成有供电传输系统的封装件的封装方法 Download PDF

Info

Publication number
CN106847710B
CN106847710B CN201710124760.7A CN201710124760A CN106847710B CN 106847710 B CN106847710 B CN 106847710B CN 201710124760 A CN201710124760 A CN 201710124760A CN 106847710 B CN106847710 B CN 106847710B
Authority
CN
China
Prior art keywords
metal connecting
connecting pole
power transmission
carrier
transmission system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710124760.7A
Other languages
English (en)
Other versions
CN106847710A (zh
Inventor
林章申
林正忠
何志宏
周祖源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710124760.7A priority Critical patent/CN106847710B/zh
Publication of CN106847710A publication Critical patent/CN106847710A/zh
Priority to PCT/CN2017/095386 priority patent/WO2018157546A1/zh
Application granted granted Critical
Publication of CN106847710B publication Critical patent/CN106847710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

本发明提供一种集成有供电传输系统的封装件的封装方法，包括如下步骤：1）提供一载体；2）采用电镀工艺在载体表面形成第一金属连接柱；3）将有源模块及无源模块设置于载体形成有第一金属连接柱的表面上，并在有源模块及所述无源模块表面形成第二金属连接柱；4）将第一金属连接柱、有源模块、无源模块及第二金属连接柱封装成型；5）在塑封材料表面形成再布线层；6）将用电芯片设置于再布线层表面，用电芯片经由多个微凸块实现与低电压供电轨道的对接；7）剥离载体，形成与第一金属连接柱相连接的焊料凸块。本发明通过使用三维芯片堆叠技术，提高了电力输送效率，增加了不同电压轨道的可用数量。

Description

集成有供电传输系统的封装件的封装方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种集成有供电传输系统的封装件的封装方法。
背景技术
所有的计算和通信系统都需要供电传输系统。供电传输系统会将电源的高电压转换成系统中离散器件所需的许多不同的低电压。供电传输系统的效率决定了向下转换的电力损失，而供电轨道数决定了可支持的离散电压供应或器件的数量。
目前的供电技术面临着如下挑战：
一、随着过程中节点的收缩，设备电压的减小，电力输送的效率会随之降低，使功率消耗更大。
二、添加更多的供电轨道需要复制更多的供电组件，如增加元件数量、增大电路板尺寸、增加电路板的层数、加大系统体积、成本和重量。
三、由于再布线层的线距、线宽的限制，需要增加封装尺寸。
因此，如何提高电力输送效率，增加不同电压轨道的可用数量，已成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术，本发明的目的在于提供一种集成有供电传输系统的封装件的封装方法，用于解决现有技术中的种种问题。
为实现上述目的及其他相关目的，本发明提供一种上述集成有供电传输系统的封装件的封装方法，所述封装方法包括以下步骤：
1)提供一载体；
2)采用电镀工艺在所述载体表面第一金属连接柱；
3)将有源模块及无源模块设置于所述载体形成有所述第一金属连接柱的表面上，并在所述有源模块及所述无源模块表面形成第二金属连接柱；
4)使用塑封材料将所述第一金属连接柱、所述有源模块、所述无源模块及所述第二金属连接柱封装成型，并去除部分所述塑封材料以裸露出所述第一金属连接柱及所述第二金属连接柱；
5)在所述塑封材料表面形成再布线层，所述再布线层将所述第一金属连接柱、所述有源模块及所述无源模块电连接；所述有源模块、所述无源模块及所述再布线层共同构成供电传输系统；所述供电传输系统适于将外部电源提供的高电压转换成多个不同的低电压，并提供多条低电压供电轨道；
6)提供用电芯片，将所述用电芯片设置于所述再布线层表面，所述用电芯片经由多个微凸块实现与所述低电压供电轨道的对接；
7)剥离所述载体，形成与所述第一金属连接柱相连接的焊料凸块。
可选地，步骤1)与步骤2)之间还包括在所述载体表面形成剥离层的步骤；步骤2)中，所述第一金属连接柱形成于所述剥离层表面；步骤3)中，所述有源模块及所述无源模块设置于所述剥离层表面；步骤7)中通过去除所述剥离层以剥离所述载体。
可选地，用电镀工艺在所述载体表面第一金属连接柱包括如下步骤：
2-1)在所述载体表面需要形成所述第一金属连接柱的位置或在所述载体表面需要形成所述第一金属连接柱的位置及需要设置有源模块及无源模块的位置形成虚拟焊垫；
2-2)在所述载体表面及所述虚拟焊垫表面形成光刻胶层；
2-3)在所述光刻胶层内对应于需要形成所述第一连接柱的所述虚拟焊垫的位置形成通孔，所述通孔暴露出所述虚拟焊垫；
2-4)采用电镀工艺在所述通孔内形成所述第一金属连接柱；
2-5)去除所述光刻胶层。
可选地，步骤3)中，所述有源模块的背面及所述无源模块的背面为与所述载体相结合的结合面。
可选地，所述有源模块包括控制器及降压变换器；所述无源模块包括电容、电感及电阻。
可选地，步骤4)中，使用塑封材料将所述第一金属连接柱、所述有源模块、所述无源模块及所述第二金属连接柱封装成型的方法包括：压缩成型、传递模塑、液压成型、真空层压或旋涂。
可选地，步骤5)中形成的所述再布线层包括：金属连线、金属插塞及设置于所述金属连线及金属插塞周围的介电层，所述金属连线用于实现所述第一金属连接柱、所述有源模块及所述无源模块的电连接，所述金属插塞用于实现各层之间的所述金属连线之间的层间连接。
可选地，形成所述金属连线的方法包括电镀、化学镀及丝网印刷中的至少一种。
可选地，所述再布线层表面设置有与所述金属连线电连接的凸块金属层，所述第一金属连接柱、所述有源模块、所述无源模块及所述用电芯片经由所述凸块金属层与所述再布线层相连接。
可选地，步骤6)与步骤7)之间还包括在所述用电芯片底部的所述微凸块之间的区域进行底部填充的步骤，以将所述用电芯片固定于所述再布线层上。
可选地，在所述用电芯片底部所述微凸块之间的区域进行底部填充之后，还包括在所述用电芯片周围及底部填充的底部填充材料周围形成塑封材料层的步骤。
如上所述，本发明的集成有供电传输系统的封装件的封装方法，具有以下有益效果：
(1)采用现有的有源元件和无源元件形成有源2.5D中介板，然后通过微凸块或其它凸块结构将用电芯片集成在有源2.5D中介板上，得到三维堆叠结构；其中，所述用电芯片可以是专用集成电路(Application Specific Integrated Circuit，简称ASIC)。
(2)在三维堆叠结构中，有源2.5D中介板作为功率传输功率芯片，紧密集成于在用电芯片下方，解决了功率传输的问题。
(3)整个系统电路板的功率传输系统由所述功率传输芯片实现，所述功率传输芯片包括控制器、降压变换器(buck converter)、电容(CAP(3T))，电感(L(2T))和电阻，从而消除了系统板上所有的无源元件。
(4)所述功率传输芯片中的降压变换器可以产生成千上万低电压功率传输轨道(供电轨道)，这些低电压功率传输轨道通过微凸块对接用电芯片。
(5)本发明的封装结构由于集成了包含无源元件的功率传输芯片，可以消除封装基板例如PCB板上的寄生电阻，从而提高了功率传输效率，改善了功率控制的响应时间。
(6)通过减少压降和噪声提高了保真度，从而改善了响应时间。由于需要更少的设计余量，可以获得更好的保真度性能改善。
附图说明
图1显示为本发明的集成有供电传输系统的封装件的封装方法的流程示意图。
图2～图12显示为本发明的集成有供电传输系统的封装件的封装方法中各步骤的结构示意图。
元件标号说明
11 载体
12 第一金属连接柱
13 剥离层
14 有源模块
15 无源模块
151 电容
152 电感
16 第二金属连接柱
17 塑封材料
18 再布线层
181 金属连线
182 介电层
19 用电芯片
20 微凸块
21 底部填充材料
22 塑封材料层
23 焊料凸块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种集成有供电传输系统的封装件的封装方法，所述封装方法包括以下步骤：
1)提供一载体；
2)采用电镀工艺在所述载体表面第一金属连接柱；
3)将有源模块及无源模块设置于所述载体形成有所述第一金属连接柱的表面上，并在所述有源模块及所述无源模块表面形成第二金属连接柱；
4)使用塑封材料将所述第一金属连接柱、所述有源模块、所述无源模块及所述第二金属连接柱封装成型，并去除部分所述塑封材料以裸露出所述第一金属连接柱及所述第二金属连接柱；
5)在所述塑封材料表面形成再布线层，所述再布线层将所述第一金属连接柱、所述有源模块及所述无源模块电连接；所述有源模块、所述无源模块及所述再布线层共同构成供电传输系统；所述供电传输系统适于将外部电源提供的高电压转换成多个不同的低电压，并提供多条低电压供电轨道；
6)提供用电芯片，将所述用电芯片设置于所述再布线层表面，所述用电芯片经由多个微凸块实现与所述低电压供电轨道的对接；
7)剥离所述载体，形成与所述第一金属连接柱相连接的焊料凸块。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一载体11。
作为示例，所述载体11的材料可以选自玻璃、不锈钢、硅、氧化硅、金属或陶瓷中的一种或多种，或其他类似物。所述载体11可以为平板型。例如，所述载体11可以为但不仅限于具有一定厚度的玻璃圆形平板。
请参阅图3，步骤1)之后还包括在所述载体11表面形成剥离层13的步骤。
作为示例，所述剥离层13用于黏附固定后续要形成的结构。具体地，所述剥离层13可以为胶水层或胶带。后续去除所述载体11时，剥离层13也一并去除。例如，剥离层13可以是采用加热或UV解胶的双面胶带，剥离时可以一面采用UV解胶另一面采用加热解胶，或者一面采用加热解胶另一面直接撕去，两面胶带解除粘性的方法不同。或者，剥离层13也可以是镭射解胶的牺牲层，形成这层牺牲层后，在牺牲层上涂胶水可以黏附固定后续要形成的结构；剥离时，可采用镭射去除牺牲层，然后再清除胶水。牺牲层可以在载体11上采用CVD沉积，也可以涂覆LTHC(light to heat)材料得到，胶水可以采用化学试剂清除。
在步骤2)中，请参阅图1中的S2步骤及图4，采用电镀工艺在所述载体11表面第一金属连接柱12。
需要说明的是，当所述载体11表面形成有所述剥离层13时，所述第一金属连接柱12及后续提到的形成与所述载体11表面的结构均形成于所述剥离层13的表面。
作为示例，用电镀工艺在所述载体11表面第一金属连接柱12包括如下步骤：
2-1)在所述载体11表面需要形成所述第一金属连接柱12的位置或在所述载体11表面需要形成所述第一金属连接柱12的位置及需要设置有源模块及无源模块的位置形成虚拟焊垫(未示出)；
2-2)在所述载体11表面及所述虚拟焊垫表面形成光刻胶层(未示出)；
2-3)通过曝光、显影在所述光刻胶层内对应于需要形成所述第一连接柱12的所述虚拟焊垫的位置形成通孔，所述通孔暴露出所述虚拟焊垫；
2-4)采用电镀工艺在所述通孔内形成所述第一金属连接柱12，此时，所述虚拟焊垫可以为电镀的种子层；
2-5)去除所述光刻胶层。
作为示例，步骤2-1)中，在所述载体11表面需要形成所述第一金属连接柱12的位置或在所述载体11表面需要形成所述第一金属连接柱12的位置及需要设置有源模块及无源模块的位置形成所述虚拟焊垫包括如下步骤：
2-1-1)采用金属溅射或化学镀在所述载体11表面形成金属层；
2-1-2)在所述金属层表面形成光刻胶层，通过曝光、显影在所述光刻胶层内形成通孔，所述通孔定义出所述虚拟焊垫之外的区域；
2-1-3)采用刻蚀工艺去除暴露的所述金属层，去除所述光刻胶层即得到所述虚拟焊垫。
需要说明的是，步骤3)涉及的所述有源模块14及所述无源模块15可以有两种类型，一种为所述有源模块14的正面与背面及所述无源模块15的正面与背面均设有与其内部结构相连接的金属焊垫，另一种为只有所述有源模块14的正面及所述无源模块15的正面设有与其内部结构相连接的金属焊垫，所述有源模块14的背面及所述无源模块15的背面没有设置金属焊垫。当所述有源模块14所述有源模块14的正面与背面及所述无源模块15的正面与背面均设有与其内部结构相连接的金属焊垫时，步骤2-1)中，在所述载体11表面需要形成所述第一金属连接柱12的位置及需要设置有源模块及无源模块的位置同时形成虚拟焊垫；当只有所述有源模块14的正面及所述无源模块15的正面设有与其内部结构相连接的金属焊垫，即所述有源模块14的背面及所述无源模块15的背面没有设置金属焊垫时，步骤2-1)中只需在所述载体11表面需要形成所述第一金属连接柱12的位置形成所述虚拟焊垫即可。
作为示例，所述第一金属连接柱12的材料可以包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种，或其他适合的导电金属材料。所述虚拟焊垫的材料同样可以包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种，或其他适合的导电金属材料。例如，所述第一金属连接柱12的材料可以为Cu，所述虚拟焊垫的材料可以为Ti/Cu。
在步骤3)中，请参阅图1中的S1步骤及图5，将有源模块14及无源模块15设置于所述载体11形成有所述第一金属连接柱12的表面上，并在所述有源模块14及所述无源模块15表面形成第二金属连接柱16。
作为示例，所述有源模块14可以包括控制器和降压变换器，所述无源模块15可以包括电容151、电感152和电阻(未示出)，所述有源模块14与所述电容151、所述电感152级所述电阻等无源模块15可以横向地排列在同一平层中，便于与后续形成的再布线层的电连接和布图设计，当然，所述有源模块14余所述无源模块15的具体排布的位置可以根据实际需要进行设计，本发明对此不作限制。
需要说明的是，该步骤中，所述有源模块14的背面及所述无源模块15的背面为与所述载体11相结合的结合面，即所述有源模块14及所述无源模块15正面朝上放置，所述第二金属连接柱16与所述有源模块14及所述无源模块15正面的所述焊垫相连接，以便于与后续形成的再布线层的电连接。
需要进一步说明的是，当所述有源模块14的背面及所述无源模块15的背面均设有金属焊垫时，可以借助助焊剂，并利用高温回流工艺形成合金层，以实现所述有源模块14的背面及所述无源模块15的背面的所述金属焊垫与所述虚拟焊垫的焊接固定，从而将所述有源模块14及所述无源模块15固定于所述载体11上；当所述有源模块14的背面及所述无源模块15的背面均没有金属焊垫时，可以借助胶水或双面胶等粘合物将所述有源模块14及所述无源模块15固定于所述载体11上。
在步骤4)中，请参阅图1中的S4步骤及图6及图7，使用塑封材料17将所述第一金属连接柱12、所述有源模块14、所述无源模块15及所述第二金属连接柱16封装成型，并去除部分所述塑封材料17以裸露出所述第一金属连接柱12及所述第二金属连接柱16。
作为示例，可以采用压缩成型、传递模塑、液压成型、真空层压或旋涂等工艺将所述第一金属连接柱12、所述有源模块14、所述无源模块15及所述第二金属连接柱16封装成型。所述塑封材料17可以为环氧类树脂、液体型热固性环氧树脂、塑料成型化合物或类似物。
作为示例，可以采用机械研磨、化学抛光或刻蚀中的一种或多种去除部分所述塑封材料17。
在步骤5)中，请参阅图1中的S5步骤及图8，在所述塑封材料17表面形成再布线层18，所述再布线层18将所述第一金属连接柱12、所述有源模块14及所述无源模块15电连接；所述有源模块14、所述无源模块15及所述再布线层18共同构成供电传输系统；所述供电传输系统适于将外部电源提供的高电压转换成多个不同的低电压，并提供多条低电压供电轨道。
需要说明的是，此处所述的“高电压”是指高于后续提到的用电芯片所需电压的电压，此处所述的“低电压”是指低于所述“高电压”的电压，亦即所述用电芯片所需的电压。
作为示例，所述再布线层18包括：金属连线182、金属插塞及设置于所述金属连线182及金属插塞周围的介电层181，所述金属连线182用于实现所述第一金属连接柱12、所述有源模块14及所述无源模块15的电连接，所述金属插塞用于实现各层之间的所述金属连线182之间的层间连接。
作为示例，所述金属连线182的材料包括Cu、Al、Ag、Au、Sn、Ni、Ti、Ta中的一种或多种，或其他适合的导电金属材料。例如，所述金属连线182可以为Cu线，制作Cu线的种子层可以为Ti/Cu层。形成所述金属连线182的方法可以包括电解镀、化学镀、丝网印刷中的一种或多种，或其他适合的金属沉积工艺。可以先通过激光钻孔、机械钻孔、反应离子刻蚀、纳米压印或其他适合的开孔方法在所述介电层181内形成通孔，然后再所述通孔内填充金属材料即可形成所述金属插塞；所述金属插塞的材料可以为焊料或Cu，填充方法可以为电解镀、化学镀、丝网印刷、引线键合或其他适合在通孔中填充导电材料的方法。
作为示例，所述再布线层18表面设置有与所述金属连线182电连接的凸块金属层(未示出)，所述第一金属连接柱12、所述有源模块14、所述无源模块15及后续用到的用电芯片均经由所述凸块金属层与所述再布线层18相连接，具体的，所述第一金属连接柱12、所述有源模块14、所述无源模块15及用电芯片均经由所述凸块金属层与所述再布线层18中的所述金属连线182相连接。
在步骤6)中，请参阅图1中的S6步骤及图9，提供用电芯片19，将所述用电芯片19设置于所述再布线层18表面，所述用电芯片19经由多个微凸块20实现与所述低电压供电轨道的对接。
作为示例，可以采用超声键合、热压键合或普通的回流焊等工艺将所述用电芯片19经由多个微凸块20焊接于所述再布线层18上。
作为示例，所述用电芯片19可以为但不仅限于专用集成电路裸芯(ASIC Die)。
请参阅图10，步骤6)之后还包括在所述用电芯片19底部的所述微凸块20之间的区域进行底部填充的步骤，以将所述用电芯片19固定于所述再布线层18上。具体的，通过在所述用电芯片19底部的所述微凸块20之间的区域填充底部填充材料21将所述用电芯片19固定于所述再布线层18上，所述填充材料可以为但不仅限于底部填充胶。
具体的，所述底部填充可以为毛细管底部填充(CUF，Capillary Underfill)或成型材料底部填充(MUF，Molding UnderFill)。
作为示例，在所述用电芯片19底部所述微凸块20之间的区域进行底部填充之后，还包括在所述用电芯片19周围及底部填充的底部填充材料21周围形成塑封材料层22的步骤。
在步骤7)中，请参阅图1中的S7步骤及图11及图12，剥离所述载体11，形成与所述第一金属连接柱12相连接的焊料凸块23。
作为示例，可以采用机械研磨、化学抛光、刻蚀、紫外线剥离、机械剥离中的一种或多种剥离所述载体11；优选地，本实施例中，可以通过去除所述剥离层13以剥离所述载体11。剥离所述载体11之后的结构如图11所示。
作为示例，所述焊料凸块23可以为焊锡球，优选地，本实施例中，所述焊料凸块23采用球栅阵列结构(Ball Grid Array，BGA)。所述封装件通过所述焊料凸块23与外部电源相连接。形成与所述第一金属连接柱12相连接的焊料凸块23的结构如图12所示。
综上所述，本发明提供一种集成有供电传输系统的封装件的封装方法，所述封装方法包括如下步骤：1)提供一载体；2)采用电镀工艺在所述载体表面第一金属连接柱；3)将有源模块及无源模块设置于所述载体形成有所述第一金属连接柱的表面上，并在所述有源模块及所述无源模块表面形成第二金属连接柱；4)使用塑封材料将所述第一金属连接柱、所述有源模块、所述无源模块及所述第二金属连接柱封装成型，并去除部分所述塑封材料以裸露出所述第一金属连接柱及所述第二金属连接柱；5)在所述塑封材料表面形成再布线层，所述再布线层将所述第一金属连接柱、所述有源模块及所述无源模块电连接；所述有源模块、所述无源模块及所述再布线层共同构成供电传输系统；所述供电传输系统适于将外部电源提供的高电压转换成多个不同的低电压，并提供多条低电压供电轨道；6)提供用电芯片，将所述用电芯片设置于所述再布线层表面，所述用电芯片经由多个微凸块实现与所述低电压供电轨道的对接；7)剥离所述载体，形成与所述第一金属连接柱相连接的焊料凸块。本发明具有以下有益效果：(1)采用现有的有源元件和无源元件形成有源2.5D中介板，然后通过微凸块或其它凸块结构将用电芯片集成在有源2.5D中介板上，得到三维堆叠结构；其中，所述用电芯片可以是专用集成电路(Application Specific IntegratedCircuit，简称ASIC)；(2)在三维堆叠结构中，有源2.5D中介板作为功率传输功率芯片，紧密集成于在用电芯片下方，解决了功率传输的问题；(3)整个系统电路板的功率传输系统由所述功率传输芯片实现，所述功率传输芯片包括控制器、降压变换器(buck converter)、电容(CAP(3T))，电感(L(2T))和电阻，从而消除了系统板上所有的无源元件；(4)所述功率传输芯片中的降压变换器可以产生成千上万低电压功率传输轨道(供电轨道)，这些低电压功率传输轨道通过微凸块对接用电芯片；(5)本发明的封装结构由于集成了包含无源元件的功率传输芯片，可以消除封装基板例如PCB板上的寄生电阻，从而提高了功率传输效率，改善了功率控制的响应时间；(6)通过减少压降和噪声提高了保真度，从而改善了响应时间。由于需要更少的设计余量，可以获得更好的保真度性能改善。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种集成有供电传输系统的封装件的封装方法，其特征在于，包括以下步骤：
1)提供一载体；
2)采用电镀工艺在所述载体表面形成第一金属连接柱；
3)将有源模块及无源模块设置于所述载体形成有所述第一金属连接柱的表面上，并在所述有源模块及所述无源模块表面形成第二金属连接柱；
4)使用塑封材料将所述第一金属连接柱、所述有源模块、所述无源模块及所述第二金属连接柱封装成型，并去除部分所述塑封材料以裸露出所述第一金属连接柱及所述第二金属连接柱；
5)在所述塑封材料表面形成再布线层，所述再布线层将所述第一金属连接柱、所述有源模块及所述无源模块电连接；所述有源模块、所述无源模块及所述再布线层共同构成供电传输系统；所述供电传输系统适于将外部电源提供的高电压转换成多个不同的低电压，并提供多条低电压供电轨道；
6)提供用电芯片，将所述用电芯片设置于所述再布线层表面，所述用电芯片经由多个微凸块实现与所述低电压供电轨道的对接；
7)剥离所述载体，形成与所述第一金属连接柱相连接的焊料凸块。
2.根据权利要求1所述的集成有供电传输系统的封装件的封装方法，其特征在于：步骤1)与步骤2)之间还包括在所述载体表面形成剥离层的步骤；步骤2)中，所述第一金属连接柱形成于所述剥离层表面；步骤3)中，所述有源模块及所述无源模块设置于所述剥离层表面；步骤7)中通过去除所述剥离层以剥离所述载体。
3.根据权利要求1所述的集成有供电传输系统的封装件的封装方法，其特征在于：步骤2)中，采用电镀工艺在所述载体表面形成第一金属连接柱包括如下步骤：
2-1)在所述载体表面需要形成所述第一金属连接柱的位置或在所述载体表面需要形成所述第一金属连接柱的位置及需要设置有源模块及无源模块的位置形成虚拟焊垫；
2-2)在所述载体表面及所述虚拟焊垫表面形成光刻胶层；
2-3)在所述光刻胶层内对应于需要形成所述第一金属连接柱的所述虚拟焊垫的位置形成通孔，所述通孔暴露出所述虚拟焊垫；
2-4)采用电镀工艺在所述通孔内形成所述第一金属连接柱；
2-5)去除所述光刻胶层。
4.根据权利要求1所述的集成有供电传输系统的封装件的封装方法，其特征在于：步骤3)中，所述有源模块的背面及所述无源模块的背面为与所述载体相结合的结合面。
5.根据权利要求1所述的集成有供电传输系统的封装件的封装方法，其特征在于：所述有源模块包括控制器及降压变换器；所述无源模块包括电容、电感及电阻。
6.根据权利要求1所述的集成有供电传输系统的封装件的封装方法，其特征在于：步骤4)中，使用塑封材料将所述第一金属连接柱、所述有源模块、所述无源模块及所述第二金属连接柱封装成型的方法包括：压缩成型、传递模塑、液压成型、真空层压或旋涂。
7.根据权利要求1所述的集成有供电传输系统的封装件的封装方法，其特征在于：步骤5)中形成的所述再布线层包括：金属连线、金属插塞及设置于所述金属连线及金属插塞周围的介电层，所述金属连线用于实现所述第一金属连接柱、所述有源模块及所述无源模块的电连接，所述金属插塞用于实现各层之间的所述金属连线之间的层间连接。
8.根据权利要求7所述的集成有供电传输系统的封装件的封装方法，其特征在于：形成所述金属连线的方法包括电镀、化学镀及丝网印刷中的至少一种。
9.根据权利要求7所述的集成有供电传输系统的封装件的封装方法，其特征在于：所述再布线层表面设置有与所述金属连线电连接的凸块金属层，所述第一金属连接柱、所述有源模块、所述无源模块及所述用电芯片经由所述凸块金属层与所述再布线层相连接。
10.根据权利要求1所述的集成有供电传输系统的封装件的封装方法，其特征在于：步骤6)与步骤7)之间还包括在所述用电芯片底部的所述微凸块之间的区域进行底部填充的步骤，以将所述用电芯片固定于所述再布线层上。
11.根据权利要求1所述的集成有供电传输系统的封装件的封装方法，其特征在于：在所述用电芯片底部所述微凸块之间的区域进行底部填充之后，还包括在所述用电芯片周围及底部填充的底部填充材料周围形成塑封材料层的步骤。
CN201710124760.7A 2017-03-03 2017-03-03 集成有供电传输系统的封装件的封装方法 Active CN106847710B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710124760.7A CN106847710B (zh) 2017-03-03 2017-03-03 集成有供电传输系统的封装件的封装方法
PCT/CN2017/095386 WO2018157546A1 (zh) 2017-03-03 2017-08-01 集成有供电传输系统的封装件的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710124760.7A CN106847710B (zh) 2017-03-03 2017-03-03 集成有供电传输系统的封装件的封装方法

Publications (2)

Publication Number Publication Date
CN106847710A CN106847710A (zh) 2017-06-13
CN106847710B true CN106847710B (zh) 2018-09-07

Family

ID=59137961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710124760.7A Active CN106847710B (zh) 2017-03-03 2017-03-03 集成有供电传输系统的封装件的封装方法

Country Status (2)

Country Link
CN (1) CN106847710B (zh)
WO (1) WO2018157546A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847710B (zh) * 2017-03-03 2018-09-07 中芯长电半导体（江阴）有限公司 集成有供电传输系统的封装件的封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048112B2 (en) * 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
CN102157393B (zh) * 2011-03-22 2013-08-28 南通富士通微电子股份有限公司 扇出高密度封装方法
CN102176418B (zh) * 2011-03-22 2013-02-20 南通富士通微电子股份有限公司 扇出系统级封装方法
US10424563B2 (en) * 2015-05-19 2019-09-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
CN106847710B (zh) * 2017-03-03 2018-09-07 中芯长电半导体（江阴）有限公司 集成有供电传输系统的封装件的封装方法

Also Published As

Publication number Publication date
CN106847710A (zh) 2017-06-13
WO2018157546A1 (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
CN106887393B (zh) 集成有功率传输芯片的封装结构的封装方法
CN103681591B (zh) 半导体器件
US8597979B1 (en) Panel-level package fabrication of 3D active semiconductor and passive circuit components
TWI355061B (en) Stacked-type chip package structure and fabricatio
CN107408547A (zh) 扇出型系统级封装件及其形成方法
CN107851615A (zh) 独立3d堆叠
CN103745958B (zh) 封装结构
CN108389823A (zh) 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
CN104321866B (zh) 半导体器件的制造方法
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN107104090B (zh) 重新布线层、具有所述重新布线层的封装结构及制备方法
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN106373934A (zh) 半导体封装结构及制造方法
CN106531710A (zh) 一种集成供电系统的封装件及封装方法
CN106910732A (zh) 半导体封装
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN106898557B (zh) 集成有供电传输系统的封装件的封装方法
CN107331627A (zh) 一种芯片封装方法及芯片封装结构
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN106847710B (zh) 集成有供电传输系统的封装件的封装方法
CN106783649A (zh) 一种集成供电系统封装件的封装方法
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.