KR20120055541A - 지그재그 구조로 적층된 다이용 전기 인터커넥트 - Google Patents

지그재그 구조로 적층된 다이용 전기 인터커넥트 Download PDF

Info

Publication number
KR20120055541A
KR20120055541A KR1020127002117A KR20127002117A KR20120055541A KR 20120055541 A KR20120055541 A KR 20120055541A KR 1020127002117 A KR1020127002117 A KR 1020127002117A KR 20127002117 A KR20127002117 A KR 20127002117A KR 20120055541 A KR20120055541 A KR 20120055541A
Authority
KR
South Korea
Prior art keywords
die
tire
electrically conductive
conductive material
support
Prior art date
Application number
KR1020127002117A
Other languages
English (en)
Other versions
KR101715426B1 (ko
Inventor
레이날도 코
그랜트 빌라비센치오
제프리 리얼
사이먼 제이.에스. 맥엘리아
Original Assignee
버티칼 서킷, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 버티칼 서킷, 인크. filed Critical 버티칼 서킷, 인크.
Publication of KR20120055541A publication Critical patent/KR20120055541A/ko
Application granted granted Critical
Publication of KR101715426B1 publication Critical patent/KR101715426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

본 발명에 따르면, 지지부 위에 장착되고 지지부 위로 올려진, 그리고, 지지부의 회로에 전기적으로 연결되는, 다이(또는 다이의 스택)가 구성된다. 전기 전도성 물질의 필라가 지지부의 장착부의 한 세트의 본드 패드 상에 형성되고, 올려진 다이(또는 올려진 다이 스택 내의 적어도 하나의 다이)가, 다이 상의 인터커넥트 패드를 필라에, 그리고, 필라를 통해 지지부에 접촉시키는 전기 전도성 물질의 트레이스에 의해 지지부에 전기적으로 연결된다. 또한, 제 1 (하측) 타이어의 인터커넥트 에지가 제 1 방향으로 면하도록, 그리고, 제 1 타이어 위에 적층되는 제 2 (상측) 타이어의 인터커넥트 에지가 제 1 방향과는 다른 제 2 방향으로 면하도록, 배열되는 지그재그 구조의 타이어 오프셋 적층 다이 조립체가 지지부에 전기적으로 연결된다. 제 1 타이어의 다이들은 다이 간을 전기적으로 상호연결하고, 제 1 타이어는, 지지부 상의 제 1 세트의 본드 패드와 다이 상의 인터커넥트 패드를 접촉시키는 전기 전도성 물질의 트레이스에 의해, 지지부에 전기적으로 연결된다. 전기 전도성 물질의 필라가 제 2 세트의 본드 패드 상에 형성되고, 제 2 타이어의 다이는 다이 간을 전기적으로 상호연결하며, 제 2 타이어는, 다이 상의 인터커넥트 패드를 필라에, 그리고, 필라를 통해 기판에 접촉시키는 전기 전도성 물질의 트레이스에 의해 지지부에 전기적으로 연결된다.

Description

지그재그 구조로 적층된 다이용 전기 인터커넥트 {ELECTRICAL INTERCONNECT FOR DIE STACKED IN ZIG-ZAG CONFIGURATION}
본 출원은 R. Co 외를 발명자로 하는 2009년 6월 26일자 미국특허가출원 제61/220,986호(발명의 명칭: ELECTRICAL INTERCONNECT FOR DIE STACKED IN ZIG-ZAG CONFIGURATION)에 기초하여 우선권을 주장하며, 그 내용은 본 발명에 포함된다.
본 발명은 집적 회로 칩의 전기적 상호연결에 관한 것으로서, 특히, 적층된 다이의 전기적 상호연결에 관한 것이다.
전형적인 반도체 다이는 집적 회로가 형성되는 전방부("액티브" 측부), 후방부, 및 측벽을 포함한다. 측벽은 전방 에지에서 전방부와 만나고 후방 에지에서 후방부와 만난다. 반도체 다이에는 일반적으로 다이 상의 회로를 다이가 전개되는 소자의 다른 회로와 전기적 상호연결을 위해 전방부에 위치한 인터커넥트 패드(다이 패드)가 제공된다. 일반적으로, 다이 패드는 구리나 알루미늄과 같은 전기 전도성 금속 또는 금속 피복으로 구성된다.
제공되는 일부 다이는 다이 가장자리 중 하나 이상을 따라 전방부 상에 다이 패드를 갖고, 이들은 주변 패드 다이라 불릴 수 있다. 제공되는 다른 다이는 다이의 중심 근처에서 전방부 상의 하나 또는 2개의 라인으로 배열되는 다이 패드를 갖고, 이들은 중심 패드 다이라 불린다. 일부 다이는 영역 어레이로 배열되는 패드를 갖는다. 그러나, 다이 패드는 제공되는 다이 내에 배열될 수 있고, 다이의 경로가 재설정(rerouted)되어, 다이의 가장자리 중 하나 이상에 또는 그 근처에 적절한 인터커넥트 패드의 배열을 제공할 수 있다.
패키지 크기(패키지 풋프린트, 패키지 두께)를 최소화시키면서, 집적 회로 칩 패키지 내 액티브 반도체 회로의 밀도를 증가시키기 위해 수많은 기법들이 제시된 바 있다. 풋프린트가 작은 고밀도 패키지를 제작하기 위한 일 기법에서, 동일한 또는 서로 다른 기능을 갖는, 2개 이상의 반도체 다이가 서로 위에 적층되고 패키지 기판 상에 장착된다.
S. McElrea 외의 2008년 5월 20일자 미국특허출원 제 12/124,077호(발명의 명칭: Electrically Interconnected Stacked Die Assemblies)는, 다이 상의 인터커넥트 패드가 전기 전도성 인터커넥트 물질의 트레이스에 의해 전기적으로 연결되는, 적층 다이 구조를 설명한다. 일부 구조에서, 스택 내 인접 다이에는 다이 가장자리를 따라 전방부에 배열되는 인터커넥트 패드가 제공되고, 위에 놓인 다이의 가장자리의 에지는 아래의 다이의 가장자리에 비해 오프셋된다. 오프셋은 하측 다이 상의 인터커넥트 패드의 영역의 적어도 일부분을 노출시켜서, 하측 다이 상의 패드가 위에 배치된 다이 상의 패드와 전기적으로 연결될 수 있게 된다. 전기 전도성 인터커넥트 물질은 예를 들어, 경화형 전도성 에폭시와 같은 전기 전도성 폴리머다. 모듈 설계로 오프셋 적층 다이 유닛들을 구성하고 유닛들을 적층함으로써 더 큰 적층 다이 조립체를 만들 수 있다. 이러한 한가지 모듈러 유닛은 역전되어 서로 위에 장착될 수 있고, 각자의 모듈러 유닛의 인터커넥트 단부들이 정렬되고 연결되며, 결과적인 투-타이어(two-tiered) 조립체가 지그재그 구성을 제시한다.
T. Caskey 외의 2008년 5월 20일자 미국특허출원 제12/124,097호(발명의 명칭: Electrical Interconnect Formed by Pulse Dispense)는 전기적으로 연속적인 상호연결을 형성하기 위해 일련의 펄스로 동 위치에 전기 인터커넥트 물질을 증착함으로써 스택 내 다이와 적층된 다이를 기판과 전기적으로 상호연결하기 위한 방법을 설명한다. 인터커넥트 물질은 경화성 물질일 수 있고, 경화되지 않거나 부분적으로 경화된 상태에서 증착될 수 있으며, 배출 이후 중간 단계에서 부분적으로 또는 추가적으로 물질이 경화될 수 있고, 배출이 완료되었을 때 완전히 경화될 수 있다. 적절한 인터커넥트 물질은, 예를 들어, 금속 충전 에폭시, 금속 충전 열경화성 폴리머, 금속 충전 열가소성 폴리머, 또는 전기 전도성 잉크를 포함한, 금속-충전 폴리머와 같은 입자 형태의 전도성 물질로 충전된 폴리머를 포함한다.
일반적 형태에서, 본 발명은 지지부 위에 장착되고 지지부 위로 올려진, 그리고, 지지부의 회로에 전기적으로 연결되는, 다이(또는 다이의 스택)를 특징으로 한다. 전기 전도성 물질의 필라가 지지부의 장착부의 한 세트의 본드 패드 상에 형성되고, 올려진 다이(또는 올려진 다이 스택 내의 적어도 하나의 다이)가, 다이 상의 인터커넥트 패드를 필라에, 그리고, 필라를 통해 지지부에 접촉시키는 전기 전도성 물질의 트레이스에 의해 지지부에 전기적으로 연결된다.
일부 실시예에서, 하측 다이 또는 다이의 하측 스택 또는 반도체 패키지가 지지부와 올려진 다이 사이에 배치되며, 일부 실시예에서, 하측 다이, 하측 다이 스택, 또는 패키지가 지지부에 전기적으로 연결된다. 일부 실시예에서, 하측 다이 스택은 하측 타이어 오프셋 적층 다이 조립체이고, 제 1 타이어의 다이는 다이 간을 전기적으로 상호연결하며, 하측 타이어는 다이 상의 인터커넥트 패드와 지지부 상의 한 세트의 본드 패드를 접촉시키는 전기 전도성 물질의 트레이스에 의해 지지부에 전기적으로 연결된다.
일부 실시예에서, 다이의 올려진 스택은 타이어 오프셋 적층 다이 조립체이고, 다이의 타이어의 인터커넥트 에지들은 제 1 방향으로 면하고, 인터커넥트 다이 패드는 필라와 정렬된다.
다양한 실시예에서, 본 발명은 지그재그 구조의 타이오 오프셋 적층 다이 조립체를 특징으로 하며, 제 1 (하측) 타이어의 인터커넥트 에지가 제 1 방향으로 면하고, 제 1 타이어 위에 적층되는 제 2 (상측) 타이어의 인터커넥트 에지는 제 1 방향과는 다른 제 2 방향으로 면한다. 제 2 타이어 인터커넥트 에지 방향은 제 1 타이어 인터커넥트 에지 방향에 대향되거나 수직일 수 있다. 제 1 타이어의 다이는 다이 간을 전기적으로 상호연결하며, 제 1 타이어는, 지지부 상의 제 1 세트의 본드 패드와 다이 상의 인터커넥트 패드를 접촉시키는 전기 전도성 물질의 트레이스에 의해, 지지부에 전기적으로 연결된다. 전기 전도성 물질의 필라는 제 2 세트의 본드 패드 상에 형성되고, 제 2 타이어의 다이는 다이 간을 전기적으로 상호연결하며, 제 2 타이어는, 다이 상의 인터커넥트 패드를 필라에, 그리고, 필라를 통해 기판에 접촉시키는 전기 전도성 물질의 트레이스에 의해, 지지부에 전기적으로 연결된다.
전기 전도성 물질은 폴리머 매트릭스에 금속의 입자를 포함한다. 적절한 물질은 유동가능 형태로 증착될 수 있고 그 후 경화되거나 경화되어 전도체를 형성하는 물질을 포함한다. 인터커넥트 물질은 경화성 물질일 수 있고, 경화되지 않은, 또는 부분 경화 상태로 증착될 수 있으며, 물질이 증착 이후 중간 단계에서 부분적으로 또는 추가적으로 경화될 수 있고, 증착 완료시 완전히 경화될 수 있다. 적절한 인터커넥트 물질은 예를 들어, 금속 충전 에폭시, 금속 충전 열경화성 폴리머, 금속 충전 열가소성 폴리머, 또는 전기 전도성 잉크를 포함하는, 금속-충전 폴리머와 같은 입자 형태의 전도성 물질로 충전된 폴리머를 포함한다.
인터커넥트 물질은 특정 물질에 적합한 임의의 기술에 의해 증착될 수 있다. 일부 실시예에서, 물질은 노즐 또는 니들을 이용하여 분출되거나, 에어로졸과 같이 분무되거나, 스크린 인쇄 또는 제트 인쇄될 수 있고, 물질이 제트나 노즐을 통해 드롭와이즈 방식으로, 펄스 방식으로 배출되거나 연속적으로 배출될 수 있다.
다른 일반적 형태에서, 본 발명은 지지부 위에 장착되고 지지부 위에 올려진 다이를 지지부 내의 회로에 전기적으로 연결하기 위한 방법을 특징으로 하며, 이 방법은, 지지부의 장착부의 한 세트의 본드 패드 상에 전기 전도성 물질의 필라를 형성하는 단계와, 올려진 다이 상의 인터커넥트 다이 패드 및 필라와 접촉하는 전기 전도성 물질의 트레이스를 형성하는 단계를 포함한다. 일부 실시예에서, 필라와 인터커넥트 다이 패드 사이의 갭에 걸쳐 트레이스가 형성된다. 일부 실시예에서, 필라 형성은 본드 패드 상에 경화성 전기 전도성 필라 물질을 증착하고 증착된 필라 물질을 경화시키는 단계를 포함한다. 일부 실시예에서, 트레이스를 형성하는 단계는, 필라와 접촉하는 경화성 전기 전도성 트레이스 물질을 증착하고 증착된 트레이스 물질을 경화시키는 단계를 포함한다. 일부 실시예에서, 필라와 트레이스는 연속적 작업으로 형성된다.
다른 일반적 형태에서, 본 발명은 지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법을 특징으로 하며, 이 방법은, 제 1 타이어의 인터커넥트 에지가 제 1 방향으로 면하고 제 1 타이어 내 최하 다이 상의 인터커넥트 패드가 지지부 상의 제 1 세트의 본드 패드와 정렬되도록, 지지부 상에 제 1 타이어를 적층 또는 장착하는 단계와, 제 1 세트의 본드 패드 중 하나의 본드 패드와 다이 상의 적어도 하나의 인터커넥트 패드와 각각 접촉하도록 전기 전도성 물질의 제 1 타이어 트레이스를 형성함으로써 제 1 타이어의 다이를 다이 간에 전기적으로 상호연결하고, 지지부에 제 1 타이어를 전기적으로 연결하는 단계와, 제 2 타이어의 인터커넥트 에지가 제 2 방향으로 면하도록 제 1 타이어 위에 제 2 타이어를 적층 또는 장착하는 단계와, 지지부 상의 제 2 세트의 본드 패드 상에 전기 전도성 물질의 필라를 형성하는 단계와, 제 2 타이어의 적어도 하나의 다이 상의 인터커넥트 다이 패드와 필라와 접촉하도록 전기 전도성 물질의 제 2 타이어 트레이스를 형성하는 단계를 포함한다. 일부 실시예에서, 제 1 타이어 트레이스를 형성하는 단계는, 적어도 하나의 하측 타이어 다이 상의 다이 패드와, 제 1 세트의 본드 패드 중 하나의 본드 패드와 접촉하도록 경화성 전기 전도성 트레이스 물질을 증착하고, 증착된 트레이스 물질을 경화시키는 단계를 포함한다. 일부 실시예에서, 제 2 타이어 트레이스를 형성하는 단계는, 필라와 인터커넥트 다이 패드 사이의 갭에 걸쳐 제 2 타이어 트레이스를 형성하는 단계를 포함한다. 일부 실시예에서, 필라를 형성하는 단계는, 본드 패드 상에 경화성 전기 전도성 필라 물질을 증착하고 증착된 필라 물질을 경화시키는 단계를 포함한다. 일부 실시예에서, 제 2 타이어 트레이스를 형성하는 단계는, 적어도 하나의 상측 타이어 다이 상의 다이 패드 및 필라와 접촉하도록 경화성 전기 전도성 트레이스 물질을 증착하고 증착된 트레이스 물질을 경화시키는 단계를 포함한다. 필라, 제 1 타이어 트레이스, 및 제 2 타이어 트레이스는 동일 물질 또는 서로 다른 물질로 형성될 수 있다. 필라 및 제 2 타이어 트레이스가 동일 물질로 형성되는 실시예에서, 필라 및 트레이스는 개별적으로 형성될 수도 있고, 연속 작업으로 형성될 수도 있다.
일부 실시예에서, 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법은, 제 1 타이어를 적층 또는 장착 후, 제 1 타이어 트레이스를 형성하기 전에, 공형 유전체 코팅으로 조립체를 코팅하고, 제 1 타이어 트레이스와 접촉할 선택된 다이 패드 및 본드 패드에 개구부를 형성하는 단계를 포함한다. 일부 실시예에서, 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법은, 제 2 타이어를 적층 또는 장착 후, 필라를 형성하기 전에, 공형 유전체 코팅으로 조립체를 코팅하고, 필라와 접촉할, 선택된 제 2 타이어 다이 패드 및 본드 패드 내에 개구부를 형성하는 단계를 포함한다.
도 1A 및 1B는 지지부에 장착된 오프셋 다이 스택의 평면도 및 단면도다.
도 1C는 도 1B에서와 같이 지지부 상에 장착된 오프셋 다이 스택의 단면도로서, 다이가 전기적으로 상호연결되는 다이-다이이고, 다이 스택은 지지부에 전기적으로 연결된다.
도 2A 및 2B는 지그재그 구조로 서로 위에 장착된 2개의 적층 다이 유닛의 단면도다.
도 3A는 경화성 인터커넥트 물질의 자유 직립 액적의 개략도이고, 도 3B는 다이와 지지부 사이에 전기적 인터커넥트를 형성하기 위한 프로세스의 일 스테이지의 개략도다.
도 4A, 4B, 4C는 지지부 상에 장착되고 지지부에 전기적으로 연결되는 지그재그 구조의 타이어 오프셋 적층 다이 조립체를 구성하기 위한 프로세스의 단계들을 나타내는 단면도다.
도 5A, 5B, 5C, 6A, 6B, 6c, 7A, 7B, 7C, 8A, 8B, 8C, 9A, 9B, 9C는 도 4A, 4B, 4C에서와 같이, 지지부에 장착되고 전기적으로 연결된, 지그재그 구조의 타이어 오프셋 적층 다이 조립체를 구성하기 위한 프로세스의 단계들을 단면도로 도시한다. 도 4B, 5B, 6B, 7B, 8B, 9B는 각각 도 4A, 5A, 6A, 7A, 8A, 9A에서 B로 표시되는 부분 단면도이고, 도 4C, 5C, 6C, 7C, 8C, 9C는 각각 도 4A, 5A, 6A, 7A, 8A, 9A에서 C로 표시되는 부분 단면도이다.
도 10A는 지지부에 대한 하측 타이어의 전기적 연결을 도시하는, 지지부 상에 장착된 타이어 오프셋 적층 다이 조립체의 일부분의 정면도다.
도 10B는 지지부에 대한 하측 타이어의 전기적 연결을 도시하는, 지지부 상에 장착된 타이어 오프셋 적층 다이 조립체의 하측 타이어의 평면도다.
도 11A는 지지부에 대한 상측 타이어의 전기적 연결을 도시하는, 지지부 상에 장착된 타이어 오프셋 적층 다이 조립체의 부분 정면도다.
도 11B는 지지부에 대한 상측 타이어의 전기적 연결을 도시하는, 지지부 상에 장착된 타이어 오프셋 적층 다이 조립체의 부분 평면도다.
도 12A는 지지부에 대한 상측 타이어의 전기적 연결을 형성하기 위한 프로세스의 일 단계를 도시하는, 지지부 상에 장착된 타이어 오프셋 적층 다이 조립체의 부분 정면도다.
도 12B는 지지부에 대한 상측 타이어의 전기적 연결을 도시하는, 도 12A에서와 같이 지지부 상에 장착된 타이어 오프셋 적층 다이 조립체의 부분 평면도다.
도 12C는 지지부에 대한 상측 타이어의 전기적 연결을 형성하기 위한 프로세스의 일 단계를 도시하는, 도 12A에서와 같이 지지부 상에 장착된 타이어 오프셋 적층 다이 조립체의 부분 평면도다.
도 1A는 지지부 상에 장착된 오프셋 적층 다이(10)의 배열을 평면도로 도시하며, 각각의 다이는 전방 다이 에지에 인접한 일 가장자리에 배열되는 인터커넥트 패드를 갖고, 도 1B는 도 1A의 1B-1B로 표시되는 바와 같이 지지부 상에 장착되는 스택을 단면도로 도시한다. 본 예에서, 스택은 7개의 다이(141, 142, 143, 144, 145, 146, 147)를 포함하고, 각각의 다이는 지지부(17)로부터 먼 방향으로 다이의 액티브 측부를 갖도록 장착된다. 스택 내 최상측 다이(147)과 관련하여, 예를 들어, 인터커넥트 패드(148)는 전방 다이 에지(149)를 따라 한 라인(142)으로 배치된다. 본 예에서 다이(147)는 인터커넥트 패드(148)를 노출시키는 개구부(145)를 구비한, 전기 절연성 공형 코팅(144)에 의해 모든 표면(후방 표면, 전방 표면, 측벽) 상에 덮힌다. 스택 내 일련의 코팅된 다이는, 본 예에서, 서로 위에 놓이도록 배치되어, 상측 다이의 후방부 상의 코팅이 하측 다이의 전방부 상의 코팅과 접촉할 수 있다. 다른 예에서, 공형 코팅은 모든 다이 표면을 다 덮지 않거나, 하나 이상의 다이 표면의 일부분만을 커버할 수 있다. 일반적으로, 전기 절연성 공형 코팅은 완성된 조립체에서 접촉할 수 있는 다른 특징부나 표면으로부터 전기 절연을 요구하는 표면이나 특징부 위에 형성될 수 있다. 선택적으로, 또는 부가적으로, 다이 부착 필름이 다이 중 하나 이상의 후방부 상에 적층될 수 있다.
도 1A 및 1B의 예에서, 각각의 다이는 일 전방 다이 에지("인터커넥트 에지")를 따라 가장자리에 위치하는 인터커넥트 패드를 갖고, 스택 내 이어지는 다이는 각자의 인터커넥트 에지가 스택의 동일 면을 향하도록 배열된다. 스택 내 일련의 다이는 패드들이 배치되는 다이 에지에 수직인 방향으로 변위되고(오프셋), 본 예에서, 오프셋은 완전히 노출된 각각의 하측 다이에 패드를 남기게 된다. 이 구조는 스테어스텝(stairstep) 다이 스택으로 제시되고, 전기적 상호연결은 스텝들에 걸쳐 이루어진다.
스택은 다이 장착 표면(171)에 노출된 본드 사이트(172)의 라인(173)을 갖는 지지부(17)(예를 들어, 패키지 기판) 상에 장착된다. 본드 사이트는 지지부의 전기 회로(도시되지 않음)에 연결되거나 그 일부를 구성한다. 다이 스택은 기판의 다이 장착 표면(171)에 고정되고, 제 1 다이(최하 다이)(141)의 전방 측벽이 본드 사이트(172)의 라인(173)을 따라 정렬되도록 배열된다. 여기서 도시되는 예에서, 최하 다이의 전방 측벽은 어느 정도 본드 사이트와 겹쳐지고, 다른 예에서, 최하 다이의 전방 측벽은 본드 사이트의 라인으로부터 뒤쪽으로 설정되거나, 상당한 정도로 본드 사이트와 겹쳐질 수 있다. 제 1 다이의 코팅된 후방부는 이러한 예에서와 같이, 지지 표면(171)과 직접 접촉할 수 있고, 지지부에 스택을 고정하는 기능을 할 수 있다. 선택적으로, 다이 부착 필름이 제 1 다이의 후방부에 적층되어 스택을 지지부에 고정할 수 있다.
다이는 스택 내에서 전기적으로 상호연결되고(다이-다이), 스택은 도 1C에 도시되는 바와 같이 본드 패드(172)와, 다이 패드(가령, 148)와 접촉하도록 배치되는 인터커넥트 물질의 트레이스(174)에 의해 지지부에 전기적으로 연결된다. 인터커넥트 물질은 전기 전도성 물질의 입자를 지닌 폴리머 매트릭스와 같은 전기 전도성 폴리머일 수 있다. 이 물질은 경화성 물질일 수 있고(가령, 전기 전도성 에폭시(가령, 은 충전 에폭시)와 같은 경화성 폴리머), 상호연결은, 다이 패드 및 본드 사이트와의 전기적 접촉을 고정하고 이들 간의 트레이스의 기계적 일체성을 보장하기 위해, 지정 패턴으로 경화되지 않은 물질의 트레이스를 형성하고 그 후 물질을 경화시킴으로써 만들어질 수 있다. 이 물질은 전기 전도성 잉크일 수 있는데, 이는 캐리어 내에 전기 전도성 입자를 포함할 수 있고, 폴리머 매트릭스를 포함하거나 포함하지 않을 수 있다.
미국특허출원 제12/124,077호에 설명된 바와 같이, 모듈러 설계로 오프셋 적층 다이 유닛들을 구성하고 유닛들을 적층시킴으로써, 대형 적층 다이 조립체가 만들어질 수 있다. 이러한 한가지 모듈 유닛은 역전될 수 있고, 다른 모듈 유닛 위에 장착될 수 있으며, 각자의 모듈 유닛의 인터커넥트 단부가 정렬되고 연결될 수 있으며, 결과적인 2-타이어 조립체가 지그재그 구조를 제시한다(도 2A, 2B 참조). 제 1 오프셋 다이 스택은 제 1 모듈 유닛(제 1 타이어(210))을 구성하고, 이는 지지부(217) 상의 본드 패드(272)에 장착되고 전기적으로 연결될 수 있으며, 유사한 제 2 모듈 유닛(제 2 타이어)(212)은 역전되어 제 1 타이어(210) 위에 장착될 수 있고, 각자의 모듈 유닛의 인터커넥트(214, 224)의 단부들이 정렬되고 연결될 수 있다. 결과적인 조립체가 도 2A에 일례로서 제시된다. 제 1 타이어와 제 2 타이어 사이에 스페이서가 제공될 수 있다(도 2A에 도시되지 않음). 제 1, 2 모듈 유닛이 동일할 경우, 제 2 유닛이 역전될 때, 인터커넥트 단부에서 각자의 패드의 라인은 반평행하다. 즉, 제 1 유닛 상의 제 1 인터커넥트가 제 2 다이 상의 최종 인터커넥트와 정렬된다. 이러한 구조에서, 이러한 구조에서, 다이 상의 적절한 각자의 특징부를 연결하기 위해 경로 재설정 회로(rerouting circuit)가 요구된다. 경로 재설정 회로는 제 1 유닛의 상측 다이의 액티브 측부에 제공되거나, 스페이서가 포함될 경우, 스페이서가 인터포저(interposer)(도 2A에 도시되지 않음)를 구성할 수 있으며, 이러한 인터포저는 하나 이상의 유전층과 하나 이상의 전도성 경로 재설정층을 포함한다. 도 2B는 제 1 타이어 위에 제 2 타이어가 장착되지만 역전되지는 않은 구조를 도시한다. 여기서, 제 2 타이어(220)의 인터커넥트(224)의 단부들은 제 1 타이어(210)의 상측 다이의 대향 에지 근처에 놓인다. 적어도 하나의 유전층(216)(가령, 글래스)와 적어도 하나의 패턴처리된 전도층(244)을 포함하는 인터코저가 모듈 유닛 사이에 배치되어, 제 1 타이어(210)의 에지 상의 인터커넥트(214)의 단부들로부터 제 2 타이어(220)의 (대향 배치된) 에지 상의 인터커넥트(224)의 단부들까지 재경로 설정을 제공하게 된다.
특정 인터커넥트 물질의 유동적 특성(가령, 점성, 또는 요변성, 등)을 이용하여 제어되는 형상을 갖는 증착을 제공할 수 있다. 특히, 일부 물질의 경우, 증착 물질의 일부분이 배출 펄스 완료에 이어지는 시간동안 증착 툴과 접촉 상태를 유지하고, 분리가 완료되기 전에 툴이 이동할 수 있다. 비경화 상태에서 높은 점도 및 요변성을 갖는 전도성 폴리머 물질은, 배출 펄스 바로 다음에 증착 툴을 이동시킴으로써, 선택된 형상을 갖는 인터커넥트를 형성하기 위해 선택된 방향으로 물질의 "꼬리"를 압인하는 방식으로, 증착 중 성형될 수 있다. 그 결과, 증착된 물질의 형상은 물질의 유동적 특성 뿐 아니라 툴의 이동 속도 및 방향에 의해 어느 정도 결정될 수 있다.
상술한 바와 같이, 도 1A, 1B, 1C, 2A, 2B에 도시되는 예에서 오프셋 다이 스택은 일곱개의 다이를 갖는 것으로 도시된다. 다른 개수의 다이를 갖는 오프셋 스택도 고려되며, 일반적으로 짝수 개의 다이(가령, 오프셋 스택 당 4개 또는 8개의 다이)가 더 유용할 수 있다.
도 3A와 관련하여, 예를 들어, 지지부(320) 상의 전기 접촉부(328)(가령, 다이 상의 패드 또는 기판 상의 본드 패드)에 액적(304)이 부착된다. 도시되는 예에서, 액적 형성 중, 툴 팁(도면에 도시되지 않음)은 접촉부(328)를 지향하고 있으며, 물질 덩어리가 접촉부에 배출되었다. 그 후, 물질 덩어리가 툴 팁과 여전히 접촉 상태에 있을 때, 툴은 표적으로부터 멀리 수직으로 이동하여 물질의 "꼬리"를 상향으로 압인하게 된다. 궁극적으로 액적 덩어리는 툴 팁으로부터 분리되었고, 결과적인 액적(304)은 일반적으로 원추형의 형상을 갖게 되었다. 성형된 액적을 형성하기에 적절한 물질은, 약 6.5 이상의 요변 지수 및/또는 약 30,000 cps 또는 그 이상의 점도를 비 경화 상태에서 갖는 전기 전도 에폭시(금속 충전 에폭시)를 포함한다. 설명한 바와 같이, 점도 및/또는 요변성이 너무 높아서는 안되고, 물질이 성형불가능할 수 있으며, 또는, 인터커넥트 단자와 양호한 접촉을 이루지 못할 수 있다.
미국특허출원 제12/124,097호는 인터커넥트 단자와 접촉하는 물질의 라인을 제공하는, 다이 스택 면에 인접하게 서로 위에 개략적으로 원추형인 일련의 자유 직립 액적들을 형성하는 방법을 설명한다. 이러한 라인형 구조는 수직 인접 다이 간에 충분한 공간이 존재하는 경우에 특히 유용하여, 인터커넥트 트레이스가 횡방향 지지부없이 공간을 수직으로 가로질러야 한다. 이는 스페이서에 의해, 또는 다이의 엇갈린 배열(staggered arrangement)에 의해 분리되고 서로 위에 장착되는 다수의 다이를 갖는 다이 스택에서 제시될 수 있다(즉, 다이 간의 간격이 삽입된 오프셋 다이의 두께에 근사할 때(또는 약간 넘을 때), 아래의 다이에 대해 90도로 각각 배향되는 기다린 적층 다이를 갖는 다이 스택에서)(미국특허출원 제12/124,077호 참조).
미국특허출원 제12/124,077호에 더 설명된 바와 같이, 툴은 표적으로부터 수직으로 멀리와는 다른 방향으로 이동할 수 있고, 다양한 유용 액적 형상이 나타날 수 있다. 도 3B를 참조하면, 다이(341, 342, 343, 344)의 오프셋 스택은 스택 장착부에 전기 연결 사이트(가령, 본드 패드)(372)를 갖는 기판(317) 상에 장착되는 것으로 도시된다. 본 예의 모든 다이는 다이의 에지를 따라 인터커넥트 가장자리에 배열되는 주변 패드(가령, 348)를 갖는다. 스택 내 각각의 다이는 아래의 다이에 대해 변위되어, 패드의 영역의 적어도 일부분을 노출시킨다(도시되는 예에서 패드 전체가 노출된다). 제 1 인터커넥트 액적(314)은 기판(317)의 본드 패드(372)에 제 1 다이(341) 상의 다이 패드(348)를 연결하도록 도시된다. 액적 형성을 위해, 툴은 제 1 표적 본드 패드(372)를 지향하고, 물질 덩어리는 본드 패드로 배출되었다. 그 후, 물질 덩어리가 툴 팁과 여전히 접촉하고 있을 때, 툴이 제 1 표적으로부터 상향으로 횡방향으로 멀리 이동하고, 그 후, 다이 패드(348)를 향해 횡방향으로 하향으로 이동하여(점선으로 표시됨), 제 2 패드를 향해 호 모양으로 물질의 "꼬리"를 압인한다. 제 2 액적 및 후속 액적들은 후속 다이 상의 연결 패드에 마찬가지로 형성되어, 다이-다이 상호연결을 형성한다.
본 발명의 일 실시예에 따라 지지부 상에 장착되고 지지부에 전기적으로 연결되는 지그재그 구조의 타이어 오프셋 적층 다이 조립체가 도 4A, 4B, 4C에 도시된다. 본 예에서, 오프셋 적층 다이를 네개씩 갖는 2개의 타이어를 포함하는 적층 다이 조립체(428)가, (패키지 기판)과 같은 지지부(447) 상에 장착된다. 본 예에서, 하측 타이어는 다이(441, 442, 443, 444)를 포함하고, 상측 타이어는 다이(445, 446, 447, 448)를 포함한다. 각 다이의 후방부는 다이 접착 필름(각각, 431, 432, 433, 434, 435, 436, 437, 438)으로 적층된다. 인터커넥트 다이 패드(가령, 548, 648)는 각 다이의 인터커넥트 에지 근처의 다이 가장자리에 배열된다. 인터커넥트 물질의 트레이스(404)는 제 1 타이어의 인터커넥트 면 위에 형성되어, 인터커넥트 다이 패드(가령, 548)들과 접촉하여 다이-다이 상호연결을 이루고, 지지부 상의 제 1 라인의 본드 패드(472)와 접촉하여 타이어-지지부의 전기적 연결을 이룬다. 인터커넥트 물질의 안착대(pedestals)(502)는 지지부 상의 제 2 라인에서 본드 패드(474)와 접촉하도록 형성되고, 인터커넥트 물질의 트레이스(504)는 제 2 타이어의 인터커넥트 면 위에 형성되어, 인터커넥트 다이 패드(가령, 648)과 접촉하여 다이-다이 상호연결을 이루고, 안착대(502)와 접촉하여 타이어-지지부 전기적 연결을 이룬다.
기판(477)은 조립체가 사용을 위해 전개되는 소자(도시되지 않음)의 하측 회로에 조립체의 제 2 레벨의 전기적 연결(가령, 랜드 그리드 어레이 또는 볼 그리드 어레이 또는 탭 어레이)을 위해 스택 장착 표면에 대향한 표면에서 랜드(lands)(476)를 포함한다. 본드 패드(472, 474) 및 랜드(476)는 기판 내, 하나 이상의 유전층에 의해 분리된, 패턴처리된 전도층에 연결되고, 기판 내 패턴처리된 전도층은 유전층을 통해 비아에 의해 연결된다.
도 4A, 4B, 4C에서와 같이 지지부 상에 장착되고 지지부에 전기적으로 연결되는, 지그재그 구조의 타이어 오프셋 적층 다이 조립체를 구성하기 위한 프로세스의 단계들이 도 5A, 5B, 5C, 6A, 6B, 6C, 7A, 7B, 7C, 8A, 8B, 8C, 9A, 9B, 9C에 도시된다. 이러한 프로세스의 설명은 다음과 같다.
다이의 어레이에 대한 종래의 반도체 회로는 반도체 웨이퍼의 액티브 측부(전방부)에 형성된다. 웨이퍼는 일반적으로 백그라인딩에 의해 얇아지고, 다이 부착 필름이 얇아진 웨이퍼의 후방부에 장착된다. 그 후, 다이는 어레이 내 다이 사이의 절단 경로(saw street)를 따라 절단에 의해 개별화(singulation)된다.
개별화된 다이는 오프셋 배열로, 픽-앤드-플레이스 툴과 같은 툴을 이용하여 적층된다. 여기서 도시되는 예에서, 제 1 타이어(420)를 구성하는 다이의 제 1 오프셋 스택(본 예에서 4개의 다이)은 기판(477)의 스택 장착 표면에 장착된다. 제 1 타이어는 최하 다이(441)의 다이 부착 측벽이 기판 상의 제 1 본드 패드 라인의 본드 패드(472)와 정렬되도록(인접하거나 부분적으로 겹쳐지도록) 배치된다. 그 후 조립체는 유전체 코팅(544)으로 코팅된다. 유전체 코팅의 물질은 다양한 물질 중 임의의 것일 수 있고, 특정 물질에 대해 적절한 다양한 기술을 이용하여 형성될 수 있다. 적절한 물질은 유기 폴리머를 포함하며, 특히 적절한 물질은 증기 형태로 프리커서 분자의 동 위치 중합화에 의해 형성되는 파릴렌(parylenes)을 포함한다. 코팅은 코팅 프로세스 중 물질에 노출되는 모든 표면을 커버하고, 전기적 연결이 이루어질 영역들을 포함한다. 따라서, 예를 들어, 레이저 절개에 의해, 선택된 영역 위에 개구부가 형성된다. 예를 들어, 코팅을 통해 개구부(545)가 형성되어, 인터커넥트 다이 패드(가령, 548)를 노출시키고 기판 상의 제 1 행의 본드 패드(가령, 472)를 노출시킨다. 결과적인 구조가 도 5A에 도시되고, 도 5B 및 도 5C에 부분 확대도로 도시된다.
제 1 타이어(420) 내 다이의 상호연결과, 기판에 대한 제 1 타이어의 연결은, 인터커넥트 다이 패드 및 본드 패드(472)와 접촉하는 전기 전도성 물질의 트레이스(4040)를 형성함으로써 이루어진다. 결과적인 구조물이 도 6A에 도시되고, 그 부분 확대도가 도 6B, 6C에 도시된다. 유전체 코팅은 전기 전도성 트레이스에 의해 접촉될 수 있는(그러나, 전기적 접촉이 요망되지 않는) 특징부(가령, 다이 패드가 배치되는 다이 가장자리, 인접 다이 에지, 및 측벽)를 절연하는 기능을 한다. 상술한 바와 같이, 전기 전도성 물질은 유동가능한 형태로 증착될 수 있는 물질을 포함하며, 이러한 물질은 그 후 경화되거나 경화되어 전도체를 형성할 수 있다. 전기 전도성 물질은 경화성 물질일 수 있고, 경화되지 않은 또는 부분적으로 경화된 상태에서 증착될 수 있으며, 이 물질은 증착 이후 중간 단계에서 부분적으로 또는 추가적으로 경화될 수 있고, 증착 완료시 완전히 경화될 수 있다. 적절한 전기 전도성 물질은 예를 들어, 금속 충전 에폭시, 금속 충전 열경화성 폴리머, 금속 충전 열가소성 폴리머, 및 전기 전도성 잉크를 포함하는, 금속-충전 폴리머와 같은, 입자 형태의 전도성 물질로 충전된 폴리머를 포함한다.
인터커넥트 물질은 특정 물질용으로 적합한 기술에 의해 증착될 수 있다. 일부 실시예에서, 물질은 에어로졸, 스크린 인쇄, 또는 제트 인쇄로 분사되거나 노즐 또는 니들을 이용하여 배출될 수 있고, 물질은 제트 또는 노즐을 통해 드롭와이즈 방식으로 펄스 형으로 배출될 수도 있고 연속적으로 배출될 수도 있다. 배출에 이어, 물질이 경화되어 상호연결을 완성한다.
그 후, 제 2 타이어(422)를 구성하는 다이의 제 2 오프셋 스택(본 예에서 4개의 다이)이 제 1 타이어(420)의 상측 표면 상에 장착된다. 제 2 타이어는 본 예에서, 최하 다이(445)의 다이 부착 측벽이 제 1 타이어 너머로 위치하고 기판 위 제 2 본드 패드 라인의 본드 패드(474)에 대해 수직으로 정렬되도록 배치된다. 결과적인 조립체는 그 후 제 2 유전체 코팅(644)으로 코팅된다. 제 2 유전체 코팅의 물질은 다양한 물질 중 임의의 것일 수 있고, 특정 물질용으로 적절한다면 다양한 기술 중 임의의 기술을 이용하여 형성될 수 있다. 제 2 코팅 물질은 제 1 코팅 물질과 동일할 수도 있고, 다른 것일 수도 있다. 적절한 물질은 유기 폴리머를 포함하고, 특히 적절한 물질은, 증기 형태로 프리커서 분자의 동 위치 중합화에 의해 형성되는 파릴렌을 포함한다. 코팅은 코팅 프로세스 중 물질에 노출되는 모든 표면을 커버하고, 전기적 연결이 이루어질 영역을 포함한다. 따라서, 예를 들어, 선택적인 레이저 절개에 의해, 선택된 영역 위에 개구부가 형성된다. 예를 들어, 개구부(645)가 코팅을 통해 형성되어 인터커넥트 다이 패드(가령, 648)를 노출시키고, 기판 위 제 2 라인에서 본드 패드(가령, 474)를 노출시킨다. 결과적인 구조가 도 7A에 도시되고, 도 7B, 7C에 부분 확대도가 도시된다.
그 후 전도성 물질의 안착대(502)가 기판 위 제 2 라인의 본드 패드(474)와 접촉하도록 형성된다. 결과적인 구조가 도 8A에 도시되고, 그 부분 확대도가 도 8B, 8C에 도시된다. 상술한 바와 같이, 전기 전도성 물질은 유동가능한 형태로 증착될 수 있는 물질을 포함하고, 이 물질은 그 후 경화되거나 경화되어 전도체를 형성할 수 있다. 전기 전도성 물질은 경화성 물질일 수 있고, 경화되지 않은 또는 부분적으로 경화된 상태로 증착될 수 있으며, 이 물질이 증착 이후 중간 단계에서 부분적으로 또는 추가적으로 경화될 수 있고, 증착 완료시 완전히 경화될 수 있다. 적절한 전기 전도성 물질은 예를 들어, 금속 충전 에폭시, 금속 충전 열경화성 폴리머, 금속 충전 열가소성 폴리머, 및 전기 전도성 잉크를 포함하는, 금속 충전 폴리머와 같은 입자 형태의 전도성 물질로 충전된 폴리머를 포함한다. 적절한 물질은 최종 경화 이전에 배출된 상태로 안착대 높이 및 일반적 형상을 유지하기에 적절한 유동 특성을 갖도록 선택된다. 특정 실시예에서, 안착대는 약 190-310um 범위의 높이와, 약 160-180um 범위의 베이스 직경을 갖는, 일반적으로 원추 형상을 갖는다. 물질의 특성에 따라, 높이 대 직경비가 큰 안착대가 구성될 수 있다. 도 8B의 (512)에 도시되는 바와 같이, 베이스를 둘러싸는 에폭시 "블리드"(bleed)가, 증착 및 경화 프로세스 중 발생할 수 있고, 일부 실시예에서, 이는 바람직한 특징이 아닐 수 있다.
전도성 안착대를 위한 적절한 물질의 특정 예는, Ormet Circuits, Inc. 사의 "800, 700, 500, 400, 200 시리지 잉크"로 판매되는 전기 전도성 페이스트를 포함한다. 이는 5-15wt%의 에폭시 수지 혼합물과, 최대 5wt%의 부틸 카르비톨을 포함하며, 나머지는 다양한 비율의 Cu, Bi, Sn, 및 Ag의 입자들을 포함한다.
전도성 안착대용으로 적절한 물질의 다른 특정 예는, "Thermoset MD-141"과 같은, Lord Corporation 사에서 "die attach adhesive"로 판매 중인 물질을 포함한다. 이 물질들은 약 10wt%의 페놀 노발 수지(phenolic novolac resin), 약 5wt%의 글리콜 에테르 화합물, 약 10wt%의 에폭시 수지, 및 약 80wt%의 은을 포함한다.
안착대용 인터커넥트 물질은 특정 물질 및 안착대 형상에 적합한 임의의 기술에 의해 증착될 수 있다. 일부 실시예에서, 이 물질은 노즐 또는 니들 또는 스크린 인쇄 또는 제트 인쇄를 이용하여 배출될 수 있고, 이 물질은 제트나 노즐을 통한 드롭와이즈 방식과 같은, 펄스 형태로 배출되거나 연속적으로 배출될 수 있다. 배출 이후 안착대 물질이 경화되어 안착대의 기계적 일체성을 완성시킨다.
그 후 제 2 타이어(422)의 다이의 상호연결과, (안착대(502)를 통한) 기판에 대한 제 2 타이어의 연결이, 인터커넥트 다이 패드 및 안착대(502)와 접촉하는 전기 전도성 물질의 트레이스(504)를 형성함으로써 구현된다. 결과적인 구조가 도 9A에 도시되고, 그 부분 확대도가 도 9B, 9C에 도시된다. 유전체 코팅은 전기 전도성 트레이스에 의해 접촉될 수 있는, 그러나, 전기적 접촉이 요망되지 않는, 특징부(가령, 다이 패드가 배치되는 다이 가장자리 및 인접 다이 에지 및 측벽)를 절연하는 기능을 한다. 상술한 바와 같이, 전기 전도성 물질은 유동가능한 형태로 증착될 수 있는 물질을 포함하고, 그 후 이 물질이 경화되거나 경화되어 전도체를 형성할 수 있다. 전기 전도성 물질은 경화성 물질이고, 경화되지 않은 또는 부분 경화 상태로 증착될 수 있으며, 이 물질이 증착 이후 중간 단계에서 부분적으로 또는 추가적으로 경화될 수 있고, 증착 완료시 최종적으로 경화될 수 있다. 적절한 전기 전도성 물질은 예를 들어, 금속 충전 에폭시, 금속 충전 열경화성 폴리머, 금속 충전 열가소성 폴리머, 및 전기 전도성 잉크를 포함하는, 금속-충전 폴리머와 같은, 입자 형태의 전도성 물질로 충전된 폴리머를 포함한다. 적절한 물질은 배출 후 최종 경화 이전에, 안착대의 팁과 다이(445)의 측벽 사이의 갭에 걸쳐 그 형상을 유지하기에 적절한 유동 특성을 갖도록 선택된다.
인터커넥트 물질은 특정 물질용으로 적합한 임의의 기술에 의해 증착될 수 있다. 일부 실시예에서, 물질은 에어로졸, 스크린 인쇄, 또는 제트 인쇄로 분사되거나 노즐 또는 니들을 이용하여 배출될 수 있고, 물질은 제트 또는 노즐을 통해 드롭와이즈 방식으로 펄스 형으로 배출될 수도 있고 연속적으로 배출될 수도 있다.
도 10A 및 10B는 제 1 타이어(420)의 다이의 다이간 상호연결과, 기판 상의 본드 패드(472)에 대한 제 1 타이어(420)의 연결을 구현하는 전도성 트레이스(404)를 도시하는 부분도다.
도 11A 및 11B는 제 2 타이어(422)의 다이의 다이간 상호연결과, 기판 상의 안착대(502)에 대한 제 2 타이어(422)의 연결을 구현하는 전도성 트레이스(504)를 도시하는 부분도다.
도 12A, 12B, 12C는 제 2 타이어(422)의 다이의 다이간 상호연결과, 기판 위 본드 패드(474) 상의 안착대(502)에 대한 제 1 타이어(422)의 연결을 구현하기 위한 전도성 트레이스(504)의 형성의 단계들을 도시하는 부분도다.
다른 실시예들도 본 발명의 범위 내에 있다.
예를 들어, 도면은 타이어 다이 스택(이러한 예에서 상측 오프셋 다이 스택)이 지지부 위에 올려진 조립체를 도시하고, 필라(pillars)는 지지부 상의 본드 패드에 올려진 오프셋 다이 스택의 전기적 연결을 위해 전개된다. 다른 실시예에서, 필라는 지지부 상의 본드 패드에 올려진 다이 또는 다이 스택(오프셋되거나 오프셋되지 않을 수 있음)의 전기적 연결을 위해 전개된다. 그리고, 예를 들어, 도면은 상측 스택과 지지부 사이에 하측 오프셋 다이 스택이 배치되는 조립체를 도시하고 있다. 특히, 도시되는 예에서, 하측 오프셋 다이 스택은 지지부에 장착되고, 상측 스택은 하측 스택 상에 장착되어, 상측 스택의 올려짐은 기판 표면 위 하측 스택의 높이(또는 단순히 하측 스택의 높이)에 의해 제시된다. 다른 실시예에서, 상측 스택은, 예를 들어, 하측 다이 또는 오프셋없는 다이 스택, 또는 패키지와 같이 하측 스택과는 다른 일부 특징부 위에 장착될 수 있다.
또한, 예를 들어, 도시되는 지그재그 타이어 다이 스택 조립체는 2개의 타이어(상측 및 하측)를 갖고, 각각의 타이어는 다이를 4개씩 갖는 걸로 도시된다. 3개 이상의 타이어를 갖는 조립체가 고려되며, 다른 개수의 다이를 갖는 타이어도 고려된다. 예를 들어, 하나 이상의 추가적인 타이어가 제 2 타이어 위에 적층될 수 있다. 예를 들어, 타이어 중 하나 이상이 4개보다 많거나 적은 다이를 가질 수 있고, 일부 실시예에서, 하나 이상의 타이어가 8개의 다이를 가질 수 있다.
또한, 예를 들어, 상측 타이어 및 하측 타이어의 다이들은 동일 길이를 갖는 것으로 도시된다. 이러한 환경은 모든 다이가 동일한 타입이거나 동일한 기능을 갖는 경우에 지배적일 수 있다. 타이어 스택 각각은 예를 들어, 동일 타입의 메모리 다이를 포함할 수 있다. 다른 다이 타입도 고려된다. 예를 들어, 서로 다른 기능을 갖는 다이가 일 타이어 내에 포함될 수 있고, 또는, 예를 들어, 일 타이어의 다이들은 동일한 기능을 갖지만, 다른 타이어 내의 다이들은 하나 이상의 다른 기능을 가질 수 있다. 결과적으로, 일부 고려되는 실시예에서, 다이는 동일 크기가 아닐 수 있고, 또는, 일 타이어 내의 다이들이 동일 크기지만, 다른 타이어 내의 다이들은 서로 다른 크기를 가질 수 있다.
또한, 예를 들어, 상측 타이어 내 최하 다이의 인터커넥트 에지는 하측 특징부의 하측 에지 너머로 외향으로 연장되는 것으로 도시된다. 다른 고려되는 실시예에서, 상측 스택의 인터커넥트 에지는 하측 특징부의 하측 에지와 수직으로 정렬되거나 하측 에지로부터 내향으로 놓일 수 있다.
또한, 예를 들어, 도시되는 예에서, 유전체 코팅은 스택 내 모든 다이 상의 인터커넥트 패드로부터 제거되는 것으로 도시된다. 이는 모든 패드를 차후 형성되는 트레이스에 접촉하게 한다. 패드 중 선택된 패드들과만 전기적 접촉을 형성하는 것이 바람직할 수 있다. 미국특허출원 제12/124,077호에 설명되는 바와 같이, 개구부는 임의의 다이의 패드 중 선택된 패드 위에 형성될 수 있고, 또는, 스택 내 일련의 다이 상의 선택된 대응 패드 위에 형성될 수 있어서, 나머지 패드를 유전체 코팅에 의해 커버되게, 그리고 전기적 연결에 대해 가용하지 않게 남겨둘 수 있다. 그리고, 예를 들어, 코팅은 각각의 타이어 구성 이후 각각의 단계(phase)가 이어지도록 단계별(in phases)로 형성되는 것으로 설명된다. 일부 고려되는 실시예에서, 코팅은 2개(또는 그 이상) 형성 이후 단일 상태로 공급된다. 이는 하측 타이어의 인터커넥트 다이 패드가 제거용으로 즉시 가용하도록(가령, 레이저 절개에 의해) 하측 타이어 위에 상측 타이어가 배치되는 경우에 특히 바람직할 수 있다.
또한, 예를 들어, 필라에 대해, 올려진 (상측) 다이, 또는, 올려진 (상측) 다이 스택을 연결하는 트레이스의 형성 및 필라의 형성은 2개의 배출 작업으로 수행되는 것으로 설명된다. 일부 실시예에서, 각각의 필라 및 대응 트레이스는 배출 및 배출 툴을 적절히 제어함으로써 연속적인 작동으로 형성될 수 있다.

Claims (48)

  1. 지지부 위에 장착되고 지지부 위로 올려진 다이를 포함하는 반도체 조립체에 있어서, 상기 다이는 전방부에 인터커넥트 패드를 갖고, 상기 지지부는 장착부의 본드 패드 상에 제 1 전기 전도성 물질의 필라(pillar)를 가지며, 상기 올려진 다이는 본드 패드 상의 필라에 다이 상의 인터커넥트 패드를 접촉시키는 제 2 전기 전도성 물질의 트레이스에 의해 상기 지지부에 전기적으로 연결되는
    반도체 조립체.
  2. 제 1 항에 있어서, 상기 올려진 다이는 전방부에 복수의 인터커넥트 다이를 갖고, 상기 지지부는 장착부의 복수의 본드 패드 각각의 상에 제 1 전기 전도성 물질의 필라를 가지며, 상기 올려진 다이는 상기 복수의 인터커넥트 패드 중 적어도 2개 각각을 적어도 2개의 대응 본드 패드 각각 상의 필라에 접촉시키는 제 2 전기 전도성 물질의 트레이스에 의해 상기 지지부에 전기적으로 연결되는
    반도체 조립체.
  3. 제 1 항에 있어서, 상기 제 1 전기 전도성 물질과 상기 제 2 전기 전도성 물질이 동일 물질을 포함하는
    반도체 조립체.
  4. 제 1 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나가, 유동가능 형태로 증착되어 그 후 경화되거나, 경화되어 전도체를 형성하는 물질을 포함하는
    반도체 조립체.
  5. 제 1 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 경화성 물질을 포함하는
    반도체 조립체.
  6. 제 1 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 폴리머 매트릭스 내에 입자 형태의 전도성 물질을 포함하는
    반도체 조립체.
  7. 제 1 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 금속-충전 폴리머를 포함하는
    반도체 조립체.
  8. 제 7 항에 있어서, 상기 금속 충전 폴리머는 금속 충전 에폭시를 포함하는
    반도체 조립체.
  9. 제 7 항에 있어서, 상기 금속 충전 폴리머는 금속 충전 열경화성 폴리머를 포함하는
    반도체 조립체.
  10. 제 7 항에 있어서, 상기 금속 충전 폴리머는 금속 충전 열가소성 폴리머를 포함하는
    반도체 조립체.
  11. 제 1 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 캐리어 내에 입자 형태의 전도성 물질을 포함하는
    반도체 조립체.
  12. 제 11 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 전기 전도성 잉크를 포함하는
    반도체 조립체.
  13. 지지부 위에 장착되는 다이 스택 내 복수의 다이를 포함하는 반도체 조립체에 있어서, 적어도 하나의 제 1 다이가 지지부 위에 올려 놓여지며, 상기 제 1 다이는 전방부에 인터커넥트 다이를 갖고, 상기 지지부는 장착부의 본드 패드 상에 제 1 전기 전도성 물질의 필라를 가지며, 상기 제 1 다이는 본드 패드 상의 필라에 다이 상의 인터커넥트 패드를 접촉시키는 제 2 전기 전도성 물질의 트레이스에 의해 상기 지지부에 전기적으로 연결되는
    반도체 조립체.
  14. 제 13 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질은 동일 물질을 포함하는
    반도체 조립체.
  15. 제 13 항에 있어서, 적어도 하나의 제 2 다이가 제 3 전기 전도성 물질의 트레이스에 의해 상기 제 1 다이에 전기적으로 연결되고, 상기 제 3 전기 전도성 물질의 트레이스는 제 1 다이 상의 인터커넥트 패드를 상기 제 2 다이 상의 인터커넥트 패드에 접촉시키는
    반도체 조립체.
  16. 제 15 항에 있어서, 상기 제 3 전기 전도성 물질 및 상기 제 2 전기 전도성 물질이 동일 물질을 포함하는
    반도체 조립체.
  17. 제 13 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는, 유동가능 형태로 증착되고 그 후 경화되거나 경화되어 전도체를 형성할 수 있는 물질을 포함하는
    반도체 조립체.
  18. 제 13 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 경화성 물질을 포함하는
    반도체 조립체.
  19. 제 13 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 폴리머 매트릭스 내에 입자 형태의 전도성 물질을 포함하는
    반도체 조립체.
  20. 제 13 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 금속 충전 폴리머를 포함하는
    반도체 조립체.
  21. 제 20 항에 있어서, 상기 금속 충전 폴리머는 금속 충전 에폭시를 포함하는
    반도체 조립체.
  22. 제 20 항에 있어서, 상기 금속 충전 폴리머는 금속 충전 열경화성 폴리머를 포함하는
    반도체 조립체.
  23. 제 20 항에 있어서, 상기 금속 충전 폴리머는 금속 충전 열가소성 폴리머를 포함하는
    반도체 조립체.
  24. 제 13 항에 있어서, 상기 제 1 전기 전도성 물질 및 상기 제 2 전기 전도성 물질 중 적어도 하나는 캐리어 내에 입자 형태의 전도성 물질을 포함하는
    반도체 조립체.
  25. 제 24 항에 있어서, 상기 전기 전도성 물질은 전기 전도성 잉크를 포함하는
    반도체 조립체.
  26. 지지부 위에 장착되고 지지부 위에 올려진 상측 다이 스택 내 복수의 다이를 포함하는 반도체 조립체에 있어서, 상기 상측 스택 내 적어도 하나의 제 1 다이는 전방부에 인터커넥트 패드를 갖고, 상기 지지부는 장착부의 본드 패드 상에 제 1 전기 전도성 물질의 필라를 가지며, 상기 상측 스택 내 상기 제 1 다이는 상기 상측 스택 내 상기 제 1 다이 상의 인터커넥트 패드를 상기 본드 패드 상의 필라에 접촉시키는 제 2 전기 전도성 물질의 트레이스에 의해 상기 지지부에 전기적으로 연결되는
    반도체 조립체.
  27. 제 26 항에 있어서, 상기 지지부와 상기 상측 다이 스택 사이에 배치되는 하측 다이를 더 포함하는
    반도체 조립체.
  28. 제 26 항에 있어서, 상기 지지부와 상측 다이 스택 사이에 배치되는 하측 다이 스택을 더 포함하는
    반도체 조립체.
  29. 제 26 항에 있어서, 상기 지지부와 상기 상측 다이 스택 사이에 배치되는 반도체 패키지를 더 포함하는
    반도체 조립체.
  30. 제 28 항에 있어서, 상기 하측 다이 스택은 타이어 오프셋 적층 다이 조립체를 포함하고, 하측 타이어의 다이는 다이 간에 전기적으로 상호연결되며, 하측 타이어는 다이 상의 인터커넥트 패드 및 지지부 상의 한 세트의 본드 패드를 접촉시키는 전기 전도성 물질의 트레이스에 의해 지지부에 전기적으로 연결되는
    반도체 조립체.
  31. 제 26 항에 있어서, 상측 다이 스택은 타이어 오프셋 적층 다이 조립체를 포함하며, 타이어의 인터커넥트 에지는 제 1 방향으로 면하고, 인터커넥트 다이 패드는 필라와 함께 정렬되는
    반도체 조립체.
  32. 지그재그 구조로 제 1 및 제 2 타이어 오프셋 다이 스택을 포함하는
    다이 스택 조립체.
  33. 제 32 항에 있어서, 제 1 타이어의 인터커넥트 에지는 제 1 방향으로 면하고, 제 2 타이어의 인터커넥트 에지는 제 1 방향과는 다른 제 2 방향으로 면하는
    다이 스택 조립체.
  34. 제 32 항에 있어서, 제 1 타이어 인터커넥트 에지 방향이 제 2 타이어 인터커넥트 에지 방향과 대향되는
    다이 스택 조립체.
  35. 제 32 항에 있어서, 제 1 타이어 인터커넥트 에지 방향이 제 2 타이어 인터커넥트 에지 방향에 대해 수직인
    다이 스택 조립체.
  36. 제 32 항에 있어서, 제 1 타이어는 다이 간을 전기적으로 상호연결하고, 제 1 타이어의 다이는 지지부 상의 제 1 세트의 본드 패드와 다이 상의 인터커넥트 패드를 접촉시키는 전기 전도성 물질의 트레이스에 의해 지지부에 전기적으로 연결되며, 제 2 타이어의 다이는 다이 간을 전기적으로 상호연결하고, 타이어는 지지부 상의 제 2 세트의 본드 패드 상에 형성되는 전기 전도성 물질의 필라에 다이 상의 인터커넥트 패드를 접촉시키는 전기 전도성 물질의 트레이스에 의해 상기 지지부에 전기적으로 연결되는
    다이 스택 조립체.
  37. 지지부 위에 장착되고 지지부 위에 올려진 다이를 지지부 내의 회로에 전기적으로 연결하기 위한 방법에 있어서,
    지지부의 장착부의 한 세트의 본드 패드 상에 전기 전도성 물질의 필라를 형성하는 단계와,
    올려진 다이 상의 인터커넥트 다이 패드 및 필라와 접촉하는 전기 전도성 물질의 트레이스를 형성하는 단계
    를 포함하는 다이를 지지부 내의 회로에 전기적으로 연결하기 위한 방법.
  38. 제 37 항에 있어서, 트레이스를 형성하는 단계는, 필라와 인터커넥트 다이 패드 사이의 갭에 걸쳐 트레이스를 형성하는 단계를 포함하는
    다이를 지지부 내의 회로에 전기적으로 연결하기 위한 방법.
  39. 제 37 항에 있어서, 필라를 형성하는 단계는, 본드 패드 상에 경화성 전기 전도성 필라 물질을 증착하고 증착된 필라 물질을 경화시키는 단계를 포함하는
    다이를 지지부 내의 회로에 전기적으로 연결하기 위한 방법.
  40. 제 37 항에 있어서, 트레이스를 형성하는 단계는, 필라와 접촉하는 경화성 전기 전도성 트레이스 물질을 증착하고 증착된 트레이스 물질을 경화시키는 단계를 포함하는
    다이를 지지부 내의 회로에 전기적으로 연결하기 위한 방법.
  41. 지지부 위에 장착되고 지지부 위에 놓여진 다이 스택 내 다이를 지지부 내 회로에 전기적으로 연결하기 위한 방법에 있어서,
    지지부의 장착부의 한 세트의 본드 패드 상에 전기 전도성 물질의 필라를 형성하는 단계와,
    다이의 올려진 스택 내 적어도 하나의 다이 상의 인터커넥트 패드와, 필라와 접촉하도록 전기 전도성 물질의 트레이스를 형성하는 단계
    를 포함하는 다이 스택 내 다이를 지지부 내의 회로에 전기적으로 연결하기 위한 방법.
  42. 지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법에 있어서,
    제 1 타이어의 인터커넥트 에지가 제 1 방향으로 면하고 제 1 타이어 내 최하 다이 상의 인터커넥트 패드가 지지부 상의 제 1 세트의 본드 패드와 정렬되도록, 지지부 상에 제 1 타이어를 장착하는 단계와,
    제 1 세트의 본드 패드 중 하나의 본드 패드와 다이 상의 적어도 하나의 인터커넥트 패드와 각각 접촉하도록 전기 전도성 물질의 제 1 타이어 트레이스를 형성함으로써 제 1 타이어의 다이를 다이 간에 전기적으로 상호연결하고, 지지부에 제 1 타이어를 전기적으로 연결하는 단계와,
    제 2 타이어의 인터커넥트 에지가 제 2 방향으로 면하도록 제 1 타이어 위에 제 2 타이어를 적층 또는 장착하는 단계와,
    지지부 상의 제 2 세트의 본드 패드 상에 전기 전도성 물질의 필라를 형성하는 단계와,
    제 2 타이어의 적어도 하나의 다이 상의 인터커넥트 다이 패드와 필라와 접촉하도록 전기 전도성 물질의 제 2 타이어 트레이스를 형성하는 단계
    를 포함하는 지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법.
  43. 제 42 항에 있어서, 제 1 타이어 트레이스를 형성하는 단계는, 적어도 하나의 하측 타이어 다이 상의 다이 패드와, 제 1 세트의 본드 패드 중 하나의 본드 패드와 접촉하도록 경화성 전기 전도성 트레이스 물질을 증착하고, 증착된 트레이스 물질을 경화시키는 단계를 포함하는
    지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법.
  44. 제 42 항에 있어서, 제 2 타이어 트레이스를 형성하는 단계는, 필라와 인터커넥트 다이 패드 사이의 갭에 걸쳐 제 2 타이어 트레이스를 형성하는 단계를 포함하는
    지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법.
  45. 제 42 항에 있어서, 필라를 형성하는 단계는, 본드 패드 상에 경화성 전기 전도성 필라 물질을 증착하고 증착된 필라 물질을 경화시키는 단계를 포함하는
    지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법.
  46. 제 42 항에 있어서, 제 2 타이어 트레이스를 형성하는 단계는, 적어도 하나의 상측 타이어 다이 상의 다이 패드 및 필라와 접촉하도록 경화성 전기 전도성 트레이스 물질을 증착하고 증착된 트레이스 물질을 경화시키는 단계를 포함하는
    지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법.
  47. 제 42 항에 있어서, 제 1 타이어를 적층 또는 장착 후, 제 1 타이어 트레이스를 형성하기 전에, 공형 유전체 코팅으로 조립체를 코팅하고, 제 1 타이어 트레이스와 접촉할 선택된 다이 패드 및 본드 패드에 개구부를 형성하는 단계를 더 포함하는
    지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법.
  48. 제 42 항에 있어서, 제 2 타이어를 적층 또는 장착 후, 필라를 형성하기 전에, 공형 유전체 코팅으로 조립체를 코팅하고, 필라와 접촉할, 선택된 제 2 타이어 다이 패드 및 본드 패드 내에 개구부를 형성하는 단계를 더 포함하는
    지그재그 구조로 타이어 오프셋 적층 다이 조립체를 제작하기 위한 방법.


KR1020127002117A 2009-06-26 2010-06-23 지그재그 구조로 적층된 다이용 전기 인터커넥트 KR101715426B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US22098609P 2009-06-26 2009-06-26
US61/220,986 2009-06-26
PCT/US2010/039639 WO2010151578A2 (en) 2009-06-26 2010-06-23 Electrical interconnect for die stacked in zig-zag configuration
US12/821,454 US8680687B2 (en) 2009-06-26 2010-06-23 Electrical interconnect for die stacked in zig-zag configuration
US12/821,454 2010-06-23

Publications (2)

Publication Number Publication Date
KR20120055541A true KR20120055541A (ko) 2012-05-31
KR101715426B1 KR101715426B1 (ko) 2017-03-10

Family

ID=43379798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127002117A KR101715426B1 (ko) 2009-06-26 2010-06-23 지그재그 구조로 적층된 다이용 전기 인터커넥트

Country Status (6)

Country Link
US (1) US8680687B2 (ko)
JP (1) JP5963671B2 (ko)
KR (1) KR101715426B1 (ko)
CN (1) CN102473697B (ko)
TW (1) TWI570879B (ko)
WO (1) WO2010151578A2 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
CN103325764B (zh) * 2008-03-12 2016-09-07 伊文萨思公司 支撑安装的电互连管芯组件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8829677B2 (en) 2010-10-14 2014-09-09 Invensas Corporation Semiconductor die having fine pitch electrical interconnects
US8765031B2 (en) 2009-08-13 2014-07-01 Align Technology, Inc. Method of forming a dental appliance
KR101563630B1 (ko) * 2009-09-17 2015-10-28 에스케이하이닉스 주식회사 반도체 패키지
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
JP5512292B2 (ja) * 2010-01-08 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9241774B2 (en) 2010-04-30 2016-01-26 Align Technology, Inc. Patterned dental positioning appliance
US9211166B2 (en) 2010-04-30 2015-12-15 Align Technology, Inc. Individualized orthodontic treatment index
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
US9403238B2 (en) * 2011-09-21 2016-08-02 Align Technology, Inc. Laser cutting
US9196588B2 (en) * 2011-11-04 2015-11-24 Invensas Corporation EMI shield
US9375300B2 (en) 2012-02-02 2016-06-28 Align Technology, Inc. Identifying forces on a tooth
US9220580B2 (en) 2012-03-01 2015-12-29 Align Technology, Inc. Determining a dental treatment difficulty
US20130234330A1 (en) * 2012-03-08 2013-09-12 Infineon Technologies Ag Semiconductor Packages and Methods of Formation Thereof
US9414897B2 (en) 2012-05-22 2016-08-16 Align Technology, Inc. Adjustment of tooth position in a virtual dental model
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
WO2014131152A1 (en) 2013-02-26 2014-09-04 Sandisk Information Technology (Shanghai) Co., Ltd. Semiconductor device including alternating stepped semiconductor die stacks
KR20140109134A (ko) * 2013-03-05 2014-09-15 삼성전자주식회사 멀티-채널을 갖는 반도체 패키지 및 관련된 전자 장치
CN103474421B (zh) 2013-08-30 2016-10-12 晟碟信息科技（上海）有限公司 高产量半导体装置
US9610141B2 (en) 2014-09-19 2017-04-04 Align Technology, Inc. Arch expanding appliance
US10449016B2 (en) 2014-09-19 2019-10-22 Align Technology, Inc. Arch adjustment appliance
US9744001B2 (en) 2014-11-13 2017-08-29 Align Technology, Inc. Dental appliance with cavity for an unerupted or erupting tooth
US10504386B2 (en) 2015-01-27 2019-12-10 Align Technology, Inc. Training method and system for oral-cavity-imaging-and-modeling equipment
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US11931222B2 (en) 2015-11-12 2024-03-19 Align Technology, Inc. Dental attachment formation structures
US11554000B2 (en) 2015-11-12 2023-01-17 Align Technology, Inc. Dental attachment formation structure
US11103330B2 (en) 2015-12-09 2021-08-31 Align Technology, Inc. Dental attachment placement structure
US11596502B2 (en) 2015-12-09 2023-03-07 Align Technology, Inc. Dental attachment placement structure
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
WO2017218951A1 (en) 2016-06-17 2017-12-21 Align Technology, Inc. Orthodontic appliance performance monitor
WO2017218947A1 (en) 2016-06-17 2017-12-21 Align Technology, Inc. Intraoral appliances with sensing
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR102595753B1 (ko) 2016-07-27 2023-10-30 얼라인 테크널러지, 인크. 치아 진단 기능이 있는 구강 내 스캐너
CN117257492A (zh) 2016-11-04 2023-12-22 阿莱恩技术有限公司 用于牙齿图像的方法和装置
CN114224534A (zh) 2016-12-02 2022-03-25 阿莱恩技术有限公司 腭扩张器和扩张腭的方法
AU2017366755B2 (en) 2016-12-02 2022-07-28 Align Technology, Inc. Methods and apparatuses for customizing rapid palatal expanders using digital models
WO2018102702A1 (en) 2016-12-02 2018-06-07 Align Technology, Inc. Dental appliance features for speech enhancement
WO2018102770A1 (en) 2016-12-02 2018-06-07 Align Technology, Inc. Force control, stop mechanism, regulating structure of removable arch adjustment appliance
US10548700B2 (en) 2016-12-16 2020-02-04 Align Technology, Inc. Dental appliance etch template
US10779718B2 (en) 2017-02-13 2020-09-22 Align Technology, Inc. Cheek retractor and mobile device holder
US10147705B2 (en) * 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions
US10613515B2 (en) 2017-03-31 2020-04-07 Align Technology, Inc. Orthodontic appliances including at least partially un-erupted teeth and method of forming them
CN108878398B (zh) * 2017-05-16 2020-07-21 晟碟半导体（上海）有限公司 包括导电凸块互连的半导体器件
KR20180130043A (ko) * 2017-05-25 2018-12-06 에스케이하이닉스 주식회사 칩 스택들을 가지는 반도체 패키지
US11045283B2 (en) 2017-06-09 2021-06-29 Align Technology, Inc. Palatal expander with skeletal anchorage devices
WO2019005808A1 (en) 2017-06-26 2019-01-03 Align Technology, Inc. BIOCAPTOR PERFORMANCE INDICATOR FOR INTRABUCCAL DEVICES
US10885521B2 (en) 2017-07-17 2021-01-05 Align Technology, Inc. Method and apparatuses for interactive ordering of dental aligners
CN114903623A (zh) 2017-07-21 2022-08-16 阿莱恩技术有限公司 颚轮廓锚固
CN110996842B (zh) 2017-07-27 2022-10-14 阿莱恩技术有限公司 牙齿着色、透明度和上釉
US10517482B2 (en) 2017-07-27 2019-12-31 Align Technology, Inc. Optical coherence tomography for orthodontic aligners
WO2019035979A1 (en) 2017-08-15 2019-02-21 Align Technology, Inc. EVALUATION AND CALCULATION OF BUCCAL CORRIDOR
US11123156B2 (en) 2017-08-17 2021-09-21 Align Technology, Inc. Dental appliance compliance monitoring
US10813720B2 (en) 2017-10-05 2020-10-27 Align Technology, Inc. Interproximal reduction templates
CN114939001A (zh) 2017-10-27 2022-08-26 阿莱恩技术有限公司 替代咬合调整结构
US11576752B2 (en) 2017-10-31 2023-02-14 Align Technology, Inc. Dental appliance having selective occlusal loading and controlled intercuspation
EP3703607A2 (en) 2017-11-01 2020-09-09 Align Technology, Inc. Automatic treatment planning
WO2019100022A1 (en) 2017-11-17 2019-05-23 Align Technology, Inc. Orthodontic retainers
EP3716885B1 (en) 2017-11-30 2023-08-30 Align Technology, Inc. Orthodontic intraoral appliances comprising sensors
WO2019118876A1 (en) 2017-12-15 2019-06-20 Align Technology, Inc. Closed loop adaptive orthodontic treatment methods and apparatuses
US10980613B2 (en) 2017-12-29 2021-04-20 Align Technology, Inc. Augmented reality enhancements for dental practitioners
JP7427595B2 (ja) 2018-01-26 2024-02-05 アライン テクノロジー， インコーポレイテッド 診断の為の口腔内のスキャン及び追跡
US11937991B2 (en) 2018-03-27 2024-03-26 Align Technology, Inc. Dental attachment placement structure
WO2019200008A1 (en) 2018-04-11 2019-10-17 Align Technology, Inc. Releasable palatal expanders
US11024604B2 (en) * 2019-08-10 2021-06-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
KR20220067572A (ko) 2020-11-16 2022-05-25 삼성전자주식회사 메모리 패키지 및 이를 포함하는 저장 장치
US11942430B2 (en) 2021-07-12 2024-03-26 Micron Technology, Inc. Stacked die modules for semiconductor device assemblies and methods of manufacturing stacked die modules

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020006686A1 (en) * 2000-07-12 2002-01-17 Cloud Eugene H. Die to die connection method and assemblies and packages including dice so connected
US20020027257A1 (en) * 2000-06-02 2002-03-07 Kinsman Larry D. Method for fabricating a chip scale package using wafer level processing and devices resulting therefrom
US20080303131A1 (en) * 2007-06-11 2008-12-11 Vertical Circuits, Inc. Electrically interconnected stacked die assemblies
US20090068790A1 (en) * 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53147968A (en) 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
US4323914A (en) 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US4363076A (en) 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4500905A (en) 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
JPS6149432A (ja) 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH063819B2 (ja) 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5311401A (en) 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5218234A (en) 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5331591A (en) 1993-02-01 1994-07-19 At&T Bell Laboratories Electronic module including a programmable memory
FR2704690B1 (fr) 1993-04-27 1995-06-23 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5502333A (en) 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US6255726B1 (en) 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5698895A (en) 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US5891761A (en) 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5434745A (en) 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5616953A (en) 1994-09-01 1997-04-01 Micron Technology, Inc. Lead frame surface finish enhancement
US5619476A (en) 1994-10-21 1997-04-08 The Board Of Trustees Of The Leland Stanford Jr. Univ. Electrostatic ultrasonic transducer
US5466634A (en) 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
EP0740340B1 (en) 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
US5721151A (en) 1995-06-07 1998-02-24 Lsi Logic Corporation Method of fabricating a gate array integrated circuit including interconnectable macro-arrays
US5691248A (en) 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5648684A (en) 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5538758A (en) 1995-10-27 1996-07-23 Specialty Coating Systems, Inc. Method and apparatus for the deposition of parylene AF4 onto semiconductor wafers
JP3527350B2 (ja) 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5880530A (en) 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
JP3685585B2 (ja) 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
US6034438A (en) 1996-10-18 2000-03-07 The Regents Of The University Of California L-connect routing of die surface pads to the die edge for stacking in a 3D array
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
WO1998022980A1 (fr) 1996-11-21 1998-05-28 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
US5910687A (en) 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JP3779789B2 (ja) 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2980046B2 (ja) 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
US5879965A (en) 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6271598B1 (en) 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
KR100593567B1 (ko) 1997-08-21 2006-06-28 큐빅 메모리, 인코포레이티드 유전체 절연부를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
US5888850A (en) 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6138349A (en) 1997-12-18 2000-10-31 Vlt Corporation Protective coating for an electronic device
US6315856B1 (en) 1998-03-19 2001-11-13 Kabushiki Kaisha Toshiba Method of mounting electronic component
DE19833713C1 (de) 1998-07-27 2000-05-04 Siemens Ag Verfahren zur Herstellung eines Verbundkörpers aus wenigstens zwei integrierten Schaltungen
JP3516592B2 (ja) 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6175158B1 (en) 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6303977B1 (en) 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6297657B1 (en) 1999-01-11 2001-10-02 Wentworth Laboratories, Inc. Temperature compensated vertical pin probing device
EP1041624A1 (en) 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6326689B1 (en) 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6338980B1 (en) 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
KR100533673B1 (ko) 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6376904B1 (en) 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
JP2001183415A (ja) 1999-12-28 2001-07-06 Molex Inc ベアチップ用ｉｃソケット
JP3879351B2 (ja) 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
DE10004941A1 (de) 2000-02-06 2001-08-09 Reimer Offen Temperierter Probennehmer für Flüssigkeiten
JP2001223323A (ja) 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
AU5289001A (en) 2000-03-02 2001-09-12 Microchips Inc Microfabricated devices for the storage and selective exposure of chemicals and devices
US6956283B1 (en) 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
JP4361670B2 (ja) 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
US6593648B2 (en) 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
JP3405456B2 (ja) 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
SG97938A1 (en) 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6580165B1 (en) 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
DE10103186B4 (de) 2001-01-24 2007-01-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
US20020100600A1 (en) 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
JP2002305286A (ja) 2001-02-01 2002-10-18 Mitsubishi Electric Corp 半導体モジュールおよび電子部品
US6910268B2 (en) 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6973718B2 (en) 2001-05-30 2005-12-13 Microchips, Inc. Methods for conformal coating and sealing microchip reservoir devices
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US20030006493A1 (en) 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003023138A (ja) 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US20030038353A1 (en) 2001-08-23 2003-02-27 Derderian James M. Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods
US20030038356A1 (en) 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US7518223B2 (en) 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6569709B2 (en) 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP2003142518A (ja) 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
US6611052B2 (en) 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6627509B2 (en) 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
JP2003163324A (ja) 2001-11-27 2003-06-06 Nec Corp ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
US6750547B2 (en) 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6607941B2 (en) 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
US6802446B2 (en) 2002-02-01 2004-10-12 Delphi Technologies, Inc. Conductive adhesive material with metallurgically-bonded conductive particles
KR100486832B1 (ko) 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
USD475981S1 (en) 2002-03-29 2003-06-17 Mitsubishi Denki Kabushiki Kaisha Integrated circuits substrate
US7340181B1 (en) 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP4081666B2 (ja) 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6656827B1 (en) 2002-10-17 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical performance enhanced wafer level chip scale package with ground
US6667543B1 (en) 2002-10-29 2003-12-23 Motorola, Inc. Optical sensor package
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US7268005B2 (en) 2002-10-30 2007-09-11 Finisar Corporation Apparatus and method for stacking laser bars for uniform facet coating
JP2004153130A (ja) 2002-10-31 2004-05-27 Olympus Corp 半導体装置及びその製造方法
JP2004158536A (ja) 2002-11-05 2004-06-03 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP4381675B2 (ja) 2002-11-21 2009-12-09 富士通株式会社 半導体装置及びその製造方法、該半導体装置に係る測定用治具
US6881610B2 (en) 2003-01-02 2005-04-19 Intel Corporation Method and apparatus for preparing a plurality of dice in wafers
JP2004214548A (ja) 2003-01-08 2004-07-29 Mitsubishi Electric Corp 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法
US7035113B2 (en) 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
KR101186919B1 (ko) 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
KR100499289B1 (ko) 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
JP3772984B2 (ja) 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
JP2004281538A (ja) 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
TWI231023B (en) 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
WO2004109771A2 (en) 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP2005005380A (ja) 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
TWM243783U (en) 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP3718205B2 (ja) 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
KR20050009036A (ko) 2003-07-15 2005-01-24 삼성전자주식회사 적층 패키지 및 그 제조 방법
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US20050067694A1 (en) 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
US7064010B2 (en) 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7064069B2 (en) 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4198072B2 (ja) 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
DE102004008135A1 (de) 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP3811160B2 (ja) 2004-03-09 2006-08-16 株式会社東芝 半導体装置
KR100890073B1 (ko) 2004-03-23 2009-03-24 텍사스 인스트루먼츠 인코포레이티드 수직으로 적층된 반도체 장치 및 그 제조 방법
US7095105B2 (en) 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7245021B2 (en) 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7239020B2 (en) 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US20050251031A1 (en) 2004-05-06 2005-11-10 Scimed Life Systems, Inc. Apparatus and construction for intravascular device
TWI236110B (en) 2004-06-25 2005-07-11 Advanced Semiconductor Eng Flip chip on leadframe package and method for manufacturing the same
JP2006019493A (ja) 2004-07-01 2006-01-19 Disco Abrasive Syst Ltd ウェーハの分割方法
DE102004039906A1 (de) 2004-08-18 2005-08-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
JP4424351B2 (ja) 2004-09-08 2010-03-03 パナソニック株式会社 立体的電子回路装置の製造方法
TWI288448B (en) 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US7566634B2 (en) 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
US8324725B2 (en) 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
DE102004052921A1 (de) 2004-10-29 2006-05-11 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
JP2006140294A (ja) 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
KR100626618B1 (ko) 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
US20060138626A1 (en) 2004-12-29 2006-06-29 Tessera, Inc. Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US7326592B2 (en) 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7208345B2 (en) 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
US20060267173A1 (en) 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7351657B2 (en) 2005-06-10 2008-04-01 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
JP2006351793A (ja) 2005-06-15 2006-12-28 Fujitsu Ltd 半導体装置
US7196262B2 (en) 2005-06-20 2007-03-27 Solyndra, Inc. Bifacial elongated solar cell devices
KR100629498B1 (ko) 2005-07-15 2006-09-28 삼성전자주식회사 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법
JP2007035911A (ja) * 2005-07-27 2007-02-08 Seiko Epson Corp ボンディングパッドの製造方法、ボンディングパッド、及び電子デバイスの製造方法、電子デバイス
US7452743B2 (en) 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
JP2007073803A (ja) * 2005-09-08 2007-03-22 Toshiba Corp 半導体装置及びその製造方法
JP2007134486A (ja) 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
US7981726B2 (en) 2005-12-12 2011-07-19 Intel Corporation Copper plating connection for multi-die stack in substrate package
US7408243B2 (en) 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
US20070158799A1 (en) 2005-12-29 2007-07-12 Chin-Tien Chiu Interconnected IC packages with vertical SMT pads
US20070158807A1 (en) * 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
TWI284971B (en) 2006-01-26 2007-08-01 Siliconware Precision Industries Co Ltd Multichip stack structure
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8710675B2 (en) 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US7429521B2 (en) 2006-03-30 2008-09-30 Intel Corporation Capillary underfill of stacked wafers
US7732912B2 (en) 2006-08-11 2010-06-08 Tessera, Inc. Semiconductor chip packages and assemblies with chip carrier units
US7888185B2 (en) 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
JP2008071953A (ja) 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
KR100813624B1 (ko) 2006-10-25 2008-03-17 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8154881B2 (en) 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
US8242607B2 (en) * 2006-12-20 2012-08-14 Stats Chippac Ltd. Integrated circuit package system with offset stacked die and method of manufacture thereof
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20080180242A1 (en) 2007-01-29 2008-07-31 Cottingham Hugh V Micron-scale implantable transponder
US20080203566A1 (en) 2007-02-27 2008-08-28 Chao-Yuan Su Stress buffer layer for packaging process
US7638869B2 (en) 2007-03-28 2009-12-29 Qimonda Ag Semiconductor device
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
JP5049684B2 (ja) * 2007-07-20 2012-10-17 新光電気工業株式会社 積層型半導体装置及びその製造方法
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US7906853B2 (en) * 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
KR101614960B1 (ko) 2007-10-18 2016-04-22 인벤사스 코포레이션 반도체 다이 어셈블리 및 반도체 다이 준비 방법
CN103325764B (zh) 2008-03-12 2016-09-07 伊文萨思公司 支撑安装的电互连管芯组件
KR101655897B1 (ko) 2008-06-16 2016-09-08 테세라, 인코포레이티드 마이크로전자 조립체 및 적층형 마이크로전자 조립체의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027257A1 (en) * 2000-06-02 2002-03-07 Kinsman Larry D. Method for fabricating a chip scale package using wafer level processing and devices resulting therefrom
US20020006686A1 (en) * 2000-07-12 2002-01-17 Cloud Eugene H. Die to die connection method and assemblies and packages including dice so connected
US20080303131A1 (en) * 2007-06-11 2008-12-11 Vertical Circuits, Inc. Electrically interconnected stacked die assemblies
US20090068790A1 (en) * 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense

Also Published As

Publication number Publication date
KR101715426B1 (ko) 2017-03-10
CN102473697B (zh) 2016-08-10
US20100327461A1 (en) 2010-12-30
JP2012531750A (ja) 2012-12-10
TWI570879B (zh) 2017-02-11
CN102473697A (zh) 2012-05-23
US8680687B2 (en) 2014-03-25
JP5963671B2 (ja) 2016-08-03
WO2010151578A2 (en) 2010-12-29
WO2010151578A3 (en) 2011-03-31
TW201119007A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
KR101715426B1 (ko) 지그재그 구조로 적층된 다이용 전기 인터커넥트
KR101522745B1 (ko) 전기적으로 인터커넥트되는 스택형 다이 조립체
US9490230B2 (en) Selective die electrical insulation by additive process
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
US8178978B2 (en) Support mounted electrically interconnected die assembly
KR101566573B1 (ko) 전기 전도성 물질의 에어로졸 응용에 의해 형성된 반도체 다이 인터커넥트
US9064977B2 (en) Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
KR20100069669A (ko) 펄스형 디스펜스에 의해 형성되는 전기적 인터커넥트
WO2009023284A2 (en) Interconnection element with plated posts formed on mandrel
US9036363B2 (en) Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9025340B2 (en) Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US8829677B2 (en) Semiconductor die having fine pitch electrical interconnects
CN113451161A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant