DE102018130073A1 - Halbleiter-Bauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiter-Bauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102018130073A1
DE102018130073A1 DE102018130073.5A DE102018130073A DE102018130073A1 DE 102018130073 A1 DE102018130073 A1 DE 102018130073A1 DE 102018130073 A DE102018130073 A DE 102018130073A DE 102018130073 A1 DE102018130073 A1 DE 102018130073A1
Authority
DE
Germany
Prior art keywords
conductive contacts
integrated circuit
matrix
redistribution
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018130073.5A
Other languages
English (en)
Inventor
Cheng-Yuan Li
Kuo-Cheng Lee
Yun-Wei Cheng
Yen-Liang Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/965,116 external-priority patent/US11791299B2/en
Priority claimed from US16/201,925 external-priority patent/US20190109086A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018130073A1 publication Critical patent/DE102018130073A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8081—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Abstract

Es werden beispielhafte Ausführungsformen für Umverteilungsschichten von integrierten Schaltkreiskomponenten offenbart. Die Umverteilungsschichten der integrierten Schaltkreiskomponenten der vorliegenden Erfindung weisen eine oder mehrere Matrizen von leitfähigen Kontakten auf, die so konfiguriert und angeordnet sind, dass während des Bondens eine Bondwelle Luft zwischen den Umverteilungsschichten verdrängen kann. Durch diese Konfiguration und Anordnung der einen oder mehreren Matrizen werden während des Bondens Unstetigkeiten, wie zum Beispiel Luftblasen, zwischen den Umverteilungsschichten minimiert.

Description

  • Querverweis auf verwandte Anmeldungen
  • Die vorliegende Anmeldung ist eine Continuation-in-Part-Anmeldung der am 27. April 2018 eingereichten nicht-vorläufigen US-Patentanmeldung mit dem Aktenzeichen 15/965.116 , die die Priorität der am 30. November 2017 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/592.701 beansprucht. Jede vorgenannte Anmeldung ist durch Bezugnahme aufgenommen.
  • Hintergrund
  • Ständige Verbesserungen von Halbleiter-Herstellungsprozessen haben es Herstellern und Entwicklern ermöglicht, kleinere und leistungsfähigere elektronische Bauelemente zu erzeugen. Die Herstellung von Halbleiter-Bauelementen hat sich von einem 10-µm-Halbleiter-Herstellungsprozess, der um 1971 erreicht wurde, zu einem 22-nm-Halbleiter-Herstellungsprozess entwickelt, der um 2012 erreicht wurde. Es wird erwartet, dass sich die Herstellung von Halbleiter-Bauelementen etwa 2019 zu einem 5-nm-Halbleiter-Herstellungsprozess entwickelt. Mit jedem Fortschritt des Halbleiter-Herstellungsprozesses sind Halbleiterelemente in den integrierten Schaltkreiskomponenten kleiner geworden, sodass mehr Komponenten auf dem Halbleitersubstrat hergestellt werden können. Es können mehrere integrierte Schaltkreiskomponenten zu noch leistungsfähigeren elektronischen Bauelementen aneinander gebondet werden. Mit jedem Fortschritt des Halbleiter-Herstellungsprozesses sind jedoch neue Herausforderungen beim Bonden von integrierten Schaltkreiskomponenten entstanden. Eine solche neue Herausforderung betrifft das Vermeiden von Luftblasen, die beim Bonden zwischen den integrierten Schaltkreiskomponenten entstehen.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1A und 1B zeigen eine beispielhafte integrierte Schaltkreiskomponente bzw. ein Halbleiter-Bauelement mit gebondeten integrierten Schaltkreiskomponenten, gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung.
    • Die 2A bis 2C zeigen beispielhafte Halbleiterwafer mit den beispielhaften integrierten Schaltkreiskomponenten, gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung.
    • Die 3A bis 3J zeigen beispielhafte Umverteilungsschichten der beispielhaften integrierten Schaltkreiskomponenten, gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung.
    • Die 4A bis 4I zeigen beispielhafte Umverteilungsschichten für die beispielhaften Halbleiterwafer, gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung.
    • 5 zeigt ein Ablaufdiagramm von beispielhaften Schritten zur Herstellung der beispielhaften Halbleiterwafer mit den beispielhaften integrierten Schaltkreiskomponenten, gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Übersicht
  • Es werden beispielhafte Ausführungsformen für Umverteilungsschichten offenbart, die auf integrierten Schaltkreiskomponenten hergestellt werden. Die Umverteilungsschichten auf den integrierten Schaltkreiskomponenten der vorliegenden Erfindung umfassen eine oder mehrere Matrizen von leitfähigen Kontakten, die so konfiguriert und angeordnet sind, dass eine Bondwelle beim Bonden Luft zwischen den Umverteilungsschichten verdrängen kann. Diese Konfiguration und Anordnung der einen oder der mehreren Matrizen minimieren Unstetigkeiten, wie zum Beispiel Luftblasen (d. h. Hohlräume), zwischen den Umverteilungsschichten während des Bondens.
  • Beispielhafter integrierter Schaltkreis
  • Die 1A und 1B zeigen eine beispielhafte integrierte Schaltkreiskomponente bzw. ein Halbleiter-Bauelement mit gebondeten integrierten Schaltkreiskomponenten, gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung. Wie in 1A gezeigt ist, weist eine beispielhafte integrierte Schaltkreiskomponente 100 ein Halbleitersubstrat 101 mit darin hergestellten elektronischen Schaltungen und eine Verbindungsstruktur 102 auf, die auf dem Halbleitersubstrat 101 angeordnet ist. Bei einigen Ausführungsformen weist die integrierte Schaltkreiskomponente 100 einen aktiven Bereich 100A, in dem die elektronischen Schaltungen hergestellt sind, und einen Peripheriebereich 100B auf, der den aktiven Bereich 100A umschließt. In einem BEOL-Prozess (BEOL: Back End of Line) wird eine Umverteilungsschicht 104 auf der Verbindungsstruktur 102 der integrierten Schaltkreiskomponente 100 hergestellt. Die Umverteilungsschicht 104, die auf der Verbindungsstruktur 102 der integrierten Schaltkreiskomponente 100 hergestellt wird, kann als eine Bondschicht dienen, wenn die integrierte Schaltkreiskomponente 100 an andere Komponenten gebondet wird. Bei der beispielhaften Ausführungsform, die in 1A gezeigt ist, umfassen die elektronischen Schaltungen, die in dem Substrat 101 hergestellt werden, analoge und/oder digitale Schaltungen, die in einem Halbleiterstapel mit einer oder mehreren leitfähigen Schichten, die auch als Metallschichten bezeichnet werden, angeordnet sind und mit einer oder mehreren nicht-leitfähigen Schichten, die auch als Isolierschichten bezeichnet werden, fingerförmig ineinander greifen. Ein Fachmann auf dem betreffenden Gebiet dürfte jedoch erkennen, dass die elektronischen Schaltungen ein oder mehrere mechanische und/oder elektromechanische Bauelemente aufweisen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Das Halbleitersubstrat 101 kann aus Silizium oder anderen Halbleitermaterialien bestehen. Alternativ kann das Halbleitersubstrat 101 andere elementare Halbleitermaterialien aufweisen, wie etwa Germanium. Bei einigen Ausführungsformen besteht das Halbleitersubstrat 101 aus einem Verbindungshalbleiter, wie etwa Saphir, Siliziumcarbid, Galliumarsen, Indiumarsenid oder Indiumphosphid. Bei einigen Ausführungsformen besteht das Halbleitersubstrat 101 aus einem Legierungshalbleiter, wie etwa Siliziumgermanium, Siliziumgermaniumcarbid, Galliumarsenphosphid oder Galliumindiumphosphid. Bei einigen Ausführungsformen weist das Halbleitersubstrat 101 eine Epitaxialschicht auf. Zum Beispiel weist das Halbleitersubstrat 101 eine Epitaxialschicht über einem Volumenhalbleiter auf.
  • Das Halbleitersubstrat 101 kann weiterhin Trennelemente (nicht dargestellt) aufweisen, wie etwa STI-Elemente (STI: flache Grabenisolation) oder LOCOS-Elemente (LOCOS: lokale Oxidation von Silizium). Die Trennelemente können verschiedene Halbleiterelemente definieren und trennen. Das Halbleitersubstrat 101 kann außerdem dotierte Bereiche (nicht dargestellt) aufweisen. Die dotierten Bereiche können mit p-Dotanden, wie etwa Bor oder BF2, und/oder n-Dotanden, wie etwa Phosphor (P) oder Arsen (As), dotiert sein. Die dotierten Bereiche können direkt auf dem Halbleitersubstrat 101 in einer p-Wannenstruktur, einer n-Wannenstruktur oder einer Doppelwannenstruktur hergestellt werden.
  • Über dem Halbleitersubstrat 101 können die elektronischen Schaltungen hergestellt werden, die die vorgenannten Trennelemente und Halbleiterelemente aufweisen, zum Beispiel Transistoren, wie etwa Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metall-Oxid-Halbleiter-Transistoren (CMOS-Transistoren), Bipolartransistoren (BJTs), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanal-Feldeffekttransistoren (PFETs/NFETs) usw.; Dioden und/oder andere geeignete Elemente. Zum Herstellen der Trennelemente und Halbleiterelemente können verschiedene Prozesse durchgeführt werden, wie etwa Abscheidung, Ätzung, Implantation, Fotolithografie, Glühung und/oder andere geeignete Prozesse. Bei einigen Ausführungsformen werden die elektronischen Schaltungen mit den Trennelementen und den Halbleiterelementen in dem Halbleitersubstrat 101 in einem FEOL-Prozess (FEOL: Front End of Line) hergestellt.
  • Bei einigen Ausführungsformen weist die Verbindungsstruktur 102 dielektrische Schichten, leitfähige Durchkontaktierungen, die in die dielektrischen Schichten eingebettet sind, und leitfähige Verdrahtungen auf, die zwischen den dielektrischen Schichten hergestellt sind, wobei unterschiedliche Schichten der leitfähigen Verdrahtungen über die leitfähigen Durchkontaktierungen elektrisch miteinander verbunden sind. Außerdem ist die Verbindungsstruktur 102 mit den elektronischen Schaltungen, die in dem Halbleitersubstrat 101 hergestellt sind, elektrisch verbunden. Bei einigen Ausführungsformen werden mindestens ein Dichtungsring und mindestens eine Justiermarke in der Verbindungsstruktur 102 hergestellt, wobei der Dichtungsring und die Justiermarke in dem Peripheriebereich 100B der integrierten Schaltkreiskomponente 100 hergestellt werden, der Dichtungsring den aktiven Bereich 100A der integrierten Schaltkreiskomponente 100 umschließt und die Justiermarke in einem Bereich außerhalb des Dichtungsrings hergestellt wird. Bei einigen Ausführungsformen wird eine Mehrzahl von Justiermarken um Ecken der integrierten Schaltkreiskomponente 100 hergestellt. Die Anzahl der vorgenannten Dichtungsringe und Justiermarken ist in der vorliegenden Erfindung nicht beschränkt.
  • Bei der beispielhaften Ausführungsform, die in 1A gezeigt ist, stellt die Umverteilungsschicht 104 eine leitfähige Schicht (z. B. eine Metallschicht) der einen oder der mehreren leitfähigen Schichten des Halbleiterstapels dar, die zum elektrischen Verbinden der elektronischen Schaltungen mit anderen elektrischen, mechanischen und/oder elektromechanischen Bauelementen verwendet wird. Zum Beispiel kann die Umverteilungsschicht 104 zum elektrischen Verbinden der elektronischen Schaltungen mit einem integrierten Schaltkreis-Package verwendet werden, wie zum Beispiel einem Durchkontakt-Package, einem Package zur Oberflächenmontage, einem Package mit Anschlussstiftmatrix, einem flachen Package, einem Package mit kleinem Grundriss, einem Package im Chipmaßstab und/oder einem Kugelgitter-Array.
  • Als ein weiteres Beispiel, das in 1B gezeigt ist, weist ein Halbleiter-Bauelement eine erste integrierte Schaltkreiskomponente 100.1, eine erste Umverteilungsschicht 104.1, eine zweite integrierte Schaltkreiskomponente 100.2 und eine zweite Umverteilungsschicht 104.2 auf, wobei die erste Umverteilungsschicht 104.1 und die zweite Umverteilungsschicht 104.2 zwischen der ersten integrierten Schaltkreiskomponente 100.1 und der zweiten integrierten Schaltkreiskomponente 100.2 angeordnet sind. Eine beispielhafte erste integrierte Schaltkreiskomponente 100.1 weist ein erstes Halbleitersubstrat 101.1 mit darin hergestellten ersten elektronischen Schaltungen und eine erste Verbindungsstruktur 102.1 auf, die auf dem ersten Halbleitersubstrat 101.1 angeordnet ist. Eine beispielhafte zweite integrierte Schaltkreiskomponente 100.2 weist ein zweites Halbleitersubstrat 101.2 mit darin hergestellten zweiten elektronischen Schaltungen und eine zweite Verbindungsstruktur 102.2 auf, die auf dem zweiten Halbleitersubstrat 101.2 angeordnet ist. Die erste Umverteilungsschicht 104.1 aus einem ersten Halbleiterstapel, der mit den ersten elektronischen Schaltungen assoziiert ist, kann elektrisch und/oder mechanisch mit der zweiten Umverteilungsschicht 104.2 aus einem zweiten Halbleiterstapel verbunden werden, der mit den zweiten elektronischen Schaltungen assoziiert ist, um die ersten elektronischen Schaltungen mit den zweiten elektronischen Schaltungen elektrisch zu verbinden. Bei dieser beispielhaften Ausführungsform ist die erste Umverteilungsschicht 104.1 so konfiguriert und angeordnet, dass sie mit der zweiten Umverteilungsschicht 104.2 elektrisch und/oder mechanisch verbunden wird. Bei einer beispielhaften Ausführungsform wird die erste Umverteilungsschicht 104.1 mit den folgenden Verfahren an die zweite Umverteilungsschicht 104.2 gebondet: Hybridbonden, Direktbonden, oberflächenaktiviertes Bonden, Plasma-aktiviertes Bonden, anodisches Bonden, eutektisches Bonden, Thermokompressionsbonden, reaktives Bonden, kurzzeitiges Flüssigphasen-Diffusionsbonden und/oder einem anderen bekannten Bondverfahren, das Fachleuten auf dem betreffenden Gebiet bekannt ist, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen. Bei dieser beispielhaften Ausführungsform wird bei den vorgenannten Bondverfahren eine Bondwelle verwendet, um die erste Umverteilungsschicht 104.1 mit der zweiten Umverteilungsschicht 104.2 elektrisch und/oder mechanisch zu verbinden. Wie später näher dargelegt wird, sind die erste Umverteilungsschicht 104.1 und die zweite Umverteilungsschicht 104.2 so konfiguriert und angeordnet, dass sie Unstetigkeiten, wie zum Beispiel Luftblasen, zwischen der ersten Umverteilungsschicht 104.1 und der zweiten Umverteilungsschicht 104.2 während des Bondens der ersten Umverteilungsschicht 104.1 an die zweite Umverteilungsschicht 104.2 minimieren.
  • Beispielhafte Halbleiterwafer
  • Die 2A bis 2C zeigen beispielhafte Halbleiterwafer mit den beispielhaften integrierten Schaltkreiskomponenten, gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung. In 2A werden mit einem Halbleiter-Bauelement-Herstellungsschritt mehrere integrierte Schaltkreiskomponenten 100.1 bis 100.n in einem Halbleiterwafer 200 hergestellt. Der Halbleiterwafer 200 weist mehrere integrierte Schaltkreiskomponenten 100.1 bis 100.n auf, die in einer Matrix angeordnet sind. Bei einigen Ausführungsformen weist der Halbleiterwafer 200 ein Halbleitersubstrat 202 mit darin hergestellten elektronischen Schaltungen und eine Verbindungsstruktur 203 auf, die auf dem Halbleitersubstrat 202 angeordnet ist. Bei einigen Ausführungsformen weisen die integrierte Schaltkreiskomponenten 100.1 bis 100.n in dem Halbleiterwafer 200 jeweils einen aktiven Bereich 100A, in dem die elektronischen Schaltungen hergestellt sind, und einen Peripheriebereich 100B auf, der den aktiven Bereich 100A umschließt. In dem Halbleiter-Bauelement-Herstellungsschritt wird eine festgelegte Folge von fotografischen und/oder chemischen Bearbeitungsschritten zum Herstellen der mehreren integrierten Schaltkreiskomponenten 100.1 bis 100.n in dem Halbleiterwafer 200 verwendet. Die festgelegte Folge von fotografischen und/oder chemischen Bearbeitungsschritten kann Abscheidung, Entfernung, Strukturierung und Modifikation umfassen. Die Abscheidung ist ein Prozess, der zum Aufwachsen, Auftragen oder anderweitigen Übertragen eines Materials auf ein Halbleitersubstrat verwendet wird und zum Beispiel physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD), elektrochemische Abscheidung (ECD) und/oder Molekularstrahlepitaxie (MBE) umfassen kann. Die Entfernung ist ein Prozess, der zum Entfernen von Material von dem Halbleitersubstrat verwendet wird und zum Beispiel Nassätzung, Trockenätzung und/oder chemisch-mechanische Planarisierung (CMP) umfassen kann. Die Strukturierung, die häufig als Lithografie bezeichnet wird, ist ein Prozess zum Formen oder Ändern des Materials des Halbleitersubstrats, um verschiedene geometrische Formen der analogen und/oder digitalen Schaltungen für das elektronische Bauelement zu erzeugen. Die Modifikation von elektrischen Eigenschaften ist ein Prozess zum Ändern von physikalischen, elektrischen und/oder chemischen Eigenschaften des Materials des Halbleitersubstrats, normalerweise durch Ionenimplantation. Bei einer beispielhaften Ausführungsform kann dieser Herstellungsablauf in einer Halbleiter-Fertigungsanlage zum Herstellen der analogen und/oder digitalen Schaltungen für das elektronische Bauelement auf dem Halbleitersubstrat verwendet werden.
  • Bei der beispielhaften Ausführungsform, die in 2A gezeigt ist, werden die integrierten Schaltkreiskomponenten 100.1 bis 100.n in und/oder auf dem Halbleitersubstrat 202 mit einer ersten Reihe von Herstellungsschritten, die als Front-End-of-Line-Bearbeitung bezeichnet werden, und einer zweiten Reihe von Herstellungsschritten hergestellt, die als Back-End-of-Line-Bearbeitung bezeichnet werden. Die Front-End-of-Line-Bearbeitung stellt eine erste Reihe von fotografischen und/oder chemischen Bearbeitungsschritten zum Herstellen von entsprechenden elektronischen Schaltungen der mehreren integrierten Schaltkreiskomponenten 100.1 bis 100.n in und/oder auf dem Halbleitersubstrat 202 dar. Die Back-End-of-Line-Bearbeitung stellt eine zweite Reihe von fotografischen und/oder chemischen Bearbeitungsschritten zum Herstellen einer entsprechenden Verbindungsstruktur 203 der mehreren integrierten Schaltkreiskomponenten 100.1 bis 100.n auf dem Halbleitersubstrat 202 zum Herstellen des Halbleiterwafers 200 dar. Bei einer beispielhaften Ausführungsform können die integrierten Schaltkreiskomponenten 100.1 bis 100.n, die in dem Halbleiterwafer 200 enthalten sind, einander ähnlich und/oder voneinander verschieden sein.
  • Wie in 2A gezeigt ist, ist das Halbleitersubstrat 202 ein Teil des Halbleiterwafers 200. Das Halbleitersubstrat 202 kann aus Silizium oder anderen Halbleitermaterialien bestehen. Außerdem kann das Halbleitersubstrat 202 andere elementare Halbleitermaterialien aufweisen, wie etwa Germanium. Bei einigen Ausführungsformen besteht das Halbleitersubstrat 202 aus einem Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Indiumarsenid oder Indiumphosphid. Bei einigen Ausführungsformen besteht das Halbleitersubstrat 202 aus einem Legierungshalbleiter, wie etwa Saphir, Siliziumgermanium, Siliziumgermaniumcarbid, Galliumarsenphosphid oder Galliumindiumphosphid. Bei einigen Ausführungsformen weist das Halbleitersubstrat 202 eine Epitaxialschicht auf. Zum Beispiel weist das Halbleitersubstrat 202 eine Epitaxialschicht über einem Volumenhalbleiter auf.
  • Das Halbleitersubstrat 202 kann weiterhin Trennelemente (nicht dargestellt), wie etwa STI-Elemente oder LOCOS-Elemente, aufweisen. Die Trennelemente können verschiedene Halbleiterelemente definieren und trennen. Das Halbleitersubstrat 202 kann außerdem dotierte Bereiche (nicht dargestellt) aufweisen. Die dotierten Bereiche können mit p-Dotanden, wie etwa Bor oder BF2, und/oder n-Dotanden, wie etwa Phosphor (P) oder Arsen (As), dotiert sein. Die dotierten Bereiche können direkt auf dem Halbleitersubstrat 202 in einer p-Wannenstruktur, einer n-Wannenstruktur oder einer Doppelwannenstruktur hergestellt werden.
  • Bei einigen Ausführungsformen weist die Verbindungsstruktur 203 dielektrische Schichten, leitfähige Durchkontaktierungen, die in die dielektrischen Schichten eingebettet sind, und leitfähige Verdrahtungen zwischen den dielektrischen Schichten auf, wobei unterschiedliche Schichten der leitfähigen Verdrahtungen über die leitfähigen Durchkontaktierungen elektrisch miteinander verbunden sind.
  • Über dem Halbleiterwafer 200 wird eine Umverteilungsschicht 204 hergestellt. Bei einigen Ausführungsformen umfasst der Prozess zum Herstellen der Umverteilungsschicht 204 über dem Halbleiterwafer 200 Folgendes: Herstellen einer dielektrischen Schicht 206 über dem Halbleiterwafer 200; Strukturieren der dielektrischen Schicht 206, um eine Mehrzahl von Öffnungen in der dielektrischen Schicht 206 zum Freilegen von leitfähigen Pads des Halbleiterwafers 200 zu erzeugen; Abscheiden eines leitfähigen Materials über dem Halbleiterwafer 200, sodass die dielektrische Schicht 206 und die leitfähigen Pads, die von den Öffnungen in der dielektrischen Schicht freigelegt werden, von dem leitfähigen Material bedeckt werden, wobei das leitfähige Material nicht nur die dielektrische Schicht 206 und die leitfähigen Pads, sondern auch Seitenwandflächen der Öffnungen bedeckt und die Öffnungen vollständig füllt; und Durchführen eines Schleifprozesses (z. B. eines CMP-Prozesses), um einen überschüssigen Teil des leitfähigen Materials partiell zu entfernen, bis die Oberseite der dielektrischen Schicht 206 freigelegt ist, um Matrizen von leitfähigen Kontakten 208 (z. B. Metalldurchkontaktierungen und/oder Metallpads) in der dielektrischen Schicht 206 herzustellen. Die Umverteilungsschicht 204 mit der dielektrischen Schicht 206 und den Matrizen von leitfähigen Kontakten 208 können als eine Bondschicht dienen, wenn ein Bondprozess auf Waferebene zum Bonden des Halbleiterwafers 200 an einen anderen Wafer durchgeführt wird.
  • Wie in 2B gezeigt ist, werden ein erster Halbleiterwafer 200.1 und ein zweiter Halbleiterwafer 200.2 bereitgestellt, die aneinander gebondet werden sollen. Bei einigen Ausführungsformen werden zwei unterschiedliche Arten von Wafern 200.1 und 200.2 bereitgestellt. Mit anderen Worten, die integrierten Schaltkreiskomponenten 100.1 bis 100.n, die in dem ersten Halbleiterwafer 200.1 enthalten sind, und die integrierten Schaltkreiskomponenten 100.1 bis 100.n, die in dem zweiten Halbleiterwafer 200.2 enthalten sind, können unterschiedliche Architekturen haben und unterschiedliche Funktionen ausführen. Zum Beispiel ist der erste Halbleiterwafer 200.1 ein Sensor-Wafer mit einer Mehrzahl von Bildsensorchips (z. B. CMOS-Bildsensorchips), und der zweite Halbleiterwafer 200.2 ist ein ASIC-Wafer (ASIC: anwendungsspezifische integrierte Schaltung) mit einer Mehrzahl von ASIC-Einheiten, die den Bildsensorchips entsprechen. Die Bildsensorchips, die in dem Sensor-Wafer enthalten sind, können rückseitig beleuchtete CMOS-Bildsensoren (BSI-CIS) sein, die Licht von der Rückseite der CMOS-Bildsensoren abtasten können, und die Umverteilungsschicht 104.1 kann über aktiven Oberflächen (d. h. Oberflächen, die der Rückseite der CMOS-Bildsensoren gegenüberliegen) der CMOS-Bildsensoren hergestellt werden. Bei einigen alternativen Ausführungsformen werden zwei ähnliche oder gleiche Wafer 200.1 und 200.2 bereitgestellt. Mit anderen Worten, die integrierten Schaltkreiskomponenten 100.1 bis 100.n, die in dem ersten Halbleiterwafer 200.1 enthalten sind, und die integrierten Schaltkreiskomponenten 100.1 bis 100.n, die in dem zweiten Halbleiterwafer 200.2 enthalten sind, können die gleiche oder eine ähnliche Architektur haben und die gleiche oder eine ähnliche Funktion ausführen.
  • Vor dem Bonden des ersten Halbleiterwafers 200.1 und des zweiten Halbleiterwafers 200.2 werden eine erste Umverteilungsschicht 204.1 und eine zweite Umverteilungsschicht 204.2 über dem ersten Halbleiterwafer 200.1 bzw. dem zweiten Halbleiterwafer 200.2 hergestellt. Der Prozess zum Herstellen der ersten Umverteilungsschicht 204.1 und der zweiten Umverteilungsschicht 204.2 kann dem Prozess zum Herstellen der Umverteilungsschicht 204 ähnlich sein, die in 2A gezeigt ist.
  • Bei einigen Ausführungsformen umfasst der Prozess zum Herstellen der ersten Umverteilungsschicht 204.1 über dem ersten Halbleiterwafer 200.1 Folgendes: Herstellen einer ersten dielektrischen Schicht 206.1 über dem ersten Halbleiterwafer 200.1; Strukturieren der ersten dielektrischen Schicht 206.1, um eine Mehrzahl von ersten Öffnungen in der ersten dielektrischen Schicht 206.1 zum Freilegen von ersten leitfähigen Pads des ersten Halbleiterwafers 200.1 zu erzeugen; Abscheiden eines ersten leitfähigen Materials über dem ersten Halbleiterwafer 200.1, sodass die erste dielektrische Schicht 206.1 und die ersten leitfähigen Pads, die von den ersten Öffnungen in der ersten dielektrischen Schicht 206.1 freigelegt werden, von dem ersten leitfähigen Material bedeckt werden, wobei das erste leitfähige Material nicht nur die erste dielektrische Schicht 206.1 und die ersten leitfähigen Pads, sondern auch Seitenwandflächen der ersten Öffnungen bedeckt und die ersten Öffnungen vollständig füllt; und Durchführen eines ersten Schleifprozesses (z. B. eines CMP-Prozesses), um einen überschüssigen Teil des ersten leitfähigen Materials partiell zu entfernen, bis die Oberseite der ersten dielektrischen Schicht 206.1 freigelegt ist, um mehrere Matrizen von leitfähigen Kontakten 208.1 (z. B. Metalldurchkontaktierungen und/oder Metallpads) in der ersten dielektrischen Schicht 206.1 herzustellen. Bei einigen Ausführungsformen umfasst der Prozess zum Herstellen der zweiten Umverteilungsschicht 204.2 über dem zweiten Halbleiterwafer 200.2 Folgendes: Herstellen einer zweiten dielektrischen Schicht 206.2 über dem zweiten Halbleiterwafer 200.2; Strukturieren der zweiten dielektrischen Schicht 206.2, um eine Mehrzahl von zweiten Öffnungen in der zweiten dielektrischen Schicht 206.2 zum Freilegen von zweiten leitfähigen Pads des zweiten Halbleiterwafers 200.2 zu erzeugen; Abscheiden eines zweiten leitfähigen Materials über dem zweiten Halbleiterwafer 200.2, sodass die zweite dielektrische Schicht 206.2 und die zweiten leitfähigen Pads, die von den zweiten Öffnungen freigelegt werden, von dem zweiten leitfähigen Material bedeckt werden, wobei das zweite leitfähige Material nicht nur die zweite dielektrische Schicht 206.2 und die zweiten leitfähigen Pads, sondern auch Seitenwandflächen der zweiten Öffnungen bedeckt und die zweiten Öffnungen vollständig füllt; und Durchführen eines zweiten Schleifprozesses (z. B. eines CMP-Prozesses), um einen überschüssigen Teil des zweiten leitfähigen Materials partiell zu entfernen, bis die Oberseite der zweiten dielektrischen Schicht 206.2 freigelegt ist, um mehrere Matrizen von leitfähigen Kontakten 208.2 (z. B. Metalldurchkontaktierungen und/oder Metallpads) in der zweiten dielektrischen Schicht 206.2 herzustellen.
  • Bei einigen Ausführungsformen ragen die Matrizen von leitfähigen Kontakten 208.1 geringfügig aus der Oberseite der ersten dielektrischen Schicht 206.1 heraus, und die Matrizen von leitfähigen Kontakten 208.2 ragen geringfügig aus der Oberseite der zweiten dielektrischen Schicht 206.2 heraus, da während der CMP-Prozesse die erste und die zweite dielektrische Schicht 206.1 und 206.2 mit einer relativ höheren Polierrate poliert werden, während das leitfähige Material mit einer relativ niedrigeren Polierrate poliert wird.
  • Wie in den 2B und 2C gezeigt ist, wird nach dem Herstellen der ersten und der zweiten Umverteilungsschicht 204.1 und 204.2 über dem ersten und dem zweiten Halbleiterwafer 200.1 und 200.2 der erste Halbleiterwafer 200.1 mit der darauf hergestellten ersten Umverteilungsschicht 204.1 auf die zweite Umverteilungsschicht 204.2 gekippt, die auf dem zweiten Halbleiterwafer 200.2 hergestellt ist, sodass die mehreren Matrizen von leitfähigen Kontakten 208.1 der ersten Umverteilungsschicht 204.1 im Wesentlichen zu den mehreren Matrizen von leitfähigen Kontakten 208.2 der zweiten Umverteilungsschicht 204.2 ausgerichtet werden. Dann wird der erste Halbleiterwafer 200.1 über die erste und die zweite Umverteilungsschicht 204.1 und 204.2 an den zweiten Halbleiterwafer 200.2 gebondet, um ein Halbleiter-Bauelement 210 herzustellen. Bei einigen Ausführungsformen ist nach dem Durchführen des Bondprozesses die Bondgrenzfläche zwischen der ersten Umverteilungsschicht 204.1 und der zweiten Umverteilungsschicht 204.2 in der gebondeten Struktur (d. h. dem Halbleiter-Bauelement) 210 frei von Hohlräumen. Dieser Bondprozess kann Folgendes umfassen: Hybridbonden, Direktbonden, oberflächenaktiviertes Bonden, Plasma-aktiviertes Bonden, anodisches Bonden, eutektisches Bonden, Thermokompressionsbonden, reaktives Bonden, kurzzeitiges Flüssigphasen-Diffusionsbonden und/oder ein anderes bekanntes Bondverfahren, das Fachleuten auf dem betreffenden Gebiet bekannt ist, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen. Wie später näher dargelegt wird, sind die erste Umverteilungsschicht 204.1, die über dem ersten Halbleiterwafer 200.1 hergestellt wird, und die zweite Umverteilungsschicht 204.2, die über dem zweiten Halbleiterwafer 200.2 hergestellt wird, so konfiguriert und angeordnet, dass sie Unstetigkeiten, wie zum Beispiel Luftblasen, zwischen der ersten Umverteilungsschicht 204.1 und der zweiten Umverteilungsschicht 204.2 minimieren.
  • Da die Matrizen von leitfähigen Kontakten 208.1 geringfügig aus der Oberseite der ersten dielektrischen Schicht 206.1 herausragen und die Matrizen von leitfähigen Kontakten 208.2 geringfügig aus der Oberseite der zweiten dielektrischen Schicht 206.2 herausragen, kann vor dem Bonden des ersten und des zweiten Halbleiterwafers 200.1 und 200.2 ein Luftspalt zwischen der ersten und der zweiten Umverteilungsschicht 204.1 und 204.2 entstehen. Nachdem die mehreren Matrizen von leitfähigen Kontakten 208.1 und 208.2 auf dem ersten und dem zweiten Halbleiterwafer 200.1 und 200.2 justiert worden sind, kann ein Wafer-Wafer-Hybridbondprozess durchgeführt werden, sodass der erste und der zweite Halbleiterwafer 200.1 und 200.2 physisch und elektrisch miteinander verbunden werden. Während des Hybridbondprozesses wird eine Bondwelle für den ersten und den zweiten Halbleiterwafer 200.1 und 200.2 verwendet, um Luft zwischen der ersten und der zweiten Umverteilungsschicht 204.1 und 204.2 zu verdrängen.
  • Es ist zu beachten, dass während des Hybridbondprozesses Luft zwischen der ersten und der zweiten Umverteilungsschicht 204.1 und 204.2 eingefangen werden kann, wenn das Layout der Matrizen von leitfähigen Kontakten nicht gut konfiguriert und angeordnet ist. Wenn zum Beispiel je zwei beliebige am nächsten benachbarte Matrizen von leitfähigen Kontakten, die zueinander parallel verlaufen, zu dicht nebeneinander angeordnet werden, ist es schwierig, die Luft, die zwischen den je zwei beliebigen am nächsten benachbarten Matrizen von leitfähigen Kontakten eingefangen ist, zu verdrängen, und dadurch können Hohlräume zwischen den je zwei beliebigen am nächsten benachbarten Matrizen von leitfähigen Kontakten entstehen. Mit anderen Worten, an der Bondgrenzfläche zwischen der ersten und der zweiten Umverteilungsschicht 204.1 und 204.2 können Hohlräume entstehen, die die Bauelementleistung verschlechtern können. Bei einer beispielhaften Ausführungsform werden die Matrizen von leitfähigen Kontakten in der richtigen Weise konfiguriert und angeordnet, wie es in den 4A bis 4I gezeigt ist, um zu vermeiden, dass Hohlräume an der Bondgrenzfläche zwischen der ersten und der zweiten Umverteilungsschicht 204.1 und 204.2 entstehen.
  • Bei einigen Ausführungsformen umfasst der vorgenannte Hybridbondprozess für den ersten und den zweiten Halbleiterwafer 200.1 und 200.2 das gleichzeitige Durchführen einer Metall-Metall-Bondung zwischen den leitfähigen Kontakten 208.1 und 208.2 und einer Dielektrikum-Dielektrikum-Bondung zwischen der ersten und der zweiten dielektrischen Schicht 206.1 und 206.2. Die Metall-Metall-Bondung zwischen den leitfähigen Kontakten 208.1 und 208.2 umfasst zum Beispiel eine Durchkontaktierung-Durchkontaktierung-Bondung, eine Pad-Pad-Bondung oder eine Durchkontaktierung-Pad-Bondung.
  • Beispielhafte Umverteilungsschichten der beispielhaften integrierten Schaltkreiskomponenten
  • Die 3A bis 3J zeigen beispielhafte Umverteilungsschichten der beispielhaften integrierten Schaltkreiskomponenten, gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung. Eine Umverteilungsschicht 300, die in 3A gezeigt ist, eine Umverteilungsschicht 310, die in 3B gezeigt ist, eine Umverteilungsschicht 318, die in 3C gezeigt ist, eine Umverteilungsschicht 320, die in 3D gezeigt ist, eine Umverteilungsschicht 322, die in 3E gezeigt ist, eine Umverteilungsschicht 332, die in 3F gezeigt ist, eine Umverteilungsschicht 334, die in Fig.. 3G gezeigt ist, eine Umverteilungsschicht 336, die in 3H gezeigt ist, eine Umverteilungsschicht 338, die in 3I gezeigt ist, und eine Umverteilungsschicht 340, die in 3J gezeigt ist, stellen jeweils eine leitfähige Schicht einer oder mehrerer leitfähiger Schichten eines Halbleiterstapels eines integrierten Schaltkreises dar, wie zum Beispiel der integrierten Schaltkreiskomponente 100. Die Umverteilungsschicht 300, die Umverteilungsschicht 310, die Umverteilungsschicht 318, die Umverteilungsschicht 320, die Umverteilungsschicht 322, die Umverteilungsschicht 332, die Umverteilungsschicht 334, die Umverteilungsschicht 336, die Umverteilungsschicht 338 und/oder die Umverteilungsschicht 340 können zum elektrischen Verbinden des integrierten Schaltkreises mit anderen elektrischen, mechanischen und/oder elektromechanischen Bauelementen verwendet werden. Bei der beispielhaften Ausführungsform, die in 3A gezeigt ist, weist die Umverteilungsschicht 300 eine Matrix von ersten leitfähigen Kontakten 302 auf. Wie in 3A gezeigt ist, verläuft die Matrix von ersten leitfähigen Kontakten 302 entlang einer ersten Richtung D1, wie zum Beispiel einer x-Achse eines kartesischen Koordinatensystems, entlang einer ersten Seite der integrierten Schaltkreiskomponente. Fachleute auf dem betreffenden Gebiet dürften erkennen, dass die Matrix von ersten leitfähigen Kontakten 302 alternativ entlang einer zweiten Richtung D2, wie zum Beispiel einer y-Achse des kartesischen Koordinatensystems, entlang einer zweiten Seite der Umverteilungsschicht 300 verlaufen kann, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen. Bei einer beispielhaften Ausführungsform umfasst die Matrix von ersten leitfähigen Kontakten 302 leitfähige Kontakte 304.1.1 bis 304.i.k, die in einer Reihe von i Zeilen und k Spalten angeordnet sind, sodass eine Matrix entsteht. Bei einigen Ausführungsformen beträgt der Anordnungsabstand der leitfähigen Kontakte 304.1.1 bis 304.i.k etwa 3 µm bis etwa 5 µm. Die leitfähigen Kontakte 304.1.1 bis 304.i.k können ein oder mehrere leitfähige Materialien aufweisen, wie zum Beispiel Wolfram (W), Aluminium (Al), Kupfer (Cu), Gold (Au), Silber (Ag) oder Platin (Pt). Die leitfähigen Kontakte 304.1.1 bis 304.i.k können jedoch alternativ oder zusätzlich andere Materialien aufweisen, wie etwa Silizide, zum Beispiel Nickelsilizid (NiSi), Natriumsilizid (Na2Si), Magnesiumsilizid (Mg2Si), Platinsilizid (PtSi), Titansilizid (TiSi2), Wolframsilizid (WSi2) oder Molybdändisilizid (MoSi2), wie Fachleute auf dem betreffenden Gebiet erkennen dürften, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Bei der beispielhaften Ausführungsform, die in 3A gezeigt ist, kann die Umverteilungsschicht 300 an andere Umverteilungsschichten anderer elektrischer, mechanischer oder elektromagnetischer Bauelemente durch Hybridbonden, Direktbonden, oberflächenaktiviertes Bonden, Plasma-aktiviertes Bonden, anodisches Bonden, eutektisches Bonden, Thermokompressionsbonden, reaktives Bonden, kurzzeitiges Flüssigphasen-Diffusionsbonden und/oder mit einem anderen bekannten Bondverfahren gebondet werden, das Fachleuten auf dem betreffenden Gebiet bekannt ist, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen. Bei dieser beispielhaften Ausführungsform wird bei den vorgenannten Bondverfahren eine Bondwelle zum elektrischen und/oder mechanischen Verbinden der Umverteilungsschicht 300 mit anderen Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente verwendet. Durch diese Konfiguration und Anordnung der Matrix von leitfähigen Kontakten 302 werden Unstetigkeiten, wie zum Beispiel Luftblasen, zwischen diesen Umverteilungsschichten minimiert. Zum Beispiel kann bei dieser Matrix von leitfähigen Kontakten 302 in der Umverteilungsschicht 300 die Bondwelle Luft zwischen der Umverteilungsschicht 300 und anderen Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente während des Bondens dieser Umverteilungsschichten verdrängen.
  • Bei der beispielhaften Ausführungsform, die in 3B gezeigt ist, weist die Umverteilungsschicht 310 eine Matrix von ersten leitfähigen Kontakten 312 und eine Matrix von zweiten leitfähigen Kontakten 314 auf. Wie in 3B gezeigt ist, verläuft die Matrix von ersten leitfähigen Kontakten 312 entlang der ersten Richtung D1, wie zum Beispiel der x-Achse des kartesischen Koordinatensystems, entlang einer ersten Seite der integrierten Schaltkreiskomponente, und die Matrix von zweiten leitfähigen Kontakten 314 verläuft entlang der zweiten Richtung D2, wie zum Beispiel der y-Achse des kartesischen Koordinatensystems, entlang einer zweiten Seite der integrierten Schaltkreiskomponente. Bei einer beispielhaften Ausführungsform weisen die Matrix von ersten leitfähigen Kontakten 312 und die Matrix von zweiten leitfähigen Kontakten 314 leitfähige Kontakte auf, die in einer im Wesentlichen ähnlichen Weise wie in der bei 3A beschriebenen Matrix von ersten leitfähigen Kontakten 302 konfiguriert und angeordnet sind. Fachleute auf dem betreffenden Gebiet dürften erkennen, dass weitere Konfigurationen und Anordnungen für die Matrix von ersten leitfähigen Kontakten 312 und die Matrix von zweiten leitfähigen Kontakten 314 möglich sind, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen. Zum Beispiel können die Matrix von ersten leitfähigen Kontakten 312 und die Matrix von zweiten leitfähigen Kontakten 314 entlang der ersten Richtung D1 entlang einer ersten Seite bzw. einer dritten Seite der integrierten Schaltkreiskomponente verlaufen, wie in 3C gezeigt ist. Als ein weiteres Beispiel können die Matrix von ersten leitfähigen Kontakten 312 und die Matrix von zweiten leitfähigen Kontakten 314 entlang der zweiten Richtung D2 entlang der zweiten Seite bzw. einer vierten Seite der integrierten Schaltkreiskomponente verlaufen, wie in 3D gezeigt ist.
  • Bei der beispielhaften Ausführungsform, die in 3B gezeigt ist, kann die Umverteilungsschicht 310 an andere Umverteilungsschichten anderer elektrischer, mechanischer oder elektromagnetischer Bauelemente in einer im Wesentlichen ähnlichen Weise wie die Umverteilungsschicht 300 gebondet werden, die vorstehend unter Bezugnahme auf 3B beschrieben worden ist. Bei dieser beispielhaften Ausführungsform wird bei den vorgenannten Bondverfahren eine Bondwelle zum elektrischen und/oder mechanischen Verbinden der Umverteilungsschicht 310 mit anderen Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente verwendet. Durch diese Konfiguration und Anordnung der Matrix von ersten leitfähigen Kontakten 312 und der Matrix von zweiten leitfähigen Kontakten 314 werden Unstetigkeiten, wie zum Beispiel Luftblasen, zwischen diesen Umverteilungsschichten minimiert. Zum Beispiel kann bei dieser Konfiguration und Anordnung der Matrix von ersten leitfähigen Kontakten 312 und der Matrix von zweiten leitfähigen Kontakten 314 die Bondwelle Luft zwischen der Umverteilungsschicht 310 und anderen Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente während des Bondens dieser Umverteilungsschichten verdrängen.
  • Außerdem weist bei der beispielhaften Ausführungsform, die in 3B gezeigt ist, die Umverteilungsschicht 310 einen Zwischenraum oder Auslassweg 316 zwischen der Matrix von ersten leitfähigen Kontakten 312 und der Matrix von zweiten leitfähigen Kontakten 314 auf, damit die Luft während des Bondens der Umverteilungsschicht 310 und der anderen Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente verdrängt werden kann. Wenn der Auslassweg 316 nicht vorhanden ist, das heißt, wenn die Matrix von ersten leitfähigen Kontakten 312 die Matrix von zweiten leitfähigen Kontakten 314 schneidet oder überlappt, können in einigen Fällen in der Nähe eines Bereichs in der Umverteilungsschicht 310, wo die Matrix von ersten leitfähigen Kontakten 312 die Matrix von zweiten leitfähigen Kontakten 314 schneidet, eine oder mehrere Unstetigkeiten entstehen. Durch diese Überschneidung wird während des Bondens der Umverteilungsschicht 310 und der anderen Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente die Luft eingefangen, sodass die eine oder die mehreren Unstetigkeiten entstehen.
  • Bei der beispielhaften Ausführungsform, die in 3E gezeigt ist, weist die Umverteilungsschicht 322 eine Matrix von ersten leitfähigen Kontakten 324, eine Matrix von zweiten leitfähigen Kontakten 326, eine Matrix von dritten leitfähigen Kontakten 328 und eine Matrix von vierten leitfähigen Kontakten 330 auf. Wie in 3E gezeigt ist, verlaufen die Matrix von ersten leitfähigen Kontakten 324 und die Matrix von dritten leitfähigen Kontakten 328 entlang der ersten Richtung D1, wie zum Beispiel der x-Achse des kartesischen Koordinatensystems, entlang einer ersten bzw. einer dritten Seite der integrierten Schaltkreiskomponente. Die Matrix von zweiten leitfähigen Kontakten 326 und die Matrix von vierten leitfähigen Kontakten 330 verlaufen entlang der zweiten Richtung D2, wie zum Beispiel der y-Achse des kartesischen Koordinatensystems, entlang einer zweiten bzw. einer vierten Seite der integrierten Schaltkreiskomponente. Bei einer beispielhaften Ausführungsform sind Längen der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von dritten leitfähigen Kontakten 328 in der ersten Richtung D1 kleiner als die Hälfte einer Länge der Umverteilungsschicht 322 in der ersten Richtung D1. Ebenso sind bei dieser beispielhaften Ausführungsform Längen der Matrix von zweiten leitfähigen Kontakten 326 und der Matrix von vierten leitfähigen Kontakten 330 in der zweiten Richtung D2 kleiner als die Hälfte einer Länge der Umverteilungsschicht 322 in der zweiten Richtung D2. Bei einer weiteren beispielhaften Ausführungsform umfassen die Matrix von ersten leitfähigen Kontakten 324, die Matrix von zweiten leitfähigen Kontakten 326, die Matrix von dritten leitfähigen Kontakten 328 und die Matrix von vierten leitfähigen Kontakten 330 leitfähige Kontakte, die in einer im Wesentlichen ähnlichen Weise wie bei der bei 3A beschriebenen Matrix von ersten leitfähigen Kontakten 302 konfiguriert und angeordnet sind. Fachleute auf dem betreffenden Gebiet dürften erkennen, dass weitere Konfigurationen und Anordnungen für die Matrix von ersten leitfähigen Kontakten 324, die Matrix von zweiten leitfähigen Kontakten 326, die Matrix von dritten leitfähigen Kontakten 328 und die Matrix von vierten leitfähigen Kontakten 330 möglich sind, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen. Zum Beispiel können die Matrix von ersten leitfähigen Kontakten 324 und die Matrix von dritten leitfähigen Kontakten 328 entlang einer Achse der zweiten Richtung D2, und zwar zum Beispiel der y-Achse des kartesischen Koordinatensystems, gespiegelt werden, wie in 3F gezeigt ist. Darüber hinaus dürften Fachleute auf dem betreffenden Gebiet erkennen, dass die Umverteilungsschicht 322 nicht alle der Matrizen aus der Gruppe Matrix von ersten leitfähigen Kontakten 324, Matrix von zweiten leitfähigen Kontakten 326, Matrix von dritten leitfähigen Kontakten 328 und Matrix von vierten leitfähigen Kontakten 330 aufzuweisen braucht, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen. Zum Beispiel umfasst die Umverteilungsschicht 334 die Matrix von zweiten leitfähigen Kontakten 326 und die Matrix von vierten leitfähigen Kontakten 330, wie in 3G gezeigt ist. Zum Beispiel umfasst die Umverteilungsschicht 336 die Matrix von ersten leitfähigen Kontakten 324, die entlang der ersten Richtung D1 verlaufen, und die Matrix von zweiten leitfähigen Kontakten 326, die entlang der zweiten Richtung D2 verlaufen, wie in 3H gezeigt ist. Zum Beispiel umfasst die Umverteilungsschicht 338 die Matrix von ersten leitfähigen Kontakten 324, die entlang der ersten Richtung D1 verlaufen, und die Matrix von dritten leitfähigen Kontakten 328, die ebenfalls entlang der ersten Richtung D1 verlaufen, wie in 3I gezeigt ist. Zum Beispiel umfasst die Umverteilungsschicht 340 die Matrix von ersten leitfähigen Kontakten 324, die entlang der ersten Richtung D1 verlaufen, und die Matrix von vierten leitfähigen Kontakten 330, die entlang der zweiten Richtung D2 verlaufen, wie in 3J gezeigt ist.
  • Wie Fachleute auf dem betreffenden Gebiet weiterhin erkennen dürften, können die in 3A gezeigte Umverteilungsschicht 300, die in 3B gezeigte Umverteilungsschicht 310, die in 3E gezeigte Umverteilungsschicht 322, die in 3F gezeigte Umverteilungsschicht 332, die in 3G gezeigte Umverteilungsschicht 334, die in 3H gezeigte Umverteilungsschicht 336, die in 3I gezeigte Umverteilungsschicht 338 und/oder die in 3J gezeigte Umverteilungsschicht 340 zum Beispiel um 90°, 180° und/oder 270° im Uhrzeigersinn oder gegen den Uhrzeigersinn gedreht werden, um weitere beispielhafte Umverteilungsschichten herzustellen, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Beispielhafte Umverteilungsschichten der beispielhaften Halbleiterwafer
  • Die 4A bis 4I zeigen beispielhafte Halbleiterwafer mit den beispielhaften Umverteilungsschichten, gemäß beispielhaften Ausführungsformen der vorliegenden Erfindung. Ein in 4A gezeigter Halbleiterwafer 400, ein in 4B gezeigter Halbleiterwafer 410, ein in 4C gezeigter Halbleiterwafer 420, ein in 4D gezeigter Halbleiterwafer 430, ein in 4E gezeigter Halbleiterwafer 440, ein in 4F gezeigte Halbleiterwafer 450, ein in 4G gezeigter Halbleiterwafer 460, ein in 4H gezeigter Halbleiterwafer 470 und ein in 4I gezeigter Halbleiterwafer 480 weisen jeweils mehrere integrierte Schaltkreiskomponenten auf, wie etwa die integrierten Schaltkreiskomponenten 100.1 bis 100.n, die vorstehend unter Bezugnahme auf 2A beschrieben worden sind. Die mehreren integrierten Schaltkreiskomponenten 100.1 bis 100.n werden von einer Umverteilungsschicht mit einer Mehrzahl von Umverteilungsstrukturen 300.1 bis 300.r bedeckt, wobei die mehreren Umverteilungsstrukturen 300.1 bis 300.r ein identisches Layout haben. Jede Umverteilungsstruktur 300.1, 300.2 ... oder 300.r kann das gleiche Layout wie die in 3A gezeigte Umverteilungsschicht 300, die in 3B gezeigte die Umverteilungsschicht 310, die in 3E gezeigte Umverteilungsschicht 322, die in 3F gezeigte Umverteilungsschicht 332, die in 3G gezeigte Umverteilungsschicht 334, die in 3H gezeigte Umverteilungsschicht 336, die in 3I gezeigte Umverteilungsschicht 338 oder die in 3J gezeigte Umverteilungsschicht 340 haben.
  • Bei der in 4A gezeigten beispielhaften Ausführungsform weist der Halbleiterwafer 400 integrierte Schaltkreiskomponenten 402.1 bis 402.r auf. Wie in 4A gezeigt ist, werden die integrierten Schaltkreiskomponenten 402.1 bis 402.r jeweils von den Umverteilungsstrukturen 300.1 bis 300.r der Umverteilungsschicht bedeckt, wobei jede der Umverteilungsstrukturen 300.1 bis 300.r identisch mit der bei 3A beschriebenen Umverteilungsschicht 300 ist. Bei der in 4A gezeigten beispielhaften Ausführungsform ist die Matrix von ersten leitfähigen Kontakten 302 durch einen Abstand a von dem aktiven Bereich 100A getrennt oder beabstandet. Der Abstand a beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm. Ebenso ist die Matrix von ersten leitfähigen Kontakten 302 durch einen Abstand b von Peripherien oder Rändern der entsprechenden Umverteilungsstrukturen 310.1 bis 310.r getrennt oder beabstandet. Der Abstand b beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm. Bei einer beispielhaften Ausführungsform weist der Halbleiterwafer 400 Ritzgräben 404.1 bis 404.y und Ritzgräben 406.1 bis 406.x auf, die sich mit den Ritzgräben 404.1 bis 404.y kreuzen. Bei dieser beispielhaften Ausführungsform kann der Halbleiterwafer 400 entlang den Ritzgräben 404.1 bis 404.y und den Ritzgräben 406.1 bis 406.x zertrennt werden, um den Halbleiterwafer 400 in eine Mehrzahl von vereinzelten integrierten Schaltkreiskomponenten 402.1 bis 402.r. zu trennen. Bei der beispielhaften Ausführungsform, die in 4A gezeigt ist, ist höchstens ein leitfähiger Kontakt der Matrix von ersten leitfähigen Kontakten 302, die einer der Umverteilungsstrukturen 300.1 bis 300.r entspricht, zu den Ritzgräben 404.1 bis 404.y an einer Position in dem Halbleiterwafer 400 benachbart. Wie in 4A gezeigt ist, verläuft zum Beispiel die Matrix von ersten leitfähigen Kontakten 302, die der Umverteilungsstruktur 300.2 entspricht, die über der integrierten Schaltkreiskomponente 402.2 angeordnet ist, entlang dem Ritzgraben 404.1 zwischen der integrierten Schaltkreiskomponente 402.1 und der integrierten Schaltkreiskomponente 402.2. Diese Konfiguration und Anordnung der Umverteilungsstrukturen 300.1 bis 300.r erleichtern das Verdrängen von Luft während des Bondens des Halbleiterwafers 400 und anderer Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente während des Bondens dieser Umverteilungsschichten.
  • Wie in 4A gezeigt ist, sind je zwei beliebige am nächsten benachbarte Matrizen von ersten leitfähigen Kontakten 302 (z. B. eine erste Matrix von ersten leitfähigen Kontakten 302.1 und eine zweite Matrix von ersten leitfähigen Kontakten 302.2), die zueinander in der zweiten Richtung D2 ausgerichtet sind und jeweils über zwei benachbarten ersten integrierten Schaltkreiskomponenten (z. B. den integrierten Schaltkreiskomponenten 402.1 und 402.2) angeordnet sind, durch einen ersten Abstand DS1 voneinander getrennt, wobei der erste Abstand DS1 größer als eine erste Abmessung DM1 des aktiven Bereichs 100A in der zweiten Richtung D2 ist.
  • Wie in 4A gezeigt ist, ist die erste integrierte Schaltkreiskomponente 402.1 am nächsten zu der zweiten integrierten Schaltkreiskomponente 402.2 in der zweiten Richtung D2 benachbart, die im Wesentlichen senkrecht zu der ersten Richtung D1 ist. Die erste Matrix von ersten leitfähigen Kontakten 302.1 ist auf dem Peripheriebereich 100B der ersten integrierten Schaltkreiskomponente 402.1 angeordnet, während die zweite Matrix von ersten leitfähigen Kontakten 302.2 auf dem Peripheriebereich 100B der zweiten integrierten Schaltkreiskomponente 402.2 angeordnet ist. Die erste und die zweite Matrix von ersten leitfähigen Kontakten 302.1 und 302.2 verlaufen entlang der ersten Richtung D1 und sind im Wesentlichen zueinander in der zweiten Richtung D2 ausgerichtet. Außerdem sind die erste und die zweite Matrix von ersten leitfähigen Kontakten 302.1 und 302.2 durch einen ersten Abstand DS1 in der zweiten Richtung D2 voneinander getrennt.
  • Wie in 4A gezeigt ist, sind bei einigen Ausführungsformen die erste und die zweite Matrix von ersten leitfähigen Kontakten 302.1 und 302.2 im Wesentlichen zueinander in der zweiten Richtung D2 ausgerichtet, und keine andere Matrix von leitfähigen Kontakten ist zwischen der ersten und der zweiten Matrix von ersten leitfähigen Kontakten 302.1 und 302.2 angeordnet.
  • Bei einigen alternativen Ausführungsformen weist jede der Umverteilungsstrukturen 300.1 bis 300.r außerdem eine Dummy-Struktur DP (z. B. eine Dummy-Metallstruktur) auf, die in die dielektrische Schicht eingebettet ist, wobei die Dummy-Struktur DP elektrisch floatend ist und zwischen je zwei beliebigen am nächsten benachbarten Matrizen von ersten leitfähigen Kontakten 302 angeordnet ist. Die Dummy-Struktur DP weist zum Beispiel mindestens ein Dummy-Metallpad oder eine Mehrzahl von Dummy-Metalldurchkontaktierungen auf, die in einer Matrix angeordnet sind. Die Dummy-Struktur DP ist von den Matrizen von ersten leitfähigen Kontakten 302 beabstandet, um sicherzustellen, dass keine Luft zwischen der Dummy-Struktur DP und den Matrizen von ersten leitfähigen Kontakten 302 eingefangen wird. Zum Beispiel wird die Dummy-Struktur in die dielektrische Schicht der Umverteilungsstrukturen 310.1 bis 310.r eingebettet, und sie wird über den aktiven Bereichen 100A und/oder den Peripheriebereichen 100B der integrierten Schaltkreiskomponenten 412.1 bis 402.r angeordnet. Es ist zu beachten, dass der Metallanteil der Umverteilungsstrukturen 300.1 bis 300.r das Prozessfenster und die Ausbeuten des CMP-Prozesses für die Herstellung der Matrizen von ersten leitfähigen Kontakten 302 wegen des Aufladungseffekts beeinträchtigen kann. Die Dickengleichmäßigkeit der Matrizen von ersten leitfähigen Kontakten 302 kann von dem Aufladungseffekt beeinträchtigt werden, wenn der Metallanteil der Umverteilungsstrukturen 300.1 bis 300.r niedrig ist. Somit kann die Dummy-Struktur DP das Prozessfenster und die Ausbeuten des CMP-Prozesses für die Herstellung der Matrizen von ersten leitfähigen Kontakten 302 verbessern. Bei der beispielhaften Ausführungsform, die in 4B gezeigt ist, weist der Halbleiterwafer 410 integrierte Schaltkreiskomponenten 412.1 bis 412.r auf. Wie in 4B gezeigt ist, werden die integrierten Schaltkreiskomponenten 412.1 bis 412.r jeweils von den Umverteilungsstrukturen 310.1 bis 310.r der Umverteilungsschicht bedeckt, wobei die Umverteilungsstrukturen 310.1 bis 310.r jeweils mit der Umverteilungsschicht 310 identisch sind, die vorstehend unter Bezugnahme auf 3B beschrieben worden ist. Bei der beispielhaften Ausführungsform, die in 4B gezeigt ist, sind die Matrix von ersten leitfähigen Kontakten 312 und die Matrix von zweiten leitfähigen Kontakten 314 durch einen Abstand a von dem aktiven Bereich 100A getrennt oder beabstandet. Der Abstand a beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm. Ebenso sind die Matrix von ersten leitfähigen Kontakten 312 und die Matrix von zweiten leitfähigen Kontakten 314 durch einen Abstand b von Peripherien oder Rändern ihrer entsprechenden Umverteilungsstrukturen 310.1 bis 310.r getrennt oder beabstandet. Der Abstand b beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm. Bei einer beispielhaften Ausführungsform weist der Halbleiterwafer 410 horizontale Zeilen von Ritzgräben 404.1 bis 404.y und vertikale Spalten von Ritzgräben 406.1 bis 406.x auf, die vorstehend unter Bezugnahme auf 4A beschrieben worden sind. Bei der beispielhaften Ausführungsform, die in 4B gezeigt ist, ist höchstens ein leitfähiger Kontakt der Matrix von ersten leitfähigen Kontakten 312, die einer der Umverteilungsstrukturen 310.1 bis 310.r entspricht, zu den horizontalen Zeilen von Ritzgräben 404.1 bis 404.y an einer Position in dem Halbleiterwafer 410 benachbart, und höchstens ein leitfähiger Kontakt der Matrix von zweiten leitfähigen Kontakten 314, die einer der Umverteilungsstrukturen 310.1 bis 310.r entspricht, ist zu den vertikalen Spalten von Ritzgräben 406.1 bis 406.x an einer Position in dem Halbleiterwafer 410 benachbart. Wie in 4B gezeigt ist, verläuft zum Beispiel die Matrix von ersten leitfähigen Kontakten 312, die der Umverteilungsstruktur 310.2 entspricht, die über der integrierten Schaltkreiskomponente 412.2 angeordnet ist, entlang der horizontalen Zeile des Ritzgrabens 404.1 zwischen der integrierten Schaltkreiskomponente 412.1 und der integrierten Schaltkreiskomponente 412.2. Als ein weiteres Beispiel, das in 4B gezeigt ist, verläuft die Matrix von zweiten leitfähigen Kontakten 314, die der Umverteilungsstruktur 310.1 entspricht, die über der integrierten Schaltkreiskomponente 412.1 angeordnet ist, entlang der vertikalen Spalte von Ritzgräben 406.1 zwischen der integrierten Schaltkreiskomponente 412.1 und der integrierten Schaltkreiskomponente 412.3. Diese Konfiguration und Anordnung der Umverteilungsstrukturen 310.1 bis 310.r erleichtern das Verdrängen von Luft während des Bondens des Halbleiterwafers 410 und anderer Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente während des Bondens dieser Umverteilungsschichten.
  • Wie in 4B gezeigt ist, sind je zwei beliebige am nächsten benachbarte Matrizen von ersten leitfähigen Kontakten 312 (z. B. eine erste Matrix von ersten leitfähigen Kontakten 312.1 und eine zweite Matrix von ersten leitfähigen Kontakten 312.2), die zueinander in der zweiten Richtung D2 ausgerichtet sind und jeweils über zwei benachbarten integrierten Schaltkreiskomponenten (z. B. den integrierten Schaltkreiskomponenten 412.1 und 412.2) angeordnet sind, durch einen ersten Abstand DS1 voneinander getrennt, wobei der erste Abstand DS1 größer als eine erste Abmessung DM1 des aktiven Bereichs 100A in der zweiten Richtung D2 ist. Außerdem sind je zwei beliebige am nächsten benachbarte Matrizen von zweiten leitfähigen Kontakten 314 (z. B. eine erste Matrix von zweiten leitfähigen Kontakten 314.1 und eine zweite Matrix von zweiten leitfähigen Kontakten 314.2), die zueinander in der ersten Richtung D1 ausgerichtet sind und jeweils über zwei benachbarten integrierten Schaltkreiskomponenten (z. B. den integrierten Schaltkreiskomponenten 412.1 und 412.3) angeordnet sind, durch einen zweiten Abstand DS2 voneinander getrennt, wobei der zweite Abstand DS2 größer als eine zweite Abmessung DM2 des aktiven Bereichs 100A in der ersten Richtung D1 ist.
  • Wie in 4B gezeigt ist, ist die erste integrierte Schaltkreiskomponente 412.1 in der zweiten Richtung D2 am nächsten zu der zweiten integrierten Schaltkreiskomponente 412.2 benachbart. Die erste Matrix von ersten leitfähigen Kontakten 312.1 ist auf dem Peripheriebereich 100B der ersten integrierten Schaltkreiskomponente 412.1 angeordnet, während die zweite Matrix von ersten leitfähigen Kontakten 312.2 auf dem Peripheriebereich 100B der zweiten integrierten Schaltkreiskomponente 412.2 angeordnet ist. Die erste und die zweite Matrix von ersten leitfähigen Kontakten 312.1 und 312.2 verlaufen entlang der ersten Richtung D1 und sind in der zweiten Richtung D2 im Wesentlichen zueinander ausgerichtet. Außerdem sind die erste und die zweite Matrix von ersten leitfähigen Kontakten 312.1 und 312.2 durch den ersten Abstand DS1 in der zweiten Richtung D2 voneinander getrennt.
  • Bei einigen Ausführungsformen sind die erste und die zweite Matrix von ersten leitfähigen Kontakten 312.1 bzw. 312.2 in der zweiten Richtung D2 im Wesentlichen zueinander ausgerichtet, und keine andere Matrix von leitfähigen Kontakten ist zwischen der ersten und der zweiten Matrix von ersten leitfähigen Kontakten 312.1 und 312.2 angeordnet.
  • Wie in 4B gezeigt ist, ist die erste integrierte Schaltkreiskomponente 412.1 in der ersten Richtung D1 am nächsten zu der dritten integrierten Schaltkreiskomponente 412.3 benachbart. Die erste Matrix von zweiten leitfähigen Kontakten 314.1 ist auf dem Peripheriebereich 100B der ersten integrierten Schaltkreiskomponente 412.1 angeordnet, während die zweite Matrix von zweiten leitfähigen Kontakten 314.2 auf dem Peripheriebereich 100B der dritten integrierten Schaltkreiskomponente 412.3 angeordnet ist. Die erste und die zweite Matrix von zweiten leitfähigen Kontakten 314.1 und 314.2 verlaufen entlang der zweiten Richtung D2 und sind in der ersten Richtung D1 im Wesentlichen zueinander ausgerichtet. Außerdem sind die erste und die zweite Matrix von zweiten leitfähigen Kontakten 314.1 und 314.2 durch den zweiten Abstand DS2 in der ersten Richtung D1 voneinander getrennt.
  • Bei einigen Ausführungsformen sind die erste und die zweite Matrix von zweiten leitfähigen Kontakten 314.1 bzw. 314.2 in der ersten Richtung D1 im Wesentlichen zueinander ausgerichtet, und keine andere Matrix von leitfähigen Kontakten ist zwischen der ersten und der zweiten Matrix von zweiten leitfähigen Kontakten 314.1 und 314.2 angeordnet.
  • Bei einigen alternativen Ausführungsformen weist jede der Umverteilungsstrukturen 310.1 bis 310.r außerdem eine Dummy-Struktur (z. B. eine Dummy-Metallstruktur, die in 4A gezeigt ist) auf, die in die dielektrische Schicht eingebettet ist, wobei die Dummy-Struktur elektrisch floatend ist und zwischen den Matrizen von leitfähigen Kontakten 312 und/oder 314 angeordnet ist. Die Dummy-Struktur weist zum Beispiel mindestens ein Dummy-Metallpad oder eine Mehrzahl von Dummy-Metalldurchkontaktierungen auf, die in einer Matrix angeordnet sind. Die Dummy-Struktur ist von den Matrizen von leitfähigen Kontakten 312 und/oder 314 beabstandet, um sicherzustellen, dass keine Luft zwischen der Dummy-Struktur und den Matrizen von leitfähigen Kontakten 312 und/oder 314 eingefangen wird. Zum Beispiel wird die Dummy-Struktur in die dielektrische Schicht der Umverteilungsstrukturen 300.1 bis 300.r eingebettet, und sie wird über den aktiven Bereichen 100A und/oder den Peripheriebereichen 100B der integrierten Schaltkreiskomponenten 402.1 bis 402.r angeordnet. Es ist zu beachten, dass der Metallanteil der Umverteilungsstrukturen 310.1 bis 310.r das Prozessfenster und die Ausbeuten des CMP-Prozesses für die Herstellung der Matrizen von leitfähigen Kontakten 312 und 314 wegen des Aufladungseffekts beeinträchtigen kann. Die Dickengleichmäßigkeit der Matrizen von leitfähigen Kontakten 312 und 314 kann durch den Aufladungseffekt beeinträchtigt werden, wenn der Metallanteil der Umverteilungsstrukturen 310.1 bis 310.r niedrig ist. Somit kann die Dummy-Struktur das Prozessfenster und die Ausbeuten des CMP-Prozesses für die Herstellung der Matrizen von ersten leitfähigen Kontakten 312 und 314 verbessern.
  • Bei der beispielhaften Ausführungsform, die in 4C gezeigt ist, weist der Halbleiterwafer 420 integrierte Schaltkreiskomponenten 422.1 bis 422.r auf, die mit den integrierten Schaltkreiskomponenten 424.1 bis 424.5 fingerförmig ineinander greifen. Wie in 4C gezeigt ist, werden die integrierten Schaltkreiskomponenten 422.1 bis 422.r jeweils von den Umverteilungsstrukturen 318.1 bis 318.r, bedeckt, wobei die Umverteilungsstrukturen 318.1 bis 318.r jeweils mit der Umverteilungsschicht 318 identisch sind, die vorstehend unter Bezugnahme auf 3C beschrieben worden ist. Die integrierten Schaltkreiskomponenten 424.1 bis 424.s werden jeweils von den Umverteilungsstrukturen 320.1 bis 320.5 bedeckt, wobei die Umverteilungsstrukturen 320.1 bis 320.s jeweils mit der Umverteilungsschicht 320 identisch sind, die vorstehend unter Bezugnahme auf 3D beschrieben worden ist. Wie in 4C gezeigt ist, sind die Umverteilungsstrukturen 318.1 bis 318.r und die Umverteilungsstrukturen 320.1 bis 320.s so konfiguriert und angeordnet, dass sie die Verdrängung von Luft während des Bondens des Halbleiterwafers 420 und anderer Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente optimieren. Bei der beispielhaften Ausführungsform, die in 4C gezeigt ist, ist die Matrix von ersten leitfähigen Kontakten 312 der Umverteilungsstrukturen 318.1 bis 318.r entlang ersten Seiten, zum Beispiel Oberseiten, der Umverteilungsstrukturen 318.1 bis 318.r angeordnet, und die Matrix von zweiten leitfähigen Kontakten 314 der Umverteilungsstrukturen 318.1 bis 318.r ist entlang dritten Seiten, zum Beispiel Unterseiten, der Umverteilungsstrukturen 318.1 bis 318.r angeordnet. Außerdem ist bei der beispielhaften Ausführungsform, die in 4C gezeigt ist, die Matrix von ersten leitfähigen Kontakten 312 der Umverteilungsstrukturen 320.1 bis 320.s entlang zweiten Seiten, zum Beispiel rechten Seiten, der Umverteilungsstrukturen 320.1 bis 320.5 angeordnet, und die Matrix von zweiten leitfähigen Kontakten 314 der Umverteilungsstrukturen 320.1 bis 320.5 ist entlang vierten Seiten, zum Beispiel linken Seiten, der Umverteilungsstrukturen 320.1 bis 320.5 angeordnet.
  • Bei einer beispielhaften Ausführungsform weist der Halbleiterwafer 420 die horizontalen Zeilen von Ritzgräben 404.1 bis 404.y und/oder die vertikalen Spalten von Ritzgräben 406.1 bis 406.x auf, wie vorstehend unter Bezugnahme auf 4A dargelegt worden ist. Bei der beispielhaften Ausführungsform, die in 4C gezeigt ist, ist höchstens ein leitfähiger Kontakt der Matrix von ersten leitfähigen Kontakten 312 und/oder der Matrix von zweiten leitfähigen Kontakten 314, die einer der Umverteilungsstrukturen 318.1 bis 318.r entsprechen, zu den horizontalen Zeilen von Ritzgräben 404.1 bis 404.y an einer Position in dem Halbleiterwafer 420 benachbart, und höchstens ein leitfähiger Kontakt der Matrix von ersten leitfähigen Kontakten 312 und/oder der Matrix von zweiten leitfähigen Kontakten 314, die einer der Umverteilungsstrukturen 320.1 bis 320.s entsprechen, ist zu den vertikalen Spalten von Ritzgräben 406.1 bis 406.x an einer Position in dem Halbleiterwafer 420 benachbart. Wie in 4C gezeigt ist, verläuft die Matrix von zweiten leitfähigen Kontakten 314, die der Umverteilungsstruktur 318.1 der integrierten Schaltkreiskomponente 422.1 entspricht, entlang der horizontalen Zeile des Ritzgrabens 404.1 zwischen der integrierten Schaltkreiskomponente 422.1 und der integrierten Schaltkreiskomponente 424.1. Als ein weiteres Beispiel, das in 4C gezeigt ist, verläuft die Matrix von ersten leitfähigen Kontakten 312, die der Umverteilungsstruktur 320.1 auf der integrierten Schaltkreiskomponente 424.2 entspricht, entlang der vertikalen Spalte von Ritzgräben 406.1 zwischen der integrierten Schaltkreiskomponente 422.1 und der integrierten Schaltkreiskomponente 424.2. Diese Konfiguration und Anordnung der Umverteilungsstrukturen 320.1 bis 320.r erleichtern die Verdrängung von Luft während des Bondens des Halbleiterwafers 420 und anderer Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente während des Bondens dieser Umverteilungsschichten. Außerdem kann die vorgenannte Dummy-Struktur (z. B. die in 4A gezeigte Dummy-Metallstruktur) bei der in 4C gezeigten Ausführungsform verwendet werden.
  • Wie in 4D gezeigt ist, weist der Halbleiterwafer 430 Umverteilungsstrukturen 322.1 bis 322.r auf, wobei die Umverteilungsstrukturen 322.1 bis 322.r jeweils mit der Umverteilungsschicht 322 identisch sind, die vorstehend unter Bezugnahme auf 3E beschrieben worden ist. Bei der beispielhaften Ausführungsform, die in 4D gezeigt ist, sind die Matrix von ersten leitfähigen Kontakten 324, die Matrix von zweiten leitfähigen Kontakten 326, die Matrix von dritten leitfähigen Kontakten 328 und die Matrix von vierten leitfähigen Kontakten 330 durch einen Abstand a von dem aktiven Bereich 100A getrennt oder beabstandet. Der Abstand a beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, zum Beispiel etwa 65 µm. Ebenso sind die Matrix von ersten leitfähigen Kontakten 324, die Matrix von zweiten leitfähigen Kontakten 326, die Matrix von dritten leitfähigen Kontakten 328 und die Matrix von vierten leitfähigen Kontakten 330 durch einen Abstand b von Peripherien oder Rändern der entsprechenden Umverteilungsstrukturen 322.1 bis 322.r getrennt oder beabstandet. Der Abstand b beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm.
  • Bei einer beispielhaften Ausführungsform weist der Halbleiterwafer 430 horizontale Zeilen von Ritzgräben 404.1 bis 404.y und vertikale Spalten von Ritzgräben 406.1 bis 406.x auf, wie vorstehend unter Bezugnahme auf 4A dargelegt worden ist. Bei der beispielhaften Ausführungsform, die in 4D gezeigt ist, ist höchstens ein leitfähiger Kontakt der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von dritten leitfähigen Kontakten 328, die einer der Umverteilungsstrukturen 322.1 bis 322.r entsprechen, zu den horizontalen Zeilen von Ritzgräben 404.1 bis 404.y an einer Position in dem Halbleiterwafer 430 benachbart, und höchstens ein leitfähiger Kontakt der Matrix von zweiten leitfähigen Kontakten 326 und der Matrix von vierten leitfähigen Kontakten 330, die einer der Umverteilungsstrukturen 322.1 bis 322.r entsprechen, ist zu den vertikalen Spalten von Ritzgräben 406.1 bis 406.x an einer Position in dem Halbleiterwafer 430 benachbart. Wie in 4D gezeigt ist, verläuft zum Beispiel die Matrix von dritten leitfähigen Kontakten 328, die der Umverteilungsstruktur 322.1 der integrierten Schaltkreiskomponente 432.1 entspricht, entlang einem ersten Teil der horizontalen Zeile des Ritzgrabens 404.1 zwischen der integrierten Schaltkreiskomponente 432.1 und der integrierten Schaltkreiskomponente 432.2, und die Matrix von ersten leitfähigen Kontakten 324, die der Umverteilungsstruktur 322.2 der integrierten Schaltkreiskomponente 432.2 entspricht, verläuft entlang einem zweiten Teil der horizontalen Zeile des Ritzgrabens 404.1 zwischen der integrierten Schaltkreiskomponente 432.1 und der integrierten Schaltkreiskomponente 432.2. Als ein weiteres Beispiel, das in 4D gezeigt ist, verläuft die Matrix von zweiten leitfähigen Kontakten 326, die der Umverteilungsstruktur 322.1 der integrierten Schaltkreiskomponente 432.1 entspricht, entlang einem ersten Teil der vertikalen Spalte des Ritzgrabens 406.1 zwischen der integrierten Schaltkreiskomponente 432.1 und der integrierten Schaltkreiskomponente 432.3, und die Matrix von vierten leitfähigen Kontakten 330, die der Umverteilungsstruktur 322.3 der integrierten Schaltkreiskomponente 432.3 entspricht, verläuft entlang einem zweiten Teil der vertikalen Spalte des Ritzgrabens 406.1 zwischen der integrierten Schaltkreiskomponente 432.1 und der integrierten Schaltkreiskomponente 432.3. Diese Konfiguration und Anordnung der Umverteilungsstrukturen 322.1 bis 322.r erleichtern das Verdrängen von Luft während des Bondens des Halbleiterwafers 430 und anderer Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente während des Bondens dieser Umverteilungsschichten.
  • Wie in 4D gezeigt ist, sind je zwei beliebige am nächsten benachbarte Matrizen von ersten leitfähigen Kontakten 324 (z. B. eine erste Matrix von ersten leitfähigen Kontakten 324.1 und eine zweite Matrix von ersten leitfähigen Kontakten 324.2), die zueinander in der zweiten Richtung D2 ausgerichtet sind und jeweils über zwei benachbarten integrierten Schaltkreiskomponenten (z. B. den integrierten Schaltkreiskomponenten 432.1 und 432.2) angeordnet sind, durch einen ersten Abstand DS1 voneinander getrennt, wobei der erste Abstand DS1 größer als eine erste Abmessung DM1 des aktiven Bereichs 100A in der zweiten Richtung D2 ist. Außerdem sind je zwei beliebige am nächsten benachbarte Matrizen von zweiten leitfähigen Kontakten 326 (z. B. eine erste Matrix von zweiten leitfähigen Kontakten 326.1 und eine zweite Matrix von zweiten leitfähigen Kontakten 326.2), die zueinander in der ersten Richtung D1 ausgerichtet sind und jeweils über zwei benachbarten integrierten Schaltkreiskomponenten (z. B. den integrierten Schaltkreiskomponenten 432.1 und 432.3) angeordnet sind, durch einen zweiten Abstand DS2 voneinander getrennt, wobei der zweite Abstand DS2 größer als eine zweite Abmessung DM2 des aktiven Bereichs 100A in der ersten Richtung D1 ist. Je zwei beliebige am nächsten benachbarte Matrizen von dritten leitfähigen Kontakten 328 (z. B. eine erste Matrix von dritten leitfähigen Kontakten 328.1 und eine zweite Matrix von dritten leitfähigen Kontakten 328.2), die zueinander in der zweiten Richtung D2 ausgerichtet sind und jeweils über zwei benachbarten integrierten Schaltkreiskomponenten (z. B. den integrierten Schaltkreiskomponenten 432.1 und 432.2) angeordnet sind, sind durch den ersten Abstand DS1 voneinander getrennt, wobei der erste Abstand DS1 größer als die erste Abmessung DM1 des aktiven Bereichs 100A in der zweiten Richtung D2 ist. Außerdem sind je zwei beliebige am nächsten benachbarte Matrizen von vierten leitfähigen Kontakten 330 (z. B. eine erste Matrix von vierten leitfähigen Kontakten 330.1 und eine zweite Matrix von vierten leitfähigen Kontakten 330.2), die zueinander in der ersten Richtung D1 ausgerichtet sind und jeweils über zwei benachbarten integrierten Schaltkreiskomponenten (z. B. den integrierten Schaltkreiskomponenten 432.1 und 432.3) angeordnet sind, durch den zweiten Abstand DS2 voneinander getrennt, wobei der zweite Abstand DS2 größer als die zweite Abmessung DM2 des aktiven Bereichs 100A in der ersten Richtung D1 ist.
  • Wie in 4D gezeigt ist, ist die erste integrierte Schaltkreiskomponente 432.1 in der zweiten Richtung D2 am nächsten zu der zweiten integrierten Schaltkreiskomponente 432.2 benachbart. Die erste Matrix von ersten leitfähigen Kontakten 324.1 ist auf dem Peripheriebereich 100B der ersten integrierten Schaltkreiskomponente 432.1 angeordnet, während die zweite Matrix von ersten leitfähigen Kontakten 324.2 auf dem Peripheriebereich 100B der zweiten integrierten Schaltkreiskomponente 432.2 angeordnet ist. Die erste und die zweite Matrix von ersten leitfähigen Kontakten 324.1 und 324.2 verlaufen entlang der ersten Richtung D1 und sind in der zweiten Richtung D2 im Wesentlichen zueinander ausgerichtet. Außerdem sind die erste und die zweite Matrix von ersten leitfähigen Kontakten 324.1 und 324.2 durch den ersten Abstand DS1 in der zweiten Richtung D2 voneinander getrennt. Ebenso ist die erste Matrix von dritten leitfähigen Kontakten 328.1 auf dem Peripheriebereich 100B der ersten integrierten Schaltkreiskomponente 432.1 angeordnet, während die zweite Matrix von dritten leitfähigen Kontakten 328.2 auf dem Peripheriebereich 100B der zweiten integrierten Schaltkreiskomponente 432.2 angeordnet ist. Die erste und die zweite Matrix von dritten leitfähigen Kontakten 328.1 und 328.2 verlaufen entlang der ersten Richtung D1 und sind in der zweiten Richtung D2 im Wesentlichen zueinander ausgerichtet. Außerdem sind die erste und die zweite Matrix von dritten leitfähigen Kontakten 328.1 und 328.2 durch den ersten Abstand DS1 in der zweiten Richtung D2 voneinander getrennt. Darüber hinaus sind die erste und die zweite Matrix von ersten leitfähigen Kontakten 324.1 und 324.2 in der zweiten Richtung D2 nicht zu der ersten und der zweiten Matrix von dritten leitfähigen Kontakten 328.1 und 328.2 ausgerichtet.
  • Wie in 4D gezeigt ist, ist die erste integrierte Schaltkreiskomponente 432.1 in der ersten Richtung D1 am nächsten zu der dritten integrierten Schaltkreiskomponente 432.3 benachbart. Die erste Matrix von zweiten leitfähigen Kontakten 326.1 ist auf dem Peripheriebereich 100B der ersten integrierten Schaltkreiskomponente 432.1 angeordnet, während die zweite Matrix von zweiten leitfähigen Kontakten 326.2 auf dem Peripheriebereich 100B der dritten integrierten Schaltkreiskomponente 432.3 angeordnet ist. Die erste und die zweite Matrix von zweiten leitfähigen Kontakten 326.1 und 326.2 verlaufen entlang der zweiten Richtung D2 und sind in der ersten Richtung D1 im Wesentlichen zueinander ausgerichtet. Außerdem sind die erste und die zweite Matrix von zweiten leitfähigen Kontakten 326.1 und 326.2 durch den zweiten Abstand DS2 in der ersten Richtung D1 voneinander getrennt. Ebenso ist die erste Matrix von vierten leitfähigen Kontakten 330.1 auf dem Peripheriebereich 100B der ersten integrierten Schaltkreiskomponente 432.1 angeordnet, während die zweite Matrix von vierten leitfähigen Kontakten 330.2 auf dem Peripheriebereich 100B der dritten integrierten Schaltkreiskomponente 432.3 angeordnet ist. Die erste und die zweite Matrix von vierten leitfähigen Kontakten 330.1 und 330.2 verlaufen entlang der zweiten Richtung D2 und sind in der ersten Richtung D1 im Wesentlichen zueinander ausgerichtet. Außerdem sind die erste und die zweite Matrix von vierten leitfähigen Kontakten 330.1 und 330.2 durch den zweiten Abstand DS2 in der ersten Richtung D1 voneinander getrennt. Darüber hinaus sind die erste und die zweite Matrix von zweiten leitfähigen Kontakten 326.1 und 326.2 in der ersten Richtung D1 nicht zu der ersten und der zweiten Matrix von vierten leitfähigen Kontakten 330.1 und 330.2 ausgerichtet.
  • Bei einigen Ausführungsformen sind die erste Matrix von ersten leitfähigen Kontakten 324.1 und die zweite Matrix von ersten leitfähigen Kontakten 324.2 in der zweiten Richtung D2 im Wesentlichen zueinander ausgerichtet, und keine andere Matrix von leitfähigen Kontakten ist zwischen der ersten und der zweiten Matrix von ersten leitfähigen Kontakten 324.1 und 324.2 angeordnet. Bei einigen Ausführungsformen sind die erste Matrix von zweiten leitfähigen Kontakten 326.1 und die zweite Matrix von zweiten leitfähigen Kontakten 326.2 in der ersten Richtung D1 im Wesentlichen zueinander ausgerichtet, und keine andere Matrix von leitfähigen Kontakten ist zwischen der ersten und der zweiten Matrix von zweiten leitfähigen Kontakten 326.1 und 326.2 angeordnet. Bei einigen Ausführungsformen sind die erste Matrix von dritten leitfähigen Kontakten 328.1 und die zweite Matrix von dritten leitfähigen Kontakten 328.2 in der zweiten Richtung D2 im Wesentlichen zueinander ausgerichtet, und keine andere Matrix von leitfähigen Kontakten ist zwischen der ersten und der zweiten Matrix von dritten leitfähigen Kontakten 328.1 und 328.2 angeordnet. Ebenso sind die erste Matrix von vierten leitfähigen Kontakten 330.1 und die zweite Matrix von vierten leitfähigen Kontakten 330.2 in der ersten Richtung D1 im Wesentlichen zueinander ausgerichtet, und keine andere Matrix von leitfähigen Kontakten ist zwischen der ersten und der zweiten Matrix von vierten leitfähigen Kontakten 330.1 und 330.2 angeordnet.
  • Bei einigen alternativen Ausführungsformen weist jede der Umverteilungsstrukturen 322.1 bis 322.r außerdem eine Dummy-Struktur (z. B. die Dummy-Metallstruktur, die in 4A gezeigt ist) auf, die in die dielektrische Schicht eingebettet ist, wobei die Dummy-Struktur elektrisch floatend ist und zwischen den Matrizen von ersten leitfähigen Kontakten 324, 326, 328 und/oder 330 angeordnet ist. Die Dummy-Struktur ist von den Matrizen von ersten leitfähigen Kontakten 324, 326, 328 und/oder 330 beabstandet, um sicherzustellen, dass keine Luft zwischen der Dummy-Struktur und den Matrizen von ersten leitfähigen Kontakten 324, 326, 328 und/oder 330 eingefangen wird. Zum Beispiel wird die Dummy-Struktur in die dielektrische Schicht der Umverteilungsstrukturen 322.1 bis 322.r eingebettet, und sie wird über den aktiven Bereichen 100A und/oder den Peripheriebereichen 100B der integrierten Schaltkreiskomponenten 432.1 bis 432.r angeordnet. Es ist zu beachten, dass der Metallanteil der Umverteilungsstrukturen 322.1 bis 322.r das Prozessfenster und die Ausbeuten des CMP-Prozesses für die Herstellung der Matrizen von ersten leitfähigen Kontakten 324, 326, 328 und/oder 330 wegen des Aufladungseffekts beeinträchtigen kann, wenn der Metallanteil der Umverteilungsstrukturen 322.1 bis 322.r niedrig ist. Somit kann die Dummy-Struktur das Prozessfenster und die Ausbeuten des CMP-Prozesses für die Herstellung der Matrizen von ersten leitfähigen Kontakten 324, 326, 328 und 330 verbessern.
  • Wie in 4E gezeigt ist, weist der Halbleiterwafer 440 Umverteilungsstrukturen 332.1 bis 332.r auf, wobei die Umverteilungsstrukturen 332.1 bis 332.r jeweils mit der Umverteilungsschicht 332 identisch sind, die vorstehend unter Bezugnahme auf 3F beschrieben worden ist. Bei der beispielhaften Ausführungsform, die in 4E gezeigt ist, sind die Matrix von ersten leitfähigen Kontakten 324, die Matrix von zweiten leitfähigen Kontakten 326, die Matrix von dritten leitfähigen Kontakten 328 und die Matrix von vierten leitfähigen Kontakten 330 durch einen Abstand a von dem aktiven Bereich 100A getrennt oder beabstandet. Der Abstand a beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, zum Beispiel etwa 65 µm. Ebenso sind die Matrix von ersten leitfähigen Kontakten 324, die Matrix von zweiten leitfähigen Kontakten 326, die Matrix von dritten leitfähigen Kontakten 328 und die Matrix von vierten leitfähigen Kontakten 330 durch einen Abstand b von Peripherien oder Rändern der entsprechenden Umverteilungsstrukturen 332.1 bis 332.r getrennt oder beabstandet. Der Abstand b beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm. Die Anordnung der Matrix von ersten leitfähigen Kontakten 324, der Matrix von zweiten leitfähigen Kontakten 326, der Matrix von dritten leitfähigen Kontakten 328 und der Matrix von vierten leitfähigen Kontakten 330 in dem Halbleiterwafer 440 ist außer den Positionen der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von dritten leitfähigen Kontakten 328 der Anordnung in dem Halbleiterwafer 430 ähnlich.
  • Bei einer beispielhaften Ausführungsform weist der Halbleiterwafer 440 horizontale Zeilen von Ritzgräben 404.1 bis 404.y und/oder vertikale Spalten von Ritzgräben 406.1 bis 406.x auf, wie vorstehend unter Bezugnahme auf 4A dargelegt worden ist. Bei der beispielhaften Ausführungsform, die in 4E gezeigt ist, ist höchstens ein leitfähiger Kontakt der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von dritten leitfähigen Kontakten 328, die einer der Umverteilungsstrukturen 332.1 bis 332.r entsprechen, zu den horizontalen Zeilen von Ritzgräben 404.1 bis 404.y an einer Position in dem Halbleiterwafer 440 benachbart, und höchstens ein leitfähiger Kontakt der Matrix von zweiten leitfähigen Kontakten 326 und der Matrix von vierten leitfähigen Kontakten 330, die einer der Umverteilungsstrukturen 332.1 bis 332.r entsprechen, ist zu den vertikalen Spalten von Ritzgräben 406.1 bis 406.x an einer Position in dem Halbleiterwafer 440 benachbart. Wie in 4E gezeigt ist, verläuft zum Beispiel die Matrix von dritten leitfähigen Kontakten 328, die der Umverteilungsstruktur 332.1 der integrierten Schaltkreiskomponente 442.1 entspricht, entlang einem ersten Teil der horizontalen Zeile des Ritzgrabens 404.1 zwischen der integrierten Schaltkreiskomponente 442.1 und der integrierten Schaltkreiskomponente 442.2, und die Matrix von ersten leitfähigen Kontakten 324, die der Umverteilungsstruktur 332.2 der integrierten Schaltkreiskomponente 442.2 entspricht, verläuft entlang einem zweiten Teil der horizontalen Zeile des Ritzgrabens 404.1 zwischen der integrierten Schaltkreiskomponente 442.1 und der integrierten Schaltkreiskomponente 442.2. Als ein weiteres Beispiel, das in 4E gezeigt ist, verläuft die Matrix von zweiten leitfähigen Kontakten 326, die der Umverteilungsstruktur 332.1 der integrierten Schaltkreiskomponente 442.1 entspricht, entlang einem ersten Teil der vertikalen Spalte des Ritzgrabens 406.1 zwischen der integrierten Schaltkreiskomponente 442.1 und der integrierten Schaltkreiskomponente 442.3, und die Matrix von vierten leitfähigen Kontakten 330, die der Umverteilungsstruktur 332.3 der integrierten Schaltkreiskomponente 442.3 entspricht, verläuft entlang einem zweiten Teil der vertikalen Spalte des Ritzgrabens 406.1 zwischen der integrierten Schaltkreiskomponente 442.1 und der integrierten Schaltkreiskomponente 442.3. Diese Konfiguration und Anordnung der Umverteilungsstrukturen 332.1 bis 332.r erleichtern das Verdrängen von Luft während des Bondens des Halbleiterwafers 440 und anderer Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente während des Bondens dieser Umverteilungsschichten.
  • Wie in 4F gezeigt ist, weist der Halbleiterwafer 450 Umverteilungsstrukturen 334.1 bis 334.r auf, wobei die Umverteilungsstrukturen 334.1 bis 334.r jeweils mit der Umverteilungsschicht 334 identisch sind, die vorstehend unter Bezugnahme auf 3G beschrieben worden ist. Bei der beispielhaften Ausführungsform, die in 4F gezeigt ist, sind die Matrix von zweiten leitfähigen Kontakten 326 und die Matrix von vierten leitfähigen Kontakten 330 durch einen Abstand a von dem aktiven Bereich 100A in dem Halbleiterstapel getrennt oder beabstandet. Der Abstand a beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, zum Beispiel etwa 65 µm. Ebenso sind die Matrix von zweiten leitfähigen Kontakten 326 und die Matrix von vierten leitfähigen Kontakten 330 durch einen Abstand b von Peripherien oder Rändern ihrer entsprechenden Umverteilungsstrukturen 334.1 bis 334.r getrennt oder beabstandet. Der Abstand b beträgt zum Beispiel etwa 60 um bis etwa 70 µm, z. B. etwa 65 µm. Die Anordnung der Matrix von zweiten leitfähigen Kontakten 326 und der Matrix von vierten leitfähigen Kontakten 330 in dem Halbleiterwafer 450 ist die Gleiche wie in dem Halbleiterwafer 430, und daher entfallen die detaillierten Beschreibungen der Matrix von zweiten leitfähigen Kontakten 326 und der Matrix von vierten leitfähigen Kontakten 330 in dem Halbleiterwafer 450.
  • Bei einer beispielhaften Ausführungsform weist der Halbleiterwafer 450 die horizontalen Zeilen von Ritzgräben 404.1 bis 404.y und/oder die vertikalen Spalten von Ritzgräben 406.1 bis 406.x auf, wie vorstehend unter Bezugnahme auf 4A dargelegt worden ist. Bei der beispielhaften Ausführungsform, die in 4F gezeigt ist, ist höchstens ein leitfähiger Kontakt der Matrix von zweiten leitfähigen Kontakten 326 und der Matrix von vierten leitfähigen Kontakten 330, die einer der Umverteilungsstrukturen 334.1 bis 334.r entsprechen, zu den vertikalen Spalten von Ritzgräben 406.1 bis 406.x an einer Position in dem Halbleiterwafer 450 benachbart. Wie in 4F gezeigt ist, verläuft die Matrix von zweiten leitfähigen Kontakten 326, die der Umverteilungsstruktur 334.1 der integrierten Schaltkreiskomponente 452.1 entspricht, entlang einem ersten Teil der vertikalen Spalte des Ritzgrabens 406.1 zwischen der integrierten Schaltkreiskomponente 452.1 und der integrierten Schaltkreiskomponente 452.2, und die Matrix von vierten leitfähigen Kontakten 330, die der Umverteilungsstruktur 334.3 der integrierten Schaltkreiskomponente 452.2 entspricht, verläuft entlang einem zweiten Teil der vertikalen Spalte des Ritzgrabens 406.1 zwischen der integrierten Schaltkreiskomponente 452.1 und der integrierten Schaltkreiskomponente 452.2. Diese Konfiguration und Anordnung der Umverteilungsstrukturen 334.1 bis 334.r erleichtern die Verdrängung von Luft während des Bondens des Halbleiterwafers 450 und anderer Umverteilungsschichten anderer elektrischer, mechanischer und/oder elektromechanischer Bauelemente während des Bondens dieser Umverteilungsschichten.
  • Wie in 4G gezeigt ist, weist der Halbleiterwafer 460 Umverteilungsstrukturen 336.1 bis 336.r auf. Bei der beispielhaften Ausführungsform, die in 4G gezeigt ist, sind die Matrix von ersten leitfähigen Kontakten 324 und die Matrix von zweiten leitfähigen Kontakten 326 durch einen Abstand a von dem aktiven Bereich 100A in dem Halbleiterstapel getrennt oder beabstandet. Der Abstand a beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, zum Beispiel etwa 65 µm. Ebenso sind die Matrix von ersten leitfähigen Kontakten 324 und die Matrix von zweiten leitfähigen Kontakten 326 durch einen Abstand b von Peripherien oder Rändern der entsprechenden Umverteilungsstrukturen 336.1 bis 336.r getrennt oder beabstandet. Der Abstand b beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm. Die Anordnung der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von zweiten leitfähigen Kontakten 326 in dem Halbleiterwafer 460 ist die Gleiche wie in dem Halbleiterwafer 430, und daher entfallen die detaillierten Beschreibungen der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von zweiten leitfähigen Kontakten 326 in dem Halbleiterwafer 460.
  • Wie in 4H gezeigt ist, weist der Halbleiterwafer 470 Umverteilungsstrukturen 338.1 bis 338.r auf. Bei der beispielhaften Ausführungsform, die in 4H gezeigt ist, sind die Matrix von ersten leitfähigen Kontakten 324 und die Matrix von dritten leitfähigen Kontakten 328 durch einen Abstand a von dem aktiven Bereich 100A in dem Halbleiterstapel getrennt oder beabstandet. Der Abstand a beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, zum Beispiel etwa 65 µm. Ebenso sind die Matrix von ersten leitfähigen Kontakten 324 und die Matrix von dritten leitfähigen Kontakten 328 durch einen Abstand b von Peripherien oder Rändern ihrer entsprechenden Umverteilungsstrukturen 338.1 bis 338.r getrennt oder beabstandet. Der Abstand b beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm. Die Anordnung der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von dritten leitfähigen Kontakten 328 in dem Halbleiterwafer 470 ist die Gleiche wie in dem Halbleiterwafer 430, und daher entfallen die detaillierten Beschreibungen der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von dritten leitfähigen Kontakten 328 in dem Halbleiterwafer 470.
  • Wie in 4I gezeigt ist, weist der Halbleiterwafer 480 Umverteilungsstrukturen 340.1 bis 340.r auf. Bei der beispielhaften Ausführungsform, die in 4I gezeigt ist, sind die Matrix von ersten leitfähigen Kontakten 324 und die Matrix von vierten leitfähigen Kontakten 330 durch einen Abstand a von dem aktiven Bereich 100A in dem Halbleiterstapel getrennt oder beabstandet. Der Abstand a beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, zum Beispiel etwa 65 µm. Ebenso sind die Matrix von ersten leitfähigen Kontakten 324 und die Matrix von vierten leitfähigen Kontakten 330 durch einen Abstand b von Peripherien oder Rändern ihrer entsprechenden Umverteilungsstrukturen 340.1 bis 340.r getrennt oder beabstandet. Der Abstand b beträgt zum Beispiel etwa 60 µm bis etwa 70 µm, z. B. etwa 65 µm. Die Anordnung der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von vierten leitfähigen Kontakten 330 in dem Halbleiterwafer 480 ist die Gleiche wie in dem Halbleiterwafer 430, und daher entfallen die detaillierten Beschreibungen der Matrix von ersten leitfähigen Kontakten 324 und der Matrix von vierten leitfähigen Kontakten 330 in dem Halbleiterwafer 480.
  • Außerdem kann die vorgenannte Dummy-Struktur (z. B. die in 4A gezeigte Dummy-Metallstruktur) bei den Ausführungsformen verwendet werden, die in den 4E bis 4J gezeigt sind.
  • Beispielhafte Herstellung der beispielhaften Halbleiterwafer
  • 5 zeigt ein Ablaufdiagramm von beispielhaften Schritten zur Herstellung der beispielhaften Halbleiterwafer mit den beispielhaften integrierten Schaltkreiskomponenten, gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung. Die Erfindung ist nicht auf diese Beschreibung von Schritten beschränkt. Fachleuten auf dem betreffenden Gebiet dürfte klar sein, dass andere Prozessabläufe innerhalb des Grundgedankens und Schutzumfangs der vorliegenden Erfindung liegen. Nachstehend wird ein beispielhafter Prozessablauf 500 zum Herstellen eines Halbleiterwafers beschrieben, wie zum Beispiel des Halbleiterwafers 200.
  • Im Schritt 502 wird bei dem beispielhaften Prozessablauf 500 ein erster Halbleiterwafer hergestellt. Bei dem beispielhaften Prozessablauf 500 werden mit einer ersten festgelegten Folge von fotografischen und/oder chemischen Bearbeitungsschritten mehrere integrierte Schaltkreiskomponenten, wie zum Beispiel die integrierten Schaltkreiskomponenten 100.1 bis 100.n, auf einem Halbleitersubstrat, wie zum Beispiel dem Halbleitersubstrat 202, hergestellt, um den ersten Halbleiterwafer herzustellen. Die erste festgelegte Folge von fotografischen und/oder chemischen Bearbeitungsschritten kann Abscheidung, Entfernung, Strukturierung und Modifikation umfassen. Die Abscheidung ist ein Prozess, der zum Aufwachsen, Auftragen oder anderweitigen Übertragen eines Materials auf das Halbleitersubstrat verwendet wird und zum Beispiel physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD), elektrochemische Abscheidung (ECD) und/oder Molekularstrahlepitaxie (MBE) umfassen kann. Die Entfernung ist ein Prozess, der zum Entfernen von Material von dem Halbleitersubstrat verwendet wird und zum Beispiel Nassätzung, Trockenätzung und/oder chemisch-mechanische Planarisierung (CMP) umfassen kann. Die Strukturierung, die häufig als Lithografie bezeichnet wird, ist ein Prozess zum Formen oder Ändern des Materials des Halbleitersubstrats, um verschiedene geometrische Formen der analogen und/oder digitalen Schaltungen für das elektronische Bauelement zu erzeugen. Die Modifikation von elektrischen Eigenschaften ist ein Prozess zum Ändern von physikalischen, elektrischen und/oder chemischen Eigenschaften des Materials des Halbleitersubstrats, normalerweise durch Ionenimplantation.
  • Im Schritt 504 wird bei dem beispielhaften Prozessablauf 500 ein zweiter Halbleiterwafer hergestellt. Bei dem beispielhaften Prozessablauf 500 werden mit einer zweiten festgelegten Folge von fotografischen und/oder chemischen Bearbeitungsschritten mehrere integrierte Schaltkreiskomponenten, wie zum Beispiel die integrierten Schaltkreiskomponenten 100.1 bis 100.n, auf einem Halbleitersubstrat, wie zum Beispiel dem Halbleitersubstrat 202, hergestellt, um den zweiten Halbleiterwafer herzustellen. Die zweite festgelegte Folge von fotografischen und/oder chemischen Bearbeitungsschritten kann die Abscheidung, die Entfernung, die Strukturierung und die Modifikation umfassen, die vorstehend im Schritt 502 beschrieben worden sind.
  • Im Schritt 506 werden bei dem beispielhaften Prozessablauf 500 der erste Halbleiterwafer aus dem Schritt 502 und der zweite Halbleiterwafer aus dem Schritt 504 gereinigt. Bei dem beispielhaften Prozessablauf 500 werden Fremdstoffe aus einer ersten Umverteilungsschicht des ersten Halbleiterwafers aus dem Schritt 502 und aus einer zweiten Umverteilungsschicht des zweiten Halbleiterwafers aus dem Schritt 504 entfernt. Bei dem beispielhaften Prozessablauf 500 können eine Trockenreinigung, wie zum Beispiel Plasmabehandlungen, eine Ultraviolettreinigung und/oder eine Ozonreinigung, und/oder ein nasschemisches Reinigungsverfahren zum Entfernen der Fremdstoffe verwendet werden.
  • Im Schritt 508 werden bei dem beispielhaften Prozessablauf 500 der erste Halbleiterwafer aus dem Schritt 502 und der zweite Halbleiterwafer aus dem Schritt 504 justiert. Bei dem beispielhaften Prozessablauf 500 werden die erste Umverteilungsschicht des ersten Halbleiterwafers aus dem Schritt 502 und die zweite Umverteilungsschicht des zweiten Halbleiterwafers aus dem Schritt 504 zum Bonden justiert. Bei dem beispielhaften Prozessablauf 500 ist die erste Umverteilungsschicht des ersten Halbleiterwafers aus dem Schritt 502 ein Spiegelbild, oder im Wesentlichen ein Spiegelbild, der zweiten Umverteilungsschicht des zweiten Halbleiterwafers aus dem Schritt 504, um das Bonden zu ermöglichen.
  • Im Schritt 510 werden bei dem beispielhaften Prozessablauf 500 der erste Halbleiterwafer aus dem Schritt 502 und der zweite Halbleiterwafer aus dem Schritt 504 gebondet. Bei dem beispielhaften Prozessablauf 500 werden die folgenden Verfahren zum Bonden des ersten Halbleiterwafers aus dem Schritt 502 und des zweiten Halbleiterwafers aus dem Schritt 504 verwendet: Hybridbonden, Direktbonden, oberflächenaktiviertes Bonden, Plasma-aktiviertes Bonden, anodisches Bonden, eutektisches Bonden, Thermokompressionsbonden, reaktives Bonden, kurzzeitiges Flüssigphasen-Diffusionsbonden und/oder ein anderes bekanntes Bondverfahren, das Fachleuten auf dem betreffenden Gebiet bekannt ist, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Im Schritt 512 wird nach dem Durchführen des Bondprozesses (d. h., des Schritts 510) bei dem beispielhaften Prozessablauf 500 ein Vereinzelungsprozess an dem gebondeten ersten und zweiten Halbleiterwafer (d. h., der gebondeten Struktur 210, die in 2C gezeigt ist) durchgeführt, um vereinzelte Halbleiter-Bauelemente herzustellen.
  • Schlussbemerkung
  • In der vorstehenden Detaillierten Beschreibung wird ein integrierter Schaltkreis offenbart. Der integrierte Schaltkreis weist elektronische Schaltungen und eine Umverteilungsschicht auf. Die elektronischen Schaltungen sind in einem Halbleiterstapel mit leitfähigen Schichten angeordnet, die fingerförmig mit einer nicht-leitfähigen Schicht ineinander greifen, die auf einem Halbleitersubstrat angeordnet ist. Die Umverteilungsschicht ist in einer der leitfähigen Schichten des Halbleiterstapels angeordnet und weist eine Matrix von ersten leitfähigen Kontakten auf, die entlang einer ersten Richtung der Umverteilungsschicht verlaufen. Der integrierte Schaltkreis wird von integrierten Schaltkreiskomponenten, die auf dem Halbleitersubstrat angeordnet sind, entlang Ritzgräben getrennt. Ein zweiter integrierter Schaltkreis mit zweiten elektronischen Schaltungen wird so auf dem Halbleitersubstrat angeordnet, dass er zu dem integrierten Schaltkreis entlang einem ersten Ritzgraben benachbart ist, wobei der zweite integrierte Schaltkreis eine Matrix von zweiten leitfähigen Kontakten aufweist, die entlang der ersten Richtung verlaufen. Höchstens ein leitfähiger Kontakt der Matrix von ersten leitfähigen Kontakten und der Matrix von zweiten leitfähigen Kontakten ist zwischen den elektronischen Schaltungen und den zweiten elektronischen Schaltungen entlang dem ersten Ritzgraben angeordnet.
  • In der vorstehenden Detaillierten Beschreibung wird außerdem ein Halbleiterwafer offenbart. Der Halbleiterwafer weist ein Halbleitersubstrat und integrierte Schaltkreiskomponenten auf. Die integrierten Schaltkreiskomponenten sind auf dem Halbleitersubstrat angeordnet und weisen Umverteilungsschichten mit einer Matrix von ersten leitfähigen Kontakten und einer Matrix von zweiten leitfähigen Kontakten auf. Die Matrix von ersten leitfähigen Kontakten verläuft in einer ersten Richtung entlang ersten Seiten ihrer entsprechenden integrierten Schaltkreiskomponenten. Die Matrix von zweiten leitfähigen Kontakten verläuft in einer zweiten Richtung entlang zweiten Seiten ihrer entsprechenden integrierten Schaltkreiskomponenten.
  • In der vorstehenden Detaillierten Beschreibung wird weiterhin ein Verfahren zum Herstellen eines integrierten Schaltkreises offenbart. Das Verfahren weist die folgenden Schritte auf: Herstellen eines ersten Halbleiterwafers, wobei der erste Halbleiterwafer erste integrierte Schaltkreiskomponenten aufweist, die in einem ersten Halbleiterstapel hergestellt sind, in dem erste leitfähige Schichten fingerförmig mit ersten nicht-leitfähigen Schichten ineinander greifen, die auf einem Halbleitersubstrat angeordnet sind; Herstellen eines zweiten Halbleiterwafers, wobei der zweite Halbleiterwafer zweite integrierte Schaltkreiskomponenten und zweite Umverteilungsschichten aufweist, die auf dem Halbleitersubstrat angeordnet sind; und Bonden der ersten Umverteilungsschichten und der zweiten Umverteilungsschichten, um den integrierten Schaltkreis herzustellen. Die ersten integrierten Schaltkreiskomponenten weisen erste Umverteilungsschichten auf, die in den ersten leitfähigen Schichten des Halbleiterstapels angeordnet sind, wobei jede Umverteilungsschicht der ersten Umverteilungsschichten eine entsprechende Matrix von ersten leitfähigen Kontakten der Matrizen von ersten leitfähigen Kontakten und eine entsprechende Matrix von zweiten leitfähigen Kontakten der Matrizen von zweiten leitfähigen Kontakten aufweist. Die Matrizen von ersten leitfähigen Kontakten verlaufen in einer ersten Richtung entlang ersten Seiten ihrer entsprechenden Schaltkreiskomponenten. Die Matrizen von zweiten leitfähigen Kontakten verlaufen in einer zweiten Richtung entlang zweiten Seiten ihrer entsprechenden Schaltkreiskomponenten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 15/965116 [0001]
    • US 62/592701 [0001]

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: Bereitstellen einer ersten Halbleiterstruktur mit ersten integrierten Schaltkreiskomponenten, wobei die ersten integrierten Schaltkreiskomponenten jeweils einen aktiven Bereich und einen Peripheriebereich aufweisen, der den aktiven Bereich umschließt; Herstellen einer ersten Umverteilungsschicht über der ersten Halbleiter-Struktur, wobei die erste Umverteilungsschicht eine dielektrische Schicht und Matrizen von ersten leitfähigen Kontakten aufweist, die in die dielektrische Schicht eingebettet sind, wobei die Matrizen von ersten leitfähigen Kontakten jeweils auf einem ersten Bereich des Peripheriebereichs angeordnet sind und entlang einer ersten Richtung verlaufen, wobei je zwei beliebige am nächsten benachbarte Matrizen von ersten leitfähigen Kontakten, die zueinander in einer zweiten Richtung ausgerichtet sind und jeweils auf zwei benachbarten ersten integrierten Schaltkreiskomponenten angeordnet sind, mit einem ersten Abstand voneinander beabstandet sind, wobei der erste Abstand größer als eine erste Abmessung des aktiven Bereichs in der zweiten Richtung ist, wobei die zweite Richtung im Wesentlichen senkrecht zu der ersten Richtung ist; Bereitstellen einer zweiten Halbleiterstruktur; Herstellen einer zweiten Umverteilungsschicht über der zweiten Halbleiterstruktur; und Durchführen eines Bondprozesses zum Bonden der ersten und der zweiten Umverteilungsschicht, um eine gebondete Struktur herzustellen.
  2. Verfahren nach Anspruch 1, wobei die erste Umverteilungsschicht weiterhin Matrizen von zweiten leitfähigen Kontakten aufweist, die in die dielektrische Schicht eingebettet sind, wobei die Matrizen von zweiten leitfähigen Kontakten jeweils auf einem zweiten Bereich des Peripheriebereichs angeordnet sind und entlang der zweiten Richtung verlaufen, wobei je zwei beliebige am nächsten benachbarte Matrizen von zweiten leitfähigen Kontakten, die zueinander in der ersten Richtung ausgerichtet sind und jeweils auf unterschiedlichen ersten integrierten Schaltkreiskomponenten angeordnet sind, mit einem zweiten Abstand voneinander beabstandet sind, wobei der zweite Abstand größer als eine zweite Abmessung des aktiven Bereichs in der ersten Richtung ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei die erste Umverteilungsschicht weiterhin Matrizen von dritten leitfähigen Kontakten aufweist, die in die dielektrische Schicht eingebettet sind, wobei die Matrizen von dritten leitfähigen Kontakten jeweils auf einem dritten Bereich des Peripheriebereichs angeordnet sind und entlang der ersten Richtung verlaufen, wobei je zwei beliebige am nächsten benachbarte Matrizen von dritten leitfähigen Kontakten, die zueinander in der zweiten Richtung ausgerichtet sind und jeweils auf unterschiedlichen ersten integrierten Schaltkreiskomponenten angeordnet sind, mit einem dritten Abstand voneinander beabstandet sind, wobei der dritte Abstand größer als die erste Abmessung ist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Umverteilungsschicht weiterhin Matrizen von vierten leitfähigen Kontakten aufweist, die in die dielektrische Schicht eingebettet sind, wobei die Matrizen von vierten leitfähigen Kontakten jeweils auf einem vierten Bereich des Peripheriebereichs angeordnet sind und entlang der zweiten Richtung verlaufen, wobei je zwei beliebige am nächsten benachbarte Matrizen von vierten leitfähigen Kontakten, die zueinander in der ersten Richtung ausgerichtet sind und jeweils auf unterschiedlichen ersten integrierten Schaltkreiskomponenten angeordnet sind, mit einem vierten Abstand voneinander beabstandet sind, wobei der vierte Abstand größer als die zweite Abmessung des aktiven Bereichs in der ersten Richtung ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: nach dem Durchführen des Bondprozesses Durchführen eines Vereinzelungsprozesses an der gebondeten Struktur, um vereinzelte Halbleitervorrichtungen herzustellen.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei während des Bondprozesses eine Bondwelle für die erste und die zweite Halbleiterstruktur verwendet wird, um Luft zwischen der ersten und der zweiten Umverteilungsschicht zu verdrängen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Durchführen des Bondprozesses eine Bondgrenzfläche zwischen der ersten Umverteilungsschicht und der zweiten Umverteilungsschicht in der gebondeten Struktur frei von Hohlräumen ist.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung mit den folgenden Schritten: Bereitstellen einer ersten Halbleiterstruktur mit einer ersten integrierten Schaltkreiskomponente und einer zweiten integrierten Schaltkreiskomponente, wobei die erste und die zweite integrierte Schaltkreiskomponente jeweils einen aktiven Bereich und einen Peripheriebereich aufweisen, der den aktiven Bereich umschließt; Herstellen einer ersten Umverteilungsschicht über der ersten Halbleiter-Struktur, wobei die erste Umverteilungsschicht eine dielektrische Schicht, eine erste Matrix von ersten leitfähigen Kontakten, die in die dielektrische Schicht eingebettet sind, und eine zweite Matrix von ersten leitfähigen Kontakten, die in die dielektrische Schicht eingebettet sind, aufweist, wobei die erste Matrix von ersten leitfähigen Kontakten auf dem Peripheriebereich der ersten integrierten Schaltkreiskomponente angeordnet ist, die zweite Matrix von ersten leitfähigen Kontakten auf dem Peripheriebereich der zweiten integrierten Schaltkreiskomponente angeordnet ist, die erste und die zweite Matrix von ersten leitfähigen Kontakten entlang einer ersten Richtung verlaufen, die erste integrierte Schaltkreiskomponente zu der zweiten integrierten Schaltkreiskomponente in einer zweiten Richtung, die im Wesentlichen senkrecht zu der ersten Richtung ist, am nächsten benachbart ist, wobei die erste und die zweite Matrix von ersten leitfähigen Kontakten, die zueinander in der zweiten Richtung ausgerichtet sind, mit einem ersten Abstand in der zweiten Richtung voneinander beabstandet sind, wobei der erste Abstand größer als eine erste Abmessung des aktiven Bereichs in der zweiten Richtung ist; Bereitstellen einer zweiten Halbleiterstruktur; Herstellen einer zweiten Umverteilungsschicht über der zweiten Halbleiterstruktur; und Durchführen eines Bondprozesses zum Bonden der ersten und der zweiten Umverteilungsschicht, um eine gebondete Struktur herzustellen.
  9. Verfahren nach Anspruch 8, wobei die erste Umverteilungsschicht weiterhin Folgendes aufweist: eine erste Matrix von zweiten leitfähigen Kontakten, die in die dielektrische Schicht eingebettet sind; und eine zweite Matrix von zweiten leitfähigen Kontakten, die in die dielektrische Schicht eingebettet sind, wobei die erste Matrix von zweiten leitfähigen Kontakten auf dem Peripheriebereich der ersten integrierten Schaltkreiskomponente angeordnet ist, die zweite Matrix von zweiten leitfähigen Kontakten auf dem Peripheriebereich der zweiten integrierten Schaltkreiskomponente angeordnet ist, die erste und die zweite Matrix von zweiten leitfähigen Kontakten entlang der zweiten Richtung verlaufen und die erste und die zweite Matrix von zweiten leitfähigen Kontakten, die zueinander in der ersten Richtung ausgerichtet sind, voneinander mit einem zweiten Abstand beabstandet sind, wobei der zweite Abstand größer als eine zweite Abmessung des aktiven Bereichs in der ersten Richtung ist.
  10. Verfahren nach Anspruch 8, wobei die erste Umverteilungsschicht weiterhin Folgendes aufweist: eine erste Matrix von dritten leitfähigen Kontakten, die in die dielektrische Schicht eingebettet sind; und eine zweite Matrix von dritten leitfähigen Kontakten, die in die dielektrische Schicht eingebettet sind, wobei die erste Matrix von dritten leitfähigen Kontakten auf dem Peripheriebereich der ersten integrierten Schaltkreiskomponente angeordnet ist, die zweite Matrix von dritten leitfähigen Kontakten auf dem Peripheriebereich der zweiten integrierten Schaltkreiskomponente angeordnet ist, die erste und die zweite Matrix von dritten leitfähigen Kontakten entlang der ersten Richtung verlaufen und die erste und die zweite Matrix von dritten leitfähigen Kontakten, die zueinander in der zweiten Richtung ausgerichtet sind, voneinander mit einem dritten Abstand beabstandet sind, wobei der dritte Abstand größer als die erste Abmessung ist.
  11. Verfahren nach Anspruch 8, wobei die erste Umverteilungsschicht weiterhin Folgendes aufweist: eine erste Matrix von vierten leitfähigen Kontakten, die in die dielektrische Schicht eingebettet sind; und eine zweite Matrix von vierten leitfähigen Kontakten, die in die dielektrische Schicht eingebettet sind, wobei die erste Matrix von vierten leitfähigen Kontakten auf dem Peripheriebereich der ersten integrierten Schaltkreiskomponente angeordnet ist, die zweite Matrix von vierten leitfähigen Kontakten auf dem Peripheriebereich der zweiten integrierten Schaltkreiskomponente angeordnet ist, die erste und die zweite Matrix von vierten leitfähigen Kontakten entlang der zweiten Richtung verlaufen und die erste und die zweite Matrix von vierten leitfähigen Kontakten, die zueinander in der ersten Richtung ausgerichtet sind, voneinander mit einem vierten Abstand beabstandet sind, wobei der vierte Abstand größer als eine zweite Abmessung des aktiven Bereichs in der ersten Richtung ist.
  12. Verfahren nach einem der Ansprüche 8 bis 11, das weiterhin Folgendes umfasst: nach dem Durchführen des Bondprozesses Durchführen eines Vereinzelungsprozesses an der gebondeten Struktur, um vereinzelte Halbleitervorrichtungen herzustellen.
  13. Verfahren nach einem der Ansprüche 8 bis 12, wobei während des Bondprozesses eine Bondwelle für die erste und die zweite Halbleiterstruktur verwendet wird, um Luft zwischen der ersten und der zweiten Umverteilungsschicht zu verdrängen.
  14. Verfahren nach einem der Ansprüche 8 bis 13, wobei nach dem Durchführen des Bondprozesses eine Bondgrenzfläche zwischen der ersten Umverteilungsschicht und der zweiten Umverteilungsschicht in der gebondeten Struktur frei von Hohlräumen ist.
  15. Halbleitervorrichtung mit: einer ersten Halbleiterstruktur mit ersten integrierten Schaltkreiskomponenten, wobei die ersten integrierten Schaltkreiskomponenten jeweils einen aktiven Bereich und einen Peripheriebereich aufweisen, der den aktiven Bereich umschließt; einer ersten Umverteilungsschicht, die über der ersten Halbleiter-Struktur angeordnet ist, wobei die erste Umverteilungsschicht eine dielektrische Schicht und Matrizen von ersten leitfähigen Kontakten aufweist, die in die dielektrische Schicht eingebettet sind, wobei die Matrizen von ersten leitfähigen Kontakten jeweils auf einem ersten Bereich des Peripheriebereichs angeordnet sind und entlang einer ersten Richtung verlaufen, wobei je zwei beliebige am nächsten benachbarte Matrizen von ersten leitfähigen Kontakten, die zueinander in einer zweiten Richtung ausgerichtet sind und jeweils auf zwei benachbarten ersten integrierten Schaltkreiskomponenten angeordnet sind, mit einem Abstand voneinander beabstandet sind, wobei der Abstand größer als eine erste Abmessung des aktiven Bereichs in der zweiten Richtung ist, wobei die zweite Richtung im Wesentlichen senkrecht zu der ersten Richtung ist; einer zweiten Halbleiterstruktur; und einer zweiten Umverteilungsschicht, die über der zweiten Halbleiterstruktur angeordnet ist, wobei eine Struktur der Matrizen von ersten leitfähigen Kontakten weitgehend einer Struktur der Matrizen von zweiten leitfähigen Kontakten in der zweiten Umverteilungsschicht gleicht und die erste und die zweite Halbleiterstruktur durch die erste und die zweite Umverteilungsschicht verbunden sind.
  16. Halbleitervorrichtung nach Anspruch 15, wobei die erste Halbleiterstruktur ein erstes Halbleitersubstrat und eine erste Verbindungsstruktur, die auf dem ersten Halbleitersubstrat angeordnet ist, aufweist und die Matrizen von ersten leitfähigen Kontakten elektrisch mit der ersten Verbindungsstruktur verbunden sind.
  17. Halbleitervorrichtung nach Anspruch 15 oder 16, wobei eine Bondgrenzfläche zwischen der ersten Umverteilungsschicht und der zweiten Umverteilungsschicht frei von Hohlräumen ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 15 bis 17, wobei die ersten integrierten Schaltkreiskomponenten in einer Matrix angeordnet sind, die zweite Halbleiterstruktur zweite integrierte Schaltkreiskomponenten, die in einer Matrix angeordnet sind, aufweist und die ersten integrierten Schaltkreiskomponenten jeweils an eine der zweiten integrierten Schaltkreiskomponenten gebondet sind.
  19. Halbleitervorrichtung nach einem der Ansprüche 15 bis 18, wobei die Matrizen von ersten leitfähigen Kontakten jeweils in einer Mehrzahl von Zeilen und einer Mehrzahl von Spalten konfiguriert und angeordnet sind.
  20. Halbleitervorrichtung nach Anspruch 19, wobei ein Anordnungsabstand jeder Matrix von ersten leitfähigen Kontakten etwa 3 µm bis etwa 5 µm beträgt.
DE102018130073.5A 2017-11-30 2018-11-28 Halbleiter-Bauelement und Verfahren zu dessen Herstellung Pending DE102018130073A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762592701P 2017-11-30 2017-11-30
US62/592,701 2017-11-30
US15/965,116 2018-04-27
US15/965,116 US11791299B2 (en) 2017-11-30 2018-04-27 Redistribution layer (RDL) layouts for integrated circuits
US16/201,925 2018-11-27
US16/201,925 US20190109086A1 (en) 2017-07-07 2018-11-27 Semiconductor Device and Method for Fabricating the Same

Publications (1)

Publication Number Publication Date
DE102018130073A1 true DE102018130073A1 (de) 2019-06-06

Family

ID=66548283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018130073.5A Pending DE102018130073A1 (de) 2017-11-30 2018-11-28 Halbleiter-Bauelement und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US20220359370A1 (de)
KR (1) KR102180990B1 (de)
CN (1) CN110021521B (de)
DE (1) DE102018130073A1 (de)
TW (1) TWI714921B (de)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242543B2 (en) * 2009-08-26 2012-08-14 Qualcomm Incorporated Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
KR20130113032A (ko) * 2012-04-05 2013-10-15 에스케이하이닉스 주식회사 반도체 기판, 이를 갖는 반도체 칩 및 적층 반도체 패키지
US9153565B2 (en) * 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US9412725B2 (en) * 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US8710607B2 (en) * 2012-07-12 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US8946784B2 (en) * 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US10014340B2 (en) * 2015-12-28 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked SPAD image sensor
CN114334625A (zh) * 2016-02-16 2022-04-12 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的方法

Also Published As

Publication number Publication date
TWI714921B (zh) 2021-01-01
KR102180990B1 (ko) 2020-11-20
US20220359370A1 (en) 2022-11-10
TW201926566A (zh) 2019-07-01
CN110021521B (zh) 2021-08-03
KR20190064500A (ko) 2019-06-10
CN110021521A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018107927B4 (de) Verbindungsstruktur für Logikschaltkreis
DE102020121641B3 (de) Rückseitendurchkontaktierungen in halbleitervorrichtungen
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102021100240A1 (de) 3d-halbleiterpackage mit speicherarray
DE102016119018A1 (de) Zwischenverbindungsaufbau und -verfahren
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102016100764B4 (de) Halbleiter-bauelementstruktur
DE102019216082B4 (de) Skalierter gate-kontakt und source/drain-kappe sowie verfahren zu dessen herstellung
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102018107941B4 (de) Umverteilungsschicht-Metallstruktur und Verfahren
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102020120522A1 (de) Selbstjustiertes ätzen in halbleitervorrichtungen
DE102017124072A1 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102013106153B4 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102017120565A1 (de) Durchkontaktierungen für zwischenverbindungen auf cobaltbasis und verfahren zu deren herstellung
DE102014019447B4 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen und integrierte Halbleiterschaltungen
DE102017123948A1 (de) Umschlossene epitaxiale struktur und verfahren
DE102020124267A1 (de) Halbleitervorrichtung und Verfahren
DE102020104161A1 (de) Bipolartransistor mit gate über anschlüssen
DE102017127205B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE102018130073A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102020122823B4 (de) Halbleitervorrichtungen mit entkopplungskondensatoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication