DE102016100764B4 - Halbleiter-bauelementstruktur - Google Patents

Halbleiter-bauelementstruktur Download PDF

Info

Publication number
DE102016100764B4
DE102016100764B4 DE102016100764.1A DE102016100764A DE102016100764B4 DE 102016100764 B4 DE102016100764 B4 DE 102016100764B4 DE 102016100764 A DE102016100764 A DE 102016100764A DE 102016100764 B4 DE102016100764 B4 DE 102016100764B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
doped
semiconductor
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016100764.1A
Other languages
English (en)
Other versions
DE102016100764A1 (de
Inventor
Min-Feng KAO
Dun-Nian Yaung
Jen-Cheng Liu
Jeng-Shyan Lin
Hsun-Ying Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016100764A1 publication Critical patent/DE102016100764A1/de
Application granted granted Critical
Publication of DE102016100764B4 publication Critical patent/DE102016100764B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiter-Bauelementstruktur mit:
einem Halbleitersubstrat (110), das eine erste Fläche (111a) und eine zweite Fläche (111c) hat, wobei das Halbleitersubstrat (110) einen aktiven Bereich (114) hat, das Halbleitersubstrat (110) mit ersten Dotanden mit einer Leitfähigkeit eines ersten Typs dotiert ist und der aktive Bereich (114) an die erste Fläche (111a) angrenzt und mit zweiten Dotanden mit einer Leitfähigkeit eines zweiten Typs dotiert ist;
einer dotierten Schicht (113) über der zweiten Fläche (111c), die mit dritten Dotanden mit der Leitfähigkeit des ersten Typs dotiert ist, wobei eine erste Dotierungskonzentration der dritten Dotanden in der dotierten Schicht (113) größer als eine zweite Dotierungskonzentration der ersten Dotanden in dem Halbleitersubstrat (110) ist;
einem leitenden Kontakthügel (196) über der dotierten Schicht (113);
einem Substrat (210), das an die erste Fläche (111a) gebondet ist;
einer ersten Bauelementschicht (L1) unter der ersten Fläche (111a), die mit dem leitenden Kontakthügel (196) elektrisch verbunden ist; und
einer zweiten Bauelementschicht (L2) zwischen der ersten Bauelementschicht (L1) und dem Substrat (210), wobei die zweite Bauelementschicht (L2) mit der ersten Bauelementschicht (L1) elektrisch verbunden ist,
wobei das Halbleitersubstrat (110) über die erste Bauelementschicht (L1) und die zweite Bauelementschicht (L2) an das Substrat (210) gebondet ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die IC-Branche (IC: integrierter Halbleiter-Schaltkreis) hat ein rasches Wachstum erfahren. Technologische Fortschritte bei IC-Materialien und -Entwürfen haben Generationen von ICs hervorgebracht. Jede Generation umfasst kleinere und komplexere Schaltkreise als die vorhergehende Generation. Diese Fortschritte haben jedoch die Komplexität der Bearbeitung und Herstellung von ICs erhöht.
  • Im Laufe der IC-Entwicklung hat die Funktionsdichte (d. h. die Anzahl von miteinander verbundenen Bauelementen je Chipfläche) im Allgemeinen zugenommen, während die geometrische Größe abgenommen hat. Die Dicken der Halbleiter-Bauelementstrukturen (z. B. Chips oder Packages) haben ebenfalls abgenommen.
  • Da die Strukturbreiten weiter abnehmen, wird die Durchführung der Herstellungsprozesse immer schwieriger. Daher ist es eine Herausforderung, zuverlässige Halbleiter-Bauelemente mit immer geringeren Größen herzustellen.
  • Die Patentschrift DE 44 33 330 C2 beschreibt ein Verfahren zur Herstellung einer Halbleiterstruktur mit einer vergrabenen hochleitfähigen Schicht. Eine erste isolierende Schicht wird auf einer ersten Oberfläche eines ersten Halbleitersubstrates ausgebildet oder freigelegt. Eine zweite isolierende Schicht wird auf einer Oberfläche einer Schicht zumindest teilweise aus hochleitfähigem Material ausgebildet, die körperlich von dem ersten Halbleitersubstrate getrennt ist und auf einem zweiten Halbleitersubstrat aufgebracht ist. Die isolierenden Schichten werden verbunden.
  • Die Druckschrift US 2013 / 0 307 103 A1 beschreibt eine Vorrichtung, die einen BSI-Bildsensorchip und eine erste Verbindungsstruktur aufweist. Der BSI-Bildsensorchip umfasst einen Bildsensor, der auf einer Vorderseite eines ersten Halbleitersubstrats angeordnet ist. Die Verbindungsstruktur umfasst mehrere Metallschichten auf der Vorderseite des ersten Halbleitersubstrats. Ein Gerätechip ist mit dem Bildsensorchip verbunden. Der Vorrichtungschip enthält eine aktive Vorrichtung auf einer Vorderseite eines zweiten Halbleitersubstrats und eine zweite Verbindungsstruktur, die mehrere Metallschichten auf der Vorderseite des zweiten Halbleitersubstrats enthält. Ein erster Durchgang durchdringt den BSI-Bildsensorchip, um eine Verbindung mit einem ersten Metallpad in der zweiten Verbindungsstruktur herzustellen. Eine zweite Durchkontaktierung durchdringt eine dielektrische Schicht in der ersten Verbindungsstruktur, um eine Verbindung mit einem zweiten Metallkissen in der ersten Verbindungsstruktur herzustellen, wobei die erste Durchkontaktierung und die zweite Durchkontaktierung elektrisch verbunden sind.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Klarheit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1A bis 1I sind Schnittansichten von verschiedenen Stufen eines Herstellungsprozesses für eine Halbleiter-Bauelementstruktur gemäß einigen Ausführungsformen.
    • Die 1I-1 bis 1I-3 sind Schnittansichten von Abwandlungen der Halbleiter-Bauelementstruktur von 1I gemäß einigen Ausführungsformen.
    • 2 ist eine Schnittansicht einer Halbleiter-Bauelementstruktur gemäß einigen Ausführungsformen.
    • Die 3A bis 3E sind Schnittansichten von verschiedenen Stufen eines Herstellungsprozesses für eine Halbleiter-Bauelementstruktur gemäß einigen Ausführungsformen.
    • Die 3E-1 bis 3E-3 sind Schnittansichten von Abwandlungen der Halbleiter-Bauelementstruktur von 3E gemäß einigen Ausführungsformen.
    • Die 4A bis 4C sind Schnittansichten von verschiedenen Stufen eines Herstellungsprozesses für eine Halbleiter-Bauelementstruktur gemäß einigen Ausführungsformen.
    • Die 4C-1 bis 4C-3 sind Schnittansichten von Abwandlungen der Halbleiter-Bauelementstruktur von 4C gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die 1A bis 1I sind Schnittansichten von verschiedenen Stufen eines Herstellungsprozesses für eine Halbleiter-Bauelementstruktur 100 gemäß einigen Ausführungsformen. Die 11-1 bis 11-3 sind Schnittansichten von Abwandlungen der Halbleiter-Bauelementstruktur 100 gemäß einigen Ausführungsformen.
  • Wie in 1A gezeigt ist, wird ein Halbleitersubstrat 110 bereitgestellt. Das Halbleitersubstrat 110 kann ein Halbleiterwafer (wie etwa ein Siliciumwafer) oder ein Teil eines Halbleiterwafers sein. Bei einigen Ausführungsformen besteht das Halbleitersubstrat 110 aus einem elementaren Halbleitermaterial, das Silicium oder Germanium in einem Einkristall, einem Polykristall oder einer amorphen Struktur umfasst. Bei einigen weiteren Ausführungsformen besteht das Halbleitersubstrat 110 aus einem Verbindungshalbleiter, wie etwa Siliciumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, einem Legierungshalbleiter, wie etwa SiGe oder GaAsP, oder einer Kombination davon.
  • Das Halbleitersubstrat 110 kann auch ein Mehrschichthalbleiter, ein Halbleiter auf Isolator (SOI) (wie etwa Silicium auf Isolator oder Germanium auf Isolator) oder eine Kombination davon sein. Das Halbleitersubstrat 110 wird bei einigen Ausführungsformen mit ersten Dotanden (nicht dargestellt) dotiert. Die ersten Dotanden haben bei einigen Ausführungsformen eine Leitfähigkeit eines ersten Typs. Bei einigen Ausführungsformen ist die Leitfähigkeit des ersten Typs die p-Leitfähigkeit. Die ersten Dotanden umfassen bei einigen Ausführungsformen Elemente der Gruppe IIIA, wie etwa Bor (B) oder Aluminium (Al). Das Halbleitersubstrat 110 ist bei einigen Ausführungsformen ein p-Halbleitersubstrat.
  • Wie in 1A gezeigt ist, wird bei einigen Ausführungsformen eine Isolationsstruktur 120 in dem Halbleitersubstrat 110 hergestellt. Die Isolationsstruktur 120 ist bei einigen Ausführungsformen in das Halbleitersubstrat 110 eingebettet. Bei einigen Ausführungsformen hat die Isolationsstruktur 120 Öffnungen 122, um verschiedene aktive Bereiche in dem Halbleitersubstrat 110 zu definieren. Bei einigen Ausführungsformen ist die Isolationsstruktur 120 so konfiguriert, dass sie benachbarte Bereiche elektrisch voneinander trennt. Bei einigen Ausführungsformen umfasst die Isolationsstruktur 120 ein dielektrisches Material.
  • Das dielektrische Material umfasst bei einigen Ausführungsformen Siliciumoxid, Siliciumnitrid, Siliciumoxidnitrid, Flour-dotiertes Silicatglas (FSG), ein dielektrisches Low-k-Material, ein anderes geeignetes Material oder eine Kombination davon. Die Isolationsstruktur 120 wird bei einigen Ausführungsformen unter Verwendung eines Isolationsverfahrens hergestellt, wie etwa lokale Oxidation von Silicium (LOCOS), flache Grabenisolation (STI) oder dergleichen.
  • Bei einigen Ausführungsformen umfasst die Herstellung der Isolationsstruktur 120 die folgenden Schritte: Strukturieren des Halbleitersubstrats 110 durch Durchführen eines fotolithografischen Prozesses; Ätzen eines Grabens in dem Halbleitersubstrat 110; und Füllen des Grabens mit dem dielektrischen Material. Bei einigen Ausführungsformen hat der gefüllte Graben eine Mehrschichtstruktur, wie etwa Deckschichten aus thermischem Oxid, die mit Siliciumnitrid oder Siliciumoxid gefüllt sind.
  • Wie in 1B gezeigt ist, werden bei einigen Ausführungsformen dotierte Isolationsgebiete 112 und aktive Bereiche 114a und 114b in dem Halbleitersubstrat 110 hergestellt. Die dotierten Isolationsgebiete 112 werden bei einigen Ausführungsformen unter der Isolationsstruktur 120 hergestellt. Die aktiven Bereiche 114a und 114b werden bei einigen Ausführungsformen in und unter den Öffnungen 122 hergestellt.
  • Die aktiven Bereiche 114a und 114b grenzen bei einigen Ausführungsformen an die Fläche 111a des Halbleitersubstrats 110 an. Bei einigen Ausführungsformen umschließt die Isolationsstruktur 120 die aktiven Bereiche 114a und 114b. Das dotierte Isolationsgebiet 112 wird bei einigen Ausführungsformen zwischen den aktiven Bereichen 114a und 114b hergestellt, um den aktiven Bereich 114a von dem aktiven Bereich 114b elektrisch zu trennen. Der aktive Bereich 114a oder 114b wird bei einigen Ausführungsformen zwischen zwei benachbarten dotierten Isolationsgebieten 112 hergestellt.
  • Die dotierten Isolationsgebiete 112 werden bei einigen Ausführungsformen mit Dotanden eines ersten Leitfähigkeitstyps dotiert. Bei einigen Ausführungsformen ist die Leitfähigkeit des ersten Typs die p-Leitfähigkeit. Die Dotanden in den Isolationsgebieten 112 umfassen bei einigen Ausführungsformen Elemente der Gruppe IIIA, wie etwa Bor (B) oder Aluminium (Al). Das Halbleitersubstrat 110 und die dotierten Isolationsgebiete 112 werden bei einigen Ausführungsformen mit Dotanden des gleichen Leitfähigkeitstyps dotiert. Bei einigen Ausführungsformen ist die Dotierungskonzentration der Dotanden in den dotierten Isolationsgebieten 112 größer als die Dotierungskonzentration der ersten Dotanden in dem Halbleitersubstrat 110.
  • Die aktiven Bereiche 114a und 114b werden bei einigen Ausführungsformen mit zweiten Dotanden (nicht dargestellt) dotiert. Bei einigen Ausführungsformen haben die zweiten Dotanden eine Leitfähigkeit eines zweiten Leitfähigkeitstyps. Bei einigen Ausführungsformen ist die Leitfähigkeit des ersten Typs von der Leitfähigkeit des zweiten Typs verschieden. Bei einigen Ausführungsformen ist die Leitfähigkeit des ersten Typs eine p-Leitfähigkeit, und die Leitfähigkeit des zweiten Typs ist eine n-Leitfähigkeit. Die zweiten Dotanden sind bei einigen Ausführungsformen Elemente der Gruppe VA, wie etwa Stickstoff (N) oder Phosphor (P).
  • Wie in 1C gezeigt ist, werden bei einigen Ausführungsformen Bauelemente 130 in und über dem aktiven Bereich 114a bzw. 114b hergestellt. Bei einigen Ausführungsformen sind die Bauelemente 130 Transistoren. Die Bauelemente 130 haben bei einigen Ausführungsformen jeweils eine dielektrische Gate-Schicht 132, ein Gate 134, eine Abstandshalterschicht 136, einen Source-Bereich 138 und einen Drain-Bereich 138.
  • Die dielektrische Gate-Schicht 132 wird bei einigen Ausführungsformen über den aktiven Bereichen 114a und 114b hergestellt. Bei einigen Ausführungsformen umfasst die dielektrische Gate-Schicht 132 ein Material mit einer hohen Dielektrizitätskonstante (High-k-Material). Das High-k-Material umfasst bei einigen Ausführungsformen Hafniumoxid (HfO2), Hafnium-Siliciumoxid (HfSiO), Hafnium-Siliciumoxidnitrid (HfSiON), Hafnium-Tantaloxid (HfTaO), Hafnium-Titanoxid (HfTiO), Hafnium-Zirconiumoxid (HfZrO) oder eine Kombination davon.
  • Bei einigen Ausführungsformen umfasst das High-k-Material Metalloxide, Metallnitride, Metallsilicate, Übergangsmetalloxide, Übergangsmetallnitride, Übergangsmetallsilicate, Oxidnitride von Metallen, Aluminiumoxid, eine Hafniumdioxid-Aluminiumoxid(HfO2-Al2O3)-Legierung, ein anderes geeignetes Material oder eine Kombination davon.
  • Das Gate 134 wird bei einigen Ausführungsformen über der dielektrischen Gate-Schicht 132 hergestellt. Das Gate 134 besteht bei einigen Ausführungsformen aus Polysilicium, einem Metall oder einem anderen geeigneten Material.
  • Wie in 1C gezeigt ist, wird bei einigen Ausführungsformen eine Abstandshalterschicht 136 auf Seitenwänden des Gates 134 und der dielektrischen Gate-Schicht 132 hergestellt. Die Abstandshalterschicht 136 umfasst bei einigen Ausführungsformen ein dielektrisches Material, wie etwa Siliciumnitrid, Siliciumoxidnitrid oder eine Kombination davon.
  • Wie in 1C gezeigt ist, werden bei einigen Ausführungsformen der Source-Bereich 138 und der Drain-Bereich 138 in den aktiven Bereichen 114a und 114b und auf gegenüberliegenden Seiten des Gates 134 hergestellt. Bei einigen Ausführungsformen werden der Source-Bereich 138 und der Drain-Bereich 138 unter Verwendung eines Implantationsprozesses hergestellt.
  • Der Source-Bereich 138 ist bei einigen Ausführungsformen ein stark dotierter Source-Bereich. Der Drain-Bereich 138 ist bei einigen Ausführungsformen ein stark dotierter Drain-Bereich. Bei einigen Ausführungsformen werden der Source-Bereich 138 und der Drain-Bereich 138 nach der Herstellung der Abstandshalterschicht 136 hergestellt.
  • Wie in 1C gezeigt ist, wird bei einigen Ausführungsformen eine dielektrische Schicht 140 auf der Fläche 111a des Halbleitersubstrats 110 hergestellt. Die dielektrische Schicht 140 bedeckt bei einigen Ausführungsformen die Bauelemente 130 und die Isolationsstruktur 120. Bei einigen Ausführungsformen ist die dielektrische Schicht 140 eine Mehrschichtstruktur. Die dielektrische Schicht 140 umfasst bei einigen Ausführungsformen dielektrische Schichten, die aufeinander gestapelt sind (nicht dargestellt).
  • Bei einigen Ausführungsformen besteht die dielektrische Schicht 140 aus einem geeigneten dielektrischen Material, wie etwa hydriertem Siliciumoxidcarbid (SiCO:H), Siliciumoxidnitrid, Siliciumoxid, Borsilicatglas (BSG), Phosphorsilicatglas (PSG), Borophosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), einem Low-k-Material, einem porösen dielektrischen Material oder einer Kombination davon. Die dielektrische Schicht 140 wird bei einigen Ausführungsformen mit einem geeigneten Verfahren hergestellt, wie etwa chemische Aufdampfung (CVD), chemische Aufdampfung mit einem Plasma hoher Dichte (HDPCVD), Aufschleudern, Sputtern oder einer Kombination davon.
  • Wie in 1C gezeigt ist, wird bei einigen Ausführungsformen eine Verdrahtungsschicht 152 in der dielektrischen Schicht 140 hergestellt. Die Verdrahtungsschicht 152 kann aus einem geeigneten leitenden Material bestehen, wie etwa Kupfer, einer Kupferlegierung, Silber, Gold, Aluminium oder einer Kombination davon. Wie in 1C gezeigt ist, werden bei einigen Ausführungsformen leitende Durchkontaktierungsstrukturen 154 in der dielektrischen Schicht 140 hergestellt.
  • Die leitenden Durchkontaktierungsstrukturen 154 verbinden bei einigen Ausführungsformen die Verdrahtungsschicht 152 elektrisch mit den Gates 134. Die leitenden Durchkontaktierungsstrukturen 154 bestehen aus einem geeigneten leitenden Material, wie etwa Kupfer, einer Kupferlegierung, Silber, Gold, Aluminium oder einer Kombination davon.
  • Wie in 1C gezeigt ist, wird bei einigen Ausführungsformen eine Passivierungsschicht 160 über der dielektrischen Schicht 140 hergestellt. Die Passivierungsschicht 160 besteht bei einigen Ausführungsformen aus einem geeigneten dielektrischen Material, wie etwa hydriertem Siliciumoxidcarbid (SiCO:H), Siliciumoxidnitrid, Siliciumoxid, Borsilicatglas (BSG), Phosphorsilicatglas (PSG), Borophosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), einem Low-k-Material, einem porösen dielektrischen Material oder einer Kombination davon. Die Passivierungsschicht 160 wird bei einigen Ausführungsformen mit einem geeigneten Verfahren hergestellt, wie etwa CVD, HDPCVD, Aufschleudern, Sputtern oder einer Kombination davon.
  • Bei einigen Ausführungsformen wird eine Verdrahtungsschicht 170 in die Passivierungsschicht 160 eingebettet. Bei einigen Ausführungsformen wird die Verdrahtungsschicht 170 von der Passivierungsschicht 160 freigelegt. Die Verdrahtungsschicht 170 besteht aus einem geeigneten leitenden Material, wie etwa Kupfer, einer Kupferlegierung, Silber, Gold, Aluminium oder einer Kombination davon.
  • Wie in 1C gezeigt ist, wird bei einigen Ausführungsformen eine leitende Durchkontaktierungsstruktur 180 in der dielektrischen Schicht 140 und der Passivierungsschicht 160 hergestellt. Bei einigen Ausführungsformen verbindet die leitende Durchkontaktierungsstruktur 180 die Verdrahtungsschicht 152 elektrisch mit der Verdrahtungsschicht 170. Die leitende Durchkontaktierungsstruktur 180 besteht aus einem geeigneten leitenden Material, wie etwa Kupfer, einer Kupferlegierung, Silber, Gold, Aluminium oder einer Kombination davon. Bei einigen Ausführungsformen bilden die Bauelemente 130, die dielektrische Schicht 140, die Verdrahtungsschicht 152, die leitenden Durchkontaktierungsstrukturen 154, die Passivierungsschicht 160, die Verdrahtungsschicht 170 und die leitende Durchkontaktierungsstruktur 180 gemeinsam eine Bauelementschicht L1.
  • Wie in 1D gezeigt ist, wird bei einigen Ausführungsformen ein Substrat 210 bereitgestellt. Das Substrat 210 kann ein Halbleiterwafer (wie etwa ein Siliciumwafer) oder ein Teil eines Halbleiterwafers sein. Bei einigen Ausführungsformen besteht das Halbleitersubstrat 210 aus einem elementaren Halbleitermaterial, das Silicium oder Germanium in einem Einkristall, einem Polykristall oder einer amorphen Struktur umfasst.
  • Bei einigen weiteren Ausführungsformen besteht das Halbleitersubstrat 210 aus einem Verbindungshalbleiter, wie etwa Siliciumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, einem Legierungshalbleiter, wie etwa SiGe oder GaAsP, oder einer Kombination davon. Das Halbleitersubstrat 210 kann auch ein Mehrschichthalbleiter, ein Halbleiter auf Isolator (SOI) (wie etwa Silicium auf Isolator oder Germanium auf Isolator) oder eine Kombination davon sein. Das Halbleitersubstrat 210 ist bei einigen Ausführungsformen ein p-Halbleitersubstrat oder ein n-Halbleitersubstrat.
  • Wie in 1D gezeigt ist, wird bei einigen Ausführungsformen eine Isolationsstruktur 220 in dem Halbleitersubstrat 210 hergestellt. Die Isolationsstruktur 220 hat bei einigen Ausführungsformen eine Öffnung 222, um einen aktiven Bereich in dem Halbleitersubstrat 210 zu definieren. Bei einigen Ausführungsformen umfasst die Isolationsstruktur 220 ein dielektrisches Material.
  • Wie in 1D gezeigt ist, werden bei einigen Ausführungsformen dotierte Isolationsgebiete 112 und aktive Bereiche 214 in dem Halbleitersubstrat 210 hergestellt. Die dotierten Isolationsgebiete 212 werden bei einigen Ausführungsformen unter der Isolationsstruktur 120 hergestellt. Die aktiven Bereiche 214 werden bei einigen Ausführungsformen in und unter den Öffnungen 222 hergestellt. Die aktiven Bereiche 214 grenzen bei einigen Ausführungsformen an die Fläche 211a des Halbleitersubstrats 210 an. Bei einigen Ausführungsformen wird der dotierte Bereich 214 zwischen zwei benachbarten dotierten Isolationsgebieten 212 hergestellt. Bei einigen Ausführungsformen umschließen die dotierten Isolationsgebiete 212 die aktiven Bereiche 214.
  • Die dotierten Isolationsgebiete 212 werden bei einigen Ausführungsformen mit Dotanden (nicht dargestellt) eines ersten Leitfähigkeitstyps dotiert. Bei einigen Ausführungsformen ist die Leitfähigkeit des ersten Typs die p-Leitfähigkeit. Die Dotanden in den Isolationsgebieten 212 umfassen bei einigen Ausführungsformen Elemente der Gruppe IIIA, wie etwa Bor (B) oder Aluminium (Al). Das Halbleitersubstrat 210 und die dotierten Isolationsgebiete 212 werden bei einigen Ausführungsformen mit Dotanden des gleichen Leitfähigkeitstyps dotiert.
  • Die aktiven Bereiche 214 werden bei einigen Ausführungsformen mit zweiten Dotanden (nicht dargestellt) dotiert. Bei einigen Ausführungsformen haben die zweiten Dotanden eine Leitfähigkeit eines zweiten Leitfähigkeitstyps. Bei einigen Ausführungsformen ist die Leitfähigkeit des ersten Typs von der Leitfähigkeit des zweiten Typs verschieden. Bei einigen Ausführungsformen ist die Leitfähigkeit des ersten Typs eine p-Leitfähigkeit, und die Leitfähigkeit des zweiten Typs ist eine n-Leitfähigkeit. Die zweiten Dotanden sind bei einigen Ausführungsformen Elemente der Gruppe VA, wie etwa Stickstoff (N) oder Phosphor (P).
  • Wie in 1D gezeigt ist, wird bei einigen Ausführungsformen ein Bauelement 230 in und über dem Halbleitersubstrat 210 in der Öffnung 222 hergestellt. Bei einigen Ausführungsformen ist das Bauelement 230 ein Transistor. Das Bauelement 230 hat bei einigen Ausführungsformen eine dielektrische Gate-Schicht 232, ein Gate 234, eine Abstandshalterschicht 236, einen Source-Bereich 238 und einen Drain-Bereich 238.
  • Die dielektrische Gate-Schicht 232 wird bei einigen Ausführungsformen über dem Halbleitersubstrat 210 in der Öffnung 222 hergestellt. Bei einigen Ausführungsformen umfasst die dielektrische Gate-Schicht 232 ein Material mit einer hohen Dielektrizitätskonstante (High-k-Material). Das High-k-Material umfasst bei einigen Ausführungsformen Hafniumoxid (HfO2), Hafnium-Siliciumoxid (HfSiO), Hafnium-Siliciumoxidnitrid (HfSiON), Hafnium-Tantaloxid (HfTaO), Hafnium-Titanoxid (HfTiO), Hafnium-Zirconiumoxid (HfZrO) oder eine Kombination davon.
  • Bei einigen Ausführungsformen umfasst das High-k-Material Metalloxide, Metallnitride, Metallsilicate, Übergangsmetalloxide, Übergangsmetallnitride, Übergangsmetallsilicate, Oxidnitride von Metallen, Aluminiumoxid, eine Hafniumdioxid-Aluminiumoxid(HfO2-Al2O3)-Legierung, ein anderes geeignetes Material oder eine Kombination davon. Das Gate 234 wird bei einigen Ausführungsformen über der dielektrischen Gate-Schicht 232 hergestellt. Das Gate 234 besteht bei einigen Ausführungsformen aus Polysilicium, einem Metall oder einem anderen geeigneten Material.
  • Wie in 1D gezeigt ist, wird bei einigen Ausführungsformen eine Abstandshalterschicht 236 auf Seitenwänden des Gates 234 und der dielektrischen Gate-Schicht 232 hergestellt. Die Abstandshalterschicht 236 umfasst bei einigen Ausführungsformen ein dielektrisches Material, wie etwa Siliciumnitrid, Siliciumoxidnitrid oder eine Kombination davon.
  • Wie in 1D gezeigt ist, werden bei einigen Ausführungsformen der Source-Bereich 238 und der Drain-Bereich 238 in den aktiven Bereichen 214 hergestellt. Bei einigen Ausführungsformen werden der Source-Bereich 238 und der Drain-Bereich 238 auf gegenüberliegenden Seiten des Gates 234 hergestellt. Bei einigen Ausführungsformen werden der Source-Bereich 238 und der Drain-Bereich 238 unter Verwendung eines Implantationsprozesses hergestellt.
  • Der Source-Bereich 238 ist bei einigen Ausführungsformen ein stark dotierter Source-Bereich. Der Drain-Bereich 238 ist bei einigen Ausführungsformen ein stark dotierter Drain-Bereich. Bei einigen Ausführungsformen werden der Source-Bereich 238 und der Drain-Bereich 238 nach der Herstellung der Abstandshalterschicht 236 hergestellt.
  • Wie in 1D gezeigt ist, wird bei einigen Ausführungsformen eine dielektrische Schicht 240 auf der Oberseite 211a des Halbleitersubstrats 210 hergestellt. Die dielektrische Schicht 240 bedeckt bei einigen Ausführungsformen das Bauelement 230 und die Isolationsstruktur 220. Bei einigen Ausführungsformen ist die dielektrische Schicht 240 eine Mehrschichtstruktur. Die dielektrische Schicht 240 umfasst bei einigen Ausführungsformen dielektrische Schichten, die aufeinander gestapelt sind (nicht dargestellt).
  • Bei einigen Ausführungsformen besteht die dielektrische Schicht 240 aus einem geeigneten dielektrischen Material, wie etwa hydriertem Siliciumoxidcarbid (SiCO:H), Siliciumoxidnitrid, Siliciumoxid, Borsilicatglas (BSG), Phosphorsilicatglas (PSG), Borophosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), einem Low-k-Material, einem porösen dielektrischen Material oder einer Kombination davon. Die dielektrische Schicht 240 wird bei einigen Ausführungsformen mit einem geeigneten Verfahren hergestellt, wie etwa CVD, HDPCVD, Aufschleudern, Sputtern oder einer Kombination davon.
  • Wie in 1D gezeigt ist, werden bei einigen Ausführungsformen Verdrahtungsschichten 252 und 254 in der dielektrischen Schicht 240 hergestellt. Die Verdrahtungsschichten 252 und 254 können aus einem geeigneten leitenden Material bestehen, wie etwa Kupfer, einer Kupferlegierung, Silber, Gold, Aluminium oder einer Kombination davon. Wie in 1D gezeigt ist, werden bei einigen Ausführungsformen leitende Durchkontaktierungsstrukturen 256 und 258 in der dielektrischen Schicht 240 hergestellt.
  • Die leitenden Durchkontaktierungsstrukturen 256 verbinden bei einigen Ausführungsformen die Verdrahtungsschicht 252 elektrisch mit den Gates 234. Die leitenden Durchkontaktierungsstrukturen 258 verbinden bei einigen Ausführungsformen die Verdrahtungsschicht 252 elektrisch mit der Verdrahtungsschicht 254. Die leitenden Durchkontaktierungsstrukturen 256 und 258 bestehen aus einem geeigneten leitenden Material, wie etwa Kupfer, einer Kupferlegierung, Silber, Gold, Aluminium oder einer Kombination davon.
  • Wie in 1D gezeigt ist, wird bei einigen Ausführungsformen eine Passivierungsschicht 260 über der dielektrischen Schicht 240 hergestellt. Die Passivierungsschicht 260 besteht bei einigen Ausführungsformen aus einem geeigneten dielektrischen Material, wie etwa hydriertem Siliciumoxidcarbid (SiCO:H), Siliciumoxidnitrid, Siliciumoxid, Borsilicatglas (BSG), Phosphorsilicatglas (PSG), Borophosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), einem Low-k-Material, einem porösen dielektrischen Material oder einer Kombination davon. Die Passivierungsschicht 260 wird bei einigen Ausführungsformen mit einem geeigneten Verfahren hergestellt, wie etwa CVD, HDPCVD, Aufschleudern, Sputtern oder einer Kombination davon.
  • Bei einigen Ausführungsformen wird eine Verdrahtungsschicht 270 in die Passivierungsschicht 260 eingebettet. Die Verdrahtungsschicht 270 besteht aus einem geeigneten leitenden Material, wie etwa Kupfer, einer Kupferlegierung, Silber, Gold, Aluminium oder einer Kombination davon.
  • Wie in 1D gezeigt ist, wird bei einigen Ausführungsformen eine leitende Durchkontaktierungsstruktur 280 in der dielektrischen Schicht 240 und der Passivierungsschicht 260 hergestellt. Bei einigen Ausführungsformen verbindet die leitende Durchkontaktierungsstruktur 280 die Verdrahtungsschicht 254 elektrisch mit der Verdrahtungsschicht 270.
  • Die leitende Durchkontaktierungsstruktur 280 besteht aus einem geeigneten leitenden Material, wie etwa Kupfer, einer Kupferlegierung, Silber, Gold, Aluminium oder einer Kombination davon. Bei einigen Ausführungsformen bilden das Bauelement 230, die dielektrische Schicht 240, die Verdrahtungsschichten 252 und 254, die leitenden Durchkontaktierungsstrukturen 256 und 258, die Passivierungsschicht 260, die Verdrahtungsschicht 270 und die leitende Durchkontaktierungsstruktur 280 gemeinsam eine Bauelementschicht L2.
  • Wie in 1D gezeigt ist, wird bei einigen Ausführungsformen das Halbleitersubstrat 110 umgedreht, um es über die Bauelementschicht L1 und die Bauelementschicht L2 an das Substrat 210 zu bonden. Die Verdrahtungsschichten 170 und 172 werden bei einigen Ausführungsformen elektrisch miteinander verbunden.
  • Wie in 1E gezeigt ist, wird bei einigen Ausführungsformen ein Teil des Halbleitersubstrats 110 von der Fläche 111b des Halbleitersubstrats 110 her entfernt. Die Fläche 111a liegt bei einigen Ausführungsformen der Fläche 111b gegenüber. Nach dem Entfernungsprozess wird bei einigen Ausführungsformen das Halbleitersubstrat 110 gedünnt. Der Entfernungsprozess umfasst bei einigen Ausführungsformen einen chemisch-mechanischen Polierprozess.
  • Nach dem Entfernungsprozess ist bei einigen Ausführungsformen eine Dicke T1 des Halbleitersubstrats 110 kleiner als eine Dicke T2 des Substrats 210. Das Verhältnis der Dicke T1 des Halbleitersubstrats 110 zu der Dicke T2 des Substrats 210 liegt bei einigen Ausführungsformen in dem Bereich von etwa 0,01 bis etwa 0,001. Daher hat bei einigen Ausführungsformen eine Stapelstruktur ST, die das Halbleitersubstrat 110 und das Substrat 210 umfasst, eine Dicke, die nahe an der Dicke T2 liegt. Dadurch wird bei einigen Ausführungsformen in dem Entfernungsprozess die Dicke der Stapelstruktur ST auf eine geeignete Dicke reduziert.
  • Der Entfernungsprozess kann bei einigen Ausführungsformen Defekte D in einem oberen Teil des Halbleitersubstrats 110, der an die Fläche 111b angrenzt, verursachen. Zu den Defekten D gehören bei einigen Ausführungsformen physikalische Defekte (z. B. Kratzdefekte), elektrische Defekte (z. B. nichtpaarige Bindungen der Elemente, die das Halbleitersubstrat 110 bilden) oder dergleichen. Die Defekte D können Träger (z. B. Elektronen) anlagern und zu einem Leckstrom in dem Halbleitersubstrat 110 führen.
  • Wie in 1F gezeigt ist, wird bei einigen Ausführungsformen ein Implantationsprozess durchgeführt, um dritte Dotanden in den oberen Teil des Halbleitersubstrats 110 zu implantieren. Bei einigen Ausführungsformen haben die dritten Dotanden den gleichen Leitfähigkeitstyp wie die ersten Dotanden in dem Halbleitersubstrat 110, um die Träger (z. B. Elektronen) zu neutralisieren, die durch die Defekte D angelagert werden.
  • Daher haben bei einigen Ausführungsformen die dritten Dotanden die Leitfähigkeit des ersten Typs. Bei einigen Ausführungsformen ist die Leitfähigkeit des ersten Typs die p-Leitfähigkeit. Die dritten Dotanden umfassen bei einigen Ausführungsformen Elemente der Gruppe IIIA, wie etwa Bor (B) oder Aluminium (Al). Bei einigen Ausführungsformen bestehen die ersten Dotanden und die dritten Dotanden aus dem gleichen Material. Bei einigen Ausführungsformen ist die Dotierungskonzentration der dritten Dotanden in dem oberen Teil des Halbleitersubstrats 110 größer als die Dotierungskonzentration der ersten Dotanden in dem Halbleitersubstrat 110.
  • Nach dem Implantationsprozess wird bei einigen Ausführungsformen ein Glühprozess an dem oberen Teil des Halbleitersubstrats 110 durchgeführt. Bei einigen Ausführungsformen führt der Glühprozess dazu, dass der obere Teil des Halbleitersubstrats 110 schmilzt und rekristallisiert. Durch den Glühprozess werden bei einigen Ausführungsformen die dritten Dotanden aktiviert und die Defekte D in dem oberen Teil repariert. Die dritten Dotanden können sich mit den nichtpaarigen Bindungen der Elemente verbinden, die das Halbleitersubstrat 110 bilden.
  • Somit können mit dem Implantationsprozess und dem Glühprozess die Defekte D repariert werden, um den Leckstrom in dem Halbleitersubstrat 110 zu verringern. Dadurch wird die Ausbeute des Halbleitersubstrats 110 bei einigen Ausführungsformen verbessert.
  • Bei einigen Ausführungsformen wird der obere Teil des Halbleitersubstrats 110 geschmolzen und rekristallisiert, um eine dotierte Schicht 113 herzustellen. Bei einigen Ausführungsformen ist eine erste Dotierungskonzentration der dritten Dotanden in der dotierten Schicht 113 größer als eine zweite Dotierungskonzentration der ersten Dotanden in dem Halbleitersubstrat 110.
  • Das Verhältnis der ersten Dotierungskonzentration der dritten Dotanden zu der zweiten Dotierungskonzentration der ersten Dotanden liegt bei einigen Ausführungsformen in dem Bereich von etwa 10 bis etwa 106. Bei einigen Ausführungsformen bedeckt die dotierte Schicht 113 die aktiven Bereiche 114a und 114b und/oder die dotierten Isolationsgebiete 112.
  • Bei einigen Ausführungsformen wird die dotierte Schicht 113 auf der Fläche 111c des Halbleitersubstrats 110 hergestellt. Die Fläche 111c liegt bei einigen Ausführungsformen der Fläche 111a gegenüber. Die dotierte Schicht 113 bedeckt bei einigen Ausführungsformen die gesamte Fläche 111c. Die dotierte Schicht 113 ist bei einigen Ausführungsformen eine zusammenhängende Schicht. Die dotierte Schicht 113 bedeckt bei einigen Ausführungsformen einen Teil der Fläche 111c.
  • Wie in 1G gezeigt ist, werden bei einigen Ausführungsformen Teile der dotierten Schicht 113, des Halbleitersubstrats 110 und der Isolationsstruktur 120 entfernt. Nach dem Entfernungsprozess werden bei einigen Ausführungsformen Durchgangslöcher H1 und H2 hergestellt. Die Durchgangslöcher H1 und H2 verlaufen bei einigen Ausführungsformen jeweils durch die dotierte Schicht 113, das Halbleitersubstrat 110 und die Isolationsstruktur 120 und legen einen Teil der dielektrischen Schicht 140 frei. Der Entfernungsprozess umfasst bei einigen Ausführungsformen einen fotolithografischen Prozess und einen Ätzprozess.
  • Wie in 1G gezeigt ist, wird bei einigen Ausführungsformen eine Isolierschicht 191 auf der dotierten Schicht 113 sowie den Seitenwänden S und den Unterseiten B der Durchgangslöcher H1 und H2 hergestellt. Die Isolierschicht 191 besteht bei einigen Ausführungsformen aus einem geeigneten Isoliermaterial, wie etwa hydriertem Siliciumoxidcarbid (SiCO:H), Siliciumoxidnitrid, Siliciumoxid, Borsilicatglas (BSG), Phosphorsilicatglas (PSG), Borophosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), einem Low-k-Material, einem porösen dielektrischen Material oder einer Kombination davon. Die Isolierschicht 191 wird durch chemische Aufdampfung oder ein anderes geeignetes Verfahren hergestellt.
  • Wie in 1H gezeigt ist, werden bei einigen Ausführungsformen Teile der Isolierschicht 191, der dielektrischen Schichten 140 und 240 und der Passivierungsschichten 160 und 260 entfernt. Nach dem Entfernungsprozess werden bei einigen Ausführungsformen Aussparungen R1 und R2 hergestellt. Bei einigen Ausführungsformen verläuft die Aussparung R1 durch die Isolierschicht 191 und dringt in die dielektrische Schicht 140 ein, um einen Teil der Verdrahtungsschicht 152 freizulegen.
  • Bei einigen Ausführungsformen verläuft die Aussparung R2 durch die Isolierschicht 191, die dielektrische Schicht 140 und die Passivierungsschichten 160 und 260 und dringt in die dielektrische Schicht 240 ein, um Teile der Verdrahtungsschichten 152 und 254 freizulegen. Der Entfernungsprozess umfasst bei einigen Ausführungsformen einen fotolithografischen Prozess und einen Ätzprozess.
  • Anschließend wird bei einigen Ausführungsformen eine leitende Schicht (nicht dargestellt) über der Isolierschicht 191 sowie in den Aussparungen R1 und R2 und den Durchgangslöchern H1 und H2 hergestellt. Danach werden bei einigen Ausführungsformen Teile der Isolierschicht 191 und der leitenden Schicht außerhalb der Aussparungen R1 und R2 und der Durchgangslöcher H1 und H2 entfernt. Der Entfernungsprozess ist bei einigen Ausführungsformen ein chemisch-mechanischer Polierprozess.
  • Bei einigen Ausführungsformen bildet die leitende Schicht, die in der Aussparung R1 und dem Durchgangsloch H1 verbleibt, eine leitende Struktur C2. Bei einigen Ausführungsformen bildet die leitende Schicht, die in der Aussparung R2 und dem Durchgangsloch H2 verbleibt, eine leitende Struktur C1. Die leitenden Strukturen C1 und C2 werden bei einigen Ausführungsformen auch als leitende Stecker bezeichnet.
  • Bei einigen Ausführungsformen verläuft die leitende Struktur C1 durch die dotierte Schicht 113, das Halbleitersubstrat 110, die Isolationsstruktur 120, die dielektrische Schicht 140 und die Passivierungsschichten 160 und 260 und dringt in die dielektrische Schicht 240 ein. Bei einigen Ausführungsformen ist die leitende Struktur C1 mit den Verdrahtungsschichten 152, 252 und 254, den leitenden Durchkontaktierungsstrukturen 154, 258 und 256 und den Gates 134 und 234 elektrisch verbunden.
  • Bei einigen Ausführungsformen verläuft die leitende Struktur C2 durch die dotierte Schicht 113, das Halbleitersubstrat 110 und die Isolationsstruktur 120 und dringt in die dielektrische Schicht 140 ein. Bei einigen Ausführungsformen ist die leitende Struktur C2 elektrisch mit der Verdrahtungsschicht 152 verbunden. Die leitenden Strukturen C1 und C2 sind bei einigen Ausführungsformen durch die Isolierschicht 191 von der dotierten Schicht 113 und dem Halbleitersubstrat 110 elektrisch getrennt.
  • Wie in 1I gezeigt ist, wird bei einigen Ausführungsformen eine Passivierungsschicht 192 über der dotierten Schicht 113, der Isolierschicht 191 und den leitenden Strukturen C1 und C2 hergestellt. Die Passivierungsschicht 192 besteht aus einem geeigneten dielektrischen Material, wie etwa Siliciumoxidnitrid oder Siliciumoxid. Wie in 1I gezeigt ist, wird bei einigen Ausführungsformen eine Umverteilungsschicht 193 in der Passivierungsschicht 192 hergestellt, um sie elektrisch mit den leitenden Strukturen C1 und C2 zu verbinden. Bei einigen Ausführungsformen hat die Passivierungsschicht 192 Öffnungen 192a, die Teile der Umverteilungsschicht 193 freilegen.
  • Wie in 1I gezeigt ist, wird bei einigen Ausführungsformen eine Passivierungsschicht 194 über der Passivierungsschicht 192 und der Umverteilungsschicht 193 hergestellt. Die Passivierungsschicht 194 hat bei einigen Ausführungsformen Öffnungen 194a, die Teile der Umverteilungsschicht 193 freilegen. Die Passivierungsschicht 194 besteht aus einem geeigneten dielektrischen Material, wie etwa Siliciumoxidnitrid oder Siliciumoxid.
  • Wie in 1I gezeigt ist, werden bei einigen Ausführungsformen UBM-Schichten (UBM: underbump metallization; Metallisierung unter dem Kontakthügel) 195 auf den Seitenwänden und den Unterseiten der Öffnungen 194a hergestellt, um elektrisch mit der Umverteilungsschicht 193 verbunden zu werden. Bei einigen Ausführungsformen umfassen die UBM-Schichten 195 Chrom (Cr), Kupfer (Cu), Gold (Au), Titan (Ti), Wolfram (W), ein anderes geeignetes Material oder eine Kombination davon.
  • Wie in 1I gezeigt ist, werden bei einigen Ausführungsformen Kontakthügel 196a und 196b hergestellt, um die Öffnungen 194a in der Passivierungsschicht 194 zu füllen. Bei einigen Ausführungsformen werden die Kontakthügel 196a und 196b jeweils mit der entsprechenden UBM-Schicht 195 und der Umverteilungsschicht 193 elektrisch verbunden. Bei einigen Ausführungsformen befindet sich der leitende Kontakthügel 196a über dem aktiven Bereich 114a.
  • Bei einigen Ausführungsformen befindet sich der leitende Kontakthügel 196b über dem aktiven Bereich 114b. Die leitenden Kontakthügel 196a und 196b bedecken bei einigen Ausführungsformen Teile des aktiven Bereichs 114a bzw. 114b. Die leitenden Kontakthügel 196a und 196b bestehen bei einigen Ausführungsformen aus einem lichtundurchlässigen leitenden Material, wie etwa einer Legierung oder einem Metall. Bei einigen Ausführungsformen sind die leitenden Kontakthügel 196a und 196b Lötkontakthügel. In diesem Schritt wird eine Halbleiter-Bauelementstruktur 100 gemäß einigen Ausführungsformen hergestellt.
  • Bei einigen Ausführungsformen ist eine Dicke T1' des Halbleitersubstrats 110 kleiner als die Dicke T2 des Substrats 210. Das Verhältnis der Dicke T1' des Halbleitersubstrats 110 zu der Dicke T2 des Substrats 210 liegt bei einigen Ausführungsformen in dem Bereich von etwa 0,01 bis etwa 0,001. Eine Dicke T3 der dotierten Schicht 113 ist bei einigen Ausführungsformen kleiner als eine Dicke T4 des dotierten Isolationsgebiets 112.
  • Bei einigen weiteren Ausführungsformen ist die Leitfähigkeit des ersten Typs die n-Leitfähigkeit, und die Leitfähigkeit des zweiten Typs ist die p-Leitfähigkeit. Die ersten Dotanden sind bei einigen Ausführungsformen Elemente der Gruppe VA, wie etwa Stickstoff (N) oder Phosphor (P). Die zweiten Dotanden sind bei einigen Ausführungsformen Elemente der Gruppe IIIA, wie etwa Bor (B) oder Aluminium (Al). Bei einigen Ausführungsformen haben die dritten Dotanden eine n-Leitfähigkeit und umfassen Elemente der Gruppe VA, wie etwa Stickstoff (N) oder Phosphor (P).
  • Bei einigen weiteren Ausführungsformen legt die dotierte Schicht 113 Teile der aktiven Bereiche 114a und 114b und der dotierten Isolationsgebiete 112 frei. Zum Beispiel bedeckt die dotierte Schicht 113 nur die dotierten Isolationsgebiete 112 (wie in 11-1 gezeigt ist), nur die aktiven Bereiche 114a und 114b (wie in 11-2 gezeigt ist) oder nur den aktiven Bereich 114b und die dotierten Isolationsgebiete 112, die an den aktiven Bereich 114b angrenzen (wie in 11-3 gezeigt ist).
  • 2 ist eine Schnittansicht einer Halbleiter-Bauelementstruktur 200 gemäß einigen Ausführungsformen. Wie in 2 gezeigt ist, ist die Halbleiter-Bauelementstruktur 200 der Halbleiter-Bauelementstruktur 100 von 1I ähnlich, mit der Ausnahme, dass die leitenden Strukturen C1 und C2 mit dem stark dotierten Bereich 114a' bzw. 114b' elektrisch verbunden sind. Bei einigen Ausführungsformen werden die stark dotierten Bereiche 114a' und 114b' in dem aktiven Bereich 114a bzw. 114b hergestellt.
  • Die stark dotierten Bereiche 114a' und 114b' werden bei einigen Ausführungsformen mit zweiten Dotanden (nicht dargestellt) dotiert. Bei einigen Ausführungsformen haben die zweiten Dotanden eine Leitfähigkeit des zweiten Typs. Die stark dotierten Bereiche 114a' und 114b' und die aktiven Bereiche 114a und 114b werden bei einigen Ausführungsformen mit Dotanden des gleichen Leitfähigkeitstyps dotiert.
  • Die Dotierungskonzentration der stark dotierten Bereiche 114a' und 114b' ist bei einigen Ausführungsformen größer als die der aktiven Bereiche 114a und 114b. Bei einigen Ausführungsformen können der Leckstrom und das Auftreten eines Kurzschlusses dadurch gemessen werden, dass eine elektrische Spannungsdifferenz zwischen den stark dotierten Bereichen 114a' und 114b' (oder den aktiven Bereichen 114a und 114b) über die leitenden Strukturen C1 und C2 angelegt wird.
  • Die 3A bis 3E sind Schnittansichten von verschiedenen Stufen eines Herstellungsverfahrens für eine Halbleiter-Bauelementstruktur gemäß einigen Ausführungsformen. Die 3E-1 bis 3E-3 sind Schnittansichten von Abwandlungen einer Halbleiter-Bauelementstruktur 300 von 3E gemäß einigen Ausführungsformen.
  • Wie in 3A gezeigt ist, wird nach dem Schritt von 1E bei einigen Ausführungsformen eine Oxidschicht 310 auf der Fläche 111b des Halbleitersubstrats 110 hergestellt. Die Oxidschicht 310 umfasst Siliciumoxid oder ein anderes geeignetes Material. Die Herstellung der Oxidschicht 310 umfasst eine thermische Oxidation oder ein anderes geeignetes Verfahren. Durch die Herstellung der Oxidschicht 310 können die Defekte D repariert werden (wie in 1E gezeigt ist).
  • Wie in 3A gezeigt ist, wird bei einigen Ausführungsformen eine geladene Schicht 320 über der Oxidschicht 310 hergestellt. Die geladene Schicht 320 bedeckt bei einigen Ausführungsformen die aktiven Bereiche 114a und 114b und/oder die dotierten Isolationsgebiete 112. Bei einigen Ausführungsformen bedeckt die geladene Schicht 320 die gesamte Fläche 111b. Bei einigen Ausführungsformen ist die geladene Schicht 320 eine zusammenhängende Schicht. Bei einigen Ausführungsformen bedeckt die geladene Schicht 320 einen Teil der Fläche 111b.
  • Bei einigen Ausführungsformen befindet sich die Oxidschicht 310 zwischen der geladenen Schicht 320 und dem Halbleitersubstrat 110. Bei einigen Ausführungsformen ist die Dicke T5 der Oxidschicht 310 kleiner als die Dicke T6 der geladenen Schicht 320. Bei einigen Ausführungsformen ist die geladene Schicht 320 eine negativ geladene Schicht, wenn die Leitfähigkeit des ersten Typs die p-Leitfähigkeit ist (d. h. die Leitfähigkeit des zweiten Typs ist die n-Leitfähigkeit).
  • Daher bewirkt bei einigen Ausführungsformen die geladene Schicht 320, dass positive Träger (z. B. Elektronenlöcher) in dem Halbleitersubstrat 110 die negativen Träger (z. B. Elektronen), die durch die Defekte D angelagert worden sind, neutralisieren, um einem Stromverlust in dem Halbleitersubstrat 110 zu vermeiden.
  • Die geladene Schicht 320 (oder die negativ geladene Schicht) umfasst bei einigen Ausführungsformen ein High-k-Material. Die geladene Schicht 320 (oder die negativ geladene Schicht) umfasst bei einigen Ausführungsformen HfO2, Al2O3 oder Ta2O5. Die geladene Schicht 320 (oder die negativ geladene Schicht) wird durch chemische Aufdampfung (CVD) oder ein anderes geeignetes Verfahren hergestellt.
  • Ebenso ist die geladene Schicht 320 eine positiv geladene Schicht, wenn die Leitfähigkeit des ersten Typs die n-Leitfähigkeit ist (d. h. die Leitfähigkeit des zweiten Typs ist die p-Leitfähigkeit). Daher bewirkt bei einigen Ausführungsformen die geladene Schicht 320, dass negative Träger (z. B. Elektronen) in dem Halbleitersubstrat 110 positive Träger (z. B. Elektronenlöcher), die durch die Defekte D angelagert worden sind, neutralisieren, um einem Stromverlust in dem Halbleitersubstrat 110 zu vermeiden.
  • Die geladene Schicht 320 (oder die positiv geladene Schicht) umfasst bei einigen Ausführungsformen Siliciumnitrid, Siliciumoxid oder Siliciumcarbid. Die geladene Schicht 320 (oder die positiv geladene Schicht) wird durch Plasma-unterstützte chemische Aufdampfung (PECVD) oder ein anderes geeignetes Verfahren hergestellt.
  • Wie in 3B gezeigt ist, wird bei einigen Ausführungsformen eine geladene Schicht 330 über der geladenen Schicht 320 hergestellt. Die geladene Schicht 320 und die geladene Schicht 330 haben bei einigen Ausführungsformen die gleiche Ladungspolarität, bestehen aber aus unterschiedlichen Materialien. Das heißt, bei einigen Ausführungsformen sind die geladene Schicht 320 und die geladene Schicht 330 beide negativ geladene Schichten oder beide positiv geladene Schichten. Bei einigen Ausführungsformen umfasst die geladene Schicht 320 HfO2, und die geladene Schicht 330 umfasst Al2O3 oder Ta2O5. Die geladenen Schichten 320 und 330 können zusammen mehr positive Ladungen induzieren als die, die nur von der geladenen Schicht 320 induziert werden. Bei einigen Ausführungsformen wird die geladene Schicht 330 nicht hergestellt.
  • Wie in 3C gezeigt ist, wird bei einigen Ausführungsformen eine Passivierungsschicht 340 über der geladenen Schicht 330 hergestellt. Bei einigen Ausführungsformen ist die Passivierungsschicht 340 so konfiguriert, dass sie eine Beschädigung der geladenen Schichten 320 und 330 während der nachfolgenden Prozesse verhindert. Die Passivierungsschicht 340 umfasst ein geeignetes dielektrisches Material, wie etwa Siliciumoxidnitrid oder Siliciumoxid. Die Passivierungsschicht 340 wird unter Verwendung der CVD oder eines anderen geeigneten Verfahrens hergestellt.
  • Wie in 3D gezeigt ist, werden bei einigen Ausführungsformen Schritte ausgeführt, die denen der 1G und 1H ähnlich sind. Die Schritte umfassen außerdem das Entfernen von Teilen der Oxidschicht 310, der geladenen Schichten 320 und 330 und der Passivierungsschicht 340. Die Durchgangslöcher H1 und H2 verlaufen bei einigen Ausführungsformen jeweils durch die Oxidschicht 310, die geladenen Schichten 320 und 330 und die Passivierungsschicht 340, das Halbleitersubstrat 110 und die Isolationsstruktur 120.
  • Die Aussparung R1 verläuft bei einigen Ausführungsformen durch die Isolierschicht 191 und dringt in die dielektrische Schicht 140 ein, um einen Teil der Verdrahtungsschicht 152 freizulegen. Die Aussparung R2 verläuft bei einigen Ausführungsformen durch die Isolierschicht 191, die dielektrische Schicht 140 und die Passivierungsschichten 160 und 260 und dringt in die dielektrische Schicht 240 ein, um einen Teil der Verdrahtungsschichten 152 und 254 freizulegen.
  • Bei einigen Ausführungsformen verläuft die leitende Struktur C1 durch die Oxidschicht 310, die geladenen Schichten 320 und 330 und die Passivierungsschicht 340, das Halbleitersubstrat 110, die Isolationsstruktur 120, die dielektrische Schicht 140, die Passivierungsschichten 160 und 260 und dringt in die dielektrische Schicht 240 ein. Die leitende Struktur C1 ist bei einigen Ausführungsformen mit den Verdrahtungsschichten 152, 252 und 254, den leitenden Durchkontaktierungsstrukturen 154, 258 und 256 und den Gates 134 und 234 elektrisch verbunden.
  • Bei einigen Ausführungsformen verläuft die leitende Struktur C2 durch die Oxidschicht 310, die geladenen Schichten 320 und 330 und die Passivierungsschicht 340, das Halbleitersubstrat 110 und die Isolationsstruktur 120 und dringt in die dielektrische Schicht 140 ein. Die leitende Struktur C2 ist bei einigen Ausführungsformen mit der Verdrahtungsschicht 152 elektrisch verbunden. Bei einigen Ausführungsformen sind die leitenden Strukturen C1 und C2 durch die Isolierschicht 191 elektrisch von dem Halbleitersubstrat 110 getrennt.
  • Wie in 3E gezeigt ist, werden bei einigen Ausführungsformen nach dem Schritt von 1I eine Passivierungsschicht 192, eine Umverteilungsschicht 193, eine Passivierungsschicht 194, UBM-Schichten 195 und leitende Kontakthügel 196a und 196b hergestellt. Die Strukturen und Materialien der Passivierungsschicht 192, der Umverteilungsschicht 193, der Passivierungsschicht 194, der UBM-Schichten 195 und der leitenden Kontakthügel 196a und 196b sind die Gleichen wie die von 1I und werden daher hier nicht wiederholt. Bei einigen Ausführungsformen ist die Dicke T1' des Halbleitersubstrats 110 kleiner als die Dicke T2 des Substrats 210. In diesem Schritt wird eine Halbleiter-Bauelementstruktur 300 gemäß einigen Ausführungsformen hergestellt.
  • Bei einigen weiteren Ausführungsformen legen die Oxidschicht 310 und die geladenen Schichten 320 und 330 Teile der aktiven Bereiche 114a und 114b und der dotierten Isolationsgebiete 112 frei. Zum Beispiel bedecken die Oxidschicht 310 und die geladenen Schichten 320 und 330 nur die dotierten Isolationsgebiete 112 (wie in 3E-1 gezeigt ist), nur die aktiven Bereiche 114a und 114b (wie in 3E-2 gezeigt ist) oder nur den aktiven Bereich 114b und die dotierten Isolationsgebiete 112, die an den aktiven Bereich 114b angrenzen (wie in 3E-3 gezeigt ist).
  • Die 4A bis 4C sind Schnittansichten von verschiedenen Stufen eines Herstellungsprozesses für eine Halbleiter-Bauelementstruktur 400 gemäß einigen Ausführungsformen. Die 4C-1 bis 4C-3 sind Schnittansichten von Abwandlungen der Halbleiter-Bauelementstruktur 400 von 4C gemäß einigen Ausführungsformen.
  • Wie in 4A gezeigt ist, wird bei einigen Ausführungsformen nach dem Schritt von 1E eine Isolierschicht 410 auf der Fläche 111b des Halbleitersubstrats 110 hergestellt. Bei einigen Ausführungsformen umfasst die Isolierschicht 410 ein geeignetes Isoliermaterial, wie etwa Siliciumoxidnitrid, Siliciumoxid, Borsilicatglas (BSG), Phosphorsilicatglas (PSG), Borophosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), ein Low-k-Material, ein poröses dielektrisches Material oder eine Kombination davon.
  • Wie in 4A gezeigt ist, wird bei einigen Ausführungsformen eine leitende Schicht 420 über der Isolierschicht 410 hergestellt. Die leitende Schicht 420 bedeckt bei einigen Ausführungsformen die aktiven Bereiche 114a und 114b und/oder die dotierten Isolationsgebiete 112. Bei einigen Ausführungsformen umfasst die leitende Schicht 420 ein lichtundurchlässiges leitendes Material, wie etwa Kupfer, Aluminium oder Wolfram. Bei einigen Ausführungsformen bedeckt die leitende Schicht 420 die gesamte Fläche 111b. Bei einigen Ausführungsformen bedeckt die leitende Schicht 420 einen Teil der Fläche 111b. Bei einigen Ausführungsformen trennt die Isolierschicht 410 die leitende Schicht 420 elektrisch von dem Halbleitersubstrat 110.
  • Wie in 4B gezeigt ist, werden bei einigen Ausführungsformen Schritte ausgeführt, die denen der 1G und 1H ähnlich sind. Die Schritte umfassen außerdem das Entfernen von Teilen der Isolierschicht 410 und der leitenden Schicht 420. Die Durchgangslöcher H1 und H2 verlaufen bei einigen Ausführungsformen jeweils durch die Isolierschicht 410, die leitende Schicht 420, das Halbleitersubstrat 110 und die Isolationsstruktur 120.
  • Die Aussparung R1 verläuft bei einigen Ausführungsformen durch die Isolierschicht 191 und dringt in die dielektrische Schicht 140 ein, um einen Teil der Verdrahtungsschicht 152 freizulegen. Die Aussparung R2 verläuft bei einigen Ausführungsformen durch die Isolierschicht 191, die dielektrische Schicht 140 und die Passivierungsschichten 160 und 260 und dringt in die dielektrische Schicht 240 ein, um einen Teil der Verdrahtungsschichten 152 und 254 freizulegen.
  • Bei einigen Ausführungsformen verläuft die leitende Struktur C1 durch die Isolierschicht 410, die leitende Schicht 420, das Halbleitersubstrat 110, die Isolationsstruktur 120, die dielektrische Schicht 140 und die Passivierungsschichten 160 und 260 und dringt in die dielektrische Schicht 240 ein. Die leitende Struktur C1 ist bei einigen Ausführungsformen mit den Verdrahtungsschichten 152, 252 und 254, den leitenden Durchkontaktierungsstrukturen 154, 258 und 256 und den Gates 134 und 234 elektrisch verbunden.
  • Bei einigen Ausführungsformen verläuft die leitende Struktur C2 durch die Isolierschicht 410, die leitende Schicht 420, das Halbleitersubstrat 110 und die Isolationsstruktur 120 und dringt in die dielektrische Schicht 140 ein. Die leitende Struktur C2 ist bei einigen Ausführungsformen mit der Verdrahtungsschicht 152 elektrisch verbunden. Bei einigen Ausführungsformen sind die leitenden Strukturen C1 und C2 durch die Isolierschicht 191 elektrisch von dem Halbleitersubstrat 110 getrennt.
  • Wie in 4C gezeigt ist, werden bei einigen Ausführungsformen nach dem Schritt von 1I eine Passivierungsschicht 192, eine Umverteilungsschicht 193, eine Passivierungsschicht 194, UBM-Schichten 195 und leitende Kontakthügel 196a und 196b hergestellt. Die Strukturen und Materialien der Passivierungsschicht 192, der Umverteilungsschicht 193, der Passivierungsschicht 194, der UBM-Schichten 195 und der leitenden Kontakthügel 196a und 196b sind die Gleichen wie die von 1I und werden daher hier nicht wiederholt. Bei einigen Ausführungsformen ist die Dicke T1' des Halbleitersubstrats 110 kleiner als die Dicke T2 des Substrats 210.
  • Bei einigen weiteren Ausführungsformen wird, wie in 4C gezeigt ist, eine Spannung V an die leitende Schicht 420 angelegt. Wenn die Leitfähigkeit des ersten Typs die p-Leitfähigkeit ist (d. h., wenn das Halbleitersubstrat 110 ein p-Halbleitersubstrat ist), ist bei einigen Ausführungsformen die Spannung V negativ, um positive Träger (z. B. Elektronenlöcher) in dem Halbleitersubstrat 110 angrenzend an die Fläche 111b zu induzieren. Die positiven Träger können negative Träger (z. B. Elektronen), die durch die Defekte D angelagert worden sind (wie in 1E gezeigt ist), neutralisieren, um einen Stromverlust in dem Halbleitersubstrat 110 zu vermeiden.
  • In ähnlicher Weise ist bei einigen Ausführungsformen, wenn die Leitfähigkeit des ersten Typs die n-Leitfähigkeit ist (d. h., wenn das Halbleitersubstrat 110 ein n-Halbleitersubstrat ist), die Spannung V positiv, um negative Träger (z. B. Elektronen) in dem Halbleitersubstrat 110 angrenzend an die Fläche 111b zu induzieren. Die negativen Träger können positive Träger (z. B. Elektronenlöcher), die durch die Defekte D angelagert worden sind (wie in 1E gezeigt ist), neutralisieren, um einen Stromverlust in dem Halbleitersubstrat 110 zu vermeiden. In diesem Schritt wird eine Halbleiter-Bauelementstruktur 400 gemäß einigen Ausführungsformen hergestellt.
  • Bei einigen weiteren Ausführungsformen legen die Isolierschicht 410 und die leitende Schicht 420 Teile der aktiven Bereiche 114a und 114b und der dotierten Isolationsgebiete 112 frei. Zum Beispiel bedecken die Isolierschicht 410 und die leitende Schicht 420 nur die dotierten Isolationsgebiete 112 (wie in 4C-1 gezeigt ist), nur die aktiven Bereiche 114a und 114b (wie in 4C-2 gezeigt ist) oder nur den aktiven Bereich 114b und die dotierten Isolationsgebiete 112, die an den aktiven Bereich 114b angrenzen (wie in 4C-3 gezeigt ist).
  • Bei einigen Ausführungsformen werden Halbleiter-Bauelementstrukturen bereitgestellt. Die Halbleiter-Bauelementstrukturen haben eine dotierte Schicht, eine geladene Schicht oder eine leitende Schicht über einem Halbleitersubstrat, um Defekte in dem Halbleitersubstrat zu reparieren. Dadurch wird der Leckstrom in dem Halbleitersubstrat verringert und die Ausbeute der Halbleiter-Bauelementstrukturen wird verbessert.
  • Gemäß einigen Ausführungsformen wird eine Halbleiter-Bauelementstruktur bereitgestellt. Die Halbleiter-Bauelementstruktur weist ein Halbleitersubstrat auf, das eine erste Fläche und eine zweite Fläche hat. Das Halbleitersubstrat hat einen aktiven Bereich. Das Halbleitersubstrat ist mit ersten Dotanden mit einer Leitfähigkeit eines ersten Typs dotiert. Der aktive Bereich grenzt an die erste Fläche an und ist mit zweiten Dotanden mit einer Leitfähigkeit eines zweiten Typs dotiert. Die Halbleiterstruktur weist eine dotierte Schicht auf, die sich auf der zweiten Fläche befindet und mit dritten Dotanden mit der Leitfähigkeit des ersten Typs dotiert ist. Eine erste Dotierungskonzentration der dritten Dotanden in der dotierten Schicht ist größer als eine zweite Dotierungskonzentration der ersten Dotanden in dem Halbleitersubstrat. Die Halbleiter-Bauelementstruktur weist einen leitenden Kontakthügel über der dotierten Schicht auf.
  • Gemäß einigen Ausführungsformen wird eine Halbleiter-Bauelementstruktur bereitgestellt. Die Halbleiter-Bauelementstruktur weist ein Halbleitersubstrat auf, das eine erste Fläche und eine zweite Fläche hat. Das Halbleitersubstrat hat einen aktiven Bereich. Das Halbleitersubstrat ist mit ersten Dotanden mit einer Leitfähigkeit eines ersten Typs dotiert. Der aktive Bereich grenzt an die erste Fläche an und ist mit zweiten Dotanden mit einer Leitfähigkeit eines zweiten Typs dotiert. Die Halbleiterstruktur weist eine erste geladene Schicht auf der zweiten Fläche auf. Wenn die Leitfähigkeit des ersten Typs eine p-Leitfähigkeit ist, ist die erste geladene Schicht eine negativ geladene Schicht. Wenn die Leitfähigkeit des ersten Typs eine n-Leitfähigkeit ist, ist die erste geladene Schicht eine positiv geladene Schicht.
  • Gemäß einigen Ausführungsformen wird eine Halbleiter-Bauelementstruktur bereitgestellt. Die Halbleiter-Bauelementstruktur weist ein Halbleitersubstrat auf, das eine erste Fläche und eine zweite Fläche hat. Das Halbleitersubstrat hat einen aktiven Bereich. Das Halbleitersubstrat ist mit ersten Dotanden mit einer Leitfähigkeit eines ersten Typs dotiert. Der aktive Bereich grenzt an die erste Fläche an und ist mit zweiten Dotanden mit einer Leitfähigkeit eines zweiten Typs dotiert. Die Halbleiter-Bauelementstruktur weist eine Isolierschicht auf der zweiten Fläche auf. Die Halbleiter-Bauelementstruktur weist eine leitende Schicht über der Isolierschicht auf. Die leitende Schicht befindet sich über dem aktiven Bereich.

Claims (19)

  1. Halbleiter-Bauelementstruktur mit: einem Halbleitersubstrat (110), das eine erste Fläche (111a) und eine zweite Fläche (111c) hat, wobei das Halbleitersubstrat (110) einen aktiven Bereich (114) hat, das Halbleitersubstrat (110) mit ersten Dotanden mit einer Leitfähigkeit eines ersten Typs dotiert ist und der aktive Bereich (114) an die erste Fläche (111a) angrenzt und mit zweiten Dotanden mit einer Leitfähigkeit eines zweiten Typs dotiert ist; einer dotierten Schicht (113) über der zweiten Fläche (111c), die mit dritten Dotanden mit der Leitfähigkeit des ersten Typs dotiert ist, wobei eine erste Dotierungskonzentration der dritten Dotanden in der dotierten Schicht (113) größer als eine zweite Dotierungskonzentration der ersten Dotanden in dem Halbleitersubstrat (110) ist; einem leitenden Kontakthügel (196) über der dotierten Schicht (113); einem Substrat (210), das an die erste Fläche (111a) gebondet ist; einer ersten Bauelementschicht (L1) unter der ersten Fläche (111a), die mit dem leitenden Kontakthügel (196) elektrisch verbunden ist; und einer zweiten Bauelementschicht (L2) zwischen der ersten Bauelementschicht (L1) und dem Substrat (210), wobei die zweite Bauelementschicht (L2) mit der ersten Bauelementschicht (L1) elektrisch verbunden ist, wobei das Halbleitersubstrat (110) über die erste Bauelementschicht (L1) und die zweite Bauelementschicht (L2) an das Substrat (210) gebondet ist.
  2. Halbleiter-Bauelementstruktur nach Anspruch 1, wobei sich der leitende Kontakthügel (196) über dem aktiven Bereich (114) befindet.
  3. Halbleiter-Bauelementstruktur nach Anspruch 1 oder 2, wobei eine erste Dicke (T1) des Halbleitersubstrats (110) kleiner als eine zweite Dicke (T2) des Substrats (210) ist.
  4. Halbleiter-Bauelementstruktur nach Anspruch 1, die weiterhin eine leitende Struktur (C1) aufweist, die durch das Halbleitersubstrat (110) und die erste Bauelementschicht (L1) verläuft und mit dem leitenden Kontakthügel (196), der ersten Bauelementschicht (L1) und der zweiten Bauelementschicht (L2) elektrisch verbunden ist.
  5. Halbleiter-Bauelementstruktur nach einem der vorhergehenden Ansprüche, wobei die dotierte Schicht (113) eine zusammenhängende Schicht ist und die gesamte zweite Fläche (111c) bedeckt.
  6. Halbleiter-Bauelementstruktur nach einem der vorhergehenden Ansprüche, die weiterhin Folgendes aufweist: eine Isolationsstruktur (120), die in das Halbleitersubstrat (110) eingebettet ist und den aktiven Bereich (114) umschließt; und ein dotiertes Isolationsgebiet (112) in dem Halbleitersubstrat (110) und unter der Isolationsstruktur (120), wobei das dotierte Isolationsgebiet (112) mit vierten Dotanden mit der Leitfähigkeit des ersten Typs dotiert ist und eine dritte Dotierungskonzentration der vierten Dotanden in dem dotierten Isolationsgebiet (112) größer als die zweite Dotierungskonzentration der ersten Dotanden in dem Halbleitersubstrat (110) ist.
  7. Halbleiter-Bauelementstruktur nach Anspruch 6, wobei eine erste Dicke (T3) der dotierten Schicht (113) kleiner als eine zweite Dicke (T4) des dotierten Isolationsgebiets (112) ist.
  8. Halbleiter-Bauelementstruktur mit: einem Halbleitersubstrat (110), das eine erste Fläche (111a) und eine zweite Fläche (111b) hat, wobei das Halbleitersubstrat (110) einen aktiven Bereich (114) hat, das Halbleitersubstrat (110) mit ersten Dotanden mit einer Leitfähigkeit eines ersten Typs dotiert ist und der aktive Bereich (114) an die erste Fläche (111a) angrenzt und mit zweiten Dotanden mit einer Leitfähigkeit eines zweiten Typs dotiert ist; und einer ersten geladenen Schicht (320) über der zweiten Fläche (111b); einem Substrat (210), das an die erste Fläche (111a) gebondet ist; einer ersten Bauelementschicht (Li) unter der ersten Fläche (111a), die mit einem leitenden Kontakthügel (196) elektrisch verbunden ist; und einer zweiten Bauelementschicht (L2) zwischen der ersten Bauelementschicht (L1) und dem Substrat (210), wobei die zweite Bauelementschicht (L2) mit der ersten Bauelementschicht (L1) elektrisch verbunden ist, wobei das Halbleitersubstrat (110) über die erste Bauelementschicht (L1) und die zweite Bauelementschicht (L2) an das Substrat (210) gebondet ist, die erste geladene Schicht (320) eine negativ geladene Schicht ist, wenn die Leitfähigkeit des ersten Typs eine p-Leitfähigkeit ist, und die erste geladene Schicht (320) eine positiv geladene Schicht ist, wenn die Leitfähigkeit des ersten Typs eine n-Leitfähigkeit ist.
  9. Halbleiter-Bauelementstruktur nach Anspruch 8, wobei die negativ geladene Schicht (320) ein High-k-Material aufweist.
  10. Halbleiter-Bauelementstruktur nach Anspruch 8 oder 9, wobei die negativ geladene Schicht (320) HfO2, Al2O3 oder Ta2O5 aufweist.
  11. Halbleiter-Bauelementstruktur nach einem der Ansprüche 8 bis 10, die weiterhin eine Oxidschicht (310) zwischen der ersten geladenen Schicht (320) und dem Halbleitersubstrat (110) aufweist.
  12. Halbleiter-Bauelementstruktur nach einem der Ansprüche 8 bis 11, die weiterhin eine zweite geladene Schicht (330) über der ersten geladenen Schicht (320) aufweist, wobei die erste geladene Schicht (320) und die zweite geladene Schicht (330) die gleiche Ladungspolarität haben und aus unterschiedlichen Materialien bestehen.
  13. Halbleiter-Bauelementstruktur nach einem der Ansprüche 8 bis 12, wobei die positiv geladene Schicht (320) Siliciumoxid, Siliciumnitrid oder Siliciumcarbid aufweist.
  14. Halbleiter-Bauelementstruktur nach einem der Ansprüche 8 bis 13, wobei die erste geladene Schicht (320) die gesamte zweite Fläche (111b) bedeckt.
  15. Halbleiter-Bauelementstruktur mit: einem Halbleitersubstrat (110), das eine erste Fläche (111a) und eine zweite Fläche (111b) hat, wobei das Halbleitersubstrat (110) einen aktiven Bereich (114) hat, das Halbleitersubstrat (110) mit ersten Dotanden mit einer Leitfähigkeit eines ersten Typs dotiert ist und der aktive Bereich (114) an die erste Fläche (111a) angrenzt und mit zweiten Dotanden mit einer Leitfähigkeit eines zweiten Typs dotiert ist; einer Isolierschicht (410) auf der zweiten Fläche (111b); einer leitenden Schicht (420) über der Isolierschicht (410), wobei sich die leitende Schicht (420) über dem aktiven Bereich (114) befindet; einem Substrat (210), das an die erste Fläche (111a) gebondet ist; einer ersten Bauelementschicht (L1) unter der ersten Fläche (111a), die mit einem leitenden Kontakthügel (196) elektrisch verbunden ist; und einer zweiten Bauelementschicht (L2) zwischen der ersten Bauelementschicht (L1) und dem Substrat (210), wobei die zweite Bauelementschicht (L2) mit der ersten Bauelementschicht (L1) elektrisch verbunden ist, wobei das Halbleitersubstrat (110) über die erste Bauelementschicht (L1) und die zweite Bauelementschicht (L2) an das Substrat (210) gebondet ist, wobei die Halbleiter-Bauelementstruktur eingerichtet ist, dass eine Spannung (V) an die leitende Schicht (420) derart angelegt werden kann, dass - die Spannung (V) negativ ist, wenn die Leitfähigkeit des ersten Typs die p-Leitfähigkeit ist, um positive Träger in dem Halbleitersubstrat (110) angrenzend an die zweite Fläche (111b) zu induzieren; und - die Spannung (V) positiv ist, wenn die Leitfähigkeit des ersten Typs die n-Leitfähigkeit ist, um negative Träger in dem Halbleitersubstrat (110) angrenzend an die zweite Fläche (111b) zu induzieren.
  16. Halbleiter-Bauelementstruktur nach Anspruch 15, wobei die leitende Schicht (420) ein Metallmaterial aufweist.
  17. Halbleiter-Bauelementstruktur nach Anspruch 15 oder 16, wobei die leitende Schicht (420) die gesamte zweite Fläche (111b) bedeckt.
  18. Halbleiter-Bauelementstruktur nach einem der Ansprüche 15 bis 17, wobei eine erste Dicke (T1) des Halbleitersubstrats (110) kleiner als eine zweite Dicke (T2) des Substrats (210) ist.
  19. Halbleiter-Bauelementstruktur nach Anspruch 15 bis 18, wobei die Isolierschicht (410) die leitende Schicht (420) elektrisch von dem Halbleitersubstrat (110) trennt.
DE102016100764.1A 2016-01-12 2016-01-19 Halbleiter-bauelementstruktur Active DE102016100764B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/993,603 US9875989B2 (en) 2016-01-12 2016-01-12 Semiconductor device structure
US14/993,603 2016-01-12

Publications (2)

Publication Number Publication Date
DE102016100764A1 DE102016100764A1 (de) 2017-07-13
DE102016100764B4 true DE102016100764B4 (de) 2021-03-04

Family

ID=59119159

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100764.1A Active DE102016100764B4 (de) 2016-01-12 2016-01-19 Halbleiter-bauelementstruktur

Country Status (4)

Country Link
US (3) US9875989B2 (de)
CN (1) CN106960834B (de)
DE (1) DE102016100764B4 (de)
TW (1) TWI637482B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906320B1 (en) 2012-04-16 2014-12-09 Illumina, Inc. Biosensors for biological or chemical analysis and systems and methods for same
US10276528B2 (en) * 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device and manufacturing method thereof
US10861829B2 (en) 2017-12-26 2020-12-08 Illumina, Inc. Sensor system
KR20210083328A (ko) 2019-02-11 2021-07-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 확산 불가능한 전도성 재료로 제조된 본딩 컨택을 갖는 본딩된 반도체 구조 및 이를 형성하기 위한 방법
KR20210017524A (ko) 2019-08-08 2021-02-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11616002B2 (en) * 2020-05-26 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Through-circuit vias in interconnect structures
TWI778594B (zh) * 2020-05-26 2022-09-21 台灣積體電路製造股份有限公司 積體電路及其製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433330C2 (de) * 1994-09-19 1997-01-30 Fraunhofer Ges Forschung Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur
DE69835183T2 (de) * 1997-06-06 2007-05-31 Hughes Electronics Corp., El Segundo Verwendung eines getarnten Schaltkreises
US20120252208A1 (en) * 2011-03-28 2012-10-04 Jang Woojin Method of forming metal interconnections of semiconductor device
US20130285179A1 (en) * 2012-04-26 2013-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor Device and Method
US20130299931A1 (en) * 2012-05-10 2013-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Structure for BSI Image Sensor
US20130307103A1 (en) * 2012-05-18 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically Integrated Image Sensor Chips and Methods for Forming the Same
US20150115389A1 (en) * 2013-10-25 2015-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices, Methods of Manufacturing Thereof, and Image Sensor Devices
US20150140722A1 (en) * 2012-05-10 2015-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Structure and Method for BSI Image Sensors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655999B2 (en) * 2006-09-15 2010-02-02 Udt Sensors, Inc. High density photodiodes
JP5553693B2 (ja) * 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
US8883544B2 (en) * 2012-05-04 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an image device
US9817928B2 (en) * 2012-08-31 2017-11-14 Synopsys, Inc. Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits
US8890247B2 (en) * 2012-10-15 2014-11-18 International Business Machines Corporation Extremely thin semiconductor-on-insulator with back gate contact
JP6079502B2 (ja) * 2013-08-19 2017-02-15 ソニー株式会社 固体撮像素子および電子機器
JP6292049B2 (ja) * 2013-09-02 2018-03-14 ソニー株式会社 半導体装置およびその製造方法
US20150364430A1 (en) * 2014-06-16 2015-12-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a Dampening Structure to Improve Board Level Reliability
JP6467882B2 (ja) * 2014-11-13 2019-02-13 富士電機株式会社 半導体装置、および、半導体装置の製造方法
JP2016174038A (ja) * 2015-03-16 2016-09-29 株式会社東芝 固体撮像装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433330C2 (de) * 1994-09-19 1997-01-30 Fraunhofer Ges Forschung Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur
DE69835183T2 (de) * 1997-06-06 2007-05-31 Hughes Electronics Corp., El Segundo Verwendung eines getarnten Schaltkreises
US20120252208A1 (en) * 2011-03-28 2012-10-04 Jang Woojin Method of forming metal interconnections of semiconductor device
US20130285179A1 (en) * 2012-04-26 2013-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor Device and Method
US20130299931A1 (en) * 2012-05-10 2013-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Structure for BSI Image Sensor
US20150140722A1 (en) * 2012-05-10 2015-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Backside Structure and Method for BSI Image Sensors
US20130307103A1 (en) * 2012-05-18 2013-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically Integrated Image Sensor Chips and Methods for Forming the Same
US20150115389A1 (en) * 2013-10-25 2015-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices, Methods of Manufacturing Thereof, and Image Sensor Devices

Also Published As

Publication number Publication date
CN106960834B (zh) 2019-07-16
US20180122775A1 (en) 2018-05-03
US9875989B2 (en) 2018-01-23
TW201725696A (zh) 2017-07-16
US10790265B2 (en) 2020-09-29
US20200402954A1 (en) 2020-12-24
US11244925B2 (en) 2022-02-08
DE102016100764A1 (de) 2017-07-13
CN106960834A (zh) 2017-07-18
TWI637482B (zh) 2018-10-01
US20170200697A1 (en) 2017-07-13

Similar Documents

Publication Publication Date Title
DE102016100764B4 (de) Halbleiter-bauelementstruktur
DE102016116094B4 (de) Integrierter Chip und seine Herstellungsmethode
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102020121641B3 (de) Rückseitendurchkontaktierungen in halbleitervorrichtungen
DE102017123445A1 (de) Vergrabene Metallleiterbahn und Verfahren zu deren Herstellung
DE102018122789A1 (de) Rissbeständige tiefe Grabenisolationsstrukturren
DE102013104112A1 (de) Verbindungsstruktur und -verfahren
DE102013103206A1 (de) Durchkontaktierungsstruktur sowie Verfahren
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102017124072B4 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102016100273B4 (de) Halbleitervorrichtungsstruktur
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102013106153B4 (de) Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102020120522A1 (de) Selbstjustiertes ätzen in halbleitervorrichtungen
DE102020124105A1 (de) Rückseitige tiefe grabenisolationsstruktur für einen bildsensor
DE102021119400A1 (de) Rückseitenstruktur für bildsensor
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE102019117352A1 (de) Padstruktur zur verbesserten bondfähigkeit
DE102014019447B4 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen und integrierte Halbleiterschaltungen
DE102019103725A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements mit reduzierter Durchbiegung und besserer Grabenfüllleistung
DE102013104368B4 (de) Vorrichtung, Bauteil und Verfahren für die Ausbildung einer Verbindungsstruktur
DE102020124267A1 (de) Halbleitervorrichtung und Verfahren
DE102020129257B4 (de) Abstandhalter für Halbleitervorrichtungen, die rückseitige Stromschienen aufweisen
DE102021117107A1 (de) Halbleitersensor und verfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final