-
Es
sind Substrate mit SOI Halbleiter-Schichten (silicon an isolator)
bekannt, bei denen eine monokristalline Halbleiter-Schicht über einer
dielektrischen Schicht angeordnet ist. Die dielektrische Schicht
ist üblicherweise
die Deckschicht eines Trägersubstrats.
In solchen Substraten können
CMOS Schaltungen oder auch MEMS Bauelemente (micro electro mechanical
system) realisiert werden.
-
Bekannte
Substrate mit SOI-Schichten sind zum Beispiel Halbleiterwafer, die über einer
Oxidschicht eine relativ dünne
monokristalline Schicht aufweisen. Substrate mit relativ dünnen SOI-Schichten
von beispielsweise ab 10 nm Dicke bieten die Möglichkeit, Strukturierungen
bis zur dielektrischen Schicht zu führen und so beispielsweise
tief reichende STI-Isolationen
(shallow trench isolation) zu erzeugen, mit denen benachbarte Bauelemente
sicher und vollständig
gegeneinander isoliert werden können.
Daher können
auf Substraten mit SOI-Schichten parasitäre Nebeneffekte
wesentlich besser vermieden werden, da sämtliche Bulk-Effekte durch
die vergrabene dielektrische Schicht minimiert bzw. ausgeschaltet
werden können.
Diese Bauelemente können hohe
Arbeitsgeschwindigkeiten bei niedrigem Stromverbrauch aufweisen.
Allgemein ist es mit Substraten mit SOI-Schichten möglich, beliebige „Dünnschichtbauelemente" auf mechanisch stabilen
Trägersubstraten
zu realisieren. MEMS Bauelemente benötigen Substrate mit höheren Schichtdicken.
-
Es
ist bekannt, Halbleiter Bauelemente in SOI Schichten durch Strukturierung
der Oberfläche und
insbesondere durch Herstellung dotierter Gebiete in der Oberfläche zu realisieren.
-
Zur
Herstellung von Substraten mit SOI-Schichten ist beispielsweise
bekannt, zwei Wafer, von denen zumindest einer auf seiner Oberfläche eine
Oxidschicht aufweist, mittels Standardwaferbondverfahren miteinander
zu verbinden. Möglich
ist es auch, die dielektrische Schicht durch Implantation von Sauerstoff
in eine gewünschte
Tiefe von maximal ca. 1 μm
zu erzeugen. Bei wafergebondeten Substraten ist es in der Regel
erforderlich, die Halbleiterschicht, die zur SOI-Schicht werden
soll, nach dem Waferbonden auf die gewünschte Schichtdicke zu dünnen.
-
Ein
Typ von Halbleiter Bauelementen sind Dioden und insbesondere Photodioden,
die eine relativ hohe Schichtdicke für den Halbleiter erfordern,
damit die Raumladungszone innerhalb des Halbleiters ungestört ist.
Es ist bekannt, Photodioden in Arrays anzuordnen, um damit beispielsweise
Bilderkennungen durchzuführen.
Die elektrischen Zuleitungen zur Ansteuerung der Einzeldioden im
Array werden dabei in der Regel auf der Oberfläche des Halbleiters angeordnet.
Weiterhin sind hier zusätzliche
integrierte Halbleiterschaltungen erforderlich, um die vom Photodioden
Array gelieferten Signale zu verarbeiten und gegebenenfalls auszuwerten.
Die Halbleiterschaltungen können
dabei im selben Substrat neben dem Array erzeugt werden und müssen über eine Verschaltung
mit den einzelnen Dioden des Arrays verbunden werden. Ab einer bestimmten
Arraygröße steigt
der Verschaltungsaufwand dabei so stark an, dass er nicht mehr lohnend
durchgeführt
werden kann.
-
Möglich ist
es auch, die integrierten Halbleiterschaltungen auf einem getrennten
Substrat zu realisieren und extern mit dem Photodioden Array zu verbinden.
Auch hier entsteht ein erheblicher Verschaltungsaufwand. Darüber hinaus
wird sowohl bei getrennten Bauelementen als auch bei auf einem Substrat
integrierten Ausführungen
die erreichbare Dichte an Einzeldioden auf der zur Verfügung stehenden
Halbleiteroberfläche
begrenzt. Getrennt Realisierte Bauelemente erfordern außerdem einen
höheren
Aufwand für
das Packaging.
-
In
der
US 6 258 636 B1 ist
ein aktives Photosensorarray angegeben, bei dem die einzelnen Sensorelemente
gegeneinander durch ein Grabenmuster elektrisch isoliert sind. Lichteinfall
erfolgt von der Oberseite; der Substratanschluss weist eine Durchkontaktierung
oder einen leitend gefüllten
Graben auf.
-
Aus
der
US 5 360 987 A war
eine Photodiode bekannt, die in einer Wanne aus isolierendem Material
in einem Trägersubstrat
angeordnet ist. p-Kontakt und n-Kontakt befinden sich auf der Lichteinfallsseite über entsprechend
dotierten Gebieten.
-
Aus
der
WO 2004/008537
A2 war eine Avalanche-Photodiode bekannt, die in einem
aktiven Fenster eines ansonsten mit einer Oxidschicht bedeckten
Halbleitersubstrats mittels dotierter Gebiete ausgebildet ist. Auf
dem Oxid ist eine Ausleseschaltung angeordnet. Die Diode ist in
der Bulk-Schicht und der IC in der Body-Schicht eines SOI-Wafers ausgebildet.
-
Aus
der
DE 103 06 295
A1 war eine Photodiodenanordnung bekannt, bei der eine
Diode in einem Stapel dotierter epitaktischer Schichten realisiert
ist. Tiefere Schichten sind über
Kontaktlöcher
oder leitfähig
gefüllte
Gräben
an Kontakte angeschlossen, die der Lichteinfallsseite gegenüberliegen.
Neben den Photodioden befindet sich in einer dotierten Wanne ein
Auslesetransistor. Darüber
wird ein Trägerwafer mittels
Waferbondens aufgebracht. Die Isolationsschicht eines SOI-Substrates dient
als Ätzstopp
bei der Strukturierung.
-
Aus
der
WO 2004/057675
A1 war eine Photodiodenanordnung bekannt, bei der Halbleiterschichten
mit dazwischen angeordneten Isolationsschichten vorhanden sind.
Je ein Kontaktloch mündet
in einem dotierten Anschlussgebiet, das einen Halbleiterübergang
ausbildet. Auf der Oberfläche sind
Kontaktpads angeordnet, auf denen in Flip-Chip-Anordnung ein IC
aufgebracht ist. Licht fällt von
der gegenüberliegenden
Seite durch die Halbleiterschichten ein.
-
Aufgabe
der Erfindung ist es daher, ein integriertes Halbleiterbauelement
mit zumindest zwei unterschiedlichen Bauele menttypen anzugeben,
welches die genannten Nachteile vermeidet.
-
Diese
Aufgabe wird erfindungsgemäß durch ein
Bauelement mit Halbleiterübergang
mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen
der Erfindung sowie ein Verfahren zur Herstellung des Bauelements
sind weiteren Ansprüchen
zu entnehmen.
-
Die
Erfindung schlägt
vor, in einem kristallinen Halbleiterkörper zwei unterschiedlich dotierte Teilschichten
ausreichender Dicke vorzusehen, zwischen denen sich ein Halbleiterübergang
bildet bzw. bei entsprechender Verschaltung eine für die Anwendung
als Photodiode ausreichend große
Raumladungszone ausbilden kann. Halbleiterübergang und Raumladungszone
werden von einer im Halbleiterkörper
ausgebildeten Diode genutzt. In einer Oberfläche des Halbleiterkörpers, insbesondere
an dessen Oberseite ist dagegen eine Halbleiterschaltung realisiert,
die elektrisch mit der Diode verbunden ist. Diode und Halbleiterschaltung
sind im Halbleiterkörper übereinander
angeordnet.
-
Das
erfindungsgemäße Bauelement
nutzt die Fläche
der Halbleiterschaltung bzw. das Halbleitervolumen unterhalb der
Halbleiterschaltung, um dort um den tiefliegenden Halbleiterübergang
herum eine Diode auszubilden. Dies ermöglicht eine bislang nicht bekannte
vertikale Integration dieser zwei Bauelementtypen innerhalb eines
gemeinsamen Halbleiterkörpers.
Dies hat den weiteren Vorteil, dass zur Verschaltung von einzelner
Diode und darüber
angeordneter Halbleiterschaltung nur kurze elektrische Verbindungen
erforderlich sind, die den Serienwiderstand von Diode und Schaltung
reduzieren können und
die Geschwindigkeit des Bauelements erhöhen können.
-
Vorzugsweise
ist das Bauelement in einem Substrat mit einer SOI-Schicht ausgebildet,
bei der eine kristalline Halbleiterschicht über einer dielektrischen Schicht
angeordnet ist. Das Substrat mit der SOI-Schicht hat den Vorteil,
dass es bei der Herstellung schichtweise aufgebaut wird. Die Herstellung
ermöglicht
die Einstellung nahezu beliebiger Schichtdicken, so dass auf diese
Weise auch die unterschiedlichen Teilschichten in geeigneter Schichtdicke
realisiert werden können.
Geeignete Gesamtschichtdicken für
Dioden liegen beispielsweise im Bereich zwischen 1 und 500 μm. Bei Photodioden
ist die Dicke der Raumladungszone abhängig vom gewünschten Wellenlängenbereich
und der geforderten Reaktionsgeschwindigkeit und kann zwischen weniger
als 1 μm und
einigen 100 μm
sein. Diese Dicke sollten dann auch die Halbleiterschichten aufweisen.
Allgemein gilt, dass die Schichtdicken der für die Diodenfunktion und speziell
für den
Aufbau der Raumladungszone erforderlichen Halbleiterschichten so
dünn wie
möglich
gewählt
werden, ohne dass dabei die mechanische Stabilität des gesamten Bauelements
gefährdet ist.
-
Der
SOI-Aufbau hat weiterhin den Vorteil, dass mit der dielektrischen
Schicht eine Ätzstoppschicht
zur Verfügung
steht, die eine Strukturierung von der Oberseite bis zu dieser dielektrischen Schicht
ermöglicht,
ohne dass dazu eine aufwendige Verfahrenskontrolle erforderlich
ist.
-
In
einer Ausgestaltung der Erfindung ist die Diode eine Fotodiode,
für deren
Lichteinfallsseite die Unterseite des Halbleiterkörpers bzw.
die dort angeordnete dielektrische Schicht genutzt werden kann. Dazu
ist die dielektrische Schicht transparent, in einer entsprechenden
optischen Qualität
ausgebildet und relativ dünn
ausgeführt.
Bei dieser Kombination von Fotodiode und Halbleiterschaltung wird
die bisherige Unterseite des Bauelements nach der späteren Verschaltung
des Bauelements durch Montage auf z. B. eine Leiterplatte zur Oberseite,
die in der Schaltungsumgebung nicht gegen das Licht abgeschattet
sein sollte. Für
eine solche Face down Anordnung bietet sich die Montage des erfindungsgemäßen Bauelementes
in Flip-Chip-Technologie an, bei der lötfähige Kontakte auf der (ursprünglichen) Oberseite
des Bauelements vorgesehen werden, mit denen das Bauelement schließlich auf
eine Leiterplatte oder ein beliebiges weiteres Trägersubstrat montiert
werden kann. Diese Montagetechnik hat den Vorteil, dass auf der
ursprünglichen
Oberseite des Bauelements angeordnete Strukturen zwischen Halbleiterkörper und
Leiterplatte bzw. Trägersubstrat eingebettet
und so mechanisch geschützt
sind. Mit Hilfe dieser Flip-Chip-Anordnung können kostengünstige Gehäuse und
Verkapselungen realisiert werden, die dennoch einen sicheren und
einfach herzustellenden Schutz gegen mechanische und chemische Umwelteinflüsse gewährleisten.
Als weiterer Vorteil der Flip-Chip-Anordnung ergibt sch, dass damit
ein Dioden-Array
annähernd
beliebiger Größe ohne
größeren Aufwand
in einem Schritt kontaktiert werden kann, ohne dass dazu Anschlüsse für die einzelnen
Dioden aufwendig auf der Oberfläche
des Halbleiters aus dem Array heraus geführt werden müssen.
-
In
einer vorteilhaften Ausgestaltung weist das Bauelement einen Mehrschichtaufbau
auf, bei dem über
einer relativ dünnen
dielektrischen Schicht eine ebenfalls dünne hochdotierte Anschlussschicht angeordnet
ist. Diese Anschlussschicht kann gleichzeitig eine der beiden für den Halbleiterübergang
erforderlichen Teilschichten darstellen oder eine zusätzliche
Schicht sein. Die elektrischen Anschlüsse der Diode werden dann durch
Gräben
realisiert, die von der Oberseite des Halbleiters her bis zu dieser Anschlussschicht
geführt
und anschließend
mit einem leitfähigen
Material gefüllt
werden.
-
Dieser
Aufbau hat den Vorteil, dass durch die hochdotierte Anschlussschicht
eine ausreichende Flächenleitfähigkeit
geschaffen wird, so dass die Kontaktierung dieser Anschlussschicht
dann punktuell erfolgen kann. Die Gräben können in einfacher Weise von
der Oberseite des Halbleiterkörpers
her erzeugt werden, wobei die dielektrische Schicht als Ätzstoppschicht
dienen kann. Möglich
ist es jedoch auch, die Gräben
nur bis zur Anschlussschicht zu führen und das Ätzverfahren
rechtzeitig zu stoppen. Die Rückseite
des Bauelements, also die dielektrische Schicht bleibt bei dieser
Anordnung während des
Herstellungsverfahrens unversehrt. Sie kann in hoher optischer Qualität hergestellt
werden und bleibt diesbezüglich
unverändert
in solcher Qualität auf
dem Bauelement.
-
Sämtliche
Kontakte können
zur Oberseite des Halbleiterkörpers
geführt
und dort über flip-chip-fähige Lötkontakte
weiterverschaltet werden. Während
die hochdotierte Anschlussschicht die untere Elektrode der Diode
darstellt, wird die obere Elektrode in an sich bekannter Weise von
einem geeigneten metallischen Kontakt gebildet, der auf der Oberseite
des Halbleiterkörpers
angeordnet ist. Über diesen
metallischen Kontakt kann auch die Verschaltung der Dioden mit der
Halbleiterschaltung erfolgen.
-
In
einer weiteren Ausgestaltung der Erfindung sind im Halbleiterkörper eine
größere Anzahl von
Dioden samt der dazugehörigen
mit diesen verbunden Halbleiterschaltungen realisiert, so dass das Bauelement
als Fotodioden-Array mit integrierter Schaltung ausgebildet ist.
Während
für ein
Fotodioden-Array in bekannter Bauweise bislang ausschließlich eine
getrennte Herstellung von Fotodioden-Array und dazugehöriger Halbleiterschaltung
erforderlich war, wird es nun erstmals möglich, ein auch großflächiges Array
ohne Beeinträchtigung
der Lichteinfallsfläche
mit einer Halbleiterschaltung zu kombinieren und diese sogar in
das Halbleitersubstrat zu integrieren. Damit wird zum einen eine
maximale Lichteinfallsfläche
des Fotodioden-Arrays beibehalten und andererseits für die Halbleiterschaltung
keine zusätzliche
Fläche
neben dem Fotodioden-Array benötigt.
-
Eine
geeignete Trennung der einzelnen Dioden im Dioden-Array kann durch
die Gräben
erfolgen, die in einem solchen Muster angeordnet werden, dass eine
schachbrettartige Aufteilung der einzelnen Diodenelemente im Bauelement
erhalten wird. Die Gräben
können
an der Innenseite elektrisch isoliert sein und so eine elektrische
Trennung zumindest im Bereich der zweiten Teilschicht des Halbleiterkörpers bewirken.
Die hochdotierte Anschlussschicht, die die unterste Teilschicht
des Halbleiterkörpers
bildet, kann als gemeinsame Elektrode für alle Einzeldioden des Fotodioden-Arrays
verwendet werden.
-
Eine
Möglichkeit
zur Isolierung ausschließlich
der Grabeninnenwände
wird durch eine Spacer-Technik realisiert. Dazu wird oberflächenkonform
eine dielektrische Schicht abgeschieden und anschließend anisotrop
zurückgeätzt. Die Ätzung wird
bis zu einer Tiefe durchgeführt,
die der Dicke der dielektrischen Schicht entspricht. Die an der
Innenseite der Gräben
gegenüber
der anisotropen Ätzung dickere
oberflächenkonforme
Schicht verbleibt bei dieser Ätzung
als Spacer an der Innenseite bestehen.
-
Beim
Schichterzeugen der dielektrischen Schicht ist es auch möglich, die
Schichtbedeckung im Graben so einzustellen, dass für die dielektrische Schicht
am Boden der Gräben
eine wesentlich geringere Schichtdicke als an der oberen Öffnung erhalten wird.
In einem nicht hundertprozentig anisotrop geführten Ätzschritt kann auf diese Weise
die dielektrische Schicht bei der Spacer-Ätzung im unteren Bereich der
Gräben
entfernt und dort ein Kontakt mit der Anschlussschicht hergestellt
werden. Auf diese Weise wird das elektrisch leitfähige Material
in den Gräben
nur gegen die zweite, obere Teilschicht isoliert, nicht aber gegen
die Anschlussschicht und optional auch nicht gegenüber Teilen
der ersten Teilschicht. Auf diese Weise ist es nicht erforderlich,
den Ätzprozess
zur Herstellung der Gräben
so zu führen,
dass er vor oder in der Anschlussschicht stoppt. Vielmehr kann auch
in diesem Fall die dielektrische Schicht unterhalb der Anschlussschicht
als Ätzstoppschicht
verwendet werden.
-
Die
Gräben
sind mit einem elektrisch leitfähigem
Material und insbesondere mit dotiertem Polysilizium gefüllt. Der
Leitfähigkeitstyp
des Polysiliziums entspricht dabei dem der Anschlussschicht bzw.
der ersten Teilschicht, um keine sperrenden Übergänge zwischen Graben und Anschlussschicht
zu gene rieren. Möglich
ist es jedoch auch, die Gräben
mit einem Metall zu füllen.
Dazu bietet sich insbesondere Wolfram an, für das spezifische Abscheidungsprozesse innerhalb
von Löchern
und Gräben
bekannt sind.
-
Ein
mit Metall gefüllter
Graben ist auf jeden Fall gegenüber
der zweiten Teilschicht elektrisch isoliert. Ein mit Polysilizium
gefüllter
Graben benötigt nicht
unbedingt eine Isolationsschicht, sondern kann auch mit einem in
Sperrrichtung vorgespannten Halbleiterübergang (reverse bias) gegenüber der zweiten
Teilschicht isoliert werden.
-
Dies
wird erreicht, wenn die Dotierung des Polysiliziums vom gleichen
Leitfähigkeitstyp
wie die Dotierung der ersten Teilschicht ist, so dass sich zwischen
der ersten Teilschicht und dem dotierten Polysilizium im Inneren
des Grabens kein sperrender Halbleiterübergang ausbilden kann. In
allen Fällen schließt das leitfähige Material
in der Regel bündig mit
der Oberkante des Halbleiterkörpers
ab.
-
Auf
der Oberseite des Bauelements sind metallische Kontakte vorgesehen,
die einerseits die Elektrode der Diode und andererseits die Anschlüsse der
Halbleiterschaltung bilden. Mit den metallischen Kontakten wird
auch eine Verbindung zwischen der Halbleiterschaltung und der Diode
hergestellt.
-
In
einer Ausführungsform
der Erfindung sind die metallischen Kontakte für die Halbleiterschaltung mit
den integrierten Photodioden als lötfähige Kontakte ausgebildet,
die eine Flip-Chip-Kontaktierung des Bauelements ermöglichen.
-
Im
Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen 4
Figuren näher
erläutert.
Die Figuren dienen der Veranschaulichung der Erfindung und sind
daher nur schematisch und nicht maßstabsgetreu ausgebildet. Gleiche
oder gleich wirkende Teile sind mit gleichen Bezugszeichen bezeichnet.
-
1 zeigt
ein erfindungsgemäßes Bauelement
im schematischen Querschnitt.
-
2 zeigt
das Bauelement in schematischer Draufsicht.
-
3 zeigt verschiedenen Verfahrensstufen gemäß einer
ersten Variante des Herstellungsverfahrens.
-
4 zeigt verschiedene Verfahrensstufen während der
Herstellung des Bauelements gemäß einer
zweiten Verfahrensvariante.
-
1 zeigt
ein erfindungsgemäßes Bauelement
anhand eines schematischen Querschnitts. Das Bauelement weist als
unterste Schicht eine dielektrische Schicht DS auf, beispielsweise
aus Oxid, alternativ aber auch aus einem anderen elektrisch isolierenden
aber optisch transparenten Material bestehend. Über der dielektrischen Schicht
DS ist ein Halbleiterkörper
HLK aus kristallinem Halbleitermaterial insbesondere aus kristallinem
Silizium angeordnet. Der Halbleiterkörper gliedert sich in eine
Anschlussschicht AS, insbesondere eine hochdotierte Halbleiterschicht,
eine erste Teilschicht TS1 mit einer vergleichsweise schwachen Dotierung
und eine zweite Teilschicht TS2 mit einer ebenfalls schwachen Dotierung,
die jedoch relativ zur ersten Teilschicht vom entgegengesetzten
Leitfähigkeitstyp
ist. In der Oberfläche
des Halbleiterkörpers
ist zumindest eine Halbleiterschaltung IC ausgebildet, die beispielsweise
Transistoren vom CMOS-Typ umfasst.
-
Zwischen
erster und zweiter Teilschicht TS1, TS2 ist ein Halbleiterübergang
HU ausgebildet, um den herum sich durch Diffusion von Ladungsträgern eine
Sperrschicht bzw. eine Raumladungszone ausbildet. Optional kann
auf die erste Teilschicht auch verzichtet werden, so dass sich dann
der Halbleiterübergang
zwischen der Anschlussschicht und der zweiten Teilschicht ausbildet.
Die Raumladungszone bildet die Grund lage der Diode, die im Halbleiterkörper ausgebildet
ist. Der erste Anschluss der Diode wird über die Anschlussschicht AS
gewährleistet,
die ein leitfähiges
Material LM, das einen Graben im Halbleiterkörper HLK füllt, elektrisch leitend kontaktiert.
An der Oberfläche
des Halbleiterkörpers
ist das leitfähige
Material mit einem metallischen Kontakt MK kontaktiert, der auch
die Verbindung zur Halbleiterschaltung herstellt. Der zweite Anschluss
der Diode erfolgt über
eine in der Figur nicht dargestellte Metallisierung, die auf der
Oberseite der zweiten Teilschicht TS2 aufliegt. Diese Elektrode
ist zumindest teilweise gegenüber
dem metallischen Kontakt MK isoliert, um einen Kurzschluss der Diode
zu vermeiden.
-
2 zeigt
ein erfindungsgemäßes Bauelement
in einer schematischen Draufsicht. In dieser Ausführung sind
die Gräben
so ausgeführt,
dass das Gesamtbauelement, welches mehrere Dioden umfassen kann,
durch die Gräben
eine schachbrettartige Aufteilung erfährt. Dementsprechend sind die Gräben entlang
von sich im rechten Winkel kreuzenden Geraden angeordnet. Die metallischen
Kontakte MK kontaktieren sowohl das leitfähige Material LM im Inneren
der Gräben
GR als auch die entsprechenden Anschlüsse der Halbleiterschaltung
IC. Im Bauelementbereich BB, in dem die integrierte Schaltung angeordnet
ist, sind die metallischen Kontakte MK gegen die Oberfläche des
Halbleiterkörpers
mit einer isolierenden Schicht IS isoliert.
-
Außerhalb
des Bauelementbereichs BB ist die gegen das leitfähige Material
in den Gräben
GR isolierte obere Elektrode für
die Diode ausgebildet (in der Figur nicht dargestellt).
-
Im
Folgenden wird die Herstellung des Bauelements anhand eines beispielhaften
Ausführungsbeispiels
beschrieben.
-
3a zeigt
im schematischen Querschnitt ein Halbleitersubstrat, welches als
Ausgangsmaterial für
das Bauelement verwendet werden kann. Dieses umfasst ein Trägersubstrat
TSU, beispielsweise ebenfalls ein Halbleitersubstrat oder ein be liebiges anderes
mechanisch stabiles Material. Über
dem Trägersubstrat
TSU ist eine dielektrische Schicht DS ausgebildet, im Fall eines
Halbleitersubstrates beispielsweise in Form einer Oxidschicht. Darüber ist ein
Halbleiterkörper
HLK aufgebracht, der eine SOI-Schicht (Silicon an Isolator) aufweist,
bzw. als SOI-Schicht hergestellt ist. Dazu wird auf dem Trägersubstrat
mit der dielektrischen Schicht zunächst eine erste SOI-Schicht,
im vorliegenden Fall die Anschlussschicht AS mit an sich bekannten
Methoden mittels Wafer-Bonden
oder anderen zur Herstellung von SOI Schichten bekannten Verfahren
und Technologien aufgebracht. Die Anschlussschicht kann bereits
dotiert aufgebracht sein oder nachträglich noch hochdotiert werden.
-
Über dieser
Anschlussschicht AS wird nun die erste Teilschicht TS1 aufgebracht,
beispielsweise durch Aufwachsen einer dotierten epitaktischen Schicht.
Die Dicke der ersten und/oder zweiten Teilschicht ist höher als
die der Anschlussschicht. Die Dotierung der ersten Teilschicht ist
geringer als die der Anschlussschicht, jedoch von gleichem Leitfähigkeitstyp.
Die oberste Schicht des Halbleiterkörpers HLK ist die zweite Teilschicht
TS2, die ebenfalls mittels Epitaxie dotiert über der ersten Teilschicht
TS1 aufgebracht wird. Möglich
ist es auch, einen entsprechend dotierten Wafer auf die Oberfläche der
ersten Teilschicht TS1 aufzubonden und beispielsweise durch Schleifen
auf die gewünschte
Schichtdicke zu reduzieren. In beiden Fällen kann so an der Grenze zwischen
erster und zweiter Teilschicht ein Halbleiterübergang HU ausgebildet werden. 3a zeigt
die Anordnung auf dieser Stufe.
-
In
einer nicht dargestellten Variante genügt es, den Halbleiterübergang
HU zwischen der hochdotierten Anschlussschicht AS und einer dann
entgegengesetzt und nur schwach dotierten ersten (und einzigen)
Teilschicht auszubilden.
-
Auf
der Oberfläche
der zweiten Teilschicht TS2 wird anschließend eine Maske erzeugt, beispielsweise
durch ganzflächiges
Aufbringen einer Oxidschicht OS, die anschließend mit Hilfe einer Resistschicht
RS strukturiert wird. 3b zeigt die Anordnung mit den
so erzeugten Maskenöffnungen
MO. Mit Hilfe dieser Maske werden anschließend die Gräben im Halbleiterkörper durch
reaktives Ionenätzen erzeugt.
Dazu kann vorher die Resistschicht RS abgelöst werden. 3c zeigt
die Anordnung nach dem Ätzen
der Gräben
GR. Die Ätzung
wird dabei so geführt,
dass sie im Bereich der Anschlussschicht AS endet, vorzugsweise
an der Grenze zwischen erster Teilschicht TS1 und der Anschlussschicht
AS. Alternativ kann die Ätzung
auch mit einer ausschließlich aus
Resist bestehenden Maske durchgeführt werden.
-
Im
nächsten
Schritt werden die Gräben
GR an der Innenseite elektrisch isoliert. Dazu wird eine Spacer-Technik
eingesetzt, bei der eine Hilfsschicht ganzflächig kantenbedeckend aufgebracht
und anschließend
anisotrop zurückgeätzt wird,
wobei die gegenüber
dem anisotropen Angriff eine höhere Schichtdicke
aufweisende Spacer-Strukturen SP an der Innenseite der Gräben verbleiben.
Damit gelingt selektiv eine Beschichtung der Grabeninnenseite mit Ausnahme
des Bodens mit einer dielektrischen Schicht, insbesondere mit einer
Oxidschicht in Form von Spacern SP. 3d zeigt
die Gräben
mit den darin angeordneten Spacern SP.
-
3e:
Im nächsten
Schritt erfolgt die Füllung
der Gräben
mit einem leitfähigen
Material. Dazu kann ganzflächig
und kantenbedeckend eine Polysilizium-Schicht PS abgeschieden werden.
Diese wird anschließend
durch Schleifen und/oder Ätzen über der
Oberfläche
des Halbleiterkörpers
soweit entfernt, dass eine bündige
Füllung
der Gräben
mit dem dotierten Polysilizium, also mit leitfähigem Material LM verbleibt. 3f zeigt
die Anordnung auf dieser Verfahrensstufe.
-
3g:
Anschließend
werden in der zweiten Teilschicht TS2 mit Hilfe einer CMOS-Technik
Halbleiter-Schaltungen IC erzeugt und das Ganze mit einer Isolationsschicht
IS bedeckt. Über
den Gräben GR
bzw. über
dem leitfähigen
Material LM in den Gräben
und über
den entsprechenden Anschlüssen der
Halbleiterschaltungen IC wird anschließend die isolierende Schicht
IS geöffnet
und darüber
metallische Kontakte MK erzeugt. 3g zeigt
die Anordnung auf dieser Verfahrensstufe.
-
Im
Anschluss an die in 3g dargestellte Verfahrensstufe
wird schließlich
noch das Trägersubstrat
TSU entfernt. Dies gelingt durch Zurückschleifen oder Ätzen. Vorteilhaft
ist es, einen Großteil
der Schichtdicke des Trägersubstrats
durch Schleifens zu entfernen und den Rest des Trägersubstrats
TSU zu ätzen,
wobei eine besonders schonende Freilegung der Unterseite der dielektrischen
Schicht DS erzielt wird.
-
In
Abweichung von dem in 3 dargestellten
Verfahren können
in einer nicht dargestellten Variante die Gräben GR bis zu Oberfläche der
dielektrischen Schicht DS geätzt
werden. Die dielektrische Schicht kann dabei als Ätzstopp
dienen. Auf die Herstellung der Spacer-Strukturen wird in dieser
Variante verzichtet, da eine Isolation des leitfähigen Materials, insbesondere
des dotierten Siliziums gegenüber
der zweiten Teilschicht TS2 über
einen in Reverse-Richtung vorgespannten sperrenden Halbleiterübergang bewirkt
wird. Das leitfähige
Material LM in den Gräben
und die Anschlussschicht AS sind mit einem Dotierstoff vom gleichen
Leitfähigkeitstyp
dotiert, so dass eine gute ohmsche Verbindung zwischen dem leitfähigen Material
und der Anschlussschicht AS gewährleistet
ist, über
die der untere Anschluss der Diode erfolgt.
-
In
einer weiteren ebenfalls nicht dargestellten Variante werden die
Gräben
ebenfalls bis zur Oberfläche
der dielektrischen Schicht DS erzeugt, die Innenseite der Gräben aber
nicht vollständig
isoliert. Vielmehr werden die Spacer- Strukturen SP nur im oberen Bereich
der Grabenöffnung
erzeugt, beispielsweise indem die Hilfsschicht in den Gräben mit zunehmender
Tiefe dünnerer
Schichtdicke abgeschieden wird, so dass bei Spacer-Ätzen die
unteren Innengrabenwände
freigeätzt
werden können.
-
In
den bisher beschriebenen Verfahrensvarianten werden zunächst die
Gräben
erzeugt und gefüllt,
bevor die Halbleiterschaltungen IC erzeugt werden. Damit wird gewährleistet,
dass die Halbleiterschaltungen nicht den Verfahrensbedingungen bei der
Herstellung bzw. Abscheidung der Polysilizium-Schicht und damit
der Befüllung
der Gräben
GR mit leitfähigem
Material ausgesetzt sind. Es ist aber auch möglich, die Grabenbefüllung mit
Polysilizium an einer beliebigen anderen Verfahrensstufe vorzunehmen,
die bezüglich
des dafür
erforderlichen thermischen Budget noch geeignet ist, beispielsweise kurz
vor dem Aufbringen der metallischen Kontakte.
-
In
einer Verfahrensvariante ist es möglich, diese Reihenfolge weiter
zu variieren und dafür
ein schonendes Verfahren zur Grabenbefüllung zu wählen. 4a zeigt
ausgehend von einem Substrat, wie es in 3a dargestellt
ist, in der Oberfläche
des Halbleiterkörpers
realisierte bzw. in dessen zweiter Teilschicht TS2 angeordnete Halbleiterschaltungen IC,
die unter eine isolierende Schicht IS angeordnet sind. Erst anschließend werden
entsprechende Gräben
GR mittels reaktivem Ionenätzen
beispielsweise erzeugt, wozu eine dicke Resist-Maske oder Hartmaske verwendet werden
kann. 4b zeigt die Anordnung mit den
geöffneten
Gräben
GR.
-
Im
nächsten
Schritt werden wie gehabt im Inneren der Gräben Spacer SP erzeugt, um die
Grabenwände
gegen das Grabeninnere zu isolieren. Nach der Herstellung der Spacer
SP wird ganzflächig eine
Metallschicht MS erzeugt, welche eine Füllung der Gräben mit
dem Metall bewirken kann. Beispielsweise wird eine Wolfram-Schicht
abgeschieden, die zur Graben- und Loch befüllung hervorragend geeignet
ist. 4c zeigt die Anordnung mit der Metallschicht MS.
-
Anschließend werden überstehende
Reste der Metallschicht entfernt, so dass bündig mit der Oberfläche der
isolierenden Schicht IS abschließende, mit leitfähigem Material
befüllte
Gräben
verbleiben, wie es in 4d dargestellt ist. Anschließend werden
in der Isolierungsschicht IS Kontaktöffnungen KO erzeugt und metallische
Kontakte MK mit einer herkömmlichen
Standardmetallisierung, beispielsweise aus Aluminium versehen, um
die metallischen Kontakte MK zum Anschluss der Halbleiterschaltung
IC und deren Verbindung mit dem leitfähigen Material LM in den Gräben und
damit mit der Anschlussschicht AS herzustellen. 4e zeigt
die Anordnung auf dieser Verfahrensstufe.
-
In
einem abschließenden
Verfahrensschritt wird das Trägersubstrat
TSU entfernt. Dazu wird vorzugsweise ein Großteil der Schichtdicke des
Trägersubstrats
TSU durch Schleifen entfernt. Eine verbleibende relativ dünne Schichtdicke
des Trägersubstrats
wird über
einen Ätzschritt
entfernt. Dabei gelingt es, die Oberfläche (bzw. Unterseite) der dielektrischen
Schicht DS ohne Beschädigung
derselben frei zu legen, wobei dielektrischen Schicht DS als Ätzstopp
dient.
-
4f zeigt
das fertige Bauelement mit der frei gelegten dielektrischen Schicht
DS, die die Lichteinfallsseite des Bauelements darstellt. Das Bauelement
kann anschließend über seine
metallischen Kontakte MK, sofern sie lötfähig ausgebildet sind, auf eine
Leiterplatte gelötet
oder in einer anderen Schaltungsumgebung integriert werden.
-
Obwohl
in den Ausführungsbeispielen
jeweils nur eine Diode dargestellt wurde, ist klar, dass das Verfahren
auf einem großflächigen Trägersubstrat
TSU bzw. mit einem großflächigen Halbleiterkörper HLK
durchgeführt
werden kann, in dem sich eine Vielzahl der dargestellten Bauelemente
nebeneinander re alisieren lassen. In diesem Fall können die
metallischen Kontakte MK auch zur Verschaltung einzelner Einzeldioden
bzw. der integrierten Halbleiterschaltungen IC verwendet werden.
Es ist jedoch auch möglich,
die Halbleiterschaltungen IC unterschiedlicher Dioden und dementsprechend
auch unterschiedliche Dioden elektrisch voneinander isoliert herzustellen
und die Verschaltung erst über
das Verlöten
in Flip-Chip-Technik auf einer Leiterplatte vorzunehmen.
-
Die
Erfindung ist nicht auf die in den Figuren dargestellten Ausführungsbeispiele
beschränkt.
Erfindungsgemäße Bauelemente
können
noch in vielen Details variiert werden. Möglich ist es beispielsweise, einzelne
Dioden vollständig
gegeneinander zu isolieren, beispielsweise durch mit Isolationsmaterial
gefüllten
Gräben.
Die dargestellten Gräben
zur Kontaktierung der Anschlussschicht können punktuell ausgeführt sein,
so dass jeder Diode mehrere Gräben oder
besser Kontaktlöcher
zugeordnet sind. Die Anzahl der zur Kontaktierung verwendeten Gräben ist ebenfalls
beliebig. Variiert werden kann auch die Dotierung der Teilschichten,
wobei vorzugsweise die Anschlussschicht AS eine n+, die erste Teilschicht eine
n– und
die zweite Teilschicht eine p– Dotierung aufweist.
Möglich
ist es jedoch auch, die Leitfähigkeitstypen
von erster und zweiter Teilschicht zu vertauschen, dementsprechend
auch denen der Anschlussschicht AS. Möglich ist es auch die Diode
als pin Diode mit zentraler intrinsischer Schicht, die z. B. die
erste Teilschicht TS1 sein kann, auszubilden. Möglich ist es auch, den Halbleiterkörper aus
einem anderen Halbleitermaterial als Silizium auszuführen, beispielsweise
aus Silizium-Germanium
oder einem Verbindungshalbleiter wie beispielsweise Galliumarsenid.
Ebenfalls variierbar sind die Schichtdicken der Halbleiterschichten,
insbesondere die Schichtdicken der beiden Teilschichten TS1 und
TS2. Das erfindungsgemäße Bauelement
ist vorzugsweise ein Fotodioden-Array von geeigneter aber innerhalb
des SOI Substratabmessungen nahezu unbegrenzter Größe und kann
zur Bilderkennung eingesetzt werden.
-
- DS
- Dielektrische
Schicht
- AS
- Anschlussschicht
- GR
- Graben
- LM
- Leitfähiges Material
- MK
- Metallischer
Kontakt
- IC
- Halbleiterschaltung
- TS
- Teilschicht
- SP
- Spacer
- BB
- Bauelementbereich
- IS
- Isolierende
Schicht
- TSU
- Trägersubstrat
- HU
- Halbleiterübergang
- MO
- Maskenöffnung
- PS
- Polysiliziumschicht
- MS
- Metallschicht
- KO
- Kontaktöffnung
- HLK
- Halbleiterkörper