DE102010062419A1 - Bereichsunterteiltes Substrat und Halbleiterbauelement - Google Patents

Bereichsunterteiltes Substrat und Halbleiterbauelement Download PDF

Info

Publication number
DE102010062419A1
DE102010062419A1 DE102010062419A DE102010062419A DE102010062419A1 DE 102010062419 A1 DE102010062419 A1 DE 102010062419A1 DE 102010062419 A DE102010062419 A DE 102010062419A DE 102010062419 A DE102010062419 A DE 102010062419A DE 102010062419 A1 DE102010062419 A1 DE 102010062419A1
Authority
DE
Germany
Prior art keywords
substrate
primary
area
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010062419A
Other languages
English (en)
Inventor
Tetsuo Kariya-city Fujii
Masaya Kariya-city Tanaka
Keisuke Kariya-city Gotoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102010062419A1 publication Critical patent/DE102010062419A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/0877—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system using integrated interconnect structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/088—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system for providing wafer-level encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Gyroscopes (AREA)
  • Micromachines (AREA)
  • Element Separation (AREA)

Abstract

Ein bereichsunterteiltes Substrat (A10–A22) umfasst ein Substrat (30), eine Vielzahl an Gräben (31a), eine leitfähige Schicht (35) und eine isolierendes Element (31b). Das Substrat (30) weist eine erste Oberfläche (S1) und eine zweite Oberfläche (S2) auf, welche einander gegenüberliegen. Die Gräben (31a) durchdringen das Substrat (30) von der ersten Oberfläche (S1) zu der zweiten Oberfläche (S2) und unterteilen das Substrat (30) in eine Vielzahl an Teilbereichen (Ce). Die leitfähige Schicht (35) wird auf einer Seitenwand eines jeden der Gräben (31a) von einem an die erste Oberfläche (S1) angrenzenden Abschnitt zu einem an die zweite Oberfläche (S2) angrenzenden Abschnitt angeordnet. Die leitfähige Schicht (35) weist eine elektrische Leitfähigkeit auf, die höher als die elektrische Leitfähigkeit des Substrats (30). Das isolierende Element (31b) füllt jeden der Gräben (31a) durch die leitfähige Schicht (35).

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein bereichsunterteiltes Substrat, das ein Substrat aufweist, welches durch eine Vielzahl an Gräben in eine Vielzahl an Teilbereichen unterteilt ist. Die vorliegende Erfindung betrifft auch ein Halbleiterbauelement, welches das bereichsunterteilte Substrat einschließt. Die vorliegende Erfindung betrifft auch Verfahren zur Herstellung des bereichsunterteilten Substrats und des Halbleiterbauelements.
  • 2. Beschreibung des verwandten Stands der Technik
  • Die JP-T-2006-521022 (entspricht der US 7,560,802 ) offenbart, dass ein leitfähiges Substrat oder ein Halbleitersubstrat durch eine Vielzahl an Gräben, die das Substrat durchdringen, in eine Vielzahl an Teilbereichen unterteilt ist, und dass die Teilbereiche als elektrische Verbindungselemente verwendet werden. Die JP-A-2008-229833 (entspricht der US 2008/0290490 A1 ) offenbart ein Halbleiterbauelement, das ein dem oben beschriebenen Substrat ähnliches Substrat als ein Decksubstrat (Deckelsubstrat) einschließt, welches einem Basissubstrat gegenüberliegt und mit diesem bondiert ist. In dem Halbleitersubstrat fungiert ein vorbestimmter Teilbereich als ein leitfähiger Bereich, an dem aus dem Basissubstrat ein Signal abgenommen bzw. abgeleitet werden kann. Dieser leitfähige Bereich wird im Folgenden ”ableitender Bereich” genannt.
  • 48 ist eine Querschnittsansicht eines Halbleiterbauelements 90, das in der JP-A-2008-229833 offenbart ist. In dem Halbleiterbauelement 90 wird ein aus einkristallinem Silizium hergestelltes Substrat 30 als ein Decksubstrat C1 verwendet, das an ein Basissubstrat B1 bondiert ist, und vorbestimmte leitfähige Deckbereiche (Teilbereiche) Ce1 und Ce2 fungieren als von dem Basissubstrat B1 ableitende Bereiche. In dem Halbleiterbauelement 90 kann das Decksubstrat C1 ein Sensorelement zum Erfassen einer dynamischen Größe, das auf einem Oberflächenabschnitt des Basisbereichs B1 ausgebildet ist, versiegeln und schützen. Das Halbleiterbauelement 90 kann eine geringe Größe aufweisen und kann kostengünstig hergestellt werden. Darüber hinaus erlaubt das Halbleiterbauelement 90 ein Face-Down-Bonden und weist geringe Einschränkungen bei der Montage auf.
  • In dem Halbleiterbauelement 90 wird als ein Körper zur Ausgestaltung des Decksubstrats C1 ein aus einkristallinem Silizium hergestelltes Substrat 30 verwendet. Das Material des Substrats zur Ausgestaltung eines Decksubstrats ist nicht auf einkristallines Silizium beschränkt und kann auch ein beliebiges leitfähiges Substratmaterial oder ein beliebiges Halbleitersubstratmaterial sein. In einem aus einkristallinem Silizium hergestellten Substrat können Gräben bei geringen Kosten und auf einfache Weise bereitgestellt werden als vergleichsweise bei einem Substrat, das aus anderen Materialien hergestellt ist. Jedoch der spezifische Widerstand von einkristallinem Silizium hoch. Wenn somit ein aus einkristallinem Silizium hergestelltes Substrat als ein ableitender Bereich verwendet wird, ist der Widerstand des ableitenden Bereichs hoch und ist der Anwendungsbereich für den Ableitungsbereich eingeschränkt.
  • Zusammenfassung der Erfindung
  • Im Hinblick auf die zuvor genannten Probleme ist es eine erste Aufgabe der vorliegenden Erfindung, ein bereichsunterteiltes Substrat bereitzustellen, das einen Teilbereich einschließt, der als ein ableitender Bereich fungiert und einen geringen Widerstand aufweist. Eine zweite Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement bereitzustellen, das das bereichsunterteilte Substrat einschließt. Eine dritte Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung des bereichsunterteilten Substrats bereitzustellen, und eine vierte Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung des Halbleiterbauelements bereitzustellen.
  • Ein bereichsunterteiltes Substrat gemäß einem ersten Aspekt der vorliegenden Erfindung umfasst ein Substrat, eine Vielzahl an Gräben, eine leitfähige Schicht und eine isolierende Schicht. Das Substrat weist eine erste Oberfläche und eine zweite Oberfläche auf, welche einander gegenüber liegen. Die Gräben durchdringen das Substrat von der ersten Oberfläche zu der zweiten Oberfläche und unterteilen das Substrat in eine Vielzahl an Teilbereichen. Die leitfähige Schicht ist auf einer Seitenwand eines jeden der Gräben von einem an die erste Oberfläche angrenzenden Abschnitt zu einem an die zweite Oberfläche angrenzenden Abschnitt angeordnet. Die leitfähige Schicht weist eine elektrische Leitfähigkeit auf, die höher als die elektrische Leitfähigkeit des Substrats ist. Das isolierende Element füllt jeden der Vielzahl der Gräben durch die leitfähige Schicht.
  • In dem bereichsunterteilten Substrat gemäß dem ersten Aspekt der vorliegenden Erfindung ist die leitfähige Schicht, welche eine elektrische Leitfähigkeit aufweist, die höher als die elektrische Leitfähigkeit des Substrats ist, auf der Seitenwand eines jeden der Gräben angeordnet. Wenn somit der Teilbereich als ein ableitender Bereich verwendet wird, kann die leitfähige Schicht als ein Hauptstromkanal fungieren und kann der Widerstand des ableitenden Bereichs verringert werden.
  • Ein Halbleiterbauelement gemäß einem zweiten Aspekt der vorliegenden Erfindung umfasst ein Decksubstrat und ein Basissubstrat. Das Decksubstrat umfasst das bereichsunterteilte Substrat gemäß dem ersten Aspekt der vorliegenden Erfindung. Das Basissubstrat ist aus Halbleiter hergestellt und weist eine Vielzahl an Halbleiterbasisbereichen auf. Die Halbleiterbasisbereiche sind voneinander isoliert und sind in einem Oberflächenabschnitt des Basissubstrats angeordnet. Das Decksubstrat ist mit dem Basissubstrat in einem Zustand bondiert, bei dem das Decksubstrat einem vorbestimmten Bereich des Oberflächenabschnitts des Basissubstrats gegenüberliegt. Das Decksubstrat und der vorbestimmte Bereich weisen dazwischen einen abgedichteten (versiegelten) Raum auf. Einer der Teilbereiche stellt einen ableitenden Bereich zur Verfügung, der elektrisch mit einem der Halbleiterbasisbereiche gekoppelt ist.
  • In dem Halbleiterbauelement gemäß dem zweiten Aspekt der vorliegenden Erfindung umfasst das Decksubstrat das bereichsunterteilte Substrat gemäß dem ersten Aspekt. Da die auf dem ableitenden Bereich angeordnete leitfähige Schicht als ein Hauptstromkanal fungieren kann, kann der Widerstand des ableitenden Bereichs verringert werden.
  • Das bereichsunterteilte Substrat gemäß dem ersten Aspekt kann beispielsweise hergestellt werden durch ein Verfahren gemäß einem dritten Aspekt der vorliegenden Erfindung. In dem Verfahren gemäß dem dritten Aspekt wird ein Primärsubstrat hergestellt, das das Substrat bereitstellt und eine erste Oberfläche und eine zweite Oberfläche aufweist, die einander gegenüber liegen. In dem Primärsubstrat wird von der ersten Oberfläche bis zu einer vorbestimmten Tiefe eine Vielzahl an primären Gräben, welche die Vielzahl an Gräben bereitstellt, so bereitgestellt, dass die Vielzahl an primären Gräben das Primärsubstrat nicht durchdringt. Auf einer Seitenwand eines jeden der Vielzahl an primären Gräben ist eine primäre leitfähige Schicht ausgebildet, welche die leitfähige Schicht bereitstellt. Die Vielzahl an primären Gräben ist mit einem primären isolierenden Element gefüllt, welches das isolierende Element bereitstellt. Die erste Oberfläche des Substrats wird ausgebildet durch Schleifen, Polieren, Ätzen und/oder chemisch-mechanisches Polieren von einer ersten Oberflächenseite aus und Freilegen des Primärsubstrats. Die zweite Oberfläche des Substrats, die leitfähige Schicht und das isolierende Element werden ausgebildet durch Schleifen, Polieren, Ätzen und/oder chemisch-mechanisches Polieren von einer zweiten Oberflächenseite aus und Freilegen des primären isolierenden Elements.
  • Das Halbleiterbauelement gemäß dem zweiten Aspekt kann beispielsweise hergestellt werden durch ein Verfahren gemäß einem vierten Aspekt der vorliegenden Erfindung. In dem Verfahren gemäß dem vierten Aspekt werden das Basissubstrat und das Decksubstrat, welches das bereichsunterteilte Substrat einschließt, hergestellt. Das Decksubstrat ist mit dem Basissubstrat derart bondiert, dass das Decksubstrat gegenüberliegend dem vorbestimmten Bereich in dem Basissubstrat angeordnet ist, der Raum (Zwischenraum) zwischen dem Decksubstrat und dem vorbestimmten Bereich versiegelt ist und der ableitende Bereich elektrisch mit einem der Vielzahl an Halbleiterbasisbereichen gekoppelt ist.
  • Kurze Beschreibung der Zeichnungen
  • Zusätzliche Aufgaben und Vorteile der vorliegenden Erfindung werden anhand der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsformen im Zusammenhang mit den beiliegenden Zeichnungen verständlicher erscheinen. In den Zeichnungen ist Folgendes dargestellt:
  • 1A ist eine Draufsicht eines Teils eines bereichsunterteilten Substrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung, und 1B ist eine Querschnittsansicht des bereichsunterteilten Substrats entlang der Linie IB-IB in 1A.
  • 2A bis 2C sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des bereichsunterteilten Substrats gemäß der ersten Ausführungsform aufzeigen.
  • 3A bis 3C sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des bereichsunterteilten Substrats gemäß der ersten Ausführungsform aufzeigen.
  • 4A bis 4C sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung eines bereichsunterteilten Substrats aufzeigen, in einem Fall, bei dem die leitfähige Schicht aus Kohlenstoffnanoröhren („carbon nanotube” CNT) gebildet ist.
  • 5A und 5B sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des bereichsunterteilten Substrats aufzeigen, in dem Fall, bei dem die leitfähige Schicht aus CNT gebildet ist.
  • 6A ist eine Draufsicht auf einen Teil eines Halbleiterbauelements gemäß einer zweiten Ausführungsform der vorliegenden Erfindung, und 6B ist eine Querschnittsansicht des Halbleiterbauelements entlang der Linie VIB-VIB in 6A.
  • 7A bis 7D sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung eines Basissubstrats in dem Halbleiterbauelement gemäß der zweiten Ausführungsform aufzeigen.
  • 8A und 8B sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung eines Decksubstrats in dem Halbleiterbauelement gemäß der zweiten Ausführungsform aufzeigen.
  • 9A und 9B sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zum Bondieren des Decksubstrats an das Basissubstrat gemäß der zweiten Ausführungsform aufzeigen.
  • 10 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • 11 ist eine Explosionsansicht eines Decksubstrats und eines Basissubstrats in dem Halbleiterbauelement gemäß der dritten Ausführungsform.
  • 12A bis 12C sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der dritten Ausführungsform aufzeigen.
  • 13A bis 13C sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der dritten Ausführungsform aufzeigen.
  • 14 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • 15 ist eine Explosionsansicht eines Decksubstrats und eines Basissubstrats in dem Halbleiterbauelement gemäß der vierten Ausführungsform.
  • 16A bis 16C sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der vierten Ausführungsform aufzeigen.
  • 17A bis 17D sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der dritten Ausführungsform aufzeigen.
  • 18 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
  • 19 ist eine Explosionsansicht eines Decksubstrats und eines Basissubstrats in dem Halbleiterbauelement gemäß der fünften Ausführungsform.
  • 20A bis 20C sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der fünften Ausführungsform aufzeigen.
  • 21A und 21B sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der fünften Ausführungsform aufzeigen.
  • 22A bis 22D sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung eines Decksubstrats gemäß einer sechsten Ausführungsform der vorliegenden Erfindung aufzeigen.
  • 23 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer siebten Ausführungsform der vorliegenden Erfindung.
  • 24 ist eine Explosionsansicht eines Decksubstrats und eines Basissubstrats in dem Halbleiterbauelement gemäß der siebten Ausführungsform.
  • 25A bis 25C sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der siebten Ausführungsform aufzeigen.
  • 26A bis 26D sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der siebten Ausführungsform aufzeigen.
  • 27 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß der achten Ausführungsform der vorliegenden Erfindung.
  • 28 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer neunten Ausführungsform der vorliegenden Erfindung.
  • 29 ist eine Explosionsansicht eines Decksubstrats und eines Basissubstrats in dem Halbleiterbauelement gemäß der neunten Ausführungsform.
  • 30A bis 30C sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der neunten Ausführungsform aufzeigen.
  • 31A bis 31C sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der neunten Ausführungsform aufzeigen.
  • 32A bis 32E sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der neunten Ausführungsform aufzeigen.
  • 33 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer zehnten Ausführungsform der vorliegenden Erfindung.
  • 34A bis 34C sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung eines Decksubstrats in dem Halbleiterbauelement gemäß der zehnten Ausführungsform aufzeigen.
  • 35 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer elften Ausführungsform der vorliegenden Erfindung.
  • 36A ist eine Querschnittsansicht, welche das Halbleiterbauelement gemäß der elften Ausführungsform aufzeigt, in einem Fall, bei dem ein Decksubstrat über eine Drahtverbindung (Drahtbondieren) elektrisch mit einem externen Bauelement gekoppelt ist, und 36B ist eine Querschnittsansicht, welche das Halbleiterbauelement gemäß der elften Ausführungsform aufzeigt, in einem Fall, bei dem das Decksubstrat durch Ball-Bonding elektrisch mit einem externen Bauelement gekoppelt ist.
  • 37 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer zwölften Ausführungsform der vorliegenden Erfindung.
  • 38 ist eine Explosionsansicht eines Decksubstrats und eines ersten Basissubstrats und eines zweiten Basissubstrats in dem Halbleiterbauelement gemäß der zwölften Ausführungsform.
  • 39A bis 39D sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung eines ersten Basissubstrats in dem Halbleiterbauelement gemäß der zwölften Ausführungsform aufzeigen.
  • 40A und 40B sind Querschnittsansichten, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des ersten Basissubstrats in dem Halbleiterbauelement gemäß der zwölften Ausführungsform aufzeigen.
  • 41A bis 41D sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der zwölften Ausführungsform aufzeigen.
  • 42A und 42B sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Halbleiterbauelements gemäß der zwölften Ausführungsform aufzeigen.
  • 43 ist eine Querschnittsansicht, welche andere Arbeitsschritte in dem Verfahren zur Herstellung des Halbleiterbauelements gemäß der zwölften Ausführungsform aufzeigt.
  • 44 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung.
  • 45 ist eine Explosionsansicht eines Decksubstrats und eines Basissubstrats in dem Halbleiterbauelement gemäß der dreizehnten Ausführungsform.
  • 46A bis 46B sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Basissubstrats in dem Halbleiterbauelement gemäß der dreizehnten Ausführungsform aufzeigen.
  • 47A bis 47E sind Querschnittsansichten, welche Arbeitsschritte in einem Verfahren zur Herstellung des Decksubstrats in dem Halbleiterbauelement gemäß der dreizehnten Ausführungsform aufzeigen.
  • 48 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß dem Stand der Technik.
  • Ausführliche Beschreibung der bevorzugten Ausführungsformen
  • Erste Ausführungsform
  • Es wird unter Bezug auf 1A und 1B ein bereichsunterteiltes Substrat A10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Wie in 1B aufgezeigt, umfasst das bereichsunterteilte Substrat A10 ein Substrat 30, das aus einkristallinem Silizium hergestellt ist. Das Substrat 30 weist eine erste Oberfläche S1 und eine zweite Oberfläche S2 auf, die einander gegenüber liegen. Das bereichsunterteilte Substrat A10 weist eine Vielzahl an Gräben 31a auf, welche das Substrat 30 von der ersten Oberfläche S1 zu der zweiten Oberfläche S2 durchdringen. Das Substrat 30 ist in eine Vielzahl an Teilbereichen Ce unterteilt. Auf einer Seitenwand eines jeden der Teilbereiche Ce, die durch die Gräben 31a bereitgestellt werden, ist von einem an die erste Oberfläche S1 angrenzenden Abschnitt zu einem an die zweite Oberfläche S2 angrenzenden Abschnitt eine leitfähige Schicht 35 angeordnet. Die leitfähige Schicht 35 weist eine elektrische Leitfähigkeit auf, die höher ist als die elektrische Leitfähigkeit des Substrats 30. Durch die leitfähige Schicht 35 ist der Graben 31a mit einem isolierenden Element 31b gefüllt. Jeder der Teilbereiche Ce, auf dem die leitfähige Schicht 35 von dem an die erste Oberfläche S1 angrenzenden Bereich zu dem an die zweite Oberfläche S2 angrenzenden Bereich angeordnet ist, kann als ein ableitender Bereich in einem Halbleiterbauelement, das das bereichsunterteilte Substrat A10 als ein Decksubstrat verwendet, verwendet werden.
  • In dem in 1A und 1B aufgezeigten bereichsunterteilten Substrat A10 ist das Substrat 30 durch die Gräben 31a in die Teilbereiche Ce unterteilt und ist die leitfähige Schicht 35 mit einer elektrischen Leitfähigkeit, die höher ist als die elektrische Leitfähigkeit des Substrats 30, auf der Seitenwand eines jeden der Teilbereiche Ce von dem an die erste Oberfläche S1 angrenzenden Abschnitt zu dem an die zweite Oberfläche S2 angrenzenden Abschnitt angeordnet. Wenn somit ein vorbestimmter der Teilbereiche Ce als der ableitende Bereich verwendet wird, kann die leitfähige Schicht 35 als ein Hauptstromkanal verwendet werden, wobei der Widerstand des ableitenden Bereichs verringert werden kann im Vergleich mit dem herkömmlichen unterteilten Substrat, das in 48 aufgezeigt ist.
  • In dem bereichsunterteilten Substrat A10 in 1A und 1B ist das Substrat 30 aus einkristallinem Silizium hergestellt. Da jedoch die leitfähige Schicht 35, die auf der Seitenwand der Teilbereiche Ce ausgebildet ist, als ein Hauptstromkanal in dem bereichsunterteilten Substrat A10 fungieren kann, kann das Substrat 30 auch aus polykristallinem Silizium hergestellt sein. Sogar wenn das Substrat 30 aus einem isolierenden Material hergestellt ist, können die Teilbereiche Ce, auf welchen die leitfähige Schicht 35 ausgebildet ist, als die ableitenden Bereiche verwendet werden.
  • Wenn das Substrat 30 aus einkristallinem Silizium hergestellt ist, kann der Graben 31a auf einfache Weise bei niedrigen Kosten bereitgestellt werden. Auch wenn das Substrat 30 aus einkristallinem Silizium mit einem hohen spezifischen Widerstand hergestellt ist, kann der Widerstand in einem Fall, bei dem die Teilbereiche Ce als ableitende Bereiche verwendet werden, verringert werden, da die leitfähige Schicht 35 auf den Seitenwänden der Teilbereiche Ce ausgebildet ist. Mit anderen Worten, auch wenn das Substrat 30 aus einkristallinem Silizium mit einer geringen Verunreinigungskonzentration (Dotierungskonzentration) und einem hohen spezifischen Widerstand hergestellt ist, können die Teilbereiche Ce, auf welchen die leitfähige Schicht 35 ausgebildet ist, als ableitende Bereiche mit einem niedrigen Widerstand fungieren.
  • Wenn die leitfähige Schicht 35 als Hauptstromkanäle der ableitenden Bereiche des bereichsunterteilten Substrats A10 in 1A und 1B verwendet wird, ist es bevorzugt, dass die leitfähige Schicht 35 eine hohe elektrische Leitfähigkeit aufweist. Solange die leitfähige Schicht 35 aus einem Material hergestellt ist, das eine höhere elektrische Leitfähigkeit aufweist als die elektrische Leitfähigkeit des Substrats, kann der Widerstand verringert werden. Somit kann ein Material der leitfähigen Schicht 35 aus Materialien ausgewählt werden, die leicht mit dem Material des Substrats 30 verbunden werden können. Die leitfähige Schicht 35 kann beispielsweise eine Metallschicht, eine Siliziumschicht mit einer hohen Verunreinigungskonzentration, eine Metallsilizidschicht oder ein laminierter Körper aus den oben beschriebenen Schichten sein. Die Metallschicht kann hergestellt sein aus Metall mit einer hohen Leitfähigkeit wie beispielsweise Aluminium (Al). Die Siliziumschicht und die Metallsilizidschicht können auf einfache Weise mit dem Silizium verbunden werden. Die Metallsilizidschicht kann ausgebildet werden durch Umsetzen von Metall wie Wolfram (W), Titan (Ti) und Platin (Pt) mit Silizium. Die Dicke der leitfähigen Schicht 35 kann optional eingestellt werden. Wenn beispielsweise die leitfähige Schicht 35 eine große Dicke aufweist, kann der Widerstand verringert werden. Wenn die leitfähige Schicht 35 eine geringe Dicke aufweist, kann eine auf die Umgebung ausgeübte Belastung verringert werden.
  • Das isolierende Element 31b kann aus Siliziumoxid (SiO2) hergestellt sein, welches üblicherweise zur Herstellung von Halbleitern verwendet wird. Wenn wie in 1B aufgezeigt die Gräben 31a von Abschnitten angrenzend an die erste Oberfläche S1 zu Abschnitten angrenzend an die zweite Oberfläche S2 mit dem isolierenden Element 31b gefüllt sind, kann die Festigkeit des bereichsunterteilten Substrats A10 sichergestellt werden. Um eine Parasitärkapazität einer durch das isolierende Element 31b bereitgestellten dielektrischen Schicht zu verringern, kann lediglich ein Teil der Gräben 31a angrenzend an die erste Oberfläche S1 oder ein Teil der Gräben 31a angrenzend an die zweite Oberfläche S2 mit dem isolierenden Element 31b gefüllt werden.
  • In dem bereichsunterteilten Substrat A10 ist das Substrat 30 durch die Gräben 31a, welche das Substrat 30 durchdringen, in die Teilbereiche Ce unterteilt und können die Teilbereiche Ce als die ableitenden Bereiche verwendet werden. Der Widerstand in dem Fall, bei dem die Teilbereiche Ce als die ableitenden Bereiche verwendet werden, kann verringert werden im Vergleich mit dem üblichen bereichsunterteilten Substrat (dem Decksubstrat C1), welches in 48 aufgezeigt ist. Darüber hinaus kann ein beliebiges Substratmaterial verwendet werden, ausgewählt aus leitfähigem Material, Halbleitermaterial und isolierendem Material, und kann eine Einschränkung der Anwendung des bereichsunterteilten Substrats A10 reduziert werden.
  • Unter Bezug auf 2A bis 3C wird ein Verfahren zur Herstellung des in 1 aufgezeigten bereichsunterteilten Substrats A10 beschrieben.
  • Während des in 2A gezeigten Arbeitsschrittes wird zuerst ein Primärsubstrat 30a hergestellt, welches das Substrat 30 bereitstellt. An einem Abschnitt des Primärsubstrats 30a angrenzend an eine erste Oberfläche S1 wird eine Vielzahl an primären Gräben 31aa bereitgestellt, welche die Gräben 31a bereitstellen. Die primären Gräben 31aa weisen eine vorbestimmte Tiefe auf und durchdringen nicht das Primärsubstrat 30a. Als das Primärsubstrat 30a kann beispielsweise ein einkristallines Siliziumsubstrat vom n+-Typ mit der Kristallorientierung (100) verwendet werden, das eine hohe Konzentration an Arsen (As) oder Phosphor (P) aufweist und einen spezifischen Widerstand von 0,001 Ωcm bis 1 Ωcm aufweist. Die primären Gräben 31aa weisen eine vorbestimmte Tiefe von 10 μm bis 500 μm auf.
  • Während des in 2B gezeigten Arbeitsschritts wird auf der gesamten Fläche der ersten Oberflächenseite eine primäre leitfähige Schicht 35a ausgebildet, welche die leitfähige Schicht 35 bereitstellt, um so Seitenwände der primären Gräben 31aa zu bedecken. Die primäre leitfähige Schicht 35 ist eine Metallschicht, die beispielsweise aus Aluminium (Al), Gold (Au) oder Wolfram (W) hergestellt ist und ausgebildet wird durch Abscheidung aus der Dampfphase, Sputtern oder CVD. Die primäre leitfähige Schicht 35 weist eine Dicke von 0,1 μm bis 2 μm auf.
  • Während des in 2C gezeigten Arbeitsschritts wird auf der gesamten Fläche der ersten Oberflächenseite ein primäres isolierendes Element 31ba abgeschieden, welches das isolierende Element 31b bereitstellt, und werden die primären Gräben 31aa durch die primäre leitfähige Schicht 35a mit dem primären isolierenden Element 31ba gefüllt. Das primäre isolierende Element 31ba ist beispielsweise hergestellt aus Siliziumoxid (SiO2). Das isolierende Element 31ba wird beispielsweise durch Abscheidung aus der Dampfphase, Sputtern oder CVD gebildet. In einem Fall, bei dem es notwendig ist, dass in dem bereichsunterteilten Substrat A10 eine Parasitärkapazität aufgrund des isolierenden Elements 31b verringert werden soll, kann das primäre isolierende Element 31ba auch hergestellt werden aus FSG (SiOF) oder kohlenstoffhaltigem SiO2 (SiOC) mit einer niedrigen Dielektrizitätskonstante (relativen Permittivität). Das primäre isolierende Element 31ba kann auch eine laminierte Schicht sein aus SiO2-Schicht und einer von einer FSG-Schicht und einer kohlenstoffhaltigen SiO2-Schicht.
  • Während des in 3A gezeigten Arbeitsschritts werden das primäre isolierende Element 31ba und die primäre leitfähige Schicht 35a von der ersten Oberflächenseite her so geschliffen oder poliert, dass das Primärsubstrat 30a freigelegt wird. Die freiliegende Oberfläche des Primärsubstrats 30a stellt die erste Oberfläche S1 des Substrats 30 in dem bereichsunterteilten Substrat A10 bereit. Das primäre isolierende Element 31ba kann beispielsweise durch chemisch-mechanisches Polieren (CMP) unter Verwendung der auf der ersten Oberfläche S1 des Primärsubstrats 30a ausgebildeten primären leitfähigen Schicht 35 als einem Stopper entfernt werden. Die primäre leitfähige Schicht 35a auf dem Primärsubstrat 30a kann dann durch Ätzen entfernt werden, so dass die primäre leitfähige Schicht 35a in den primären Gräben 31aa verbleibt.
  • Während des in 3B gezeigten Arbeitsschritts wird das in 3A aufgezeigte Primärsubstrat 30a umgedreht. Das Primärsubstrat 30a wird von einer zweiten Oberflächenseite aus abgeschliffen, um die zweite Oberfläche S2 des Substrats 30 in dem bereichsunterteilten Substrat A10 bereitzustellen. Nach einer groben Entfernung der zweiten Oberflächenseite des Primärsubstrats 30a durch Schleifen oder Ätzen wird die zweite Oberflächenseite des Primärsubstrats 30a beispielsweise durch CMP unter Verwendung der primären leitfähigen Schicht 35a als einem Stopper entfernt.
  • Während des in 3C gezeigten Arbeitsschritts wird die primäre leitfähige Schicht 35a, die auf der zweiten Oberflächenseite des primären isolierenden Elements 31ba ausgebildet ist, durch beispielsweise Ätzen entfernt, so dass das primäre isolierende Element 31ba freiliegt. Demgemäß stellt das primäre isolierende Element 31ba das isolierende Element 31b in dem bereichsunterteilten Substrat A10 zur Verfügung. Darüber hinaus stellt die primäre leitfähige Schicht 35a, die in den primären Gräben 31aa verbleibt, die leitfähige Schicht 35 in dem bereichsunterteilten Substrat A10 zur Verfügung.
  • Durch die oben beschriebenen Arbeitsschritte kann das in 1 aufgezeigte bereichsunterteilte Substrat A10 hergestellt werden.
  • Bei dem in 2A bis 3C aufgezeigten Herstellungsverfahren wird als die leitfähige Schicht 35 eine Metallschicht ausgebildet, die beispielsweise aus Aluminium (Al), Gold (Au) oder Wolfram (W) hergestellt ist. Die leitfähige Schicht 35 kann auch aus Kohlenstoffnanoröhren (CNT) oder Graphen hergestellt sein.
  • Unter Bezug auf 4A bis 5B wird ein Verfahren zur Herstellung des bereichsunterteilten Substrats A10 in dem Fall beschrieben, bei dem als die leitfähige Schicht 35 CNT ausgebildet wird.
  • Während des in 4A gezeigten Arbeitsschritts wird ein Primärsubstrat 30a hergestellt, das das Substrat 30 bereitstellt. An einem Abschnitt des Primärsubstrats 30a angrenzend an eine erste Oberfläche S1 wird eine Vielzahl an primären Gräben 31aa bereitgestellt, welche die Gräben 31a bereitstellen. Dann wird an den dem Boden zugewandten Rändern der Seitenwände der primären Gräben 31aa ein katalytisches Metall 35ba ausgebildet, das zu einem Keim für ein Kristallwachstum von CNT wird. Als das katalytische Metall 35ba können beispielsweise feine Teilchen mit einer Teilchengröße von wenigen bis wenigen Dutzend an nm verwendet werden, die aus Eisen (Fe), Cobalt (Co) oder Nickel (Ni) hergestellt sind. Die feinen Teilchen des katalytischen Metalls 35ba werden in einem Lösungsmittel wie Alkohol dispergiert, und die flüssige Dispersion wird selektiv so injiziert, dass das katalytische Metall 35ba linear an den dem Boden zugewandten Rändern der Seitenwände der primären Gräben 31aa ausgebildet wird.
  • Während des in 4B gezeigten Arbeitsschritts lässt man an den Seitenwänden der primären Gräben 31aa unter Verwendung des katalytischen Metalls 35ba als Keime CNT 35b wachsen. Die CNT 35b werden gebildet durch Einleiten von Gas wie Wasserstoffgas oder Ammoniak mit einem Kohlenstoff liefernden Gas wie Methan, Ethylen, Acetylen, Benzol und Umsetzen der Gase an der Oberfläche des Primärsubstrats 30a durch beispielsweise thermische CVD oder Plasma-CVD. Die CNT 35b wachsen bevorzugt ausgehend von dem katalytischen Metall 35ba als den Keimen des Kristallwachstums. Durch Anlegen eines elektrischen Felds an das Primärsubstrat 30a in der vertikalen Richtung können die CNT 35b entlang den Seitenwänden der primären Gräben 31aa wachsen. Die CNT 35b können in einer Linie entlang den Seitenwänden der primären Gräben 31aa angeordnet werden. Die CNT 35b können nicht nur in einer einzelnen Schicht ausgebildet werden, sondern können auch in mehreren Lagen ausgebildet werden, indem die Größe des katalytischen Metalls 35ba festgelegt wird. In der obigen Beschreibung wird das Herstellungsverfahren der CNT 35 entlang den Seitenwänden der primären Gräben 31aa beschrieben. Durch ein vergleichbares Verfahren kann eine aus Graphen hergestellte leitfähige Schicht 35 ausgebildet werden.
  • Während des in 4C gezeigten Arbeitsschritts wird das isolierende Element 31ba auf der gesamten Fläche des Primärsubstrats 30a abgeschieden und werden die primären Gräben 31aa durch die CNT 35b mit dem isolierenden Element 31ba gefüllt.
  • Während des in 5A gezeigten Arbeitsschritts werden das primäre isolierende Element 31ba und die CNT 35b so von der ersten Oberflächenseite abgeschliffen, dass das Primärsubstrat 30a auf eine zu dem in 3A aufgezeigten Arbeitsschritt ähnliche Weise freigelegt wird. Die freigelegte Oberfläche des Primärsubstrats 30a stellt die erste Oberfläche S1 des Substrats 30 in dem bereichsunterteilten Substrat A10 bereit.
  • Während des in 5B gezeigten Arbeitsschritts wird das in 5A aufgezeigte Primärsubstrat 30a umgedreht und wird das Primärsubstrat 30a von einer zweiten Oberflächenseite her geschliffen. Demgemäß stellt die zweite Oberfläche S2 des Primärsubstrats 30a die zweite Oberfläche S2 des Substrats 30 zur Verfügung, wird das erste isolierende Element 31ba zu der zweiten Oberflächenseite hin freigelegt und werden die leitfähige Schicht 35 und das isolierende Element 31b ausgebildet.
  • Durch die oben beschriebenen Arbeitsschritte können das bereichsunterteilte Substrat A10 einschließlich der leitfähigen Schicht 35, die aus CNT hergestellt ist, ausgebildet werden.
  • Zweite Ausführungsform
  • Unter Bezug auf 6A und 6B wird ein Halbleiterbauelement 100 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 100 umfasst ein Basissubstrat B3 und ein Decksubstrat, das ein bereichsunterteiltes Substrat A11 einschließt.
  • Das Basissubstrat B3 ist ein Silizium-auf-Isolator-Substrat (silicon-on-insulator (SOI) substrate) mit einer vergrabenen Oxidschicht 20, einer SOI-Schicht 21 und einem Trägersubstrat 22. Die vergrabene Oxidschicht 20 ist zwischen der SOI-Schicht 21 und dem Trägersubstrat 22 angeordnet. An einem Oberflächenabschnitt des Basissubstrats B3 wird eine Vielzahl an Halbleiterbasisbereichen Bs ausgebildet, die voneinander isoliert sind. Die Halbleiterbasisbereiche Bs des Halbleiterbauelements 100 werden bereitgestellt durch die SOI-Schicht 21, die isoliert ist von der Umgebung durch Gräben 23, welche die vergrabene Oxidschicht 20 erreichen. Das Basissubstrat B3 besitzt einen vorbestimmten Bereich R1. Auf den Halbleiterbasisbereichen Bs in dem vorbestimmten Bereich R1 werden aus einer leitfähigen Schicht 50 vorstehende Abschnitte T1 ausgebildet. Die leitfähige Schicht 50 kann aus polykristallinem Silizium oder Metall hergestellt sein. In einem Fall, wo das Basissubstrat B3 und das bereichsunterteilte Substrat A11 miteinander durch ein Gold(Au)-zu-Silizium(Si)-eutektisches Bondieren verbunden sind, ist die leitfähige Schicht 50 aus einer Gold-Silizium-Legierung hergestellt. Die vorstehenden Abschnitte T1 können bereitgestellt werden durch Ausbilden der leitfähigen Schicht 50 auf den Halbleiterbasisbereichen Bs, wie in 6B aufgezeigt. Alternativ dazu können die vorstehenden Abschnitte T1 auch bereitgestellt werden durch Bearbeiten der Oberflächen der Halbleiterbasisbereiche Bs, die aus einkristallinem Silizium hergestellt sind, so dass diese vorstehende Abschnitte aufweisen. Das Basissubstrat B3 umfasst eine Kontaktschicht 51, welche den Halbleiterbasisbereich Bs und die vergrabene Oxidschicht 20 bis zu dem Trägersubstrat 22 durchdringt. Die Kontaktschicht 51 wird zum elektrischen Koppeln des Trägersubstrats 22 von einer Oberflächenseite der SOI-Schicht 21 bereitgestellt. Die Kontaktschicht 51 ist hergestellt aus beispielsweise polykristallinem Silizium. Die Kontaktschicht 51 kann verwendet werden zum Fixieren eines elektrischen Potenzials auf dem Trägersubstrat 22.
  • Das Halbleiterbauelement 100 umfasst ein Sensorelement zum Erfassen einer dynamischen Größe unter Verwendung der Trägheitskraft. Die Halbleiterbasisbereiche Bs konfigurieren das Sensorelement zum Erfassen einer dynamischen Größe zum Erfassen einer dynamischen Größe wie einer Beschleunigung und einer Winkelgeschwindigkeit. Die Halbleiterbasisbereiche Bs umfassen einen beweglichen Halbleiterbereich Bs1 und einen fixierten Halbleiterbereich Bs2. Der bewegliche Halbleiterbereich Bs1 wird ausgebildet durch Behandeln eines Teils der vergrabenen Oxidschicht 20 mit einem Opferschichtätzen. Der bewegliche Halbleiterbereich Bs1 umfasst eine bewegliche Elektrode Em. Der fixierte Halbleiterbereich Bs2 umfasst eine fixierte Elektrode Es, die gegenüberliegend der beweglichen Elektrode Ein angeordnet ist. Die beiden beweglichen Halbleiterbereiche Bs1 in der Querschnittsansicht in 6B sind verbunden und in einer planaren Struktur integriert. Darüber hinaus sind die beiden fixierten Halbleiterbereiche Bs2 in der Querschnittsansicht in 6B verbunden und in der planaren Struktur integriert. In dem Halbleiterbauelement 100 wird an gegenüberliegenden Oberflächen der beweglichen Elektrode Ein und der fixierten Elektrode Es eine Kapazität erzeugt. Gemäß einer dynamischen Größe, die auf das Halbleiterbauelement 100 angewendet wird, wird die bewegliche Elektrode Ein in einer senkrechten Richtung versetzt. Das Halbleiterbauelement 100 erfasst eine Änderung der Kapazität, um die dynamische Größe, die auf das Halbleiterbauelement 100 angewendet wurde, zu erfassen. In einem Bereich des Basissubstrats B3, der von dem vorbestimmten Bereich R1 verschieden ist, können ein anderes Element oder ein anderer Schaltkreis ausgebildet sein.
  • Das bereichsunterteilte Substrat A11, das in dem Halbleiterbauelement 100 als ein Decksubstrat fungiert, umfasst ein Substrat 30, das aus einkristallinem Silizium hergestellt ist. Das Substrat 30 ist durch Gräben 31a, welche das Substrat 30 durchdringen, in eine Vielzahl an Teilbereichen Ce unterteilt. An einer Seitenwand eines jeden der Teilbereiche Ce, welche durch die Gräben 31a bereitgestellt werden, ist eine leitfähige Schicht 35 angeordnet. Die leitfähige Schicht 35 weist eine elektrische Leitfähigkeit auf, die höher ist als die elektrische Leitfähigkeit des Substrats 30. Das bereichsunterteilte Substrat A11 umfasst ferner eine Oberflächenschutzschicht 33, die aus Siliziumoxid (SiO2) hergestellt ist, Drähte und Elektrodenkontaktflächen (Elektrodenpads) 34, die aus beispielsweise Aluminium (Al) hergestellt sind.
  • In dem in 6B gezeigten Halbleiterbauelement 100 ist eine flache Oberfläche des bereichsunterteilten Substrats A11 mit den vorstehenden Abschnitten T1 des Basissubstrats B3 bondiert, um so eine Verbindungsfläche D1 bereitzustellen. Die vorstehenden Abschnitte T1 umfassen einen ringförmigen vorstehenden Abschnitt T1c, so dass die Verbindungsfläche D1 des Basissubstrats B3 und des bereichsunterteilten Substrats A11 in dem vorbestimmten Bereich R1 des Basissubstrats B3 eine Ringform aufweist. Die vorstehenden Abschnitte T1 umfassen ferner einen vorstehenden Abschnitt T1a, der auf dem beweglichen Halbleiterbereich Bs1 angeordnet ist, und einen vorstehenden Abschnitt T1b, der auf dem fixierten Halbleiterbereich Bs2 angeordnet ist. Durch Bondieren des Basissubstrats B3 und des bereichsunterteilten Substrats A11 wird ein zwischen einer Oberfläche des vorbestimmten Bereichs R1 des Basissubstrats B3 und der Oberfläche des bereichsunterteilten Substrats A11 bereitgestellter Zwischenraum in einem Hochvakuumzustand versiegelt. Darüber hinaus wird durch Bondieren des Basissubstrats B3 und des bereichsunterteilten Substrats A11 der ableitende Bereich Ce1 elektrisch mit dem beweglichen Halbleiterbereich Bs1 durch den vorstehenden Abschnitt T1a gekoppelt und wird der ableitende Bereich Ce2 durch den vorstehenden Abschnitt T1b mit dem fixierten Halbleiterbereich Bs2 elektrisch gekoppelt. Auf den Elektrodenkontaktflächen 34 des Halbleiterbauelements 100 können Drähte direkt bondiert werden. Alternativ dazu kann je nach Notwendigkeit eine Passivierungsschicht ausgebildet werden und kann eine Ball-Bonding-Verbindungsstruktur wie ein Flip-Chip-Bump ausgebildet werden. In diesem Fall kann je nach Notwendigkeit ein Dummy-Bump ausgebildet werden, um das Spannungsgleichgewicht herzustellen.
  • In dem Halbleiterbauelement 100 ist das bereichsunterteilte Substrat A11 an das Basissubstrat B3, das als eine abdichtende Kappe zum Schutz des in dem vorbestimmten Bereich R1 des Oberflächenabschnitts des Basissubstrats B3 ausgebildeten Sensorelements zum Erfassen einer dynamischen Größe fungiert, gebunden. In dem bereichsunterteilten Substrat A11 sind die voneinander isolierten Teilbereiche Ce ausgebildet. Die Teilbereiche Ce umfassen die ableitenden Bereiche Ce1 und Ce2. Die ableitenden Bereiche Ce1 und Ce2 sind mit dem beweglichen Halbleiterbereich Bs1 bzw. dem fixierten Halbleiterbereich Bs2 elektrisch gekoppelt.
  • In dem Halbleiterbauelement 100, welches das bereichsunterteilte Substrat A11 als das Decksubstrat verwendet, ist die leitfähige Schicht 35, welche eine elektrische Leitfähigkeit aufweist, die höher als die elektrische Leitfähigkeit des Substrats 30, an den Seitenwänden der durch die Gräben 31a unterteilten Teilbereiche Ce angeordnet. Somit können die Widerstände der ableitenden Bereiche Ce1 und Ce2 verringert werden.
  • Es wird nachfolgend ein Verfahren zur Herstellung des Halbleiterbauelements 100 beschrieben.
  • Als Erstes wird unter Bezug auf 7A bis 7D ein Verfahren zur Herstellung des Basissubstrats B3 in dem Halbleiterbauelement 100 beschrieben.
  • Während des in 7A gezeigten Arbeitsschritts wird ein SOI-Substrat B3a hergestellt. Das SOI-Substrat B3a umfasst das Trägersubstrat 22, die vergrabene Oxidschicht 20 und die SOI-Schicht 21, welche in dieser Reihenfolge gestapelt vorliegen. Das SOI-Substrat B3a kann beispielsweise durch eine Substratbondierungstechnik ausgebildet werden. Die vergrabene Oxidschicht 20 ist aus Siliziumoxid (SiO2) hergestellt und das Trägersubstrat 22 ist ein einkristallines Siliziumsubstrat mit einem spezifischen Widerstand von 0,001 Ωcm bis 1 Ωcm. Die SOI-Schicht 21 ist eine einkristalline Siliziumschicht, welche Arsen (As) oder Phosphor (P) einschließt und einen spezifischen Widerstand von 0,001 Ωcm bis 1 Ωcm aufweist. Die SOI-Schicht 21 weist eine Dicke von 1 μm bis 50 μm auf. In dem Halbleiterbauelement 100, das den Sensor zum Erfassen einer dynamischen Größe einschließt, werden die SOI-Schicht 21 und das Trägersubstrat 22 ausgebildet durch Bondieren von einkristallinen Siliziumsubstraten vom n+-Typ mit hoher Verunreinigungskonzentration, und die Dicke der SOI-Schicht 21 beträgt von 10 μm bis 20 μm. Wenn ein Teil der Halbleiterbasisbereiche Bs als der bewegliche Halbleiterbereich Bs1 und der fixierte Halbleiterbereich Bs2 verwendet wird, ist es bevorzugt, dass die SOI-Schicht 21 eine hohe Verunreinigungskonzentration aufweist, das heißt, der spezifische Widerstand der SOI-Schicht 21 ist gering. In obiger Beschreibung sind die Verunreinigungen (Dotierungen) vom n+-Typ. Die Verunreinigungen (Dotierungen) können auch vom p+-Typ sein, wie Bor (B).
  • Während des in 7B gezeigten Arbeitsschritts werden die Gräben 23, welche die vergrabene Oxidschicht 20 erreichen, durch Fotolithografie und Ätzen bereitgestellt. Die Gräben 23 weisen Seitenwände auf, die im Wesentlichen senkrecht zu der Oberfläche der SOI-Schicht 21 sind. Demgemäß wird die SOI-Schicht 21 unterteilt und werden auf einem Oberflächenabschnitt des SOI-Substrats B3a die Halbleiterbasisbereiche Bs isoliert von der Umgebung ausgebildet.
  • Während des in 7C gezeigten Arbeitsschritts wird ein Teil der vergrabenen Oxidschicht 20, die aus SiO2 hergestellt ist, durch Ätzen mit Fluorwasserstoffgas (HF-Gas) durch die Gräben 23 entfernt und werden der bewegliche Halbleiterbereich Bs1 mit der beweglichen Elektrode Ein und der fixierte Halbleiterbereich Bs2 mit der fixierten Elektrode Es ausgebildet. Die vergrabene Oxidschicht 20, die unter einem Abschnitt des beweglichen Halbleiterbereichs Bs1 lokalisiert ist, an welchem die bewegliche Elektrode Ein ausgebildet ist, wird, wie in 7C aufgezeigt, vollständig entfernt.
  • Während des in 7D gezeigten Arbeitsschritts wird ein Graben bereitgestellt, welcher die vergrabene Oxidschicht 20 und die SOI-Schicht 21 durchdringt, und wird der Graben mit beispielsweise polykristallinem Silizium gefüllt, um die Kontaktschicht 51 auszubilden. Danach wird die leitfähige Schicht zur Ausbildung der vorstehenden Abschnitte T1 ausgebildet. Die leitfähige Schicht ist aus beispielsweise Gold (Au) hergestellt. Die Kontaktschicht 51 und die leitfähige Schicht 50 können auch durch Fotolithografie und Ätzen oder Maskenabscheidung vor Ausbildung einer Sensorstruktur ausgebildet werden, wie in 7B und 7C aufgezeigt.
  • Durch die in 7A bis 7D aufgezeigten, oben beschriebenen Arbeitsschritte kann das Basissubstrat B3 in dem Halbleiterbauelement 100 ausgebildet werden. Die vorstehenden Abschnitte können auch auf dem Decksubstrat anstelle des Basissubstrats ausgebildet werden, und die vorstehenden Abschnitte können auch auf sowohl dem Basissubstrat als auch dem Decksubstrat ausgebildet werden.
  • Als Nächstes wird unter Bezug auf 8A und 8B ein Verfahren zur Herstellung des Decksubstrats unter Verwendung des bereichsunterteilten Substrats A11 beschrieben.
  • Während des in 8A gezeigten Arbeitsschritts wird das bereichsunterteilte Substrat A11 vergleichbar zu dem bereichsunterteilten Substrat A10 ausgebildet durch Arbeitsschritte, die vergleichbar sind mit den unter Bezug auf 2A bis 3C beschriebenen Arbeitsschritten.
  • Während des in 8B gezeigten Arbeitsschritts wird auf einer Oberfläche des bereichsunterteilten Substrats A11 durch beispielsweise CVD die Oberflächenschutzschicht 33, die aus beispielsweise Siliziumoxid (SiO2) hergestellt ist, ausgebildet. Als Nächstes werden an vorbestimmten Positionen Kontaktlöcher bereitgestellt, wird eine aus Aluminium (Al) hergestellte Schicht auf der gesamten Fläche ausgebildet und wird durch Fotolithografie und Ätzen ein Bemusterungsarbeitsschritt durchgeführt. Demgemäß werden die Drähte und die Elektrodenkontaktflächen 34 ausgebildet.
  • Durch die in 8A und 8B gezeigten, oben beschriebenen Arbeitsschritte kann das Decksubstrat, welches das bereichsunterteilte Substrat A11 einschließt, ausgebildet werden.
  • Unter Bezug auf 9A und 9B wird ein Verfahren zum Bondieren des Basissubstrats B3 und des Decksubstrats, welches das bereichsunterteilte Substrat A11 einschließt, beschrieben.
  • Während des in 9A gezeigten Arbeitsschritts wird das Decksubstrat, welches das bereichsunterteilte Substrat A11 einschließt, so positioniert, dass es dem vorbestimmten Bereich R1 des Basissubstrats B3, in welchem das Sensorelement zum Erfassen einer dynamischen Größe ausgebildet ist, gegenüberliegt, und wird das Decksubstrat auf das Basissubstrat B3 gestapelt.
  • Während des in 9B gezeigten Arbeitsschritts wird das Decksubstrat, welches das bereichsunterteilte Substrat A11 einschließt, an das Basissubstrat B3 bondiert. Das Bondieren des Decksubstrats und des Basissubstrats B3 kann beispielsweise durchgeführt werden durch ein Gold(Au)-zu-Silizium(Si)-eutektisches Bondieren. In dem Au-zu-Si-eutektischen Bondieren wird eine Au-Schicht als Vorschicht der leitfähigen Schicht 50 ausgebildet und wird in einem Inertgas wie Stickstoffgas (N2-Gas) eine eutektische Reaktion verursacht, so dass das Decksubstrat an das Basissubstrat B3 bondiert wird. Durch das Bondieren unter Verwendung des Au-zu-Si-eutektischen Bondierens können das Basissubstrat B3 und das Decksubstrat, welches das bereichsunterteilte Substrat A11 einschließt, an der Verbindungsfläche D1 fest miteinander bondiert werden, während die Leitfähigkeit sichergestellt ist. Darüber hinaus kann der Zwischenraum, der zwischen dem vorbestimmten Bereich R1 des Basissubstrats B3 und dem bereichsunterteilten Substrat A11 bereitgestellt ist und die Gräben 23 einschließt, vollständig versiegelt werden. Durch festes Bondieren des Basissubstrats und des Decksubstrats, welches das bereichsunterteilte Substrat A11 einschließt, wird darüber hinaus der ableitende Bereich Ce1 elektrisch mit dem beweglichen Halbleiterbereich Bs1 gekoppelt und wird der ableitende Bereich Ce2 elektrisch mit dem fixierten Halbleiterbereich Bs2 gekoppelt. Damit kann ein Signaloutput des Sensorelements zum Erfassen einer dynamischen Größe, der in dem Basissubstrat B3 ausgebildet ist, von den Elektrodenkontaktflächen 34, die auf der Oberfläche des Decksubstrats ausgebildet sind, nach außerhalb des Halbleiterbauelements 100 abgeleitet werden.
  • Wenn sowohl die SOI-Schicht 21 in dem Basissubstrat B3 als auch das Substrat 30 in dem bereichsunterteilten Substrat A11 aus Silizium (Si) hergestellt sind, ist das Bondieren des Basissubstrats B3 und des Decksubstrats nicht auf das Au-zu-Si-eutektische Bondieren beschränkt und kann auch ein Si-zu-Si-Direktbondieren sein. Alternativ dazu kann auf jeder der bondierten Oberflächen eines Decksubstrats und eines Basissubstrats eine Aluminiumschicht ausgebildet werden, kann auf mindestens eine der Aluminiumschichten eine Germaniumschicht gestapelt werden und können das Basissubstrat und das Decksubstrat bondiert werden durch ein Aluminium(Al)-zu-Germanium(Ge)-eutektisches Metall. Es können auch andere eutektische Metalle verwendet werden. Alternativ dazu können das Decksubstrat und das Basissubstrat auch bondiert werden unter Verwendung eines leitfähigen Klebstoffs wie einer Silberpaste (Ag-Paste). Der leitfähige Klebstoff kann auch verwendet werden, wenn das Basissubstrat und das Decksubstrat aus einem von Silizium (Si) verschiedenen Material hergestellt sind.
  • Durch die in 9A und 9B gezeigten, oben beschriebenen Arbeitsschritte kann das in 6A und 6B aufgezeigte Halbleiterbauelement 100 ausgebildet werden. Wenn ein tatsächliches Halbleiterbauelement 100 hergestellt wird, werden das Basissubstrat B3 und das Decksubstrat, welches das bereichsunterteilte Substrat A11 einschließt, in einem Waferzustand miteinander bondiert. Der bondierte Wafer wird dann in eine Vielzahl an Chips zerteilt, wobei jeder das Halbleiterbauelement 100 einschließt.
  • Dritte Ausführungsform
  • Unter Bezug auf 10 und 11 wird ein Halbleiterbauelement 101 gemäß einer dritten Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 101 umfasst ein Basissubstrat B4 und ein Decksubstrat, welches ein bereichsunterteiltes Substrat A12 einschließt. Wenn das bereichsunterteilte Substrat A12 an das Basissubstrat B4 bondiert ist, wird das bereichsunterteilte Substrat A12 bezogen auf das Basissubstrat B4 wie in 11 aufgezeigt positioniert.
  • In dem Halbleiterbauelement 101 weist das Basissubstrat B4 auf einer Oberfläche davon keine aus der leitfähigen Schicht 50 hergestellten vorstehenden Abschnitte T1 auf. Somit ist die Oberfläche des Basissubstrats B4 gegenüberliegend zu dem bereichsunterteilten Substrat A12, welche eine Verbindungsfläche D2 des Basissubstrats B4 in Bezug auf das bereichsunterteilte Substrat A12 ist, eine flache Oberfläche der SOI-Schicht 21. Andererseits weist das bereichsunterteilte Substrat A12 eine Vielzahl an Vertiefungsabschnitten 32 an Abschnitten auf, die einem vorbestimmten Bereich R1 des Basissubstrats B4 gegenüber liegen, in welchem ein Sensorelement zum Erfassen einer dynamischen Größe ausgebildet ist. Mit anderen Worten, das bereichsunterteilte Substrat A12 weist eine Vielzahl an vorstehenden Abschnitten T2 um die Vertiefungsabschnitte 32 auf. Die Verbindungsflächen D2 des bereichsunterteilten Substrats A12 sind Oberflächen der vorstehenden Abschnitte T2, die auf einer Oberfläche des Substrats 30, das aus einkristallinem Silizium hergestellt ist, ausgebildet sind. Somit ist ein Bondieren des Basissubstrats B4 und des bereichsunterteilten Substrats A12 in dem Halbleiterbauelement 101 ein Silizium(Si)-zu-Silizium(Si)-Bondieren.
  • Da das Bondieren des Basissubstrats B4 und des bereichsunterteilten Substrats A12 das Si-zu-Si-Bondieren ist, kann ein Si-Direktbondieren durchgeführt werden. Das Si-Direktbondieren kann durchgeführt werden bei einer hohen Temperatur von 800°C bis 1200°C oder bei einer geringen Temperatur von Raumtemperatur bis 450°C. Wenn der Sensor zum Erfassen einer dynamischen Größe, der kleine Signalgrößen verarbeitet, in dem Halbleiterbauelement 101 ausgebildet wird, wird eine Änderung der Kapazität aufgrund einer Änderung eines Abstands zwischen der beweglichen Elektrode und der fixierten Elektrode Es als ein Signal zum Erfassen einer Beschleunigung oder einer Winkelgeschwindigkeit verwendet. Um somit ein Element zum Erfassen einer dynamischen Größe mit einer hohen Genauigkeit herzustellen, ist es erforderlich, die thermische Spannung zu verringern, die erzeugt wird in dem Basissubstrat B4, wenn das bereichsunterteilte Substrat A12 und das Basissubstrat B4 miteinander bondiert werden. Es ist daher bevorzugt, dass das Si-Direktbondieren bei einer niedrigen Temperatur durchgeführt wird. Wenn das Basissubstrat B4 und das bereichsunterteilte Substrat A12 durch das Si-Direktbondieren bei einer niedrigen Temperatur bondiert werden, ist eine Temperaturbeschränkung in einem Herstellungsverfahren verringert im Vergleich zu dem Fall, bei dem das Basissubstrat B4 und das bereichsunterteilte Substrat A12 bei einer hohen Temperatur bondiert werden. Somit können vor einem Bondieren des Basissubstrats B4 und des bereichsunterteilten Substrats A12 zahlreiche Elemente in dem Basissubstrat B4 und dem bereichsunterteilten Substrat A12 ausgebildet werden.
  • Das Bondieren des Basissubstrats B4 und des bereichsunterteilten Substrats A12 durch das Si-Direktbondieren bei einer niedrigen Temperatur kann wie folgt durchgeführt werden. Das Basissubstrat B4 und das bereichsunterteilte Substrat A12 werden in eine Vakuumkammer gegeben. Die Oberfläche des bereichsunterteilten Substrats A12, auf welcher die vorstehenden Abschnitte T2 ausgebildet sind, und die Oberfläche des Basissubstrats B4, auf welcher das Sensorelement zum Erfassen einer dynamischen Größe ausgebildet ist, werden dann durch Sputterätzen mit einem Inertgas wie Argon (Ar) oder durch ein Ionenstrahlätzen leicht geätzt. Demgemäß werden eine auf den Oberflächen ausgebildete natürliche Oxidschicht, Feuchtigkeit und auf den Oberflächen adsorbierte organische Substanzen entfernt. Als Folge davon werden die aus Silizium hergestellten Oberflächen durch Plasma aktiviert und werden Si-Atome, die Bindungen aufweisen, freigelegt und weisen hohe Bindungskräfte mit anderen Si-Atomen auf. Als Nächstes werden das Basissubstrat B4 und das bereichsunterteilte Substrat A12 wie in 11 aufgezeigt positioniert, werden die Oberflächen in einem Vakuum oder einem vorbestimmten verringerten Druck (N2) in Kontakt miteinander platziert, so dass Si-Atome auf den Oberflächen miteinander bondiert werden, und werden das Basissubstrat B4 und das bereichsunterteilte Substrat A12 miteinander fest bondiert.
  • Durch das Si-Direktbondieren werden das Basissubstrat B4 und das bereichsunterteilte Substrat A12 an den Verbindungsflächen D2 fest miteinander bondiert, während die Leitfähigkeit sichergestellt ist. Darüber hinaus wird der Zwischenraum, der die Gräben 23 einschließt und zwischen dem vorbestimmten Bereich R1 im Basissubstrat B4 und den Vertiefungsabschnitten 32 im bereichsunterteilten Substrat A12 bereitgestellt ist, vollständig versiegelt.
  • Das bereichsunterteilte Substrat A12 umfasst ein Substrat 30, das durch eine Vielzahl an Gräben 31a in eine Vielzahl an Teilbereichen Ce unterteilt ist. Auf einer Seitenwand eines jeden der Teilbereiche Ce ist auf eine vergleichbare Weise wie bei dem bereichsunterteilten Substrat A11 in der zweiten Ausführungsform eine leitfähige Schicht 35 angeordnet, die eine elektrische Leitfähigkeit aufweist, die höher ist als die elektrische Leitfähigkeit des Substrats 30. Die Teilbereiche Ce umfassen die ableitenden Bereiche Ce1 und Ce2. Aufgrund der leitfähigen Schicht 35 können die Widerstände der ableitenden Bereiche Ce1a und Ce2 verringert werden. In dem in 10 gezeigten Halbleiterbauelement 101 werden verschiedene auf dem Oberflächenabschnitt des Basissubstrats B4 ausgebildete Elemente durch das Decksubstrat, welches das bereichsunterteilte Substrat A12 einschließt, geschützt. Die Widerstände der ableitenden Bereiche Ce1 und Ce2 in dem Decksubstrat können gering sein. Das Halbleiterbauelement 101 kann eine geringe Größe aufweisen und kann kostengünstig hergestellt werden. Darüber hinaus erlaubt das Halbleiterbauelement 101 ein Bondieren mit der Oberseite nach unten (face down bonding) und weist wenige Einschränkungen beim Montieren auf.
  • Das Basissubstrat B4 kann hergestellt werden durch Arbeitsschritte, die den unter Bezug auf 7A bis 7D beschriebenen Arbeitsschritten ähnlich sind.
  • Unter Bezug auf 12A bis 13C wird ein Verfahren zur Herstellung des Decksubstrats, das das bereichsunterteilte Substrat A12 einschließt, beschrieben.
  • Während des in 12A gezeigten Arbeitsschritts wird ein aus einkristallinem Silizium hergestelltes Primärsubstrat 30a hergestellt. Auf einer ersten Oberfläche S1 des Primärsubstrats 30a ist eine Siliziumoxidschicht (SiO2-Schicht) 30b mit einer Dicke von 0,1 μm bis 1 μm ausgebildet. Als Nächstes wird durch Fotolithografie und Ätzen ein Teil der SiO2-Schicht 30b entfernt, um so ein vorbestimmtes Muster auszubilden. Das Primärsubstrat 30a wird mit Trockenätzen unter Verwendung der SiO2-Schicht 30b mit dem vorbestimmten Muster als einer Maske behandelt, um so die Vertiefungsabschnitte 32 mit einer Tiefe von 0,1 μm bis 10 μm bereitzustellen. Demgemäß werden die vorstehenden Abschnitte T2 für ein Bondieren mit dem Basissubstrat B4 ausgebildet.
  • Während des in 12B gezeigten Arbeitsschritts wird die als eine Maske verwendete SiO2-Schicht 30b entfernt. Es wird auf der ersten Oberfläche S1 des Primärsubstrats eine weitere Maske mit einem vorbestimmten Muster ausgebildet und wird eine Vielzahl an primären Gräben 31aa durch Fotolithografie und Ätzen bereitgestellt. Die primären Gräben 31aa besitzen Seitenwände, die im Wesentlichen senkrecht zu der ersten Oberfläche S1 ausgerichtet sind und das Primärsubstrat 30a nicht durchdringen.
  • Während des in 12C gezeigten Arbeitsschritts wird auf der gesamten Fläche der ersten Oberfläche S1 eine primäre leitfähige Schicht 35a ausgebildet, welche die leitfähige Schicht 35 bereitstellt, um so die Seitenwände der primären Gräben 31aa zu bedecken. Als Nächstes wird ein primäres isolierendes Element 31ba, das das isolierende Element 31b bereitstellt, auf der gesamten Fläche der ersten Oberflächenseite abgeschieden und werden die primären Gräben 31aa mit dem primären isolierenden Element 31ba durch die primäre leitfähige Schicht 35a gefüllt.
  • Die in 12B und 12C gezeigten Arbeitsschritte sind ähnlich zu den unter Bezug auf 2A bis 2C beschriebenen Arbeitsschritten.
  • Während des in 13A gezeigten Arbeitsschritts wird das Primärsubstrat 30a von einer zweiten Oberflächenseite aus geschliffen. Die zweite Oberfläche S2 des Primärsubstrats 30a stellt eine zweite Oberfläche S2 des bereichsunterteilten Substrats S2 bereit.
  • Während des in 13B gezeigten Arbeitsschritts werden das primäre isolierende Element 31ba und die primäre leitfähige Schicht 35a durch Trockenätzen von der ersten Oberflächenseite aus entfernt, so dass das Primärsubstrat 30a freigelegt wird. Die freiliegende Oberfläche des Primärsubstrats 30a stellt eine erste Oberfläche S1 des bereichsunterteilten Substrats A12 bereit. Darüber hinaus liegt auf der zweiten Oberflächenseite des Substrats 30 das primäre isolierende Element 31ba frei und werden in dem bereichsunterteilten Substrat A12 die leitfähige Schicht 35 und das isolierende Element 31b ausgebildet.
  • Die in 13A und 13B gezeigten Arbeitsschritte sind ähnlich zu den unter Bezug auf 3A bis 3C beschriebenen Arbeitsschritten, obwohl die Reihenfolge der Arbeitsschritte verschieden ist.
  • Während des in 13C gezeigten Arbeitsschritts wird eine Oberflächenschutzschicht 33, die aus Siliziumoxid (SiO2) hergestellt ist, auf der zweiten Oberfläche S2 des bereichsunterteilten Substrats A11 ausgebildet. Als Nächstes werden Kontaktlöcher an vorbestimmten Positionen bereitgestellt, wird eine aus Aluminium (Al) hergestellte Schicht auf der gesamten Fläche ausgebildet und wird durch Fotolithografie und Ätzen ein Bemusterungsarbeitsschritt durchgeführt. Demgemäß werden die Drähte und die Elektrodenkontaktflächen 34 ausgebildet. Der in 13C aufgezeigte Arbeitsschritt ist ähnlich zu dem unter Bezug auf 8B beschriebenen Arbeitsschritt.
  • Durch die in 12A bis 13C gezeigten, oben beschriebenen Arbeitsschritte kann das Decksubstrat ausgebildet werden, das das bereichsunterteilte Substrat A12 einschließt.
  • Vierte Ausführungsform
  • Unter Bezug auf 14 und 15 wird ein Halbleiterbauelement 102 gemäß einer vierten Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 102 umfasst ein Basissubstrat B5 und ein Decksubstrat, welches ein bereichsunterteiltes Substrat A13 einschließt. Wenn das bereichsunterteilte Substrat A13 an das Basissubstrat B5 bondiert ist, ist das bereichsunterteilte Substrat A13 in Bezug auf das Basissubstrat B5 wie in 15 gezeigt positioniert.
  • Das Basissubstrat B5 weist eine Struktur auf, die ähnlich zu dem Basissubstrat B3 in dem Halbleiterbauelement 100 ist. Das bereichsunterteilte Substrat A13 umfasst ein Substrat 30. Das Substrat 30 ist durch eine Vielzahl an Gräben 31a in eine Vielzahl an Teilbereichen Ce unterteilt. Die Teilbereiche Ce umfassen die ableitenden Bereiche Ce1 und Ce2. Auf Seitenwänden eines jeden der Teilbereiche Ce ist eine leitfähige Schicht 35 angeordnet, welche eine elektrische Leitfähigkeit aufweist, die höher ist als die elektrische leitfähige des Substrats 30. Darüber hinaus ist in der Umgebung der Gräben 31a die leitfähige Schicht 35 auch an beiden Oberflächen der ableitenden Bereiche Ce1 und Ce2 angeordnet.
  • In dem Halbleiterbauelement 102 ist es einfach, eine elektrische Verbindung zu der leitfähigen Schicht 35, welche die beiden Oberflächen der ableitenden Bereiche Ce1 und Ce2 bedeckt, auszubilden und können die Widerstände von Ce1 und Ce2, welche die leitfähige Schicht 35 an ihren Seitenwänden aufweisen, weiter verringert werden als vergleichsweise bei dem in 6A und 6B gezeigten Halbleiterbauelement 100. Alternativ dazu kann die leitfähige Schicht auch lediglich eine Oberfläche der ableitenden Bereiche Ce1 und Ce2 bedecken. In dem in 14 gezeigten bereichsunterteilten Substrat A13 ist die leitfähige Schicht 35 an jedem der ableitenden Bereiche Ce1 und Ce2 an einer unteren Oberfläche integral ausgebildet für eine Kopplung mit dem Basissubstrat B5, der Seitenwand und einer oberen Oberfläche für eine Kopplung mit einem externen Element. Somit ist in dem bereichsunterteilten Substrat A13 das Material des Substrats 30 nicht auf ein leitfähiges Substrat beschränkt, das aus einkristallinem Silizium oder polykristallinem Silizium hergestellt ist, sondern kann auch ein isolierender Körper wie Glas sein.
  • Unter Bezug auf 16A bis 17D wird ein Verfahren zur Herstellung eines Decksubstrats, welches das bereichsunterteilte Substrat A13 einschließt, beschrieben.
  • Während des in 16A gezeigten Arbeitsschritts wird ein aus einkristallinem Silizium hergestelltes Primärsubstrat 30a hergestellt. Es wird auf einer ersten Oberfläche S1 des Primärsubstrats 30a eine Maske mit einem vorbestimmten Muster ausgebildet und werden eine Vielzahl an Gräben 31aa durch Fotolithografie und Ätzen bereitgestellt. Die primären Gräben 31aa weisen Seitenwände auf, die im Wesentlichen senkrecht zu der ersten Oberfläche S1 ausgerichtet sind. Als Nächstes wird auf der gesamten Fläche der ersten Oberflächenseite eine primäre leitfähige Schicht 35 ausgebildet, um so die Seitenwände der primären Gräben 31aa und die erste Oberfläche S1 des Primärsubstrats 30a zu bedecken.
  • Während des in 16B gezeigten Arbeitsschritts wird ein primäres isolierendes Element 31ba, welches das isolierende Element 31b bereitstellt, auf der gesamten Fläche der ersten Oberflächenseite abgeschieden und werden die primären Gräben 31aa durch die primäre leitfähige Schicht 35a mit dem primären isolierenden Element 31ba gefüllt.
  • Die in 16A und 16B gezeigten Arbeitsschritte sind ähnlich zu den unter Bezug auf 3A bis 3C beschriebenen Arbeitsschritten.
  • Während des in 16C gezeigten Arbeitsschritts kann das primäre isolierende Element 31ba entfernt werden durch beispielsweise CMP unter Verwendung der auf der ersten Oberfläche S1 des Primärsubstrats 30a ausgebildeten primären leitfähigen Schicht 35 als einem Stopper. Demgemäß verbleibt das primäre isolierende Element 31ba in lediglich den primären Gräben 31aa.
  • Während des in 17A gezeigten Arbeitsschritts wird die primäre leitfähige Schicht 35a, die auf der ersten Oberfläche S1 des Primärsubstrats 30a ausgebildet ist, mit Fotolithografie und Ätzen behandelt, um so ein vorbestimmtes Muster zu erzeugen. Es wird demgemäß ein Teil des Primärsubstrats 30a freigelegt und wird eine erste Oberfläche S1 des Substrats 30 in dem bereichsunterteilten Substrat A13 bereitgestellt.
  • Während des in 17B gezeigten Arbeitsschritts wird das Primärsubstrat 30a umgedreht. Das Primärsubstrat 30a wird von einer zweiten Oberflächenseite aus geschliffen, so dass das in den primären Gräben 31aa vergrabene primäre isolierende Element 31ba freigelegt wird. Demgemäß werden eine zweite Oberfläche S2 des Substrats 30, die Gräben 31a und das isolierende Element 31b ausgebildet.
  • Während des in 17C gezeigten Arbeitsschritts wird auf der gesamten Fläche der zweiten Oberfläche S2 erneut eine primäre leitfähige Schicht 35a abgeschieden.
  • Während des in 17D gezeigten Arbeitsschritts wird die primäre leitfähige Schicht 35a, die auf der zweiten Oberfläche S2 ausgebildet ist, mit Fotolithografie und Ätzen so behandelt, dass sie ein vorbestimmtes Muster darstellt. Demgemäß wird die leitfähige Schicht 35 in dem bereichsunterteilten Substrat A13 ausgebildet.
  • Durch die in 16A bis 17D gezeigten, oben beschriebenen Arbeitsschritte kann das bereichsunterteilte Substrat A13 in dem Halbleiterbauelement 102 ausgebildet werden.
  • Fünfte Ausführungsform
  • Unter Bezug auf 18 und 19 wird ein Halbleiterbauelement 103 gemäß einer fünften Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 103 umfasst ein Basissubstrat B6 und ein Decksubstrat, welches ein bereichsunterteiltes Substrat A14 einschließt. Wenn das bereichsunterteilte Substrat A14 mit dem Basissubstrat B6 bondiert ist, ist das bereichsunterteilte Substrat A14 in Bezug auf das Basissubstrat B6 wie in 19 gezeigt positioniert.
  • Das Basissubstrat B6 in dem Halbleiterbauelement 103 weist eine Struktur auf, die ähnlich zu dem Basissubstrat B3 in dem in 6A und 6B gezeigten Halbleiterbauelement 100 ist. Das bereichsunterteilte Substrat A14 umfasst ein Substrat 30. Das Substrat 30 ist durch eine Vielzahl an Gräben 31a in eine Vielzahl an Teilbereichen Ce unterteilt. In jedem der Gräben 31a ist lediglich ein oberer Abschnitt mit einem isolierenden Element 31b gefüllt und stellt ein unterer Abschnitt einen Zwischenraum 37 bereit. In dem Halbleiterbauelement 103 kann somit im Vergleich mit dem Halbleiterbauelement 100 eine Parasitärkapazität einer dielektrischen Schicht, die durch das isolierende Element 31b bereitgestellt wird, verringert werden.
  • Unter Bezug auf 20A bis 22D wird ein Verfahren zur Herstellung des Decksubstrats, welches das bereichsunterteilte Substrat A14 einschließt, beschrieben.
  • Während des in 20A gezeigten Arbeitsschritts wird ein aus einkristallinem Silizium hergestelltes Primärsubstrat 30a hergestellt. Auf einer oberen Oberfläche des Primärsubstrats 30a wird eine Maske mit einem vorbestimmten Muster ausgebildet, und es werden primäre Gräben 31aa durch Fotolithografie und Ätzen bereitgestellt. Die primären Gräben 31aa weisen Seitenwände auf, die im Wesentlichen senkrecht zu der oberen Oberfläche ausgerichtet sind. Als Nächstes wird eine primäre leitfähige Schicht 35a auf der gesamten Fläche der oberen Oberfläche ausgebildet, um so die Seitenwände der primären Gräben 31aa und die obere Oberfläche des Primärsubstrats 30a zu bedecken.
  • Der in 20A gezeigte Arbeitsschritt ist ähnlich zu dem unter Bezug auf 2A und 2B beschriebenen Arbeitsschritt.
  • Während des in 20B gezeigten Arbeitsschritts werden die primäre leitfähige Schicht 35a, die auf der oberen Oberfläche des Primärsubstrats 30a abgeschieden ist, und untere Oberflächen der primären Gräben 31aa durch anisotropes Trockenätzen entfernt, so dass die an den Seitenwänden der primären Gräben 31aa abgeschiedene primäre leitfähige Schicht 35 verbleibt.
  • Während des in 20C gezeigten Arbeitsschritts wird durch beispielsweise CVD oder Sputtern eine SiO2-Schicht schnell abgeschieden, um so das isolierende Element 31b, welches die oberen Abschnitte der primären Gräben 31aa füllt, und die Oberflächenschutzschicht 33 auf dem Primärsubstrat 30a auszubilden. Durch schnelles Abscheiden der SiO2-Schicht werden die Öffnungsabschnitte der primären Gräben 31aa mit dem isolierenden Element 31b gefüllt und verbleibt der Zwischenraum 37 an den unteren Abschnitten der primären Gräben 31aa. Somit werden lediglich die oberen Abschnitte der primären Gräben 31aa mit dem isolierenden Element 31b gefüllt.
  • Während des in 21A gezeigten Arbeitsschritts werden an vorbestimmten Positionen der Oberflächenschutzschicht 33 Kontaktlöcher bereitgestellt, wird eine aus Aluminium (Al) hergestellte Schicht auf der gesamten Fläche ausgebildet und wird durch Fotolithografie und Ätzen ein Bemusterungsarbeitsschritt durchgeführt. Demgemäß werden die Drähte und die Elektrodenkontaktflächen 34 ausgebildet.
  • Während des in 21B gezeigten Arbeitsschritts wird das Primärsubstrat 30a von einer unteren Oberflächenseite aus durch beispielsweise CMP geschliffen bis der Zwischenraum 37 nach außerhalb des Primärsubstrats 30a freiliegt.
  • Durch die in 20A bis 21B gezeigten, oben beschriebenen Arbeitsschritte kann das Decksubstrat, welches das bereichsunterteilte Substrat A14 einschließt, ausgebildet werden.
  • In den in 20A bis 21B gezeigten Arbeitsschritten wird nach einem Bereitstellen des Zwischenraums 37 in den primären Gräben 31aa das Primärsubstrat 30a geschliffen, so dass der Zwischenraum 37 freiliegt. Alternativ dazu kann nach dem Ausbilden einer Struktur, die ähnlich zu dem in 8B gezeigten bereichsunterteilten Substrats A11 ist, das isolierende Element 31b von einer unteren Oberflächenseite bis zu einer vorbestimmten Position geätzt werden, um so den Zwischenraum 37 des bereichsunterteilten Substrats A14 bereitzustellen.
  • Sechste Ausführungsform
  • Unter Bezug auf 22A bis 22D wird ein Verfahren zur Herstellung eines bereichsunterteilten Substrats A15 gemäß einer sechsten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Das bereichsunterteilte Substrat A15 weist eine Struktur auf, die ähnlich zu dem in 19 gezeigten bereichsunterteilten Substrat A14 ist, und es ist ein Zwischenraum 37 an einem unteren Abschnitt eines jeden Grabens 31a bereitgestellt.
  • Wie in 20A aufgezeigt, wird als Erstes ein Primärsubstrat 30a, das aus einkristallinem Silizium hergestellt ist, hergestellt und werden primäre Gräben 31aa bereitgestellt. Als Nächstes wird auf der gesamten Fläche der oberen Oberfläche des Primärsubstrats 30a eine primäre leitfähige Schicht 35a ausgebildet, um so die Seitenwände der primären Gräben 31aa und die obere Oberfläche des Primärsubstrats 30a zu bedecken.
  • Während des in 22A gezeigten Arbeitsschritts wird ein isolierendes Element 38 in unteren Abschnitten der primären Gräben 31aa vergraben. Das isolierende Element 38 ist eine Opferschicht und ist hergestellt aus einem Material mit einer hohen Ätzrate. Das isolierende Element 38 ist beispielsweise aus Phosphorsilikatglas (PSG) hergestellt. Es wird dann durch beispielsweise CVD oder Sputtern eine SiO2-Schicht abgeschieden, um so ein isolierendes Element 31b, welches die oberen Abschnitte der primären Gräben 31aa füllt, und eine Oberflächenschutzschicht 33 auf dem Primärsubstrat 30a auszubilden.
  • Während des in 22B gezeigten Arbeitsschritts werden Kontaktlöcher an vorbestimmten Positionen der Oberflächenschutzschicht 33 bereitgestellt, wird auf der gesamten Fläche eine aus Aluminium (Al) hergestellte Schicht ausgebildet und wird durch Fotolithografie und Ätzen ein Bemusterungsarbeitsschritt durchgeführt. Demgemäß werden die Drähte und die Elektrodenkontaktflächen 34 ausgebildet.
  • Während des in 22C gezeigten Arbeitsschritts wird das Primärsubstrat 30a durch beispielsweise CMP von einer unteren Oberflächenseite aus geschliffen, bis das isolierende Element 38 freigelegt ist.
  • Während des in 22D gezeigten Arbeitsschritts wird das isolierende Element 38 durch Ätzen mit Fluorwasserstoffsäure mit einer hohen Ätzrate entfernt, um so den Zwischenraum 37 in den Gräben 31a bereitzustellen.
  • Durch in 22A bis 22D gezeigten, oben beschriebenen Arbeitsschritte wird das bereichsunterteilte Substrat A15 ausgebildet, das an den unteren Abschnitten der Gräben 31a den Zwischenraum 37 aufweist.
  • Die in 22A bis 22D gezeigten, oben beschriebenen Arbeitsschritte beginnen mit dem Primärsubstrat 30a und der primären leitfähigen Schicht 35 in einem in 20A aufgezeigten Zustand. Alternativ dazu können die Arbeitsschritte auch mit dem Primärsubstrat 30a und der primären leitfähigen Schicht 35a in einem in 20B aufgezeigten Zustand beginnen.
  • In den in 22A bis 22D aufgezeigten Arbeitsschritten kann die untere Oberfläche des Primärsubstrats 30a in einem Zustand geschliffen werden, wo die unteren Abschnitte der Gräben 31a mit dem isolierenden Element 38 als der Opferschicht gefüllt sind. Somit kann ein Brechen oder Aufspalten des Primärsubstrats 30a aufgrund des Schleifens eingeschränkt werden als vergleichsweise bei den Herstellungsarbeitsschritten des bereichsunterteilten Substrats A14, die unter Bezug auf 20A bis 21B beschrieben sind.
  • Siebte Ausführungsform
  • Unter Bezug auf 23 und 24 wird ein Halbleiterbauelement 104 gemäß einer siebten Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 104 umfasst ein Basissubstrat B7 und ein Decksubstrat, welches ein bereichsunterteiltes Substrat A16 einschließt. Wenn das bereichsunterteilte Substrat A16 mit dem Basissubstrat B7 bondiert ist, ist das bereichsunterteilte Substrat A16 im Hinblick auf das Basissubstrat B7 wie in 24 aufgezeigt positioniert.
  • Das Basissubstrat B7 in dem Halbleiterbauelement 104 weist eine Struktur auf, die ähnlich zu dem Basissubstrat B3 in dem in 6A und 6B gezeigten Halbleiterbauelement 100 ist. Das bereichsunterteilte Substrat A16 umfasst ein isolierendes Substrat 39, das aus beispielsweise Silikaglas, einem Glas, das einen thermischen Ausdehnungskoeffizienten aufweist, der ähnlich zu Silizium (Si) ist, oder kristallisiertem Glas hergestellt ist. Das kristallisierte Glas schließt Devitron (Warenzeichen) ein, das erhältlich ist von Ishizuka Glass Co., Ltd.
  • In dem bereichsunterteilten Substrat A16 wird das isolierende Substrat 39, welches keine Leitfähigkeitseigenschaft aufweist, als ein Substrat verwendet. Das isolierende Substrat 39 besitzt eine untere Oberfläche, die mit dem Basissubstrat B7 verbunden ist, eine obere Oberfläche, die mit einem externen Element gekoppelt ist, und eine Vielzahl an Gräben 31a, welche das isolierende Substrat 39 von der oberen Oberfläche zu der unteren Oberfläche durchdringen. Das isolierende Substrat 39 ist durch die Gräben 31a in eine Vielzahl an Teilbereichen Ce unterteilt. Auf der unteren Oberfläche des isolierenden Substrats 39, Seitenwänden der Gräben 31a und der oberen Oberfläche des isolierenden Substrats 39 ist integral eine leitfähige Schicht 35 mit einer hohen Leitfähigkeit ausgebildet. Somit kann auch in dem in 23 aufgezeigten Halbleiterbauelement 104 ein Teil der Teilbereiche Ce als ableitende Bereiche Ce1 und Ce2 verwendet werden. Auf dem bereichsunterteilten Substrat A16 kann eine Mehrfachschicht ausgebildet werden, die eine Zwischenisolationsschicht und eine Verdrahtungsschicht einschließt, um so eine Flexibilität bei der Anordnung von Drähten und Elektrodenkontaktflächen zu verbessern.
  • Unter Bezug auf 25A bis 26D wird ein Verfahren zur Herstellung des Decksubstrats, welches das bereichsunterteilte Substrat A16 einschließt, beschrieben.
  • Während des in 25A gezeigten Arbeitsschritts wird ein Primärsubstrat 39a, das aus isolierendem Material wie Glas hergestellt ist, hergestellt. Durch Fotolithografie und Ätzen wird auf einer oberen Oberfläche des Primärsubstrats 39a eine Maske mit einem vorbestimmten Muster ausgebildet und wird eine Vielzahl an primären Gräben 31aa bereitgestellt. Die primären Gräben 31aa besitzen Seitenwände, die im Wesentlichen senkrecht zu einer ersten Oberfläche S1 angeordnet sind. Die primären Gräben 31aa durchdringen nicht das Primärsubstrat 39a. Als Nächstes wird auf der gesamten Fläche der ersten Oberflächenseite eine primäre leitfähige Schicht 35a ausgebildet, um so die Seitenwände der primären Gräben 31aa und die erste Oberfläche S1 des Primärsubstrats 39a zu bedecken.
  • Während des in 25B gezeigten Arbeitsschritts wird auf der gesamten Fläche der ersten Oberflächenseite ein primäres isolierendes Element 31ba, welches das isolierende Element 31b bereitstellt, abgeschieden und werden die primären Gräben 31aa durch die primäre leitfähige Schicht 35a mit dem primären isolierenden Element 31ba gefüllt.
  • Während des in 25C gezeigten Arbeitsschritts wird das primäre isolierende Element 31ba durch beispielsweise CMP entfernt unter Verwendung der auf der ersten Oberfläche S1 des Primärsubstrats 39a ausgebildeten primären leitfähigen Schicht 35a als einem Stopper. Demgemäß verbleibt das primäre isolierende Element 31ba in lediglich den primären Gräben 31aa.
  • Während des in 26A gezeigten Arbeitsschritts wird die auf der ersten Oberfläche S1 des Primärsubstrats 39a ausgebildete primäre leitfähige Schicht 35 mit Fotolithografie und Ätzen behandelt, so dass die im Umkreis der primären Gräben 31aa abgeschiedene primäre leitfähige Schicht 35a verbleibt.
  • Während des in 26B gezeigten Arbeitsschritts wird das Primärsubstrat 39a durch beispielsweise CMP von einer zweiten Oberfläche S2 aus abgetragen, bis die primäre leitfähige Schicht 35a am Bodenbereich der primären Gräben 31aa freigelegt ist. Demgemäß wird in dem bereichsunterteilten Substrat A16 das isolierende Substrat 39 ausgebildet.
  • Während des in 26C gezeigten Arbeitsschritts wird auf der gesamten Fläche der zweiten Oberfläche S2 des isolierenden Substrats 39 die primäre leitfähige Schicht 35a abgeschieden.
  • Während des in 26D gezeigten Arbeitsschritts wird die auf der zweiten Oberfläche S2 ausgebildete primäre leitfähige Schicht 35a mit Fotolithografie und Ätzen behandelt, um so ein vorbestimmtes Muster auszubilden. Demgemäß wird in dem bereichsunterteilten Substrat A16 die leitfähige Schicht 35 ausgebildet.
  • Durch die in 25A bis 26D gezeigten, oben beschriebenen Arbeitsschritte kann das bereichsunterteilte Substrat A16 in dem Halbleiterbauelement 104 ausgebildet werden. Die in 25A bis 26D gezeigten Arbeitsschritte sind ähnlich zu den unter Bezug auf 16A bis 17D beschriebenen Arbeitsschritten, obwohl die Materialien der Primärsubstrate verschieden sind.
  • Achte Ausführungsform
  • Unter Bezug auf 27 wird ein Halbleiterbauelement 105 gemäß einer achten Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 105 umfasst das Basissubstrat B7 und ein Decksubstrat, welches ein bereichsunterteiltes Substrat A17 einschließt.
  • Das bereichsunterteilte Substrat A17 umfasst ein Substrat 30, das aus einkristallinem Silizium hergestellt ist. An einigen der Teilbereiche Ce sind verschiedene Elemente ausgebildet, wie IC-Schaltkreise G1 bis G4, ein Leistungsbauelement und ein Sensor. Die IC-Schaltkreise G1 bis G4 sind durch Isolationskörper voneinander isoliert. Jeder der IC-Schaltkreise G1 bis G4 kann ein bipolarer Schaltkreis oder ein komplementärer Metalloxidhalbleiter-Schaltkreis (CMOS-Schaltkreis) sein. In einem Fall, bei dem verschiedene Elemente wie IC-Schaltkreise (integrierte Schaltkreise), Leistungsbauelemente und Sensoren integral in einem Decksubstrat ausgebildet sind, kann der elektrische Einfluss durch andere eingeschränkt werden und können Eigenschaften stabilisiert werden durch Isolieren der Elemente voneinander. Auf diese Weise können in einem Fall, bei dem ein einkristallines Siliziumhalbleitersubstrat und ein SOI-Substrat oder ein Verbundhalbleitersubstrat als ein Körper eines bereichsunterteilten Substrats verwendet werden, verschiedene Halbleiterbauelemente und IC-Schaltkreise nicht nur in einem Basisbereich, sondern auch an vorbestimmten Teilbereichen in dem bereichsunterteilten Substrat, welches als ein Decksubstrat verwendet wird, ausgebildet werden.
  • Wie oben beschrieben, kann in einem bereichsunterteilten Substrat, welches eine leitfähige Schicht 35 auf Seitenwänden von Teilbereichen Ce einschließt, die leitfähige Schicht 35 als ein Hauptstromkanal fungieren. Auch wenn das Substrat 30 aus einkristallinem Silizium mit einer geringen Verunreinigungskonzentration hergestellt ist und ein hoher spezifischer Widerstand verwendet wird, können somit die Teilbereiche Ce, auf welchen die leitfähige Schicht 35 ausgebildet ist, als die ableitenden Bereiche Ce1 und Ce2 mit einem niedrigen Widerstand fungieren. In den ableitenden Bereichen Ce1 und Ce2, auf welchen die leitfähige Schicht 35 ausgebildet ist, ist es somit nicht erforderlich, die ableitenden Bereiche Ce1 und Ce2 so auszubilden, dass sie eine hohe n-Konzentration vom Leitähigkeitstyp (n+) aufweisen durch Implantieren von Ionen wie Phosphor (P) und Arsen (As).
  • In den oben beschriebenen bereichsunterteilten Substraten A10 bis A15, in welchen die IC-Schaltkreise G1 bis G4 nicht ausgebildet sind, kann beispielsweise das Substrat 30 verwendet werden, das aus Siliziumsubstrat hergestellt ist und einen spezifischen Widerstand (Verunreinigungskonzentration) von 0,001 Ωcm bis 100 Ωcm aufweist. In einem Fall, bei dem die IC-Schaltkreise G1 bis G4 an vorbestimmten Teilbereichen Ce in dem bereichsunterteilten Substrat A17 wie in 27 aufgezeigt ausgebildet sind, weist das Substrat 30 eine Verunreinigungskonzentration auf, die zur Ausbildung der IC-Schaltkreise G1 bis G4 geeignet ist. Zum Beispiel kann das Substrat 30, in welchem die IC-Schaltkreise G1 bis G4 ausgebildet sind, einen spezifischen Widerstand von 0,1 Ωcm bis 20 Ωcm aufweisen. Der Leitfähigkeitstyp des Substrats 30 kann entweder ein n-Leitfähigkeitstyp oder ein p-Leitfähigkeitstyp sein.
  • Wenn auf dem Basissubstrat B7 ein wesentlicher Teil eines Sensorelements zum Erfassen einer dynamischen Größe ausgebildet ist, können die IC-Schaltkreise G1 bis G4, die in dem bereichsunterteilten Substrat A17 ausgebildet sind, als ein peripherer Schaltkreis zur Verarbeitung von Signalen von dem Sensorelement zum Erfassen einer dynamischen Größe verwendet werden. Durch Anordnen der IC-Schaltkreise G1 bis G4 oberhalb des eine große Fläche erforderlichen wesentlichen Teils des Sensorelements zum Erfassen einer dynamischen Größe kann das bereichsunterteilte Substrat A17, das in dem Decksubstrat umfasst ist, effizient eingesetzt werden und können die Abmessungen des Halbleiterbauelements 105 verringert werden. Die IC-Schaltkreise G1 bis G4 können vor oder nach dem Bondieren des Basissubstrats B7 und des bereichsunterteilten Substrats A17 ausgebildet werden. In dem bereichsunterteilten Substrat A17 ist die leitfähige Schicht auf Seitenwänden der Teilbereiche Ce, in welchen die IC-Schaltkreise G1 bis G4 ausgebildet sind, ebenso wie auf Seitenwänden der Teilbereiche Ce, die als die ableitenden Bereiche Ce1 und Ce2 verwendet werden, abgeschieden. Wenn die leitfähige Schicht 35 auf lediglich den Seitenwänden der Teilbereiche Ce ausgebildet ist, sind die IC-Schaltkreise G1 bis G4 frei von nachteiligen Einflüssen der leitfähigen Schicht 35. Im Gegensatz dazu können Effekte der IC-Schaltkreise G1 bis G4 als Abschirmschichten verbessert werden, können Widerstände in einer unteren Richtung verringert werden und können Eigenschaften der IC-Schaltkreise G1 bis G4 stabilisiert werden.
  • Neunte Ausführungsform
  • Unter Bezug auf 28 und 29 wird ein Halbleiterbauelement 108 gemäß einer neunten Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 108 umfasst ein Basissubstrat B5 und ein Decksubstrat, welches ein bereichsunterteiltes Substrat A20 einschließt. Wenn das bereichsunterteilte Substrat A20 an das Basissubstrat B5 bondiert ist, ist das bereichsunterteilte Substrat A20 in Bezug auf das Basissubstrat B5 wie in 29 gezeigt positioniert.
  • Das Basissubstrat B5 in dem Halbleiterbauelement 108 ist dasselbe wie das Basissubstrat B5 in dem Halbleiterbauelement 102. Das bereichsunterteilte Substrat A20 umfasst ein Substrat 30, das aus einkristallinem Silizium hergestellt ist. Das Substrat 30 ist durch eine Vielzahl an Gräben 31a in eine Vielzahl an Teilbereichen Ce unterteilt. Auf Seitenwänden eines jeden der Teilbereiche Ce wird durch eine isolierende Schicht 30c eine leitfähige Schicht 35 abgeschieden. Darüber hinaus wird auf einer oberen Oberfläche eines jeden der Teilbereiche Ce eine isolierende Schicht 30d abgeschieden. Somit wird jeder der Teilbereiche Ce mit der isolierenden Schicht 30c und der isolierenden Schicht 30d bedeckt.
  • Das bereichsunterteilte Substrat A20 in dem Halbleiterbauelement 108 ist besonders wirksam, wenn ein IC-Schaltkreis in den Teilbereichen Ce ausgebildet ist. Die isolierende Schicht 30c kann als eine isolierende Zwischenschicht oder eine Schutzschicht verwendet werden. Die isolierende Schicht 30c kann aus einem beliebigen isolierenden Material hergestellt sein. Die isolierende Schicht 30c kann beispielsweise eine Siliziumoxidschicht sein, welche einfach auszubilden ist.
  • Unter Bezug auf 30A bis 32E wird ein beispielhaftes Verfahren zur Herstellung des bereichsunterteilten Substrats A20 beschrieben, welches als das Decksubstrat in dem Halbleiterbauelement 108 verwendet wird.
  • Während des in 30A gezeigten Arbeitsschritts wird ein Primärsubstrat 30a hergestellt, welches aus einkristallinem Silizium hergestellt ist. Durch Fotolithografie und Ätzen wird eine Maske mit einem vorbestimmten Muster auf einer oberen Oberfläche des Primärsubstrats 30a ausgebildet und wird eine Vielzahl an primären Gräben 31aa bereitgestellt. Die primären Gräben 31aa durchdringen nicht das Primärsubstrat 30a. Die primären Gräben 31aa weisen Seitenwände auf, die im Wesentlichen senkrecht zu der oberen Oberfläche ausgerichtet sind. Die primären Gräben 31aa sind senkrecht oder weisen eine sich um 0 bis 5 Grad nach vorne verjüngende Ausgestaltung auf.
  • Während des in 30B gezeigten Arbeitsschritts wird die isolierende Schicht 30c ausgebildet, um so die Seitenwände der primären Gräben 31aa und eine obere Oberfläche des Primärsubstrats 30a zu bedecken. Als die isolierende Schicht 30c kann durch thermische Oxidation auf der oberen Oberfläche und der unteren Oberfläche des Primärsubstrats 30a eine Siliziumoxidschicht mit einer Dicke von 0,1 μm bis 2 μm ausgebildet werden. Alternativ dazu können auf der oberen Oberfläche des Primärsubstrats 30a in einem Zustand, bei dem eine thermische Spannung auf null verringert ist, durch beispielsweise Plasma-CVD eine Siliziumoxidschicht, eine Siliziumnitridschicht oder eine Verbundschicht aus Siliziumoxid und Siliziumnitrid mit einer Dicke von 0,1 μm bis 3 μm ausgebildet werden.
  • Während des in 30C gezeigten Arbeitsschritts wird auf der isolierenden Schicht 30c eine aus Aluminium (Al) hergestellte primäre leitfähige Schicht ausgebildet, um so die Seitenwände der primären Gräben 31aa und die obere Oberfläche des Primärsubstrats 30a zu bedecken. Durch Ausbilden der primären Gräben 31aa, so dass diese sich nach vorne verjüngende Ausgestaltungen aufweisen, während des in 30A gezeigten Arbeitsschritts können die in 30B gezeigte isolierende Schicht 30c und die in 30C gezeigte primäre leitfähige Schicht 35a stabil ausgebildet werden.
  • Während des in 31A gezeigten Arbeitsschritts wird auf der gesamten Fläche der oberen Oberflächenseite des Primärsubstrats 30a ein primäres isolierendes Element 31ba, welches das isolierende Element 31b bereitstellt, abgeschieden und werden die primären Gräben 31aa durch die primäre leitfähige Schicht 35a und die isolierende Schicht 30c mit dem primären isolierenden Element 31ba gefüllt.
  • Während des in 31B gezeigten Arbeitsschritts wird das isolierende Element 31ba durch CMP oder Trockenätzen entfernt, bis die obere Oberfläche der primären leitfähigen Schicht 35a freigelegt ist.
  • Während des in 31C gezeigten Arbeitsschritts wird die primäre leitfähige Schicht 35a mit Fotolithografie und Ätzen behandelt, so dass die primäre leitfähige Schicht 35a ein vorbestimmtes Muster aufweist.
  • Während des in 32A gezeigten Arbeitsschritts wird das Primärsubstrat 30a umgedreht und wird eine hintere Oberflächenseite des Primärsubstrats 30a durch beispielsweise Schleifen, Polieren, Ätzen oder CMP entfernt, um so das Substrat 30 mit Vertiefungsabschnitten 30e bereitzustellen.
  • Während des in 32B gezeigten Arbeitsschritts wird eine primäre isolierende Schicht 30da so ausgeformt, dass sie die Vertiefungsabschnitte 30e füllt.
  • Während des in 32C gezeigten Arbeitsschritts wird die primäre isolierende Schicht 30da durch beispielsweise CMP entfernt, bis das primäre isolierende Element 31ba, das in den primären Gräben 31aa vergraben ist, freigelegt ist. Demgemäß werden die Gräben 31a, das isolierende Element 31b und die isolierende Schicht 30d ausgebildet.
  • Während des in 32D gezeigten Arbeitsschritts wird erneut die primäre leitfähige Schicht 35a abgeschieden.
  • Während des in 32E gezeigten Arbeitsschritts wird die primäre leitfähige Schicht 35a mit Fotolithografie und Ätzen so behandelt, dass die primäre leitfähige Schicht 35a ein vorbestimmtes Muster aufweist, um durchdringende Elektroden auszubilden. Demgemäß wird die leitfähige Schicht 35 in dem bereichsunterteilten Substrat A20 ausgebildet.
  • Durch die in 30A bis 32E gezeigten, oben beschriebenen Arbeitsschritte wird das bereichsunterteilte Substrat A20 ausgebildet. Durch Stapeln des bereichsunterteilten Substrats A20 auf dem Basissubstrat B5, wie in 29 gezeigt, und Bondieren des bereichsunterteilten Substrats mit dem Basissubstrat B5 wird das Halbleiterbauelement 108 in 28 ausgebildet.
  • Zehnte Ausführungsform
  • Unter Bezug auf 33 wird ein Halbleiterbauelement 109 gemäß einer zehnten Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 109 umfasst ein Basissubstrat B5a und ein Decksubstrat, welches ein bereichsunterteiltes Substrat A21 einschließt.
  • Das Basissubstrat B5a in dem Halbleiterbauelement 109 ist vergleichbar mit dem Basissubstrat B5 in dem Halbleiterbauelement 108. Das bereichsunterteilte Substrat A21 umfasst eine isolierende Schicht 30c, die zwischen einem Substrat 30, das aus einkristallinem Silizium hergestellt ist, und einer leitfähigen Schicht 35 angeordnet ist, und eine isolierende Schicht 30d, die auf einer oberen Oberfläche von Teilbereichen Ce angeordnet ist, auf eine zu dem bereichsunterteilten Substrat A20 ähnliche Weise. Somit ist jeder der Teilbereiche Ce in dem bereichsunterteilten Substrat A21 mit der isolierenden Schicht 30c und der Isolierenden Schicht 30d bedeckt.
  • Die Teilbereiche Ce schließen einen Teilbereich Cea ein. In dem Teilbereich Cea ist ein IC-Schaltkreis G5 ausgebildet. Der IC-Schaltkreis G5 ist an einer unteren Seite des bereichsunterteilten Substrats 21 gegenüberliegend zu einem vorbestimmten Bereich R1 in dem Basissubstrat B5a ausgebildet. Der IC-Schaltkreis G5 ist in einem Zwischenraum angeordnet, der durch Bondieren des Basissubstrats B5a und des bereichsunterteilten Substrats A21 versiegelt wird. Der IC-Schaltkreis G5 in dem Halbleiterbauelement 109 kann nur schwer korrodieren oder sich verschlechtern als vergleichsweise die IC-Schaltkreise G1 bis G4 in dem Halbleiterbauelement 105 in 27.
  • Die Teilbereiche Ce umfassen ferner ableitende Bereiche Ceb, Cec und Ced. Jeder ableitende Bereiche Ceb, Cec und Ced ist durch die isolierenden Schichten 30c und 30d und die leitfähige Schicht 35 umschlossen. Der ableitende Bereich Ceb ist elektrisch mit dem Trägersubstrat 22 in dem Basissubstrat B5a gekoppelt. Der ableitende Bereich Cec ist elektrisch mit der fixierten Elektrode und der beweglichen Elektrode des Basissubstrats Ba eines Sensors zum Erfassen einer dynamischen Größe gekoppelt. Der ableitende Bereich Ced ist elektrisch mit dem IC-Schaltkreis G5 durch eine Elektrode 35c gekoppelt, welche gekoppelt ist mit dem IC-Schaltkreis 5, der leitfähigen Schicht 50 und einem Halbleiterbasisbereich Bsa.
  • Unter Bezug auf 34A bis 34C wird ein beispielhaftes Verfahren zur Herstellung des bereichsunterteilten Substrats A21 beschrieben, das als das Decksubstrat in dem Halbleiterbauelement 109 verwendet wird.
  • Das bereichsunterteilte Substrat A21 kann ausgebildet werden durch Arbeitsschritte, die im Wesentlichen ähnlich sind zu den in 30A bis 32E aufgezeigten Arbeitsschritten.
  • 34A ist eine Darstellung, die der in 30B entspricht. Der IC-Schaltkreis 5 wird vorab an einer vorbestimmten Position eines Oberflächenabschnitts eines Primärsubstrats 30a, das aus einkristallinem Silizium hergestellt ist, ausgebildet. Dann werden die primären Gräben 31aa und die isolierende Schicht 30c ausgebildet.
  • 34B ist eine Darstellung, die der 31C entspricht. Ausgehend von einem in 34A gezeigten Status zu einem in 34B gezeigten Status wird das bereichsunterteilte Substrat A21 mit den in 30C bis 31B gezeigten Arbeitsschritten behandelt. Die Elektrode 35c, die mit dem IC-Schaltkreis G5 gekoppelt ist, wird zur selben Zeit ausgebildet, zu der die primäre leitfähige Schicht 35a so verarbeitet wird, dass sie ein vorbestimmtes Muster aufweist.
  • Ausgehend von einem in 34B gezeigten Status wird das bereichsunterteilte Substrat A21 mit den in 32A bis 32E gezeigten Arbeitsschritten behandelt. Demgemäß erhält das bereichsunterteilte Substrat A21 den in 34C gezeigten Status. Das bereichsunterteilte Substrat A21 ist mit dem Basissubstrat B5a bondiert und wird dadurch das Halbleiterbauelement in 33 ausgebildet.
  • Elfte Ausführungsform
  • Unter Bezug auf 35 wird ein Halbleiterbauelement 110 gemäß einer elften Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 110 umfasst das Basissubstrat B5a und ein Decksubstrat, welches ein bereichsunterteiltes Substrat A22 einschließt.
  • In dem bereichsunterteilten Substrat A22 ist der IC-Schaltkreis G5 in dem Teilbereich Cea ausgebildet und ist der Teilbereich Cea von einer leitfähigen Schicht 35d umschlossen. Die anderen Teile des bereichsunterteilten Substrats A22 sind ähnlich zu denen des bereichsunterteilten Substrats A21. Die leitfähige Schicht 35, welche den Teilbereich Cea umschließt, kann als eine elektrische Abschirmung für Störsignale von außerhalb des Halbleiterbauelements 100 und des IC-Schaltkreises 5 fungieren.
  • Die leitfähige Schicht 35d kann ausgebildet werden während der in 31C und 32E gezeigten Arbeitsschritte, indem die primäre leitfähige Schicht 35a um den Teilbereich Cea herum verbleibt.
  • Das bereichsunterteilte Substrat A22 in dem Halbleiterbauelement 110 kann mit einem externen Element durch beispielsweise Drahtbonden unter Verwendung von wie in 36A gezeigten Bondierungsdrähten Wb elektrisch gekoppelt werden. Das bereichsunterteilte Substrat A22 kann auch über ein Ball-Bonden unter Verwendung von Lotkugeln Sb, wie in 36B gezeigt, mit einem externen Element elektrisch gekoppelt werden.
  • Wie in 36A und 36B gezeigt, können Verbindungen der leitfähigen Schichten 35 und 35d mit einem externen Element entweder durch Drahtbonden oder durch Ball-Bonden (flip chip mounting) bewerkstelligt werden.
  • Zwölfte Ausführungsform
  • Unter Bezug auf 37 und 38 wird ein Halbleiterbauelement 106 gemäß einer zwölften Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 106 umfasst ein erstes Basissubstrat B8, ein bereichsunterteiltes Substrat A18 und ein zweites Substrat B9. In dem ersten Basissubstrat B8 ist ein Sensorelement zum Erfassen einer Winkelgeschwindigkeit (Gyrosensorelement) ausgebildet. In dem zweiten Basissubstrat B9 ist ein Beschleunigungssensor ausgebildet. Das erste Basissubstrat B8, das bereichsunterteilte Substrat A18 und das Basissubstrat B9 sind wie in 38 gezeigt zueinander positioniert.
  • Unter Bezug auf 38A bis 40B wird ein beispielhaftes Verfahren zur Herstellung des ersten Basissubstrats B8 beschrieben.
  • Während des in 39A gezeigten Arbeitsschritts wird ein Substrat 60 hergestellt, welches aus einkristallinem Silizium hergestellt ist. Auf dem Substrat 60 sind eine erste Siliziumoxidschicht (SiO2-Schicht) 61 und eine Siliziumnitridschicht (Si3N4-Schicht) 62 gestapelt. Als Nächstes wird ein Kontaktloch bereitgestellt, welches die Si3N4-Schicht 62 und die erste SiO2-Schicht 61 bis zu dem Substrat 60 durchdringt. Auf der gesamten Oberfläche wird mittels CVD eine erste polykristalline n+-Siliziumschicht 63 ausgebildet, um so das Kontaktloch zu füllen.
  • Während des in 39B gezeigten Arbeitsschritts wird die polykristalline n+-Siliziumschicht 63 bemustert und wird eine zweite Siliziumoxidschicht (SiO2-Schicht) 64 aufgestapelt.
  • Während des in 39C gezeigten Arbeitsschritts werden die zweite SiO2-Schicht 64 und die Si3N4-Schicht 62 unter der zweiten SiO2-Schicht 64 bemustert. Demgemäß werden Kontaktlöcher bereitgestellt, welche die erste polykristalline n+-Siliziumschicht 63 erreichen.
  • Während des in 39D gezeigten Arbeitsschritts wird mittels CVD eine zweite polykristalline n+-Siliziumschicht 65 auf der gesamten Oberfläche ausgebildet, um so die Kontaktlöcher, welche die erste polykristalline n+-Siliziumschicht 63 erreichen, zu füllen.
  • Während des in 40A gezeigten Arbeitsschritts wird die zweite polykristalline n+-Siliziumschicht 65 bemustert.
  • Während des in 40B gezeigten Arbeitsschritts wird ein Teil der ersten SiO2-Schicht 61 durch Ätzen durch Öffnungsabschnitte der zweiten polykristallinen n+-Siliziumschicht 65, die durch Bemustern bereitgestellt ist, entfernt. Demgemäß werden ein beweglicher Halbleiterbereich Bs3 und ein Querverdrahtungsbereich Bs4 in dem Sensorelement zum Erfassen einer Winkelgeschwindigkeit in dem ersten Basissubstrat B8 ausgebildet.
  • Durch die in 39A bis 40B gezeigten, oben beschriebenen Arbeitsschritte kann das erste Basissubstrat B8 in dem Halbleiterbauelement 106 ausgebildet werden.
  • Das zweite Basissubstrat B9 umfasst das Beschleunigungssensorelement. Das Beschleunigungssensorelement umfasst einen beweglichen Halbleiterbereich Bs1 und einen fixierten Halbleiterbereich Bs2 auf eine Weise, die ähnlich ist zu dem Beschleunigungssensor in dem in 6B gezeigten Basissubstrat B3. Der bewegliche Halbleiterbereich Bs1 umfasst eine bewegliche Elektrode Em. Der fixierte Halbleiterbereich Bs2 umfasst eine fixierte Elektrode Es, die gegenüberliegend der beweglichen Elektrode Ein angeordnet ist. Der Beschleunigungssensor erfasst eine Änderung der Kapazität aufgrund einer Änderung des Abstands zwischen der beweglichen Elektrode Ein und der fixierten Elektrode Es, um so eine Winkelgeschwindigkeit zu erfassen. In dem ersten Basissubstrat B8 werden von der zweiten polykristallinen n+-Siliziumschicht 65 aus ein beweglicher Halbleiterbereich und ein fixierter Halbleiterbereich in dem Sensorelement zum Erfassen einer Winkelgeschwindigkeit ausgebildet.
  • Unter Bezug auf 41A bis 41D wird ein beispielhaftes Verfahren zur Herstellung des bereichsunterteilten Substrats A18 in dem Halbleiterbauelement 106 beschrieben.
  • Während des in 41A gezeigten Arbeitsschritts werden die unter Bezug auf 2A bis 2C und 3A beschriebenen Arbeitsschritte durchgeführt. In einem Primärsubstrat 30a wird eine Vielzahl an primären Gräben 31aa bereitgestellt und werden die primären Gräben 31aa durch eine primäre leitfähige Schicht 35a mit einem isolierenden Element 31ba gefüllt.
  • Während des in 41B gezeigten Arbeitsschritts werden Vertiefungsabschnitte 32A und 32B entsprechend auf einer ersten Oberfläche S1 und einer zweiten Oberfläche S2 des Primärsubstrats 30a ausgebildet.
  • Während des in 41C gezeigten Arbeitsschritts wird das Primärsubstrat 30a von der zweiten Oberfläche S2 aus geschliffen, bis das primäre isolierende Element 31ba freigelegt ist. Demgemäß werden die Gräben 31a, die leitfähige Schicht 35 und das isolierende Element 31b in dem bereichsunterteilten Substrat A18 ausgebildet.
  • Während des in 41D gezeigten Arbeitsschritts wird ein Teil des isolierenden Elements 31b geätzt, so dass das bereichsunterteilte Substrat A18 leicht mit dem ersten Basissubstrat B8 und dem zweiten Basissubstrat B9 bondiert ist. Wenn der geätzte Teil des isolierenden Elements 31b groß ist, kann eine Parasitärkapazität einer durch das isolierende Element 31b bereitgestellten dielektrischen Schicht verringert werden. Die leitfähige Schicht 35 kann auch gleichzeitig mit dem isolierenden Element 31b teilweise geätzt werden.
  • Durch die in 41A bis 41D gezeigten, oben beschriebenen Arbeitsschritte kann das bereichsunterteilte Substrat A18 in dem Halbleiterbauelement 106 hergestellt werden.
  • Das zweite Basissubstrat B9, in welchem das Beschleunigungssensorelement ausgebildet ist, kann durch Arbeitsschritte hergestellt werden, die ähnlich zu den unter Bezug auf 7A bis 7C beschriebenen Arbeitsschritten sind.
  • Unter Bezug auf 42A bis 43 wird ein beispielhaftes Verfahren zur Herstellung des Halbleiterbauelements 106 aus dem ersten Basissubstrat B8, dem bereichsunterteilten Substrat A18 und dem Basissubstrat B9, welche vorab hergestellt werden, beschrieben.
  • Während des in 42A gezeigten Arbeitsschritts werden durch beispielsweise Si-Direktbondieren bei einer niedrigen Temperatur in einer Stickstoffatmosphäre bei 1 atm das zweite Basissubstrat B9 und das bereichsunterteilte Substrat A18 miteinander bondiert. Durch Bondieren des zweiten Basissubstrats B9 und des bereichsunterteilten Substrats A18 wird aus einem Zwischenraum, der die Gräben 23 und den Vertiefungsabschnitt 32b einschließt, ein luftdichter Raum bei 1 atm.
  • Während des in 42B gezeigten Arbeitsschritts wird der in 42A gezeigte Verbundkörper des zweiten Basissubstrats B9 und des unterteilten Substrats A18 umgedreht und wird der Verbundkörper durch beispielsweise Si-Direktbondieren bei einer niedrigen Temperatur im Vakuum mit dem ersten Basissubstrat B8 bondiert. Durch Bondieren des Verbundkörpers und des ersten Basissubstrats B8 erfährt der den Vertiefungsabschnitt 32a umfassende Zwischenraum einen Vakuumzustand.
  • Während des in 43 gezeigten Arbeitsschritts wird auf einer hinteren Oberfläche des zweiten Basissubstrats B9, in welchem das Beschleunigungssensorelement ausgebildet ist, eine isolierende Schicht 70 ausgebildet. Es wird eine Vielzahl an Gräben 71 bereitgestellt, welche die isolierende Schicht 70, das Trägersubstrat 22 und die vergrabene Oxidschicht 20 durchdringen. Auf Seitenwänden eines jeden der Vielzahl an Gräben 71 wird eine Oxidschicht 72 ausgebildet, und es wird jeder der Vielzahl an Gräben 71 durch die Oxidschicht 72 mit einem leitfähigen Element 73 gefüllt. Dann wird auf der gesamten Fläche eine aus Aluminium (Al) hergestellte Schicht ausgebildet und mit Fotolithografie und Ätzen behandelt, um so Drähte und Elektrodenteile 74 auszubilden.
  • Durch die in 42A bis 43 gezeigten, oben beschriebenen Arbeitsschritte kann das in 37 gezeigte Halbleiterbauelement 106 ausgebildet werden.
  • In dem in 37 gezeigten Halbleiterbauelement 106 sind das erste Basissubstrat B8, in welchem das Sensorelement zum Erfassen einer Winkelgeschwindigkeit ausgebildet ist, und das zweite Basissubstrat B9, in welchem das Beschleunigungssensorelement ausgebildet ist, durch das bereichsunterteilte Substrat A18 elektrisch miteinander gekoppelt. Somit kann das Halbleiterbauelement 106 ein Halbleiterbauelement sein, welches eine Sensorelement zum Erfassen einer Winkelgeschwindigkeit und ein Beschleunigungssensorelement einschließt und eine geringe Größe und einen niedrigen Verdrahtungswiderstand aufweist.
  • Dreizehnte Ausführungsform
  • Unter Bezug auf 44 und 45 wird ein Halbleiterbauelement 107 gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung beschrieben. Das Halbleiterbauelement 107 umfasst ein Basissubstrat B10 und ein bereichsunterteiltes Substrat A19. In dem Basissubstrat B10 ist ein Sensorelement zum Erfassen einer Winkelgeschwindigkeit (gyro sensor element) ausgebildet. In dem bereichsunterteilten Substrat A19 ist ein Beschleunigungssensorelement ausgebildet. Wenn das bereichsunterteilte Substrat A19 mit dem Basissubstrat B10 bondiert ist, ist das bereichsunterteilte Substrat A19 als ein Decksubstrat in Bezug auf das Basissubstrat B10 wie in 45 gezeigt positioniert.
  • Unter Bezug auf 46A bis 46D wird ein beispielhaftes Verfahren zur Herstellung des Basissubstrats B10 in dem Halbleiterbauelement 107 beschrieben.
  • Während des In 46A gezeigten Arbeitsschritts wird ein Substrat 80 hergestellt, welches aus einkristallinem Silizium hergestellt ist. Auf dem Substrat 80 werden eine isolierende Schicht 81, eine leitfähige Schicht 82, eine isolierende Schicht 83, eine leitfähige Schicht 84 und eine SOI-Schicht 85 gestapelt. Die isolierende Schicht 81 und die isolierende Schicht 83 sind aus beispielsweise Siliziumoxid (SiO2) hergestellt. Die leitfähige Schicht 82 und die leitfähige Schicht 84 sind aus beispielsweise Aluminium (Al) hergestellt. Die SOI-Schicht 85 ist aus einkristallinem S1 oder polykristallinem Silizium hergestellt. Es wird dann eine Struktur des Sensorelements zum Erfassen einer Winkelgeschwindigkeit ausgebildet. In einem Fall, bei dem die SOI-Schicht 85 aus polykristallinem Silizium hergestellt ist, kann die in 46A gezeigte Struktur ausgebildet werden durch Arbeitsschritte, die ähnlich zu den unter Bezug auf 39A bis 40B beschriebenen Arbeitsschritten sind. In einem Fall, bei dem die SOI-Schicht 85 aus einkristallinem Silizium hergestellt ist, kann beispielsweise eine Substratbondierungstechnik verwendet werden.
  • Während des in 46B gezeigten Arbeitsschritts wird ein Primärsubstrat 86a hergestellt, welches aus einkristallinem Silizium hergestellt ist. Es wird eine Vielzahl an primären Gräben 87aa in dem Primärsubstrat 86 bereitgestellt, und es wird eine leitfähige Schicht 88a auf einer Seitenwand eines jeden der primären Gräben 87aa ausgebildet. Darüber hinaus werden Vertiefungsabschnitte 89a und 89b entsprechend auf einer oberen Oberfläche und einer unteren Oberfläche des Primärsubstrats 86 bereitgestellt. Die in 46B gezeigte Struktur ist ähnlich zu der in 41B gezeigten Struktur, mit der Ausnahme, dass das primäre isolierende Element 31ba nicht bereitgestellt ist. Somit kann die in 46B gezeigte Struktur auf eine Weise ausgebildet werden, die ähnlich zu der in 41B gezeigten Struktur ist, mit Ausnahme der Ausbildung des isolierenden Elements 31ba.
  • Während des in 46C gezeigten Arbeitsschritts wird das Primärsubstrat 86a durch beispielsweise Si-Direktbondieren bei einer niedrigen Temperatur im Vakuum an die SOI-Schicht 85 oberhalb des Substrats 80 bondiert.
  • Während des in 46D gezeigten Arbeitsschritts wird die obere Oberfläche des Primärsubstrats 86a abgeschliffen, bis die primären Gräben 87aa das Primärsubstrat 86a durchdringen. Demgemäß können das Substrat 86, die Gräben 87a und die leitfähige Schicht 88 in dem Basissubstrat B10 ausgebildet werden.
  • Durch die in 46A bis 46D gezeigten, oben beschriebenen Arbeitsschritte kann das Basissubstrat B10 in dem Halbleiterbauelement 107 ausgebildet werden.
  • Unter Bezug auf 47A bis 47E wird ein beispielhaftes Verfahren zur Herstellung des bereichsunterteilten Substrats A19 in dem Halbleiterbauelement 107 beschrieben.
  • Während des in 47A gezeigten Arbeitsschritts wird ein Substrat 40 hergestellt, das aus einkristallinem Silizium mit hoher Konzentration hergestellt ist. Auf einer unteren Oberfläche des Substrats 40 wird eine Schutzschicht 40a ausgebildet. Auf einer oberen Oberfläche des Substrats 40 werden eine isolierende Schicht 41, die aus Siliziumnitrid (Si3N4) hergestellt ist, und eine isolierende Schicht 42, die aus Siliziumoxid (SiO2) hergestellt ist, gestapelt. Es wird eine Vielzahl an Kontaktlöchern 40b, welche die isolierende Schicht 42 und die isolierende Schicht 41 bis zu dem Substrat 40 durchdringen, bereitgestellt, und es wird eine SOI-Schicht 43, die aus polykristallinem Silizium mit hoher Konzentration hergestellt ist, ausgebildet, um so die Kontaktlöcher 40b zu füllen. Die SOI-Schicht 43 weist eine Dicke von 5 μm bis 100 μm auf.
  • Während des in 47B gezeigten Arbeitsschritts wird die Schutzschicht 40a entfernt und wird eine Vielzahl an Gräben 31a, welche die isolierende Schicht 41 erreichen, in dem Substrat 40 bereitgestellt. Demgemäß wird das Substrat 40 in eine Vielzahl an Teilbereichen Ce unterteilt.
  • Während des in 47C gezeigten Arbeitsschritts wird auf einer Seitenwand eines jeden der Gräben 31a eine leitfähige Schicht 35 ausgebildet. Die Gräben 31a werden mit einem isolierenden Element 31b gefüllt, das aus Siliziumoxid (SiO2) hergestellt ist, und wird ferner eine Siliziumoxidschicht (SiO2-Schicht) auf dem Substrat 40 ausgebildet. Die SiO2-Schicht wird planarisiert, um so eine isolierende Schicht 44, die aus Siliziumoxid (SiO2) hergestellt ist, auszubilden.
  • Während des in 47D gezeigten Arbeitsschritts wird eine Vielzahl an Kontaktlöchern 40c, welche das Substrat 40 erreichen, in der isolierenden Schicht 44 ausgebildet. Es wird dann eine leitfähige Schicht 45 auf der isolierenden Schicht 44 ausgebildet, um so die Kontaktlöcher 40c zu füllen. Die leitfähige Schicht 45 wird bemustert, um so Drähte und Elektrodenkontaktflächen auszubilden.
  • Während des in 47A gezeigten Arbeitsschritts wird eine Vielzahl an Gräben 43a, welche die SOI-Schicht 43 durchdringen, bereitgestellt. Ein Teil der isolierenden Schicht 42 wird durch Ätzen durch die Gräben 43a entfernt. Demgemäß wird in der SOI-Schicht 43 die Struktur eines Beschleunigungssensorelements ausgebildet.
  • Durch die in 47A bis 47E gezeigten, oben beschriebenen Arbeitsschritte kann das bereichsunterteilte Substrat A19 in dem Halbleiterbauelement 107 in 44 ausgebildet werden.
  • Als Nächstes wird ein beispielhaftes Verfahren zur Herstellung des Halbleiterbauelements 107 unter Verwendung des Basissubstrats 10 und des bereichsunterteilten Substrats A19, welche vorab hergestellt werden, beschrieben.
  • Wie in 45 aufgezeigt, wird das durch die in 47A bis 47E gezeigten Arbeitsschritte hergestellte bereichsunterteilte Substrat A19 umgedreht und auf das durch die in 46A bis 46D gezeigten Arbeitsschritte hergestellte Basissubstrat B10 gestapelt. Das Siliziumsubstrat 86 in dem Basissubstrat B10 wird durch beispielsweise Si-Direktbondieren bei einer niedrigen Temperatur im Vakuum mit der SOI-Schicht 43 in dem bereichsunterteilten Substrat bondiert. Demgemäß erfährt der Zwischenraum, der die Vertiefungsabschnitte 89a, 89b und die Gräben 87a und 43a einschließt, einen Vakuumzustand und kann das in 44 gezeigte Halbleiterbauelement 107 ausgebildet werden.
  • In dem in 44 gezeigten Halbleiterbauelement 107 sind das bereichsunterteilte Substrat A19, in welchem das Beschleunigungssensorelement ausgebildet ist, und das Basissubstrat B10, in welchem das Sensorelement zum Erfassen einer Winkelgeschwindigkeit ausgebildet ist, miteinander elektrisch gekoppelt. Somit kann das Halbleiterbauelement 107 ein Halbleiterbauelement sein, das ein Sensorelement zum Erfassen einer Winkelgeschwindigkeit und ein Beschleunigungssensorelement einschließt und eine geringe Größe und einen geringen Verdrahtungswiderstand aufweist. Darüber hinaus sind die Gräben 87 in dem in 44 gezeigten Halbleiterbauelement 107 nicht mit einem isolierenden Element gefüllt. Somit kann eine Parasitärkapazität verringert werden im Vergleich mit dem Halbleiterbauelement 106 in 37.
  • In dem bereichsunterteilten Substrat A10 bis A22, den Halbleiterbauelementen 100 bis 110 und den Verfahren zur Herstellung des bereichsunterteilten Substrats A10 bis A22 und der Halbleiterbauelemente 100 bis 110 sind die Substrate 30, 39 und 40 durch die Gräben 31a, welche die Substrate 30, 39 und 40 durchdringen, in Teilbereiche Ce unterteilt. Auf der Seitenwand eines jeden der Gräben 31a ist die leitfähige Schicht 35 ausgebildet und es kann ein Teil der Teilbereiche Ce als ableitende Bereiche Ce1 und Ce2 verwendet werden. Die Widerstände der ableitenden Bereiche Ce1 und Ce2, welche die leitfähige Schicht 35 auf deren Seitenwänden aufweisen, können verringert werden im Vergleich mit einem herkömmlichen bereichsunterteilten Substrat ohne eine leitfähige Schicht 35. Darüber hinaus kann als ein Material der Substrate 30, 39, 40 ein beliebiges Material verwendet werden, ausgewählt aus leitfähigem Material, Halbleitermaterial und einem isolierenden Material.
  • Die Halbleiterbauelemente 100 bis 110 gemäß den oben beschriebenen Ausführungsformen, welche die bereichsunterteilten Substrate A11 bis A22 verwenden, schließen die Sensorelemente zum Erfassen einer dynamischen Größe zum Erfassen einer Beschleunigung oder einer Winkelgeschwindigkeit ein. Ein Halbleiterbauelement gemäß den oben beschriebenen Ausführungsformen, welches die bereichsunterteilten Substrate verwendet, kann auch ein Halbleiterbauelement sein, welches einen Resonator eines mikroelektromechanischen Systems (MEMS-Resonator) oder ein ein Infrarotsensorelement einschließendes Halbleitersensorelement einschließt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006-521022 [0002]
    • US 7560802 [0002]
    • JP 2008-229833 A [0002, 0003]
    • US 2008/0290490 A1 [0002]

Claims (29)

  1. Bereichsunterteiltes Substrat (A10–A22), umfassend: ein Substrat (30) mit einer ersten Oberfläche (S1) und einer zweiten Oberfläche (S2), die einander gegenüber liegen, eine Vielzahl an Gräben (31a), welche das Substrat (30) von der ersten Oberfläche (S1) zu der zweiten Oberfläche (S2) durchdringen und das Substrat (30) in eine Vielzahl an Teilbereichen (Ce) unterteilen, eine leitfähige Schicht (35), die auf einer Seitenwand eines jeden der Vielzahl an Gräben (31a) von einem an die erste Oberfläche (S1) angrenzenden Abschnitt zu einem an die zweite Oberfläche (S2) angrenzenden Abschnitt angeordnet ist, wobei die leitfähige Schicht (35) eine elektrische Leitfähigkeit aufweist, die höher ist als die elektrische Leitfähigkeit des Substrats (30), und ein isolierendes Element (31b), welches jeden der Vielzahl an Gräben durch die leitfähige Schicht (35) füllt.
  2. Bereichsunterteiltes Substrat (A10–A15, A17–A22) nach Anspruch 1, wobei das Substrat (30) aus einkristallinem Silizium hergestellt ist.
  3. Bereichsunterteiltes Substrat (A20–A22) nach Anspruch 2, ferner umfassend eine isolierende Schicht (30c, 30d), die zwischen dem Substrat (30) und der leitfähigen Schicht (35) angeordnet ist.
  4. Bereichsunterteiltes Substrat (A20–A22) nach Anspruch 3, wobei die isolierende Schicht (30c, 30d) aus Siliziumoxid hergestellt ist.
  5. Bereichsunterteiltes Substrat (A10–A22) nach einem der Ansprüche 1–4, wobei die leitfähige Schicht (35) mindestens eine von einer Metallschicht, einer Siliziumschicht mit einer hohen Verunreinigungskonzentration und einer Metallsilizidschicht einschließt.
  6. Bereichsunterteiltes Substrat (A13, A15, A16, A20, A21, A22) nach einem der Ansprüche 1–5, wobei die leitfähige Schicht (35) mindestens eine der ersten Oberflächen (S1) und der zweiten Oberflächen (S2) im Umkreis eines jeden der Vielzahl an Gräben (31a) bedeckt.
  7. Bereichsunterteiltes Substrat (A10–A22) nach einem der Ansprüche 1–6, wobei das isolierende Element (31b) aus Siliziumoxid hergestellt ist.
  8. Bereichsunterteiltes Substrat (A10–A13, A16–A22) nach einem der Ansprüche 1–7, wobei das isolierende Element (31b) einen jeden der Vielzahl an Gräben (31a) von einem an die erste Oberfläche (S1) angrenzenden Abschnitt zu einem an die zweite Oberfläche (S2) angrenzenden Abschnitt füllt.
  9. Halbleiterbauelement (100–110), umfassend ein Decksubstrat, welches das bereichsunterteilte Substrat (A10–A22) gemäß einem der Ansprüche 1–8 einschließt, und ein Basissubstrat (B3–B10), das aus Halbleiter hergestellt ist und eine Vielzahl an Halbleiterbasisbereichen (Bs) aufweist, wobei die Halbleiterbasisbereiche (Bs) voneinander isoliert vorliegen und in einem Oberflächenabschnitt des Basissubstrats (B3–B10) angeordnet sind, wobei das Decksubstrat mit dem Basissubstrat (B3–B10) in einem Zustand bondiert ist, bei dem das Decksubstrat einem vorbestimmten Bereich (R1) des Oberflächenabschnitts des Basissubstrats (B3–B10) gegenüberliegt, das Decksubstrat und der vorbestimmte Bereich einen dazwischen liegenden versiegelten Raum aufweisen und einer der Vielzahl an Teilbereichen (Ce) einen ableitenden Bereich (Ce1, Ce2) bereitstellt, der mit einem der Vielzahl an Halbleiterbasisbereichen (Bs) elektrisch gekoppelt ist.
  10. Halbleiterbauelement (101, 105, 106) nach Anspruch 9, wobei das Decksubstrat einen Vertiefungsabschnitt (32, 32a, 32b) aufweist, der dem vorbestimmten Bereich (R1) gegenüberliegt, und das Decksubstrat mit dem Basissubstrat (B4, B7, B8, B9) im Umkreis des Vertiefungsabschnitts (32, 32a, 32b) bondiert ist.
  11. Halbleiterbauelement (100, 102–104) nach Anspruch 9, wobei das Basissubstrat (B3, B5, B5a, B6, B7) auf einem der Vielzahl an Halbleiterbasisbereichen (Bs) in dem vorbestimmten Bereich (R1) einen vorstehenden Abschnitt (50) aufweist und das Decksubstrat und das Basissubstrat an dem vorstehenden Abschnitt (50) miteinander bondiert sind.
  12. Halbleiterbauelement (110, 102–104) nach Anspruch 11, wobei der vorstehende Abschnitt (50) aus einkristallinem Silizium, polykristallinem Silizium oder Metall hergestellt ist.
  13. Halbleiterbauelement (100–110) nach einem der Ansprüche 9–12, wobei: das Basissubstrat (B3–B10) ein SOI-Substrat einschließt, das SOI-Substrat ein Trägersubstrat (22), eine vergrabene Oxidschicht (20) und eine SOI-Schicht (21) in dieser Reihenfolge gestapelt einschließt, die Vielzahl an Halbleiterbasisbereichen (Bs) in der SOI-Schicht (21) angeordnet ist und die Halbleiterbasisbereiche (Bs) mit einem Trenngraben (23), der die SOI-Schicht (21) durchdringt und die vergrabene Oxidschicht (20) erreicht, voneinander isoliert sind.
  14. Halbleiterbauelement (100–110) nach Anspruch 13, ferner umfassend ein Sensorelement zum Erfassen einer dynamischen Größe, das eine bewegliche Elektrode (Em) und eine fixierte Elektrode (Es) aufweist, zum Erfassen einer dynamischen Größe, die auf das Sensorelement ausgeübt wird, wobei die bewegliche Elektrode (Em) eine gegenüberliegende Oberfläche aufweist, die der fixierten Elektrode (Es) gegenüberliegt, wobei einer der Vielzahl an Halbleiterbasisbereichen (Bs) einen beweglichen Halbleiterbereich (Bs1) bereitstellt und ein anderer der Vielzahl an Halbleiterbasisbereichen (Bs) einen fixierten Halbleiterbereich (Bs2) bereitstellt, der bewegliche Halbleiterbereich (Bs1) die bewegliche Elektrode (Em) aufweist, die vergrabene Oxidschicht (20) unter der beweglichen Elektrode (Em) durch Opferätzen entfernt wird, so dass die bewegliche Elektrode (Em) versetzbar ist, der fixierte Halbleiterbereich (Bs2) die fixierte Elektrode (Es) aufweist, die bewegliche Elektrode (Em) und die fixierte Elektrode (Es) dazwischen eine Kapazität bereitstellen, derart, dass ein Raum zwischen der beweglichen Elektrode (Em) und der fixierten Elektrode (Es) eine dielektrische Schicht bereitstellt, die Vielzahl an Teilbereichen (Ce) einen ersten ableitenden Bereiche (Ce1) und einen zweiten ableitenden Bereich (Ce2) einschließt, der erste ableitende Bereich (Ce1) mit dem beweglichen Halbleiterbereich (Bs1) gekoppelt ist und der zweite ableitende Bereich (Ce2) mit dem fixierten Halbleiterbereich (Bs2) gekoppelt ist, die bewegliche Elektrode (Em) versetzbar ist entsprechend einer dynamischen Größe, die in einer zu der gegenüberliegenden Oberfläche senkrechten Richtung ausgeübt wird, und das Sensorelement zum Erfassen einer dynamischen Größe die dynamische Größe erfasst durch Erfassen einer Änderung der Kapazität gemäß einer Versetzung der beweglichen Elektrode (Em).
  15. Halbleiterbauelement (100, 110) nach Anspruch 14, wobei die dynamische Größe eine Beschleunigung oder eine Winkelgeschwindigkeit ist.
  16. Halbleiterbauelement (105, 109, 110) nach einem der Ansprüche 9–15, wobei das Substrat (30) in dem Decksubstrat aus einkristallinem Silizium hergestellt ist und das Decksubstrat einen IC-Schaltkreis (G1–G5) einschließt, der in einer der Vielzahl an Teilbereichen (Ce) angeordnet ist.
  17. Halbleiterbauelement (109, 110) nach Anspruch 16, wobei das bereichsunterteilte Substrat (A21, A22) ferner eine isolierende Schicht (30c, 30d) einschließt, die zwischen dem Substrat (30) und der leitfähigen Schicht (35) angeordnet ist.
  18. Halbleiterbauelement (109, 110) nach Anspruch 17, wobei die isolierende Schicht (30c, 30d) aus Siliziumoxid hergestellt ist.
  19. Halbleiterbauelement (109, 110) nach Anspruch 17 oder 18, wobei der IC-Schaltkreis (G5) an einem Abschnitt des Decksubstrats angeordnet ist, der dem vorbestimmten Bereich (R1) des Basissubstrats (B5a) gegenüberliegt, und der IC-Schaltkreis (G5) in dem versiegelten Raum angeordnet ist.
  20. Halbleiterbauelement (110) nach einem der Ansprüche 17–19, wobei die leitfähige Schicht (35d) den einen der Vielzahl an Teilbereichen (Ce1) umschließt, in welchem der IC-Schaltkreis (G5) angeordnet ist.
  21. Halbleiterbauelement (101, 105, 106, 107) nach einem der Ansprüche 9–16, wobei das Substrat (30) in dem Decksubstrat aus Silizium hergestellt ist, das Basissubstrat (B4, B7, B9, B10) aus Silizium hergestellt ist und das Basissubstrat (B4, B7, B9, B10) und das Decksubstrat durch Silizium-zu-Silizium-Direktbondieren miteinander bondiert sind.
  22. Halbleiterbauelement (100, 103) nach einem der Ansprüche 9–16, wobei das Substrat (30) in dem Decksubstrat aus Silizium hergestellt ist, das Basissubstrat (B3, B6) aus Silizium hergestellt ist und das Basissubstrat (B3, B6) und das Decksubstrat durch Gold-zu-Silizium-eutektisches Bondieren miteinander bondiert sind.
  23. Halbleiterbauelement (100, 110) nach einem der Ansprüche 9–20, ferner umfassend einen leitfähigen Klebstoff, wobei das Basissubstrat (B3, B10) und das Decksubstrat durch den leitfähigen Klebstoff miteinander bondiert sind.
  24. Verfahren zur Herstellung des bereichsunterteilten Substrats (A10–A22) gemäß Anspruch 1, umfassend: Herstellen eines Primärsubstrats (30a), welches das Substrat (30) bereitstellt, wobei das Primärsubstrat (30a) eine erste Oberfläche und eine zweite Oberfläche aufweist, die einander gegenüber liegen, Bereitstellen einer Vielzahl an primären Gräben (31aa), welche die Vielzahl an Gräben (31a) bereitstellt, in dem Primärsubstrat (30a) von der ersten Oberfläche aus bis zu einer vorbestimmten Tiefe, so dass die Vielzahl an primären Gräben (31aa) das Primärsubstrat (30a) nicht durchdringt, Ausbilden einer primären leitfähigen Schicht (35a), welche die leitfähige Schicht (35) bereitstellt, auf einer Seitenwand eines jeden der Vielzahl an primären Gräben (31aa), Füllen der Vielzahl an primären Gräben (31aa) mit einem primären isolierenden Element (31ba), welches das isolierende Element (31b) bereitstellt, Ausbilden der ersten Oberfläche (S1) des Substrats (30) durch mindestens eines von einem Schleifen, Polieren, Ätzen und chemisch-mechanischen Polieren von einer ersten Oberflächenseite aus und Freilegen des Primärsubstrats (30a) und Ausbilden der zweiten Oberfläche (S2) des Substrats (30), der leitfähigen Schicht (35) und des isolierenden Elements (31b) durch mindestens eines von einem Schleifen, Polieren, Ätzen und chemisch-mechanischen Polieren von einer zweiten Oberflächenseite aus und Freilegen des primären isolierenden Elements (31ba).
  25. Verfahren nach Anspruch 24, wobei das Füllen der Vielzahl an primären Gräben (31aa) mit dem primären isolierenden Element (31ba) durchgeführt wird nach dem Ausbilden der primären leitfähigen Schicht (35a) und das Ausbilden der ersten Oberfläche (S1) des Substrats (30) durchgeführt wird nach dem Füllen der Vielzahl an primären Gräben (31aa).
  26. Verfahren nach Anspruch 25, wobei das Ausbilden der ersten Oberfläche (S1) des Substrats (30) einschließt Freilegen der primären leitfähigen Schicht (35a), die auf dem Primärsubstrat (30a) ausgebildet ist, durch mindestens eines von einem Schleifen, Polieren, Ätzen und chemisch-mechanischen Polieren des primären isolierenden Element (31ba) von der ersten Oberflächenseite aus und Bemustern der primären leitfähigen Schicht (35a), so dass das Primärsubstrat (30a) freigelegt wird.
  27. Verfahren nach Anspruch 25, wobei das Füllen der Vielzahl an primären Gräben (31aa) ein Füllen eines zweiten Oberflächenseitenabschnitts eines jeden der Vielzahl an primären Gräben (31aa) mit einer Opferschicht (38) und ein Füllen eines ersten Oberflächenseitenabschnitts eines jeden der Vielzahl an primären Gräben (31aa) mit der primären isolierenden Schicht (31ba) einschließt und das Ausbilden der zweiten Oberfläche (S2) des Substrats (30), der leitfähigen Schicht (35) und des isolierenden Elements (31b) ein Entfernen der Opferschicht (38) durch Ätzen von der zweiten Oberflächenseite des Primärsubstrats (30a) aus einschließt.
  28. Verfahren nach Anspruch 24, wobei das Ausbilden der ersten Oberfläche (S1) des Substrats (30) durchgeführt wird nach dem Ausbilden der primären leitfähigen Schicht (35a) und das Füllen der Vielzahl an primären Gräben (31aa) durchgeführt wird nach dem Ausbilden der ersten Oberfläche (S1) des Substrats (30).
  29. Verfahren zur Herstellung des Halbleiterbauelements (100–110) gemäß Anspruch 9, umfassend: Herstellen des Basissubstrats (B3–B10), Herstellen des Decksubstrats, welches das bereichsunterteilte Substrat (A10–A22) einschließt, und Bondieren des Decksubstrats an das Basissubstrat (B3–B10), so dass das Decksubstrat dem vorbestimmten Bereich (R1) des Basissubstrats (B3–B10) gegenüberliegt, wobei der Raum zwischen dem Decksubstrat und dem vorbestimmten Bereich (R1) versiegelt ist und der ableitende Bereich (Ce1, Ce2) elektrisch mit einem der Vielzahl an Halbleiterbasisbereichen (Bs) gekoppelt ist.
DE102010062419A 2009-12-04 2010-12-03 Bereichsunterteiltes Substrat und Halbleiterbauelement Ceased DE102010062419A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009276841 2009-12-04
JP2009-276841 2009-12-04
JP2010176742A JP5218497B2 (ja) 2009-12-04 2010-08-05 半導体装置およびその製造方法
JP2010-176742 2010-08-05

Publications (1)

Publication Number Publication Date
DE102010062419A1 true DE102010062419A1 (de) 2011-06-09

Family

ID=43972697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010062419A Ceased DE102010062419A1 (de) 2009-12-04 2010-12-03 Bereichsunterteiltes Substrat und Halbleiterbauelement

Country Status (3)

Country Link
US (1) US8455973B2 (de)
JP (1) JP5218497B2 (de)
DE (1) DE102010062419A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105036060A (zh) * 2015-06-29 2015-11-11 华东光电集成器件研究所 一种mems器件及其制作方法
DE102012203135B4 (de) * 2012-02-29 2020-11-12 Robert Bosch Gmbh Mikromechanische Sensoranordnung und ein entsprechendes Herstellungsverfahren sowie entsprechende Verwendung
DE102012219616B4 (de) * 2012-10-26 2021-05-20 Robert Bosch Gmbh Mikromechanisches Bauelement mit Bondverbindung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5115618B2 (ja) * 2009-12-17 2013-01-09 株式会社デンソー 半導体装置
JP5206826B2 (ja) * 2011-03-04 2013-06-12 株式会社デンソー 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
US8673756B2 (en) * 2011-04-14 2014-03-18 Robert Bosch Gmbh Out-of-plane spacer defined electrode
US10160632B2 (en) * 2012-08-21 2018-12-25 Robert Bosch Gmbh System and method for forming a buried lower electrode in conjunction with an encapsulated MEMS device
US9012324B2 (en) * 2012-08-24 2015-04-21 United Microelectronics Corp. Through silicon via process
SE537869C2 (sv) * 2012-11-01 2015-11-03 Silex Microsystems Ab Substratgenomgående vior
US11450646B1 (en) * 2012-12-22 2022-09-20 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
JP6032046B2 (ja) * 2013-02-14 2016-11-24 株式会社デンソー 半導体装置およびその製造方法
US9254998B2 (en) * 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with a capping substrate
JP6208451B2 (ja) * 2013-03-29 2017-10-04 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
JP2014197652A (ja) * 2013-03-29 2014-10-16 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
US9496247B2 (en) * 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US9630832B2 (en) * 2013-12-19 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing
EP3118892B1 (de) * 2014-03-12 2018-05-02 Thruchip Japan Inc. Vorrichtung mit einer integrierten laminierten halbleiterschaltung
JP6341190B2 (ja) * 2015-02-16 2018-06-13 株式会社デンソー 半導体装置の製造方法
US9741685B2 (en) * 2015-08-07 2017-08-22 Lam Research Corporation Methods for directly bonding silicon to silicon or silicon carbide to silicon carbide
EP3153851B1 (de) 2015-10-06 2024-05-01 Carrier Corporation Mems-chip mit messstrukturen
CN106517085B (zh) * 2016-12-30 2019-01-08 苏州晶方半导体科技股份有限公司 Mems传感器封装结构及其形成方法
US10662055B2 (en) 2017-04-27 2020-05-26 Seiko Epson Corporation MEMS element, sealing structure, electronic device, electronic apparatus, and vehicle
US10410978B2 (en) * 2018-01-24 2019-09-10 Sanken Electric Co., Ltd. Semiconductor wafer and method for forming semiconductor
CN112567514B (zh) * 2018-08-03 2021-11-12 长江存储科技有限责任公司 存储器结构及其形成方法
US11267699B2 (en) * 2019-02-21 2022-03-08 Invensense, Inc. Modification to rough polysilicon using ion implantation and silicide
US11279611B2 (en) * 2019-12-16 2022-03-22 Taiwan Semiconductor Manufacturing Company Limited Micro-electro mechanical system device containing a bump stopper and methods for forming the same
WO2023189037A1 (ja) * 2022-03-29 2023-10-05 ヌヴォトンテクノロジージャパン株式会社 電力増幅半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521022A (ja) 2003-03-21 2006-09-14 シレックス マイクロシステムズ アーベー 基板中の電気的接続
JP2008229833A (ja) 2007-02-22 2008-10-02 Denso Corp 半導体装置およびその製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207660A (en) * 1977-11-09 1980-06-17 Ford Motor Company Method of making low cost insertable type port liner
US4300494A (en) * 1979-09-26 1981-11-17 Shell Oil Company Thermal insulated intake ports
US4430856A (en) * 1981-11-13 1984-02-14 Deere & Company Port liner and method of assembly
US4428334A (en) * 1981-11-20 1984-01-31 General Motors Corporation Engine with variable flow controlled cellular intake port
JPS60171945U (ja) * 1984-04-24 1985-11-14 日本特殊陶業株式会社 断熱ポ−トライナ−
US5593745A (en) * 1994-02-24 1997-01-14 Caterpillar Inc. Insulated port liner assembly
JP3517957B2 (ja) * 1994-06-10 2004-04-12 マツダ株式会社 エンジンの吸気ポート構造およびその設定方法
US6006721A (en) * 1996-06-14 1999-12-28 Ford Global Technologies, Inc. Modular intake port for an internal combustion engine
JPH10229291A (ja) 1997-02-17 1998-08-25 Toyota Motor Corp 配線基板及びその製造方法
US5842342A (en) * 1997-02-21 1998-12-01 Northrop Grumman Corporation Fiber reinforced ceramic matrix composite internal combustion engine intake/exhaust port liners
JP3342351B2 (ja) * 1997-06-27 2002-11-05 ダイハツ工業株式会社 内燃機関における吸気管のシリンダヘッドへの接続装置
US6161513A (en) * 1999-03-01 2000-12-19 Ford Global Technologies, Inc. Plenum module having a runner pack insert
JP2002043502A (ja) 2000-07-25 2002-02-08 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
US6460502B2 (en) * 2001-02-24 2002-10-08 Briggs & Stratton Corporation Engine cylinder head assembly
JP2003289073A (ja) 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
US7311889B2 (en) 2002-06-19 2007-12-25 Fujitsu Limited Carbon nanotubes, process for their production, and catalyst for production of carbon nanotubes
US6742488B2 (en) * 2002-07-18 2004-06-01 Kohler Co. Component for governing air flow in and around cylinder head port
US6817334B2 (en) * 2002-11-22 2004-11-16 Caterpillar Inc Intake port sleeve for an internal combustion engine
US20040221830A1 (en) * 2003-05-06 2004-11-11 Cummins Inc. Cylinder head with machined intake port and process for manufacturing
US6936491B2 (en) 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US6930367B2 (en) 2003-10-31 2005-08-16 Robert Bosch Gmbh Anti-stiction technique for thin film and wafer-bonded encapsulated microelectromechanical systems
JP4312631B2 (ja) 2004-03-03 2009-08-12 三菱電機株式会社 ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子
US20060254551A1 (en) * 2005-01-19 2006-11-16 Martin Fields Recessed passage combustion engine intake structure and working process
US7262622B2 (en) 2005-03-24 2007-08-28 Memsic, Inc. Wafer-level package for integrated circuits
US7495462B2 (en) 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
US7295029B2 (en) 2005-03-24 2007-11-13 Memsic, Inc. Chip-scale package for integrated circuits
JP4670427B2 (ja) * 2005-03-28 2011-04-13 パナソニック電工株式会社 半導体センサおよびその製造方法
US7370620B1 (en) * 2005-04-07 2008-05-13 Hayes Lemmerz International, Inc. Intake manifold assembly having short compact runners and methods of making same
US7393758B2 (en) 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
JP2007192176A (ja) * 2006-01-20 2007-08-02 Fuji Robin Ind Ltd ４サイクルエンジン
JP5132928B2 (ja) * 2006-12-25 2013-01-30 パナソニック株式会社 半導体装置
JP2008256495A (ja) 2007-04-04 2008-10-23 Denso Corp センサ装置
US20080314352A1 (en) * 2007-06-20 2008-12-25 Brosseau Michael R Edge-pivot charge-motion control valve system for an internal combustion engine manifold runner
JP5205660B2 (ja) * 2008-01-28 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
JP5206826B2 (ja) * 2011-03-04 2013-06-12 株式会社デンソー 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006521022A (ja) 2003-03-21 2006-09-14 シレックス マイクロシステムズ アーベー 基板中の電気的接続
US7560802B2 (en) 2003-03-21 2009-07-14 Silex Microsystems AG Electrical connections in substrates
JP2008229833A (ja) 2007-02-22 2008-10-02 Denso Corp 半導体装置およびその製造方法
US20080290490A1 (en) 2007-02-22 2008-11-27 Denso Corporation Semiconductor device and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012203135B4 (de) * 2012-02-29 2020-11-12 Robert Bosch Gmbh Mikromechanische Sensoranordnung und ein entsprechendes Herstellungsverfahren sowie entsprechende Verwendung
DE102012219616B4 (de) * 2012-10-26 2021-05-20 Robert Bosch Gmbh Mikromechanisches Bauelement mit Bondverbindung
CN105036060A (zh) * 2015-06-29 2015-11-11 华东光电集成器件研究所 一种mems器件及其制作方法

Also Published As

Publication number Publication date
JP2011139018A (ja) 2011-07-14
US8455973B2 (en) 2013-06-04
US20110133295A1 (en) 2011-06-09
JP5218497B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
DE102010062419A1 (de) Bereichsunterteiltes Substrat und Halbleiterbauelement
DE60315749T2 (de) MEMS Verpackung auf Waferebene
DE102018124826B4 (de) Auf waferebene integriertes mems-bauelement, das mit einer siliziumsäule und einer intelligenten kappe ermöglicht wird
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102004014444B4 (de) Halbleiteranordnung mit mehreren Substraten
EP2011762B1 (de) Halbleiterbauelement mit einem Sensor, der mit einem externen Element verbunden ist
US7956428B2 (en) Microelectromechanical devices and fabrication methods
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102010000729A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102016100007B4 (de) CMOS-MEMS-Struktur und Verfahren zu ihrer Herstellung
DE102012100007A1 (de) Halbleitervorrichtungen mit Isoliersubstraten und Verfahren zur Bildung derselben
DE112011100907T5 (de) Einheiten auf der Grundlage von Graphenkanälen und Verfahren zu deren Fertigung
US9546090B1 (en) Integrated MEMS-CMOS devices and methods for fabricating MEMS devices and CMOS devices
CN102292280A (zh) 与金属锗硅材料接合的衬底
CN102180436A (zh) 半导体器件及其制造方法
DE102007019552A1 (de) Substrat mit Durchführung und Verfahren zur Herstellung desselben
DE102009055283A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016115067A1 (de) Packaging-Verfahren und zugehörige Package-Struktur
CN108083224A (zh) 具有低电阻布线的mems构件和用于制造这种mems构件的方法
JP6425163B2 (ja) Ｍｅｍｓセンサおよびその製造方法、ならびにそれを備えたｍｅｍｓパッケージ
DE102008000261B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US9550669B2 (en) Vertical pressure sensitive structure
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
WO2012069078A1 (de) Eutektische bondung von dünnchips auf einem trägersubstrat
KR101857866B1 (ko) 캐리어를 처리하는 방법 및 그래핀 층을 전사하는 방법

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final