SE537869C2 - Substratgenomgående vior - Google Patents

Substratgenomgående vior Download PDF

Info

Publication number
SE537869C2
SE537869C2 SE1251236A SE1251236A SE537869C2 SE 537869 C2 SE537869 C2 SE 537869C2 SE 1251236 A SE1251236 A SE 1251236A SE 1251236 A SE1251236 A SE 1251236A SE 537869 C2 SE537869 C2 SE 537869C2
Authority
SE
Sweden
Prior art keywords
substrate
needles
glass
impressions
dielectric constant
Prior art date
Application number
SE1251236A
Other languages
English (en)
Other versions
SE1251236A1 (sv
Inventor
Edvard Kälvesten
Ulf Erlesand
Original Assignee
Silex Microsystems Ab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silex Microsystems Ab filed Critical Silex Microsystems Ab
Priority to SE1251236A priority Critical patent/SE537869C2/sv
Priority to PCT/SE2013/051273 priority patent/WO2014070091A2/en
Priority to US14/440,084 priority patent/US9607915B2/en
Publication of SE1251236A1 publication Critical patent/SE1251236A1/sv
Publication of SE537869C2 publication Critical patent/SE537869C2/sv

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00Devices without movable or flexible elements, e.g. microcapillary devices
    • B81B1/002Holes characterised by their shape, in either longitudinal or sectional plane
    • B81B1/004Through-holes, i.e. extending from one face to the other face of the wafer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095Interconnects
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

Sammandrag Uppfinningen avser en metod att tillverka substratgenomgaende vior i glassubstrat. Ett forsta substrat (10) tillhandahalls pa vilket en uppsattning nalar (11) som skjuter ut vertikalt frail substratet tillverkas. Ett andra sub strat (14) tillverkat av glas tillhandahalls darefter. Substraten lokaliseras intill varandra sâ att nalarna pa det forsta substratet vetter mot det andra substratet. Varme tillfors till en temperatur dar glaset mjuknar, genom att varma glaset eller nalsubstratet eller bagge. En kraft (F) palaggs sà att nalarna pa det fOrsta substratet tranger in i glaset for att tillhandahalla intryckningar i glaset. Slutligen avlagsnas det forsta substratet och material tillhandahalls som fyller intryckningarna i det andra substratet tillverkat av glas.

Description

SUBSTRATGENOMGAENDE VIOR Denna uppfinning avser tillverkning av vior i substrat med lag dielektrisk konstant for MEMS-tillampningar. Speciellt avser den sadana tillampningar som har reducerad strokapacitans.
Bakgrund mom MEMS-teknologiomrklet foreligger en kontinuerlig stravan att reducera komponentstorleken och speciellt komponentemas tjocklek for aft majliggora exempelvis att mobiltelefoner Ors tunnare.
Idag innefattar de fiesta MEMS-komponenter s.k. vior for att fordela ut signaler fran ett signalgenererande element genom ett substrat for ytterligare utfordelning till elektroniska kretsar for signalbehandling. Speciellt s.k. TSV:er (Through Silicon Vias; kiselgenomgaende vior) är vanliga, och saledes foreligger otaliga teknologier som avser denna typ av vior.
Exempel pa de namnda signalgenererande elementen är accelerometrar, gyron, etc. Speciellt nar signalen baseras pa kapacitansforandringar kan den faktiska detekterade signalvariationen vara sâ liten som inom omradet femto- till atto-Farad (- till -18 F).
Detta bar beaktas i relation till de strokapacitanser som fororsakas av vioma sjalva, vilket vanligtvis for TSV:er baserade pa kisel kan ligga i omradet 1-5 pF, och for metallvior i intervallet 5-20 pF. Salunda inser man att det kravs mycket sofistikerad signalbehandling for att plocka ut relevanta delar av den totala signalen.
Det yore darfor onskvart att tillhandahalla en teknologi dar strokapacitansema hos viastrukturema skulle kunna reduceras vasentligt.
Eftersom strokapacitans beror pa ytan av vians omkrets yore det onskvart med reduktion av storleken, foretradesvis diametem, men aven en reduktion av vians langd skulle vara onskvard. Reduktionen i langd ges automatiskt av kravet att reducera substratets tjocklek.
Kapacitansen beror ocksâ pa materialet i substratet. Nar vior tillverkas i kiselskivor sâ att den faktiska vian är isolerad fran substratet medelst en oxid, kommer det att upptrada en 1 kapacitans over isolatorn, och nar vian är gjord av metall kommer det att upptrada en kapacitans Over substratet, dvs. mellan metallen och nagon jord.
En losning pa detta problem är att anvanda glassubstrat som är mycket mindre ledande an kisel.
En teknologi far tillverkning av vior i glas marknadsfors av Planoptik som havdar en patenterad process for detta. Denna process, beskriven i US-7,416,961 och US-7,259,080, omfattar tillhandahallande av intryckningar i en kiselskiva, anslutning av kiselskivan till en glasskiva med negativt tryck for att skapa ett undertryck i intryckningarna inuti kiselskivan, och i ett tempereringssteg som tillater en glasskiva att smalta och flyta in i intryckningarna. Avlagsnande av material fran bagge sidor av det sammansatta skivpaketet som pa detta satt skapats resulterar i en glasskiva som genomtrangts av en uppsattning halvledarperforeringar. Denna process kraver saledes att det skapats ett under negativ inuti intryckningarna.
Sammanfattning av uppfinningen I ljuset av kravet pa mindre dimensioner inom MEMS-omthdet och problem man darvid stater pa, är syftet med foreliggande uppfinning att tillhandahalla en forbattrad metod att 20 forma elektriska genomgaende anslutningar i substrat med lag dielektrisk konstant, sasom glas, vilket mojliggor tunnare substrat, och som reducerar strokapacitanser i avsevard utstrackning jamfor med kiselbaserad teknologi.
Detta syfte uppfylls med en metod som definieras i krav 1.
Metodens huvudsakliga kannetecken är att nalar, i foredragna utforingsformer av kisel, skapas pa ett kiselsubstrat, valfritt belagda med metall, och dessa pressas under tryck in i glassubstrat som varms till en temperatur vid vilket det dr deformerbart. Valfritt varms ocksa substratet och nalarna pa detta, antingen induktivt eller med anvandning av en "het platta" i kontakt med substratet. Vidare kan nalarna vara helt av metall i alternativa utforingsformer. 2 Alternativa utforingsformer ges och dessa definieras i de beroende 'craven.
I en forsta utforingsform anvandes nalarna fOr att skapa en form i glaset genom att pressa dem in i det mjuknade glassubstratet och darefter dra ut dem. NIAlarna i denna 5 utforingsform kan vara av vilket lampligt material som heist som klarar av processbetingelserna. Darefter kan halen som gjorts av nalarna fyllas med smalt metall. Substratet slipas till planaritet for att tillhandahalla de vertikala genomgdende anslutningarna som ligger i plan med substratets yta.
I en andra utforingsform metalliseras nalarna, vilka lampligtvis är tillverkade av kisel, och pressas in i det mjuknade glassubstratet. Nar glaset stelnat avlagsnas bararsubstratet pa vilket nalarna är anordnade vilket lamnar kvar de metalliserade nalarna begravda i glaset. Efter slipning for att exponera nalarnas spetsar erhalls de onskade vertikala genomgdende anslutningarna.
I en tredje utforingsform anvands ett forsta substrat med nalar, nalarna pressas in i det mjuknande glaset och dras ut, varigenom hal tillverkas i glassubstratet. Darefter infors ett andra substrat med nalar som har en metallbelaggning i hâien. Darvid kan diametern vara en brakdel stone an halens diameter for att tillhandahalla en tat passning. I denna 20 utfOringsform reduceras risken fOr att metallbelaggningen lossnar under inforandet avsevart jamfort med den andra utforingsformen.
Kort beskrivning av bifogade ritningar Fig. la illustrerar schematiskt ett substrat med nalar och ett glassubstrat innan de pressas 25 samman; fig. lb är en SEM-bild av en faktisk nal; fig. 2 illustrerar schematiskt substratet som nu pressats in i glassubstratet; fig. 3a illustrerar en nal med en metallbelaggning; fig. 3b illustrerar hur metallbelaggningen kan skjuvas eller skalas av nalen dâ den pressas in i ett glassubstrat; fig. 4 illustrerar en utforingsform dar nalhuvudena har diameter vid huvudbasen som är nagot stone an sjalva nalens diameter. 3 fig. 5 illustrerar den slutliga strukturen som erhalles med metoden; fig. 6 illustrerar avskalning av metall under penetrering; fig. 7 illustrerar ett mellanliggande stadium i en utforingsform av metoden; fig. 8 illustrerar ett ytterligare steg i en utforingsform; och fig. 9 illustrerar en altemativ geometri av nalar som är anvandbara i en utfOringsform av metoden.
Detaljerad beskrivning Generellt avser uppfinningen en metod for att tillverka substratgenomgaende vior i substrat som har lag dielektrisk konstant, sasom glas eller syntetiska polymerer, innefattande steget att tillhandahalla ett forsta substrat pd vilken en uppsattning vertikalt utskjutande nalar är anordnade (dvs. som skjuter ut vertikalt fran substratet); att tillhandahalla ett andra substrat tillverkat av glas; att lokalisera substraten intill varandra sâ att nalarna pa det forsta substratet vetter mot det andra substratet; att varma det andra substratet som är tillverkat av glas till en temperatur ddr det mjuknar, foretradesvis utan att smalta; att ldgga pa en kraft pa det forsta substratet sa att nalama darpa tranger in i glaset for att skapa intryckningar i glaset; och att avldgsna ett forsta substrat och tillhandahalla material som fyller intryckningar i det andra substratet tillverkat av glas. Lampligen slipas det andra substratet pd bagge sidor for att tillhandahalla plana ytor sâ att det material som fyller intryckningama exponeras. Foretriidesvis är materialet som fyller intryckningama kisel, valfritt dopat ochieller innefattar vidare metallskikt vid gransytan mot glasmaterialet i substratet. I en utforingsform avlagsnas hela det forsta substratet med sina nalar fran glassubstratet sâ att det lamnas kvar ett strukturerat substrat med en uppsdttning intryckningar formade ddri, och intryckningarna fylls med metall. Altemativt avlagsnas hela det forsta substratet med sina nalar fran glassubstratet och ldmnar kvar ett strukturerat substrat som har en uppsdttning intryckningar formade dad; ett tredje substrat tillhandahalles med nalar anordnade darpa; nalarna infors i intryckningarna; substratet avldgsnas men ndlarna bryts av och ldmnar kvar ndlarna inuti intryckningama; och bdgge sidor av glassubstratet slipas for att tillhandahalla plana ytor sa att nalarna som fyller 30 intryckningarna exponeras. I denna utforingsform har ndlarna lampligen en nagot stone diameter an intryckningama. I ytterligare en utforingsform innefattas steget att avldgsna substratet att substratet separeras fran nalama sa att nalarna stannar kvar i intryckningarna; 4 och bagge sidor av glassubstratet slipas for att tillhandahalla plana ytor sâ att nalarna som fyller intryckningarna exponeras.
En utforingsform av metoden illustreras schematiskt i fig. 1 och 2, och det bar noteras att strukturerna som visas inte är skalenliga. Saledes tillhandahalles ett kiselsubstrat 10 med en uppsattning nalar 11 som skjuter ut vertikalt fran substratets yta, och som har en nalstam 12 och ett avfasat eller spetsigt huvud 13. Emellertid maste huvudena vara tillräckligt robusta for att motsta krafterna under penetrering utan att fragment lossnar. Saledes är de former som visas i figurerna schematiska och i realiteten skulle de foretradesvis se ut mer som den infallda detaljen i fig. la. Ett verkligt exempel i form av en SEM-bild av en nal som faktiskt tillverkats visas i fig. lb. Har kan man se att spetsarna är spetsiga men har en plan yta alldeles vid sina spetsar, for att undvika att den faktiska spetsdelen bryts av under penetrering. I fig. lc visas en individuell nat. Hdr kan man se att spetsen är "lag" och "bred" och saledes robust aven om den fortfarande har en tamligen spetsig spets. Denna nals dimensioner är typiska, dvs. de har en hojd i intervallet ungefar 2-300 pm, med en diameter i intervallet ungefar 100 pm. Sadana nalar kan tillverkas med vilken metod som helst som är tillganglig for fackmannen. Lampliga metoder beskrivs i sokandens egen WO 2007/070004 A2.
Ett glassubstrat 14 tillhandahalls ocksa. Eimpliga glaskvaliteter är borsilikatglas, fosforbaserat glas. Glassubstratet varms med lampliga medel, t.ex. genom att placera det pa en het platta 16, till ungefar 650°C, sa att det blir deformerbart. Det bOr inte varmas till den punkt ndr det borjar smalta dock. Den faktiska temperaturen är naturligtvis materialberoende, och ju renare glaset är desto hOgre kan temperaturen vara. Dessutom 25 satter den faktiska metallen som anvands begransningar pa de anvandbara temperaturerna. Saledes är temperaturer i intervallet 400-1000°C mojliga. Det är naturligtvis ocksa mojligt att varma nalsubstratet ocksa, i vilket fall det kan vara anordnat en het platta 16' i kontakt darmed. Fordelen med att inte smalta glaset är att glasstrukturen bevaras.
Kiselsubstratet 10 med sina nalar 11 placeras ovanfor glassubstratet (sasom man ser i figuren) i en uppstallning som medger att kiselsubstratet rors mot glassubstratet och det finns ocksa anordnat lampliga organ for att medge palaggning av en tryckkraft F pa kiselsubstratet. Naturligtvis skulle substratens orientering kunna vara motsatt. Medlen for att lagga pa tryck skulle kunna vara vilken mekanisk anordning som heist, sasom pneumatisk, hydraulisk eller rent mekanisk, sa lange som det är mOjligt att lagga pa och kontrollera en konstant kraft som far nalarna att penetrera in i glassubstratet pa ett kontrollerat satt.
I fig. 2 visas situationen dar nalarna under tryck har penetrerat glaset 14 i viss utstrackning, har visas ungefar halften av nalarnas langd inpressade i glaset. Idealt bar emellertid hela nalens langd tranga in i glaset, men det är i praktiken omojfigt. Darefter avlagsnas substratet frau nalarna med lampliga tekniker, i vilket fall glassubstratet kommer att fungera som en barare. A andra sidan, om sâ onskas, kan glaset slipas for att exponera nalarna innan kiselsubstratet avlagsnas, i vilket fall kiselsubstratet kommer att fungera sasom barare.
I fig. 3 liar substratet avlagsnats och som indikerats schematiskt finns intryckningar Ii glassubstratet omkring nalarna 11. En SEM-bild av ett faktiskt experiment visas i fig. 4 dar dessa intryckningar tydligt syns.
Den struktur som erhalls och som visas i figurerna 3 och 4 slipas pa bagge sidor for att planarisera skivan. Bottensidan (sett i fig. 3) slipas till en punkt dar nalamas 11 spetsar har avlagsnats, varvid slutresultatet, som visas i fig. 5, är en tunn glasskiva med kiselvior med en metallbelaggning for att tillhandahalla hoggradigt ledande anslutningar genom glaset. Naturligtvis är ledningsformagan beroende av materialet i nalarna 11, och lampligtvis är kislet dopat for att oka konduktiviteten. En resistans om ned till 1 I kan erhallas med anvandning av dopat kisel.
For att tillhandahalla hogre konduktivitet metalliseras nalarna 11 lampligen. Sadan metallisering kan erhallas med olika metoder, sasom platering (bade elektroplatering och kemisk platering), deponering av metall med fysikaliska tekniker (PVD), kemiska metoder 30 (CVD), ALD, evaporering, vatkemi, dvs. deponering fran losningar. 6 Foredragna material är metaller eller metallegeringar, en foredragen metall är koppar (C Alternativ till koppar skulle kunna vara Au, Ag, Pt, Ru. Ibland är det for vissa metaller Onskvart att tillhandahalla en barriar mot diffusion av metallen in i kislet. En sadan barriar kan vara ett lager av nickel (Ni), som kan deponeras med liknande metoder som namnts 5 ovan. Andra material som är mojliga är volfram (W), Ti, TiN, Ni, Ru, TA och legeringar darav.
Emellertid foreligger ett potentiellt problem med metallbelagda nalar som illustreras i fig. 6. Fig. 6a visar en nal 11 belagd med metallbelaggning 16. Om nu vidhaftningen av metallen mot kislet inte är tillrackligt bra, kan en "avskalning" av metallbelaggningen upptrada nar nalen pressas in i glassubstratet. Detta illustreras schematiskt i fig. 6b, dar det visas hur metallbelaggningen 16 har lossnat fran den del av nalen 11 som har trangt in i glaset 14 och blivit "rynkad" langs med nalstammen 12.
Eft satt att atgarda detta är som foljer.
Metoden utfors namligen i tva steg, ett forsta steg dar ett nalbarande substrat, likt det som visas i fig. 1 och 2, pressas in i ett glassubstrat. I detta fall kan substratet och nalarna tillverkas av andra material an kisel, aven om kisel foredras. Istallet for att lamna kvar nalama inuti glaset dras istallet nalsubstratet tillbaka sa att det kommer att fOreligga hal formade i glaset. Altemativt, om nalarna är tillverkade av t.ex. kisel kan de etsas bort med anvandning av vatets sasom KOH eller liknande, eller med anvandning av DRIE. Detta visas i fig. 7, dar halen som erhallits efter avlagsnande genom etsning eller mekaniskt avlagsnande av dem betecknas med hanvisningssiffran 18. Darefter tillhandahalls ett andra nalsubstrat med metalliserade nalar 12' (metallisering visas ej) med en diameter som är bara en brakdel stone an halets 18 diameter och linjeras upp Over halen (se fig. 8). Nar dessa nalar pressas in i halen kommer friktionen inte att vara sa hog att metalliseringen skalas ay.
I ytterligare en utforingsform tillverkas nalarna 11 sasom visas i fig. 9a, namligen sa att det spetsiga eller avfasade nalhuvudet 13 har en diameter 0 = D2 vid sin bas 13' som är 7 store an diameter 0 = D1 for nalstammen 12. Lampligtvis är D2 atminstone 3 % stone an Dl.
Denna geometri kommer effektivt att fungera som att den "plojer" genom glaset 14, och skyddar darvid metalliseringen pa stammen 12 fran att skalas ay. Detta illustreras schematiskt i fig. 9b, ddr det framgar att glasmaterialet forskjuts men flyter over den kant som bildas vid basen av nalspetsen utan att utova nagon kraft pa nalstammen (schematiskt illustrerat med pilar), och forhindrar darigenom aft metallen skalas ay. Naturligtvis är det mojligt att metallen pa det faktiska nalhuvudpartiet kommer att skalas av, men detta är inte 10 viktigt eftersom slipning for att astadkomma en plan yta kommer att avlagsna nalhuvudet och eventuell metall som skalas bort fran huvudet. 8

Claims (13)

PATENTKRAV:
1. En metod Mr att era substratgenomgdende vior i substrat, innefattande stegen: att tillhandahalla ett fOrsta substrat (10) pa vilket det fOreligger en uppsattning nalar (11) som skjuter ut vertikalt fran substratet; att tillhandahdlla ett andra substrat (14) av ett material med lag dielektricitetskonstant; att placera substraten (10, 14) intill varandra sa att nalarna (11) pa det fOrsta substratet (10) vetter mot det andra substratet (14); att tillfora varme vid en temperatur ddr materialet med lag dielektricitetskonstant mjuknar; att lagga pa en kraft sa att ndlarna (11) pa det fOrsta substratet tranger in i materialet med lag dielektricitetskonstant fOr att Astadkomma intryckningar i materialet; att avldgsna det forsta substratet (11) och tillhandahdlla material som fyller intryckningarna i det andra substratet av material med lag dielektricitetskonstant; att slipa det andra substratet pd bagge sidor for att astadkomma plana ytor sâ att materialet som fyller intryckningarna exponeras.
2. Metod enligt krav 1, dar materialet som fyller intryckningarna dr kisel, valfritt dopat och/ eller ytterligare innefattande metall (16) i ett skikt eller gransyta mot materialet i substratet.
3. Metod enligt krav 1, ddr det fOrsta substratet och ndlar är gjorda av kisel.
4. Metod enligt krav 1, innefattande att hela det fOrsta substratet och dess nalar avldgsnas frdn det andra substratet sâ att ett strukturerat substrat kvarlamnas 9 med en uppsattning intryckningar formade dari, och att dessa intryckningar fylls med metall.
5. Metod enligt krav 4, ddr substratet och ndlarna avlagsnas medelst etsning.
6. Metod enligt krav 4, ddr substratet och nalarna avlagsnas genom att nalarna dras tillbaka ur det andra substratet.
7. Metod enligt krav 1, innefattande att hela det fOrsta substratet med sina nalar avldgsnas fran det andra substratet sâ att ett strukturerat substrat kvarlamnas med en uppsattning intryckningar formade dari: att ett tredje substrat tillhandahalles med nalar (12') anordnade darpa; att nalarna fors in i intryckningarna; att substratet avlagsnas men lamnar nalarna kvar i intryckningarna; och att bagge sidor av det andra substratet slipas fOr att tillhandahalla plana ytor sa att nalarna som fyller intryckningarna exponeras.
8. Metod enligt krav 7, ddr nalarna (12') pa det tredje substratet har nagot stOrre diameter an intryckningarna.
9. Metod enligt krav 7 eller 8, ddr nalarna (12') pa det tredje substratet ãr fOrsedda med en metallbelaggning.
10. Metod enligt krav 1, ddr substratet avldgsnas men nalarna kvarlaninas i det andra substratet, och dar bagge sidor av det andra substratet slipas fOr att tillhandahalla plana ytor sá att nalarna som fyller intryckningarna exponeras.
11. Metod enligt krav 10, ddr nalarna an forsedda med en metallbeldggning.
12. Metod enligt nagot av foregaende krav, ddr varmen tillfors genom att det andra substratet varms eller genom att det fOrsta substratet som bar nalarna varms, eller en kombination av bagge.
13. Metod enligt nagot av foregaende krav, dar materialet med lag dielektricitetskonstant an glas. N N N N N N N-I v-I
SE1251236A 2012-11-01 2012-11-01 Substratgenomgående vior SE537869C2 (sv)

Priority Applications (3)

Application Number Priority Date Filing Date Title
SE1251236A SE537869C2 (sv) 2012-11-01 2012-11-01 Substratgenomgående vior
PCT/SE2013/051273 WO2014070091A2 (en) 2012-11-01 2013-10-31 Through substrate vias and device
US14/440,084 US9607915B2 (en) 2012-11-01 2013-10-31 Through substrate vias and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE1251236A SE537869C2 (sv) 2012-11-01 2012-11-01 Substratgenomgående vior

Publications (2)

Publication Number Publication Date
SE1251236A1 SE1251236A1 (sv) 2014-05-02
SE537869C2 true SE537869C2 (sv) 2015-11-03

Family

ID=50628221

Family Applications (1)

Application Number Title Priority Date Filing Date
SE1251236A SE537869C2 (sv) 2012-11-01 2012-11-01 Substratgenomgående vior

Country Status (3)

Country Link
US (1) US9607915B2 (sv)
SE (1) SE537869C2 (sv)
WO (1) WO2014070091A2 (sv)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE538311C2 (sv) 2013-08-26 2016-05-10 Silex Microsystems Ab Tunn övertäckande struktur för MEMS-anordningar
TW201704177A (zh) * 2015-06-10 2017-02-01 康寧公司 蝕刻玻璃基板的方法及玻璃基板
CN107924881B (zh) * 2015-08-18 2020-07-31 三菱电机株式会社 半导体装置
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US7416961B2 (en) 2001-03-14 2008-08-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for structuring a flat substrate consisting of a glass-type material
JP4401070B2 (ja) 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
US7259080B2 (en) 2002-09-06 2007-08-21 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Glass-type planar substrate, use thereof, and method for the production thereof
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP4082322B2 (ja) * 2003-09-18 2008-04-30 松下電器産業株式会社 回路基板の製造方法および回路基板
KR20050076149A (ko) * 2004-01-19 2005-07-26 엘지전자 주식회사 압전 구동형 알에프 미세기전 시스템 스위치 및 그 제조방법
WO2006020744A2 (en) * 2004-08-12 2006-02-23 Tessera, Inc. Structure and method of forming capped chips
WO2007070004A2 (en) 2005-12-14 2007-06-21 Silex Microsystems Ab Methods for making micro needles and applications thereof
US7402905B2 (en) * 2006-08-07 2008-07-22 Honeywell International Inc. Methods of fabrication of wafer-level vacuum packaged devices
CN101616864B (zh) * 2006-12-21 2012-10-31 大陆-特韦斯贸易合伙股份公司及两合公司 封装模块,该封装模块的制造方法及应用
US7775119B1 (en) * 2009-03-03 2010-08-17 S3C, Inc. Media-compatible electrically isolated pressure sensor for high temperature applications
US8324006B1 (en) * 2009-10-28 2012-12-04 National Semiconductor Corporation Method of forming a capacitive micromachined ultrasonic transducer (CMUT)
JP5218497B2 (ja) * 2009-12-04 2013-06-26 株式会社デンソー 半導体装置およびその製造方法
JP5115618B2 (ja) * 2009-12-17 2013-01-09 株式会社デンソー 半導体装置
CN102986312B (zh) 2010-07-16 2015-09-09 株式会社藤仓 配线板的制造方法
JP5206826B2 (ja) * 2011-03-04 2013-06-12 株式会社デンソー 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法
US8895362B2 (en) * 2012-02-29 2014-11-25 Corning Incorporated Methods for bonding material layers to one another and resultant apparatus

Also Published As

Publication number Publication date
SE1251236A1 (sv) 2014-05-02
US9607915B2 (en) 2017-03-28
US20150279756A1 (en) 2015-10-01
WO2014070091A2 (en) 2014-05-08
WO2014070091A3 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
JP6249548B2 (ja) 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法
CN103443918B (zh) 半导体装置的制造方法
SE537869C2 (sv) Substratgenomgående vior
SE1250374A1 (sv) CTE-anpasad interposer och metod att tillverka en sådan
CN103508410B (zh) 用于制造具有电覆镀通孔的构件的方法
US7354799B2 (en) Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring
KR20060051448A (ko) 관통 전극을 구비한 기판의 제조 방법
TW200411723A (en) Three-dimensional integrated CMOS-MENS device and process for making the same
US9355895B2 (en) Method of providing a via hole and routing structure
TW200903773A (en) Three-dimensional dice-stacking package structure and method for manufactruing the same
TW201039396A (en) Silicon wafer having a testing pad and method for testing the same
TWI738706B (zh) 封裝用基板及其製造方法
US10923455B2 (en) Semiconductor apparatus and method for preparing the same
US20050082552A1 (en) Large bumps for optical flip chips
TW201133708A (en) Vias and conductive routing layers in semiconductor substrates
CN109037188A (zh) 半导体装置封装
US7759165B1 (en) Nanospring
TW201618250A (zh) 晶片封裝體及其製造方法
EP2074647A2 (en) Wafer via formation
TWI283916B (en) Manufacturing method of chip package structure
TW201336041A (zh) 用於電子元件之三維封裝之方法
US20160207758A1 (en) Thin capping for mems devices
JP5377657B2 (ja) 半導体装置の製造方法
JP2010129952A (ja) 貫通電極配線の製造方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法