WO2012069078A1 - Eutektische bondung von dünnchips auf einem trägersubstrat - Google Patents

Eutektische bondung von dünnchips auf einem trägersubstrat Download PDF

Info

Publication number
WO2012069078A1
WO2012069078A1 PCT/EP2010/068037 EP2010068037W WO2012069078A1 WO 2012069078 A1 WO2012069078 A1 WO 2012069078A1 EP 2010068037 W EP2010068037 W EP 2010068037W WO 2012069078 A1 WO2012069078 A1 WO 2012069078A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
semiconductor
carrier substrate
chip
starting substrate
Prior art date
Application number
PCT/EP2010/068037
Other languages
English (en)
French (fr)
Inventor
Andreas Pruemm
Karl-Heinz Kraft
Thomas Mayer
Arnim Hoechst
Christoph Schelling
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to CN201080070258.9A priority Critical patent/CN103229290B/zh
Priority to PCT/EP2010/068037 priority patent/WO2012069078A1/de
Priority to US13/989,411 priority patent/US9266721B2/en
Publication of WO2012069078A1 publication Critical patent/WO2012069078A1/de

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/008—Aspects related to assembling from individually processed components, not covered by groups B81C3/001 - B81C3/002
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/0061—Electrical connection means
    • G01L19/0069—Electrical connection means from the sensor to its support
    • G01L19/0076—Electrical connection means from the sensor to its support using buried connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G01L9/0048—Details about the mounting of the diaphragm to its support or about the diaphragm edges, e.g. notches, round shapes for stress relief
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B81C2203/051—Active alignment, e.g. using internal or external actuators, magnets, sensors, marks or marks detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Definitions

  • chip-film processes for the production of thin chips are known from the prior art. These chip-film processes are described, for example, in M. Zimmermann et al., "A Seamless Ultra-Thin Chip Fabrication and Assembly Technology", Tech. Dig. IEDM, pp. 1010-1012, 2006.
  • recesses are produced on a starting substrate, in particular a support wafer made of conventional silicon, by special etching processes, which are also referred to as "cavities.” These are produced by producing porous silicon and subsequently removing porous silicon. Silicon is then deposited on these cavities by an epitaxial process, which later forms the ultrathin microchip, where the desired circuit structure is then processed by conventional techniques. also referred to as "pick, crack and place” technique, the chip sucked with a vacuum pipette
  • the present invention provides a method for the production of semiconductor devices which is capable of a connection between semiconductor chips, in particular thin
  • the proposed method for producing a semiconductor element comprises the steps described below, which are preferably carried out in the order shown. In addition to the aforementioned method steps, further method steps may be provided, and it is possible to carry out individual or several method steps in parallel and / or repeatedly in time.
  • a semiconductor chip is produced on a starting substrate.
  • the semiconductor chip is connected in at least one supporting point to the starting substrate and has a front side facing away from the starting substrate and a rear side facing the starting substrate.
  • the semiconductor chip can in particular be designed as a thin chip, that is to say as a chip, which has a thickness of less than 100 ⁇ m, preferably of less than 50 ⁇ m, and particularly preferably of less than 20 ⁇ m.
  • the semiconductor chip can be produced in particular on the basis of silicon.
  • the chip-film method described above can be used for the production of the semiconductor chip, so that, for example, silicon can be used as the starting substrate, which has one or more cavities which are completely or partially filled with porous semiconductor material, in particular porous silicon.
  • the semiconductor chip can then be epitaxially built up on the porous semiconductor material, for example, and the porous material is preferably removed in the APSM process.
  • the semiconductor chip can, as has also been stated above, be patterned by conventional semiconductor methods and obtained at least one functionality.
  • a via-fill material is applied to the semiconductor chip.
  • at least a portion of the Rear side coated with the through-filling material is applied to the semiconductor chip.
  • at least one wall of at least one via ie an opening in the semiconductor chip, for example a narrow opening perpendicular to the surface of the semiconductor chip, and at least one sidewall of the semiconductor chip with the via filler be coated.
  • a through-contact filling material is to be understood as meaning a material which has at least semiconductive properties, that is to say a semiconductor material or a conductor material. This through-contact filling material can therefore serve as a carrier of the electrical current. In particular, it may, as will be explained in more detail below, in which
  • the semiconductor chip is separated from the réelleub- strat.
  • the support points are severed, for example by a mechanical and / or a chemical process.
  • the "pick, crack and place” method described above can be used, so that, for example, the semiconductor chip can be sucked, rotated or tilted with a vacuum pipette and thereby broken off from the starting substrate and finally provided for further use.
  • other techniques are possible in principle.
  • the semiconductor chip is applied to at least one carrier substrate, wherein the portion of the rear side of the semiconductor chip coated with the via-fill material has at least one
  • Bondpad is connected to the carrier substrate.
  • a bond pad is to be understood as meaning a conductive structure on the surface of the carrier substrate, which may form a conductive connection with the at least one subarea.
  • the at least one bonding pad can, for example, have a rectangular shape, a frame shape, a circular shape or any other desired shape, which can completely or partially follow the subregions of the back side of the semiconductor chip which is coated with the through-contact filling material, or which in principle also has a different one Structure may have.
  • This basic form of the proposed manufacturing method can be advantageously developed in various ways. Thus, as shown above, additional process steps may be provided. It is furthermore particularly preferable if in the fourth method step a eutectic bonding method is used.
  • a eutectic bonding process is understood to mean a special bonding process which is based on a compound formation by a eutectic alloy.
  • a eutectic alloy is a mixture of conductor or semiconductor materials, such as silicon and gold or germanium and aluminum to understand, in which the components of the mixture in such a relationship to each other that the melting temperature of the alloy below the melting temperatures of the individual elements lies.
  • the through-contact filling material may in particular comprise at least one semiconductor material. Particularly suitable in this case germanium or silicon. Accordingly, the bondpad may comprise a material which may preferably form a eutectic alloy with the via-fill material.
  • the bonding pad can comprise aluminum, which, in particular with germanium as a through-contact filling material, can form an eutectic alloy.
  • the bonding pad can also comprise gold, for example, while the through-contact filling material comprises silicon. Another possible combination of materials would be gold germanium.
  • the bondpad comprises a metallic material while the via-fill material comprises a semiconductor material, wherein the metallic material and the semiconductor material may form a eutectic alloy.
  • the through-plating step in addition to the coating of at least one subregion of the back side of the semiconductor chip, further regions of the semiconductor chip can be coated.
  • plated-through holes can be provided, that is to say openings in the semiconductor chip which, for example, connect the front side to the rear side or at least one layer plane of the semiconductor chip to at least one other
  • a sidewall is to be understood as a surface of the semiconductor chip which is different from the front side and the back side, preferably a surface which is substantially perpendicular to the front side and to the front side Rear side is, with the front and the back are preferably aligned parallel to each other.
  • this side wall can be produced in a so-called trenching step, in which the surface and the outer edges of the semiconductor chip are defined. In this trenching process, mechanical or chemical separation methods can be used, for example, DRIE (Deep Reactive Ion Etching).
  • At least one frame is produced in the through-contacting step on the rear side.
  • it may be a closed frame.
  • This frame may, for example, be applied to the side edges of the back side of the semiconductor chip and, for example, follow these side edges.
  • the frame may preferably have a width which is less than 100 ⁇ , preferably less than 50 ⁇ , in particular 10 ⁇ or less or even only 1 ⁇ .
  • a hermetically sealed intermediate space is to be understood as an intermediate space, in which an exchange of gas from the intermediate space with an environment of the
  • Semiconductor device takes place greatly slowed down, preferably on a time scale of several months or even several years, in particular greatly slowed down compared to conventional operating times of the semiconductor device.
  • an isotropic deposition method can be used, preferably a conformal deposition method, ie a deposition method in which the deposited one by contact filler material at least partially follows the outer contours of the semiconductor chip or other components.
  • liquid-phase deposition processes and / or gas-phase deposition processes are suitable, for example CVD processes (Chemical Vapor Deposition), for example LPCVD processes (low-pressure CVD, low-pressure CVD).
  • the semiconductor chip can in particular be designed such that it comprises one or more functional elements of the semiconductor component.
  • the semiconductor chip may comprise at least one of the following elements: an integrated circuit; a sensor structure; a micromechanical structure.
  • These functional elements can be arranged wholly or partly on the semiconductor chip and can be produced by means of conventional methods, as known to those skilled in the semiconductor art. Further possible developments of the invention relate to the implementation of the semiconductor chip
  • At least one insulating material can be applied to the semiconductor chip before the via-contacting step.
  • This insulating material may be, for example, an organic or an inorganic material.
  • dielectric layers for example silicon oxide
  • CMOS processes can be used in which the
  • Semiconductor chip is at least partially used with an insulation doping, for example, to avoid short circuits.
  • the via-fill material may be at least partially removed from the semiconductor chip again.
  • conventional semiconductor processes of wet-chemical or dry-chemical nature can be used for this removal, for example wet-chemical or dry etching processes.
  • lift-off processes are basically conceivable, ie processes in which regions of the semiconductor chip which are not to be coated with the via-fill material, are previously coated with a layer which is removed again after the via-hole step from the semiconductor chip.
  • the semiconductor chip can be produced in particular by a chip-film method. Accordingly, it is particularly preferred if the semiconductor chip comprises a monocrystalline semiconductor membrane, in particular a monocrystalline silicon membrane. Other semiconductor However, materials are basically possible.
  • the support point can comprise not only monocrystalline material, preferably silicon, but also a porous material, preferably porous silicon.
  • a semiconductor component is also proposed, which can be produced by a method according to one or more of the described embodiments.
  • the semiconductor device may be selected from the following semiconductor devices: a pressure sensor; an inertial sensor; an acceleration sensor; a switch.
  • the semiconductor component can be wholly or partially designed, in particular, as a sensor element and / or comprise such a sensor element.
  • the through-contacts can take over the electrical implementation in addition to the task, a hermetically sealed and space-saving mechanical connection between the semiconductor chips, in particular thin chips, and basically any carrier substrates, such as printed circuit boards, lead frames or complex mechanically and / or electrically designed carrier substrates
  • the through-contact filling material can simultaneously serve as a material component for a eutectic bonding of the semiconductor chip to the carrier substrate.
  • Thin chips with ICs and / or sensor structures with through contacts can be produced on a monocrystalline silicon membrane with support points, for example by means of the chip-film method described above.
  • the through-contact filling material for example germanium
  • the through-contact filling material in the same deposition process can also be deposited on the underside of the diaphragm, that is to say the rear side of the semiconductor chip, in a region adjoining the through-contact.
  • the thin chips may be placed on metal bond pads, such as aluminum, of a carrier substrate, and eutectic bonding may be made between the via contact fill material and the bond pad.
  • the semiconductor chip wherein a plurality of semiconductor chips can be provided, in particular as a thin chip, as a membrane for pressure sensors, as a finger structure for inertial sensors, as a switch, as a second counter electrode for z acceleration sensors or otherwise used as part of a sensor element.
  • the optional eutectic bonding can be designed stable and hermetically tight even with a small connection width. It can be realized small bond frame widths or vias, in particular widths of less than 10 ⁇ .
  • semiconductor chips in particular thin chips, can also be bonded stress-free, so that a low reject rate and a long service life of the semiconductor components can be realized.
  • an integration of a sensor element and an IC can be realized with the smallest possible space consumption.
  • a carrier substrate for example a carrier chip
  • the method can be implemented very simply and basically with conventional process techniques.
  • the at least one via can be generated simultaneously with a singulation trench, which is already generated today in the chip film method described above.
  • functional elements can be produced on the semiconductor chip and / or the carrier substrate using standard techniques, as they are already used today, so that the proposed method as a whole can be realized very inexpensively.
  • FIGS. 1A to 1H process steps of an embodiment of a method for producing a semiconductor component
  • FIG. 2 shows an exemplary embodiment of a pressure sensor producible according to the invention
  • FIG. 3 shows an exemplary embodiment of an inertial sensor that can be produced according to the invention
  • FIG. 4 shows an exemplary embodiment of a z-acceleration sensor that can be produced according to the invention.
  • FIG. 5 shows a method variant with a CMOS process.
  • FIGS. 1A to 1H schematically show process steps of an exemplary embodiment of a production method according to the invention for producing a semiconductor component.
  • FIG. 1A shows by way of example a first method step in which a semiconductor chip 110 is produced on a starting substrate 12. This generation takes place here by way of example in a chip-film process.
  • the semiconductor chip 1 10 is designed as an epitaxial membrane, for example as a silicon membrane, which is formed above a cavity 1 14 between the starting substrate 1 12 and the semiconductor chip 1 10.
  • the semiconductor chip 110 for example a silicon membrane, is held by support points 16, which can be configured, for example, in the form of crystalline and / or porous silicon.
  • one or more functional elements 118, for example functional layers 120 may be integrated or deposited on the surface of the semiconductor chip 110 by conventional methods.
  • the semiconductor chip 1 10 may comprise, for example, a layer stack.
  • the semiconductor chip 110 for example a layer stack of the semiconductor chip 110, preferably comprises at least one electrical contact 122, for example a bonding pad, which is preferably surrounded by an insulating layer 124, for example an oxide.
  • trenches 126 for example saw trenches
  • through contacts 128 are optionally produced, which in this embodiment are designed as simple openings in the semiconductor chip 110.
  • a dielectric layer 134 is finally applied to the semiconductor chip 110.
  • this dielectric layer may in turn comprise an oxide layer, preferably silicon oxide.
  • Suitable deposition methods are, for example, known deposition processes, in particular TEOS ozone processes, SACVD coatings, low-temperature oxide processes or similar processes.
  • sidewalls 136 of the semiconductor chip 110 in the region of the trenches 126 and / or sidewalls 138 of the through contacts 128 are also coated with the dielectric layer 134.
  • partial regions 140 on the rear side 132 in the region of the trenches 126 and / or the through contacts 128 are also coated with the dielectric layer 134.
  • the dielectric layer 134 on the front side 130 ie the chip surface of the semiconductor chip 110, is thinned with a strongly anisotropic, directed oxide etching, and the electrical contact 122, for example the
  • Bondpad without the side wall protection in the region of the side walls 136, 138 is substantially thinned.
  • a result of this process step is shown in Figure 1C.
  • the oxide etching and opening of the electrical contacts 122 may also be performed by other techniques, such as a spray-on technique.
  • Various other techniques are known to those skilled in the semiconductor manufacturing art.
  • a through-contact filling material 142 is subsequently applied, preferably in a conformal deposition method.
  • this via padding material may include 142 germanium.
  • an LPCVD method can be used, that is, a low-pressure CVD method.
  • the layer of the via filling material 142 follows the contour of the semiconductor chip 110, so that besides the front side 130, the side walls 136 of the semiconductor chip 110 and optionally the side walls 138 of the through contacts 128 are also coated, as again Subareas 140 on the back 132 of the semiconductor chip 1 10th
  • FIG. 1E the partial region of the semiconductor chip 110 which is designated by the letter A in FIG. 1D and is surrounded by a dashed line, which comprises a via contact 128, is shown.
  • the partial regions 140 within which the rear side 132 of the semiconductor chip 110 is also coated with through-filling material 142, are preferably no larger than the partial regions in which the rear side 132 is coated with the dielectric layer 134 (see, for example, FIG. 1B above) ).
  • the openings of the vias 128 typically have a diameter D1 of less than 2 ⁇ m.
  • the membrane of the semiconductor chips 1 10 typically has a thickness d 2 of about 10 to 20 ⁇ .
  • These openings can be closed with a layer of through contact filling material 142 approximately 1 ⁇ m thick, for example a germanium layer.
  • through-fill material 142 is deposited on the rear side 132 of the semiconductor chip 110 and on the cavern bottom, for example, less than 1 ⁇ m.
  • a gap 144 remains between see semiconductor chip 1 10 and cavern floor, which is the Abdicken the
  • FIG. 1F shows an optional method step in which the through-contact filling material 142 is at least partially removed again, in particular from the front side 132 of the semiconductor chip 1 10.
  • the side walls 136 and 138 can be coated with the through-contact filling material 142 -
  • structuring of the through-filling material 142 may take place at the same time, for example, on the front side 130 optionally conductor tracks 146 and / or other structures, which may also be wholly or partially part of the functional elements 1 18, to create.
  • FIG. 1F shows an optional method step in which the through-contact filling material 142 is at least partially removed again, in particular from the front side 132 of the semiconductor chip 1 10.
  • the side walls 136 and 138 can be coated with the through-contact filling material 142 -
  • structuring of the through-filling material 142 may take place at the same time, for example, on the front side 130 optionally conductor tracks 146 and / or other structures, which may also be wholly or partially part of the functional elements 1 18, to
  • the semiconductor chip 1 10, as shown in Figure 1 G, are separated from the starting substrate 1 12.
  • the support points 1 16 are severed.
  • This separation process which is also referred to as "picking” or “picking”
  • other methods are also possible in principle, for example mechanical gripping methods.
  • a torsion about an axis perpendicular to the surface of the semiconductor chip 110 may, for example, take place and / or a different type of tilting.
  • other separation techniques are possible in principle.
  • the semiconductor chip 110 is then applied to a carrier substrate 150.
  • This carrier substrate 150 This carrier substrate
  • the carrier substrate 150 may include, for example, a printed circuit board and / or a lead frame and / or another type of carrier substrate 150.
  • the carrier substrate 150 comprises at least one bonding bath 152 on its surface 154 to be equipped.
  • Under bond pads 152 basically any desired electrical structure is provided.
  • ren which may include, for example, interconnects, frames, terminals or the like. In the exemplary embodiment illustrated in FIG.
  • the subregions 140 provided with through-fill material 142 on the rear side 132 of the semiconductor chip 110 comprise, for example, a frame 156 which preferably completely surrounds the edges of the semiconductor chip 110, such as through-contact pads 158, which engage with the through-fill material 142 in the interior of the vias 128 and, for example, with interconnects 146 on the front side 130 of the semiconductor chip 1 10 are in communication.
  • These may also be functionally mixed, as well as, for example, the coating with through-filling material 142 on the side walls 136 can perform electrical tasks.
  • the via-fill material 142 is thus placed on the backside 132 of the semiconductor chip 110 on the bond pads 152 of the carrier substrate 150.
  • semiconductor chip 110 and carrier substrate 150 are preferably bonded together eutectically.
  • the bond pads 152 may comprise aluminum, which may form a eutectic alloy with the via-fill material 142 of the semiconductor chip 110, for example, germanium.
  • a heat treatment step may be performed to form the eutectic alloy at least in a boundary region between the bonding pads 152 and the via fill material 142.
  • Eutectic bonds with a connection width of preferably 1 ⁇ m are hermetically sealed, at least theoretically.
  • a hermetically sealed gap 164 can be formed between the semiconductor 110 and the carrier substrate 150, which can be advantageous for many applications.
  • the possible low bond width also makes it possible for thin chips with germanium contacts to be fitted or bonded on other carrier chips or other wafers in a space-saving manner.
  • the carrier substrate 150 itself may have one or more functionalities and, in principle, be made considerably more complex than shown in FIG. For example, this enables the generation of microelectromechanical components (MEMS).
  • MEMS microelectromechanical components
  • Important examples of semiconductor devices 166 that can be produced in this way are micromechanical or microelectronic sensor elements, which are also referred to below as reference numeral 168.
  • other applications are possible in principle.
  • FIGS. 2 to 4 show various examples of such semiconductor components 166 with sensor elements 168 and / or semiconductor elements 166 which comprise sensor elements 168. These represent, in principle, modifications of the semiconductor component 166 shown in FIG. 1H, so that reference can be made for the greater part of these exemplary embodiments to the description of this FIG. 1H and to the process in FIGS. 1A to 1H. 2, an example of a pressure sensor 170 is shown. In such pressure sensors 170, the possibility of producing a hermetically sealed interspace 164 is particularly advantageous, since this interspace 164 can be used, for example, as a reference vacuum 172 and / or can be filled with a gas of a predetermined or known pressure.
  • a reference pressure between the carrier substrate 150, for example a carrier chip, and the semiconductor chip 110, for example a thin chip can be included.
  • the carrier substrate 150 may, for example, be designed as an integrated circuit and / or comprise such an integrated circuit, for example an ASIC.
  • the carrier substrate 150 may, for example, be or comprise a semiconductor carrier substrate and / or a carrier substrate made of another material, for example a ceramic material or a glass. Other materials are basically possible, such as plastic materials.
  • the semiconductor chip 10 itself may act in particular as a pressure-sensitive membrane 174. This pressure-sensitive membrane 174 may also include resistors and / or other electrical see components, such as resistors for piezoresistive readout.
  • this pressure-sensitive membrane 174 may also act wholly or partly as a movable electrode of a capacitor and / or comprise such a movable electrode, wherein on the carrier substrate 150, for example, as shown in Figure 2, a lower fixed electrode 176 may be provided , Alternatively, on a carrier substrate 150, for example a pre-structured carrier substrate 150, optionally with a cavern, a semiconductor chip 1 10 can be bonded in the form of a thin-chip IC, which can also serve as a membrane 174.
  • Robert Bosch GmbH for example: sensors in the
  • FIG. 3 shows a further example of a semiconductor component 166 in the form of a sensor element 168, which in this example is designed as an inertial sensor 178.
  • Inertial sensors are sensor elements 168, which serve to measure acceleration forces and rotational forces, for example, to measure linear acceleration forces.
  • An inertial sensor 178 generally comprises at least 2, preferably 3 or more acceleration sensors 180 for different spatial directions or coordinates.
  • the semiconductor chip 1 10 corresponds again in large parts to the embodiment of Figure 1 H, so that in turn can be made to the above description. In this case, however, a micromechanical structure 182 in the form of a finger structure 184 was produced within the semiconductor chip 110.
  • This finger structure 184 can be produced, for example, simultaneously with the production of the trenches 126, that is, the trenches, shown in FIG. 1B.
  • These finger structures 184 wherein a plurality of such finger structures 184 may also be provided, for example, for different spatial directions, thus again form a MEMS, which, for example, can be capacitively read out and / or driven.
  • inertial sensors 178 reference may be made, for example, to Robert Bosch GmbH: Sensors in motor vehicles, Edition 2007, pages 144 to 146.
  • the semiconductor chip 1 10 can, for example, with the eutectic
  • FIG. 4 shows, as a further example of a semiconductor component 166 and sensor element 168, a so-called z-acceleration sensor 186.
  • the carrier substrate 150 comprises a micromechanical structure 182, which acts as a movable electrode 188 and is framed by dashed lines in the illustration in FIG.
  • the carrier substrate 150 comprises a lower fixed electrode 190.
  • the bonded semiconductor chip 110 for example the
  • Thin die may act in whole or in part as upper solid electrode 192 and / or comprise such an upper fixed electrode 192.
  • the semiconductor chip 1 10 can also be easily used as a cap for the movable electrode 188.
  • a z-movement of the movable electrode 188 which thus functions as a z-electrode, can be evaluated in a z-direction, that is to say a connecting direction between the carrier substrate 150 and the semiconductor chip 110, for example differentially.
  • Robert Bosch GmbH Sensors in Motor Vehicles, Issue 2007, pages 144 to 146 can be referenced for the mode of operation and control.
  • other measuring principles and / or controls are basically possible.
  • FIGS. 1A to 1H are merely possible exemplary embodiments for implementing the method according to the invention. Numerous modifications in design and procedure are possible within the scope of the present invention.
  • the application of the insulating layer 124 may also be completely or partially dispensed with. Shown is a structure which substantially corresponds to the representation in Figure 1 F, so that in many parts reference can be made to the description of this representation.
  • a CMOS process is used.
  • Such processes are generally known to those skilled in the semiconductor art.
  • isolation trenches or other types of insulation dopings 194 can be introduced into the semiconductor chip 110 or regions of the semiconductor chip 110 by deep doping profiles.
  • via-fill materials 142 may be applied to semiconductor chip 110 and / or introduced into semiconductor chip 110, without thereby causing short circuits with other components, for example functional elements 18 of the semiconductor chip 1 10 to risk. In this way, a short circuit in the bonding and switching area can be avoided. In this case, the deposition of a dielectric layer 134 and / or an insulating layer 124 is therefore not absolutely necessary.
  • the semiconductor components 166 according to the invention are of great importance for the further assembly of thin chips, in particular of chips, which have been produced by the chip-film method.
  • the proposed through contact design enables a simple and inexpensive technique.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pressure Sensors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Halbleiterbauelements (166) vorgeschlagen. Das Verfahren umfasst die folgenden Schritte: a) ein Halbleiterchip (110) wird auf einem Ausgangssubstrat (112) erzeugt, wobei der Halbleiterchip (110) in mindestens einer Stützstelle (116) mit dem Ausgangssubstrat (112) verbunden ist, wobei der Halbleiterchip (110) eine dem Ausgangssubstrat (112) abgewandte Vorderseite (130) und eine dem Ausgangssubstrat (112) zuweisende Rückseite (132) aufweist, b) in mindestens einem Durchkontaktierungsschritt wird mindestens ein Durchkontakt-Füllmaterial (142) auf den Halbleiterchip (110) aufgebracht, wobei zumindest ein Teilbereich (140) der Rückseite (132) mit dem Durchkontakt- Füllmaterial (142) beschichtet wird, c) der Halbleiterchip (110) wird von dem Ausgangssubstrat (1 12) getrennt, und d) der Halbleiterchip (110) wird auf mindestens ein Trägersubstrat (150) aufgebracht, wobei der mit dem Durchkontakt-Füllmaterial (142) beschichtete Teilbereich (140) der Rückseite (132) des Halbleiterchips (110) mit mindestens einem Bondpad (152) auf dem Trägersubstrat (150) verbunden wird.

Description

Beschreibung
Titel
Eutektische Bondung von Dünnchips auf einem Trägersubstrat Stand der Technik
Aus dem Stand der Technik sind so genannte Chipfilm-Prozesse zur Herstellung von dünnen Chips bekannt. Diese Chipfilm-Prozesse sind beispielsweise in M. Zimmermann et al., "A Seamless Ultra-Thin Chip Fabrication and Assembly Technology", Tech. Dig. IEDM, pp. 1010-1012, 2006 beschrieben. Bei der Chipfilm-Technologie werden auf einem Ausgangssubstrat, insbesondere einem Trä- ger-Wafer aus herkömmlichem Silizium, durch spezielle Ätzverfahren Vertiefungen erzeugt, welche auch als„Cavities" bezeichnet werden. Diese werden durch Herstellen von porösem Silizium und anschließendem Entfernen von porösem Si- lizium (APSM-Prozess) hergestellt. Auf diesen Cavities wird dann für Schaltkreise geeignetes Silizium durch ein Epitaxieverfahren aufgebracht. Diese aufgebrachte Schicht bildet später den ultradünnen Mikrochip. Auf dieser Fläche wird die gewünschte Schaltungsstruktur dann mit herkömmlichen Methoden prozessiert. Anschließend kann durch einen Prozess, der auch als„Pick, Crack and Place' -Technik bezeichnet wird, der Chip mit einer Vakuumpipette angesaugt
(pick), vom Ausgangssubstrat abgebrochen (crack) und dann auf einem beliebigen weiteren Trägersubstrat platziert (place) werden.
Ebenso bekannt aus dem Stand der Technik sind Verfahren, um elektrische Kon- takte auf oder durch einen Wafer oder Chip herzustellen. Beispielsweise können dabei schmale Löcher mit nahezu senkrechten Wänden in einem Wafer erzeugt, diese isoliert und dann ganz oder teilweise mit einem leitenden Material, beispielsweise Metall oder Silizium, aufgefüllt werden. Weiterhin sind aus der Mikro- systemtechnik eutektische Bondverfahren auf Waferebene und für so genannte „Chip-to-Wafer-Prozesse" bekannt. Im Bereich der Anwendungen sind Ansätze zur Integration von Sensor-Chips und Auswerte-ICs in einem Chipverbund bekannt. Offenbarung der Erfindung
Ausgehend von dem bekannten Stand der Technik stellt die vorliegende Erfindung ein Verfahren zur Herstellung von Halbleiterbauelementen bereit, welches in der Lage ist, eine Verbindung zwischen Halbleiterchips, insbesondere dünnen
Halbleiterchips, mit Trägersubstraten zu verbessern. Das vorgeschlagene Verfahren ist insbesondere zur Herstellung von Sensorelementen auf der Basis von Halbleiterbauelementen geeignet, wie aus der nachfolgenden Beschreibung noch näher hervorgeht.
Das vorgeschlagene Verfahren zur Herstellung eines Halbleiterelements umfasst die im Folgenden beschriebenen Schritte, welche vorzugsweise in der dargestellten Reihenfolge durchgeführt werden. Neben den genannten Verfahrensschritten können noch weitere Verfahrensschritte vorgesehen sein, und es können einzel- ne oder mehrere Verfahrensschritte zeitlich parallel und/oder wiederholt durchgeführt werden.
In einem ersten Verfahrensschritt wird ein Halbleiterchip auf einem Ausgangssubstrat erzeugt. Dabei ist der Halbleiterchip in mindestens einer Stützstelle mit dem Ausgangssubstrat verbunden und weist eine dem Ausgangssubstrat abgewandte Vorderseite und eine dem Ausgangssubstrat zuweisende Rückseite auf. Der Halbleiterchip kann insbesondere als Dünnchip ausgestaltet sein, also als Chip, welcher eine Dicke von weniger als 100 μηη, vorzugsweise von weniger als 50 μηη und besonders bevorzugt von weniger als 20 μηη aufweist. Der Halbleiter- chip kann insbesondere auf Basis von Silizium erzeugt werden. Insbesondere kann für die Herstellung des Halbleiterchips das oben beschriebene Chipfilm- Verfahren verwendet werden, so dass beispielsweise als Ausgangssubstrat Silizium verwendet werden kann, welches eine oder mehrere Cavities aufweist, welche ganz oder teilweise mit porösem Halbleitermaterial, insbesondere porösem Silizium, gefüllt sind. Auf dem porösen Halbleitermaterial kann dann beispielsweise epitaktisch der Halbleiterchip aufgebaut werden, und das poröse Material wird vorzugsweise im APSM-Prozess entfernt. Der Halbleiterchip kann, wie oben ebenfalls ausgeführt wurde, mit üblichen Halbleiterverfahren strukturiert werden und mindestens eine Funktionalität erhalten.
In einem zweiten Verfahrensschritt, welcher im Folgenden auch als Durchkontak- tierungsschritt bezeichnet wird, wird mindestens ein Durchkontakt-Füllmaterial auf den Halbleiterchip aufgebracht. Dabei wird zumindest ein Teilbereich der Rückseite mit dem Durchkontakt-Füllmaterial beschichtet. Gleichzeitig können, wie unten noch näher ausgeführt wird, während des Durchkontaktierungsschritts mindestens eine Wand mindestens einer Durchkontaktierung, also einer Öffnung in dem Halbleiterchip, beispielsweise einer schmalen Öffnung senkrecht zur Flä- che des Halbleiterchips, und mindestens eine Seitenwand des Halbleiterchips mit dem Durchkontakt-Füllmaterial beschichtet werden. Unter einem Durchkontakt- Füllmaterial ist dabei ein Material zu verstehen, welches zumindest halbleitende Eigenschaften aufweist, also ein Halbleitermaterial oder ein Leitermaterial. Dieses Durchkontakt-Füllmaterial kann also als Träger des elektrischen Stroms die- nen. Insbesondere kann es sich, wie unten noch näher erläutert wird, bei dem
Durchkontakt-Füllmaterial um ein aus einer flüssigen Phase und/oder einer Gasphase abscheidbares Material handeln.
In einem dritten Verfahrensschritt wird der Halbleiterchip von dem Ausgangssub- strat getrennt. Bei dieser Trennung werden die Stützstellen durchtrennt, beispielsweise durch ein mechanisches und/oder ein chemisches Verfahren. Beispielsweise kann bei dieser Trennung das oben beschriebene„Pick, Crack and Place' -Verfahren eingesetzt werden, so dass beispielsweise der Halbleiterchip mit einer Vakuumpipette angesaugt, gedreht oder verkippt und dadurch vom Ausgangssubstrat abgebrochen und schließlich zur weiteren Verwendung bereitgestellt werden kann. Auch andere Techniken sind jedoch grundsätzlich möglich.
In einem vierten Verfahrensschritt wird der Halbleiterchip auf mindestens ein Trägersubstrat aufgebracht, wobei der mit dem Durchkontakt-Füllmaterial be- schichtete Teilbereich der Rückseite des Halbleiterchips mit mindestens einem
Bondpad auf dem Trägersubstrat verbunden wird. Unter einem Bondpad ist dabei eine Leitfähige Struktur auf der Oberfläche des Trägersubstrats zu verstehen, welche mit dem mindestens einem Teilbereich eine leitende Verbindung eingehen kann. Das mindestens eine Bondpad kann beispielsweise eine rechteckige Form, eine Rahmenform, eine Kreisform oder eine sonstige beliebige Form aufweisen, welche ganz oder teilweise dem Teilbereiche der Rückseite des Halbleiterchips, welcher mit dem Durchkontakt-Füllmaterial beschichtet ist, folgen kann oder welches auch grundsätzlich eine andere Struktur aufweisen kann. Diese Grundform des vorgeschlagenen Herstellungsverfahrens kann auf verschiedene Weisen vorteilhaft weiterentwickelt werden. So können, wie oben dargestellt, zusätzliche Verfahrensschritte vorgesehen sein. Besonders bevorzugt ist es weiterhin, wenn in dem vierten Verfahrensschritt ein eutektisches Bondverfah- ren zur Verbindung des mit dem Durchkontakt-Füllmaterial beschichteten Teilbereichs der Rückseite des Halbleiterchips mit dem mindestens einem Bondpad eingesetzt wird. Unter einem eutektischen Bondverfahren wird dabei ein spezielles Verbindungsverfahren verstanden, welches auf einer Verbindungsbildung durch eine eutektische Legierung basiert. Unter einer eutektischen Legierung ist dabei eine Mischung von Leiter- oder Halbleitermaterialien, beispielsweise Silizium und Gold oder Germanium und Aluminium, zu verstehen, bei welcher die Bestandteile des Gemischs in einem solchen Verhältnis zueinander stehen, dass die Schmelztemperatur der Legierung unterhalb der Schmelztemperaturen der einzelnen Elemente liegt.
Das Durchkontakt-Füllmaterial kann insbesondere mindestens ein Halbleitermaterial umfassen. Besonders geeignet ist in diesem Fall Germanium oder auch Silizium. Entsprechend kann das Bondpad ein Material umfassen, welches mit dem Durchkontakt-Füllmaterial vorzugsweise eine eutektische Legierung bilden kann.
Beispielsweise kann das Bondpad Aluminium umfassen, welches insbesondere mit Germanium als Durchkontakt-Füllmaterial eine eutektische Legierung eingehen kann. Alternativ oder zusätzlich kann der Bondpad auch beispielsweise Gold umfassen, während das Durchkontakt-Füllmaterial Silizium umfasst. Eine weitere mögliche Materialkombinationen wäre Gold-Germanium. Allgemein ist es bevorzugt, wenn das Bondpad ein metallisches Material umfasst, während das Durchkontakt-Füllmaterial ein Halbleitermaterial umfasst, wobei das metallische Material und das Halbleitermaterial eine eutektische Legierung bilden können. In dem Durchkontaktierungsschritt können, wie oben bereits ausgeführt, zusätzlich zu der Beschichtung zumindest eines Teilbereichs der Rückseite des Halbleiterchips weitere Bereiche des Halbleiterchips beschichtet werden. Beispielsweise können Durchkontaktierungen vorgesehen sein, also Öffnungen im Halbleiterchip, welche beispielsweise die Vorderseite mit der Rückseite verbinden oder zumindest eine Schichtebene des Halbleiterchips mit mindestens einer anderen
Schichtebene verbinden. Diese Öffnungen können beispielsweise einen runden oder polygonalen Querschnitt aufweisen, wobei in dem Durchkontaktierungsschritt mindestens eine Wand dieser Durchkontaktierung beschichtet werden kann. Alternativ oder zusätzlich kann in dem Durchkontaktierungsschritt mindes- tens eine Seitenwand des Halbleiterchips mit dem Durchkontakt-Füllmaterial beschichtet werden. Unter einer Seitenwand ist dabei eine von der Vorderseite und der Rückseite verschiedene Fläche des Halbleiterchips zu verstehen, vorzugsweise eine Fläche, welche im Wesentlichen senkrecht zur Vorderseite und zur Rückseite steht, wobei die Vorderseite und die Rückseite vorzugsweise parallel zueinander ausgerichtet sind. Beispielsweise kann diese Seitenwand bei dem oben beschriebenen Chipfilm-Verfahren in einem so genannten Trenching-Schritt hergestellt werden, bei welchem die Fläche und die Außenkanten des Halbleiter- Chips definiert werden. Bei diesem Trenching-Verfahren können mechanische oder auch chemische Trennverfahren eingesetzt werden, beispielsweise DRIE (Deep Reactive Ion Etching).
In einer weiteren bevorzugten Ausgestaltung des Verfahrens wird in dem Durch- kontaktierungsschritt auf der Rückseite mindestens ein Rahmen erzeugt. Insbesondere kann es sich dabei um einen geschlossenen Rahmen handeln. Dieser Rahmen kann beispielsweise an den Seitenkanten der Rückseite des Halbleiterchips aufgebracht sein und beispielsweise diesen Seitenkanten folgen. Der Rahmen kann vorzugsweise eine Breite aufweisen, welche weniger als 100 μηη beträgt, vorzugsweise weniger als 50 μηη, insbesondere 10 μηη oder weniger oder sogar lediglich 1 μηη. Nach dem Aufbringen des Halbleiterchips auf das Trägersubstrat entsteht innerhalb des Rahmens ein Zwischenraum, insbesondere ein hermetisch abgeschlossener Zwischenraum. Dieser Zwischenraum wird begrenzt durch die Rückseite des Halbleiterchips, eine dem Halbleiterchip zuwei- sende Vorderseite des Trägersubstrats und den Rahmen. Zusätzlich können zur
Begrenzung weitere Strukturen vorgesehen sein. Der abgeschlossene Zwischenraum kann beispielsweise, wie unten noch näher ausgeführt wird, als Referenzvakuum eines Drucksensors eingesetzt werden. Unter einem hermetisch abgeschlossenen Zwischenraum ist dabei ein Zwischenraum zu verstehen, bei wel- ehern ein Austausch von Gas aus dem Zwischenraum mit einer Umgebung des
Halbleiterbauelements stark verlangsamt stattfindet, vorzugsweise auf einer Zeitskala von mehreren Monaten oder sogar mehreren Jahren, insbesondere stark verlangsamt im Vergleich zu üblichen Einsatzzeiten des Halbleiterbauelements. Bei dem Durchkontaktierungsschritt kann insbesondere ein isotropes Abscheideverfahren eingesetzt werden, vorzugsweise ein konformes Abscheideverfahren, also ein Abscheideverfahren, bei welchem das Abgeschiedene durch Kontakt- Füllmaterial zumindest teilweise den äußeren Konturen des Halbleiterchips oder weiterer Bauelemente folgt. Insbesondere bieten sich hierbei Flüssigphasen- Abscheideverfahren und/oder Gasphasen-Abscheideverfahren an, beispielsweise CVD-Verfahren (Chemical Vapor Deposition, Chemische Gasphasenabschei- dung), beispielsweise LPCVD-Verfahren (low pressure CVD, Niederdruck-CVD). Wie oben bereits dargestellt, kann der Halbleiterchip insbesondere derart ausgestaltet werden, dass dieser ein oder mehrere Funktionselemente des Halbleiterbauelements umfasst. Insbesondere kann der Halbleiterchip mindestens eines der folgenden Elemente umfassen: einen integrierten Schaltkreis; eine Sensor- struktur; eine mikromechanische Struktur. Diese Funktionselemente können ganz oder teilweise auf dem Halbleiterchip angeordnet sein und können mittels herkömmlicher Verfahren erzeugt werden, wie sie dem Fachmann aus der Halbleitertechnik bekannt sind. Weitere mögliche Weiterbildungen der Erfindung betreffen die Durchführung des
Durchkontaktierungsschritts. So kann beispielsweise vor dem Durchkontaktie- rungsschritt insbesondere mindestens ein isolierendes Material auf den Halbleiterchip aufgebracht werden. Dieses isolierende Material kann beispielsweise ein organisches oder auch ein anorganisches Material sein. Besonders bevorzugt ist die Verwendung von dielektrischen Schichten, beispielsweise Siliziumoxid-
Schichten. Alternativ oder zusätzlich zur Verwendung eines derartigen isolierenden Materials, welches zumindest teilweise einen elektrischen Kontakt zwischen dem Durchkontakt-Füllmaterial und bestimmten Funktionselementen des Halbleiterchips verhindern soll, können auch andere Prozesse angewandt werden. Bei- spielsweise können CMOS-Prozesse zum Einsatz kommen, bei welchen der
Halbleiterchip zumindest bereichsweise mit einer Isolations-Dotierung verwendet wird, beispielsweise um Kurzschlüsse zu vermeiden. Wiederum alternativ oder zusätzlich kann nach dem Durchkontaktierungsschritt das Durchkontakt- Füllmaterial zumindest teilweise wieder von dem Halbleiterchip entfernt werden. Für dieses Entfernen können beispielsweise herkömmliche Halbleiter-Verfahren nasschemischer oder trockenchemischer Natur verwendet werden, beispielsweise nasschemische oder trockene Ätzverfahren. Diesbezüglich kann auf bekannte Ätzverfahren verwiesen werden. Auch so genannte Lift-off-Prozesse sind grundsätzlich denkbar, also Prozesse, bei welchen Bereiche des Halbleiterchips, die nicht mit dem Durchkontakt-Füllmaterial beschichtet werden sollen, zuvor mit einer Schicht beschichtet werden, welche nach dem Durchkontaktierungsschritt wieder von dem Halbleiterchip entfernt wird.
Weitere mögliche Weiterbildungen der Erfindung betreffen die Ausgestaltung des Halbleiterchips. Wie oben dargestellt, kann der Halbleiterchip insbesondere nach einem Chipfilm-Verfahren hergestellt sein. Dementsprechend ist es besonders bevorzugt, wenn der Halbleiterchip eine einkristalline Halbleitermembran, insbesondere eine einkristalline Siliziummembran, umfasst. Auch andere Halbleiterma- terialien sind jedoch grundsätzlich möglich. Die Stützstelle kann neben einkristallinem Material, vorzugsweise Silizium, auch ein poröses Material, vorzugsweise poröses Silizium, umfassen. Neben dem vorgeschlagenen Verfahren in einer oder mehreren der oben beschriebenen Ausgestaltungen wird weiterhin ein Halbleiterbauelement vorgeschlagen, welches nach einem Verfahren gemäß einer oder mehreren der beschriebenen Ausführungsvarianten herstellbar ist. Insbesondere kann das Halbleiterbauelement ausgewählt sein aus den folgenden Halbleiterbauelementen: ein Drucksensor; ein Inertialsensor; ein Beschleunigungssensor; ein Schalter.
Allgemein kann das Halbleiterbauelement also ganz oder teilweise insbesondere als Sensorelement ausgestaltet sein und/oder ein derartiges Sensorelement umfassen. Mittels der vorgeschlagenen Erfindung lassen sich also Halbleiterbauelemente herstellen, welche insbesondere dünne Chips umfassen können und welche Durchkontakte aufweisen können. Die Durchkontakte können dabei neben der elektrischen Durchführung gleichzeitig die Aufgabe übernehmen, eine hermetisch dichte und platzsparende mechanische Verbindung zwischen den Halbleiter- chips, insbesondere Dünnchips, und grundsätzlich beliebigen Trägersubstraten, beispielsweise Leiterplatten, Lead-Frames oder auch komplex mechanisch und/oder elektrisch ausgestalteten Trägersubstraten, beispielsweise Träger- Chips wie ASICs (Application Specific Integrated Circuit, Anwendungsspezifischer Integrierter Schaltkreis), zu ermöglichen. Dabei kann das Durchkontakt- Füllmaterial gleichzeitig als eine Materialkomponente für ein eutektisches Bonden des Halbleiterchips auf das Trägersubstrat dienen. Dünnchips mit ICs und/oder Sensorstrukturen mit Durchkontakten können auf einer einkristallinen Silizium-Membran mit Stützstellen hergestellt werden, beispielsweise mittels des oben beschriebenen Chipfilm-Verfahrens. Anschließend kann das Durchkontakt- Füllmaterial, zum Beispiel Germanium, im gleichen Abscheideprozess auch auf der Membranunterseite, also der Rückseite des Halbleiterchips, in einem an den Durchkontakt angrenzenden Bereich abgeschieden werden. Die Dünnchips können auf Metall-Bondpads, beispielsweise Aluminium, eines Trägersubstrats platziert werden, und es kann eine eutektische Bondung zwischen dem Durchkon- takt-Füllmaterial und dem Bondpad hergestellt werden.
Mittels des vorgeschlagenen Verfahrens lassen sich insbesondere verschiedene Typen mikromechanischer Sensoren realisieren, insbesondere auf einem Träger- IC-Chip als Trägersubstrat. Hierbei kann der Halbleiterchip, wobei auch mehrere Halbleiterchips vorgesehen sein können, insbesondere als Dünnchip, als Membran für Drucksensoren, als Fingerstruktur für Inertialsensoren, als Schalter, als zweite Gegenelektrode für z-Beschleunigungssensoren oder in anderer Weise als Bestandteil eines Sensorelements eingesetzt werden.
Bei dem vorgeschlagenen Verfahren und den vorgeschlagenen Bauleiterhalbelementen wirkt sich insbesondere vorteilhaft aus, dass die optionale eutektische Bondung schon mit geringer Verbindungsbreite stabil und hermetisch dicht ausgestaltet werden kann. Es lassen sich kleine Bondrahmenbreiten beziehungsweise Durchkontakte realisieren, insbesondere Breiten von weniger als 10 μηη. Bei dem vorgeschlagenen Verfahren lassen sich Halbleiterchips, insbesondere Dünnchips, auch stressfrei verbonden, so dass eine geringe Ausschussrate und eine hohe Lebensdauer der Halbleiterbauelemente realisiert werden kann. Weiterhin lässt sich eine Integration eines Sensorelements und eines ICs bei kleinstmöglichem Platzverbrauch realisieren. Auf einem Trägersubstrat, beispielsweise einem Trägerchip, können auch mehrere Halbleiterchips, beispielsweise mehrere Dünnchips, und damit vorzugsweise mehrere Funktionen übereinander und/oder nebeneinander integriert werden.
Bei dem vorgeschlagenen Verfahren lassen sich herkömmliche Verfahrenstechniken einsetzen und erfindungsgemäß modifizieren. Das Verfahren lässt sich insgesamt sehr einfach und grundsätzlich mit herkömmlichen Prozesstechniken realisieren. So kann beispielsweise der mindestens eine Durchkontakt gleichzeitig mit einem Vereinzelungs-Trench erzeugt werden, welcher bei den oben beschriebenen Chipfilm-Verfahren bereits heute erzeugt wird. Weiterhin lassen sich auf dem Halbleiterchip und/oder dem Trägersubstrat Funktionselemente mit Standard-Techniken herstellen, wie sie heute bereits eingesetzt werden, so dass das vorgeschlagne Verfahren insgesamt sehr kostengünstig realisierbar ist.
Kurze Beschreibung der Figuren
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:
Figuren 1A bis 1 H Verfahrensschritte eines Ausführungsbeispiels eines Verfahrens zur Herstellung eines Halbleiterbauelements;
Figur 2 ein Ausführungsbeispiel eines erfindungsgemäß herstellbaren Drucksensors;
Figur 3 ein Ausführungsbeispiel eines erfindungsgemäß herstellbaren Inertial- sensors;
Figur 4 ein Ausführungsbeispiel eines erfindungsgemäß herstellbaren z-Beschleunigungssensors; und
Figur 5 eine Verfahrensvariante mit einem CMOS-Prozess.
Ausführungsbeispiele
In den Figuren 1A bis 1 H sind schematisch Verfahrensschritte eines Ausführungsbeispiels eines erfindungsgemäßen Herstellungsverfahrens zur Herstellung eines Halbleiterbauelements gezeigt.
In Figur 1A ist exemplarisch ein erster Verfahrensschritt gezeigt, bei welchem ein Halbleiterchip 1 10 auf einem Ausgangssubstrat 1 12 erzeugt wird. Diese Erzeugung findet hier exemplarisch in einem Chipfilm-Prozess statt. Der Halbleiterchip 1 10 ist dabei als epitaktische Membran ausgestaltet, beispielsweise als Silizium- Membran, welche oberhalb einer Kaverne 1 14 zwischen dem Ausgangssubstrat 1 12 und dem Halbleiterchip 1 10 ausgebildet ist. Der Halbleiterchip 1 10, beispielsweise eine Silizium-Membran, wird dabei durch Stützstellen 1 16 gehalten, welche beispielsweise in Form von kristallinem und/oder porösem Silizium ausgestaltet sein können. Innerhalb des Halbleiterchips 1 10 können durch herkömmliche Verfahren eine oder mehrere Funktionselemente 1 18, beispielsweise Funktionsschichten 120, integriert beziehungsweise auf der Oberfläche des Halbleiterchips 1 10 abgeschieden sein. Auf diese Weise kann der Halbleiterchip 1 10 beispielsweise einen Schichtstapel umfassen. Weiterhin umfasst der Halbleiterchip 1 10, beispielsweise ein Schichtstapel des Halbleiterchips 1 10, vorzugsweise mindestens einen elektrischen Kontakt 122, beispielsweise einen Bondpad, welcher vorzugsweise von einer isolierenden Schicht 124, beispielsweise einem Oxid, umgeben ist.
Mittels eines so genannten Trench-Verfahrens werden anschließend in dem dargestellten Ausführungsbeispiel, wie in Figur 1 B gezeigt, Gräben 126 hergestellt, beispielsweise Säge-Gräben. Weiterhin werden optional ein oder mehrere Durchkontakte 128 hergestellt, welche in diesem Ausführungsbeispiel als einfa- che Öffnungen in dem Halbleiterchip 1 10 ausgestaltet sind. Diese Durchkontakte
128 können beispielsweise eine von dem Ausgangssubstrat 1 12 wegweisende Vorderseite 130 des Halbleiterchips 1 10 mit einer dem Ausgangssubstrat 1 12 zuweisenden Rückseite 132 des Halbleiterchips 1 10 verbinden.
Mittels eines vorzugsweise konformen Abscheideverfahrens wird abschließend eine dielektrische Schicht 134 auf den Halbleiterchip 1 10 aufgebracht. Beispielsweise kann diese dielektrische Schicht wiederum eine Oxidschicht umfassen, vorzugsweise Siliziumoxid. Als Abscheideverfahren kommen beispielsweise bekannte Abscheideverfahren in Betracht, insbesondere TEOS-Ozon-Verfahren, SACVD-Schichten, Low Temperature Oxide-Verfahren oder ähnliche Verfahren. Bei diesen Verfahren werden auch Seitenwände 136 des Halbleiterchips 1 10 im Bereich der Gräben 126 und/oder Seitenwände 138 der Durchkontakte 128 mit der dielektrischen Schicht 134 beschichtet. Weiterhin werden in diesem Ausführungsbeispiel auch Teilbereiche 140 auf der Rückseite 132 im Bereich der Gräben 126 und/oder der Durchkontakte 128 mit der dielektrischen Schicht 134 beschichtet.
Anschließend wird mit einem stark anisotropen, gerichteten Oxid-Ätzen die dielektrische Schicht 134 an der Vorderseite 130, also der Chipoberfläche des Halb- leiterchips 1 10, abgedünnt und der elektrische Kontakt 122, beispielsweise das
Bondpad, geöffnet, ohne dass der Seitenwandschutz im Bereich der Seitenwände 136, 138 wesentlich abgedünnt wird. Ein Ergebnis dieses Verfahrensschritts ist in Figur 1 C gezeigt. Alternativ kann das Oxid-Ätzen und Öffnen der elektrischen Kontakte 122 auch mit anderen Techniken durchgeführt werden, bei- spielsweise mit einer Sprühlack-Technik. Verschiedene andere Techniken sind dem Fachmann aus dem Bereich der Halbleiterherstellung bekannt. In einem in Figur 1 D dargestellten Verfahrensschritt wird anschließend ein Durchkontakt-Füllmaterial 142 aufgebracht, vorzugsweise in einem konformen Abscheideverfahren. Beispielsweise kann dieses Durchkontakt-Füllmaterial 142 Germanium umfassen. Beispielsweise kann ein LPCVD-Verfahren eingesetzt werden, also ein Niederdruck-CVD-Verfahren. Aufgrund der konformen Abschei- dung folgt die Schicht des Durchkontakt-Füllmaterials 142 der Kontur des Halbleiterchips 1 10, so dass neben der Vorderseite 130 weiterhin auch die Seitenwände 136 des Halbleiterchips 1 10 und optional die Seitenwände 138 der Durchkontakte 128 beschichtet werden, so wie wiederum Teilbereiche 140 auf der Rückseite 132 des Halbleiterchips 1 10.
In Figur 1 E ist der in Figur 1 D mit dem Buchstaben A bezeichnete und gestrichelt umrahmte Teilbereich des Halbleiterchips 1 10 gezeigt, welcher einen Durchkontakt 128 umfasst. In dieser Darstellung werden die Vorteile einer konformen Ab- Scheidung des Durchkontakt-Füllmaterials 142 sichtbar. Die Teilbereiche 140, innerhalb derer auch die Rückseite 132 des Halbleiterchips 1 10 mit Durchkontakt- Füllmaterial 142 beschichtet wird, sind vorzugsweise nicht größer als die Teilbereiche, in welchen die Rückseite 132 mit der dielektrischen Schicht 134 beschichtet wird (siehe zum Beispiel Figur 1 B oben).
In Figur 1 E sind typische Dimensionen dargestellt. So weisen die Öffnungen der Durchkontakte 128 typischerweise einen Durchmesser D1 von weniger als 2 μηη auf. Die Membran der Halbleiterchips 1 10 weist typischerweise eine Dicke d2 von circa 10 bis 20 μηη auf. Diese Öffnungen können mit einer circa 1 μηη dicken Schicht des Durchkontakt-Füllmaterials 142, beispielsweise einer Germaniumschicht, verschlossen werden. In der Kaverne 1 14, welche vorzugsweise eine Tiefe d3 von mehr als 3 μηη aufweist, wird an der Rückseite 132 des Halbleiterchips 1 10 und am Kavernenboden jeweils Durchkontakt-Füllmaterial 142 abgeschieden, beispielsweise weniger als 1 μηη. In der Folge bleibt ein Spalt 144 zwi- sehen Halbleiterchip 1 10 und Kavernenboden bestehen, womit das Abdicken der
Halbleiterchips 1 10 weiterhin möglich bleibt. Vorzugsweise wird das Durchkontakt-Füllmaterial 142 also mit einer Dicke d4 aufgebracht, welche weniger als die Hälfte der Höhe d3 der Kaverne 1 14 beträgt. In Figur 1 F ist ein optionaler Verfahrensschritt gezeigt, bei welchem das Durchkontakt-Füllmaterial 142 zumindest teilweise wieder entfernt wird, insbesondere von der Vorderseite 132 des Halbleiterchips 1 10. An den Seitenwänden 136 und 138 kann die Beschichtung mit dem Durchkontakt-Füllmaterial 142 dabei erhal- ten bleiben, ebenso wie in den Teilbereichen 140. Gleichzeitig kann dabei eine Strukturierung des Durchkontakt-Füllmaterials 142 erfolgen, beispielsweise um auf der Vorderseite 130 optional Leiterbahnen 146 und/oder andere Strukturen, welche auch ganz oder teilweise Bestandteil der Funktionselemente 1 18 sein können, zu erzeugen. In dem dargestellten Beispiel in Figur 1 F kann somit beispielsweise der elektrische Kontakt 122 über die gezeigte Leiterbahn 146 und den Durchkontakt 128 von der Rückseite 132 her elektrisch kontaktiert werden. Zum Strukturieren des Durchkontakt-Füllmaterials 142 können grundsätzlich aus der Halbleiterherstellung bekannte Techniken verwendet werden. So können bei- spielsweise Sprühlacke, Standard-Lithographie oder Standard-Ätzverfahren zum
Einsatz kommen. Derartige Verfahren sind dem Fachmann grundsätzlich bekannt.
Anschließend kann der Halbleiterchip 1 10, wie in Figur 1 G dargestellt, vom Aus- gangssubstrat 1 12 getrennt werden. Dabei werden die Stützstellen 1 16 durchtrennt. Dieser Trennvorgang, welcher auch als „picking" oder „abpicken" bezeichnet wird, kann beispielsweise mittels einer Vakuumpipette 148 erfolgen, wie in Figur 1 G dargestellt. Auch andere Verfahren sind jedoch grundsätzlich möglich, beispielsweise mechanische Greifverfahren. Zum Durchtrennen der Stütz- stellen 1 16 kann beispielsweise eine Torsion um eine Achse senkrecht zur Fläche des Halbleiterchips 1 10 erfolgen und/oder eine andere Art der Verkippung. Auch andere Trenntechniken sind jedoch grundsätzlich möglich.
In einem weiteren, in Figur 1 H dargestellten Verfahrensschritt wird dann der Halbleiterchip 1 10 auf ein Trägersubstrat 150 aufgebracht. Dieses Trägersubstrat
150 kann beispielsweise eine Leiterplatte und/oder einen Lead-Frame umfassen und/oder eine andere Art von Trägersubstrat 150. Das Trägersubstrat 150 um- fasst mindestens einen Bondbad 152 auf seiner zu bestückenden Oberfläche 154. Unter Bondpads 152 sind dabei grundsätzlich beliebige elektrisch Struktu- ren zu verstehen, welche beispielsweise auch Leiterbahnen, Rahmen, Anschlusskontakte oder Ähnliches umfassen können. Im in Figur 1 H dargestellten Ausführungsbeispiel umfassen die auf der Rückseite 132 des Halbleiterchips 1 10 mit Durchkontakt-Füllmaterial 142 versehenen Teilbereiche 140 beispielsweise einen Rahmen 156, welcher die Kanten des Halbleiterchips 1 10 vorzugsweise vollständig umschließt, so wie Durchkontakt-Pads 158, welche mit dem Durchkontakt-Füllmaterial 142 im Inneren der Durchkontakte 128 und hierüber beispielsweise mit Leiterbahnen 146 auf der Vorderseite 130 des Halbleiterchips 1 10 in Verbindung stehen. Mit diesen korrespondieren bei den Bondpads 142 Bondpad-Rahmen 160 oder Bondpad-Kontakte 162. Diese können auch funktionell vermischt sein, da auch beispielsweise die Beschichtung mit Durchkontakt- Füllmaterial 142 an den Seitenwänden 136 elektrische Aufgaben übernehmen kann.
Bei dem in Figur 1 H dargestellten Bestückungsschritt wird also das Durchkontakt-Füllmaterial 142 auf der Rückseite 132 des Halbleiterchips 1 10 auf die Bondpads 152 des Trägersubstrats 150 aufgesetzt. Anschließend werden Halbleiterchip 1 10 und Trägersubstrat 150 vorzugsweise eutektisch miteinander ver- bondet. Beispielsweise können die Bondpads 152 Aluminium umfassen, welches mit dem Durchkontakt-Füllmaterial 142 des Halbleiterchips 1 10, beispielsweise Germanium, eine eutektische Legierung bilden kann. Für den Bondingschritt kann beispielsweise ein Wärmebehandlungsschritt durchgeführt werden, um die eutektische Legierung zumindest in einem Grenzbereich zwischen den Bond- pads 152 und dem Durchkontakt-Füllmaterial 142 zu bilden.
Eutektische Bondverbindungen mit einer Verbindungsbreite von vorzugsweise 1 μηη sind zumindest der Theorie nach hermetisch dicht. Auf diese Weise kann zwischen dem Halbleiter 1 10 und dem Trägersubstrat 150 ein hermetisch abge- schlossener Zwischenraum 164 gebildet werden, was für viele Anwendungen vorteilhaft sein kann. Die mögliche geringe Bondbreite ermöglicht es außerdem, dass Dünnchips mit Germanium-Durchkontakten auch auf anderen Trägerchips oder anderen Wafern platzsparend bestückt oder gebondet werden können. Dementsprechend kann das Trägersubstrat 150 selbst eine oder mehrere Funk- tionalitäten aufweisen und grundsätzlich erheblich komplexer ausgestaltet sein als in Figur 1 H dargestellt. Beispielsweise ermöglicht dies die Generierung von mikroelektromechanischen Bauteilen (MEMS). Wichtige Beispiele von Halbleiterbauelementen 166, die auf diese Weise erzeugt werden können, sind mikromechanische oder mikroelektrische Sensorelemente, die im Folgenden auch mit Bezugsziffer 168 bezeichnet werden. Auch andere Anwendungen sind jedoch grundsätzlich möglich.
In den Figuren 2 bis 4 sind verschiedene Beispiele derartiger Halbleiterbauelemente 166 mit Sensorelementen 168 gezeigt und/oder Halbleiterelemente 166, welche Sensorelemente 168 umfassen. Diese stellen im Prinzip Abwandlungen des in Figur 1 H gezeigten Halbleiterbauelements 166 dar, so dass für weite Teile dieser Ausführungsbeispiele auf die Beschreibung dieser Figur 1 H sowie des Prozesses in den Figuren 1A bis 1 H verwiesen werden kann. In Figur 2 ist ein Beispiel eines Drucksensors 170 gezeigt. Bei derartigen Drucksensoren 170 macht sich die Möglichkeit der Herstellung eines hermetisch abgedichteten Zwischenraums 164 besonders vorteilhaft bemerkbar, da dieser Zwi- schenraum 164 beispielsweise als Referenzvakuum 172 genutzt werden kann und/oder mit einem Gas eines vorgegebenen oder bekannten Drucks gefüllt sein kann. So kann aufgrund der Tatsache, dass insbesondere eutektische Verbindungen sich durch eine hohe Hermitizität bei kleiner Leiterbahndichte auszeichnen, ein Referenzdruck zwischen dem Trägersubstrat 150, beispielsweise einem Trägerchip, und dem Halbleiterchip 1 10, beispielsweise einem Dünnchip, eingeschlossen werden. Hierzu kann das Trägersubstrat 150 beispielsweise als integrierter Schaltkreis ausgestaltet sein und/oder einen derartigen integrierten Schaltkreis umfassen, beispielsweise einen ASIC. Das Trägersubstrat 150 kann beispielsweise ein Halbleiter-Trägersubstrat und/oder ein Trägersubstrat aus ei- nem anderen Material sein oder umfassen, beispielsweise aus einem keramischen Material oder einem Glas. Auch andere Werkstoffe sind grundsätzlich möglich, beispielsweise Kunststoffwerkstoffe. Der Halbleiterchip 1 10 selbst kann insbesondere als druckempfindliche Membran 174 wirken. Diese druckempfindliche Membran 174 kann auch Widerstände umfassen und/oder andere elektri- sehe Bauelemente, beispielsweise Widerstände zur piezoresistiven Auslesung.
Alternativ oder zusätzlich kann diese druckempfindliche Membran 174 auch ganz oder teilweise als bewegliche Elektrode eines Kondensators fungieren und/oder eine derartige bewegliche Elektrode umfassen, wobei auf dem Trägersubstrat 150 beispielsweise, wie in Figur 2 gezeigt, eine untere feste Elektrode 176 vor- gesehen sein kann. Alternativ kann auf einem Trägersubstrat 150, beispielsweise einem vorstrukturierten Trägersubstrat 150, optional mit einer Kaverne, ein Halbleiterchip 1 10 in Form eines Dünnchip-ICs aufgebondet werden, der gleichzeitig als Membran 174 dienen kann. Für Funktionsprinzipien mikromechanischer Drucksensoren, welche auch im Rahmen der vorliegenden Erfindung realisiert werden können, kann beispielsweise auf Robert Bosch GmbH: Sensoren im
Kraftfahrzeug, Ausgabe 2007, Seiten 128 bis 130 verwiesen werden.
In Figur 3 ist ein weiteres Beispiel eines Halbleiterbauelements 166 in Form eines Sensorelements 168 gezeigt, welches in diesem Beispiel als Inertialsensor 178 ausgestaltet ist. Inertialsensoren sind Sensorelemente 168, welche zur Messung von Beschleunigungskräften und Rotationskräften dienen, beispielsweise zur Messung linearer Beschleunigungskräfte. Ein Inertialsensor 178 umfasst in der Regel mindestens 2, vorzugsweise 3 oder mehr Beschleunigungssensoren 180 für unterschiedliche Raumrichtungen oder Koordinaten. Im dargestellten Beispiel entspricht der Halbleiterchip 1 10 wiederum in weiten Teilen dem Ausführungsbeispiel gemäß Figur 1 H, so dass wiederum auf die obige Beschreibung verwiesen werden kann. In diesem Fall wurde jedoch innerhalb des Halbleiter- Chips 1 10 eine mikromechanische Struktur 182 in Form einer Fingerstruktur 184 erzeugt. Diese Fingerstruktur 184 kann beispielsweise gleichzeitig mit dem in Figur 1 B dargestellten Herstellen der Gräben 126, also dem Trenchen, erzeugt werden. Diese Fingerstrukturen 184, wobei auch mehrere derartiger Fingerstrukturen 184, beispielsweise für unterschiedliche Raumrichtungen vorgesehen sein können, bilden also wiederum ein MEMS, welches beispielsweise kapazitiv ausgelesen und/oder angetrieben werden kann. Für den Aufbau und die Arbeitsweise derartiger Inertialsensoren 178 kann beispielsweise auf Robert Bosch GmbH: Sensoren im Kraftfahrzeug, Ausgabe 2007, Seiten 144 bis 146 verwiesen werden. Auch andere Aufbauten und Betriebsweisen sind jedoch grundsätzlich wie- der möglich. Der Halbleiterchip 1 10 kann beispielsweise mit der eutektischen
Bondtechnik auf ein Trägersubstrat 150 mit einem ASIC und/oder in Form eines ASICs aufgebondet werden. Anschließend kann optional eine Verkappung erfolgen. In Figur 4 ist als weiteres Beispiel eines Halbleiterbauelements 166 und Sensorelements 168 ein so genannter z-Beschleunigungssensor 186 dargestellt. In diesem Fall umfasst das Trägersubstrat 150 eine mikromechanische Struktur 182, welche als bewegliche Elektrode 188 fungiert und in der Darstellung in Figur 4 gestrichelt umrahmt ist. Weiterhin umfasst das Trägersubstrat 150 eine untere feste Elektrode 190. Der aufgebondete Halbleiterchip 1 10, beispielsweise der
Dünnchip, kann ganz oder teilweise als obere feste Elektrode 192 fungieren und/oder eine derartige obere feste Elektrode 192 umfassen. Alternativ oder zusätzlich kann der Halbleiterchip 1 10 auch einfach als Kappe für die bewegliche Elektrode 188 ausgenutzt werden. Beim Betrieb des z-Beschleunigungssensors 168 kann eine z-Bewegung der beweglichen Elektrode 188, welche also als z-Elektrode fungiert, in einer z-Richtung, also einer Verbindungsrichtung zwischen dem Trägersubstrat 150 und dem Halbleiterchip 1 10 ausgewertet werden, beispielsweise differenziell. Für die Betriebsweise und die Ansteuerung kann exemplarisch wiederum auf Robert Bosch GmbH: Sensoren im Kraftfahrzeug, Aus- gäbe 2007, Seiten 144 bis 146 verwiesen werden. Auch andere Messprinzipien und/oder Ansteuerungen sind jedoch grundsätzlich möglich. Die in den Figuren 1A bis 1 H dargestellten Prozessschritte sind lediglich mögliche Ausführungsbeispiele zur Realisierung des erfindungsgemäßen Verfahrens. Zahlreiche Abwandlungen im Design und in der Vorgehensweise sind im Rahmen der vorliegenden Erfindung möglich. So kann, wie in Figur 5 dargestellt ist, beispielsweise auf das Aufbringen der isolierenden Schicht 124 auch ganz oder teilweise verzichtet werden. Gezeigt ist ein Aufbau, welcher im Wesentlichen der Darstellung in Figur 1 F entspricht, so dass in weiten Teilen auf die Beschreibung dieser Darstellung verwiesen werden kann. Im Unterschied zur Figur 1 F wird jedoch ein CMOS-Prozess verwendet. Derartige Prozesse sind dem Fachmann aus der Halbleitertechnik grundsätzlich bekannt. Dabei können durch tiefe Dotierprofile Isolationsgräben oder andere Arten von Isolationsdotierungen 194 in den Halbleiterchip 1 10 oder Bereiche des Halbleiterchips 1 10 eingebracht werden. Auf diese Weise können beispielsweise ohne isolierende Schicht 124 und/oder ohne dielektrische Schichten 134 Durchkontakt-Füllmaterialen 142 auf den Halbleiterchip 1 10 aufgebracht und/oder in den Halbleiterchip 1 10 eingebracht werden, ohne hierdurch Kurzschlüsse mit anderen Bauelementen, beispielsweise Funktionselementen 1 18 des Halbleiterchips 1 10 zu riskieren. Auf diese Weise kann ein Kurzschluss im Bond- und Schaltungsbereich vermieden werden. In diesem Fall ist die Abscheidung einer dielektrischen Schicht 134 und/oder einer isolierenden Schicht 124 also nicht zwingend erforderlich.
Die erfindungsgemäßen Halbleiterbauelemente 166, insbesondere mit den erfindungsgemäßen Durchkontakten, sind für die Weiterverbauung von dünnen Chips, insbesondere von Chips, die mit dem Chipfilm-Verfahren hergestellt wurden, von großer Bedeutung. Mit dem vorgeschlagenen Durchkontakt-Design wird eine einfache und kostengünstige Technik ermöglicht.

Claims

Ansprüche
1 . Verfahren zur Herstellung eines Halbleiterbauelements (166), umfassend die folgenden Schritte: a) ein Halbleiterchip (1 10) wird auf einem Ausgangssubstrat (1 12) erzeugt, wobei der Halbleiterchip (1 10) in mindestens einer Stützstelle (1 16) mit dem Ausgangssubstrat (1 12) verbunden ist, wobei der Halbleiterchip (1 10) eine dem Ausgangssubstrat (1 12) abgewandte Vorderseite (130) und eine dem Ausgangssubstrat (1 12) zuweisende Rückseite (132) aufweist, b) in mindestens einem Durchkontaktierungsschritt wird mindestens ein Durchkontakt-Füllmaterial (142) auf den Halbleiterchip (1 10) aufgebracht, wobei zumindest ein Teilbereich (140) der Rückseite (132) mit dem Durchkontakt-Füllmaterial (142) beschichtet wird, c) der Halbleiterchip (1 10) wird von dem Ausgangssubstrat (1 12) getrennt, und d) der Halbleiterchip (1 10) wird auf mindestens ein Trägersubstrat (150) aufgebracht, wobei der mit dem Durchkontakt-Füllmaterial (142) beschichtete Teilbereich (140) der Rückseite (132) des Halbleiterchips (1 10) mit mindestens einem Bondpad (152) auf dem Trägersubstrat (150) verbunden wird.
Verfahren nach dem vorhergehenden Anspruch, wobei in Verfahrensschritt d) ein eutektisches Bondverfahren eingesetzt wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Durchkontakt-Füllmaterial (142) mindestens ein Halbleitermaterial umfasst, insbesondere Germanium.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bondpad (152) Aluminium umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei in dem Durch- kontaktierungsschritt gleichzeitig mindestens eine Wand (138) mindestens einer Durchkontaktierung (128) und/oder mindestens eine Seitenwand (136) des Halbleiterchips (1 10) mit dem Durchkontakt-Füllmaterial (142) beschichtet werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei in dem Durch- kontaktierungsschritt auf der Rückseite (132) mindestens ein Rahmen (156) erzeugt wird, insbesondere ein geschlossener Rahmen (156), wobei nach dem Aufbringen des Halbleiterchips (1 10) auf das Trägersubstrat (150) innerhalb des Rahmens (156) ein Zwischenraum (164) entsteht, insbesondere ein hermetisch abgeschlossener Zwischenraum (164).
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (1 10) mindestens eines der folgenden Elemente umfasst: einen integrierten Schaltkreis; eine Sensorstruktur; eine mikromechanische Struktur (182).
Verfahren nach einem der vorhergehenden Ansprüche, wobei in dem Durch- kontaktierungsschritt ein konformes Abscheideverfahren eingesetzt wird, insbesondere ein Flüssigphasen-Abscheideverfahren und/oder ein CVD- Verfahren.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei vor dem Durchkontaktierungsschritt mindestens ein isolierendes Material (124, 134) auf den Halbleiterchip (1 10) aufgebracht wird.
10. Halbleiterbauelement (166), herstellbar nach einem Verfahren nach einem der vorhergehenden Ansprüche.
1 1 . Halbleiterbauelement (166) nach dem vorhergehenden Anspruch, wobei das Halbleiterbauelement (166) ausgewählt ist aus den folgenden Halbleiterbauelementen (166): einem Sensorelement (168); einem Drucksensor (170); einem Inertialsensor (178); einem Beschleunigungssensor (180); einem Schalter.
PCT/EP2010/068037 2010-11-23 2010-11-23 Eutektische bondung von dünnchips auf einem trägersubstrat WO2012069078A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201080070258.9A CN103229290B (zh) 2010-11-23 2010-11-23 薄芯片在载体衬底上的低共熔压焊
PCT/EP2010/068037 WO2012069078A1 (de) 2010-11-23 2010-11-23 Eutektische bondung von dünnchips auf einem trägersubstrat
US13/989,411 US9266721B2 (en) 2010-11-23 2010-11-23 Eutectic bonding of thin chips on a carrier substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2010/068037 WO2012069078A1 (de) 2010-11-23 2010-11-23 Eutektische bondung von dünnchips auf einem trägersubstrat

Publications (1)

Publication Number Publication Date
WO2012069078A1 true WO2012069078A1 (de) 2012-05-31

Family

ID=44259737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/068037 WO2012069078A1 (de) 2010-11-23 2010-11-23 Eutektische bondung von dünnchips auf einem trägersubstrat

Country Status (3)

Country Link
US (1) US9266721B2 (de)
CN (1) CN103229290B (de)
WO (1) WO2012069078A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150360934A1 (en) * 2014-06-17 2015-12-17 Robert Bosch Gmbh Microelectromechanical system and method for manufacturing a microelectromechanical system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070170528A1 (en) * 2006-01-20 2007-07-26 Aaron Partridge Wafer encapsulated microelectromechanical structure and method of manufacturing same
WO2013057759A1 (ja) * 2011-10-19 2013-04-25 富士通株式会社 可動電極を有する電気機器
DE102016125132A1 (de) * 2016-12-21 2018-06-21 Multivac Sepp Haggenmüller Se & Co. Kg Verpackungsmaschine mit Busknotenanordnung
US11611835B2 (en) * 2020-06-09 2023-03-21 Infineon Technologies Ag Combined corrugated piezoelectric microphone and corrugated piezoelectric vibration sensor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038500A1 (en) * 2000-06-07 2004-02-26 Larson Charles E. Thin microelectronic substrates and methods of manufacture
US20060051949A1 (en) * 2002-04-16 2006-03-09 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
WO2007089206A1 (en) * 2006-02-01 2007-08-09 Silex Microsystems Ab Vias and method of making
US20080017956A1 (en) * 2006-07-19 2008-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
US20080272465A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Semiconductor Die with Through-Hole Via on Saw Streets and Through-Hole Via in Active Area of Die
JP2010098281A (ja) * 2008-09-22 2010-04-30 Alps Electric Co Ltd Ｍｅｍｓセンサ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225218B1 (en) * 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
DE102005033254B4 (de) * 2005-07-15 2008-03-27 Qimonda Ag Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten
DE102005035057A1 (de) 2005-07-27 2007-02-01 Robert Bosch Gmbh Verfahren zum Herstellen einer Halbleiterchipanordnung unter Verwendung eines Trägersubstrats und entsprechende Halbleiterchipanordnung
DE102007043526B4 (de) 2007-09-12 2020-10-08 Robert Bosch Gmbh Verfahren zum Herstellen einer Vielzahl von Chips und entsprechend hergestellter Chip
DE102008001738A1 (de) * 2008-05-14 2009-11-26 Robert Bosch Gmbh Verfahren zur Herstellung von Chips
DE102008040521A1 (de) 2008-07-18 2010-01-21 Robert Bosch Gmbh Verfahren zur Herstellung eines Bauelements, Verfahren zur Herstellung einer Bauelementanordnung, Bauelement und Bauelementanordnung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040038500A1 (en) * 2000-06-07 2004-02-26 Larson Charles E. Thin microelectronic substrates and methods of manufacture
US20060051949A1 (en) * 2002-04-16 2006-03-09 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
WO2007089206A1 (en) * 2006-02-01 2007-08-09 Silex Microsystems Ab Vias and method of making
US20080017956A1 (en) * 2006-07-19 2008-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
US20080272465A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Semiconductor Die with Through-Hole Via on Saw Streets and Through-Hole Via in Active Area of Die
JP2010098281A (ja) * 2008-09-22 2010-04-30 Alps Electric Co Ltd Ｍｅｍｓセンサ及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Sensoren im Kraftfahrzeug", 2007, ROBERT BOSCH GMBH, pages: 128 - 130
"Sensoren im Kraftfahrzeug", 2007, ROBERT BOSCH GMBH, pages: 144 - 146
M. ZIMMERMANN ET AL.: "A Seamless Ultra-Thin Chip Fabrication and Assembly Technology", TECH. DIG. IEDM, 2006, pages 1010 - 1012

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150360934A1 (en) * 2014-06-17 2015-12-17 Robert Bosch Gmbh Microelectromechanical system and method for manufacturing a microelectromechanical system

Also Published As

Publication number Publication date
CN103229290B (zh) 2016-10-05
CN103229290A (zh) 2013-07-31
US20130241012A1 (en) 2013-09-19
US9266721B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
DE102018124826B4 (de) Auf waferebene integriertes mems-bauelement, das mit einer siliziumsäule und einer intelligenten kappe ermöglicht wird
DE102010039057B4 (de) Sensormodul
EP2331453B1 (de) Mikromechanisches bauelement mit durchgangselektrode und verfahren zu dessen herstellung
DE102016100056B4 (de) Halbleitervorrichtung und Verfahren zum Fertigen von dieser
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012206875B4 (de) Verfahren zum Herstellen eines hybrid integrierten Bauteils und entsprechendes hybrid integriertes Bauteil
DE102005015584B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauteils
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE102012210472A1 (de) Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
WO2015106855A1 (de) Mikromechanische drucksensorvorrichtung und entsprechendes herstellungsverfahren
DE102016100007B4 (de) CMOS-MEMS-Struktur und Verfahren zu ihrer Herstellung
DE102007038169A1 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit geringem Aspektverhältnis
DE102012206732A1 (de) Verfahren zum Herstellen eines hybrid integrierten Bauteils
DE10017976A1 (de) Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
WO2015106854A1 (de) Mikromechanische drucksensorvorrichtung und entsprechendes herstellungsverfahren
DE102009004725A1 (de) Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
DE102013222733A1 (de) Mikromechanische Sensorvorrichtung
WO2012069078A1 (de) Eutektische bondung von dünnchips auf einem trägersubstrat
DE102015217918A1 (de) Mikromechanisches Bauelement
CN108083224A (zh) 具有低电阻布线的mems构件和用于制造这种mems构件的方法
EP1389307B1 (de) Sensoranordnung, insbesondere mikromechanische sensoranordnung
DE10324421B4 (de) Halbleiterbauelement mit Metallisierungsfläche und Verfahren zur Herstellung desselben
DE102018122261B4 (de) Integrationsverfahren zum waferebenenpackaging und mikroelektromechanisches system-, mems-, bauelement
DE102009046081B4 (de) Eutektische Bondung von Dünnchips auf einem Trägersubstrat
EP4219391A1 (de) Durchkontaktierung zum betreiben eines mems-bauteiles in einer hermetischen kavität

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10788044

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13989411

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10788044

Country of ref document: EP

Kind code of ref document: A1