JPH05291388A - 半導体ウエハ・レベル・パッケージ - Google Patents

半導体ウエハ・レベル・パッケージ

Info

Publication number
JPH05291388A
JPH05291388A JP35158492A JP35158492A JPH05291388A JP H05291388 A JPH05291388 A JP H05291388A JP 35158492 A JP35158492 A JP 35158492A JP 35158492 A JP35158492 A JP 35158492A JP H05291388 A JPH05291388 A JP H05291388A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor substrate
frit glass
cap
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35158492A
Other languages
English (en)
Other versions
JP3303146B2 (ja
Inventor
Victor J Adams
ビクター・ジェイ・アダムス
Paul T Bennett
ポール・ティー・ベネット
Henry G Hughes
ヘンリー・ジー・ヒューグス
Jr Brooks L Scofield
ブルックス・エル・スコフィールド・ジュニア
Marilyn J Stuckey
マリリン・ジェイ・スタッキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH05291388A publication Critical patent/JPH05291388A/ja
Application granted granted Critical
Publication of JP3303146B2 publication Critical patent/JP3303146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Micromachines (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ウエハをダイシングする前に行う半導体デバ
イスのパッケージングの提供。 【構成】 ウエハを個々のチップにダイシングする前
に、半導体基板ウエハ１１の上に製造されたデバイス１
２を封入するのに用いる半導体ウエハ・レベル・パッケ
ージ。キャップ・ウエハ１６は、デバイス１２が空洞内
１７で気密封止されるように、所定パターンのフリット
・ガラス１４を結合材として用いて、半導体基板ウエハ
１１に結合されている。キャップ・ウエハ１６内の孔１
８によって、フリット・ガラス・シール１４全体に伸び
る電極１３を介して、デバイスとの電気接続を可能にす
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体デバイスの
パッケージングに関し、具体的にはウエハをダイシング
する前に行う半導体デバイスのパッケージングに関す
る。
【０００２】
【従来の技術】半導体デバイスの基本製造工程の中に、
半導体ウエハを独立したチップにダイシングし、ついで
なんらかのパッケージに封入する段階がある。集積回路
の製法を微小機械部品の製造に適用した結果、半導体ウ
エハ表面の上に作られる多岐に渡る極小機構から構成さ
れるデバイスが生まれた。これらの極小機構は、サイズ
が原因して、ハンドリング，微粒子，湿気および気流に
よる損傷にきわめて弱い。損傷を防ぐために、これらの
機構は、なんらかの気密封止パッケージで封入する必要
がある。
【０００３】先行技術によれば、この問題に対する部分
的な解決は、B. Link らによる"A Rugged, High-Perfor
mance Piezoresisttive Accelerometer"と題する論文
（Sensors, October pp 43-46)に記述されており、この
論文はここでの引用により包含される。前記論文は、ベ
ース，壁に囲まれる加速度計およびふたによって構成さ
れる３つのシリコン層を用いたパッケージについて記述
している。この３層が結合されて、環境からの保護を提
供しているが、この先行技術の方法ではまださらにパッ
ケージングが必要だと記述されている。また、加速度計
との電気接点を設けられるように、ふたの中にスロット
を形成することによって、アクセスを提供しなければな
らない。３つの層を互いに位置合わせするには、個々の
デバイスの端にアクセスする必要がある。以上の考察か
ら、加速度計は、複数個まとめてではなく、１個１個独
立して組み立ててから、ウエハのダイシングを行う必要
がある。
【０００４】
【発明が解決しようとする課題】ウエハを個々のチップ
にダイシングする前に、半導体ウエハの上に製造された
デバイスをパッケージングする方法に対して、ニーズが
ある。この方法では、デバイスの熱特性と厳密に適合す
るハーメチック・シールを提供しなければならず、内部
で微小機械部品が動けるような適切に制御された空洞を
提供しなければならない。このパッケージは製造費用が
極めて安価でありながら、前記パッケージまたは封入さ
れたデバイスの他の特性の面で妥協することなく、空洞
内で、デバイスとの電気接続を提供するものでなければ
ならない。
【０００５】
【課題を解決するための手段】要約すれば、本発明は、
ウエハを個々のチップにダイシングする前に、半導体基
板ウエハの表面に製造されたデバイスを封入するのに使
用できる半導体ウエハ・レベル・パッケージを提供す
る。あるパターンのフリット・ガラスを結合材として用
いて、キャップ・ウエハを半導体基板ウエハに結合し、
デバイスが、フリット・ガラス，基板ウエハおよびキャ
ップ・ウエハによって形成される空洞内に気密封止され
るようにする。キャップ・ウエハ内の孔のために、電極
との電気接続が可能になり、電極はフリット・ガラス・
シール全体に伸びていてデバイスと接続する。
【０００６】
【実施例】この１枚の図は、本発明に従って半導体ウエ
ハ・レベル・パッケージ２１内に封入されるデバイス１
２の断面図である。通常は、複数の上記デバイスが、テ
スト・デバイスおよびスクライブ・チャネルなどの外部
構造と共に、半導体ウエハ・レベル・パッケージ全体の
一部として製造される。分かりやすくするため、これら
の周知の外部構造は図面から省き、デバイス１２を含む
半導体ウエハ・レベル・パッケージ２１の一部だけを示
している。デバイス１２は、半導体基板ウエハ１１の上
に作られており、これは、ウエハが複数の分離したチッ
プにダイシングされる前の、半導体材料のウエハによっ
て構成されている。デバイス１２は、半導体ウエハを用
いて通常製造されるデバイスのいずれでもよい。上記の
デバイスの代表的なものは、集積回路構造，加速度計な
どの微小機械センサおよびその他の微小機械構造であ
る。
【０００７】キャップ・ウエハ１６は、キャップ・ウエ
ハ１６を完全に貫通する複数の孔１８を設けることによ
って準備する。好適実施例では、孔１８はドリル加工ま
たは異方性エッチングによって設ける。しかしながら、
適切ないずれの技術を使用してもよい。ついで、所定の
高さおよび厚みをもつ所定のパターンのフリット・ガラ
スによって構成される複数のフリット・ガラス壁１４を
キャップ・ウエハ１６の上に被着させる。前記所定のパ
ターンにより、デバイス１２は、フリット・ガラス壁１
４によって完全に囲まれる形になる。フリット・ガラス
壁１４は普通シルク・スクリーン法によって被着させ
る。この方法では、フリット・ガラス壁１４のために所
望のパターンでパターン化されたシルクスクリーンを用
いる。有機質結合材とフリット・ガラスとの混合物によ
って構成されるスラリーを、シルクスクリーンを通して
被着させる。この混合物を、有機質結合材を焼ききるほ
どの高温まで加熱する。フリット・ガラス被着技術で周
知の方法は、結合材の選択および使用、ならびにその後
の焼成段階によって構成される。フリット・ガラス自体
は、アルミニウムがシリコンと合金を形成する温度以
下、すなわち摂氏約５７０度で結合できるように選択す
る。フリット・ガラスに適する１つの混合物がＣＦ−８
ガラスで（Nippon Electric Glass Col,Ltd.カタログ番
号Ｅ００２ＥＧＡ４Ｃ８９１０として識別）、米国では
Des Plains, IowaのNippon Electric Glass America, I
nc.,が販売している。便宜上、本発明の１つの好適実施
例では、Ferro Corporation が製造し所有権を主張でき
る、ＥＧ９２５１と指定されたガラス製品形態を用いて
いる。
【０００８】キャップ・ウエハ１６は、フリット・ガラ
ス壁１４を結合材として用いて、半導体基板ウエハ１１
に結合される。この結合工程は、キャップ・ウエハ１
６，フリット・ガラス壁１４および半導体基板ウエハ１
１の加熱によって構成される。こうして、半導体ウエハ
・レベル・パッケージ２１は、半導体基板ウエハ１１，
キャップ・ウエハ１６およびフリット・ガラス壁１４の
組み合わせによって形成される所定の寸法の空洞１７の
中に気密封止されたデバイス１２を有するキャップド・
ウエハ構造の一部として形成される。キャップ・ウエハ
１６は、フリット・ガラスと共に適切なシールを形成す
る材料から形成される。上記の材料で代表的なものが、
シリコンウエハ，水晶板，ある種の金属などである。キ
ャップ・ウエハ１６を構成する材料は、所望の熱膨張特
性を提供するように選択できる。たとえば、キャップ・
ウエハ１６に用いるシリコン・ウエハは、半導体基板ウ
エハ１１に使用するのと同様のシリコン・ウエハと、ほ
ぼ同一の熱特性を本質的に有することになる。
【０００９】複数の金属トレース１３は、フリット・ガ
ラス壁１４を形成する前に、半導体基板ウエハ１１の上
に製造される。金属トレース１３は、フリット・ガラス
壁１４と共にシールを形成する。金属トレース１３は半
導体基板ウエハ１１の上に複数の電極を形成し、この電
極がデバイス１２との電気的結合を提供する。フリット
・ガラスを施す前に、キャップ・ウエハ１６内の、金属
トレース１３によって形成される電極の一部に容易にア
クセスできる位置で、空洞１７の外部まで達する孔１８
をエッチングする。金属トレース１３の外側部分の上に
形成される複数のパッドに複数のワイヤ１９を結合す
る。ワイヤ１９は孔１８全体に伸びており、それ自体
が、外部電気デバイス（図示せず）に結合されている。
ワイヤ１９，孔１８および金属トレース１３は、デバイ
ス１２が空洞１７内で気密封止状態を維持できるように
しながら、デバイス１２との所望の複数の電気結合を提
供する単純で安価な方法となる。
【００１０】２つのウエハは通常、各ウエハ内に形成す
る孔の位置を決めることによって位置合わせを行い、結
合工程中、この孔に合わせピンが挿入される。キャップ
・ウエハ１６および半導体基板ウエハ１１は、孔１８に
よって、また半導体基板ウエハ１１の上に形成される適
切な合わせマークによって、さらに視覚的に位置合わせ
できる。代替的方法としては、金属トレース１３の一部
として形成される複数の結合パッドを視覚的位置合わせ
に使用する。ついで、キャップド・ウエハ構造を、圧力
をかけたヘリウム，アルゴンまたは窒素などの不活性ガ
スによって通常構成される被制御環境に導入する。不活
性ガス内にある間に、キャップ・ウエハ１６および半導
体基板ウエハ１１を加熱して結合させ、半導体ウエハ・
レベル・パッケージ２１を形成する。この結合によって
キャップド・ウエハ構造を気密封止し、空洞１７内に不
活性ガスを捕獲する。この被制御環境は、デバイス１２
の機械的動作のために、所定の減衰動作を提供する。所
定の減衰動作は、不活性ガスの組成および圧力を変更す
ることによって、容易に制御できる。ついで、キャップ
ド・ウエハ構造を、半導体技術では周知の方法であるの
こ引きによって複数の複合チップにダイシングする。通
常、複合チップはついで、プラスチック材料内にさらに
封入される。ここにきて、本発明が、ウエハが個々のチ
ップにダイシングされる前に、半導体ウエハ上に製造さ
れたデバイスをパッケージングする方法を提供すること
は、明かとなろう。この方法は、デバイスの熱特性と厳
密に適合する熱特性であるハーメチック・シールを提供
し、内部で微小機械部品が動けるような適切に制御され
た空洞サイズを提供する。このパッケージは製造コスト
が安価でありながら、パッケージの他の特性で妥協する
ことなく、空洞内で、デバイスとの電気接続を提供す
る。
【図面の簡単な説明】
この１枚の図は、本発明に従って、半導体ウエハ・レベ
ル・パッケージ内に封入されたデバイスの斜視断面図を
示したものである。
【符号の説明】
１１ 半導体基板ウエハ １２ デバイス（加速度計） １３ 電極（金属トレース） １４ フリット・ガラス壁 １６ キャップ・ウエハ １７，１９ 空洞 １８ 孔 １９ ワイヤ ２１ 半導体ウエハ・レベル・パッケージ
フロントページの続き (72)発明者 ヘンリー・ジー・ヒューグス アメリカ合衆国アリゾナ州スコッツデイ ル、イー・ コーラ・ストリート5014 (72)発明者 ブルックス・エル・スコフィールド・ジュ ニア アメリカ合衆国アリゾナ州テンピ、エス・ パーム8133 (72)発明者 マリリン・ジェイ・スタッキー アメリカ合衆国アリゾナ州フェニックス、 ナンバー1021、イー・キャンベル4304

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウエハ・レベル・パッケージであ
    って、前記パッケージは：半導体基板ウエハ（１１）の
    上に作られた少なくとも１つのデバイス（１２）であっ
    て、前記半導体基板ウエハ（１１）が複数の分離したチ
    ップにダイシングされていないところの少なくとも１つ
    のデバイス（１２）；所定の高さおよび所定の厚みを持
    つ所定のパターンのフリット・ガラス壁（１４）を表面
    上に有するキャップ・ウエハ（１６）であって、前記所
    定のパターンが、少なくとも前記デバイス（１２）が前
    記フリット・ガラス壁（１４）に完全に囲まれる形にな
    っているところのキャップ・ウエハ（１６）；および半
    導体基板ウエハ（１２），キャップ・ウエハ（１６）お
    よびフリット・ガラス壁（１４）の組み合わせによって
    形成される所定の寸法の空洞（１７）の中に前記デバイ
    ス（１２）が気密封止されるように、前記フリット・ガ
    ラス壁（１４）を結合材として用いて、前記キャップ・
    ウエハ（１６）を前記半導体基板ウエハ（１１）に結合
    することによって作られるハーメチック・シール；によ
    って構成されることを特徴とする半導体ウエハ・レベル
    ・パッケージ。
  2. 【請求項２】 ウエハ・レベルで半導体デバイスをパッ
    ケージする方法であって、前記方法は：前記半導体基板
    ウエハ（１１）上に作られている少なくとも１つのデバ
    イス（１２）を有する前記半導体基板ウエハ（１１）で
    あって、前記半導体ウエハ（１１）が複数の分離したチ
    ップにダイシングされていないところの半導体基板ウエ
    ハ（１１）を提供する段階；半導体基板ウエハ（１２）
    表面の上に所定のパターンのフリット・ガラス壁（１
    ４）を被着させる段階；複数の分離したチップにダイシ
    ングされていないキャップ・ウエハ（１６）を提供する
    段階；所定の位置でキャップ・ウエハ（１６）を貫通す
    る孔を作る段階；所定のパターンのフリット・ガラス
    （１４）を結合材として用いて、キャップ・ウエハ（１
    ６）を半導体基板ウエハ（１１）に結合して、複合ウエ
    ハ構造（２１）を形成し、半導体基板ウエハ（１１），
    キャップ・ウエハ（１６）およびフリット・ガラス壁
    （１４）の組み合わせによって形成される所定の寸法の
    空洞（１７）内に、デバイスが気密封止されるようにす
    る段階；および複合ウエハ（２１）を複数の複合チップ
    にダイシングする段階；によって構成されることを特徴
    とする半導体デバイスのパッケージ方法。
  3. 【請求項３】 ウエハ・レベルで半導体デバイスをパッ
    ケージする方法であって、前記方法は：複数の分離した
    チップにダイシングされていない半導体基板ウエハ（１
    １）を提供する段階；半導体基板ウエハ（１１）を用い
    て加速度計（１２）を製造する段階；半導体基板ウエハ
    （１１）表面の上に少なくとも１つの電極（１３）を形
    成し、前記電極（１３）が加速度計（１２）と電気的に
    結合されるようにする段階；キャップ・ウエハ（１６）
    を提供する段階；少なくとも１つの所定の位置でキャッ
    プ・ウエハ（１６）を貫通する少なくとも１つの孔（１
    ８）を提供する段階；キャップ・ウエハ（１６）の上に
    所定パターンのフリット・ガラスを被着させ、前記所定
    のパターンが、少なくとも加速度計（１２）がフリット
    ・ガラス壁（１４）によって完全に囲まれる形で形成さ
    れる段階；電極（１３）の所定の部分が、キャップ・ウ
    エハ（１６）を貫通する孔（１８）を用いてアクセスで
    きるように、キャップ・ウエハ（１６）を半導体基板ウ
    エハ（１１）に位置合わせする段階；加速度計（１２）
    の機械的動作に対して所定の減衰を与えるために、所定
    の圧力をかけられた不活性ガスによって構成される被制
    御環境を導入する段階；フリット・ガラス壁（１４）を
    結合材として用いて、キャップ・ウエハ（１６）と半導
    体基板ウエハ（１１）とを加熱して、複合ウエハ（２
    １）を形成し、前記加速度計（１２）が、半導体基板ウ
    エハ（１１），キャップ・ウエハ（１６）およびフリッ
    ト・ガラス壁（１４）の組み合わせによって形成される
    所定の寸法の空洞（１９）内に気密封止されるようにす
    る段階；前記複合ウエハ（２１）を複数の複合チップに
    ダイシングする段階；ワイヤ（１９）を電極（１３）に
    結合して、加速度計（１２）との電気的結合を提供する
    段階；および前記複合チップをプラスチック材料内にさ
    らに封入する段階；によって構成されることを特徴とす
    る半導体デバイスのパッケージ方法。
JP35158492A 1991-12-16 1992-12-09 半導体ウエハ・レベル・パッケージ Expired - Fee Related JP3303146B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US807338 1991-12-16
US07/807,338 US5323051A (en) 1991-12-16 1991-12-16 Semiconductor wafer level package

Publications (2)

Publication Number Publication Date
JPH05291388A true JPH05291388A (ja) 1993-11-05
JP3303146B2 JP3303146B2 (ja) 2002-07-15

Family

ID=25196137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35158492A Expired - Fee Related JP3303146B2 (ja) 1991-12-16 1992-12-09 半導体ウエハ・レベル・パッケージ

Country Status (2)

Country Link
US (1) US5323051A (ja)
JP (1) JP3303146B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168221A (ja) * 1999-10-26 2001-06-22 Motorola Inc コンポーネントおよび製造方法
JP2001319985A (ja) * 2000-02-29 2001-11-16 Agilent Technol Inc チップマウント型封止構造体
US6400021B1 (en) 1999-06-29 2002-06-04 Hyundai Electronics Industries Co., Ltd. Wafer level package and method for fabricating the same
JP2003516634A (ja) * 1999-12-10 2003-05-13 シェルケース リミティド パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置
JP2005167209A (ja) * 2003-10-24 2005-06-23 Miradia Inc デバイスの溶融密封方法及びシステム
JP2006270098A (ja) * 2005-03-24 2006-10-05 Memsic Inc 集積回路用ウエハレベルパッケージ
JP2009260388A (ja) * 1997-01-11 2009-11-05 Robert Bosch Gmbh ウェハステープル
EP2769957A2 (en) 2013-02-21 2014-08-27 Ricoh Company, Ltd. Vacuum sealed semiconductor device and method of manufacturing the same
JP2017126645A (ja) * 2016-01-13 2017-07-20 セイコーインスツル株式会社 電子部品

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610431A (en) * 1995-05-12 1997-03-11 The Charles Stark Draper Laboratory, Inc. Covers for micromechanical sensors and other semiconductor devices
US6323550B1 (en) 1995-06-06 2001-11-27 Analog Devices, Inc. Package for sealing an integrated circuit die
US6911727B1 (en) * 1995-06-06 2005-06-28 Analog Devices, Inc. Package for sealing an integrated circuit die
US5682065A (en) * 1996-03-12 1997-10-28 Micron Technology, Inc. Hermetic chip and method of manufacture
US5798556A (en) 1996-03-25 1998-08-25 Motorola, Inc. Sensor and method of fabrication
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
DE19641272C2 (de) * 1996-10-07 2003-03-27 Franz Heinz Guenther Verfahren zum Herstellen von opto-elektronischen Hybrid-Bauteilen mit Blenden
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US5994161A (en) * 1997-09-03 1999-11-30 Motorola, Inc. Temperature coefficient of offset adjusted semiconductor device and method thereof
KR100390897B1 (ko) * 1997-12-29 2003-08-19 주식회사 하이닉스반도체 칩 크기 패키지의 제조방법
DE19800574B4 (de) * 1998-01-09 2013-11-14 Robert Bosch Gmbh Mikromechanisches Bauelement
US5993414A (en) * 1998-04-23 1999-11-30 Medtronic, Inc. Implantable device
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
US6534340B1 (en) 1998-11-18 2003-03-18 Analog Devices, Inc. Cover cap for semiconductor wafer devices
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
JP3737343B2 (ja) * 1999-09-08 2006-01-18 シャープ株式会社 二次元画像検出器
AU7381200A (en) * 1999-09-17 2001-04-17 Motorola, Inc. Semiconductor wafer level package
US6400009B1 (en) * 1999-10-15 2002-06-04 Lucent Technologies Inc. Hermatic firewall for MEMS packaging in flip-chip bonded geometry
US6770503B1 (en) 1999-10-21 2004-08-03 The Charles Stark Draper Laboratory, Inc. Integrated packaging of micromechanical sensors and associated control circuits
TW451436B (en) 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
US6528393B2 (en) 2000-06-13 2003-03-04 Advanced Semiconductor Engineering, Inc. Method of making a semiconductor package by dicing a wafer from the backside surface thereof
TW452873B (en) 2000-06-21 2001-09-01 Advanced Semiconductor Eng Manufacturing method of wafer scale semiconductor package structure
US6348399B1 (en) 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
US6432752B1 (en) * 2000-08-17 2002-08-13 Micron Technology, Inc. Stereolithographic methods for fabricating hermetic semiconductor device packages and semiconductor devices including stereolithographically fabricated hermetic packages
US6465281B1 (en) * 2000-09-08 2002-10-15 Motorola, Inc. Method of manufacturing a semiconductor wafer level package
US6630725B1 (en) 2000-10-06 2003-10-07 Motorola, Inc. Electronic component and method of manufacture
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6827503B2 (en) * 2000-12-01 2004-12-07 Shipley Company, L.L.C. Optical device package having a configured frame
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6883977B2 (en) * 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6387723B1 (en) 2001-01-19 2002-05-14 Silicon Light Machines Reduced surface charging in silicon-based devices
US6465280B1 (en) 2001-03-07 2002-10-15 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
US6707591B2 (en) 2001-04-10 2004-03-16 Silicon Light Machines Angled illumination for a single order light modulator based projection system
US6782205B2 (en) 2001-06-25 2004-08-24 Silicon Light Machines Method and apparatus for dynamic equalization in wavelength division multiplexing
US6747781B2 (en) 2001-06-25 2004-06-08 Silicon Light Machines, Inc. Method, apparatus, and diffuser for reducing laser speckle
US6646778B2 (en) 2001-08-01 2003-11-11 Silicon Light Machines Grating light valve with encapsulated dampening gas
US7078671B1 (en) * 2001-08-06 2006-07-18 Shipley Company, L.L.C. Silicon optical microbench devices and wafer-level testing thereof
US6829092B2 (en) 2001-08-15 2004-12-07 Silicon Light Machines, Inc. Blazed grating light valve
US6940636B2 (en) * 2001-09-20 2005-09-06 Analog Devices, Inc. Optical switching apparatus and method of assembling same
US6893574B2 (en) * 2001-10-23 2005-05-17 Analog Devices Inc MEMS capping method and apparatus
US6800238B1 (en) 2002-01-15 2004-10-05 Silicon Light Machines, Inc. Method for domain patterning in low coercive field ferroelectrics
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
TW569407B (en) * 2002-05-17 2004-01-01 Advanced Semiconductor Eng Wafer-level package with bump and method for manufacturing the same
US6767751B2 (en) 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow
US6728023B1 (en) 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
US6822797B1 (en) 2002-05-31 2004-11-23 Silicon Light Machines, Inc. Light modulator structure for producing high-contrast operation using zero-order light
DE10224710B4 (de) * 2002-06-04 2005-12-08 Schott Ag Verfahren zur hermetischen Gehäusung von optischen Bauelementen sowie verfahrensgemäß hergestellte optische Bauelemente
US6829258B1 (en) 2002-06-26 2004-12-07 Silicon Light Machines, Inc. Rapidly tunable external cavity laser
US6714337B1 (en) 2002-06-28 2004-03-30 Silicon Light Machines Method and device for modulating a light beam and having an improved gamma response
US6813059B2 (en) 2002-06-28 2004-11-02 Silicon Light Machines, Inc. Reduced formation of asperities in contact micro-structures
US6962514B2 (en) * 2002-08-08 2005-11-08 Applied Materials, Inc. Method and apparatus used in fabrication of MEMS stacks
US6801354B1 (en) 2002-08-20 2004-10-05 Silicon Light Machines, Inc. 2-D diffraction grating for substantially eliminating polarization dependent losses
US6712480B1 (en) 2002-09-27 2004-03-30 Silicon Light Machines Controlled curvature of stressed micro-structures
US20040063237A1 (en) * 2002-09-27 2004-04-01 Chang-Han Yun Fabricating complex micro-electromechanical systems using a dummy handling substrate
US6964882B2 (en) * 2002-09-27 2005-11-15 Analog Devices, Inc. Fabricating complex micro-electromechanical systems using a flip bonding technique
US6933163B2 (en) * 2002-09-27 2005-08-23 Analog Devices, Inc. Fabricating integrated micro-electromechanical systems using an intermediate electrode layer
US6949398B2 (en) * 2002-10-31 2005-09-27 Freescale Semiconductor, Inc. Low cost fabrication and assembly of lid for semiconductor devices
US6829077B1 (en) 2003-02-28 2004-12-07 Silicon Light Machines, Inc. Diffractive light modulator with dynamically rotatable diffraction plane
US6806997B1 (en) 2003-02-28 2004-10-19 Silicon Light Machines, Inc. Patterned diffractive light modulator ribbon for PDL reduction
DE10310617B4 (de) * 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE10322751B3 (de) * 2003-05-19 2004-09-30 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines in Kunststoff verschlossenen optoelektronischen Bauelementes
US20060124915A1 (en) * 2003-05-19 2006-06-15 Siegfried Buettner Production of an optoelectronic component that is enclosed in plastic, and corresponding methods
TWI223422B (en) * 2003-07-24 2004-11-01 Advanced Semiconductor Eng Micromachine package and method for manufacturing the same
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7514767B2 (en) * 2003-12-03 2009-04-07 Advanced Chip Engineering Technology Inc. Fan out type wafer level package structure and method of the same
FR2879889B1 (fr) * 2004-12-20 2007-01-26 United Monolithic Semiconduct Boitier miniature hyperfrequence et procede de fabrication du boitier
DE102005001449B3 (de) * 2005-01-12 2006-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen eines vorgegebenen Innendrucks in einem Hohlraum eines Halbleiterbauelements
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
DE102005016751B3 (de) * 2005-04-11 2006-12-14 Schott Ag Verfahren zur Herstellung gehäuster elektronischer Bauelemente
JP5078245B2 (ja) * 2005-09-13 2012-11-21 セイコーインスツル株式会社 力学量センサ
DE102006005419B4 (de) 2006-02-03 2019-05-02 Infineon Technologies Ag Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
US7807506B2 (en) * 2006-02-03 2010-10-05 Infineon Technologies Ag Microelectromechanical semiconductor component with cavity structure and method for producing the same
US20070284681A1 (en) * 2006-06-12 2007-12-13 Intermec Ip Corp. Apparatus and method for protective covering of microelectromechanical system (mems) devices
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
US20080136004A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
KR100838647B1 (ko) * 2007-07-23 2008-06-16 한국과학기술원 Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
TWI339865B (en) 2007-08-17 2011-04-01 Chipmos Technologies Inc A dice rearrangement package method
CN101878527B (zh) * 2007-11-30 2012-09-26 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
CN102089251B (zh) * 2008-07-16 2014-06-11 费罗公司 热熔性密封玻璃组合物及其制造和使用的方法
US20100081237A1 (en) * 2008-09-30 2010-04-01 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Integrated Circuit Assemblies and Methods for Encapsulating a Semiconductor Device
DE102009042479A1 (de) 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
US9146170B2 (en) 2012-07-31 2015-09-29 Freescale Semiconductor, Inc. Capacitive pressure sensor in an overmolded package
WO2017089604A1 (de) 2015-11-27 2017-06-01 Heimann Sensor Gmbh Thermischer infrarot-sensorarray im wafer-level-package
US10964660B1 (en) * 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768157A (en) * 1971-03-31 1973-10-30 Trw Inc Process of manufacture of semiconductor product
US4477828A (en) * 1982-10-12 1984-10-16 Scherer Jeremy D Microcircuit package and sealing method
JPH0810170B2 (ja) * 1987-03-06 1996-01-31 株式会社日立製作所 半導体絶対圧力センサの製造方法
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
US4907065A (en) * 1988-03-01 1990-03-06 Lsi Logic Corporation Integrated circuit chip sealing assembly
US5121180A (en) * 1991-06-21 1992-06-09 Texas Instruments Incorporated Accelerometer with central mass in support

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260388A (ja) * 1997-01-11 2009-11-05 Robert Bosch Gmbh ウェハステープル
US6400021B1 (en) 1999-06-29 2002-06-04 Hyundai Electronics Industries Co., Ltd. Wafer level package and method for fabricating the same
JP2001168221A (ja) * 1999-10-26 2001-06-22 Motorola Inc コンポーネントおよび製造方法
JP2003516634A (ja) * 1999-12-10 2003-05-13 シェルケース リミティド パッケージ形集積回路装置の製造方法およびその製造方法により製作されたパッケージ形集積回路装置
US7939918B2 (en) 1999-12-10 2011-05-10 Tessera Technologies Ireland Limited Chip packages with covers
JP2001319985A (ja) * 2000-02-29 2001-11-16 Agilent Technol Inc チップマウント型封止構造体
JP2005167209A (ja) * 2003-10-24 2005-06-23 Miradia Inc デバイスの溶融密封方法及びシステム
JP2006270098A (ja) * 2005-03-24 2006-10-05 Memsic Inc 集積回路用ウエハレベルパッケージ
EP2769957A2 (en) 2013-02-21 2014-08-27 Ricoh Company, Ltd. Vacuum sealed semiconductor device and method of manufacturing the same
JP2017126645A (ja) * 2016-01-13 2017-07-20 セイコーインスツル株式会社 電子部品

Also Published As

Publication number Publication date
US5323051A (en) 1994-06-21
JP3303146B2 (ja) 2002-07-15

Similar Documents

Publication Publication Date Title
JP3303146B2 (ja) 半導体ウエハ・レベル・パッケージ
US6452238B1 (en) MEMS wafer level package
US7368808B2 (en) MEMS packaging using a non-silicon substrate for encapsulation and interconnection
US6828674B2 (en) Hermetically sealed microstructure package
EP1167281B1 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
US6465281B1 (en) Method of manufacturing a semiconductor wafer level package
US6844606B2 (en) Surface-mount package for an optical sensing device and method of manufacture
US7295029B2 (en) Chip-scale package for integrated circuits
US5965933A (en) Semiconductor packaging apparatus
US7026223B2 (en) Hermetic electric component package
US6734550B2 (en) In-situ cap and method of fabricating same for an integrated circuit device
US7396478B2 (en) Multiple internal seal ring micro-electro-mechanical system vacuum packaging method
US6750521B1 (en) Surface mount package for a micromachined device
JP2006270098A (ja) 集積回路用ウエハレベルパッケージ
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
JPH10189822A (ja) 表面実装形基板構造および方法
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
US4931854A (en) Low capacitance integrated circuit package
US5334874A (en) Electronic device package
WO2001020671A1 (en) Semiconductor wafer level package
JPH07122670A (ja) ガラス封止型半導体装置の製造方法
US4982494A (en) Methods of making a low capacitance integrated circuit package
JPS6182447A (ja) 半導体装置
JPH04171966A (ja) 半導体装置の製造方法
JPH05226493A (ja) ガラス封止型集積回路

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090510

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100510

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110510

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees