JP2001168221A - コンポーネントおよび製造方法 - Google Patents

コンポーネントおよび製造方法

Info

Publication number
JP2001168221A
JP2001168221A JP2000323445A JP2000323445A JP2001168221A JP 2001168221 A JP2001168221 A JP 2001168221A JP 2000323445 A JP2000323445 A JP 2000323445A JP 2000323445 A JP2000323445 A JP 2000323445A JP 2001168221 A JP2001168221 A JP 2001168221A
Authority
JP
Japan
Prior art keywords
layer
substrate
cap wafer
component
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000323445A
Other languages
English (en)
Other versions
JP4769353B2 (ja
Inventor
Heidi L Denton
ヘイディ・エル・デントン
Henry G Hughes
ヘンリー・ジー・ヒューズ
Thor D Osborn
トー・デー・オズボーン
Daxue Xu
ダシュー・シュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2001168221A publication Critical patent/JP2001168221A/ja
Application granted granted Critical
Publication of JP4769353B2 publication Critical patent/JP4769353B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】 【課題】 キャップ・ウェーハを用いて電子装置を保護
することを目的とする。 【構成】 コンポーネント10は、基板(15)、キャ
ップ・ウェーハ(23)、およびキャップ・ウェーハ
(23)の表面上に形成された保護層(28)を含む。
同時に、保護層(28)およびキャップ・ウェーハ(2
3)は接合層(33)を介して基板(15)に接合され
るキャップ構造(39)を形成する。開口(47)は、
キャップ・ウェーハ(23)をエッチングすることによ
りキャップ・ウェーハ(23)内に形成される。保護層
(28)は、キャップ・ウェーハ(23)のエッチング
中、下に横たわる接合層(33)および基板(15)中
に形成された装置(11,12)に対する保護を提供す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に電子コンポ
ーネントに関し、さらに詳しくはキャップ・ウェーハを
用いる電子装置の保護に関する。
【0002】
【従来の技術】マイクロエレクトロニクス・センサおよ
び集積回路のような装置は、それらのサイズによるが、
扱い方、小さい粒子、および湿度からのダメージを受け
やすい。マイクロマシン装置は、典型的には、動作中に
それらを保護するために封止材中に収容される。ある先
行技術であるコンポーネントは、周囲から電子センサを
封止しかつ密封シールするために半導体基板に接合(ボ
ンディング)されたキャップ・ウェーハを含む。ホール
(空間)がキャップ・ウェーハを基板に接合する前にキ
ャップ・ウェーハ中に形成される。キャップ・ウェーハ
中の空間は、センサを外部回路に電気的に接続するため
に提供する。
【0003】
【発明が解決しようとする課題】キャップ・ウェーハ中
の空間は、キャップ・ウェーハの機械構造的な信頼性を
弱める可能性がある。この問題に対する1つの対策はキ
ャップ・ウェーハの厚みを増加させることで、それによ
りキャップ・ウェーハの構造的な無欠陥性を向上させ
る。しかしながら、キャップ・ウェーハの厚みを増加さ
せることにより、またマイクロエレクトロニクス装置の
サイズおよびそのコストを増加させる。
【0004】従って、動作中にマイクロマシン装置に対
して保護を与えるコンポーネントをもつことは有効であ
る。そのコンポーネントがサイズおよびコスト的に効果
的であるならさらに有効である。加えて、標準の半導体
プロセスと互換性のあるコンポーネントを製造する方法
をもつことは有効である。
【0005】
【実施例】図1は、本願発明の一実施例に従うプロセス
中のコンポーネント10の一部断面図である。この実施
例では、コンポーネント10は、基板15中に形成され
た装置11,12を含む半導体コンポーネントである。
コンポーネント10は、さらに、基板15の表面21上
に形成された導電性経路13,14を含む。基板15
は、例としてシリコンのような半導体材料からなる。装
置11,12は、集積回路あるいは圧力センサまたは加
速度計のようなマイクロマシン変換器である。装置1
1,12は、基板15中に形成されるように示される
が、これが本願発明を限定するものではない。装置1
1,12は、また、基板15の表面21上に形成され得
る。
【0006】導電性経路13,14は、表面21上に電
気的導電性材料層を配置し、この導電性材料をフォトリ
ソグラフおよびエッチ技術を用いてパターン化すること
により形成される。例えば、導電性経路13,14は、
電気的導電性材料をフォトレジスト層(図示せず)で被
覆し、除去されるべき電気的導電性材料の一部を(例え
ば、フォトリソグラフを用いて)露出させ、そして電気
的導電性材料の露出部をエッチングすることによって形
成される。導電性経路13,14にとって適切な材料に
は銅、アルミニウム、銅合金、アルミニウム合金、ある
いはその類似物を含む。
【0007】コンポーネント10は、上部表面26およ
び下部表面27を有するキャップ・ウェーハ23を含
む。キャップ・ウェーハ23は、例えば、シリコンのよ
うな半導体材料から構成される。キャップ・ウェーハ2
3に対する他の適切な材料は、ガラス、水晶、ポリマ、
または金属を含む。キャップ・ウェーハ23の適切な層
厚の範囲は、約50ミクロンから約600ミクロンの間
である。
【0008】保護層28がキャップ・ウェーハ23の下
部表面27上に配置成長される。保護層28は上部層3
0および下部層31を有し、ここで保護層28の上部層
27はキャップ・ウェーハ23の下部層27に接触す
る。好ましくは、保護層28は、約0.2ミクロンから
約2ミクロンの範囲の厚みを有する。また、キャップ・
ウェーハ23および保護層28はキャップ構造39を形
成する。保護層28にとって適切な材料は、酸化物また
は窒化物を含む。
【0009】エッチ・マスク41,42は、キャップ・
ウェーハ23の上部表面26上に配置される。アルミニ
ウムのような金属層をキャップ・ウェーハ23の上部表
面26上に配置し、そしてこの金属層をフォトリソグラ
フおよびエッチ技術を用いてパターン化することにより
形成される。加えて、後続のエッチング段階中のマスク
として機能するために、マスク41,42は、また、装
置11,12に対して電気的遮蔽を行う。マスク41,
42は、また、マスク層と呼ばれ、好ましくは装置1
1,12上にそれぞれ位置する。
【0010】キャップ構造39は接合材層33を用いて
基板15に接合され、キャビティ36,37を形成す
る。例として、接合材料33は、層28の下部表面の一
部上にスクリーン・プリントによって配置されるフリッ
ト・ガラス(frit glass)である。フリット・ガラスは、
粉末ガラスとも呼ばれるが、有機結合材または溶剤中に
拡散したガラス粒子の混合物である。スクリーン・プリ
ント後に、フリット・ガラスは有機結合材または溶剤を
蒸発させるために加熱される。その後、フリット・ガラ
スを含むキャップ構造39は、基板15の表面に接触し
て載置される。熱が与えられ、その後フリット・ガラス
はエナメル化しキャップ構造39を基板15に接合する
ために流動して、キャビティ36,37を与える。キャ
ップ構造39が基板15に接合された後、装置11,1
2はキャビティ36,37内にそれぞれ密封シールされ
る。接合材33、保護層28の一部、および基板15の
一部は密封シールされたキャビティ36,37の壁を形
成する。接合材33はフリット・ガラスとして記述され
るが、これは本願発明を限定するものではない。接合材
33は、金、金属、または同種のガラスから構成するこ
ともできる。さらに、他のタイプの接合プロセスをキャ
ップ構造39を、基板15に接合するために、使用する
ことも可能である。例えば、陽極、共晶、または熱圧縮
の接合を、キャップ構造39を基板15に接合するため
に、使用してもよい。
【0011】ここで議論される実施例は半導体装置であ
るが、これが本願発明に限定されるものではないことに
注意されたい。本願発明は他の実施例、例えばバイオ
(生物)センサを用いる応用に適用することができ、そ
のバイオ・センサはキャップ材料を用いて保護される。
これらの他の応用例では、基板15はガラス、水晶、金
属などの他の材料から構成されてもよい。好ましくは、
キャップ・ウェーハ23および基板15は、実質的に同
じ熱膨張係数を有する材料から形成される。
【0012】図2は、後段におけるプロセスでのコンポ
ーネント10の断面図を示す。同じ参照番号は同じ要素
を示すために図面に使用されることを理解されたい。図
2は、キャップ・ウェーハ23の一部を除去した後のコ
ンポーネント10を示す。
【0013】例えば、4メチルアンモニウム水酸化物(T
MAH: tetramethylammonium hydrooxide)のようなエッチ
ング材からなる湿式エッチ溶剤は、キャップ・ウェーハ
23をエッチングするために使用される。マスク41,
42によって被覆されていないキャップ・ウェーハ23
の一部は、エッチングの間除去される。湿式エッチ溶剤
は、エッチ・ストップとして機能する保護層28に影響
を与えない。図2に示す実施例では、接合層33はフリ
ット・ガラスで、それはTMAHからなる湿式エッチ溶
剤によって損傷を受ける可能性がある。保護層28は、
キャップ・ウェーハ23のエッチング中、接合層33を
保護するためのエッチ・ストップ層として働く。好まし
くは、保護層28はTMAHからなる湿式エッチ溶剤に
耐性のある材料からなる。保護層28に対する適切な材
料は酸化物または窒化物を含む。
【0014】図3はさらに後段におけるプロセスでの図
2のコンポーネントの断面図である。図3は保護層28
の一部を除去した後のコンポーネント10を示す。
【0015】開口46,47,48は、塩素またはフッ
素のいずれかを基調とした化学物質を用いる反応性イオ
ン・エッチング(RIE: Reactive Ion Etch)または深部反
応性イオン・エッチング(DRIE: Deep Reactive Ion Etc
h)のような乾式エッチング・プロセスを用いて形成され
得る。マスク41,42の下に横たわる保護層28の一
部は、乾式エッチング・プロセス中には除去されない。
開口47は、導電経路13,14に電気的な接続を与え
る。例えば、接合線(図示せず)が開口47を通して導
電経路13,14に結合されてもよい。図示されていな
いが、導電経路13,14は装置11,12をコンポー
ネント10の他の部分へ電気的に結合するために用いら
れる。
【0016】前述したように、保護層28はキャップ・
ウェーハ23の下部表面27上に配置され、接合層33
に対する保護を与えるが、化学的湿式エッチの間損傷を
与え得る。代わって、コンポーネント10は保護層28
を有しないで形成してもよく、開口46,47,48は
単一のエッチング・ステップを用いて形成できる。例え
ば、保護層28が省略される場合、そのときキャップ・
ウェーハ23は適切な湿式エッチまたは乾式エッチ・プ
ロセスのいずれかを用いる単一のエッチング・ステップ
を用いてエッチングされ得る。保護層28がコンポーネ
ント10に含まれない場合、接合層33はキャップ・ウ
ェーハ23の下部表面の一部上に配置され、キャップ・
ウェーハ23は接合層33を介して基板15に接合され
る。キャビティ36,37は、キャップ・ウェーハ2
3、接合層33、および基板15によって形成される。
【0017】キャビティ36,37は全ての場合に必ず
しも必要でないことに注意されたい。たとえば、接合層
33は装置11,12を取り囲み、接触する。
【0018】開口46,47,48はキャップ構造39
および基板15が共に接合された後に形成されるので、
キャップ・ウェーハ23は比較的薄いウェーハであり
得、それにより、コンポーネント10の全スタックの層
厚が減少する。例えば、キャップ・ウェーハ23は、シ
リコンからなるが、約50ミクロンより薄くすることが
できる。従来のシリコン・キャップ・ウェーハは、典型
的には375ミクロンより厚い層厚である。さらに、キ
ャップ・ウェーハ23が基板15に接合されて後に開口
46,47,48を形成することは、コンポーネント1
0のレイアウトおよび製造を簡易にする。
【0019】以上により、コンポーネントおよびそのコ
ンポーネントを製造するための方法が提供されたと理解
される。本願発明は動作中にその要素を保護するコンポ
ーネントを与える。本願発明の方法は、CMOSプロセ
スを含む標準半導体プロセスと互換性がある。さらに、
本方法はキャップ・ウェーハを有するコンポーネントを
製造するための処理ステップ数を削減する。
【図面の簡単な説明】
【図1】本願発明の一実施例に従ってプロセス中のコン
ポーネントの一部断面図である。
【図2】後段におけるプロセスでの図1のコンポーネン
トの断面図である。
【図3】さらに後段におけるプロセスでの図2のコンポ
ーネントの断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヘンリー・ジー・ヒューズ アメリカ合衆国 アリゾナ州 85254 ス コッツデール イースト・コラ・ストリー ト5014 (72)発明者 トー・デー・オズボーン アメリカ合衆国 ワシントン州 98201 エベレット チェスナット・ストリート 2408 (72)発明者 ダシュー・シュ アメリカ合衆国 ニュージャージー州 07060 ノース・プレインフィールド ア パートメント・ナンバー66 ルート22 1300

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 装置(11)を有する基板(15)と、 前記基板の表面の一部上に配置された接合層(33)
    と、 前記基板上のキャップ・ウェーハ(23)と、 第1表面(30)および第2表面(31)を有する保護
    層(28)であって、前記保護層の前記第1表面は前記
    キャップ・ウェーハの第1表面に接触するとともに前記
    保護層の第2表面は前記接合層を介して前記基板の前記
    表面に接合される保護層とから成り、前記保護層、前記
    接合層、および前記基板は前記装置を囲むキャビティを
    形成することを特徴とするコンポーネント(10)。
  2. 【請求項2】 前記基板の前記表面上に形成された導電
    層(13)をさらに含み、前記キャップ・ウェーハは、
    前記接合層が前記保護層上に配置された後に、前記導電
    層上に形成される開口(47)を有することを特徴とす
    る請求項1記載のコンポーネント(10)。
  3. 【請求項3】 前記装置上にある前記キャップ・ウェー
    ハの第2表面の一部上に形成されるマスク層(41)を
    さらに有することを特徴とする請求項1記載のコンポー
    ネント(10)。
  4. 【請求項4】 キャップ・ウェーハ(23)を提供する
    段階と、 前記キャップ・ウェーハの第1表面(30)上に保護層
    (28)を配置する段階であって、前記保護層の第1表
    面は前記キャップ・ウェーハの前記第1表面に接合され
    る、段階と、 前記保護層の第2表面(31)の一部上に接合層(3
    3)を配置する段階と、 前記保護層の前記第2表面を前記接合層を介して基板の
    表面に接合する段階と、 前記接合層を配置する段階の後に、前記キャップ・ウェ
    ーハ中に開口(47)を形成する段階と、 から構成されることを特徴とするコンポーネントを製造
    する方法。
  5. 【請求項5】 前記基板中のマイクロマシン装置(1
    1)は、前記接合層(33)、前記保護層(28)およ
    び前記基板(15)によって形成されたキャビティ内に
    収容されることを特徴とする請求項4記載のコンポーネ
    ントを製造する方法。
JP2000323445A 1999-10-26 2000-10-24 コンポーネントを製造する方法 Expired - Fee Related JP4769353B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/427054 1999-10-26
US09/427,054 US6514789B2 (en) 1999-10-26 1999-10-26 Component and method for manufacture

Publications (2)

Publication Number Publication Date
JP2001168221A true JP2001168221A (ja) 2001-06-22
JP4769353B2 JP4769353B2 (ja) 2011-09-07

Family

ID=23693304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000323445A Expired - Fee Related JP4769353B2 (ja) 1999-10-26 2000-10-24 コンポーネントを製造する方法

Country Status (4)

Country Link
US (1) US6514789B2 (ja)
EP (1) EP1096564A1 (ja)
JP (1) JP4769353B2 (ja)
KR (1) KR100757695B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281042A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 気密パッケ−ジおよび気密パッケージの製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2786959B1 (fr) * 1998-12-08 2001-05-11 Thomson Csf Composant a ondes de surface encapsule et procede de fabrication collective
JP2001205437A (ja) * 2000-01-18 2001-07-31 Yaskawa Electric Corp 溶接部のビード形状計算方法
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
US6465280B1 (en) * 2001-03-07 2002-10-15 Analog Devices, Inc. In-situ cap and method of fabricating same for an integrated circuit device
KR20040002956A (ko) * 2001-05-24 2004-01-07 오리온전기 주식회사 유기전계발광소자의 인캡슐레이션 용기 및 그 제조방법
US6893574B2 (en) * 2001-10-23 2005-05-17 Analog Devices Inc MEMS capping method and apparatus
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
US6933163B2 (en) 2002-09-27 2005-08-23 Analog Devices, Inc. Fabricating integrated micro-electromechanical systems using an intermediate electrode layer
US6964882B2 (en) 2002-09-27 2005-11-15 Analog Devices, Inc. Fabricating complex micro-electromechanical systems using a flip bonding technique
US7645421B2 (en) * 2003-06-20 2010-01-12 Roche Diagnostics Operations, Inc. System and method for coding information on a biosensor test strip
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
DE10350038A1 (de) * 2003-10-27 2005-05-25 Robert Bosch Gmbh Verfahren zum anodischen Bonden von Wafern und Vorrichtung
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US7344956B2 (en) * 2004-12-08 2008-03-18 Miradia Inc. Method and device for wafer scale packaging of optical devices using a scribe and break process
US7323355B2 (en) * 2005-03-23 2008-01-29 Freescale Semiconductor, Inc. Method of forming a microelectronic device
KR100611204B1 (ko) * 2005-05-10 2006-08-10 삼성전자주식회사 멀티 스택 패키징 칩 및 그 제조방법
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices
US7927906B2 (en) * 2008-02-04 2011-04-19 Honeywell International Inc. Method for MEMS threshold sensor packaging
JP2010067722A (ja) * 2008-09-09 2010-03-25 Freescale Semiconductor Inc 電子装置及びその電子装置に用いる構造体の製造方法
US20100076183A1 (en) * 2008-09-22 2010-03-25 Dellinger Douglas J Protected monomer and method of final deprotection for rna synthesis
TWI509757B (zh) * 2009-08-03 2015-11-21 Pixart Imaging Inc 微機電系統晶片及其封裝方法
US7989246B2 (en) * 2009-09-11 2011-08-02 Pixart Imaging Incorporation Package method of micro-electro-mechanical system chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291388A (ja) * 1991-12-16 1993-11-05 Motorola Inc 半導体ウエハ・レベル・パッケージ
JPH1074855A (ja) * 1996-07-29 1998-03-17 Motorola Inc 半導体素子のパッケージング方法
JPH1098121A (ja) * 1996-08-29 1998-04-14 Harris Corp 集積回路及びパッケージング方法
JP2001068574A (ja) * 1999-07-23 2001-03-16 Agilent Technol Inc ウェーハパッケージの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943623A (en) * 1974-08-23 1976-03-16 Nitto Electric Industrial Co., Ltd. Hollow cavity package electronic unit
US4600934A (en) * 1984-01-06 1986-07-15 Harry E. Aine Method of undercut anisotropic etching of semiconductor material
JPH0810170B2 (ja) * 1987-03-06 1996-01-31 株式会社日立製作所 半導体絶対圧力センサの製造方法
US5061987A (en) 1990-01-09 1991-10-29 Northrop Corporation Silicon substrate multichip assembly
US5207866A (en) 1991-01-17 1993-05-04 Motorola, Inc. Anisotropic single crystal silicon etching solution and method
US5220838A (en) * 1991-03-28 1993-06-22 The Foxboro Company Overpressure-protected, differential pressure sensor and method of making the same
US5317922A (en) * 1992-04-30 1994-06-07 Ford Motor Company Capacitance transducer article and method of fabrication
JPH09506712A (ja) * 1993-12-13 1997-06-30 ハネウエル・インコーポレーテッド 赤外線デバイス用集積シリコン真空マイクロパッケージ
US5369057A (en) * 1993-12-21 1994-11-29 Delco Electronics Corporation Method of making and sealing a semiconductor device having an air path therethrough
JPH0822941A (ja) 1994-07-05 1996-01-23 Toppan Printing Co Ltd アパーチャ及びその製造方法並びにそれに用いるブランク
US5545912A (en) 1994-10-27 1996-08-13 Motorola, Inc. Electronic device enclosure including a conductive cap and substrate
US5528452A (en) * 1994-11-22 1996-06-18 Case Western Reserve University Capacitive absolute pressure sensor
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JP3543471B2 (ja) * 1996-02-14 2004-07-14 株式会社デンソー 半導体装置の製造方法
JP3893636B2 (ja) 1996-03-27 2007-03-14 日産自動車株式会社 微小機械の製造方法
JP3377022B2 (ja) 1997-01-23 2003-02-17 日本電信電話株式会社 ヘテロ接合型電界効果トランジスタの製造方法
DE19800574B4 (de) 1998-01-09 2013-11-14 Robert Bosch Gmbh Mikromechanisches Bauelement
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291388A (ja) * 1991-12-16 1993-11-05 Motorola Inc 半導体ウエハ・レベル・パッケージ
JPH1074855A (ja) * 1996-07-29 1998-03-17 Motorola Inc 半導体素子のパッケージング方法
JPH1098121A (ja) * 1996-08-29 1998-04-14 Harris Corp 集積回路及びパッケージング方法
JP2001068574A (ja) * 1999-07-23 2001-03-16 Agilent Technol Inc ウェーハパッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281042A (ja) * 2006-04-04 2007-10-25 Matsushita Electric Ind Co Ltd 気密パッケ−ジおよび気密パッケージの製造方法

Also Published As

Publication number Publication date
KR100757695B1 (ko) 2007-09-13
JP4769353B2 (ja) 2011-09-07
EP1096564A1 (en) 2001-05-02
KR20010051226A (ko) 2001-06-25
US6514789B2 (en) 2003-02-04
US20020171131A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
JP4769353B2 (ja) コンポーネントを製造する方法
US8941247B1 (en) Stacked die package for MEMS resonator system
US8735260B2 (en) Method to prevent metal pad damage in wafer level package
EP2727136B1 (en) Process for a sealed mems device with a portion exposed to the environment
US8497149B2 (en) MEMS device
US7250353B2 (en) Method and system of releasing a MEMS structure
JP3881409B2 (ja) 垂直一体化センサ構造および方法
US6352935B1 (en) Method of forming a cover cap for semiconductor wafer devices
JP2006326834A (ja) インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法
US5646072A (en) Electronic sensor assembly having metal interconnections isolated from adverse media
TW201307183A (zh) 在電子器件上之金屬薄屏蔽
US20040063237A1 (en) Fabricating complex micro-electromechanical systems using a dummy handling substrate
JP2007222956A (ja) Memsデバイスおよびmemsデバイスの製造方法
JP4675945B2 (ja) 半導体装置
US7323355B2 (en) Method of forming a microelectronic device
US20160229687A1 (en) Chip package and fabrication method thereof
US8129805B2 (en) Microelectromechanical system (MEMS) device and methods for fabricating the same
JP2009043893A (ja) 半導体パッケージ及びその製造方法
JP3612723B2 (ja) 半導体力学量センサの製造方法
JP2006186357A (ja) センサ装置及びその製造方法
JPH09205075A (ja) マイクロメカニズムデバイスの製造方法
JPH09116173A (ja) 半導体センサおよびその製造方法
JP2006126212A (ja) センサ装置
US9284186B2 (en) Semiconductor device and method of manufacturing the same
CN102234098B (zh) 微机电结构的制造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110606

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

R150 Certificate of patent or registration of utility model

Ref document number: 4769353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees