JPH1074855A - 半導体素子のパッケージング方法 - Google Patents

半導体素子のパッケージング方法

Info

Publication number
JPH1074855A
JPH1074855A JP9208470A JP20847097A JPH1074855A JP H1074855 A JPH1074855 A JP H1074855A JP 9208470 A JP9208470 A JP 9208470A JP 20847097 A JP20847097 A JP 20847097A JP H1074855 A JPH1074855 A JP H1074855A
Authority
JP
Japan
Prior art keywords
wafer
cap wafer
cap
forming
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9208470A
Other languages
English (en)
Other versions
JP4083841B2 (ja
Inventor
Timothy J Warfield
ティモシー・ジェイ・ワーフィールド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH1074855A publication Critical patent/JPH1074855A/ja
Application granted granted Critical
Publication of JP4083841B2 publication Critical patent/JP4083841B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

(57)【要約】 【課題】 素子ウエハ上のダイ密度が高くなってもキャ
ップ・ウエハの強度が維持され、ボンディング・パッド
への到達が容易であり、素子へのストレスが最小限であ
る半導体素子のパッケージング方法を提供する。 【解決手段】 キャップ・ウエハを用いて素子ウエハ上
の半導体素子がパッケージされる。連続的なエッチング
処理によって、キャップ・ウエハの表面からキャップ・
ウエハ内に伸張する複数の部分的エッチングによるキャ
ビティが形成される。部分的エッチングによるキャビテ
ィのパターンは素子ウエハ上のダイのパターンによって
決まる。キャップ・ウエハを素子ウエハに位置合わせ
し、ガラス・フリットを接着剤として用いて素子ウエハ
に接着する。素子ウエハへの接着後、キャップ・ウエハ
の裏面が部分的エッチングによるキャビティに達するま
で、キャップ・ウエハの厚みが裏面側から削減される。
次に、素子ウエハがダイシングされ個々のダイが得られ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般的には半導体素
子のパッケージングに関し、特にキャップ・ウエハを用
いた半導体素子のパッケージングに関する。
【０００２】
【従来の技術】検出等の用途においては、素子ウエハ上
に形成されたセンサ等の半導体素子は素子ウエハにキャ
ップ・ウエハを接着することによって気密封止されるこ
とが多い。次に、素子ウエハがダイシングされ個々のダ
イが得られる。キャップ・ウエハを素子ウエハに接着す
る前に、エッチング処理を用いて多数の開口部がキャッ
プ・ウエハに形成される。キャップ・ウエハにガラス・
フリットがスクリーン印刷される。次に、キャップ・ウ
エハの開口部のない領域が素子ウエハ上のダイとして配
列された半導体素子に重なり、キャップ・ウエハの開口
部が素子ウエハ上のボンディング・パッドに重なるよう
に位置合わせされる。このキャップ・ウエハと素子ウエ
ハのアッセンブリが炉に入れられ、ガラス・フリットに
よってキャップ・ウエハと素子ウエハが接着されるまで
ガラス・フリットが加熱され、これによって素子ウエハ
上のダイが気密封止される。
【０００３】
【発明が解決しようとする課題】素子ウエハ上のダイ密
度が高くなるにつれて、キャップ・ウエハの開口部の密
度もそれに応じて高くしなければならない。その結果、
キャップ・ウエハが脆弱化し、パッケージング処理中に
キャップ・ウエハが破損する可能性が高まる。キャップ
・ウエハの強度を増す方法の１つに、キャップ・ウエハ
の厚みを増す方法がある。しかし、キャップ・ウエハを
厚くする場合、キャップ・ウエハの開口部を後のワイヤ
・ボンディング処理においてボンディング・パッドへの
到達を可能にするためにキャップ・ウエハの開口部の境
界部に傾斜を付けなければならない。厚いキャップ・ウ
エハの開口部の境界部に傾斜を付けると、シリコン消費
面積が大きくなり、それによってダイが大型化し、素子
ウエハ上のダイ密度が低下する。さらに、キャップ・ウ
エハを厚くすると、素子ウエハへの接着時にパッケージ
にストレスを生じる場合があり、このストレスがパッケ
ージ内のセンサ等の半導体素子の動作に影響を与えるこ
とがある。
【０００４】
【課題を解決するための手段】したがって、素子ウエハ
にキャップ・ウエハを接着することによって半導体素子
をパッケージする方法があれば有益である。かかるパッ
ケージング法は素子ウエハ上のダイ密度が高くなっても
キャップ・ウエハの強度を維持するものであることが望
ましい。また、かかるパッケージング方法はダイのサイ
ズが小さくなっても素子ウエハ上のボンディング・パッ
ドへの到達の容易さが維持されるものであることが望ま
しい。さらに、かかるパッケージング法はパッケージさ
れる素子に対してストレスを生じないものとすることが
有益である。
【０００５】
【発明の実施の形態】一般的には、本発明は素子ウエハ
にキャップ・ウエハを接着することによって半導体素子
をパッケージする方法を提供するものである。本発明の
独自の特徴は、キャップ・ウエハ上に部分的エッチング
によるキャビティを形成することである。これによっ
て、素子ウエハ上のダイ密度が高くなったときキャップ
・ウエハの機械的完全性すなわち強度が維持される。次
に、本発明に係るパッケージング処理を図１から図８を
参照して説明する。図中、同一要素は同一参照符号を用
いて示すことに注意されたい。
【０００６】図１は本発明に係るパッケージング処理の
初期段階におけるキャップ・ウエハ１０の拡大断面図で
ある。キャップ・ウエハ１０は表面１１と裏面１２とを
有する。例えば、キャップ・ウエハ１０は単結晶シリコ
ン・ウエハであり、その厚みは約６００マイクロ・メー
トル（μｍ）である。キャップ・ウエハ１０の表面１１
上に第１の誘電体層１４が形成される。誘電体層１４は
たとえば酸化物層であり、厚みは約６７５ナノ・メート
ル（ｎｍ）である。酸化物層１４の上には第２の誘電体
層１６が形成される。誘電体層１６はたとえば窒化物層
であり、厚みは約２００ｎｍである。シリコン上に酸化
物層を形成する方法および酸化物上に窒化物層を形成す
る方法は当該技術において周知である。窒化物層１６の
上にフォトレジスト・マスク層１８が堆積される。マス
ク層１８がパターニングされ、キャップ・ウエハ１０
の、本パッケージング処理の後の段階において位置合わ
せ穴および部分的エッチングによるキャビティが形成さ
れる部分の上の窒化物層１６が露出される。
【０００７】図２において、窒化物層１６の図１のマス
ク層１８によって保護されない部分が、窒化物より酸化
物に対して高いエッチ選択性を有するエッチング処理に
よって除去される。たとえば、窒化物層１６はエッチン
グ剤としてフッ素含有ガスを用いたリアクティブ・イオ
ン・エッチング処理によってエッチングされる。このエ
ッチング処理によって窒化物層１６に開口部が形成さ
れ、キャップ・ウエハ１０の、後に位置合わせ穴および
部分的エッチングによるキャビティが形成される部分の
上の酸化物層１４が露出される。このエッチング処理の
後、キャップ・ウエハ１０をアセトン等の溶剤に浸漬す
ることによって、図１のマスク層１８が窒化物層１６か
ら剥離される。窒化物層１６の開口部を介して窒化物層
１６および酸化物層１４の上に第２のフォトレジスト・
マスク層２２が形成される。フォトレジスト・マスク層
２２がキャップ・ウエハ１０の部分２３の上に残り、部
分２５の上からは除去されるようにパターニングされ
る。したがって、キャップ・ウエハ１０の部分２３の上
の酸化物層１４はフォトレジスト・マスク層２２によっ
て保護され、酸化物層１４のキャップ・ウエハ１０の部
分２５の上にある部分は窒化物層１６に設けた開口部を
介して露出される。本パッケージング処理の後続の段階
において、部分的エッチングによるキャビティおよび位
置合わせ穴がそれぞれ窒化物層１６の部分２３および２
５における開口部を介して形成される。
【０００８】図３は本パッケージング処理の後の段階に
おけるキャップ・ウエハ１０の拡大断面図である。酸化
物層１４の、図２のマスク層２２および窒化物層１６に
よって保護されない部分が、好適には酸化物より窒化物
に対してエッチ選択性の高いエッチング処理によってエ
ッチングされる。たとえば、酸化物層１４はエッチング
剤として緩衝されたフッ化水素酸を用いるウェット・エ
ッチング処理によってエッチングされる。このエッチン
グ処理によって酸化物層１４に開口部が形成され、キャ
ップ・ウエハ１０の後に位置合わせ穴が形成される部分
が露出する。このエッチング処理の後、図２のマスク層
２２が窒化物層１６および酸化物層１４から剥離され
る。
【０００９】図４において、キャップ・ウエハ１０の酸
化物層１４によって保護されていない部分２５のシリコ
ンがエッチングされて、位置合わせキャビティ２６が形
成される。好適には、このエッチング処理にはシリコン
に比べて窒化物および酸化物に対して高いエッチ選択性
を有する水酸化テトラメチル・アンモニウム等のエッチ
ング剤が用いられる。位置合わせキャビティ２６は表面
１１からキャップ・ウエハ１０内に部分的に伸張する。
位置合わせキャビティ２６はキャップ・ウエハ１０に部
分的に伸張するものには限定されないことに注意を要す
る。一代替実施例においては、このエッチング処理によ
って酸化物層１４によって保護されないシリコンは、位
置合わせキャビティ２６が表面１１からキャップ・ウエ
ハ１０内を伸張して裏面１２に達し、これによって位置
合わせ穴が形成されるまでエッチングされる。
【００１０】図５において、酸化物層１４の窒化物層１
６によって保護されない部分が好適には、酸化物より窒
化物に対して高いエッチ選択性を有するエッチング処理
によって除去される。たとえば、酸化物層１４は緩衝さ
れたフッ化水素酸をエッチング剤として用いるウェット
・エッチング処理によってエッチングされる。このエッ
チング処理によって酸化物層１４に開口部が形成され、
キャップ・ウエハ１０の表面１１の、キャップ・ウエハ
１０の部分２３の部分的エッチングによるキャビティが
後に形成される部分が露出される。
【００１１】図６に示すように、図５の酸化物層１４に
よって保護されないシリコンがエッチングされる。好適
には、このエッチング処理にはシリコンに比べて窒化物
および酸化物に対してはるかに高い選択性を有する水酸
化テトラメチル・アンモニウム等のエッチング剤が用い
られる。キャップ・ウエハ１０の部分２３においては、
このエッチング処理によってキャップ・ウエハ１０の表
面１１に複数の凹部すなわち部分的エッチングによるキ
ャビティが形成される。代表的な凹部すなわち部分的エ
ッチングによるキャビティとして、図６に凹部すなわち
部分的エッチングによるキャビティ２７を示す。かかる
部分的エッチングによるキャビティは表面１１からキャ
ップ・ウエハ１０内にたとえば約１５０μｍの深さまで
伸張する。部分２３における凹部の外側にある表面１１
の部分は複数の隆起部すなわちメサを形成する。代表的
な隆起部すなわちメサとして、図６に隆起部すなわちメ
サ２８を示す。
【００１２】部分２５において、図４を参照して説明し
たエッチング処理によって形成された図４および図５の
位置合わせキャビティ２６がキャップ・ウエハ１０に部
分的にのみ伸張する場合、キャップ・ウエハ１０の部分
２３に部分的エッチキャビティを形成するエッチング処
理によってキャップ・ウエハ１０の部分２５のシリコン
も同時にエッチングされることになる。このエッチング
処理は図４および図５の位置合わせキャビティ２６が表
面１１からキャップ・ウエハ１０を貫通して裏面１２に
達するまで続く。つまり、図４および図５の位置合わせ
キャビティは図６に示すような位置合わせ穴２９とな
る。このエッチング処理の後、図５の窒化物層１６およ
び酸化物層１４が緩衝されたフッ化水素酸等のエッチン
グ剤を用いてキャップ・ウエハ１０の表面１１から除去
される。
【００１３】図７はキャップ・ウエハ１０と素子ウエハ
３０の拡大断面図であり、キャップ・ウエハ１０は素子
ウエハ３０に接着されている。素子ウエハ３０は、素子
ウエハ３０の主面３１の上に製作されたセンサ素子等の
半導体素子を支持する。通常、素子ウエハ３０上に製作
された半導体素子は複数のダイに配列されている。素子
ウエハ３０上のダイを代表するものとして図７にはダイ
３２を示す。ここに説明したパッケージング処理の後、
素子ウエハ３０がダイシングされ、個々のダイが得られ
る。続いて、当業者には周知のパッケージング技術を用
いて、リードフレームへのダイの取り付け、ワイヤ・ボ
ンディング、およびカプセル封じが行なわれる。
【００１４】以下に説明するように素子ウエハ３０にキ
ャップ・ウエハ１０を接着するとき、素子ウエハ３０上
のそれぞれのダイは好適には図７に示すようにキャップ
・ウエハ１０上の対応するメサの下に位置する。このた
め、素子ウエハ３０上のダイ密度が高くなると、メサの
密度したがってキャップ・ウエハ１０の部分的エッチン
グによるキャビティすなわち凹部の密度も好適にはこれ
に応じて高くなる。凹部と裏面１２との間のシリコン材
料は、凹部の密度を高くしたときキャップ・ウエハ１０
の機械的完全性および強度を維持できる厚みとすること
が好適である。素子ウエハ３０にキャップ・ウエハ１０
を接着する前に、キャップ・ウエハ１０の表面１１のメ
サ２８その他のメサの周囲にガラス・フリット等の接着
剤が塗布される。通常、ガラス・フリットは標準的なス
クリーン印刷技術を用いてキャップ・ウエハ１０の表面
１１に塗布される。ガラス・フリットは必ずしもキャッ
プ・ウエハ１０の表面１１にスクリーン印刷する必要は
ないことを指摘しておく。たとえば、ガラス・フリット
はフォトリソグラフィ技術を用いてキャップ・ウエハ１
０に塗布することができる。
【００１５】キャップ・ウエハ１０は、表面１１が主面
３１に対向し、キャップ・ウエハ１０に塗布されたガラ
ス・フリットが素子ウエハ３０の主面３１に接触する状
態で素子ウエハ３０に隣接して配置される。キャップ・
ウエハ１０上のメサ２８その他のメサが素子ウエハ３０
の主面３１上のダイ３２その他の対応するダイの上に位
置するように、位置合わせ穴２９を用いてキャップ・ウ
エハ１０が素子ウエハ３０に対して位置合わせされる。
ガラス・フリットは素子ウエハ３０上のダイの周囲にボ
ンディング壁を形成する。代表的なボンディング壁とし
て、図７にダイ３２の周囲のボンディング壁３５を示
す。好適には、ボンディング壁３５その他のガラス・フ
リット・ボンディング壁は、素子ウエハ３０上のダイ３
２その他のダイを完全に包囲する。ガラス・フリットが
加熱されてキャップ・ウエハ１０が素子ウエハ３０に接
着され、それによって素子ウエハ３０に形成された半導
体素子が気密封止される。
【００１６】加速度の検出等の用途においては、半導体
素子は真空あるいは減圧環境で動作する。半導体素子の
ための真空環境を達成するために、ガラス・フリットを
加熱してキャップ・ウエハ１０を素子ウエハ３０に接着
するとき、素子ウエハ３０およびキャップ・ウエハ１０
は真空チャンバー内に配置される。つまり、気密封止処
理は減圧環境で実行される。
【００１７】素子ウエハ３０へのキャップ・ウエハ１０
の接着には他の接着処理および接着剤の使用も可能であ
ることを指摘しておく。たとえば、キャップ・ウエハ１
０は共晶金属ボンディング、エポキシ・ボンディングそ
の他によって素子ウエハ３０に接着することができる。
【００１８】次に、キャップ・ウエハ１０の凹部と裏面
１２（図７）との間のシリコンは除去される。したがっ
て、キャップ・ウエハ１０の部分的エッチングによるキ
ャビティ（図７）は表面１１からキャップ・ウエハ１０
を貫通して伸張する。キャップ・ウエハ１０の凹部と裏
面１２（図７）との間のシリコンを除去した後、キャッ
プ・ウエハ１０の残りの部分と素子ウエハ３０とによっ
て素子パッケージが形成され、それによって素子ウエハ
３０の主面３１上の半導体素子が保護される。図８を参
照して説明する好適実施例において、キャップ・ウエハ
１０を裏面１２から研磨することによってその厚みを小
さくする。この研磨はキャップ・ウエハ１０の厚みが表
面１１からキャップ・ウエハ１０内に伸張する凹部すな
わち部分的エッチングによるキャビティの深さ以下にな
るまで続けられる。つまり、この厚みの削減は裏面１２
が凹部に達するまで続けられる。この研磨の後もキャッ
プ・ウエハ１０の裏面は参照符号１２で示されることに
注意しなければならない。たとえば、キャップ・ウエハ
１０は厚みが最終的に約１２５μｍになるまで研磨され
る。
【００１９】キャップ・ウエハ１０の部分的エッチング
によるキャビティと裏面１２との間のシリコン材料の除
去処理（図７）は裏面１２からのキャップ・ウエハ１０
の研磨には限定されないことを指摘しておく。代替実施
形態においては、キャップ・ウエハ１０はキャップ・ウ
エハ１０の厚みは裏面１２からエッチングすることによ
って削減される。他の好適実施例においては、凹部と裏
面１２の間のシリコン（図７）は凹部と裏面１２との間
のシリコンをのこ歯で切削することによって除去され
る。のこ歯によるキャップ・ウエハ１０への切り込みは
裏面１２に対して直角に行なわれる。のこ歯による切削
処理の前後でキャップ・ウエハ１０の厚みは同じである
ことに注意しなければならない。こののこ歯による切削
処理の後、必要であれば研磨, エッチングその他の肉薄
化処理によってキャップ・ウエハ１０の厚みを小さくす
ることができる。
【００２０】キャップ・ウエハ１０の最終的な厚みは、
キャップ・ウエハ１０の初期の厚み, 部分的エッチング
によるキャビティの深さ, および肉薄化処理を調整する
ことによって調節することができる。素子ウエハ３０へ
のキャップ・ウエハ１０の接着の前にキャップ・ウエハ
１０の強度を維持するために、キャップ・ウエハ１０の
初期の厚みを好適にはたとえば約２００μｍから約８０
０μｍの範囲とする。素子パッケージの外側の素子ウエ
ハ３０上に配置されたワイヤ・ボンディング・パッドへ
の到達の容易さをダイ面積を大きくすることなく維持す
るために、キャップ・ウエハ１０の最終的な厚みを好適
には約１００μｍから約１５０μｍの範囲の小さな値と
する。キャップ・ウエハ１０の最終的な厚みも素子ウエ
ハ３０の厚みとの関係において調整することが可能であ
り、これによってキャップ・ウエハと素子ウエハのパッ
ケージによって素子パッケージ内の半導体素子に加わる
ストレスを最小限にすることができる。
【００２１】
【発明の効果】以上から、キャップ・ウエハを素子ウエ
ハに接着することによって半導体素子をパッケージする
方法が提供されたことが理解されよう。本発明によれ
ば、キャップ・ウエハを素子ウエハに接着する前にキャ
ップ・ウエハに部分的エッチングによるキャビティが形
成される。したがって、素子ウエハ上のダイ密度が高く
なってもキャップ・ウエハの強度が維持される。キャッ
プ・ウエハの素子ウエハへの接着後、キャップ・ウエハ
の厚みを小さくすることによってダイ面積を大きくする
ことなく、素子ウエハ上のボンディング・パッドに容易
に到達することが可能になる。さらに、素子ウエハに対
するキャップ・ウエハの厚みの比を最適化することによ
って、パッケージされた素子へのストレスを最小限とす
る。
【００２２】以上、本発明の具体的実施形態を図示およ
び説明したが、当業者によってさらに変更や改良が考案
されよう。本発明はここに示した特定の形態には限定さ
れず、本発明の精神と範囲に該当するあらゆる変更態様
は特許請求の範囲に含まれることを意図するものであ
る。たとえば、キャップ・ウエハの凹部および位置合わ
せ穴は機械的穿孔によって形成することができる。
【図面の簡単な説明】
【図１】本発明に係るパッケージング処理においてキャ
ップ・ウエハを設ける一段階を示す。
【図２】本発明に係るパッケージング処理においてキャ
ップ・ウエハを設ける他の段階を示す。
【図３】本発明に係るパッケージング処理においてキャ
ップ・ウエハを設ける他の段階を示す。
【図４】本発明に係るパッケージング処理においてキャ
ップ・ウエハを設ける他の段階を示す。
【図５】本発明に係るパッケージング処理においてキャ
ップ・ウエハを設ける他の段階を示す。
【図６】本発明に係るパッケージング処理においてキャ
ップ・ウエハを設ける他の段階を示す。
【図７】本発明に係るパッケージング処理において図１
から図６を参照して説明した方法を用いて設けられたキ
ャップ・ウエハを素子ウエハに接着する段階を示す。
【図８】本発明に係るパッケージング処理において素子
ウエハを個々のダイにダイシングする前の素子ウエハ上
の半導体素子パッケージの拡大断面図。
【符号の説明】
１０ キャップ・ウエハ １１ キャップ・ウエハ１０の表面 １２ キャップ・ウエハ１０の裏面 １４ 第１の誘電体層 １６ 第２の誘電体層 １８ フォトレジスト・マスク層 ２２ 第２のフォトレジスト・マスク層 ２３, ２５ キャップ・ウエハ１０の部分 ２６ 位置合わせキャビティ ２７ 部分的エッチングによるキャビティ ２８ メサ ２９ 位置合わせ穴 ３０ 素子ウエハ ３１ 素子ウエハ３０の主面 ３２ ダイ ３５ ボンディング壁

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体素子のパッケージ方法であって：主
    面（３１）とその上に形成された複数の半導体素子とを
    有する素子ウエハ（３０）を設ける段階；第１の厚みを
    有するキャップ・ウエハ（１０）を設ける段階であっ
    て、前記キャップ・ウエハは表面（１１）と裏面（１
    ２）とを有する段階；前記キャップ・ウエハ（１０）の
    第１の部分（２３）に複数のキャビティ（２７）を形成
    する段階であって、前記複数のキャビティ（２７）は前
    記表面（１１）から前記キャップ・ウエハ（１０）内に
    前記キャップ・ウエハ（１０）の前記第１の厚みより小
    さい深さまで伸張する段階；前記キャップ・ウエハ（１
    ０）の前記表面（１１）を前記素子ウエハ（３０）の前
    記主面（３１）に対向して配置した状態で前記キャップ
    ・ウエハ（１０）を前記素子ウエハ（３０）に接着する
    段階；および前記キャップ・ウエハ（１０）の、前記複
    数のキャビティ（２７）と前記裏面（１２）との間の部
    分を除去する段階；から成ることを特徴とする方法。
  2. 【請求項２】前記キャップ・ウエハ（１０）の、前記複
    数のキャビティ（２７）と前記裏面（１２）との間の部
    分を除去する前記段階は、さらにのこ歯を用いて前記キ
    ャップ・ウエハ（１０）の、前記複数のキャビティ（２
    ７）と前記裏面（１２）との間の部分を切削する段階を
    含むことを特徴とする請求項１記載の方法。
  3. 【請求項３】半導体素子のパッケージ方法であって：複
    数の半導体素子が形成された素子ウエハ（３０）を設け
    る段階であって、前記複数の半導体素子は前記素子ウエ
    ハ（３０）の主面（３１）上に形成された複数のダイと
    して配列される段階；表面（１１）と裏面（１２）とを
    有するキャップ・ウエハ（１０）を設ける段階；前記キ
    ャップ・ウエハ（１０）の第１の部分（２３）において
    前記表面（１１）から複数の凹部（２７）を形成する段
    階であって、前記複数の凹部（２７）は前記キャップ・
    ウエハ（１０）の前記表面（１１）と前記裏面（１２）
    の間にあり、前記キャップ・ウエハ（１０）の前記第１
    の部分（２３）における前記表面（１１）の、前記複数
    の凹部（２７）の外側にある部分は複数の隆起部を形成
    する段階；前記キャップ・ウエハ（１０）の第２の部分
    （２５）に位置合わせ穴（２９）を形成する段階であっ
    て、前記位置合わせ穴（２９）は前記キャップ・ウエハ
    （１０）の前記表面（１１）から前記裏面（１２）に伸
    張する段階；前記複数の隆起部のうちの隆起部（２８）
    が前記素子ウエハ（３０）の前記主面（３１）上の前記
    複数のダイのうちのダイ（３２）の上に位置するよう
    に、前記位置合わせ穴（２９）を用いて前記キャップ・
    ウエハ（１０）を前記素子ウエハ（３０）に位置合わせ
    する段階；前記素子ウエハ（３０）の前記主面（３１）
    上の前記複数のダイのうちの前記ダイ（３２）を前記キ
    ャップ・ウエハ（１０）を介して前記素子ウエハ（３
    ０）に接着することによって気密封止する段階；および
    前記キャップ・ウエハ（１０）の、前記複数の凹部（２
    ７）と前記裏面（１２）との間の部分を除去する段階；
    から成ることを特徴とする方法。
  4. 【請求項４】複数の凹部（２７）を形成する前記段階お
    よび位置合わせ穴（２９）を形成する前記段階はさら
    に：前記キャップ・ウエハ（１０）の前記表面（１１）
    上に酸化物層（１４）を形成する段階；前記酸化物層
    （１４）上に窒化物層（１６）を形成する段階；前記キ
    ャップ・ウエハ（１０）の前記第１の部分（２３）およ
    び前記第２の部分（２５）の上に位置する前記窒化物層
    （１６）に開口部を形成する段階；前記キャップ・ウエ
    ハ（１０）の、前記窒化物層（１６）によって保護され
    ていない前記第２の部分（２５）の上に位置する前記酸
    化物層（１４）を除去する段階；前記酸化物層（１４）
    によって保護されていない前記キャップ・ウエハ（１
    ０）をエッチングする段階；前記キャップ・ウエハ（１
    ０）の前記第１の部分（２３）の上に位置し、前記窒化
    物層（１６）によって保護されていない前記酸化物層
    （１４）を除去する段階；前記酸化物層（１４）によっ
    て保護されていない前記キャップ・ウエハ（１０）をエ
    ッチングして、前記キャップ・ウエハ（１０）の前記第
    １の部分（２３）に前記複数の凹部（２７）を、前記第
    ２の部分（２５）に前記位置合わせ穴（２９）を形成す
    る段階；および前記キャップ・ウエハ（１０）の前記表
    面（１１）の上に位置する前記窒化物層（１６）および
    前記酸化物層（１４）を除去する段階；を含むことを特
    徴とする請求項３記載の方法。
  5. 【請求項５】半導体素子のパッケージ方法であって：複
    数の半導体素子が形成された素子ウエハ（３０）を設け
    る段階であって、前記複数の半導体素子は前記素子ウエ
    ハ（３０）の主面（３１）上に形成された複数のダイと
    して配列される段階；表面（１１）と裏面（１２）とを
    有するキャップ・ウエハ（１０）を設ける段階；第１の
    厚みを有するキャップ・ウエハ（１０）を設ける段階で
    あって、前記キャップ・ウエハは表面（１１）と裏面
    （１２）とを有する段階；前記キャップ・ウエハ（１
    ０）の第１の部分（２３）に複数のキャビティ（２７）
    を形成する段階であって、前記複数のキャビティ（２
    ７）は前記表面（１１）から前記キャップ・ウエハ（１
    ０）内に前記キャップ・ウエハ（１０）の前記第１の厚
    みより小さい深さまで伸張し、前記キャップ・ウエハ
    （１０）の前記第１の部分（２３）の前記表面（１１）
    の前記複数のキャビティ（２７）の外側にある部分は複
    数のメサを形成する段階；前記キャップ・ウエハ（１
    ０）の第２の部分（２５）に位置合わせ穴（２９）を形
    成する段階であって、前記位置合わせ穴（２９）は前記
    キャップ・ウエハ（１０）の前記表面（１１）から前記
    裏面（１２）に伸張する段階；前記キャップ・ウエハ
    （１０）の前記複数のメサのうちのメサ（２８）上にガ
    ラス・フリットを塗布する段階；前記複数のメサのうち
    の前記メサ（２８）が前記素子ウエハ（３０）の前記主
    面（３１）上の前記複数のダイのうちのダイ（３２）の
    上に位置するように、前記位置合わせ穴（２９）を用い
    て前記キャップ・ウエハ（１０）を前記素子ウエハ（３
    ０）に位置合わせする段階；前記キャップ・ウエハ（１
    ０）および前記素子ウエハ（３０）を減圧環境に置く段
    階；前記素子ウエハ（３０）の前記主面（３１）上の前
    記複数のダイのうちの前記ダイ（３２）を、前記ガラス
    ・フリットによって前記キャップ・ウエハ（１０）が前
    記素子ウエハ（３０）に接着されるまで前記ガラス・フ
    リットを加熱することによって、気密封止する段階；お
    よび前記キャップ・ウエハ（１０）が前記複数のキャビ
    ティ（２７）の深さより小さい第２の厚みになるまで、
    前記キャップ・ウエハ（１０）を前記キャップ・ウエハ
    （１０）の厚みを前記裏面（１２）側から削減すること
    によって、前記キャップ・ウエハ（１０）の、前記複数
    のキャビティ（２７）と前記裏面（１２）との間の部分
    を除去する段階；から成ることを特徴とする方法。
JP20847097A 1996-07-29 1997-07-16 半導体素子のパッケージング方法 Expired - Lifetime JP4083841B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US687904 1996-07-29
US08/687,904 US5604160A (en) 1996-07-29 1996-07-29 Method for packaging semiconductor devices

Publications (2)

Publication Number Publication Date
JPH1074855A true JPH1074855A (ja) 1998-03-17
JP4083841B2 JP4083841B2 (ja) 2008-04-30

Family

ID=24762340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20847097A Expired - Lifetime JP4083841B2 (ja) 1996-07-29 1997-07-16 半導体素子のパッケージング方法

Country Status (3)

Country Link
US (1) US5604160A (ja)
EP (1) EP0822397A1 (ja)
JP (1) JP4083841B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168221A (ja) * 1999-10-26 2001-06-22 Motorola Inc コンポーネントおよび製造方法
KR100867521B1 (ko) * 2007-06-07 2008-11-07 삼성전기주식회사 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
DE102013215389A1 (de) 2012-09-18 2014-03-20 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US6284085B1 (en) 1997-04-03 2001-09-04 The Board Of Trustees Of The Leland Stanford Junior University Ultra precision and reliable bonding method
US6077757A (en) * 1997-05-15 2000-06-20 Nec Corporation Method of forming chip semiconductor devices
US6013534A (en) * 1997-07-25 2000-01-11 The United States Of America As Represented By The National Security Agency Method of thinning integrated circuits received in die form
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
US6534340B1 (en) 1998-11-18 2003-03-18 Analog Devices, Inc. Cover cap for semiconductor wafer devices
JP4420538B2 (ja) 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6265246B1 (en) * 1999-07-23 2001-07-24 Agilent Technologies, Inc. Microcap wafer-level package
US6388335B1 (en) 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
US6352935B1 (en) 2000-01-18 2002-03-05 Analog Devices, Inc. Method of forming a cover cap for semiconductor wafer devices
US6281046B1 (en) 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
KR100365100B1 (ko) * 2000-08-31 2002-12-16 삼성전기주식회사 마이크로센서의 밀봉 패캐지 방법
US7345316B2 (en) * 2000-10-25 2008-03-18 Shipley Company, L.L.C. Wafer level packaging for optoelectronic devices
US6932519B2 (en) 2000-11-16 2005-08-23 Shipley Company, L.L.C. Optical device package
US6827503B2 (en) * 2000-12-01 2004-12-07 Shipley Company, L.L.C. Optical device package having a configured frame
US6883977B2 (en) * 2000-12-14 2005-04-26 Shipley Company, L.L.C. Optical device package for flip-chip mounting
US6940636B2 (en) * 2001-09-20 2005-09-06 Analog Devices, Inc. Optical switching apparatus and method of assembling same
US6893574B2 (en) * 2001-10-23 2005-05-17 Analog Devices Inc MEMS capping method and apparatus
US6890445B2 (en) * 2001-12-13 2005-05-10 Agere Systems, Inc. Process for packaging electronic devices using thin bonding regions
SG99386A1 (en) * 2002-01-29 2003-10-27 Sensfab Pte Ltd Method of manufacturing an accelerometer
US6624003B1 (en) 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US6639313B1 (en) 2002-03-20 2003-10-28 Analog Devices, Inc. Hermetic seals for large optical packages and the like
US20040063237A1 (en) * 2002-09-27 2004-04-01 Chang-Han Yun Fabricating complex micro-electromechanical systems using a dummy handling substrate
US6933163B2 (en) * 2002-09-27 2005-08-23 Analog Devices, Inc. Fabricating integrated micro-electromechanical systems using an intermediate electrode layer
US6964882B2 (en) * 2002-09-27 2005-11-15 Analog Devices, Inc. Fabricating complex micro-electromechanical systems using a flip bonding technique
US8092734B2 (en) * 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7678458B2 (en) 2007-01-24 2010-03-16 Asml Holding N.V. Bonding silicon silicon carbide to glass ceramics
FR2931587B1 (fr) * 2008-05-21 2011-05-13 Commissariat Energie Atomique Procede de realisation d'un dispositif optique a composants optoelectroniques integres
SE537499C2 (sv) 2009-04-30 2015-05-26 Silex Microsystems Ab Bondningsmaterialstruktur och process med bondningsmaterialstruktur
DE102009042479A1 (de) * 2009-09-24 2011-03-31 Msg Lithoglas Ag Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug
US10446331B2 (en) 2015-09-22 2019-10-15 Analog Devices, Inc. Wafer-capped rechargeable power source
CN116134356A (zh) * 2020-07-20 2023-05-16 苹果公司 具有受控塌陷芯片连接的光子集成电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3764950A (en) * 1972-07-17 1973-10-09 Fairchild Camera Instr Co Methods for making semiconductor pressure transducers and the resulting structures
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
JPH0810170B2 (ja) * 1987-03-06 1996-01-31 株式会社日立製作所 半導体絶対圧力センサの製造方法
US4907065A (en) * 1988-03-01 1990-03-06 Lsi Logic Corporation Integrated circuit chip sealing assembly
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
EP0431261A1 (en) * 1989-12-07 1991-06-12 International Business Machines Corporation Integrated circuit package with cap and device of the same material
US5219794A (en) * 1991-03-14 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device and method of fabricating same
US5173451A (en) * 1991-06-04 1992-12-22 Micron Technology, Inc. Soft bond for semiconductor dies
JPH04357881A (ja) * 1991-06-04 1992-12-10 Mitsubishi Electric Corp 半導体圧力センサウエハ及びその製造方法
JPH05304226A (ja) * 1991-08-16 1993-11-16 Mitsubishi Electric Corp 半導体装置の製造方法および製造装置
US5323051A (en) * 1991-12-16 1994-06-21 Motorola, Inc. Semiconductor wafer level package
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
US5491111A (en) * 1994-10-26 1996-02-13 Tai; George Method of making a semiconductor diode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168221A (ja) * 1999-10-26 2001-06-22 Motorola Inc コンポーネントおよび製造方法
KR100757695B1 (ko) 1999-10-26 2007-09-13 프리스케일 세미컨덕터, 인크. 부품 및 이의 제조 방법
KR100867521B1 (ko) * 2007-06-07 2008-11-07 삼성전기주식회사 마킹층을 구비한 웨이퍼 레벨 패키지의 패키징 방법
DE102013215389A1 (de) 2012-09-18 2014-03-20 Mitsubishi Electric Corporation Halbleitervorrichtung
US8816493B2 (en) 2012-09-18 2014-08-26 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
EP0822397A1 (en) 1998-02-04
JP4083841B2 (ja) 2008-04-30
US5604160A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
JP4083841B2 (ja) 半導体素子のパッケージング方法
US6979597B2 (en) Wafer-level package with silicon gasket
JP2836334B2 (ja) 高出力半導体装置の製造方法
JPH1167820A (ja) 半導体装置及びその製造方法
KR20140033211A (ko) 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정
WO2006019761A3 (en) Mems device and interposer and method for integrating mems device and interposer
AU2002227969A1 (en) Method for producing a fluid component, fluid component and an analysis device
US7598125B2 (en) Method for wafer level packaging and fabricating cap structures
EP1582499A2 (en) Encapsulation wafer process
JPH04258175A (ja) シリコン半導体加速度センサの製造方法
JP3463398B2 (ja) 半導体装置の製造方法
US9064950B2 (en) Fabrication method for a chip package
US6780767B2 (en) Semiconductor component in a wafer assembly
EP0776029A1 (en) Improvements in or relating to semiconductor chip separation
JP4161432B2 (ja) 半導体圧力センサおよびその製造方法
JP2001358345A (ja) 半導体圧力センサの製造方法
JP4178575B2 (ja) 半導体装置の製造方法
JP2004363517A (ja) 半導体ウェハのチップ化方法
US7041528B2 (en) Method for forming a micro-mechanical component in a semiconductor wafer, and a semiconductor wafer comprising a micro-mechanical component formed therein
JP2002208571A (ja) 半導体装置の製造方法および半導体装置
JPH0563112A (ja) 半導体装置
JP2000195825A (ja) 半導体装置の製造方法
JPH11326086A (ja) 半導体圧力センサ用台座及びその製造方法
JPH0653265A (ja) 半導体装置およびその製造方法
JPH10294246A (ja) 半導体基板の薄層化の方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040709

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040709

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070717

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term