JP4161432B2 - 半導体圧力センサおよびその製造方法 - Google Patents
半導体圧力センサおよびその製造方法 Download PDFInfo
- Publication number
- JP4161432B2 JP4161432B2 JP30751998A JP30751998A JP4161432B2 JP 4161432 B2 JP4161432 B2 JP 4161432B2 JP 30751998 A JP30751998 A JP 30751998A JP 30751998 A JP30751998 A JP 30751998A JP 4161432 B2 JP4161432 B2 JP 4161432B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- cavity
- surface side
- forming
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体圧力センサおよびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種の半導体圧力センサとしては、例えば、Ｓｅｎｓｏｒｓ ａｎｄＡｃｔｕａｔｏｒｓ Ａ５６（１９９６）２７３−２７７「Ｇａｓ ｄｅｖｅｌｏｐｍｅｎｔ ａｔ ｉｎｔｅｒｆａｃｅ ｏｆ ｄｉｒｅｃｔｌｙ ｂｏｎｅｄ ｓｉｌｉｃｏｎ ｗａｆｅｒｓ：ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｎ ｓｉｌｉｃｏｎ−ｂａｓｅｄ ｐｒｅｓｓｕｒｅ ｓｅｎｓｏｒｓ」において発表されたものがある。
【０００３】
この発表された半導体圧力センサは、基板の裏面側（一面側）からウエットエッチングにより、キャビティ及びダイヤフラムを形成し、このキャビティが形成された基板（第１の半導体基板）とベアウエハ（第２の半導体基板）とを真空中で貼り合わせ、熱処理を行って接合することにより、キャビティとベアウエハとにより基準圧力室を形成してなる。
【０００４】
ここで、真空中で貼り合わせした両半導体基板を熱処理することにより、貼り合わされた両基板の界面において酸化膜等が形成され、両基板の結合の状態が水素結合から共有結合に変化し、接合が行われる。
【０００５】
【発明が解決しようとする課題】
しかしながら、本発明者等の検討によれば、上記熱処理工程の際に、両基板や接合時に界面に形成される酸化膜からＯ2 、Ｈ2 、Ｈ2 Ｏ等のガスが発生し、それが界面を伝わってキャビティ内に入り込むため、キャビティ内即ち出来上がったセンサの基準圧力室内の圧力が不均一となる。
【０００６】
そこで、本発明は、両半導体基板を貼り合わせることで基準圧力室を形成してなる半導体圧力センサにおいて、両基板を接合するための熱処理工程の際に接合界面から発生するガスによって、基準圧力室内の圧力が不均一となるのを防止することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明では、第１の半導体基板（１）の一面側にキャビティ（３）及び該キャビティの周囲に凹部（４、４０）を形成する工程（Ｓ５、Ｓ４０、Ｓ５０）と、第１の半導体基板（１）の一面側と第２の半導体基板（２）の一面側とを真空中で貼り合わせて接合界面を水素結合で仮接合し、キャビティ（３）内を基準圧力室にすると共に凹部（４、４０）と第２の半導体基板（２）とにより区画された室（５、５０）を形成する仮接合工程（Ｓ８）と、この仮接合（Ｓ８）の後に、酸素雰囲気中で熱処理を行うことにより第１の半導体基板（１）の一面側と第２の半導体基板（２）とを共有結合で接合する熱処理工程（Ｓ９）と、第１の半導体基板（１）又は第２の半導体基板（２）の他面側を薄肉化して、基準圧力室を一面側とするダイヤフラム（６）を形成する工程（Ｓ１１）と、を有することを特徴としている。
【００１２】
それによって、第１の半導体基板（１）の一面側にキャビティ（３）及び該キャビティ（３）の周囲に凹部（４、４０）を形成した後、この一面側と第２の半導体基板（２）を接合するという簡単な方法で、基準圧力室及び接合界面におけるキャビティ（３）の周囲に凹部（４、４０）と第２の半導体基板（２）とにより区画された室、つまりトラップ室（５、５０）を形成できる。そして、熱処理の際に接合界面で発生するガスは、接合界面に沿ってキャビティ（３）内に入る前にトラップ室にトラップされ、キャビティ内に入らない。このように、トラップ室（５、５０）に、接合時の熱処理により発生するガスをトラップでき、出来上がったセンサにおける基準圧力室内の圧力が不均一となるのを防止することができる。
【００１３】
また、請求項３に記載の製造方法では、第１の半導体基板（１）の一面側にキャビティ（３）及び該キャビティの周囲に凹部（４０）を形成する工程（Ｓ４０、Ｓ５０）と、第１の半導体基板（１）の一面側と第２の半導体基板（２）の一面側とを貼り合わせて熱処理を行うことにより接合し、キャビティ（３）内を基準圧力室にすると共に凹部（４０）と第２の半導体基板（２）とにより区画された室（５０）を形成する工程（Ｓ８、Ｓ９）と、第１の半導体基板（１）又は第２の半導体基板（２）の他面側を薄肉化して、基準圧力室を一面側とするダイヤフラム（６）を形成する工程（Ｓ１１）と、を有しており、上記のキャビティ及び凹部を形成する工程（Ｓ４０、Ｓ５０）において、第１の半導体基板（１）の一面側におけるキャビティ（３）の形成領域の周囲に、キャビティ（３）の深さよりも深いトレンチ（３２）を形成し該トレンチを充填材（３３、３４）で埋めた後、第１の半導体基板（１）の一面側から充填材（３３、３４）の一部をエッチングすることにより凹部（４０）を形成し、上記のダイヤフラムを形成する工程（Ｓ１１）において、充填材（３３、３４）をストッパとした研磨を行うことにより、第１の半導体基板（１）の他面側を薄肉化することを特徴としている。
【００１４】
本発明では、トラップ室（５０）に、接合時の熱処理により発生するガスをトラップでき、出来上がったセンサにおける基準圧力室内の圧力が不均一となるのを防止することができるという効果に加えて、ダイヤフラム形成工程に用いられるストッパ部（１２）を形成する際に、トラップ室形成用の凹部（４０）も一緒に形成できるから、製造工程の簡略化が図れる。ここで、充填材（３３、３４）としては第１の半導体基板（１）よりも研磨されにくい部材である酸化膜や酸化膜の上に多結晶シリコンを成膜した構造等を用いることが出来る。
【００１５】
また、請求項２に記載の製造方法では、第１の半導体基板（１）の一面側にキャビティ（３）を形成する工程（Ｓ５１）と、第２の半導体基板（２）の一面に絶縁膜（６０）を形成し、第２の半導体基板（２）の一面のうちキャビティ（３）を覆う領域の周囲に位置する絶縁膜（６０）の一部を、エッチングして除去し、その部分を凹部（４１）とする工程（Ｓ１２）と、第１の半導体基板（１）の一面側と第２の半導体基板（２）の一面側とを真空中で貼り合わせて接合界面を水素結合で仮接合し、キャビティ（３）内を基準圧力室にすると共に凹部（４１）と第１の半導体基板（１）とにより区画された室を形成する仮接合工程（Ｓ８）と、仮接合（Ｓ８）の後に、酸素雰囲気中で熱処理を行うことにより第１の半導体基板（１）の一面側と第２の半導体基板（２）とを共有結合で接合する熱処理工程（Ｓ９）と、第１の半導体基板（１）又は第２の半導体基板（２）の他面側を薄肉化して、基準圧力室を一面側とするダイヤフラム（６）を形成するダイヤフラム形成工程（Ｓ１１）と、を有することを特徴としている。
【００１６】
本発明によれば、凹部（４１）と第１の半導体基板（１）とにより区画された室を形成することで、この室をトラップ室（５１）とできる。そして、トラップ室（５１）に、接合時の熱処理により発生するガスをトラップでき、出来上がったセンサにおける基準圧力室内の圧力が不均一となるのを防止することができる。
【００１７】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す一例である。
【００１８】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の第１実施形態に係る半導体圧力センサ（以下、単にセンサという）１００の断面図を示し、図２にその平面図を示す。なお、図１は、図２におけるＡ−Ａ断面を示している。
【００１９】
図１において、シリコンで構成された第１の半導体基板１と第２の半導体基板２が酸化膜２ａを介して接合され、この酸化膜２ａが両基板１、２の接合界面を構成する。この酸化膜２ａは後述のように、両基板１、２の接合時に形成されるものであるが、その接合時において必ず形成されるものではなく、両基板１、２の接合界面に存在しない場合もある。
【００２０】
第１の半導体基板１には接合界面よりも基板内部側に凹んだキャビティ３及びが形成されているため、第１の半導体基板１と第２の半導体基板２が接合されることによって基準圧力室が形成されている。なお、第１の半導体基板１と第２の半導体基板２は真空中で接合されているため、基準圧力室内は真空状態となっている。以下、センサ１００におけるキャビティ３を基準圧力室という。
【００２１】
また、第１の半導体基板１には、基準圧力室３を取り囲むように、第１の半導体基板１の接合界面よりも基板内部側に凹んだ凹部（トラップ溝）４が形成されている。そのため、第１の半導体基板１と第２の半導体基板２が接合されることによって、凹部４と第２の半導体基板２とにより区画された室であるトラップ室５が、基準圧力室３を取り囲むように形成されている。
【００２２】
このトラップ室５に両半導体基板１、２接合時の熱処理により発生する脱ガスが入り込むため、基準圧力室３内が高真空に保たれる。また、このトラップ室５は基準圧力室３を中心に対称的に配置されており、ダイアフラム６にかかる応力が不均一にならないようになっている。
本例では、形成されているトラップ室５の本数は、基準圧力室３の周りに１本であるが、１本以上でも構わない。両基板１、２の接合面積が大きい場合には、脱ガス量が増加するため、トラップ室５の本数を増やすかトラップ室５の体積を大きくすればよい。
【００２３】
基準圧力室３の上は、シリコンの薄肉構造体であるダイアフラム６となっており、このダイヤフラム６には、圧力検出素子としてのピエゾ抵抗素子（歪みゲージ素子）７が４本形成されている。
ここで、ピエゾ抵抗素子７は、図２に示すように、シリコン低抵抗領域８で相互に接続されて、ホイトンストンブリッジ回路を形成している。また、基板表面にはシリコン酸化膜等からなる絶縁膜９が形成されており、この絶縁膜９に形成されたコンタクトホール１０を介して、低抵抗領域８は、Ａｌ等よりなる低抵抗配線層１１に接続されている。
【００２４】
また、第１の半導体基板１において、基準圧力室３及びトラップ室５の周囲には、第２の半導体基板２との接合界面から基板表面の絶縁膜９に貫通するストッパ部１２が、形成されている。このストッパ部１２は、後述の製造工程において、第１の半導体基板１を研磨してダイヤフラム６を形成する際のストッパとなるもので、第１の半導体基板１を構成するシリコンよりも研磨されにくい部材（例えば酸化膜、多結晶シリコン等）を、第１の半導体基板１に形成したトレンチに充填することで構成されている。
【００２５】
上記した構成において、ダイアフラム６が圧力を受けて変形することによって生じる歪みをピエゾ抵抗素子７が検出する。このピエゾ抵抗素子７からの検出信号は、低抵抗領域８、低抵抗配線層１１を介して外部に設けられた信号処理回路に出力される。このことによって圧力が検出される。
次に、上記したセンサ１００の製造方法について、図３（ａ）〜（ｆ）及び図４（ａ）及び（ｂ）に基づいて説明する。なお、図３（ａ）〜（ｆ）及び図４（ａ）及び（ｂ）は、上記センサ１００を製造工程順に示した断面図である。
【００２６】
まず、図３（ａ）に示す様に、例えば厚さが約６２５μｍのシリコン基板である第１の半導体基板１を用意する。この第１の半導体基板１の一面に熱酸化膜３０を成膜する（熱酸化膜形成工程Ｓ１）。この熱酸化膜３０は、トラップ室用の凹部４、後の研磨（ダイアフラム形成工程）時のストッパとなるトレンチ部分およびキャビティ３を形成する場合のマスクとして用いる。膜厚は例えば５０００Åとできる。
【００２７】
次に、図３（ｂ）に示す様に、第１の半導体基板１の一面に形成された熱酸化膜３０の所定領域を、ホトエッチングによりパターニングし、凹部３１を形成する（凹部形成工程Ｓ２）。
そして、図３（ｃ）に示す様に、ドライエッチングにより、この凹部３１部分のシリコンをエッチンングし、トレンチ部３２を形成する（トレンチ形成工程Ｓ３）。例えば、トレンチ部３２の深さは第１のシリコン基板１の一面から１５μｍ程度とできる。
【００２８】
次に、図３（ｄ）に示す様に、トレンチ部３２の側壁に酸化膜３３を形成し、さらに多結晶シリコン（多結晶Ｓｉ）３４によりトレンチ部３２を埋め戻す。その後、研磨により表面の多結晶シリコンを除去し、さらにウエットエッチングあるいはドライエッチングにより多結晶シリコンをオーバーエッチングする（ストッパ部形成工程Ｓ４）。
【００２９】
これは、接合時に多結晶シリコンを表面に残さず、且つ、トレンチ部の多結晶シリコンが表面より上に飛び出すことを防ぐためである。なお、酸化膜のみでトレンチ部３２を埋め戻し、同様に、研磨及びオーバーエッチングを行ってもよい。こうしてストッパ部１２が形成される。なお、酸化膜３３及び多結晶シリコン３４が本発明でいう充填材に相当する。
【００３０】
次に、図３（ｅ）に示す様に、熱酸化膜３０をホトエッチングによりパターニングして所定領域に開口部（凹部）３４を形成した後、熱酸化膜３０をマスクとし、エッチング液としてＫＯＨ等のアルカリ性溶液を用いた異方性エッチング（により、第１の半導体基板１に、キャビティ３及びトラップ室形成用の凹部４を形成する（キャビティ形成工程Ｓ５）。
【００３１】
このキャビティ３は後に基準圧力室となり、トレンチ部３２（ストッパ部１２）の深さとキャビティ３の深さとの差が、ダイアフラム６の厚さとなるので、このエッチング量の制御は重要である。例えば、厚さ２．５μｍのダイアフラム６となるようにシリコンをこの段階では１２．５μｍエッチングする。また、このとき、トラップ室形成用の凹部４の開口幅を２〜３μｍにすると、深さが２〜３μｍ程度でエッチングが止まるため、マスク１枚でキャビティ３と凹部４の形成が可能である。
【００３２】
続いて、図３（ｆ）に示す様に、表面の熱酸化膜３０を除去する。具体的には、ＨＦ：ＮＨ4 Ｆ＝１：１０の溶液を用いてウエットエッチングにより行う（酸化膜除去工程Ｓ６）。
次に、第１のシリコン基板１と第２のシリコン基板２を洗浄する。洗浄方法は一般的なＲＣＡ洗浄（ＳＣ−１、希ＨＦ、ＳＣ−２）により行う。続いて、第１の半導体基板１と第２の半導体基板２の親水化処理を行う。具体的には、キャロス（Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）にて、１２０℃、１０分間処理後、水洗を３０分以上行い、スピンドライヤーで乾燥させる（洗浄工程Ｓ７）。
【００３３】
次に、真空チャンバ内に第１の半導体基板１と第２の半導体基板２を投入し、真空引きを行う。このとき、第１の半導体基板１と第２の半導体基板２は接触させず、離した状態にするとキャビティ３内部の真空引きが効率良く行われる。
そして、図４（ａ）に示す様に、真空中で第１の半導体基板１の一面側と第２の半導体基板２の一面側を貼り合わせ、そのままの状態で両基板１、２を常温のまま所定の時間（例えば１０分間）保持する。このとき、両基板１、２の接合界面には、水素結合が形成され、仮接合される（仮接合工程Ｓ８）。ここで歩留り向上のためには加圧することが望ましい。
【００３４】
このように、第１の半導体基板１と第２の半導体基板２を接合することによって、キャビティ３内が基準圧力室になると共に、凹部４と第２の半導体基板２とにより区画された室としてのトラップ室５が形成される。
次に、接合強度を高めるために、仮接合した試料を真空チャンバー内から取り出し、１１５０℃で１時間の熱処理を行う（熱処理工程Ｓ９）。このとき、酸素雰囲気中で熱処理を行う。このとき、両基板１、２の接合界面には、酸化膜２ａが形成され、両基板１、２間は共有結合によって接合される。また、第１及び第２の半導体基板１、２の表面（他面）にも酸化膜３５、３６が形成される。
【００３５】
また、この熱処理工程Ｓ９の際には、両基板１、２や接合界面に形成される酸化膜２ａからＯ2 、Ｈ2 、Ｈ2 Ｏ等のガスが発生し、それが接合界面を伝わって基準圧力室３に向かうが、基準圧力室３に入る前にトラップ室５にトラップされるため、基準圧力室３（キャビティ）内に入らない。
次に、第１の半導体基板１の表面（他面）の酸化膜３５を除去する。具体的には、研削やエッチング等により除去できる（酸化膜除去工程Ｓ１０）。
【００３６】
続いて、図４（ｂ）に示す様に、第１の半導体基板１の表面（他面）を研削および研磨により薄肉化する。研磨は選択研磨を用い、トレンチ部３２にある酸化膜３３即ちストッパ部１２でストップするようになっているため、特に時間制御は必要ない。このように第１の半導体基板１を研削もしくは研磨によって薄肉化することにより、基準圧力室３を一面側とするダイヤフラム６が形成される（ダイヤフラム形成工程Ｓ１１）。
【００３７】
その後、ＨＦ水溶液等により第２の半導体基板２の他面側の酸化膜３６を除去し、通常のＩＣ製造プロセスを用いて、層間絶縁のための絶縁膜９、ピエゾ抵抗素子７、低抵抗領域８、配線層１１等を形成して、図１、図２に示すセンサ１００を得る。
ところで、本実施形態のセンサ１００によれば、接合界面における基準圧力室３の周囲にトラップ室５が配設された構成としているから、熱処理工程Ｓ９の際に接合界面で発生するガスは、接合界面に沿ってキャビティ３内に入る前にトラップ室５にトラップされ、キャビティ３内に入らない。そのため、該ガスによって、出来上がったセンサ１００における基準圧力室３内の圧力が不均一となるのを防止することができ、所望の圧力に維持され、ばらつきのない圧力とした基準圧力室３を実現できる。
【００３８】
また、本実施形態のセンサ１００によれば、トラップ室５を、基準圧力室３を取り囲むように且つ基準圧力室３に対して対称に配設しているから、熱処理工程Ｓ９の際に接合界面で発生するガスを効率よくトラップすることができ、ダイアフラム６にかかる応力を均一にできる。
また、上記した製造方法によれば、キャビティ形成工程Ｓ５において第１の半導体基板１の一面側にキャビティ３及びトラップ室形成用の凹部４をドライエッチングにより同時に形成できるから効率的である。そして、その後、両基板１、２を接合するだけの簡単な工程により、基準圧力室３及びトラップ室５を形成できる。
【００３９】
また、上記した製造方法によれば、第１、第２の半導体基板１、２を貼り合わせる場合に、真空中で仮接合を行う仮接合工程Ｓ８と、大気圧中で熱処理を行う熱処理工程Ｓ９に分けているから、貼り合わせ基板を用いて基準圧力室を真空にした構造の半導体圧力センサを容易に製造することができる。
（第２実施形態）
本第２実施形態に係るセンサ２００の製造工程を、図５（ａ）〜（ｆ）及び図６（ａ）〜（ｃ）に基づいて説明する。以下、主として、上記第１実施形態と異なるところについて述べ、同一部分には図中同一符号を付し、説明を簡略する。なお、図５及び図６は、上記センサ２００を製造工程順に示した断面図である。まず、図６（ｃ）に基づいて本実施形態のセンサ２００の構成を述べる。
【００４０】
本センサ２００は、トラップ室形成用の凹部（トラップ溝）４０が、ストッパ部１２の部分にて、接合界面よりも第１の半導体基板１の基板内部側に凹んだ構成となっていることが上記第１実施形態と異なる。そして、トラップ室５０は、この凹部４０と第２の半導体基板２とにより区画される室として構成される。
また、上記図２に示す様に、ストッパ部１２は配置されているため、本実施形態におけるトラップ室５０の平面配置構成は、このストッパ部１２の配置と同様に、基準圧力室３の周囲に対称に４箇所配置されている。
【００４１】
次に、本実施形態のセンサ２００の製造方法について、図５及び図６に基づいて説明する。
まず、上記第１実施形態と同様に、第１の半導体基板１を用意し、熱酸化膜形成工程Ｓ１（図５（ａ））、凹部形成工程Ｓ２（図５（ｂ））、トレンチ形成工程Ｓ３（図５（ｃ））を行い、第１の半導体基板１の一面に熱酸化膜３０及びこの熱酸化膜３０上に開口するトレンチ部３２を形成する。
【００４２】
次に、図５（ｄ）に示す様に、ストッパ部及び凹部形成工程Ｓ４０を行う。具体的には、上記第１実施形態のストッパ部形成工程Ｓ４の要領にて、トレンチ部３２を酸化膜３３及び多結晶シリコン３４により埋め戻す。ここで、本工程Ｓ４０では、トレンチ部３２を埋めた酸化膜３３あるいは多結晶シリコン３４をオーバーエッチングする際に、そのエッチング深さは、上記第１実施形態よりも深くする。これは、このオーバーエッチングした部分が、トラップ室形成用の凹部４０となるためであり、例えば、エッチング量が第１の半導体基板１の一面から１μｍ以上の深さとなるようにエッチングする。
【００４３】
なお、トレンチ部３２を酸化膜３３のみで埋め戻した場合には、後のキャビティ形成工程Ｓ５０後の酸化膜除去工程Ｓ６を行う際に、表面の熱酸化膜３０の除去と同時にトレンチ部３２の酸化膜３３の一部を除去し、トラップ室形成用の凹部４０を形成する。
次に、図５（ｅ）に示す様に、キャビティ形成工程Ｓ５０を行う。本実施形態では、既にストッパ部１２にトラップ室形成用の凹部４０を形成してあるので、キャビティ３のみ形成する。具体的には、熱酸化膜３０をホトエッチングによりパターニングして所定領域に開口部（凹部）３４を形成した後、熱酸化膜３０をマスクとし、ドライエッチングによりキャビティ３を形成する。また、このエッチングとして、上記第１実施形態と同様に、ウエットエッチング即ち、エッチング液としてＫＯＨなどのアルカリ性溶液を用いた異方性エッチングを行い、キャビティ３を形成してもよい。
【００４４】
このキャビティ３は後に基準圧力室となり、トレンチ３２の深さとキャビティ３の深さとの差が、ダイアフラム６の厚さとなるので、このエッチング量の制御は重要である。例えば、厚さ２．５μｍのダイアフラム６となるようにシリコンをこの段階では１２．５μｍエッチングする。
続いて、上記第１実施形態と同様に、酸化膜除去工程Ｓ６（図５（ｆ））、洗浄工程Ｓ７、仮接合工程Ｓ８、熱処理工程Ｓ９（図６（ａ））を行う。熱処理工程Ｓ９の際に、両基板１、２や接合界面に形成される酸化膜２ａからＯ2 、Ｈ2 、Ｈ2 Ｏ等のガスが発生し、それが接合界面を伝わって基準圧力室３に向かうが、基準圧力室３に入る前にトラップ室５０にトラップされるため、基準圧力室３（キャビティ）内に入らない。
【００４５】
次に、上記第１実施形態と同様に、酸化膜除去工程Ｓ１０、ダイヤフラム形成工程Ｓ１１を行い（図６（ｂ））、基準圧力室３を一面側とするダイヤフラム６が形成される。その後、ＨＦ水溶液等により酸化膜３６を除去し、通常のＩＣ製造プロセスを用いて、層間絶縁のための絶縁膜９、ピエゾ抵抗素子７、低抵抗領域８、配線層１１等を形成して、図６（ｃ）に示すセンサ２００を得る。
【００４６】
ところで、本実施形態のセンサ２００も、上記第１実施形態のセンサ１００と同様の作用効果を奏する。
また、本実施形態の製造方法によれば、ダイヤフラム形成工程Ｓ１１に用いられるストッパ部１２を形成する際に、トラップ室形成用の凹部４０も一緒に形成できるから、製造工程の簡略化が図れる。
【００４７】
（第３実施形態）
本第３実施形態に係るセンサ３００の製造工程を、図７（ａ）〜（ｄ）、図８（ａ）〜（ｅ）及び図９（ａ）〜（ｅ）に基づいて説明する。以下、主として、上記第１実施形態と異なるところについて述べ、同一部分には図中同一符号を付し、説明を簡略する。なお、図８及び図９は、上記センサ３００を製造工程順に示した断面図である。まず、図９（ｅ）に基づいて本実施形態のセンサ３００の構成を述べる。
【００４８】
本センサ３００においては、第１の半導体基板１と第２の半導体基板２が酸化膜（絶縁膜）２ｂを介して接合されているが、この酸化膜２ｂは後述のように、予め第２の半導体基板２の接合面に形成したものであり、第２の半導体基板２の一部として構成されている。よって、第１の半導体基板１と酸化膜２ｂとの界面が、両基板１、２の接合界面に相当する。
【００４９】
トラップ室形成用の凹部（トラップ溝）４１は、接合界面よりも第２の半導体基板２の基板内部側に、酸化膜２ｂの厚み分もしくはその厚み以上、凹んだ構成となっていることが上記両実施形態と異なる。
そして、トラップ室５１は、この凹部４１と第１の半導体基板１とにより区画される室として構成される。このトラップ室５１の平面配置構成は、上記図２に示す配置と同様であり、基準圧力室３を取り囲むように、且つ、基準圧力室３を中心に対称的に配置されている。
【００５０】
次に、本実施形態のセンサ３００の製造方法について、図７〜図９に基づいて説明する。
まず、両基板１、２の接合時の位置合わせを容易にするため、第１及び第２の半導体基板１、２の端面をダイシングソーによりカットする。具体的には、図７に示す様に、最初に、第１の半導体基板１をオリフラ（オリエンテーションフラット）Ａ１に対して平行にカットし（図７（ａ））、つぎに、オリフラＡ１に対して垂直にカットする（図７（ｂ））。
【００５１】
次に、第２の半導体基板２をオリフラＢ１に対して平行にカットし（図７（ｃ））、次に、第１の半導体基板１と左右逆の位置において、オリフラＢ１に対して垂直にカットする（図７（ｄ））。両基板１、２のカットされた２つの辺を合わせることにより、接合時の位置合わせを行う。
続いて、上記第１実施形態と同様に、第１の半導体基板１について、熱酸化膜形成工程Ｓ１（図８（ａ））、凹部形成工程Ｓ２（図８（ｂ））、トレンチ形成工程Ｓ３（図８（ｃ））、ストッパ部形成工程Ｓ４（図８（ｄ））を行い、第１の半導体基板１の一面に熱酸化膜３０及びこの熱酸化膜３０上に開口するストッパ部１２を形成する。
【００５２】
次に、上記第２実施形態のキャビティ形成工程Ｓ５０と同様の要領にてキャビティ形成工程Ｓ５１を行い、キャビティ３を形成し（図８（ｅ））、上記第１実施形態と同様に、表面の酸化膜３０を除去する（図９（ａ））。
次に、図９（ｂ）に示す様に、第２の半導体基板２にトラップ室形成用の凹部４１を形成する（トラップ溝形成工程Ｓ１２）。具体的には、第２の半導体基板２の一面及び他面に熱酸化膜（絶縁膜）６０を形成し、接合面の酸化膜２ｂとなる一面側の熱酸化膜６０をエッチング等によりパターニングする。それによって、熱酸化膜６０の除去された部分が凹部４１を形成する。なお、その後、シリコンをエッチングして、深さをさらに深くした凹部４１としてもよい。また、トラップ溝形成工程Ｓ１２は、図７（ｄ）よりも後の工程から図９（ａ）までの工程のどこで行ってもよい。
【００５３】
次に、両基板１、２を、上記第１実施形態と同様の要領で、洗浄工程Ｓ７に供し、仮接合工程Ｓ８を行う。この仮接合において、真空中で第１の半導体基板１と第２の半導体基板２を貼り合わせる際の位置合わせは、上述のダイシングソーによりカットした２辺を合わせることにより行う。仮接合工程Ｓ８を行った後、上記同様に熱処理工程Ｓ９を行い、図９（ｃ）に示す様に、両基板１、２を接合する。
【００５４】
熱処理工程Ｓ９の際に、両基板１、２や接合界面に形成される酸化膜（図示せず）からＯ2 、Ｈ2 、Ｈ2 Ｏ等のガスが発生し、それが接合界面を伝わって基準圧力室３に向かうが、基準圧力室３に入る前にトラップ室５１にトラップされるため、基準圧力室３（キャビティ）内に入らない。
次に、上記第１実施形態と同様に、酸化膜除去工程Ｓ１０、ダイヤフラム形成工程Ｓ１１を行い（図９（ｄ））、基準圧力室３を一面側とするダイヤフラム６が形成される。その後、ＨＦ水溶液等により第２の半導体基板２の他面側の酸化膜６０を除去し、通常のＩＣ製造プロセスを用いて、層間絶縁のための絶縁膜９、ピエゾ抵抗素子７、低抵抗領域８、配線層１１等を形成して、図９（ｅ）に示すセンサ３００を得る。
【００５５】
ところで、本実施形態のセンサ３００も、上記第１実施形態のセンサ１００と同様の作用効果を奏する。
なお、上記各実施形態の製造方法を適宜組み合わせれば、基準圧力室の周囲に複数個のトラップ室を持ったセンサを実現できる。また、トラップ室は接合界面から両基板１、２の内部に凹んだ凹部が合わさったものでもよい。
【００５６】
また、上記第１及び第３実施形態の製造方法において、ストッパ部を第２の半導体基板に設けるようにし、第２の半導体基板を研磨する等により薄肉化し、基準圧力室を第２の半導体基板２の一面側とするダイアフラムを作成してもよい。また、ストッパ部を設けず、研磨時間を制御することでダイアフラムを作成してもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体圧力センサの断面図である。
【図２】図１に示す半導体圧力センサの平面図である。
【図３】上記第１実施形態に係る半導体圧力センサの製造工程を示す図である。
【図４】図３に続く製造工程を示す図である。
【図５】本発明の第２実施形態に係る半導体圧力センサの製造工程を示す図である。
【図６】図６に続く製造工程を示す図である。
【図７】本発明の第３実施形態に係る半導体圧力センサの製造工程を示す図である。
【図８】図７に続く製造工程を示す図である。
【図９】図８に続く製造工程を示す図である。
【符号の説明】
１…第１の半導体基板、２…第２の半導体基板、
３…キャビティ（基準圧力室）、４、４０、４１…凹部、
５、５０、５１…トラップ室、６…ダイアフラム、３２…トレンチ部、
３３…酸化膜、３４…多結晶シリコン、６０…熱酸化膜、
Ｓ５、Ｓ５０、Ｓ５１…キャビティ形成工程、Ｓ８…仮接合工程、
Ｓ９…熱処理工程、Ｓ１１…ダイヤフラム形成工程、
Ｓ１２…トラップ溝形成工程、Ｓ４０…ストッパ部及び凹部形成工程。
【発明の属する技術分野】
本発明は、半導体圧力センサおよびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種の半導体圧力センサとしては、例えば、Ｓｅｎｓｏｒｓ ａｎｄＡｃｔｕａｔｏｒｓ Ａ５６（１９９６）２７３−２７７「Ｇａｓ ｄｅｖｅｌｏｐｍｅｎｔ ａｔ ｉｎｔｅｒｆａｃｅ ｏｆ ｄｉｒｅｃｔｌｙ ｂｏｎｅｄ ｓｉｌｉｃｏｎ ｗａｆｅｒｓ：ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｎ ｓｉｌｉｃｏｎ−ｂａｓｅｄ ｐｒｅｓｓｕｒｅ ｓｅｎｓｏｒｓ」において発表されたものがある。
【０００３】
この発表された半導体圧力センサは、基板の裏面側（一面側）からウエットエッチングにより、キャビティ及びダイヤフラムを形成し、このキャビティが形成された基板（第１の半導体基板）とベアウエハ（第２の半導体基板）とを真空中で貼り合わせ、熱処理を行って接合することにより、キャビティとベアウエハとにより基準圧力室を形成してなる。
【０００４】
ここで、真空中で貼り合わせした両半導体基板を熱処理することにより、貼り合わされた両基板の界面において酸化膜等が形成され、両基板の結合の状態が水素結合から共有結合に変化し、接合が行われる。
【０００５】
【発明が解決しようとする課題】
しかしながら、本発明者等の検討によれば、上記熱処理工程の際に、両基板や接合時に界面に形成される酸化膜からＯ2 、Ｈ2 、Ｈ2 Ｏ等のガスが発生し、それが界面を伝わってキャビティ内に入り込むため、キャビティ内即ち出来上がったセンサの基準圧力室内の圧力が不均一となる。
【０００６】
そこで、本発明は、両半導体基板を貼り合わせることで基準圧力室を形成してなる半導体圧力センサにおいて、両基板を接合するための熱処理工程の際に接合界面から発生するガスによって、基準圧力室内の圧力が不均一となるのを防止することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の発明では、第１の半導体基板（１）の一面側にキャビティ（３）及び該キャビティの周囲に凹部（４、４０）を形成する工程（Ｓ５、Ｓ４０、Ｓ５０）と、第１の半導体基板（１）の一面側と第２の半導体基板（２）の一面側とを真空中で貼り合わせて接合界面を水素結合で仮接合し、キャビティ（３）内を基準圧力室にすると共に凹部（４、４０）と第２の半導体基板（２）とにより区画された室（５、５０）を形成する仮接合工程（Ｓ８）と、この仮接合（Ｓ８）の後に、酸素雰囲気中で熱処理を行うことにより第１の半導体基板（１）の一面側と第２の半導体基板（２）とを共有結合で接合する熱処理工程（Ｓ９）と、第１の半導体基板（１）又は第２の半導体基板（２）の他面側を薄肉化して、基準圧力室を一面側とするダイヤフラム（６）を形成する工程（Ｓ１１）と、を有することを特徴としている。
【００１２】
それによって、第１の半導体基板（１）の一面側にキャビティ（３）及び該キャビティ（３）の周囲に凹部（４、４０）を形成した後、この一面側と第２の半導体基板（２）を接合するという簡単な方法で、基準圧力室及び接合界面におけるキャビティ（３）の周囲に凹部（４、４０）と第２の半導体基板（２）とにより区画された室、つまりトラップ室（５、５０）を形成できる。そして、熱処理の際に接合界面で発生するガスは、接合界面に沿ってキャビティ（３）内に入る前にトラップ室にトラップされ、キャビティ内に入らない。このように、トラップ室（５、５０）に、接合時の熱処理により発生するガスをトラップでき、出来上がったセンサにおける基準圧力室内の圧力が不均一となるのを防止することができる。
【００１３】
また、請求項３に記載の製造方法では、第１の半導体基板（１）の一面側にキャビティ（３）及び該キャビティの周囲に凹部（４０）を形成する工程（Ｓ４０、Ｓ５０）と、第１の半導体基板（１）の一面側と第２の半導体基板（２）の一面側とを貼り合わせて熱処理を行うことにより接合し、キャビティ（３）内を基準圧力室にすると共に凹部（４０）と第２の半導体基板（２）とにより区画された室（５０）を形成する工程（Ｓ８、Ｓ９）と、第１の半導体基板（１）又は第２の半導体基板（２）の他面側を薄肉化して、基準圧力室を一面側とするダイヤフラム（６）を形成する工程（Ｓ１１）と、を有しており、上記のキャビティ及び凹部を形成する工程（Ｓ４０、Ｓ５０）において、第１の半導体基板（１）の一面側におけるキャビティ（３）の形成領域の周囲に、キャビティ（３）の深さよりも深いトレンチ（３２）を形成し該トレンチを充填材（３３、３４）で埋めた後、第１の半導体基板（１）の一面側から充填材（３３、３４）の一部をエッチングすることにより凹部（４０）を形成し、上記のダイヤフラムを形成する工程（Ｓ１１）において、充填材（３３、３４）をストッパとした研磨を行うことにより、第１の半導体基板（１）の他面側を薄肉化することを特徴としている。
【００１４】
本発明では、トラップ室（５０）に、接合時の熱処理により発生するガスをトラップでき、出来上がったセンサにおける基準圧力室内の圧力が不均一となるのを防止することができるという効果に加えて、ダイヤフラム形成工程に用いられるストッパ部（１２）を形成する際に、トラップ室形成用の凹部（４０）も一緒に形成できるから、製造工程の簡略化が図れる。ここで、充填材（３３、３４）としては第１の半導体基板（１）よりも研磨されにくい部材である酸化膜や酸化膜の上に多結晶シリコンを成膜した構造等を用いることが出来る。
【００１５】
また、請求項２に記載の製造方法では、第１の半導体基板（１）の一面側にキャビティ（３）を形成する工程（Ｓ５１）と、第２の半導体基板（２）の一面に絶縁膜（６０）を形成し、第２の半導体基板（２）の一面のうちキャビティ（３）を覆う領域の周囲に位置する絶縁膜（６０）の一部を、エッチングして除去し、その部分を凹部（４１）とする工程（Ｓ１２）と、第１の半導体基板（１）の一面側と第２の半導体基板（２）の一面側とを真空中で貼り合わせて接合界面を水素結合で仮接合し、キャビティ（３）内を基準圧力室にすると共に凹部（４１）と第１の半導体基板（１）とにより区画された室を形成する仮接合工程（Ｓ８）と、仮接合（Ｓ８）の後に、酸素雰囲気中で熱処理を行うことにより第１の半導体基板（１）の一面側と第２の半導体基板（２）とを共有結合で接合する熱処理工程（Ｓ９）と、第１の半導体基板（１）又は第２の半導体基板（２）の他面側を薄肉化して、基準圧力室を一面側とするダイヤフラム（６）を形成するダイヤフラム形成工程（Ｓ１１）と、を有することを特徴としている。
【００１６】
本発明によれば、凹部（４１）と第１の半導体基板（１）とにより区画された室を形成することで、この室をトラップ室（５１）とできる。そして、トラップ室（５１）に、接合時の熱処理により発生するガスをトラップでき、出来上がったセンサにおける基準圧力室内の圧力が不均一となるのを防止することができる。
【００１７】
なお、上記した括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示す一例である。
【００１８】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の第１実施形態に係る半導体圧力センサ（以下、単にセンサという）１００の断面図を示し、図２にその平面図を示す。なお、図１は、図２におけるＡ−Ａ断面を示している。
【００１９】
図１において、シリコンで構成された第１の半導体基板１と第２の半導体基板２が酸化膜２ａを介して接合され、この酸化膜２ａが両基板１、２の接合界面を構成する。この酸化膜２ａは後述のように、両基板１、２の接合時に形成されるものであるが、その接合時において必ず形成されるものではなく、両基板１、２の接合界面に存在しない場合もある。
【００２０】
第１の半導体基板１には接合界面よりも基板内部側に凹んだキャビティ３及びが形成されているため、第１の半導体基板１と第２の半導体基板２が接合されることによって基準圧力室が形成されている。なお、第１の半導体基板１と第２の半導体基板２は真空中で接合されているため、基準圧力室内は真空状態となっている。以下、センサ１００におけるキャビティ３を基準圧力室という。
【００２１】
また、第１の半導体基板１には、基準圧力室３を取り囲むように、第１の半導体基板１の接合界面よりも基板内部側に凹んだ凹部（トラップ溝）４が形成されている。そのため、第１の半導体基板１と第２の半導体基板２が接合されることによって、凹部４と第２の半導体基板２とにより区画された室であるトラップ室５が、基準圧力室３を取り囲むように形成されている。
【００２２】
このトラップ室５に両半導体基板１、２接合時の熱処理により発生する脱ガスが入り込むため、基準圧力室３内が高真空に保たれる。また、このトラップ室５は基準圧力室３を中心に対称的に配置されており、ダイアフラム６にかかる応力が不均一にならないようになっている。
本例では、形成されているトラップ室５の本数は、基準圧力室３の周りに１本であるが、１本以上でも構わない。両基板１、２の接合面積が大きい場合には、脱ガス量が増加するため、トラップ室５の本数を増やすかトラップ室５の体積を大きくすればよい。
【００２３】
基準圧力室３の上は、シリコンの薄肉構造体であるダイアフラム６となっており、このダイヤフラム６には、圧力検出素子としてのピエゾ抵抗素子（歪みゲージ素子）７が４本形成されている。
ここで、ピエゾ抵抗素子７は、図２に示すように、シリコン低抵抗領域８で相互に接続されて、ホイトンストンブリッジ回路を形成している。また、基板表面にはシリコン酸化膜等からなる絶縁膜９が形成されており、この絶縁膜９に形成されたコンタクトホール１０を介して、低抵抗領域８は、Ａｌ等よりなる低抵抗配線層１１に接続されている。
【００２４】
また、第１の半導体基板１において、基準圧力室３及びトラップ室５の周囲には、第２の半導体基板２との接合界面から基板表面の絶縁膜９に貫通するストッパ部１２が、形成されている。このストッパ部１２は、後述の製造工程において、第１の半導体基板１を研磨してダイヤフラム６を形成する際のストッパとなるもので、第１の半導体基板１を構成するシリコンよりも研磨されにくい部材（例えば酸化膜、多結晶シリコン等）を、第１の半導体基板１に形成したトレンチに充填することで構成されている。
【００２５】
上記した構成において、ダイアフラム６が圧力を受けて変形することによって生じる歪みをピエゾ抵抗素子７が検出する。このピエゾ抵抗素子７からの検出信号は、低抵抗領域８、低抵抗配線層１１を介して外部に設けられた信号処理回路に出力される。このことによって圧力が検出される。
次に、上記したセンサ１００の製造方法について、図３（ａ）〜（ｆ）及び図４（ａ）及び（ｂ）に基づいて説明する。なお、図３（ａ）〜（ｆ）及び図４（ａ）及び（ｂ）は、上記センサ１００を製造工程順に示した断面図である。
【００２６】
まず、図３（ａ）に示す様に、例えば厚さが約６２５μｍのシリコン基板である第１の半導体基板１を用意する。この第１の半導体基板１の一面に熱酸化膜３０を成膜する（熱酸化膜形成工程Ｓ１）。この熱酸化膜３０は、トラップ室用の凹部４、後の研磨（ダイアフラム形成工程）時のストッパとなるトレンチ部分およびキャビティ３を形成する場合のマスクとして用いる。膜厚は例えば５０００Åとできる。
【００２７】
次に、図３（ｂ）に示す様に、第１の半導体基板１の一面に形成された熱酸化膜３０の所定領域を、ホトエッチングによりパターニングし、凹部３１を形成する（凹部形成工程Ｓ２）。
そして、図３（ｃ）に示す様に、ドライエッチングにより、この凹部３１部分のシリコンをエッチンングし、トレンチ部３２を形成する（トレンチ形成工程Ｓ３）。例えば、トレンチ部３２の深さは第１のシリコン基板１の一面から１５μｍ程度とできる。
【００２８】
次に、図３（ｄ）に示す様に、トレンチ部３２の側壁に酸化膜３３を形成し、さらに多結晶シリコン（多結晶Ｓｉ）３４によりトレンチ部３２を埋め戻す。その後、研磨により表面の多結晶シリコンを除去し、さらにウエットエッチングあるいはドライエッチングにより多結晶シリコンをオーバーエッチングする（ストッパ部形成工程Ｓ４）。
【００２９】
これは、接合時に多結晶シリコンを表面に残さず、且つ、トレンチ部の多結晶シリコンが表面より上に飛び出すことを防ぐためである。なお、酸化膜のみでトレンチ部３２を埋め戻し、同様に、研磨及びオーバーエッチングを行ってもよい。こうしてストッパ部１２が形成される。なお、酸化膜３３及び多結晶シリコン３４が本発明でいう充填材に相当する。
【００３０】
次に、図３（ｅ）に示す様に、熱酸化膜３０をホトエッチングによりパターニングして所定領域に開口部（凹部）３４を形成した後、熱酸化膜３０をマスクとし、エッチング液としてＫＯＨ等のアルカリ性溶液を用いた異方性エッチング（により、第１の半導体基板１に、キャビティ３及びトラップ室形成用の凹部４を形成する（キャビティ形成工程Ｓ５）。
【００３１】
このキャビティ３は後に基準圧力室となり、トレンチ部３２（ストッパ部１２）の深さとキャビティ３の深さとの差が、ダイアフラム６の厚さとなるので、このエッチング量の制御は重要である。例えば、厚さ２．５μｍのダイアフラム６となるようにシリコンをこの段階では１２．５μｍエッチングする。また、このとき、トラップ室形成用の凹部４の開口幅を２〜３μｍにすると、深さが２〜３μｍ程度でエッチングが止まるため、マスク１枚でキャビティ３と凹部４の形成が可能である。
【００３２】
続いて、図３（ｆ）に示す様に、表面の熱酸化膜３０を除去する。具体的には、ＨＦ：ＮＨ4 Ｆ＝１：１０の溶液を用いてウエットエッチングにより行う（酸化膜除去工程Ｓ６）。
次に、第１のシリコン基板１と第２のシリコン基板２を洗浄する。洗浄方法は一般的なＲＣＡ洗浄（ＳＣ−１、希ＨＦ、ＳＣ−２）により行う。続いて、第１の半導体基板１と第２の半導体基板２の親水化処理を行う。具体的には、キャロス（Ｈ2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）にて、１２０℃、１０分間処理後、水洗を３０分以上行い、スピンドライヤーで乾燥させる（洗浄工程Ｓ７）。
【００３３】
次に、真空チャンバ内に第１の半導体基板１と第２の半導体基板２を投入し、真空引きを行う。このとき、第１の半導体基板１と第２の半導体基板２は接触させず、離した状態にするとキャビティ３内部の真空引きが効率良く行われる。
そして、図４（ａ）に示す様に、真空中で第１の半導体基板１の一面側と第２の半導体基板２の一面側を貼り合わせ、そのままの状態で両基板１、２を常温のまま所定の時間（例えば１０分間）保持する。このとき、両基板１、２の接合界面には、水素結合が形成され、仮接合される（仮接合工程Ｓ８）。ここで歩留り向上のためには加圧することが望ましい。
【００３４】
このように、第１の半導体基板１と第２の半導体基板２を接合することによって、キャビティ３内が基準圧力室になると共に、凹部４と第２の半導体基板２とにより区画された室としてのトラップ室５が形成される。
次に、接合強度を高めるために、仮接合した試料を真空チャンバー内から取り出し、１１５０℃で１時間の熱処理を行う（熱処理工程Ｓ９）。このとき、酸素雰囲気中で熱処理を行う。このとき、両基板１、２の接合界面には、酸化膜２ａが形成され、両基板１、２間は共有結合によって接合される。また、第１及び第２の半導体基板１、２の表面（他面）にも酸化膜３５、３６が形成される。
【００３５】
また、この熱処理工程Ｓ９の際には、両基板１、２や接合界面に形成される酸化膜２ａからＯ2 、Ｈ2 、Ｈ2 Ｏ等のガスが発生し、それが接合界面を伝わって基準圧力室３に向かうが、基準圧力室３に入る前にトラップ室５にトラップされるため、基準圧力室３（キャビティ）内に入らない。
次に、第１の半導体基板１の表面（他面）の酸化膜３５を除去する。具体的には、研削やエッチング等により除去できる（酸化膜除去工程Ｓ１０）。
【００３６】
続いて、図４（ｂ）に示す様に、第１の半導体基板１の表面（他面）を研削および研磨により薄肉化する。研磨は選択研磨を用い、トレンチ部３２にある酸化膜３３即ちストッパ部１２でストップするようになっているため、特に時間制御は必要ない。このように第１の半導体基板１を研削もしくは研磨によって薄肉化することにより、基準圧力室３を一面側とするダイヤフラム６が形成される（ダイヤフラム形成工程Ｓ１１）。
【００３７】
その後、ＨＦ水溶液等により第２の半導体基板２の他面側の酸化膜３６を除去し、通常のＩＣ製造プロセスを用いて、層間絶縁のための絶縁膜９、ピエゾ抵抗素子７、低抵抗領域８、配線層１１等を形成して、図１、図２に示すセンサ１００を得る。
ところで、本実施形態のセンサ１００によれば、接合界面における基準圧力室３の周囲にトラップ室５が配設された構成としているから、熱処理工程Ｓ９の際に接合界面で発生するガスは、接合界面に沿ってキャビティ３内に入る前にトラップ室５にトラップされ、キャビティ３内に入らない。そのため、該ガスによって、出来上がったセンサ１００における基準圧力室３内の圧力が不均一となるのを防止することができ、所望の圧力に維持され、ばらつきのない圧力とした基準圧力室３を実現できる。
【００３８】
また、本実施形態のセンサ１００によれば、トラップ室５を、基準圧力室３を取り囲むように且つ基準圧力室３に対して対称に配設しているから、熱処理工程Ｓ９の際に接合界面で発生するガスを効率よくトラップすることができ、ダイアフラム６にかかる応力を均一にできる。
また、上記した製造方法によれば、キャビティ形成工程Ｓ５において第１の半導体基板１の一面側にキャビティ３及びトラップ室形成用の凹部４をドライエッチングにより同時に形成できるから効率的である。そして、その後、両基板１、２を接合するだけの簡単な工程により、基準圧力室３及びトラップ室５を形成できる。
【００３９】
また、上記した製造方法によれば、第１、第２の半導体基板１、２を貼り合わせる場合に、真空中で仮接合を行う仮接合工程Ｓ８と、大気圧中で熱処理を行う熱処理工程Ｓ９に分けているから、貼り合わせ基板を用いて基準圧力室を真空にした構造の半導体圧力センサを容易に製造することができる。
（第２実施形態）
本第２実施形態に係るセンサ２００の製造工程を、図５（ａ）〜（ｆ）及び図６（ａ）〜（ｃ）に基づいて説明する。以下、主として、上記第１実施形態と異なるところについて述べ、同一部分には図中同一符号を付し、説明を簡略する。なお、図５及び図６は、上記センサ２００を製造工程順に示した断面図である。まず、図６（ｃ）に基づいて本実施形態のセンサ２００の構成を述べる。
【００４０】
本センサ２００は、トラップ室形成用の凹部（トラップ溝）４０が、ストッパ部１２の部分にて、接合界面よりも第１の半導体基板１の基板内部側に凹んだ構成となっていることが上記第１実施形態と異なる。そして、トラップ室５０は、この凹部４０と第２の半導体基板２とにより区画される室として構成される。
また、上記図２に示す様に、ストッパ部１２は配置されているため、本実施形態におけるトラップ室５０の平面配置構成は、このストッパ部１２の配置と同様に、基準圧力室３の周囲に対称に４箇所配置されている。
【００４１】
次に、本実施形態のセンサ２００の製造方法について、図５及び図６に基づいて説明する。
まず、上記第１実施形態と同様に、第１の半導体基板１を用意し、熱酸化膜形成工程Ｓ１（図５（ａ））、凹部形成工程Ｓ２（図５（ｂ））、トレンチ形成工程Ｓ３（図５（ｃ））を行い、第１の半導体基板１の一面に熱酸化膜３０及びこの熱酸化膜３０上に開口するトレンチ部３２を形成する。
【００４２】
次に、図５（ｄ）に示す様に、ストッパ部及び凹部形成工程Ｓ４０を行う。具体的には、上記第１実施形態のストッパ部形成工程Ｓ４の要領にて、トレンチ部３２を酸化膜３３及び多結晶シリコン３４により埋め戻す。ここで、本工程Ｓ４０では、トレンチ部３２を埋めた酸化膜３３あるいは多結晶シリコン３４をオーバーエッチングする際に、そのエッチング深さは、上記第１実施形態よりも深くする。これは、このオーバーエッチングした部分が、トラップ室形成用の凹部４０となるためであり、例えば、エッチング量が第１の半導体基板１の一面から１μｍ以上の深さとなるようにエッチングする。
【００４３】
なお、トレンチ部３２を酸化膜３３のみで埋め戻した場合には、後のキャビティ形成工程Ｓ５０後の酸化膜除去工程Ｓ６を行う際に、表面の熱酸化膜３０の除去と同時にトレンチ部３２の酸化膜３３の一部を除去し、トラップ室形成用の凹部４０を形成する。
次に、図５（ｅ）に示す様に、キャビティ形成工程Ｓ５０を行う。本実施形態では、既にストッパ部１２にトラップ室形成用の凹部４０を形成してあるので、キャビティ３のみ形成する。具体的には、熱酸化膜３０をホトエッチングによりパターニングして所定領域に開口部（凹部）３４を形成した後、熱酸化膜３０をマスクとし、ドライエッチングによりキャビティ３を形成する。また、このエッチングとして、上記第１実施形態と同様に、ウエットエッチング即ち、エッチング液としてＫＯＨなどのアルカリ性溶液を用いた異方性エッチングを行い、キャビティ３を形成してもよい。
【００４４】
このキャビティ３は後に基準圧力室となり、トレンチ３２の深さとキャビティ３の深さとの差が、ダイアフラム６の厚さとなるので、このエッチング量の制御は重要である。例えば、厚さ２．５μｍのダイアフラム６となるようにシリコンをこの段階では１２．５μｍエッチングする。
続いて、上記第１実施形態と同様に、酸化膜除去工程Ｓ６（図５（ｆ））、洗浄工程Ｓ７、仮接合工程Ｓ８、熱処理工程Ｓ９（図６（ａ））を行う。熱処理工程Ｓ９の際に、両基板１、２や接合界面に形成される酸化膜２ａからＯ2 、Ｈ2 、Ｈ2 Ｏ等のガスが発生し、それが接合界面を伝わって基準圧力室３に向かうが、基準圧力室３に入る前にトラップ室５０にトラップされるため、基準圧力室３（キャビティ）内に入らない。
【００４５】
次に、上記第１実施形態と同様に、酸化膜除去工程Ｓ１０、ダイヤフラム形成工程Ｓ１１を行い（図６（ｂ））、基準圧力室３を一面側とするダイヤフラム６が形成される。その後、ＨＦ水溶液等により酸化膜３６を除去し、通常のＩＣ製造プロセスを用いて、層間絶縁のための絶縁膜９、ピエゾ抵抗素子７、低抵抗領域８、配線層１１等を形成して、図６（ｃ）に示すセンサ２００を得る。
【００４６】
ところで、本実施形態のセンサ２００も、上記第１実施形態のセンサ１００と同様の作用効果を奏する。
また、本実施形態の製造方法によれば、ダイヤフラム形成工程Ｓ１１に用いられるストッパ部１２を形成する際に、トラップ室形成用の凹部４０も一緒に形成できるから、製造工程の簡略化が図れる。
【００４７】
（第３実施形態）
本第３実施形態に係るセンサ３００の製造工程を、図７（ａ）〜（ｄ）、図８（ａ）〜（ｅ）及び図９（ａ）〜（ｅ）に基づいて説明する。以下、主として、上記第１実施形態と異なるところについて述べ、同一部分には図中同一符号を付し、説明を簡略する。なお、図８及び図９は、上記センサ３００を製造工程順に示した断面図である。まず、図９（ｅ）に基づいて本実施形態のセンサ３００の構成を述べる。
【００４８】
本センサ３００においては、第１の半導体基板１と第２の半導体基板２が酸化膜（絶縁膜）２ｂを介して接合されているが、この酸化膜２ｂは後述のように、予め第２の半導体基板２の接合面に形成したものであり、第２の半導体基板２の一部として構成されている。よって、第１の半導体基板１と酸化膜２ｂとの界面が、両基板１、２の接合界面に相当する。
【００４９】
トラップ室形成用の凹部（トラップ溝）４１は、接合界面よりも第２の半導体基板２の基板内部側に、酸化膜２ｂの厚み分もしくはその厚み以上、凹んだ構成となっていることが上記両実施形態と異なる。
そして、トラップ室５１は、この凹部４１と第１の半導体基板１とにより区画される室として構成される。このトラップ室５１の平面配置構成は、上記図２に示す配置と同様であり、基準圧力室３を取り囲むように、且つ、基準圧力室３を中心に対称的に配置されている。
【００５０】
次に、本実施形態のセンサ３００の製造方法について、図７〜図９に基づいて説明する。
まず、両基板１、２の接合時の位置合わせを容易にするため、第１及び第２の半導体基板１、２の端面をダイシングソーによりカットする。具体的には、図７に示す様に、最初に、第１の半導体基板１をオリフラ（オリエンテーションフラット）Ａ１に対して平行にカットし（図７（ａ））、つぎに、オリフラＡ１に対して垂直にカットする（図７（ｂ））。
【００５１】
次に、第２の半導体基板２をオリフラＢ１に対して平行にカットし（図７（ｃ））、次に、第１の半導体基板１と左右逆の位置において、オリフラＢ１に対して垂直にカットする（図７（ｄ））。両基板１、２のカットされた２つの辺を合わせることにより、接合時の位置合わせを行う。
続いて、上記第１実施形態と同様に、第１の半導体基板１について、熱酸化膜形成工程Ｓ１（図８（ａ））、凹部形成工程Ｓ２（図８（ｂ））、トレンチ形成工程Ｓ３（図８（ｃ））、ストッパ部形成工程Ｓ４（図８（ｄ））を行い、第１の半導体基板１の一面に熱酸化膜３０及びこの熱酸化膜３０上に開口するストッパ部１２を形成する。
【００５２】
次に、上記第２実施形態のキャビティ形成工程Ｓ５０と同様の要領にてキャビティ形成工程Ｓ５１を行い、キャビティ３を形成し（図８（ｅ））、上記第１実施形態と同様に、表面の酸化膜３０を除去する（図９（ａ））。
次に、図９（ｂ）に示す様に、第２の半導体基板２にトラップ室形成用の凹部４１を形成する（トラップ溝形成工程Ｓ１２）。具体的には、第２の半導体基板２の一面及び他面に熱酸化膜（絶縁膜）６０を形成し、接合面の酸化膜２ｂとなる一面側の熱酸化膜６０をエッチング等によりパターニングする。それによって、熱酸化膜６０の除去された部分が凹部４１を形成する。なお、その後、シリコンをエッチングして、深さをさらに深くした凹部４１としてもよい。また、トラップ溝形成工程Ｓ１２は、図７（ｄ）よりも後の工程から図９（ａ）までの工程のどこで行ってもよい。
【００５３】
次に、両基板１、２を、上記第１実施形態と同様の要領で、洗浄工程Ｓ７に供し、仮接合工程Ｓ８を行う。この仮接合において、真空中で第１の半導体基板１と第２の半導体基板２を貼り合わせる際の位置合わせは、上述のダイシングソーによりカットした２辺を合わせることにより行う。仮接合工程Ｓ８を行った後、上記同様に熱処理工程Ｓ９を行い、図９（ｃ）に示す様に、両基板１、２を接合する。
【００５４】
熱処理工程Ｓ９の際に、両基板１、２や接合界面に形成される酸化膜（図示せず）からＯ2 、Ｈ2 、Ｈ2 Ｏ等のガスが発生し、それが接合界面を伝わって基準圧力室３に向かうが、基準圧力室３に入る前にトラップ室５１にトラップされるため、基準圧力室３（キャビティ）内に入らない。
次に、上記第１実施形態と同様に、酸化膜除去工程Ｓ１０、ダイヤフラム形成工程Ｓ１１を行い（図９（ｄ））、基準圧力室３を一面側とするダイヤフラム６が形成される。その後、ＨＦ水溶液等により第２の半導体基板２の他面側の酸化膜６０を除去し、通常のＩＣ製造プロセスを用いて、層間絶縁のための絶縁膜９、ピエゾ抵抗素子７、低抵抗領域８、配線層１１等を形成して、図９（ｅ）に示すセンサ３００を得る。
【００５５】
ところで、本実施形態のセンサ３００も、上記第１実施形態のセンサ１００と同様の作用効果を奏する。
なお、上記各実施形態の製造方法を適宜組み合わせれば、基準圧力室の周囲に複数個のトラップ室を持ったセンサを実現できる。また、トラップ室は接合界面から両基板１、２の内部に凹んだ凹部が合わさったものでもよい。
【００５６】
また、上記第１及び第３実施形態の製造方法において、ストッパ部を第２の半導体基板に設けるようにし、第２の半導体基板を研磨する等により薄肉化し、基準圧力室を第２の半導体基板２の一面側とするダイアフラムを作成してもよい。また、ストッパ部を設けず、研磨時間を制御することでダイアフラムを作成してもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体圧力センサの断面図である。
【図２】図１に示す半導体圧力センサの平面図である。
【図３】上記第１実施形態に係る半導体圧力センサの製造工程を示す図である。
【図４】図３に続く製造工程を示す図である。
【図５】本発明の第２実施形態に係る半導体圧力センサの製造工程を示す図である。
【図６】図６に続く製造工程を示す図である。
【図７】本発明の第３実施形態に係る半導体圧力センサの製造工程を示す図である。
【図８】図７に続く製造工程を示す図である。
【図９】図８に続く製造工程を示す図である。
【符号の説明】
１…第１の半導体基板、２…第２の半導体基板、
３…キャビティ（基準圧力室）、４、４０、４１…凹部、
５、５０、５１…トラップ室、６…ダイアフラム、３２…トレンチ部、
３３…酸化膜、３４…多結晶シリコン、６０…熱酸化膜、
Ｓ５、Ｓ５０、Ｓ５１…キャビティ形成工程、Ｓ８…仮接合工程、
Ｓ９…熱処理工程、Ｓ１１…ダイヤフラム形成工程、
Ｓ１２…トラップ溝形成工程、Ｓ４０…ストッパ部及び凹部形成工程。
Claims (3)
- 第１の半導体基板（１）の一面側にキャビティ（３）及び該キャビティの周囲に凹部（４、４０）を形成する工程（Ｓ５、Ｓ４０、Ｓ５０）と、
前記第１の半導体基板の一面側と第２の半導体基板（２）の一面側とを真空中で貼り合わせて接合界面を水素結合で仮接合し、前記キャビティ内を基準圧力室にすると共に前記凹部と前記第２の半導体基板とにより区画された室（５、５０）を形成する仮接合工程（Ｓ８）と、
前記仮接合（Ｓ８）の後に、酸素雰囲気中で熱処理を行うことにより前記第１の半導体基板の一面側と前記第２の半導体基板とを共有結合で接合する熱処理工程（Ｓ９）と、
前記第１の半導体基板又は前記第２の半導体基板の他面側を薄肉化して、前記基準圧力室を一面側とするダイヤフラム（６）を形成する工程（Ｓ１１）と、を有することを特徴とする半導体圧力センサの製造方法。 - 第１の半導体基板（１）の一面側にキャビティ（３）を形成する工程（Ｓ５１）と、
第２の半導体基板（２）の一面に絶縁膜（６０）を形成し、前記第２の半導体基板の一面のうち前記キャビティを覆う領域の周囲に位置する前記絶縁膜の一部を、エッチングして除去し、その部分を凹部（４１）とする工程（Ｓ１２）と、
前記第１の半導体基板の一面側と前記第２の半導体基板の一面側とを真空中で貼り合わせて接合界面を水素結合で仮接合し、前記キャビティ内を基準圧力室にすると共に前記凹部と前記第１の半導体基板とにより区画された室（５１）を形成する仮接合工程（Ｓ８）と、
前記仮接合（Ｓ８）の後に、酸素雰囲気中で熱処理を行うことにより前記第１の半導体基板の一面側と前記第２の半導体基板とを共有結合で接合する熱処理工程（Ｓ９）と、
前記第１の半導体基板又は前記第２の半導体基板の他面側を薄肉化して、前記基準圧力室を一面側とするダイヤフラム（６）を形成する工程（Ｓ１１）と、を有することを特徴とする半導体圧力センサの製造方法。 - 第１の半導体基板（１）の一面側にキャビティ（３）及び該キャビティの周囲に凹部（４０）を形成する工程（Ｓ４０、Ｓ５０）と、
前記第１の半導体基板の一面側と第２の半導体基板（２）の一面側とを貼り合わせて熱処理を行うことにより接合し、前記キャビティ内を基準圧力室にすると共に前記凹部と前記第２の半導体基板とにより区画された室（５０）を形成する工程（Ｓ８、Ｓ９）と、
前記第１の半導体基板又は前記第２の半導体基板の他面側を薄肉化して、前記基準圧力室を一面側とするダイヤフラム（６）を形成する工程（Ｓ１１）と、を有しており、
前記キャビティ及び凹部を形成する工程（Ｓ４０、Ｓ５０）において、前記第１の半導体基板（１）の一面側における前記キャビティの形成領域の周囲に、前記キャビティの深さよりも深いトレンチ（３２）を形成し該トレンチを充填材（３３、３４）で埋めた後、前記第１の半導体基板の一面側から前記充填材の一部をエッチングすることにより前記凹部（４０）を形成し、
前記ダイヤフラムを形成する工程（Ｓ１１）において、前記充填材をストッパとした研磨を行うことにより、前記第１の半導体基板の他面側を薄肉化することを特徴とする半導体圧力センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30751998A JP4161432B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体圧力センサおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30751998A JP4161432B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体圧力センサおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133817A JP2000133817A (ja) | 2000-05-12 |
| JP4161432B2 true JP4161432B2 (ja) | 2008-10-08 |
Family
ID=17970069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30751998A Expired - Fee Related JP4161432B2 (ja) | 1998-10-28 | 1998-10-28 | 半導体圧力センサおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4161432B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016132694A1 (ja) * | 2015-02-16 | 2016-08-25 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2016153780A (ja) * | 2015-02-16 | 2016-08-25 | 株式会社デンソー | 半導体装置の製造方法 |
| DE102016203174A1 (de) | 2015-10-23 | 2017-04-27 | Mitsubishi Electric Corporation | Halbleiter-Drucksensor |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4710147B2 (ja) | 2000-06-13 | 2011-06-29 | 株式会社デンソー | 半導体圧力センサ |
| US6890834B2 (en) | 2001-06-11 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for manufacturing the same |
| CN112041688B (zh) * | 2018-04-24 | 2022-05-24 | 株式会社电装 | 半导体装置的制造方法 |
| JP6897703B2 (ja) * | 2018-04-24 | 2021-07-07 | 株式会社デンソー | 半導体装置の製造方法 |
| JP7080372B1 (ja) | 2021-03-30 | 2022-06-03 | 三菱電機株式会社 | 半導体圧力センサ及び圧力センサ装置 |
| JP7486457B2 (ja) | 2021-04-01 | 2024-05-17 | 三菱電機株式会社 | 半導体圧力センサ及び半導体圧力センサの製造方法 |
-
1998
- 1998-10-28 JP JP30751998A patent/JP4161432B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016132694A1 (ja) * | 2015-02-16 | 2016-08-25 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2016153780A (ja) * | 2015-02-16 | 2016-08-25 | 株式会社デンソー | 半導体装置の製造方法 |
| CN107209078A (zh) * | 2015-02-16 | 2017-09-26 | 株式会社电装 | 半导体装置的制造方法 |
| DE102016203174A1 (de) | 2015-10-23 | 2017-04-27 | Mitsubishi Electric Corporation | Halbleiter-Drucksensor |
| JP2017083187A (ja) * | 2015-10-23 | 2017-05-18 | 三菱電機株式会社 | 半導体圧力センサ |
| US10906800B2 (en) | 2015-10-23 | 2021-02-02 | Mitsubishi Electric Cornoration | Semiconductor pressure sensor |
| DE102016203174B4 (de) | 2015-10-23 | 2024-04-25 | Mitsubishi Electric Corporation | Halbleiter-Drucksensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000133817A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4083841B2 (ja) | 半導体素子のパッケージング方法 | |
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JP3994531B2 (ja) | 半導体圧力センサの製造方法 | |
| JP3506932B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH06349694A (ja) | シリコンと３族−５族半導体材料とを接合する方法 | |
| US20130178008A1 (en) | Method of making semiconductor device | |
| JP4161432B2 (ja) | 半導体圧力センサおよびその製造方法 | |
| JPH118295A (ja) | 半導体装置及びその製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP4258100B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH1174208A (ja) | 半導体基板の製造方法 | |
| JPH05235007A (ja) | 半導体基板の製造方法 | |
| JP4250868B2 (ja) | 半導体圧力センサの製造方法 | |
| JP4214567B2 (ja) | 圧力センサ用半導体基板の製造方法 | |
| JP4250788B2 (ja) | 半導体圧力センサの製造方法 | |
| US20020127822A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR940010492B1 (ko) | 실리콘 용융접합을 이용한 센서용 실리콘 구조 및 그 제조방법 | |
| JP3562230B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JP2997962B2 (ja) | 半導体センサ用単結晶半導体基板の製造方法及び半導体センサ | |
| JP3055508B2 (ja) | 圧力検出器の製造方法 | |
| JP3972442B2 (ja) | 半導体圧力センサの製造方法 | |
| JP4134367B2 (ja) | 半導体圧力センサの製造方法 | |
| JP2000193548A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH0645429A (ja) | 半導体装置の製造方法 | |
| JPH1140820A (ja) | 半導体力学量センサの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |