JP2997962B2 - 半導体センサ用単結晶半導体基板の製造方法及び半導体センサ - Google Patents
半導体センサ用単結晶半導体基板の製造方法及び半導体センサInfo
- Publication number
- JP2997962B2 JP2997962B2 JP22174991A JP22174991A JP2997962B2 JP 2997962 B2 JP2997962 B2 JP 2997962B2 JP 22174991 A JP22174991 A JP 22174991A JP 22174991 A JP22174991 A JP 22174991A JP 2997962 B2 JP2997962 B2 JP 2997962B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- substrate
- layer
- diaphragm
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体微細加工技術、
特にエッチング技術を用いた半導体センサ用単結晶半導
体基板の製造方法及び半導体センサに関する。
特にエッチング技術を用いた半導体センサ用単結晶半導
体基板の製造方法及び半導体センサに関する。
【０００２】
【従来の技術】従来の１枚の単結晶半導体基板から形成
される圧力センサは特開昭６３−３０８３９０号公報で
述べられているように、Ｎ層基板中にＰ+ 層領域を含ん
でおり、サブストレートのＮ層、中間のＰ+ 層、表面の
Ｎ層と３層で構成されていた。
される圧力センサは特開昭６３−３０８３９０号公報で
述べられているように、Ｎ層基板中にＰ+ 層領域を含ん
でおり、サブストレートのＮ層、中間のＰ+ 層、表面の
Ｎ層と３層で構成されていた。
【０００３】
【発明が解決しようとする課題】上記従来の技術は３層
構造となっているため、これを電気化学エッチングする
際、３種類の電極を取らなければならず、製作が非常に
複雑でプロセス工程数も多かった。また、ダイアフラム
の側壁がＰ+ 層であるためエッチングストップできず、
ダイアフラムの大きさがばらつくという問題があった。
構造となっているため、これを電気化学エッチングする
際、３種類の電極を取らなければならず、製作が非常に
複雑でプロセス工程数も多かった。また、ダイアフラム
の側壁がＰ+ 層であるためエッチングストップできず、
ダイアフラムの大きさがばらつくという問題があった。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、空洞領域を有するセンサを一枚のＮ型半導体単結晶
基板から構成し、側壁にＰ層領域を含まないようにした
ものである。また、電気化学エッチング用の電極をＮ層
と後でエッチング除去されるＰ層の２種類としたもので
ある。
に、空洞領域を有するセンサを一枚のＮ型半導体単結晶
基板から構成し、側壁にＰ層領域を含まないようにした
ものである。また、電気化学エッチング用の電極をＮ層
と後でエッチング除去されるＰ層の２種類としたもので
ある。
【０００５】すなわち本発明は、Ｎ型単結晶半導体基板
にＰ型エピタキシャル層を積層する工程と、このエピタ
キシャル層の表面にドーピング用の保護膜を形成する工
程と、この保護膜をほぼダイアフラム形状にパターニン
グし、窓開けして前記保護膜が除去された領域を形成す
る工程と、この上から不純物をドーピングしてＮ型基板
層まで到達せしめ、前記領域をＮ型化してＰ型エピタキ
シャル層の島状部を形成する工程と、前記保護膜を除去
した後、表面からＮ型エピタキシャル層をダイアフラム
の厚さに積層する工程と、を含むことを特徴とする半導
体センサ用単結晶半導体基板の製造方法である。
にＰ型エピタキシャル層を積層する工程と、このエピタ
キシャル層の表面にドーピング用の保護膜を形成する工
程と、この保護膜をほぼダイアフラム形状にパターニン
グし、窓開けして前記保護膜が除去された領域を形成す
る工程と、この上から不純物をドーピングしてＮ型基板
層まで到達せしめ、前記領域をＮ型化してＰ型エピタキ
シャル層の島状部を形成する工程と、前記保護膜を除去
した後、表面からＮ型エピタキシャル層をダイアフラム
の厚さに積層する工程と、を含むことを特徴とする半導
体センサ用単結晶半導体基板の製造方法である。
【０００６】また本発明は、Ｎ型単結晶半導体基板の少
なくとも一方の面にドーピング用の保護膜を形成し、ほ
ぼダイアフラム形状にパターニングし、窓開けして前記
保護膜が除去された領域を形成する工程と、この表面へ
Ｐ型不純物をドーピングしてＰ型領域を形成する工程
と、アニールしてＰ型領域の接合深さをダイアフラムの
厚さよりも深くする工程と、保護膜を除去した後、Ｎ型
不純物をドーピングして表面をＮ型化する工程と、アニ
ールして表面Ｎ型層の厚さをダイアフラム厚さと等しく
する工程とを、含むことを特徴とする半導体センサ用単
結晶半導体基板の製造方法である。
なくとも一方の面にドーピング用の保護膜を形成し、ほ
ぼダイアフラム形状にパターニングし、窓開けして前記
保護膜が除去された領域を形成する工程と、この表面へ
Ｐ型不純物をドーピングしてＰ型領域を形成する工程
と、アニールしてＰ型領域の接合深さをダイアフラムの
厚さよりも深くする工程と、保護膜を除去した後、Ｎ型
不純物をドーピングして表面をＮ型化する工程と、アニ
ールして表面Ｎ型層の厚さをダイアフラム厚さと等しく
する工程とを、含むことを特徴とする半導体センサ用単
結晶半導体基板の製造方法である。
【０００７】また本発明は、対向する少なくとも２つの
電極基板の間にダイアフラムを設けた構造の容量式圧力
センサにおいて、電極基板とダイアフラムが同一の単結
晶基板からなることを特徴とする圧力センサである。
電極基板の間にダイアフラムを設けた構造の容量式圧力
センサにおいて、電極基板とダイアフラムが同一の単結
晶基板からなることを特徴とする圧力センサである。
【０００８】また本発明は、対向する少なくとも２つの
電極基板の間に可動部を設けた構造の加速度センサにお
いて、電極部基板と可動部が同一の単結晶半導体基板か
らなることを特徴とする加速度センサである。
電極基板の間に可動部を設けた構造の加速度センサにお
いて、電極部基板と可動部が同一の単結晶半導体基板か
らなることを特徴とする加速度センサである。
【０００９】
【作用】基板積層構造に対応する３次元構造を一枚のＮ
型単結晶半導体基板から得るため、犠性層エッチングの
手法を用いる。これは、半導体基板の上にエッチングレ
ートの高い層（犠性層）を形成し、この上にさらにエッ
チングレートの低い層を積層して、中間部のエッチング
レートの高い層のみを除去するものである。本発明は犠
性層をＰ型単結晶とし、さらにＮ型単結晶半導体基板中
に埋め込んだ。埋め込まれたＰ層領域に周囲とは異なる
電位を与えることによって選択的にエッチング（電気化
学エッチング）する。この方法によれば、一枚のＮ型単
結晶半導体基板からなる空洞部付きのセンサを製作でき
る。
型単結晶半導体基板から得るため、犠性層エッチングの
手法を用いる。これは、半導体基板の上にエッチングレ
ートの高い層（犠性層）を形成し、この上にさらにエッ
チングレートの低い層を積層して、中間部のエッチング
レートの高い層のみを除去するものである。本発明は犠
性層をＰ型単結晶とし、さらにＮ型単結晶半導体基板中
に埋め込んだ。埋め込まれたＰ層領域に周囲とは異なる
電位を与えることによって選択的にエッチング（電気化
学エッチング）する。この方法によれば、一枚のＮ型単
結晶半導体基板からなる空洞部付きのセンサを製作でき
る。
【００１０】
【実施例】図１に本発明の半導体基板から作られるセン
サの例を示す。これは、シリコン等のＮ型単結晶半導体
基板１にエッチングなどの手段によって空洞部３を形成
した絶対圧型の圧力センサである。センサダイアフラム
２は基板と同一材質（Ｎ型単結晶であり、さらに接着を
おこなわない構造である。また、空洞部３を形成するた
めに開けられたダイアフラム２の小さな孔はポリシリコ
ン、ＣＶＤＳｉＯ2などから成る蓋４によってふさが
れ、閉じられている。さらに、空洞部３の周辺に相当す
るダイアフラム２の表面には応力変化によって抵抗値が
変化するピエゾ抵抗素子５が設けられている。
サの例を示す。これは、シリコン等のＮ型単結晶半導体
基板１にエッチングなどの手段によって空洞部３を形成
した絶対圧型の圧力センサである。センサダイアフラム
２は基板と同一材質（Ｎ型単結晶であり、さらに接着を
おこなわない構造である。また、空洞部３を形成するた
めに開けられたダイアフラム２の小さな孔はポリシリコ
ン、ＣＶＤＳｉＯ2などから成る蓋４によってふさが
れ、閉じられている。さらに、空洞部３の周辺に相当す
るダイアフラム２の表面には応力変化によって抵抗値が
変化するピエゾ抵抗素子５が設けられている。
【００１１】この構造のセンサに圧力が負荷されると、
空洞部３の圧力はほぼ一定となっているためダイアフラ
ム２が変形し、周辺部には大きな応力が働く。このと
き、ピエゾ抵抗素子５の抵抗値が変化するため、これを
検出することによって圧力を測定する原理である。本実
施例は、従来行なわれていたダイアフラムと封止台との
接着が不要となるため、接着後の残留応力がなくなる。
したがって、センサ出力のばらつきが低減でき、歩留ま
りの向上が図れる。さらに、隣接するチップとＰ層が連
結していないため、オーバエッチングによる貫通の心配
がない。
空洞部３の圧力はほぼ一定となっているためダイアフラ
ム２が変形し、周辺部には大きな応力が働く。このと
き、ピエゾ抵抗素子５の抵抗値が変化するため、これを
検出することによって圧力を測定する原理である。本実
施例は、従来行なわれていたダイアフラムと封止台との
接着が不要となるため、接着後の残留応力がなくなる。
したがって、センサ出力のばらつきが低減でき、歩留ま
りの向上が図れる。さらに、隣接するチップとＰ層が連
結していないため、オーバエッチングによる貫通の心配
がない。
【００１２】図２に本発明の半導体基板から作られるセ
ンサの他の例を示す。これは空洞３の一部が外界と通じ
た差圧センサの例である。本図で６は圧力導入口の開口
部である。この実施例も第一の実施例同様、隣接するチ
ップとＰ層が連結していないためオーバーエッチングに
よる貫通はない。さらに、ダイアフラム２と固定台が同
一の基板であり、固定台との接着がないので歩留まりの
向上及び製作工程の削減が図れる。また、エッチング犠
性層を用いないＫＯＨ水溶液などによる異方性エッチン
グと比較すると、基板の内部に空洞３が作れるため、圧
力導入口開口部６の直径Ｂをダイアフラム２の直径Ａよ
りも小さくできる。これによりセンサチップの小型化、
量産化が可能となる。
ンサの他の例を示す。これは空洞３の一部が外界と通じ
た差圧センサの例である。本図で６は圧力導入口の開口
部である。この実施例も第一の実施例同様、隣接するチ
ップとＰ層が連結していないためオーバーエッチングに
よる貫通はない。さらに、ダイアフラム２と固定台が同
一の基板であり、固定台との接着がないので歩留まりの
向上及び製作工程の削減が図れる。また、エッチング犠
性層を用いないＫＯＨ水溶液などによる異方性エッチン
グと比較すると、基板の内部に空洞３が作れるため、圧
力導入口開口部６の直径Ｂをダイアフラム２の直径Ａよ
りも小さくできる。これによりセンサチップの小型化、
量産化が可能となる。
【００１３】本発明の半導体センサの実施例を図３に示
す。これは、一枚の半導体基板から形成された容量式差
圧センサである。この図３（Ａ）及び（Ｂ）の２はダイ
アフラム、６は圧力導入口、１４は中心のダイアフラム
２と上下の電極をアイソレートするための層である。基
板１がＮ層の時、アイソレート層１４はＰ++層などから
なるものである。次に差圧検出原理について説明する。
高圧側、低圧側の気体、或は流体が圧力導入口６を通じ
てダイアフラム２で隔てられた２つの室に入ると、薄い
ダイアフラムは圧力の差（差圧）に応じて撓む。したが
って、２つの室の電気容量が一方は増加する方向へ、も
う一方は減少する方向へ変化するので、この容量差を検
出して差圧を測定する。本実施例によれば、上部電極−
ダイアフラム−下部電極の３層を接着する必要がなく、
一体で形成できるため、ダイアフラムの初期たわみがな
い。この為、特性のばらつきが非常に少ない。また製作
工程も削減できる。
す。これは、一枚の半導体基板から形成された容量式差
圧センサである。この図３（Ａ）及び（Ｂ）の２はダイ
アフラム、６は圧力導入口、１４は中心のダイアフラム
２と上下の電極をアイソレートするための層である。基
板１がＮ層の時、アイソレート層１４はＰ++層などから
なるものである。次に差圧検出原理について説明する。
高圧側、低圧側の気体、或は流体が圧力導入口６を通じ
てダイアフラム２で隔てられた２つの室に入ると、薄い
ダイアフラムは圧力の差（差圧）に応じて撓む。したが
って、２つの室の電気容量が一方は増加する方向へ、も
う一方は減少する方向へ変化するので、この容量差を検
出して差圧を測定する。本実施例によれば、上部電極−
ダイアフラム−下部電極の３層を接着する必要がなく、
一体で形成できるため、ダイアフラムの初期たわみがな
い。この為、特性のばらつきが非常に少ない。また製作
工程も削減できる。
【００１４】本発明の半導体センサの他の実施例を図４
に示す。これは、一枚の半導体基板から形成された容量
式加速度センサである。本図４（Ａ）及び（Ｂ）の７は
可動電極であり、８ａ，８ｂはセンサの固定電極であ
る。また、４は空洞形成のために開けられたエッチング
用孔をふさぐポリシリコン、ＣＶＤＳｉＯ2等でできた
蓋である。原理について簡単に説明する。このセンサに
加速度がかかると、可動電極が上部電極８ａ、あるいは
下部電極８ｂの方向に変位する。これにより可動電極と
上部電極間の電気容量Ｃ1、可動電極と下部電極間の電
気容量Ｃ2の容量差Ｃ1−Ｃ2が変化するので、これを検
出して加速度を測定するものである。これらの構造がす
べて一枚の半導体基板から形成される本実施例は、従来
行なわれていた上部電極−可動電極用基板−下部電極の
３層接着構造と比較し、アセンブリ時のアライメント誤
差や接着時の応力による初期変化が全くなく、特性のそ
ろったチップが得られる。さらに製作工程も削減でき、
コスト低減が図れる。
に示す。これは、一枚の半導体基板から形成された容量
式加速度センサである。本図４（Ａ）及び（Ｂ）の７は
可動電極であり、８ａ，８ｂはセンサの固定電極であ
る。また、４は空洞形成のために開けられたエッチング
用孔をふさぐポリシリコン、ＣＶＤＳｉＯ2等でできた
蓋である。原理について簡単に説明する。このセンサに
加速度がかかると、可動電極が上部電極８ａ、あるいは
下部電極８ｂの方向に変位する。これにより可動電極と
上部電極間の電気容量Ｃ1、可動電極と下部電極間の電
気容量Ｃ2の容量差Ｃ1−Ｃ2が変化するので、これを検
出して加速度を測定するものである。これらの構造がす
べて一枚の半導体基板から形成される本実施例は、従来
行なわれていた上部電極−可動電極用基板−下部電極の
３層接着構造と比較し、アセンブリ時のアライメント誤
差や接着時の応力による初期変化が全くなく、特性のそ
ろったチップが得られる。さらに製作工程も削減でき、
コスト低減が図れる。
【００１５】以上、図３、図４に示したセンサを製作す
る場合、問題となるのが３層の電極取り出しである。図
５に電極取り出しの一例を示す。上部電極８ａでは１５
ａのパッドに直接に連結できる。中央の電極は半導体基
板を一部エッチングし、ダイアフラムと同じ層を露出さ
せたのちパッド１５ｂを形成する。下部電極の場合、予
めスルーホール１６を開けておき、さらにエッチング
し、パッド１５ｃを形成して、下部電極と連結させれば
よい。
る場合、問題となるのが３層の電極取り出しである。図
５に電極取り出しの一例を示す。上部電極８ａでは１５
ａのパッドに直接に連結できる。中央の電極は半導体基
板を一部エッチングし、ダイアフラムと同じ層を露出さ
せたのちパッド１５ｂを形成する。下部電極の場合、予
めスルーホール１６を開けておき、さらにエッチング
し、パッド１５ｃを形成して、下部電極と連結させれば
よい。
【００１６】次に、センサ製作工程の実施例について述
べる。図６（Ａ）〜（Ｄ）にセンサ製作用の単結晶シリ
コン基板を製作する一方法を示す。まず、Ｎ型サブスト
レート１ａ上にＰ型エピチキシャル層１ｂを積層したシ
リコン基板を熱酸化し、酸化膜９を所望のダイアフラム
形状にエッチングしてパターニングする（Ａ）。この上
面からリン、砒素等をイオン打込み、あるいは熱拡散し
て酸化膜が除去された領域１ｃをＮ型化する（Ｂ）。さ
らに表面の酸化膜を除去した後、十分にアニールして先
にＮ型化した領域１ｃをサブストレートと連結させる
（Ｃ）。最後に、Ｎ型のエピタキシャル層を所望のダイ
アフラム厚まで積層してセンサ用の単結晶シリコン基板
を作成できる（Ｄ）。
べる。図６（Ａ）〜（Ｄ）にセンサ製作用の単結晶シリ
コン基板を製作する一方法を示す。まず、Ｎ型サブスト
レート１ａ上にＰ型エピチキシャル層１ｂを積層したシ
リコン基板を熱酸化し、酸化膜９を所望のダイアフラム
形状にエッチングしてパターニングする（Ａ）。この上
面からリン、砒素等をイオン打込み、あるいは熱拡散し
て酸化膜が除去された領域１ｃをＮ型化する（Ｂ）。さ
らに表面の酸化膜を除去した後、十分にアニールして先
にＮ型化した領域１ｃをサブストレートと連結させる
（Ｃ）。最後に、Ｎ型のエピタキシャル層を所望のダイ
アフラム厚まで積層してセンサ用の単結晶シリコン基板
を作成できる（Ｄ）。
【００１７】図７（Ａ）〜（Ｄ）にはセンサ製作用単結
晶シリコン基板を製作する別方法を示す。まず、Ｎ型シ
リコン基板１ａを熱酸化し、所望のダイアフラム領域を
得るように熱酸化膜９をエッチング除去する。この上か
らリン、砒素等の不純物を数百ｅＶの高エネルギーでイ
オン打ち込み、または熱拡散し、Ｐ型領域１ｂを形成す
る（Ａ）。この基板を十分にアニールして拡散深さを深
くし、表面の酸化膜を除去する（Ｂ）。さらに表面から
ボロン、ガリウム等を打ち込み、表面をＮ型化する
（Ｃ）。最後に、表面Ｎ型層が所望のダイアフラム板厚
となるまでをアニールして単結晶シリコン基板を作成す
ることができる（Ｄ）。
晶シリコン基板を製作する別方法を示す。まず、Ｎ型シ
リコン基板１ａを熱酸化し、所望のダイアフラム領域を
得るように熱酸化膜９をエッチング除去する。この上か
らリン、砒素等の不純物を数百ｅＶの高エネルギーでイ
オン打ち込み、または熱拡散し、Ｐ型領域１ｂを形成す
る（Ａ）。この基板を十分にアニールして拡散深さを深
くし、表面の酸化膜を除去する（Ｂ）。さらに表面から
ボロン、ガリウム等を打ち込み、表面をＮ型化する
（Ｃ）。最後に、表面Ｎ型層が所望のダイアフラム板厚
となるまでをアニールして単結晶シリコン基板を作成す
ることができる（Ｄ）。
【００１８】以上のようにして作成された単結晶シリコ
ン基板を用いてセンサを製作する方法を以下に述べる。
図８（Ａ）〜（Ｄ）は絶対圧型の圧力センサの作製法を
示した例である。１ａはＮ型単結晶シリコン基板、１ｂ
はＰ型単結晶領域である。また、１３はシリコンエッチ
ング時の保護膜となるものであり、ＳｉＯ2，ＳｉＮな
どからなる。この基板をＫＯＨ，ＮａＯＨ，ＮＨ4Ｏ
Ｈ，エチレンジアミン等の強アルカリ水溶液に浸し、電
気化学エッチングの手法を用いてエッチングする。ここ
で、電気化学エッチングというのは、シリコン基板の各
層に外部から相異なる電位１０を与え、それぞれのエッ
チングレートをコントロールする方法である。
ン基板を用いてセンサを製作する方法を以下に述べる。
図８（Ａ）〜（Ｄ）は絶対圧型の圧力センサの作製法を
示した例である。１ａはＮ型単結晶シリコン基板、１ｂ
はＰ型単結晶領域である。また、１３はシリコンエッチ
ング時の保護膜となるものであり、ＳｉＯ2，ＳｉＮな
どからなる。この基板をＫＯＨ，ＮａＯＨ，ＮＨ4Ｏ
Ｈ，エチレンジアミン等の強アルカリ水溶液に浸し、電
気化学エッチングの手法を用いてエッチングする。ここ
で、電気化学エッチングというのは、シリコン基板の各
層に外部から相異なる電位１０を与え、それぞれのエッ
チングレートをコントロールする方法である。
【００１９】まず、保護膜１３をパターニングする
（Ａ）。ついで基板を先に述べたエッチング液に浸し、
Ｎ層にエッチングが盛んに進行する電位を与える。エッ
チング溝の最深部１１がＰ層領域に到達したところでＮ
層にはエッチングが停止する電位を、Ｐ層にはエッチン
グが進行する電位を与える（Ｂ）。この電位状態をホー
ルドすることによって、エッチングの進行とともにＰ層
領域のみが空洞化していく（Ｃ）。十分空洞が形成され
たところで基板を取り出し、洗浄、乾燥の後に高真空中
でＳｉＮやＣＶＤ−ＳｉＯ2等の膜付けを行ない、エッ
チング溝１１の孔を埋める。さらにフォトエッチングに
より余分な膜を除去して一枚の単結晶基板からなる絶対
圧型の圧力センサが作製できる（Ｄ）。
（Ａ）。ついで基板を先に述べたエッチング液に浸し、
Ｎ層にエッチングが盛んに進行する電位を与える。エッ
チング溝の最深部１１がＰ層領域に到達したところでＮ
層にはエッチングが停止する電位を、Ｐ層にはエッチン
グが進行する電位を与える（Ｂ）。この電位状態をホー
ルドすることによって、エッチングの進行とともにＰ層
領域のみが空洞化していく（Ｃ）。十分空洞が形成され
たところで基板を取り出し、洗浄、乾燥の後に高真空中
でＳｉＮやＣＶＤ−ＳｉＯ2等の膜付けを行ない、エッ
チング溝１１の孔を埋める。さらにフォトエッチングに
より余分な膜を除去して一枚の単結晶基板からなる絶対
圧型の圧力センサが作製できる（Ｄ）。
【００２０】図９（Ａ）〜（Ｄ）の差圧センサを製作す
る例である。Ｐ型単結晶領域１ｂを含むＮ型単結晶基板
１ａのピエゾゲージとは反対の面にエッチング保護膜１
３を形成し、パターニングする（Ａ）。この基板を先に
述べたアルカリエッチング液に浸し、Ｎ型層にエッチン
グが進行する電位を与える。エッチング底面１１がＰ型
層に達したところでＮ型層にはエッチングが停止する電
位を、Ｐ型層にはエッチングが進行する電位を与える
（Ｂ）。この電位状態を保つことによって、Ｐ層領域が
空洞化する（Ｃ）。完全にＰ型層を除去することにより
差圧センサを作製できる（Ｄ）。
る例である。Ｐ型単結晶領域１ｂを含むＮ型単結晶基板
１ａのピエゾゲージとは反対の面にエッチング保護膜１
３を形成し、パターニングする（Ａ）。この基板を先に
述べたアルカリエッチング液に浸し、Ｎ型層にエッチン
グが進行する電位を与える。エッチング底面１１がＰ型
層に達したところでＮ型層にはエッチングが停止する電
位を、Ｐ型層にはエッチングが進行する電位を与える
（Ｂ）。この電位状態を保つことによって、Ｐ層領域が
空洞化する（Ｃ）。完全にＰ型層を除去することにより
差圧センサを作製できる（Ｄ）。
【００２１】次に電気化学エッチングを行なう際、どの
様に電極を取り出すかについて図１０（Ａ）（Ｂ）に示
す、同図（Ａ）に示すように、基板側の電極１８は基板
に直接Ｎ+ 層を打ち込み、電極パッドを形成すればでき
る。埋め込まれたＰ層側の電極は、一度、表面からＰ層
までエッチングし、Ｐ+ 層１９を打ち込んだ後に電極パ
ッド１７を形成する。この他に、同図（Ｂ）に示すよう
に表面からＰ+ 層１９を拡散して埋め込まれたＰ層と連
結させる方法もある。２０はＮ+ 層を示す。
様に電極を取り出すかについて図１０（Ａ）（Ｂ）に示
す、同図（Ａ）に示すように、基板側の電極１８は基板
に直接Ｎ+ 層を打ち込み、電極パッドを形成すればでき
る。埋め込まれたＰ層側の電極は、一度、表面からＰ層
までエッチングし、Ｐ+ 層１９を打ち込んだ後に電極パ
ッド１７を形成する。この他に、同図（Ｂ）に示すよう
に表面からＰ+ 層１９を拡散して埋め込まれたＰ層と連
結させる方法もある。２０はＮ+ 層を示す。
【００２２】以上、Ｎ型単結晶シリコン基板にＰ型単結
晶領域を埋め込んだタイプの基板に対し、アルカリ水溶
液中で電気化学エッチングを行なう製法を示したが、こ
の他の方法でも同様のセンサ構造を形成できる。例え
ば、高不純物濃度の基板（Ｎ+）に低不純物濃度の単結
晶領域（Ｎ層）を埋め込んだタイプの基板に対し、これ
に５％ＨＦ水溶液等のエッチャントを用いて電気化学エ
ッチングすることにより製作する方法がある。
晶領域を埋め込んだタイプの基板に対し、アルカリ水溶
液中で電気化学エッチングを行なう製法を示したが、こ
の他の方法でも同様のセンサ構造を形成できる。例え
ば、高不純物濃度の基板（Ｎ+）に低不純物濃度の単結
晶領域（Ｎ層）を埋め込んだタイプの基板に対し、これ
に５％ＨＦ水溶液等のエッチャントを用いて電気化学エ
ッチングすることにより製作する方法がある。
【００２３】
【発明の効果】本発明によれば一枚のＮ型単結晶半導体
基板からセンサが製作できるので犠性のばらつきが低減
でき、製作工程数も削減できる。また小型化が図れる。
さらに、単結晶半導体基板であるため強度が高く、ヒス
テリシスや経時変化の小さなセンサを実現できる。
基板からセンサが製作できるので犠性のばらつきが低減
でき、製作工程数も削減できる。また小型化が図れる。
さらに、単結晶半導体基板であるため強度が高く、ヒス
テリシスや経時変化の小さなセンサを実現できる。
【図１】本発明の半導体基板から作られる絶対圧型圧力
センサの断面図である。
センサの断面図である。
【図２】本発明の半導体基板から作られる差圧センサの
断面図である。
断面図である。
【図３】本発明の一実施例を示す容量式差圧センサであ
る。
る。
【図４】本発明の他の実施例を示す加速度センサの断面
図と上面図である。
図と上面図である。
【図５】電極取り出しを示す図である。
【図６】センサ用単結晶半導体基板の製法の例である。
【図７】センサ用単結晶半導体基板の別の製法の例であ
る。
る。
【図８】電気化学エッチングによる絶対圧型圧力センサ
の製法の例である。
の製法の例である。
【図９】電気化学エッチングによる差圧センサの製法の
例である。
例である。
【図１０】エッチング時の電極取り出しを示す図であ
る。
る。
１ 単結晶半導体基板 １ａ 単結晶半導体基板Ｎ層 １ｂ 単結晶半導体基板Ｐ層 ２ ダイアフラム ３ 空洞領域 ４ 穴埋め用蓋 ５ ピエゾ抵抗ゲージ ６ 圧力導入口開口部 ７ 可動電極 ８ａ 上部電極 ８ｂ 下部電極 ９ 不純物ドーピング用保護膜 １０ 外部電源 １１ エッチング溝最深部 １２ 保護膜除去領域 １３ エッチング保護膜 １４ アイソレート層 １５ａ 上部電極パッド １５ｂ 中央電極パッド １５ｃ 下部電極パッド １６ スルーホール １７ Ｐ層電極 １８ Ｎ層電極 １９ Ｐ+ 層 ２０ Ｎ+ 層
フロントページの続き (56)参考文献 特開 昭63−308390（ＪＰ，Ａ) 特開 平２−224374（ＪＰ，Ａ) 特開 昭63−56962（ＪＰ，Ａ) 特開 平２−181472（ＪＰ，Ａ) 特開 平１−136378（ＪＰ，Ａ) 特開 昭64−10141（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/84 G01L 9/04 H01L 21/3063
Claims (4)
- 【請求項１】 Ｎ型単結晶半導体基板にＰ型エピタキシ
ャル層を積層する工程と、このエピタキシャル層の表面
にドーピング用の保護膜を形成する工程と、この保護膜
をほぼダイアフラム形状にパターニングし、窓開けして
前記保護膜が除去された領域を形成する工程と、この上
から不純物をドーピングしてＮ型基板層まで到達せし
め、前記領域をＮ型化してＰ型エピタキシャル層の島状
部を形成する工程と、前記保護膜を除去した後、表面か
らＮ型エピタキシャル層をダイアフラムの厚さに積層す
る工程と、を含むことを特徴とする半導体センサ用単結
晶半導体基板の製造方法。 - 【請求項２】 Ｎ型単結晶半導体基板の少なくとも一方
の面にドーピング用の保護膜を形成し、ほぼダイアフラ
ム形状にパターニングし、窓開けして前記保護膜が除去
された領域を形成する工程と、この表面へＰ型不純物を
ドーピングしてＰ型領域を形成する工程と、アニールし
てＰ型領域の接合深さをダイアフラムの厚さよりも深く
する工程と、保護膜を除去した後、Ｎ型不純物をドーピ
ングして表面をＮ型化する工程と、アニールして表面Ｎ
型層の厚さをダイアフラム厚さと等しくする工程とを、
含むことを特徴とする半導体センサ用単結晶半導体基板
の製造方法。 - 【請求項３】 対向する少なくとも２つの電極基板の間
にダイアフラムを設けた構造の容量式圧力センサにおい
て、電極基板とダイアフラムが同一の単結晶基板からな
ることを特徴とする圧力センサ。 - 【請求項４】 対向する少なくとも２つの電極基板の間
に可動部を設けた構造の加速度センサにおいて、電極部
基板と可動部が同一の単結晶半導体基板からなることを
特徴とする加速度センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22174991A JP2997962B2 (ja) | 1991-09-02 | 1991-09-02 | 半導体センサ用単結晶半導体基板の製造方法及び半導体センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22174991A JP2997962B2 (ja) | 1991-09-02 | 1991-09-02 | 半導体センサ用単結晶半導体基板の製造方法及び半導体センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563209A JPH0563209A (ja) | 1993-03-12 |
| JP2997962B2 true JP2997962B2 (ja) | 2000-01-11 |
Family
ID=16771618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22174991A Expired - Lifetime JP2997962B2 (ja) | 1991-09-02 | 1991-09-02 | 半導体センサ用単結晶半導体基板の製造方法及び半導体センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2997962B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19903380B4 (de) | 1998-02-02 | 2007-10-18 | Denso Corp., Kariya | Halbleitersensoren für eine physikalische Grösse und ihre Herstellungsverfahren |
| JP4238437B2 (ja) | 1999-01-25 | 2009-03-18 | 株式会社デンソー | 半導体力学量センサとその製造方法 |
| JP2007240250A (ja) * | 2006-03-07 | 2007-09-20 | Fujikura Ltd | 圧力センサ、圧力センサパッケージ、圧力センサモジュール、及び電子部品 |
| JP2007248212A (ja) * | 2006-03-15 | 2007-09-27 | Fujikura Ltd | 圧力センサパッケージ及び電子部品 |
-
1991
- 1991-09-02 JP JP22174991A patent/JP2997962B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563209A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107265395B (zh) | 用于制造mems压力传感器的方法和相应的mems压力传感器 | |
| JP3444639B2 (ja) | 一体型圧力変換器の製造方法および装置 | |
| US6445053B1 (en) | Micro-machined absolute pressure sensor | |
| US6417021B1 (en) | Method of fabricating a piezoresistive pressure sensor | |
| US7763487B2 (en) | Integrated differential pressure sensor and manufacturing process thereof | |
| US5242863A (en) | Silicon diaphragm piezoresistive pressure sensor and fabrication method of the same | |
| US5719069A (en) | One-chip integrated sensor process | |
| JP3367113B2 (ja) | 加速度センサ | |
| EP0624900B1 (en) | Method of micro-machining an integrated sensor on the surface of a silicon wafer | |
| EP0506491A2 (en) | An overpressure-protected differential pressure sensor and method of making the same | |
| WO1998015807A1 (en) | Silicon at least 5 micron high acute cavity with channel by oxidizing fusion bonding and stop etching | |
| JPH05190872A (ja) | 半導体圧力センサおよびその製造方法 | |
| US6518084B1 (en) | Method of producing a micromechanical structure for a micro-electromechanical element | |
| EP0890998A1 (en) | Manufacturing method and integrated piezoresistive pressure sensor having a diaphragm of polycristalline semiconductor material | |
| JP2997962B2 (ja) | 半導体センサ用単結晶半導体基板の製造方法及び半導体センサ | |
| US5883420A (en) | Sensor device having a pathway and a sealed cavity | |
| KR100904994B1 (ko) | 압력센서 제조방법 및 그 구조 | |
| US5286341A (en) | Process for producing micro-mechanical structures | |
| JPH0797643B2 (ja) | 圧力変換装置の製造方法 | |
| CN210559358U (zh) | 压力传感器 | |
| JP3055508B2 (ja) | 圧力検出器の製造方法 | |
| JPH03110478A (ja) | 半導体加速度センサの製造方法 | |
| JP3638469B2 (ja) | 半導体加速度センサ | |
| JP4783915B2 (ja) | 半導体力学量センサ | |
| JP2680471B2 (ja) | 半導体圧力センサおよびその製造方法 |