JP2000133817A

JP2000133817A - 半導体圧力センサおよびその製造方法

Info

Publication number: JP2000133817A
Application number: JP10307519A
Authority: JP
Inventors: Atsushige Senda; 厚慈千田; Eiji Kawasaki; 栄嗣川崎; Masakazu Terada; 雅一寺田; Seiichiro Ishio; 誠一郎石王
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1998-10-28
Filing date: 1998-10-28
Publication date: 2000-05-12
Anticipated expiration: 2018-10-28
Also published as: JP4161432B2

Abstract

(57)【要約】【課題】両半導体基板を貼り合わせることで基準圧力
室を形成してなる半導体圧力センサにおいて、両基板を
接合するための熱処理工程の際に接合界面から発生する
ガスによって、基準圧力室内の圧力が不均一となるのを
防止する。【解決手段】半導体圧力センサ１００は、一面側にキ
ャビティ３を形成した第１の半導体基板１に対して、キ
ャビティ３を覆うように第１の半導体基板１の一面に第
２の半導体基板２を貼り合わせ、熱処理を行って接合す
ることにより、キャビティ３と第２の半導体基板２とに
より基準圧力室を形成してなる。さらに、両基板１、２
の接合界面におけるキャビティ３の周囲には、前記熱処
理の際に接合界面から発生するガスをトラップするため
のトラップ室５がキャビティ３を取り囲むように配設さ
れている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体圧力センサ
およびその製造方法に関するものである。

【０００２】

【従来の技術】従来、この種の半導体圧力センサとして
は、例えば、ＳｅｎｓｏｒｓａｎｄＡｃｔｕａｔｏｒ
ｓＡ５６（１９９６）２７３−２７７「Ｇａｓｄｅ
ｖｅｌｏｐｍｅｎｔａｔｉｎｔｅｒｆａｃｅｏｆ
ｄｉｒｅｃｔｌｙｂｏｎｅｄｓｉｌｉｃｏｎｗ
ａｆｅｒｓ：ｉｎｖｅｓｔｉｇａｔｉｏｎｏｎｓｉ
ｌｉｃｏｎ−ｂａｓｅｄｐｒｅｓｓｕｒｅｓｅｎｓ
ｏｒｓ」において発表されたものがある。

【０００３】この発表された半導体圧力センサは、基板
の裏面側（一面側）からウエットエッチングにより、キ
ャビティ及びダイヤフラムを形成し、このキャビティが
形成された基板（第１の半導体基板）とベアウエハ（第
２の半導体基板）とを真空中で貼り合わせ、熱処理を行
って接合することにより、キャビティとベアウエハとに
より基準圧力室を形成してなる。

【０００４】ここで、真空中で貼り合わせした両半導体
基板を熱処理することにより、貼り合わされた両基板の
界面において酸化膜等が形成され、両基板の結合の状態
が水素結合から共有結合に変化し、接合が行われる。

【０００５】

【発明が解決しようとする課題】しかしながら、本発明
者等の検討によれば、上記熱処理工程の際に、両基板や
接合時に界面に形成される酸化膜からＯ₂、Ｈ₂、Ｈ₂
Ｏ等のガスが発生し、それが界面を伝わってキャビティ
内に入り込むため、キャビティ内即ち出来上がったセン
サの基準圧力室内の圧力が不均一となる。

【０００６】そこで、本発明は、両半導体基板を貼り合
わせることで基準圧力室を形成してなる半導体圧力セン
サにおいて、両基板を接合するための熱処理工程の際に
接合界面から発生するガスによって、基準圧力室内の圧
力が不均一となるのを防止することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、一面側にキャビティ
（３）が形成された第１の半導体基板（１）に対して、
キャビティ（３）を覆うように第１の半導体基板（１）
の一面に第２の半導体基板（２）を貼り合わせ、熱処理
を行って接合することにより、キャビティ（３）と第２
の半導体基板（２）とにより基準圧力室を形成してなる
半導体圧力センサにおいて、両基板（１、２）の接合界
面におけるキャビティ（３）の周囲に、熱処理の際に接
合界面から発生するガスをトラップするためのトラップ
室（５、５０、５１）を配設したことを特徴としてい
る。

【０００８】本発明では、接合界面におけるキャビティ
（３）の周囲にトラップ室（５、５０、５１）が配設さ
れているから、熱処理の際に接合界面で発生するガス
は、接合界面に沿ってキャビティ（３）内に入る前にト
ラップ室にトラップされ、キャビティ内に入らない。そ
のため、該ガスによって、出来上がったセンサにおける
基準圧力室内の圧力が不均一となるのを防止することが
でき、所望の圧力に維持され、ばらつきのない圧力とし
た基準圧力室を実現できる。

【０００９】ここで、トラップ室は、接合界面から第１
の半導体基板（１）内部に凹んだ凹部（４、４０）と第
２の半導体基板（２）とにより区画された室からなるト
ラップ室（５、５０）としたり（請求項２の発明）、接
合界面から第２の半導体基板（２）内部に凹んだ凹部
（４１）と第１の半導体基板（１）とにより区画された
室からなるトラップ室（５１）とできる（請求項３の発
明）。

【００１０】また、請求項４記載の発明では、トラップ
室（５、５０、５１）を、キャビティ（３）を取り囲む
ように配設しているから、熱処理の際に接合界面で発生
するガスを効率よくトラップすることができる。また、
請求項５記載の発明では、トラップ室（５、５０、５
１）を、キャビティ（３）に対して対称に配置している
から、キャビティ（３）に対応して位置するダイアフラ
ム（６）にかかる応力を均一にできる。また、トラップ
室はキャビティの周囲に複数個あってもよい。

【００１１】また、請求項６〜請求項８記載の発明は、
両基板を貼り合わせることで基準圧力室を形成してなる
半導体圧力センサの製造方法に係るものである。即ち、
請求項６記載の製造方法では、第１の半導体基板（１）
の一面側にキャビティ（３）及び該キャビティの周囲に
凹部（４、４０）を形成する工程（Ｓ５、、Ｓ４０、Ｓ
５０）と、第１の半導体基板（１）の一面側と第２の半
導体基板（２）の一面側とを貼り合わせて熱処理を行う
ことにより接合し、キャビティ（３）内を基準圧力室に
すると共に凹部（４、４０）と第２の半導体基板（２）
とにより区画された室を形成する工程（Ｓ８、Ｓ９）
と、第１の半導体基板（１）又は第２の半導体基板
（２）の他面側を薄肉化して、基準圧力室を一面側とす
るダイヤフラム（６）を形成する工程（Ｓ１１）と、を
有することを特徴としている。

【００１２】それによって、第１の半導体基板（１）の
一面側にキャビティ（３）及び該キャビティ（３）の周
囲に凹部（４、４０）を形成した後、この一面側と第２
の半導体基板（２）を接合するという簡単な方法で、基
準圧力室及び接合界面におけるキャビティ（３）の周囲
に凹部（４、４０）と第２の半導体基板（２）とにより
区画された室、つまり上記トラップ室（５、５０）を形
成できる。そして、トラップ室（５、５０）に、接合時
の熱処理により発生するガスをトラップでき、出来上が
ったセンサにおける基準圧力室内の圧力が不均一となる
のを防止することができる。

【００１３】また、請求項７記載の製造方法では、上記
のキャビティ及び凹部を形成する工程（Ｓ４０、Ｓ５
０）において、第１の半導体基板（１）の一面側におけ
るキャビティ（３）の形成領域の周囲に、キャビティ
（３）の深さよりも深いトレンチ（３２）を形成し該ト
レンチを充填材（３３、３４）で埋めた後、第１の半導
体基板（１）の一面側から充填材（３３、３４）の一部
をエッチングすることにより凹部（４０）を形成し、上
記のダイヤフラムを形成する工程（Ｓ１１）において、
充填材（３３、３４）をストッパとした研磨を行うこと
により、第１の半導体基板（１）の他面側を薄肉化する
ことを特徴としている。

【００１４】本発明では、請求項６記載の発明の効果に
加えて、ダイヤフラム形成工程に用いられるストッパ部
（１２）を形成する際に、トラップ室形成用の凹部（４
０）も一緒に形成できるから、製造工程の簡略化が図れ
る。ここで、充填材（３３、３４）としては第１の半導
体基板（１）よりも研磨されにくい部材である酸化膜や
酸化膜の上に多結晶シリコンを成膜した構造等を用いる
ことが出来る。

【００１５】また、請求項８記載の製造方法では、第１
の半導体基板（１）の一面側にキャビティ（３）を形成
する工程（Ｓ５１）と、第２の半導体基板（２）の一面
に絶縁膜（６０）を形成し、第２の半導体基板（２）の
一面のうちキャビティ（３）を覆う領域の周囲に位置す
る絶縁膜（６０）の一部を、エッチングして除去し、そ
の部分を凹部（４１）とする工程（Ｓ１２）と、第１の
半導体基板（１）の一面側と第２の半導体基板（２）の
一面側とを貼り合わせて熱処理を行うことにより接合
し、キャビティ（３）内を基準圧力室にすると共に凹部
（４１）と第１の半導体基板（１）とにより区画された
室を形成する接合工程（Ｓ８、Ｓ９）と、第１の半導体
基板（１）又は第２の半導体基板（２）の他面側を薄肉
化して、基準圧力室を一面側とするダイヤフラム（６）
を形成するダイヤフラム形成工程（Ｓ１１）と、を有す
ることを特徴としている。

【００１６】本発明によれば、凹部（４１）と第１の半
導体基板（１）とにより区画された室を形成すること
で、この室をトラップ室（５１）とできる。そして、ト
ラップ室（５１）に、接合時の熱処理により発生するガ
スをトラップでき、出来上がったセンサにおける基準圧
力室内の圧力が不均一となるのを防止することができ
る。

【００１７】なお、上記した括弧内の符号は、後述する
実施形態記載の具体的手段との対応関係を示す一例であ
る。

【００１８】

【発明の実施の形態】（第１実施形態）図１に、本発明
の第１実施形態に係る半導体圧力センサ（以下、単にセ
ンサという）１００の断面図を示し、図２にその平面図
を示す。なお、図１は、図２におけるＡ−Ａ断面を示し
ている。

【００１９】図１において、シリコンで構成された第１
の半導体基板１と第２の半導体基板２が酸化膜２ａを介
して接合され、この酸化膜２ａが両基板１、２の接合界
面を構成する。この酸化膜２ａは後述のように、両基板
１、２の接合時に形成されるものであるが、その接合時
において必ず形成されるものではなく、両基板１、２の
接合界面に存在しない場合もある。

【００２０】第１の半導体基板１には接合界面よりも基
板内部側に凹んだキャビティ３及びが形成されているた
め、第１の半導体基板１と第２の半導体基板２が接合さ
れることによって基準圧力室が形成されている。なお、
第１の半導体基板１と第２の半導体基板２は真空中で接
合されているため、基準圧力室内は真空状態となってい
る。以下、センサ１００におけるキャビティ３を基準圧
力室という。

【００２１】また、第１の半導体基板１には、基準圧力
室３を取り囲むように、第１の半導体基板１の接合界面
よりも基板内部側に凹んだ凹部（トラップ溝）４が形成
されている。そのため、第１の半導体基板１と第２の半
導体基板２が接合されることによって、凹部４と第２の
半導体基板２とにより区画された室であるトラップ室５
が、基準圧力室３を取り囲むように形成されている。

【００２２】このトラップ室５に両半導体基板１、２接
合時の熱処理により発生する脱ガスが入り込むため、基
準圧力室３内が高真空に保たれる。また、このトラップ
室５は基準圧力室３を中心に対称的に配置されており、
ダイアフラム６にかかる応力が不均一にならないように
なっている。本例では、形成されているトラップ室５の
本数は、基準圧力室３の周りに１本であるが、１本以上
でも構わない。両基板１、２の接合面積が大きい場合に
は、脱ガス量が増加するため、トラップ室５の本数を増
やすかトラップ室５の体積を大きくすればよい。

【００２３】基準圧力室３の上は、シリコンの薄肉構造
体であるダイアフラム６となっており、このダイヤフラ
ム６には、圧力検出素子としてのピエゾ抵抗素子（歪み
ゲージ素子）７が４本形成されている。ここで、ピエゾ
抵抗素子７は、図２に示すように、シリコン低抵抗領域
８で相互に接続されて、ホイトンストンブリッジ回路を
形成している。また、基板表面にはシリコン酸化膜等か
らなる絶縁膜９が形成されており、この絶縁膜９に形成
されたコンタクトホール１０を介して、低抵抗領域８
は、Ａｌ等よりなる低抵抗配線層１１に接続されてい
る。

【００２４】また、第１の半導体基板１において、基準
圧力室３及びトラップ室５の周囲には、第２の半導体基
板２との接合界面から基板表面の絶縁膜９に貫通するス
トッパ部１２が、形成されている。このストッパ部１２
は、後述の製造工程において、第１の半導体基板１を研
磨してダイヤフラム６を形成する際のストッパとなるも
ので、第１の半導体基板１を構成するシリコンよりも研
磨されにくい部材（例えば酸化膜、多結晶シリコン等）
を、第１の半導体基板１に形成したトレンチに充填する
ことで構成されている。

【００２５】上記した構成において、ダイアフラム６が
圧力を受けて変形することによって生じる歪みをピエゾ
抵抗素子７が検出する。このピエゾ抵抗素子７からの検
出信号は、低抵抗領域８、低抵抗配線層１１を介して外
部に設けられた信号処理回路に出力される。このことに
よって圧力が検出される。次に、上記したセンサ１００
の製造方法について、図３（ａ）〜（ｆ）及び図４
（ａ）及び（ｂ）に基づいて説明する。なお、図３
（ａ）〜（ｆ）及び図４（ａ）及び（ｂ）は、上記セン
サ１００を製造工程順に示した断面図である。

【００２６】まず、図３（ａ）に示す様に、例えば厚さ
が約６２５μｍのシリコン基板である第１の半導体基板
１を用意する。この第１の半導体基板１の一面に熱酸化
膜３０を成膜する（熱酸化膜形成工程Ｓ１）。この熱酸
化膜３０は、トラップ室用の凹部４、後の研磨（ダイア
フラム形成工程）時のストッパとなるトレンチ部分およ
びキャビティ３を形成する場合のマスクとして用いる。
膜厚は例えば５０００Åとできる。

【００２７】次に、図３（ｂ）に示す様に、第１の半導
体基板１の一面に形成された熱酸化膜３０の所定領域
を、ホトエッチングによりパターニングし、凹部３１を
形成する（凹部形成工程Ｓ２）。そして、図３（ｃ）に
示す様に、ドライエッチングにより、この凹部３１部分
のシリコンをエッチンングし、トレンチ部３２を形成す
る（トレンチ形成工程Ｓ３）。例えば、トレンチ部３２
の深さは第１のシリコン基板１の一面から１５μｍ程度
とできる。

【００２８】次に、図３（ｄ）に示す様に、トレンチ部
３２の側壁に酸化膜３３を形成し、さらに多結晶シリコ
ン（多結晶Ｓｉ）３４によりトレンチ部３２を埋め戻
す。その後、研磨により表面の多結晶シリコンを除去
し、さらにウエットエッチングあるいはドライエッチン
グにより多結晶シリコンをオーバーエッチングする（ス
トッパ部形成工程Ｓ４）。

【００２９】これは、接合時に多結晶シリコンを表面に
残さず、且つ、トレンチ部の多結晶シリコンが表面より
上に飛び出すことを防ぐためである。なお、酸化膜のみ
でトレンチ部３２を埋め戻し、同様に、研磨及びオーバ
ーエッチングを行ってもよい。こうしてストッパ部１２
が形成される。なお、酸化膜３３及び多結晶シリコン３
４が本発明でいう充填材に相当する。

【００３０】次に、図３（ｅ）に示す様に、熱酸化膜３
０をホトエッチングによりパターニングして所定領域に
開口部（凹部）３４を形成した後、熱酸化膜３０をマス
クとし、エッチング液としてＫＯＨ等のアルカリ性溶液
を用いた異方性エッチング（により、第１の半導体基板
１に、キャビティ３及びトラップ室形成用の凹部４を形
成する（キャビティ形成工程Ｓ５）。

【００３１】このキャビティ３は後に基準圧力室とな
り、トレンチ部３２（ストッパ部１２）の深さとキャビ
ティ３の深さとの差が、ダイアフラム６の厚さとなるの
で、このエッチング量の制御は重要である。例えば、厚
さ２．５μｍのダイアフラム６となるようにシリコンを
この段階では１２．５μｍエッチングする。また、この
とき、トラップ室形成用の凹部４の開口幅を２〜３μｍ
にすると、深さが２〜３μｍ程度でエッチングが止まる
ため、マスク１枚でキャビティ３と凹部４の形成が可能
である。

【００３２】続いて、図３（ｆ）に示す様に、表面の熱
酸化膜３０を除去する。具体的には、ＨＦ：ＮＨ₄Ｆ＝
１：１０の溶液を用いてウエットエッチングにより行う
（酸化膜除去工程Ｓ６）。次に、第１のシリコン基板１
と第２のシリコン基板２を洗浄する。洗浄方法は一般的
なＲＣＡ洗浄（ＳＣ−１、希ＨＦ、ＳＣ−２）により行
う。続いて、第１の半導体基板１と第２の半導体基板２
の親水化処理を行う。具体的には、キャロス（Ｈ₂ＳＯ
₄：Ｈ₂Ｏ₂＝４：１）にて、１２０℃、１０分間処理
後、水洗を３０分以上行い、スピンドライヤーで乾燥さ
せる（洗浄工程Ｓ７）。

【００３３】次に、真空チャンバ内に第１の半導体基板
１と第２の半導体基板２を投入し、真空引きを行う。こ
のとき、第１の半導体基板１と第２の半導体基板２は接
触させず、離した状態にするとキャビティ３内部の真空
引きが効率良く行われる。そして、図４（ａ）に示す様
に、真空中で第１の半導体基板１の一面側と第２の半導
体基板２の一面側を貼り合わせ、そのままの状態で両基
板１、２を常温のまま所定の時間（例えば１０分間）保
持する。このとき、両基板１、２の接合界面には、水素
結合が形成され、仮接合される（仮接合工程Ｓ８）。こ
こで歩留り向上のためには加圧することが望ましい。

【００３４】このように、第１の半導体基板１と第２の
半導体基板２を接合することによって、キャビティ３内
が基準圧力室になると共に、凹部４と第２の半導体基板
２とにより区画された室としてのトラップ室５が形成さ
れる。次に、接合強度を高めるために、仮接合した試料
を真空チャンバー内から取り出し、１１５０℃で１時間
の熱処理を行う（熱処理工程Ｓ９）。このとき、酸素雰
囲気中で熱処理を行う。このとき、両基板１、２の接合
界面には、酸化膜２ａが形成され、両基板１、２間は共
有結合によって接合される。また、第１及び第２の半導
体基板１、２の表面（他面）にも酸化膜３５、３６が形
成される。

【００３５】また、この熱処理工程Ｓ９の際には、両基
板１、２や接合界面に形成される酸化膜２ａからＯ₂、
Ｈ₂、Ｈ₂Ｏ等のガスが発生し、それが接合界面を伝わ
って基準圧力室３に向かうが、基準圧力室３に入る前に
トラップ室５にトラップされるため、基準圧力室３（キ
ャビティ）内に入らない。次に、第１の半導体基板１の
表面（他面）の酸化膜３５を除去する。具体的には、研
削やエッチング等により除去できる（酸化膜除去工程Ｓ
１０）。

【００３６】続いて、図４（ｂ）に示す様に、第１の半
導体基板１の表面（他面）を研削および研磨により薄肉
化する。研磨は選択研磨を用い、トレンチ部３２にある
酸化膜３３即ちストッパ部１２でストップするようにな
っているため、特に時間制御は必要ない。このように第
１の半導体基板１を研削もしくは研磨によって薄肉化す
ることにより、基準圧力室３を一面側とするダイヤフラ
ム６が形成される（ダイヤフラム形成工程Ｓ１１）。

【００３７】その後、ＨＦ水溶液等により第２の半導体
基板２の他面側の酸化膜３６を除去し、通常のＩＣ製造
プロセスを用いて、層間絶縁のための絶縁膜９、ピエゾ
抵抗素子７、低抵抗領域８、配線層１１等を形成して、
図１、図２に示すセンサ１００を得る。ところで、本実
施形態のセンサ１００によれば、接合界面における基準
圧力室３の周囲にトラップ室５が配設された構成として
いるから、熱処理工程Ｓ９の際に接合界面で発生するガ
スは、接合界面に沿ってキャビティ３内に入る前にトラ
ップ室５にトラップされ、キャビティ３内に入らない。
そのため、該ガスによって、出来上がったセンサ１００
における基準圧力室３内の圧力が不均一となるのを防止
することができ、所望の圧力に維持され、ばらつきのな
い圧力とした基準圧力室３を実現できる。

【００３８】また、本実施形態のセンサ１００によれ
ば、トラップ室５を、基準圧力室３を取り囲むように且
つ基準圧力室３に対して対称に配設しているから、熱処
理工程Ｓ９の際に接合界面で発生するガスを効率よくト
ラップすることができ、ダイアフラム６にかかる応力を
均一にできる。また、上記した製造方法によれば、キャ
ビティ形成工程Ｓ５において第１の半導体基板１の一面
側にキャビティ３及びトラップ室形成用の凹部４をドラ
イエッチングにより同時に形成できるから効率的であ
る。そして、その後、両基板１、２を接合するだけの簡
単な工程により、基準圧力室３及びトラップ室５を形成
できる。

【００３９】また、上記した製造方法によれば、第１、
第２の半導体基板１、２を貼り合わせる場合に、真空中
で仮接合を行う仮接合工程Ｓ８と、大気圧中で熱処理を
行う熱処理工程Ｓ９に分けているから、貼り合わせ基板
を用いて基準圧力室を真空にした構造の半導体圧力セン
サを容易に製造することができる。（第２実施形態）本第２実施形態に係るセンサ２００の
製造工程を、図５（ａ）〜（ｆ）及び図６（ａ）〜
（ｃ）に基づいて説明する。以下、主として、上記第１
実施形態と異なるところについて述べ、同一部分には図
中同一符号を付し、説明を簡略する。なお、図５及び図
６は、上記センサ２００を製造工程順に示した断面図で
ある。まず、図６（ｃ）に基づいて本実施形態のセンサ
２００の構成を述べる。

【００４０】本センサ２００は、トラップ室形成用の凹
部（トラップ溝）４０が、ストッパ部１２の部分にて、
接合界面よりも第１の半導体基板１の基板内部側に凹ん
だ構成となっていることが上記第１実施形態と異なる。
そして、トラップ室５０は、この凹部４０と第２の半導
体基板２とにより区画される室として構成される。ま
た、上記図２に示す様に、ストッパ部１２は配置されて
いるため、本実施形態におけるトラップ室５０の平面配
置構成は、このストッパ部１２の配置と同様に、基準圧
力室３の周囲に対称に４箇所配置されている。

【００４１】次に、本実施形態のセンサ２００の製造方
法について、図５及び図６に基づいて説明する。まず、
上記第１実施形態と同様に、第１の半導体基板１を用意
し、熱酸化膜形成工程Ｓ１（図５（ａ））、凹部形成工
程Ｓ２（図５（ｂ））、トレンチ形成工程Ｓ３（図５
（ｃ））を行い、第１の半導体基板１の一面に熱酸化膜
３０及びこの熱酸化膜３０上に開口するトレンチ部３２
を形成する。

【００４２】次に、図５（ｄ）に示す様に、ストッパ部
及び凹部形成工程Ｓ４０を行う。具体的には、上記第１
実施形態のストッパ部形成工程Ｓ４の要領にて、トレン
チ部３２を酸化膜３３及び多結晶シリコン３４により埋
め戻す。ここで、本工程Ｓ４０では、トレンチ部３２を
埋めた酸化膜３３あるいは多結晶シリコン３４をオーバ
ーエッチングする際に、そのエッチング深さは、上記第
１実施形態よりも深くする。これは、このオーバーエッ
チングした部分が、トラップ室形成用の凹部４０となる
ためであり、例えば、エッチング量が第１の半導体基板
１の一面から１μｍ以上の深さとなるようにエッチング
する。

【００４３】なお、トレンチ部３２を酸化膜３３のみで
埋め戻した場合には、後のキャビティ形成工程Ｓ５０後
の酸化膜除去工程Ｓ６を行う際に、表面の熱酸化膜３０
の除去と同時にトレンチ部３２の酸化膜３３の一部を除
去し、トラップ室形成用の凹部４０を形成する。次に、
図５（ｅ）に示す様に、キャビティ形成工程Ｓ５０を行
う。本実施形態では、既にストッパ部１２にトラップ室
形成用の凹部４０を形成してあるので、キャビティ３の
み形成する。具体的には、熱酸化膜３０をホトエッチン
グによりパターニングして所定領域に開口部（凹部）３
４を形成した後、熱酸化膜３０をマスクとし、ドライエ
ッチングによりキャビティ３を形成する。また、このエ
ッチングとして、上記第１実施形態と同様に、ウエット
エッチング即ち、エッチング液としてＫＯＨなどのアル
カリ性溶液を用いた異方性エッチングを行い、キャビテ
ィ３を形成してもよい。

【００４４】このキャビティ３は後に基準圧力室とな
り、トレンチ３２の深さとキャビティ３の深さとの差
が、ダイアフラム６の厚さとなるので、このエッチング
量の制御は重要である。例えば、厚さ２．５μｍのダイ
アフラム６となるようにシリコンをこの段階では１２．
５μｍエッチングする。続いて、上記第１実施形態と同
様に、酸化膜除去工程Ｓ６（図５（ｆ））、洗浄工程Ｓ
７、仮接合工程Ｓ８、熱処理工程Ｓ９（図６（ａ））を
行う。熱処理工程Ｓ９の際に、両基板１、２や接合界面
に形成される酸化膜２ａからＯ₂、Ｈ₂、Ｈ₂Ｏ等のガ
スが発生し、それが接合界面を伝わって基準圧力室３に
向かうが、基準圧力室３に入る前にトラップ室５０にト
ラップされるため、基準圧力室３（キャビティ）内に入
らない。

【００４５】次に、上記第１実施形態と同様に、酸化膜
除去工程Ｓ１０、ダイヤフラム形成工程Ｓ１１を行い
（図６（ｂ））、基準圧力室３を一面側とするダイヤフ
ラム６が形成される。その後、ＨＦ水溶液等により酸化
膜３６を除去し、通常のＩＣ製造プロセスを用いて、層
間絶縁のための絶縁膜９、ピエゾ抵抗素子７、低抵抗領
域８、配線層１１等を形成して、図６（ｃ）に示すセン
サ２００を得る。

【００４６】ところで、本実施形態のセンサ２００も、
上記第１実施形態のセンサ１００と同様の作用効果を奏
する。また、本実施形態の製造方法によれば、ダイヤフ
ラム形成工程Ｓ１１に用いられるストッパ部１２を形成
する際に、トラップ室形成用の凹部４０も一緒に形成で
きるから、製造工程の簡略化が図れる。

【００４７】（第３実施形態）本第３実施形態に係るセ
ンサ３００の製造工程を、図７（ａ）〜（ｄ）、図８
（ａ）〜（ｅ）及び図９（ａ）〜（ｅ）に基づいて説明
する。以下、主として、上記第１実施形態と異なるとこ
ろについて述べ、同一部分には図中同一符号を付し、説
明を簡略する。なお、図８及び図９は、上記センサ３０
０を製造工程順に示した断面図である。まず、図９
（ｅ）に基づいて本実施形態のセンサ３００の構成を述
べる。

【００４８】本センサ３００においては、第１の半導体
基板１と第２の半導体基板２が酸化膜（絶縁膜）２ｂを
介して接合されているが、この酸化膜２ｂは後述のよう
に、予め第２の半導体基板２の接合面に形成したもので
あり、第２の半導体基板２の一部として構成されてい
る。よって、第１の半導体基板１と酸化膜２ｂとの界面
が、両基板１、２の接合界面に相当する。

【００４９】トラップ室形成用の凹部（トラップ溝）４
１は、接合界面よりも第２の半導体基板２の基板内部側
に、酸化膜２ｂの厚み分もしくはその厚み以上、凹んだ
構成となっていることが上記両実施形態と異なる。そし
て、トラップ室５１は、この凹部４１と第１の半導体基
板１とにより区画される室として構成される。このトラ
ップ室５１の平面配置構成は、上記図２に示す配置と同
様であり、基準圧力室３を取り囲むように、且つ、基準
圧力室３を中心に対称的に配置されている。

【００５０】次に、本実施形態のセンサ３００の製造方
法について、図７〜図９に基づいて説明する。まず、両
基板１、２の接合時の位置合わせを容易にするため、第
１及び第２の半導体基板１、２の端面をダイシングソー
によりカットする。具体的には、図７に示す様に、最初
に、第１の半導体基板１をオリフラ（オリエンテーショ
ンフラット）Ａ１に対して平行にカットし（図７
（ａ））、つぎに、オリフラＡ１に対して垂直にカット
する（図７（ｂ））。

【００５１】次に、第２の半導体基板２をオリフラＢ１
に対して平行にカットし（図７（ｃ））、次に、第１の
半導体基板１と左右逆の位置において、オリフラＢ１に
対して垂直にカットする（図７（ｄ））。両基板１、２
のカットされた２つの辺を合わせることにより、接合時
の位置合わせを行う。続いて、上記第１実施形態と同様
に、第１の半導体基板１について、熱酸化膜形成工程Ｓ
１（図８（ａ））、凹部形成工程Ｓ２（図８（ｂ））、
トレンチ形成工程Ｓ３（図８（ｃ））、ストッパ部形成
工程Ｓ４（図８（ｄ））を行い、第１の半導体基板１の
一面に熱酸化膜３０及びこの熱酸化膜３０上に開口する
ストッパ部１２を形成する。

【００５２】次に、上記第２実施形態のキャビティ形成
工程Ｓ５０と同様の要領にてキャビティ形成工程Ｓ５１
を行い、キャビティ３を形成し（図８（ｅ））、上記第
１実施形態と同様に、表面の酸化膜３０を除去する（図
９（ａ））。次に、図９（ｂ）に示す様に、第２の半導
体基板２にトラップ室形成用の凹部４１を形成する（ト
ラップ溝形成工程Ｓ１２）。具体的には、第２の半導体
基板２の一面及び他面に熱酸化膜（絶縁膜）６０を形成
し、接合面の酸化膜２ｂとなる一面側の熱酸化膜６０を
エッチング等によりパターニングする。それによって、
熱酸化膜６０の除去された部分が凹部４１を形成する。
なお、その後、シリコンをエッチングして、深さをさら
に深くした凹部４１としてもよい。また、トラップ溝形
成工程Ｓ１２は、図７（ｄ）よりも後の工程から図９
（ａ）までの工程のどこで行ってもよい。

【００５３】次に、両基板１、２を、上記第１実施形態
と同様の要領で、洗浄工程Ｓ７に供し、仮接合工程Ｓ８
を行う。この仮接合において、真空中で第１の半導体基
板１と第２の半導体基板２を貼り合わせる際の位置合わ
せは、上述のダイシングソーによりカットした２辺を合
わせることにより行う。仮接合工程Ｓ８を行った後、上
記同様に熱処理工程Ｓ９を行い、図９（ｃ）に示す様
に、両基板１、２を接合する。

【００５４】熱処理工程Ｓ９の際に、両基板１、２や接
合界面に形成される酸化膜（図示せず）からＯ₂、
Ｈ₂、Ｈ₂Ｏ等のガスが発生し、それが接合界面を伝わ
って基準圧力室３に向かうが、基準圧力室３に入る前に
トラップ室５１にトラップされるため、基準圧力室３
（キャビティ）内に入らない。次に、上記第１実施形態
と同様に、酸化膜除去工程Ｓ１０、ダイヤフラム形成工
程Ｓ１１を行い（図９（ｄ））、基準圧力室３を一面側
とするダイヤフラム６が形成される。その後、ＨＦ水溶
液等により第２の半導体基板２の他面側の酸化膜６０を
除去し、通常のＩＣ製造プロセスを用いて、層間絶縁の
ための絶縁膜９、ピエゾ抵抗素子７、低抵抗領域８、配
線層１１等を形成して、図９（ｅ）に示すセンサ３００
を得る。

【００５５】ところで、本実施形態のセンサ３００も、
上記第１実施形態のセンサ１００と同様の作用効果を奏
する。なお、上記各実施形態の製造方法を適宜組み合わ
せれば、基準圧力室の周囲に複数個のトラップ室を持っ
たセンサを実現できる。また、トラップ室は接合界面か
ら両基板１、２の内部に凹んだ凹部が合わさったもので
もよい。

【００５６】また、上記第１及び第３実施形態の製造方
法において、ストッパ部を第２の半導体基板に設けるよ
うにし、第２の半導体基板を研磨する等により薄肉化
し、基準圧力室を第２の半導体基板２の一面側とするダ
イアフラムを作成してもよい。また、ストッパ部を設け
ず、研磨時間を制御することでダイアフラムを作成して
もよい。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る半導体圧力センサ
の断面図である。

【図２】図１に示す半導体圧力センサの平面図である。

【図３】上記第１実施形態に係る半導体圧力センサの製
造工程を示す図である。

【図４】図３に続く製造工程を示す図である。

【図５】本発明の第２実施形態に係る半導体圧力センサ
の製造工程を示す図である。

【図６】図６に続く製造工程を示す図である。

【図７】本発明の第３実施形態に係る半導体圧力センサ
の製造工程を示す図である。

【図８】図７に続く製造工程を示す図である。

【図９】図８に続く製造工程を示す図である。

【符号の説明】

１…第１の半導体基板、２…第２の半導体基板、３…キ
ャビティ（基準圧力室）、４、４０、４１…凹部、５、
５０、５１…トラップ室、６…ダイアフラム、３２…ト
レンチ部、３３…酸化膜、３４…多結晶シリコン、６０
…熱酸化膜、Ｓ５、Ｓ５０、Ｓ５１…キャビティ形成工
程、Ｓ８…仮接合工程、Ｓ９…熱処理工程、Ｓ１１…ダ
イヤフラム形成工程、Ｓ１２…トラップ溝形成工程、Ｓ
４０…ストッパ部及び凹部形成工程。

フロントページの続き (72)発明者寺田雅一愛知県刈谷市昭和町１丁目１番地株式会社デンソー内 (72)発明者石王誠一郎愛知県刈谷市昭和町１丁目１番地株式会社デンソー内Ｆターム(参考） 2F055 AA40 BB01 CC02 DD05 EE14 FF11 FF43 GG01 GG15 4M112 AA01 BA01 CA16 DA03 DA04 DA05 DA18 EA04 EA06 FA11

Claims

【特許請求の範囲】

【請求項１】一面側にキャビティ（３）を形成した第
１の半導体基板（１）に対して、前記キャビティを覆う
ように前記第１の半導体基板の前記一面に第２の半導体
基板（２）を貼り合わせ、熱処理を行って接合すること
により、前記キャビティと前記第２の半導体基板とによ
り基準圧力室を形成してなる半導体圧力センサにおい
て、前記両半導体基板の接合界面における前記キャビティの
周囲には、前記熱処理の際に前記接合界面から発生する
ガスをトラップするためのトラップ室（５、５０、５
１）が配設されていることを特徴とする半導体圧力セン
サ。
【請求項２】前記トラップ室（５、５０）は、前記接
合界面から前記第１の半導体基板（１）内部に凹んだ凹
部（４、４０）と前記第２の半導体基板（２）とにより
区画された室であることを特徴とする請求項１に記載の
半導体圧力センサ。
【請求項３】前記トラップ室（５１）は、前記接合界
面から前記第２の半導体基板（２）内部に凹んだ凹部
（４１）と前記第１の半導体基板（１）とにより区画さ
れた室であることを特徴とする請求項１に記載の半導体
圧力センサ。
【請求項４】前記トラップ室（５、５０、５１）は、
前記キャビティ（３）を取り囲むように配設されている
ことを特徴とする請求項１ないし３のいずれか１つに記
載の半導体圧力センサ。
【請求項５】トラップ室（５、５０、５１）は、前記
キャビティ（３）に対して対称に配設されていることを
特徴とする請求項１ないし４のいずれか１つに記載の半
導体圧力センサ。
【請求項６】第１の半導体基板（１）の一面側にキャ
ビティ（３）及び該キャビティの周囲に凹部（４、４
０）を形成する工程（Ｓ５、Ｓ４０、Ｓ５０）と、前記第１の半導体基板の一面側と第２の半導体基板
（２）の一面側とを貼り合わせて熱処理を行うことによ
り接合し、前記キャビティ内を基準圧力室にすると共に
前記凹部と前記第２の半導体基板とにより区画された室
（５、５０）を形成する工程（Ｓ８、Ｓ９）と、前記第１の半導体基板又は前記第２の半導体基板の他面
側を薄肉化して、前記基準圧力室を一面側とするダイヤ
フラム（６）を形成する工程（Ｓ１１）と、を有するこ
とを特徴とする半導体圧力センサの製造方法。
【請求項７】前記キャビティ及び凹部を形成する工程
（Ｓ４０、Ｓ５０）において、前記第１の半導体基板
（１）の一面側における前記キャビティの形成領域の周
囲に、前記キャビティの深さよりも深いトレンチ（３
２）を形成し該トレンチを充填材（３３、３４）で埋め
た後、前記第１の半導体基板の一面側から前記充填材の
一部をエッチングすることにより前記凹部（４０）を形
成し、前記ダイヤフラムを形成する工程（Ｓ１１）において、
前記充填材をストッパとした研磨を行うことにより、前
記第１の半導体基板の他面側を薄肉化することを特徴と
する請求項６に記載の半導体圧力センサの製造方法。
【請求項８】第１の半導体基板（１）の一面側にキャ
ビティ（３）を形成する工程（Ｓ５１）と、第２の半導体基板（２）の一面に絶縁膜（６０）を形成
し、前記第２の半導体基板の一面のうち前記キャビティ
を覆う領域の周囲に位置する前記絶縁膜の一部を、エッ
チングして除去し、その部分を凹部（４１）とする工程
（Ｓ１２）と、前記第１の半導体基板の一面側と前記第２の半導体基板
の一面側とを貼り合わせて熱処理を行うことにより接合
し、前記キャビティ内を基準圧力室にすると共に前記凹
部と前記第１の半導体基板とにより区画された室（５
１）を形成する工程（Ｓ８、Ｓ９）と、前記第１の半導体基板又は前記第２の半導体基板の他面
側を薄肉化して、前記基準圧力室を一面側とするダイヤ
フラム（６）を形成する工程（Ｓ１１）と、を有するこ
とを特徴とする半導体圧力センサの製造方法。