CN102234098B - 微机电结构的制造方法 - Google Patents

Abstract

本发明在此揭露一种微机电结构的制造方法，其包括以下步骤：(1)形成电路层于第一基板的上表面，电路层包括微机电结构以及释放特征结构；(2)形成抗蚀刻层于电路层上，抗蚀刻层不覆盖释放特征结构；(3)通过湿蚀刻制程移除释放特征结构，以露出第一基板；(4)非等向性蚀刻露出的第一基板的一部分；(5)配置第二基板于电路层上方；(6)形成一孔洞于该第一基板的该下表面；(7)填充一高分子材料于该孔洞中；以及(8)释放该微机电结构。

Description

微机电结构的制造方法

技术领域

本发明是有关于一种微机械结构的制造方法，且特别是有关于一种微机电结构的制造方法。

背景技术

随着半导体制程技术的进步，已推动微机电系统(MEMS)的蓬勃发展。在传统微机械系统的制造方法中，主动组件制程与微机电制程是分开进行，在分别完成主动组件电路与微机电结构后，再将两者整合在同一基材上而完成微机电系统。上述的制造方法又称为“System In Package”(SIP)。

另一种已知的制程方式是在形成主动组件电路中诸如金属氧化物半导体组件(MOS)及双载子接面晶体管(BJT)等半导体组件后，进行形成微机电结构的制程，然后再进行主动组件电路的金属化制程而完成晶圆层级(wafer level)的微机电系统。随后将晶圆切割成芯片(Die)，最后再进行芯片的封装。在微机电结构的制造过程中，通常采用诸如反应性离子蚀刻(RIE)的等离子蚀刻方式来形成微机电结构中可移动的构件或部分。但是，以上述方式所形成的微机电结构的轮廓(profile)并不理想，且使用反应性离子蚀刻所需的设备昂贵。此外，在形成微机电结构之后，进行芯片封装之前，环境中的微粒或污染物可能掉落至微机电结构中，而使微机电结构无法运作。因此，目前亟需一种新的微机电结构的制造方法，期能改善上述问题。

发明内容

本发明的一目的是提供一种微机电结构的制造方法，以能降低微机电结构的制造成本，且形成良好的微机电结构轮廓。

本发明的一目的是提供一种微机电结构的制造方法，以能在晶圆层级完成封装。

根据本发明一实施方式，该方法包括以下步骤：形成一电路层于一第一基板的一上表面，其中该电路层包括至少一微机电结构以及至少一释放特征结构，该释放特征结构由至少一金属材料所制成，其中该释放特征结构围绕该微机电结构的周边的一部分，且贯穿该电路层；形成一抗蚀刻层于该电路层上，其中该抗蚀刻层不覆盖该释放特征结构；通过湿蚀刻制程移除该释放特征结构，以露出该第一基板；非等向性蚀刻该第一基板的上表面的一部分；配置一第二基板于该电路层上方；以及移除该第一基板的一下表面的一部分，以释放该微机电结构。

根据本发明另一实施方式，一种微机电结构的制造方法包括以下步骤：形成一电路层于一第一基板的一上表面，其中该电路层包括至少一微机电结构、至少一释放特征结构以及至少一连接垫，该微机电结构具有一贯穿该电路层的释放特征结构，且该释放特征结构由至少一金属材料所制成；形成一抗蚀刻层于该电路层，其中该抗蚀刻层不覆盖该释放特征结构；通过湿蚀刻制程移除该释放特征结构，以露出该第一基板；非等向性蚀刻该第一基板的上表面的一部分；配置一第二基板该电路层上方；研磨该第一基板的一下表面，以减少该第一基板的厚度；形成一孔洞于该第一基板的该下表面，以露出位于该连接垫下方的该电路层；填充一高分子材料于该孔洞中；以及移除该第一基材的位于该微机电结构下方的一部分，以释放该微机电结构。

本发明的微机电结构的制造方法，能降低微机电结构的制造成本，且形成良好的微机电结构轮廓。并且，能在晶圆层级完成封装。

附图说明

图1是绘示本发明一实施例的微机电结构的上视图；

图2是绘示本发明一实施方式的微机电结构的制造方法的流程图；

图3A至图3H是绘示本发明一实施方式的制造方法中各制程阶段的剖面示意图；

图4是绘示本发明另一实施方式的制造流程图；

图5A至图5C是绘示图4的制造流程中各制程阶段的剖面示意图。

【主要组件符号说明】

100微机电加速度侦测器

110微机电结构

112中心部

114弹性支撑件

116凸出物

120半导体电路

130连接垫

140基材

142凹槽

144凸出物

201，202，203，204，205，206，207，208，209步骤

300微机电结构

310第一基板

312上表面

314凹陷部

316下表面

320电路层

322微机电结构

323介电材料

324释放特征结构

326连接垫

328介电材料层

330互补式金属氧化物半导体结构

340抗蚀刻层

350第二基板

352黏着层

401，402，403，404步骤

500微机电结构

510孔洞

512侧壁

514下表面

520高分子材料

530第三基板

532下表面

540连接孔

550导电层

560连接凸块

d间隙

θ夹角

具体实施方式

请参照图1，其为本发明一实施例的微机电结构的上视图。微机电结构可应用在例如加速度侦测器(accelerometer)或陀螺仪(gyroscpoe)等的微机电惯性感测装置。图1是绘示一微机电加速度侦测器，但本发明所揭露的制造方法可适用在其它的微机电装置中，并不限于微机电加速度侦测器。

如图1所示，微机电加速度侦测器100主要包括可动的微机电结构110、半导体电路120以及多个连接垫130。半导体电路120大致配置在可动的微机电结构110的外围。连接垫130通常可配置在半导体电路120的外围。

微机电结构110可容置在基材140的凹槽142中，且微机电结构包括中心部112、至少一弹性支撑件114以及至少一凸出物116。弹性支撑件114连接中心部112与基材140，且使中心部112呈现可移动状态。凸出物116由中心部112向外延伸，且与基材延伸出的另一凸出物144形成一电容。

半导体电路120电性连接凸出物144及凸出物116，以测量两凸出物116、144之间的电容值，并将所测量的电容信号转变为一电压信号。半导体电路120可包括一互补式金属氧化物半导体装置，且半导体电路电性连接连接垫130。

在操作时，当微机电加速度侦测器100受到一加速度时，凸出物142144与凸出物116之间的距离产生变化，使其间的电容值发生变化。半导体电路120测量上述电容值或电容值的变化量，而得以估算微机电加速度侦测器100所受到的加速度。

上述微机电加速度侦测器100仅为示范性例子，以易于了解本发明的内容以及下文将揭露的制造方法，本发明并不限于制造微机电加速度侦测器。此外，上述各组件以及各组件之间的连接关系及相对关系，仅为说明的目的，不应被解释为本发明的限制。

图2是绘示本发明一实施方式的微机电结构的制造方法的流程图。图3A至图3H是绘示本发明一实施方式的制造方法中各制程阶段的剖面示意图，其大致为图1中的线段3-3’的剖面示意图。以下将以图1中微机电结构为例，详细揭露本发明一实施方式的微机电结构的制造方法。本发明以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其它的实施例，而无须进一步的记载或说明。

进行步骤201，形成具有一微机电结构及一释放特征结构的电路层于第一基板上。请参照图3A，在第一基板310的上表面312上形成电路层320。电路层320包括微机电结构322、释放特征结构324以及介电材料层328。释放特征结构324由金属材料所制成。释放特征结构324围绕微机电结构322的周边的一部分，且释放特征结构324贯穿电路层320。在一实施例中，释放特征结构324在后续的制程中，将形成图1中的凹槽142的一部分。在一实施例中，第一基板310可例如为硅晶圆。

在一实施例中，形成电路层320的步骤包含形成一互补式金属氧化物半导体(CMOS)结构330。在已知的CMOS结构330的标准制程中，可包括4道的金属化制程以及2道的多晶硅化制程(2P4M制程)，亦可包括5道的金属化制程以及1道的多晶硅化制程(5P1M制程)。因此，在一实施例中，在形成CMOS结构330的过程中，通过适当设计的光掩膜，同时形成释放特征结构324。以上仅以CMOS为举例说明，并非用以限制本发明，其它例如BiCMOS结构或类似结构亦可适用于本发明。此外，本发明亦不限于2P4M制程或5P1M制程，其它的制程方式亦可适用于本发明。例如，在形成CMOS结构的通孔时，可同时移除介电层中预设为释放特征结构324位置的介电材料。然后，在形成CMOS结构的金属层时，可同时填充金属材料至上述预设位置。因此，可以在形成CMOS结构330时，逐步形成释放特征结构324。在另一实施例中，形成金属氧化物半导体结构330的金属层为铝，而填充在金属氧化物半导体结构330中通孔的金属为钨。因此，可形成由铝及钨所构成的释放特征结构324。在又一实施例中，在电路层320包括连接垫326。连接垫326为金属所制成，且电性连接CMOS结构330。

在一实施例中，在形成CMOS结构330的过程中，同时形成微机电结构322。请参照图1，微机电结构322可包括中心部112、弹性支撑件114、以及凸出物116。由基材140延伸出的凸出物144也可在形成金属氧化物半导体结构330的过程中同时形成，其它诸如微机电结构中的电性金属接线也可以在形成金属氧化物半导体结构330的过程中形成。因此，中心部112、弹性支撑件114、凸出物116以及凸出物144可包括与金属氧化物半导体结构330相同的金属层(例如铝及/或钨)。凸出物144中的金属层电性连接半导体电路120。凸出物116中的金属层可经由中心部112内的金属层电性连接至弹性支撑件114内的金属层，然后在连接至半导体电路120。因此，在凸出物144与凸出物116之间形成电容。在另一实施例中，如图3A所示，微机电结构322包括与金属氧化物半导体结构330相同的介电材料323(例如氧化硅及/或氮化硅)，且介电材料323位在微机电结构322的外侧表面。介电材料323的厚度可为约0.1微米至约3微米，例如为约1微米、2微米或3微米。

在步骤202中，形成抗蚀刻层于电路层上。如图3A所示，抗蚀刻层340形成于电路层320上方，但抗蚀刻层340不覆盖释放特征结构324。换言之，释放特征结构324是暴露于外在环境，以便进行后续步骤。在一实施例中，抗蚀刻层可为例如氧化硅层或氮化硅层，或抗蚀刻层可为包含氧化硅及氮化硅的多层结构。抗蚀刻层可利用已知的化学气相沉积技术或其它的技术形成。在一实施例中，抗蚀刻层340可覆盖连接垫326，如图3A所示。虽然上述说明是以步骤202叙述形成抗蚀刻层于电路层上，但在某些实施方式中，可以在步骤201中形成抗蚀刻层。

在步骤203中，通过湿蚀刻制程移除释放特征结构，以露出第一基板。如图3B所示，通过湿蚀刻制程将图3A中的释放特征结构324移除，并露出第一基板310。移除释放特征结构324后，微机电结构322可与电路层320的其它部分间形成一间隙d。在一实施例中，间隙d的宽度为约1微米至约4微米，例如可为2微米或3微米。在步骤203中，所采用的蚀刻剂对于金属材料与氧化物材料(或氮化物)具有高的蚀刻选择比，例如高于15∶1或高于20∶1，例如可为约30∶1或更高。因此，在移除释放特征结构324时，可以得到较佳的侧壁轮廓。在一实施例中，释放特征结构324为铝及钨所构成，抗蚀刻层340为氧化硅层。湿蚀刻制程使用一包含硫酸以及过氧化氢的蚀刻剂。在一特定实施例中，硫酸与过氧化氢的重量比为约2∶1，在蚀刻释放特征结构324的金属材料时，可以得到满意的侧壁轮廓。在一实施例中，移除释放特征结构324后，可形成如图1绘示的凹槽142。

在已知的技术中，通常采用反应性离子蚀刻(reactive ion etching，RIE)移除电路层中的介电材料(诸如氧化硅或氮化硅)，以形成图1绘示的凹槽142。但是使用反应性离子蚀刻，所形成的蚀刻侧壁轮廓并不理想。而且，反应性离子蚀刻所需得设备昂贵。但是若采用一般的湿蚀刻制程，直接蚀刻电路层中的介电材料，因湿蚀刻本质上为等向性蚀刻，很难得到理想的蚀刻侧壁轮廓。因此，根据本发明一实施例，是在所欲移除的区域中预先填入金属材料，形成释放特征结构324。然后再利用湿蚀刻将释放特征结构324移除。通过使用具有高蚀刻选择比的蚀刻剂，可以达到更佳的蚀刻侧壁轮廓(相较于反应离子蚀刻)。再者，释放特征结构324可在形成电路层320的同时形成，无须额外制程。所以，本发明具有低制程成本的优点，且能达到更佳的蚀刻轮廓。

在步骤204中，非等向性蚀刻露出的第一基板的一部分。如图3C所示，通过非等向性蚀刻移除在步骤203中露出的第一基板310的一部分。在一实施例中，非等向性蚀刻包括一深式反应离子蚀刻(Deep Ion reactive Etching，DRIE)步骤。在另一实施例中，非等向性蚀刻第一基板的一部分的步骤包括一反应离子蚀刻步骤以及一深式反应离子蚀刻步骤。在另一实施例中，非等向性蚀刻第一基板310的步骤包括形成一凹陷部314于第一基板310中，且凹陷部314的深度为约10微米至约60微米，例如为约20微米、30微米、40微米或50微米。在又一实施例中，凹陷部314可形成如图1绘示的凹槽142的一部分。在非等向性蚀刻过程中，抗蚀刻层340(例如氧化硅或氮化硅等)可保护其下的金属层(例如连接垫326及电路层320中的金属层)，避免在非等向性蚀刻过程中破坏金属层应有的电性。

在步骤203的移除释放特征结构324后，在某些情况下，所露出的第一基板310的上表面(即间隙d的位置)可能形成氧化物，例如氧化硅。因此，在进行步骤204之前，可非必要性地进行一RIE制程，以移除间隙d中的第一基板310表面上的氧化物，之后再进行深式反应离子蚀刻。在步骤205中，配置一第二基板于电路层上方。如图3D所示，在电路层320上方配置第二基板350。第二基板350可覆盖在微机电结构322的上方，以保护微机电结构322，并避免微粒掉落至凹陷部314。在一实施例中，第二基板350可例如为玻璃基板或一硅基材，玻璃基板或硅基材的厚度为约50微米至约500微米，例如为100微米、200、300微米或400微米。在另一实施例中，第二基板350与抗蚀刻层340之间配置粘着层352，用以固定第二基板350。

206在步骤205之后，可非必要性地进行步骤206。在步骤206中，研磨第一基板310的下表面316，以减少第一基板310的厚度，如图3E所示。例如第一基板310研磨后的厚度可为约50微米至微米300微米。

在步骤207中，形成一孔洞510于第一基板310的下表面，以露出位于连接垫326下方的电路层320，如图3F所示。在第一基板310形成孔洞510的方法可为干蚀刻法、湿蚀刻法、机械钻孔或激光钻孔。在一实施例中，孔洞510具有一倾斜的侧壁512。侧壁512与电路层320的下表面514形成一大于90度的夹角θ，例如可为约100度、110度、120度、140度或150度。

在步骤208中，填充一高分子材料于孔洞中，如图示3G。高分子材料520填充于孔洞510中。在一实施例中，高分子材料520可为环氧树脂(epoxy)。在另一实施例中，所填充的高分子材料520表面与第一基板310的下表面316大致齐平。

在步骤209中，移除第一基板的一下表面的一部分，以释放微机电结构。在本揭露中，“释放微机电结构”是指使微机电结构产生具有可相对移动的构造或部件。在一实施例中，利用非等向性蚀刻移除第一基板310的下表面316的一部分，以“释放微机电结构”，如图3H所示。在另一实施例中，通过DRIE制程移除位于凹陷部314及微机电结构322下方的第一基板310的一部分，使微机电结构322能相对于第一基板310、介电材料328或第二基板350产生位移。在另一实施例中，微机电结构322通过如图1所示的弹性支撑件114而连接于电路层320的其它部分。因此，当微机电结构322受外力时，可产生微小的相对位移。

在其它实施方式中，在完成步骤201至步骤209后，可接续进行步骤401至步骤404。请参见图4，其绘示在完成步骤201至步骤209之后的制造流程图。图5A至图5C是绘示上述步骤401至步骤404中各制程阶段的剖面示意图。

在步骤401中，配置一第三基板530于第一基板310下方，如图5A所示。在一实施例中，第三基板530可与第二基板350为相同材料，例如硅基材或玻璃基板。第二基板350及第三基板530形成一包围微机电结构322的封闭空间。因此，第二基板350及第三基板530可保护微机电结构322免于受损及防止微粒进入，而确保微机电结构322正常运作。

在步骤402中，由第三基板530的一侧形成连接孔540，如图5B所示。接孔540大致位于填充高分子材料520之处，且贯穿第三基板530、高分子材料520以及电路层320而露出连接垫326。形成连接孔540的方法可为机械钻孔或激光钻孔等。在一实施例中，连接垫326电性连接互补式金属氧化物半导体结构330。在另一实施例中，连接垫326电性连接微机电结构322。

步骤403中，形成导电层550于连接孔540中，如图5C所示。导电层550与连接垫326相连接，用以输入或输出电子信号进入电路层320中的电路系统。可利用一般已知的溅镀制程形成导电层550，导电层550的材料可例如为铜、铝、银或钨。在一实施例中，导电层550由连接孔540延伸至第三基板530的下表面532。

步骤404中，形成连接凸块560于导电层550上。请再参见图5C，在一实施例中，连接凸块560形成在位于第三基板530上的导电层550，因此电子信号可经由连接凸块560输入或输出微机电结构500。可使用任何已知的方法形成连接凸块560，例如网印制程或布植锡球方式等。微机电结构500可经由连接凸块560连接至其它外部电路(未绘示)。完成步骤404，即完成晶圆层级的微机电结构封装。

虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (10)

1.一种微机电结构的制造方法，其特征在于，包括：

(a)形成一电路层于一第一基板的一上表面，其中该电路层包括一微机电结构、一释放特征结构以及一连接垫，该释放特征结构贯穿该电路层，且该释放特征结构由一金属材料所制成；

(b)形成一抗蚀刻层于该电路层，其中该抗蚀刻层不覆盖该释放特征结构；

(c)通过湿蚀刻制程移除该释放特征结构，以露出该第一基板；

(d)非等向性蚀刻该第一基板的上表面的一部分；

(e)配置一第二基板于该电路层上方；

(f)形成一孔洞于该第一基板的一下表面，以露出位于该连接垫下方的该电路层；

(g)填充一高分子材料于该孔洞中；以及

(h)移除该第一基材的位于该微机电结构下方的一部分，以释放该微机电结构。

2.根据权利要求1所述的微机电结构的制造方法，其特征在于，该形成电路层的步骤包括形成一互补式金属氧化物半导体结构。

3.根据权利要求2所述的微机电结构的制造方法，其特征在于，该释放特征结构是在形成该互补式金属氧化物半导体结构时形成。

4.根据权利要求1所述的微机电结构的制造方法，其特征在于，该形成抗蚀刻层的步骤包括形成一氧化物层。

5.根据权利要求1所述的微机电结构的制造方法，其特征在于，该湿蚀刻制程包括应用一包含硫酸以及过氧化氢的蚀刻剂。

6.根据权利要求1所述的微机电结构的制造方法，其特征在于，该非等向性蚀刻第一基板的一部分的步骤包括一深式反应离子蚀刻步骤。

7.根据权利要求6所述的微机电结构的制造方法，其特征在于，该非等向性蚀刻第一基板的一部分的步骤包括形成一凹陷部于该第一基板，且该凹陷部的深度为10μm至60μm。

8.根据权利要求1所述的微机电结构的制造方法，其特征在于，该第二基板为一玻璃基板或一硅基材，且该玻璃基板或该硅基材的厚度为50μm至500μm。

9.根据权利要求1所述的微机电结构的制造方法，其特征在于，在步骤(e)之后，且在步骤(f)之前，还包括：

研磨该第一基板的下表面，以减少该第一基板的厚度。

10.根据权利要求1所述的微机电结构的制造方法，其特征在于，该非等向性蚀刻第一基板的一部分的步骤包括一反应离子蚀刻步骤以及一深式反应离子蚀刻步骤。

Images