JPS6182447A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6182447A
JPS6182447A JP59204519A JP20451984A JPS6182447A JP S6182447 A JPS6182447 A JP S6182447A JP 59204519 A JP59204519 A JP 59204519A JP 20451984 A JP20451984 A JP 20451984A JP S6182447 A JPS6182447 A JP S6182447A
Authority
JP
Japan
Prior art keywords
semiconductor device
lid
plug
hole
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59204519A
Other languages
English (en)
Inventor
Ryuichi Otani
大谷　龍一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59204519A priority Critical patent/JPS6182447A/ja
Publication of JPS6182447A publication Critical patent/JPS6182447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は半導体装置に関するもので、特に真空環境にお
いて使用されるものである。
〔発明の技術的背景〕
半導体装置の中心は宇宙衛星等に搭載され、真空環境で
動作するものがある。このような半導体装置としては従
来、パッケージ内に窒素、アルゴン等の不活性気体を充
填し、気密封止をしたものが用いられている。このよう
な気密封止型のパッケージとしてはチップ搭載用のパッ
ドと端子引出し線をメタライズしたセラミック基板上に
チップをダイボンディングし、外部リードをボンディン
グし、シールされた蓋体と基板どの間に封止気体を封入
したセラミックパッケージが良く知られている。
〔背景技術の問題点〕
しかしながら、このような半導体装置においては、宇宙
空間のよ−うに高温に暉される環境においては信頼性が
十分でない。寸なわち、封入された窒素、アルゴン等の
気体はかなり純度の高いものが使用されているが、水分
や塩素、ナトリウム等の反応性に富むイオンが含まれて
いる。このため高温環境においてはこれらが半導体素子
上の配線の断線等の劣化を招き信頼性を低下させるとい
う問題がある。
（発明の目的） 本発明は上記問題に鑑みてなされたもので高温となる真
空環境において信頼性の高い半導体装置を提供すること
を目的とづる。
〔発明の概要〕
上記目的達成のため本発明においては基体上に半導体チ
ップを接′着し、リード接続を行った後蓋体を載Ｃてシ
ールして成る半導体装置において、前記蓋体の一部に、
前記基体と前記蓋体により形成される空間と外部とを連
通ずる孔部を設けたことを特徴としており、また、他の
本発明においては、基体上に半導体チップを接着し、リ
ード接続を行った後蓋体を載せてシールして成る半導体
装置において、前記蓋体の一部に、前記基体と前記蓋体
により形成される空間と外部とを連通ずる孔部を設け、
前記空間内に不活性気体を充填し、高温真空雰囲気中で
変形あるいは飛散する材料で形成された栓体により前記
孔部を閉塞して成るようにしており、真空・の宇宙空間
に到達した差異に半導体チップの周囲を真空雰囲気にす
ることができるため封入ガスに含まれる不純物イオンに
よる悪影響をなくすことができるものである。
〔発明の実施例〕
以下、添（１図面を参照しながら本発明の実施例のいく
つかを説明する。
第１図は本発明にかかる半導体装置の一実施例の外観を
示す斜視図、第２図はその蓋体５に設けられた孔部５ａ
の中心を通りリード配列方向に直角な平面で切断した様
子を示す断面図である。これによれば、セラミック製の
ベース１の内部に半導体チップ２が接着固定され、この
半導体チップ２上の電極とこれに対応するリード３間は
ワイヤ４によって所定の配線が行われ、蓋体５が搭載さ
れてガラス等の封止材６により気密封止が行われている
。
蓋体５の一部には円形の孔部５ａが設けられており、こ
の孔部５ａは蓋体５　ｄ５よびベース７の間に形成され
た空間７と外部とを連通している。
このような構造の半導体装置では、宇宙衛星に搭載され
て宇宙空間に達したときは、半導体装量内部の空間は宇
宙と同じ真空状態になり、半導体チップは有害なイオン
を含むガスに曝されることはない。
第３図および第４図は他の本発明の一実施例を示ずもの
で、第３図はｌＡ祝図、第４図は器体１５に設けられた
孔部１５ａの中心を通りリードに平行な平面で切断した
様子を示す断面図である。これによれば、丸ピンリード
１３がベース１１の底面から４出された構成とはなって
いるが、第１図および第２図の場合と同様にベース１１
の内部に半導体チップ１２が接着固定され、この半導体
チップ１２上の電極とこれに対応するリード１３間はワ
イＡ７１４によって配線され、蓋体１５が搭載されてガ
ラス等の封止材１６により気密封止がされている。リー
ド１３はベース１１を垂直に貫通し、ガラス等の封止材
１６により封止固定されている。蓋体１５の一部には正
方形の孔部１５ａが設けられており、この孔部１５ａは
蓋体５およびベース１の間に形成された空間１７と外部
とを連通しているが、この孔部１５ａの上には栓体１８
が気密固着されている。このためベース１と蓋体５間の
空間は密閉状態となっており、窒素等の不活性気体が略
大気圧に封入される。栓体１８はパッケージ内外の圧力
差が小さいとぎは変化せず、この圧力差が大きくなった
とぎは破壊する脆性の高い膜状体であり、例えばマイカ
板等を使用することができる。
このような構成では、宇宙空間に達したときは真空雰囲
気中でパッケージ内外の圧力差のため栓体が破壊し、パ
ッケージ内の不活性気体が排出され、これと共に有害な
ガスも排出されて半導体チップの周囲は真空となるため
、信頼性が著しく向上する。
このような栓体としてきは宇宙空間の真空中で容易に破
壊するものとして昇華し易い材料あるいは熱サイクルで
破壊し易い材料で形成することができる。
また、宇宙空間では真空となると共に高温にさらされる
ことになるから、この高温により変形する材料、例えば
ウッド合金などの低融点金属、低融点樹脂、あるいはこ
の熱により孔部を形成するように変形する形状記憶合金
等で形成することができる。
以上の実施例においてはセラミックパッケージを想定し
たが、密封構造が採用されるパッケージであれば金属パ
ッケージを始めとする各種パッケージに適用することが
でき、またリードの導出方法も問わない。
また、蓋体の一部に形成される孔部の形状は実施例のよ
うな円形や正方形に限ることなく、あらゆる形状を採用
することができ、またその個数も任意に選択することが
できる。
〔発明の効果〕
以上のように、本発明によれば、パッケージを構成する
器体の一部にパッケージ内と外部とを連通ずる孔部を設
けており、またパッケージ内に不活性気体を封入し、Ｉ
￥ｉｉ温真空雰囲気中で変形あるいは飛散する材料で形
成された栓体で孔部を■１塞するようにしているので、
宇宙空間のような真空雰囲気中ではパッケージ内が直接
真空になり、パッケージ内に有害なイオンが残留しない
ため、簡単な構成で半導体装置の信頼性を著しく向上さ
ぜることができる。特に栓体で孔部を閉塞して成る本発
明では地上における保管においても信頼度の低下を招か
ないという利点がある。
【図面の簡単な説明】
第１図は本発明にかかる半導体一実施例の外観を示す斜
視図、第２図はその断面図、第３図は他の本発明にかか
る半導体装置の一実施例の外観を示り斜視図、第４図は
その断面図である。 １．１１・・・ベース、２，１２・・・半導体チップ、
３．１３・・・リード、４．１４・・・ワイヤ、５．１
５・・・蓋体、５ａ、１５ａ・・・孔部、６．１６・・
・封止材、７，１７・・・空間、１８・・・栓体。 出願人代理人　　猪　　股　　　　清 ５１　凹　　　　　　６２　図 ５３　囚　　　　　　５４２

Claims (1)

  1. 【特許請求の範囲】 １、基体上に半導体チップを接着し、リード接続を行っ
    た後蓋体を載せてシールして成る半導体装置において、 前記蓋体の一部に、前記基体と前記五体により形成され
    る空間と外部とを連通する孔部を設けたことを特徴とす
    る半導体装置。 ２、基体上に半導体チップを接着し、リード接続を行つ
    た後蓋体を載せてシールして成る半導体装置において、 前記蓋体の一部に、前記基体と前記蓋体により形成され
    る空間と外部とを連通する孔部を設け、前記空間内に不
    活性気体を充填し、高温真空雰囲気中で変形あるいは飛
    散する材料で形成された栓体により前記孔部を閉塞して
    成る半導体装置。 ３、栓体が不活性気体の圧力と外部の真空との圧力差に
    より破壊される膜状体である特許請求の範囲第２項記載
    の半導体装置。 ４、栓体が真空中で昇華し易い材料で形成された特許請
    求の範囲第２項記載の半導体装置。 ５、栓体が低融点金属により形成された特許請求の範囲
    第２項記載の半導体装置。 ６、栓体が低融点樹脂により形成された特許請求の範囲
    第２項記載の半導体装置。 ７、栓体が加熱により孔部を形成するように変形する形
    状記憶合金により形成された特許請求の範囲第２項記載
    の半導体装置。
JP59204519A 1984-09-29 1984-09-29 半導体装置 Pending JPS6182447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59204519A JPS6182447A (ja) 1984-09-29 1984-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59204519A JPS6182447A (ja) 1984-09-29 1984-09-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS6182447A true JPS6182447A (ja) 1986-04-26

Family

ID=16491873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59204519A Pending JPS6182447A (ja) 1984-09-29 1984-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS6182447A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000038231A1 (en) * 1998-12-22 2000-06-29 Silicon Bandwidth, Inc. Open-cavity semiconductor die package
US6569710B1 (en) * 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
JP2017506819A (ja) * 2014-01-21 2017-03-09 アーベーベー・テクノロジー・アーゲー 電力半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6569710B1 (en) * 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
WO2000038231A1 (en) * 1998-12-22 2000-06-29 Silicon Bandwidth, Inc. Open-cavity semiconductor die package
US6307258B1 (en) 1998-12-22 2001-10-23 Silicon Bandwidth, Inc. Open-cavity semiconductor die package
US6475832B2 (en) 1998-12-22 2002-11-05 Silicon Bandwidth, Inc. Open-cavity semiconductor die package
US6709891B2 (en) 1998-12-22 2004-03-23 Silicon Bandwidth Inc. Open-cavity semiconductor die package
JP2017506819A (ja) * 2014-01-21 2017-03-09 アーベーベー・テクノロジー・アーゲー 電力半導体装置

Similar Documents

Publication Publication Date Title
JP3303146B2 (ja) 半導体ウエハ・レベル・パッケージ
US6621158B2 (en) Package for sealing an integrated circuit die
US7508064B2 (en) Package for sealing an integrated circuit die
EP1333502B1 (en) Surface-mount package for an optical sensing device
US6465280B1 (en) In-situ cap and method of fabricating same for an integrated circuit device
JPH0119528B2 (ja)
JPS6031102B2 (ja) 集積回路パツケージおよびその製作方法
JPH02174144A (ja) 半導体装置用パッケージ
US5334874A (en) Electronic device package
US5942796A (en) Package structure for high-power surface-mounted electronic devices
JPH06268107A (ja) 半導体デバイスパッケージ
JPS6182447A (ja) 半導体装置
JPH11126865A (ja) 半導体素子および製造方法
JPS58110069A (ja) 集積回路に電気的接続を与える装置及び方法
JPS5998540A (ja) 半導体装置
JPS60165742A (ja) 半導体装置
JPS62264648A (ja) 半導体装置の製造方法
JPS6056297B2 (ja) 集積回路素子の気密実装構造
JP3051225B2 (ja) 集積回路用パッケージ
JPH04145648A (ja) 半導体装置及び半導体チップのパッケージング方法
JPH07202055A (ja) 半導体装置及びその製造方法
JPS62217643A (ja) 混成集積回路素子収納用パツケ−ジ
JPH01171251A (ja) ピングリッドアレーパッケージ
JP2591614Y2 (ja) 気密端子
JPS62217642A (ja) 混成集積回路素子収納用パツケ−ジ