KR102574417B1 - 박막형 패키지 - Google Patents

박막형 패키지 Download PDF

Info

Publication number
KR102574417B1
KR102574417B1 KR1020180133452A KR20180133452A KR102574417B1 KR 102574417 B1 KR102574417 B1 KR 102574417B1 KR 1020180133452 A KR1020180133452 A KR 1020180133452A KR 20180133452 A KR20180133452 A KR 20180133452A KR 102574417 B1 KR102574417 B1 KR 102574417B1
Authority
KR
South Korea
Prior art keywords
cap
substrate
barrier rib
external connection
connection electrode
Prior art date
Application number
KR1020180133452A
Other languages
English (en)
Other versions
KR20200050630A (ko
Inventor
박승욱
이재창
정재현
나성훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180133452A priority Critical patent/KR102574417B1/ko
Priority to US16/430,696 priority patent/US10903816B2/en
Priority to CN201910897379.3A priority patent/CN111137837A/zh
Publication of KR20200050630A publication Critical patent/KR20200050630A/ko
Application granted granted Critical
Publication of KR102574417B1 publication Critical patent/KR102574417B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0051—Packages or encapsulation for reducing stress inside of the package structure between the package lid and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/0004—Impedance-matching networks
    • H03H9/0014—Impedance-matching networks using bulk acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/125—Driving means, e.g. electrodes, coils
    • H03H9/13—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials
    • H03H9/132—Driving means, e.g. electrodes, coils for networks consisting of piezoelectric or electrostrictive materials characterized by a particular shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

배선층을 구비하는 기판과, 상기 기판의 일면에 배치되는 MEMS 소자부와, 상기 MEMS 소자부를 감싸도록 상기 기판 상에 배치되며 폴리머 재질로 이루어지는 격벽과, 상기 기판 및 상기 격벽과 함께 캐비티를 형성하는 캡 및 상기 배선층에 연결되는 외부 연결 전극을 포함하며, 상기 외부 연결 전극은 상기 기판, 상기 격벽 및 상기 캡 중 적어도 하나에 구비되는 경사면에 배치되는 경사부를 구비하는 박막형 패키지가 개시된다.

Description

박막형 패키지{Package of thin film type}
본 발명은 박막형 패키지에 관한 것이다.
최근 개발되고 있는 박막 필름 패키지(Thin Film Package)가 웨이퍼 레벨 패키지(WLP, Wafer Level Package)를 대체하고 있으며, 필터 장치 시장에서 기술적 우위를 차지할 수 있는 기술로 인정받고 있다. 그리고, 박막 필름 패키지(Thin Film Package)를 이용하여 박형화 및 소형화를 구현상면서 제조비용의 측면에서도 경쟁력을 갖추기 위한 노력이 가속화되고 있다.
미국 등록특허공보 제8704424호
박형화 및 소형화를 구현할 수 있으며 제조비용을 절감시킬 수 있는 박막형 패키지가 제공된다.
본 발명의 일 실시예에 따른 배선층을 구비하는 기판과, 상기 기판의 일면에 배치되는 MEMS 소자부와, 상기 MEMS 소자부를 감싸도록 상기 기판 상에 배치되며 폴리머 재질로 이루어지는 격벽과, 상기 기판 및 상기 격벽과 함께 캐비티를 형성하는 캡 및 상기 배선층에 연결되는 외부 연결 전극을 포함하며, 상기 외부 연결 전극은 상기 기판, 상기 격벽 및 상기 캡 중 적어도 하나에 구비되는 경사면에 배치되는 경사부를 구비할 수 있다.
박형화 및 소형화를 구현할 수 있으며 제조비용을 절감시킬 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 5는 본 발명의 제5 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 6은 본 발명의 제6 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 7은 본 발명의 제7 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 8은 본 발명의 제8 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 9는 본 발명의 제9 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 10은 본 발명의 제10 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 11은 본 발명의 제11 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 12는 본 발명의 제12 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 1을 참조상면, 본 발명의 제1 실시예에 따른 박막형 패키지(100)는 일예로서, 기판(110), 격벽(120), 캡(130) 및 외부 연결 전극(140)을 포함하여 구성될 수 있다.
기판(110)은 실리콘 기판일 수 있다. 예를 들어, 기판(110)으로는 실리콘 웨이퍼가 이용되거나, SOI(Silicon On Insulator) 타입의 기판이 이용될 수 있다. 일예로서, 기판(110)에는 배선층(112)이 구비되며, 배선층(112)은 외부 연결 전극(140)에 연결된다.
한편, 기판(110)에는 MEMS 소자부(105)가 구비될 수 있다. 또한, MEMS 소자부(105)는 격벽(120)의 내측에 배치되며, 일예로서 BAW(Bulk Acoustic Wave) 공진기, SAW(Surface Acoustic Wave) 공진기, 가속도 센서, 각속도 센서 등일 수 있다.
그리고, 배선층(112)은 상기한 MEMS 소자부(105)에 구비되는 전극에 연결될 수 있다.
격벽(120)은 기판(110)의 가장자리에 배치되며, 기판(110)과 캡(130) 사이에 캐비티(C)를 형성하는 역할을 수행한다. 다시 말해, 격벽(120)은 기판(110)과 캡(130)의 중앙부를 소정 간격으로 이격 배치되도록 하는 역할을 수행한다. 한편, 격벽(120)은 폴리머(Polymer) 재질로 이루어질 수 있다. 그리고, 격벽(120)의 일측면에는 경사면(122)이 형성된다. 또한, 경사면(122)의 경사각은 예각으로 이루어질 수 있다. 그리고, 격벽(120)에는 후술할 제1 캡(132)의 가장자리가 안착되는 홈(124)이 형성될 수 있다.
캡(130)은 기판(110) 및 격벽(120)과 함께 캐비티(C)를 형성한다. 또한, 캡(130)은 캐비티(C)를 덮도록 배치되는 제1 캡(132)과, 제1 캡(132)을 덮도록 배치되는 제2 캡(134)을 구비할 수 있다.
한편, 제1 캡(132)은 금속 재질 또는 폴리머 재질로 이루어질 수 있다. 그리고, 제1 캡(132)의 가장자리는 격벽(120)의 홈(124)에 안착 설치될 수 있다. 또한, 제2 캡(134)은 폴리머 재질로 이루어질 수 있다. 한편, 제2 캡(134)과 격벽(120) 사이에는 페시베이션층(102)이 형성될 수 있다. 그리고, 페시베이션층(102)은 허메틱 씰(Hermetic seal)을 형성하는 역할을 수행할 수 있다. 다만, 페시베이션층(102)은 생략 가능한 구성일 수 있다.
또한, 제2 캡(134)은 상기한 격벽(120)의 경사면(122)을 덮도록 형성된다. 이에 따라, 제2 캡(130)에도 경사면(134a)이 형성될 수 있다. 이와 같이, 제2 캡(134)이 격벽(120)을 덮도록 형성되므로 허메틱(Hermetic) 씰의 신뢰성을 향상시킬 수 있다.
외부 연결 전극(140)은 제2 캡(134)의 상면의 일부 및 경사면(134a)에 형성될 수 있으며, 기판(110)의 배선층(112)에 연결될 수 있다. 즉, 외부 연결 전극(140)에는 경사부(142)가 구비될 수 있으며, 경사부(142)의 경사각은 예각일 수 있다.
이와 같이, 외부 연결 전극(140)이 제2 캡(134)의 경사면(134a)에 형성되는 경사부(142)가 구비되므로, 외부 연결 전극(140)에 가해지는 스트레스를 감소시킬 수 있다. 이에 따라, 외부 연결 전극(140)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
이에 대하여 보다 자세하게 살펴보면, 종래에는 외부 연결 전극(140)이 수직하게 배치되는 측벽을 가지는 계단 형상으로 형성됨으로써, 외부 연결 전극(140) 중 격벽(120)의 측벽에 배치되는 부분에서 스트레스를 받게 되어 외부 연결 전극(140)이 깨지거나 공정 중 불량 발생율이 높은 문제가 있었다.
하지만, 외부 연결 전극(140)의 경사부(142)가 제2 캡(134)의 경사면(134a)에 형성되므로 스트레스를 적게 받을 수 있으며, 외부 연결 전극(140)의 형성 공정(일예로서, 도금 및 증착 공정)이 용이하게 수행될 수 있다. 결국, 외부 전극 연결(140)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있는 것이다.
그리고, 외부 연결 전극(140)은 몰리브덴(molybdenum : Mo)과 같은 전도성 재질 또는 이의 합금을 이용하여 형성될 수 있다. 다만, 이에 한정되지 않으며, 외부 연결 전극(140)은 루테늄(ruthenium : Ru), 텅스텐(tungsten : W), 이리듐(Iridiym : Ir), 플래티늄(Platinium : Pt), 구리(Copper : Cu), 티타늄(Titanium : Ti), 탄탈(Tantalum : Ta), 니켈(Nickel : Ni) , 크롬(Chromium : Cr) 등과 같은 전도성 재질 또는 이의 합금으로 이루어질 수 있다.
일예로서, 외부 연결 전극(140)은 박막 필름으로 이루어질 수 있다.
또한, 외부 연결 전극(140)에는 솔더볼(150)이 형성될 수 있다. 솔더볼(150)은 캡(130)의 하부에 배치될 수 있다.
상기한 바와 같이, 외부 연결 전극(140)에 경사부(142)를 구비하므로, 외부 연결 전극(140)에 가해지는 스트레스를 감소시킬 수 있다. 이에 따라, 외부 연결 전극(140)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
또한, 제2 캡(134)이 격벽(120)의 측면을 덮도록 형성되므로, 허메틱(Hermetic) 씰의 신뢰성을 향상시킬 수 있다.
도 2는 본 발명의 제2 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 2를 참조상면, 본 발명의 제2 실시예에 따른 박막형 패키지(200)는 일예로서, 기판(110), 격벽(120), 캡(230) 및 외부 연결 전극(140)을 포함하여 구성될 수 있다.
한편, 기판(110), 격벽(120) 및 외부 연결 전극(140)은 상기에서 설명한 기판(110), 격벽(120) 및 외부 연결 전극(140)과 실질적으로 동일하므로 여기서는 자세한 설명은 생략하고 상기한 설명에 갈음하기로 한다.
캡(230)은 기판(110) 및 격벽(120)과 함께 캐비티(C)를 형성한다. 또한, 캡(230)은 캐비티(C)를 덮도록 배치되는 제1 캡(232)과, 제1 캡(232)을 덮도록 배치되는 제2 캡(234)을 구비할 수 있다. 한편, 제1 캡(232)은 금속 재질 또는 폴리머 재질로 이루어질 수 있다. 그리고, 제1 캡(232)의 가장자리는 격벽(120)의 상면에 지지될 수 있다. 또한, 제2 캡(234)은 폴리머 재질로 이루어질 수 있다. 한편, 제2 캡(234)과 격벽(220) 사이에는 페시베이션층(102)이 형성될 수 있다. 그리고, 페시베이션층(102)은 허메틱 씰(Hermetic seal)을 형성하는 역할을 수행할 수 있다. 다만, 페시베이션층(102)은 생략 가능한 구성일 수 있다.
또한, 제2 캡(234)은 상기한 격벽(120)의 경사면(122)을 덮도록 형성된다. 이에 따라, 제2 캡(230)에도 경사면(234a)이 형성될 수 있다. 이와 같이, 제2 캡(234)이 격벽(120)을 덮도록 형성되므로 허메틱(Hermetic) 씰의 신뢰성을 향상시킬 수 있다.
도 3은 본 발명의 제3 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 3을 참조상면, 본 발명의 제3 실시예에 따른 박막형 패키지(300)는 일예로서, 기판(110), 격벽(320), 캡(330) 및 외부 연결 전극(340)을 포함하여 구성될 수 있다.
한편, 기판(110)은 상기에서 설명한 기판(110)과 실질적으로 동일하므로 여기서는 자세한 설명은 생략하고 상기한 설명에 갈음하기로 한다.
격벽(320)은 기판(110)의 가장자리에 배치되며, 기판(110)과 캡(330) 사이에 캐비티(C)를 형성하는 역할을 수행한다. 다시 말해, 격벽(320)은 기판(110)과 캡(330)의 중앙부를 소정 간격으로 이격 배치되도록 하는 역할을 수행한다. 한편, 격벽(320)은 폴리머(Polymer) 재질로 이루어질 수 있다. 그리고, 격벽(320)의 일측면에는 경사면(322)이 형성된다. 또한, 경사면(322)의 경사각은 예각으로 이루어질 수 있다. 그리고, 격벽(320)에는 후술할 제1 캡(332)의 가장자리가 안착되는 홈(324)이 형성될 수 있다.
캡(330)은 기판(110) 및 격벽(320)과 함께 캐비티(C)를 형성한다. 또한, 캡(330)은 캐비티(C)를 덮도록 배치되는 제1 캡(332)과, 제1 캡(332)을 덮도록 배치되며 격벽(320)의 상부에 배치되는 제2 캡(334)을 구비할 수 있다. 한편, 제1 캡(332)은 금속 재질 또는 폴리머 재질로 이루어질 수 있따. 그리고, 제1 캡(332)의 가장자리는 격벽(320)의 홈(324)에 안착될 수 있다. 또한, 제2 캡(234)은 폴리머 재질로 이루어질 수 있다.
그리고, 제2 캡(334)의 가장자리가 격벽(320)의 상면에 배치된다. 그리고, 제2 캡(334)에도 경사면(334a)이 형성될 수 있다. 또한, 제2 캡(334)에 구비되는 경사면(334a)의 경사각도 예각으로 이루어질 수 있다.
외부 연결 전극(340)은 기판(110)의 배선층(112)에 연결되며, 격벽(320)과 캡(330)의 일부를 덮도록 형성된다. 일예로서, 외부 연결 전극(340)은 제2 캡(334)의 상면에 형성되는 제1 수평부(341)와, 제2 캡(334)의 경사면(334a)에 형성되는 제1 경사부(342)과, 격벽(320)의 상면에 형성되는 제2 수평부(343)와, 격벽(320)의 경사면(322)에 형성되는 제2 경사부(344) 및 기판(110)의 배선층(112)에 연결되는 연결부(345)를 구비할 수 있다. 즉, 외부 연결 전극(340)에는 경사지게 형성되는 제1,2 경사부(342,344)가 구비될 수 있다. 그리고, 제1,2 경사부(342,344)의 경사각도 예각일 수 있다.
이에 따라, 외부 연결 전극(340)에 가해지는 스트레스를 감소시킬 수 있다. 따라서, 외부 연결 전극(340)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
그리고, 외부 연결 전극(340)은 몰리브덴(molybdenum : Mo)과 같은 전도성 재질 또는 이의 합금을 이용하여 형성될 수 있다. 다만, 이에 한정되지 않으며, 외부 연결 전극(340)은 루테늄(ruthenium : Ru), 텅스텐(tungsten : W), 이리듐(Iridiym : Ir), 플래티늄(Platinium : Pt), 구리(Copper : Cu), 티타늄(Titanium : Ti), 탄탈(Tantalum : Ta), 니켈(Nickel : Ni) , 크롬(Chromium : Cr) 등과 같은 전도성 재질 또는 이의 합금으로 이루어질 수 있다.
일예로서, 외부 연결 전극(340)은 박막 필름으로 이루어질 수 있다.
또한, 외부 연결 전극(340)에는 솔더볼(350)이 형성될 수 있다. 솔더볼(350)은 제1 수평부(341)에 형성될 수 있다.
상기한 바와 같이, 외부 연결 전극(340)의 제1,2 경사부(342,344)가 격벽(320)의 경사면(332)와 캡(330)의 경사면(332)에 형성되므로 외부 연결 전극(340)에 가해지는 스트레스를 감소시킬 수 있다. 이에 따라, 외부 연결 전극(340)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
도 4는 본 발명의 제4 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 4를 참조상면, 본 발명의 제4 실시예에 따른 박막형 패키지(400)는 일예로서, 기판(110), 격벽(420), 캡(430) 및 외부 연결 전극(440)을 포함하여 구성될 수 있다.
한편, 기판(110)은 상기에서 설명한 기판(110)과 실질적으로 동일하므로 여기서는 자세한 설명은 생략하고 상기한 설명에 갈음하기로 한다.
격벽(420)은 기판(110)의 가장자리에 배치되며, 기판(110)과 캡(430) 사이에 캐비티(C)를 형성하는 역할을 수행한다. 다시 말해, 격벽(420)은 기판(110)과 캡(430)의 중앙부를 소정 간격으로 이격 배치되도록 하는 역할을 수행한다. 한편, 격벽(420)은 폴리머(Polymer) 재질로 이루어질 수 있다. 그리고, 격벽(420)의 일측면에는 경사면(422)이 형성된다. 또한, 경사면(422)의 경사각은 예각으로 이루어질 수 있다. 그리고, 격벽(420)에는 후술할 제1 캡(432)의 가장자리가 안착되는 홈(424)이 형성될 수 있다.
한편, 격벽(420)의 상면 및 경사면(422)에는 페시베이션층(402)이 형성될 수 있다.
캡(430)은 기판(110) 및 격벽(420)과 함께 캐비티(C)를 형성한다. 또한, 캡(430)은 캐비티(C)를 덮도록 배치되는 제1 캡(432)과, 제1 캡(432)을 덮도록 배치되는 제2 캡(434)을 구비할 수 있다. 한편, 제1 캡(432)은 금속 재질 또는 폴리머 재질로 이루어질 수 있다. 그리고, 제1 캡(432)의 가장자리는 격벽(420)의 홈(424)에 안착 설치될 수 있다. 또한, 제2 캡(434)은 폴리머 재질로 이루어질 수 있다.
외부 연결 전극(440)은 기판(110)의 배선층(112)에 연결된다. 즉, 외부 연결 전극(440)은 일부가 격벽(420)을 덮도록 형성되며 일부가 캡(430)을 관통하도록 형성된다. 일예로서, 외부 연결 전극(440)은 제2 캡(434)의 상면에 형성되는 제1 수평부(441)와, 제2 캡(434)의 관통홀(436)에 형성되는 비아부(442)와, 격벽(420)의 상부에 배치되는 제2 수평부(443)와, 격벽(420)의 경사면(422)에 형성되는 경사부(444) 및 기판(110)의 배선층(112)에 연결되는 연결부(445)를 구비할 수 있다. 즉, 외부 연결 전극(340)에는 경사지게 형성되는 경사부(444)가 구비될 수 있다. 그리고, 경사부(444)의 경사각도 예각일 수 있다.
이에 따라, 외부 연결 전극(440)에 가해지는 스트레스를 감소시킬 수 있다. 따라서, 외부 연결 전극(440)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
그리고, 외부 연결 전극(440)은 몰리브덴(molybdenum : Mo)과 같은 전도성 재질 또는 이의 합금을 이용하여 형성될 수 있다. 다만, 이에 한정되지 않으며, 외부 연결 전극(440)은 루테늄(ruthenium : Ru), 텅스텐(tungsten : W), 이리듐(Iridiym : Ir), 플래티늄(Platinium : Pt), 구리(Copper : Cu), 티타늄(Titanium : Ti), 탄탈(Tantalum : Ta), 니켈(Nickel : Ni) , 크롬(Chromium : Cr) 등과 같은 전도성 재질 또는 이의 합금으로 이루어질 수 있다.
일예로서, 외부 연결 전극(440)은 박막 필름으로 이루어질 수 있다.
또한, 외부 연결 전극(440)에는 솔더볼(450)이 형성될 수 있다. 즉, 솔더볼(450)은 제1 수평부(441)에 형성될 수 있다.
상기한 바와 같이, 외부 연결 전극(440)의 경사부(444)가 격벽(420)의 경사면(432)에 형성되므로 외부 연결 전극(440)에 가해지는 스트레스를 감소시킬 수 있다. 이에 따라, 외부 연결 전극(440)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
도 5는 본 발명의 제5 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 5를 참조상면, 본 발명의 제5 실시예에 따른 박막형 패키지(500)는 일예로서, 기판(110), 격벽(420), 캡(530) 및 외부 연결 전극(540)을 포함하여 구성될 수 있다.
한편, 기판(110) 및 격벽(420)은 상기에서 설명한 구성요소와 실질적으로 동일하므로 여기서는 자세한 설명을 생략하고 상기한 설명에 갈음하기로 한다.
캡(530)은 기판(110) 및 격벽(420)과 함께 캐비티(C)를 형성한다. 또한, 캡(530)은 캐비티(C)를 덮도록 배치되는 제1 캡(532)과, 제1 캡(532)을 덮도록 배치되는 제2 캡(534)을 구비할 수 있다. 한편, 제1 캡(532)은 금속 재질 또는 폴리머 재질로 이루어질 수 있다. 그리고, 제1 캡(532)의 가장자리는 격벽(420)의 홈(424)에 안착 설치될 수 있다. 또한, 제2 캡(534)은 폴리머 재질로 이루어질 수 있다. 그리고, 제2 캡(534)에는 후술할 솔더볼(550)이 삽입 배치되는 솔더볼용 홀(534a)이 형성된다.
한편, 격벽(420)의 상면 및 경사면(422)에는 페시베이션층(402)이 형성될 수 있다. 다만, 페시베이션층(402)은 생략 가능할 수도 있다.
외부 연결 전극(540)은 기판(110)의 배선층(112)에 연결되며, 격벽(420)의 일부를 덮도록 형성된다. 일예로서, 외부 연결 전극(540)은 격벽(420)의 상부에 배치되는 수평부(541)와, 격벽(420)의 경사면(422)에 배치되는 경사부(542) 및 기판(110)의 배선층(112)에 연결되는 연결부(543)를 구비할 수 있다. 즉, 외부 연결 전극(340)에는 경사지게 형성되는 경사부(542)가 구비될 수 있다. 그리고, 경사부(542)의 경사각도 예각일 수 있다.
이에 따라, 외부 연결 전극(540)에 가해지는 스트레스를 감소시킬 수 있다. 따라서, 외부 연결 전극(540)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
그리고, 외부 연결 전극(540)은 몰리브덴(molybdenum : Mo)과 같은 전도성 재질 또는 이의 합금을 이용하여 형성될 수 있다. 다만, 이에 한정되지 않으며, 외부 연결 전극(540)은 루테늄(ruthenium : Ru), 텅스텐(tungsten : W), 이리듐(Iridiym : Ir), 플래티늄(Platinium : Pt), 구리(Copper : Cu), 티타늄(Titanium : Ti), 탄탈(Tantalum : Ta), 니켈(Nickel : Ni) , 크롬(Chromium : Cr) 등과 같은 전도성 재질 또는 이의 합금으로 이루어질 수 있다.
일예로서, 외부 연결 전극(540)은 박막 필름으로 이루어질 수 있다.
또한, 외부 연결 전극(540)에는 솔더볼(550)이 형성될 수 있다. 솔더볼(550)은 수평부(541)에 연결될 수 있다.
도 6은 본 발명의 제6 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 6을 참조상면, 본 발명의 제6 실시예에 따른 박막형 패키지(600)는 일예로서, 기판(610), 격벽(620), 캡(630) 및 외부 연결 전극(640)을 포함하여 구성될 수 있다.
기판(610)은 실리콘 기판일 수 있다. 예를 들어, 기판(610)으로는 실리콘 웨이퍼가 이용되거나, SOI(Silicon On Insulator) 타입의 기판이 이용될 수 있다. 일예로서, 기판(610)에는 배선층(612)이 구비되며, 배선층(612)은 외부 연결 전극(640)에 연결된다.
한편, 기판(610)에는 MEMS 소자부(605)가 구비될 수 있다. 또한, MEMS 소자부(605)는 격벽(620)의 내측에 배치되며, 일예로서 BAW(Bulk Acoustic Wave) 공진기, SAW(Surface Acoustic Wave) 공진기, 가속도 센서, 각속도 센서 등일 수 있다. 그리고, 배선층(612)은 MEMS 소자부(605)에 구비되는 전극에 연결될 수 있다.
일예로서, 배선층(612)은 일부가 외측으로 돌출되도록 배치될 수 있다.
또한, 기판(610)의 측면에는 경사면(614)이 형성될 수 있다. 그리고, 경사면(614)의 경사각은 예각일 수 있다.
격벽(620)은 기판(610)의 가장자리에 배치되며, 기판(610)과 캡(630) 사이에 캐비티(C)를 형성하는 역할을 수행한다. 다시 말해, 격벽(620)은 기판(610)과 캡(630)의 중앙부를 소정 간격으로 이격 배치되도록 하는 역할을 수행한다. 한편, 격벽(620)은 폴리머(Polymer) 재질로 이루어질 수 있다. 그리고, 격벽(620)에는 후술할 제1 캡(632)이 안착되는 홈(622)이 형성될 수 있다.
캡(630)은 기판(610) 및 격벽(620)과 함께 캐비티(C)를 형성한다. 또한, 캡(630)은 캐비티(C)를 덮도록 배치되는 제1 캡(632)과, 제1 캡(632)을 덮도록 배치되는 제2 캡(634)을 구비할 수 있다. 한편, 제1 캡(632)은 금속 재질 또는 폴리머 재질로 이루어질 수 있다. 그리고, 제1 캡(632)의 가장자리는 격벽(620)의 홈(624)에 안착 설치될 수 있다. 또한, 제2 캡(634)은 폴리머 재질로 이루어질 수 있다. 그리고, 제2 캡(634)과 격벽(620)의 사이에는 페시베이션층(602)이 형성될 수 있다. 페시베이션층(602)은 허메틱 씰(Hermetic seal)을 형성하는 역할을 수행할 수 있다. 다만, 페시베이션층(602)은 생략 가능한 구성일 수 있다.
또한, 제2 캡(634)은 격벽(620)의 측면을 덮도록 형성된다. 이에 따라, 허메틱 씰(Hermetic seal)의 신뢰성을 향상시킬 수 있다.
외부 연결 전극(640)은 기판(610)의 배선층(612)에 연결된다. 일예로서, 외부 연결 전극(640)은 기판(610)의 상면에 형성되는 수평부(641)와, 기판(610)의 경사면(614)에 형성되는 경사부(642) 및 배선층(612)에 연결되는 연결부(643)를 구비할 수 있다. 한편, 경사부(642)의 경사각은 예각일 수 있다.
이와 같이, 외부 연결 전극(640)이 기판(610)의 경사면(642)에 형성되므로, 외부 연결 전극(640)에 가해지는 스트레스를 감소시킬 수 있다. 이에 따라, 외부 연결 전극(640)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
그리고, 외부 연결 전극(640)은 몰리브덴(molybdenum : Mo)과 같은 전도성 재질 또는 이의 합금을 이용하여 형성될 수 있다. 다만, 이에 한정되지 않으며, 외부 연결 전극(640)은 루테늄(ruthenium : Ru), 텅스텐(tungsten : W), 이리듐(Iridiym : Ir), 플래티늄(Platinium : Pt), 구리(Copper : Cu), 티타늄(Titanium : Ti), 탄탈(Tantalum : Ta), 니켈(Nickel : Ni) , 크롬(Chromium : Cr) 등과 같은 전도성 재질 또는 이의 합금으로 이루어질 수 있다.
일예로서, 외부 연결 전극(640)은 박막 필름으로 이루어질 수 있다.
도 7은 본 발명의 제7 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 7을 참조상면, 본 발명의 제7 실시예에 따른 박막형 패키지(700)는 일예로서, 기판(610), 격벽(620), 캡(730) 및 외부 연결 전극(640)을 포함하여 구성될 수 있다.
한편, 기판(610), 격벽(620) 및 외부 연결 전극(640)은 상기에서 설명한 구성요소와 동일한 구성요소로서 여기서는 자세한 설명을 생략하기로 한다.
캡(730)은 기판(610) 및 격벽(620)과 함께 캐비티(C)를 형성한다. 일예로서, 캡(730)은 금속 재질 또는 폴리머 재질로 이루어질 수 있다.
한편, 격벽(620)의 상면과 외부면에는 페시베이션층(702)이 형성될 수 있다. 그리고, 페시베이션층(702)은 허메틸 씰(Hermetic seal)을 형성하는 역할을 수행할 수 있다. 다만, 페시베이션층(702)은 생략 가능한 구성일 수 있다.
도 8은 본 발명의 제8 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 8을 참조상면, 본 발명의 제8 실시예에 따른 박막형 패키지(800)는 일예로서, 기판(610), 격벽(620), 캡(630), 외부 연결 전극(640) 및 봉합재(850)를 포함하여 구성될 수 있다.
한편, 기판(610), 격벽(620), 캡(630) 및 외부 연결 전극(640)은 상기에서 설명한 구성요소와 동일한 구성요소로서 여기서는 자세한 설명을 생략하고 상기한 설명에 갈음하기로 한다.
봉합재(850)는 외부 연결 전극(640) 및 기판(610)의 상면을 덮도록 형성되며, 외부 연결 전극(640)에 연결되는 솔더볼(860)이 삽입 배치되는 솔더볼용 홀(852)을 구비할 수 있다. 봉합재(850)는 외부 연결 전극(640)과 기판(610)을 보호하는 역할을 수행할 수 있다.
도 9는 본 발명의 제9 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 9를 참조상면, 본 발명의 제9 실시예에 따른 박막형 패키지(900)는 일예로서, 기판(910), 격벽(920), 캡(930), 외부 연결 전극(940) 및 관통전극(950)를 포함하여 구성될 수 있다.
기판(910)은 실리콘 기판일 수 있다. 예를 들어, 기판(910)으로는 실리콘 웨이퍼가 이용되거나, SOI(Silicon On Insulator) 타입의 기판이 이용될 수 있다. 일예로서, 기판(910)에는 배선층(912)이 구비되며, 배선층(912)은 외부 연결 전극(940)에 연결된다.
한편, 기판(910)에는 도면에는 도시되지 않았으나, 하부전극, 압전층 및 상부전극으로 이루어지는 공진부(미도시)가 구비될 수 있다. 그리고, 배선층(912)은 상기한 공진부에 구비되는 하부전극, 상부전극 중 적어도 하나에 연결될 수 있다.
일예로서, 배선층(912)은 일부가 외측으로 돌출되도록 배치될 수 있다.
또한, 기판(910)의 측면에는 경사면(914)이 형성될 수 있다. 그리고, 경사면(914)의 경사각은 예각일 수 있다.
격벽(920)은 기판(910)의 가장자리에 배치되며, 기판(910)과 캡(930) 사이에 캐비티(C)를 형성하는 역할을 수행한다. 다시 말해, 격벽(920)은 기판(910)과 캡(930)의 중앙부를 소정 간격으로 이격 배치되도록 하는 역할을 수행한다. 한편, 격벽(920)은 폴리머(Polymer) 재질로 이루어질 수 있다.
캡(930)은 기판(910) 및 격벽(920)과 함께 캐비티(C)를 형성한다. 또한, 캡(930)은 캐비티(C)를 덮도록 배치되는 제1 캡(932)과, 제1 캡(932)을 덮도록 배치되는 제2 캡(934)을 구비할 수 있다. 한편, 제1 캡(932)은 금속 재질 또는 폴리머 재질로 이루어질 수 있다. 그리고, 제1 캡(932)의 가장자리는 격벽(920)의 상면에 안착 설치될 수 있다. 또한, 제2 캡(934)은 폴리머 재질로 이루어질 수 있다. 그리고, 제2 캡(934)과 격벽(920)의 사이에는 페시베이션층(902)이 형성될 수 있다. 페시베이션층(902)은 허메틱 씰(Hermetic seal)을 형성하는 역할을 수행할 수 있다. 다만, 페시베이션층(902)은 생략 가능한 구성일 수 있다.
또한, 제2 캡(934)은 격벽(920)의 측면을 덮도록 형성된다. 이에 따라, 허메틱 씰(Hermetic seal)의 신뢰성을 향상시킬 수 있다.
외부 연결 전극(940)은 기판(910)의 배선층(912)에 연결된다. 일예로서, 외부 연결 전극(940)은 기판(910)의 상면에 형성되는 수평부(941)와, 기판(910)의 경사면(914)에 형성되는 경사부(942) 및 배선층(912)에 연결되는 연결부(943)를 구비할 수 있다. 한편, 경사부(942)의 경사각은 예각일 수 있다.
이와 같이, 외부 연결 전극(940)이 기판(910)의 경사면(942)에 형성되므로, 외부 연결 전극(940)에 가해지는 스트레스를 감소시킬 수 있다. 이에 따라, 외부 연결 전극(940)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
그리고, 외부 연결 전극(940)은 몰리브덴(molybdenum : Mo)과 같은 전도성 재질 또는 이의 합금을 이용하여 형성될 수 있다. 다만, 이에 한정되지 않으며, 외부 연결 전극(940)은 루테늄(ruthenium : Ru), 텅스텐(tungsten : W), 이리듐(Iridiym : Ir), 플래티늄(Platinium : Pt), 구리(Copper : Cu), 티타늄(Titanium : Ti), 탄탈(Tantalum : Ta), 니켈(Nickel : Ni) , 크롬(Chromium : Cr) 등과 같은 전도성 재질 또는 이의 합금으로 이루어질 수 있다.
일예로서, 외부 연결 전극(940)은 박막 필름으로 이루어질 수 있다.
관통전극(950)은 그라운드 전극으로 이용되는 제2 캡(934)과 기판(910)의 배선층(912)을 연결한다. 이를 위해 관통전극(950)은 격벽(920) 및 캡(930) 내에 배치될 수 있다.
도 10은 본 발명의 제10 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 10을 참조하면, 본 발명의 제10 실시예에 따른 박막형 패키지(1000)는 일예로서, 기판(1010), 격벽(1020), 캡(1030) 및 외부 연결 전극(1040)을 포함하여 구성될 수 있다.
기판(1010)은 실리콘 기판일 수 있다. 예를 들어, 기판(1010)으로는 실리콘 웨이퍼가 이용되거나, SOI(Silicon On Insulator) 타입의 기판이 이용될 수 있다. 일예로서, 기판(1010)에는 배선층(1012)이 구비되며, 배선층(1012)은 외부 연결 전극(1040)에 연결된다.
한편, 기판(1010)에는 MEMS 소자부(1005)가 구비될 수 있다. 또한, MEMS 소자부(1005)는 격벽(1020)의 내측에 배치되며, 일예로서 BAW(Bulk Acoustic Wave) 공진기, SAW(Surface Acoustic Wave) 공진기, 가속도 센서, 각속도 센서 등일 수 있다.
그리고, 배선층(1012)은 상기한 MEMS 소자부(1005)에 구비되는 전극에 연결될 수 있다.
격벽(1020)은 기판(1010)의 가장자리에 배치되며, 기판(1010)과 캡(1030) 사이에 캐비티(C)를 형성하는 역할을 수행한다. 다시 말해, 격벽(1020)은 기판(1010)과 캡(1030)의 중앙부를 소정 간격으로 이격 배치되도록 하는 역할을 수행한다. 한편, 격벽(1020)은 폴리머(Polymer) 재질로 이루어질 수 있다. 그리고, 격벽(1020)의 일측면에는 경사면(1022)이 형성된다. 또한, 경사면(1022)의 경사각은 예각으로 이루어질 수 있다. 그리고, 격벽(1020)에는 후술할 제1 캡(1032)의 가장자리가 안착되는 홈(1024)이 형성될 수 있다.
캡(1030)은 기판(1010) 및 격벽(1020)과 함께 캐비티(C)를 형성한다. 또한, 캡(1030)은 캐비티(C)를 덮도록 배치되는 제1 캡(1032)과, 제1 캡(1032)의 상부에 배치되는 제2 캡(1034)을 구비할 수 있다. 한편, 제1 캡(1032)은 금속 재질로 이루어질 수 있으며, 그라운드 전극으로 사용될 수 있다. 또한, 제2 캡(1034)에는 경사면(1034a)이 형성될 수 있다. 또한, 제2 캡(1034)에 구비되는 경사면(1034a)의 경사각도 예각일 수 있다.
외부 연결 전극(1040)은 기판(1010)의 배선층(1012)에 연결되며, 격벽(1020)과 캡(1030)의 일부를 덮도록 형성된다. 일예로서, 외부 연결 전극(1040)은 제2 캡(1034)의 상면에 형성되는 제1 수평부(1041)와, 제2 캡(1034)의 경사면(1034a)에 형성되는 제1 경사부(1042)와, 격벽(1020)의 상면에 배치되는 제2 수평부(1043)와, 격벽(1020)의 경사면(1022)에 형성되는 제2 경사부(1044) 및 기판(1010)의 배선층(1012)에 연결되는 연결부(1045)를 구비할 수 있다. 즉, 외부 연결 전극(1040)에는 경사지게 형성되는 제1,2 경사부(1042,1044)가 구비될 수 있다. 그리고, 제1,2 경사부(1042,1044)의 경사각도 예각일 수 있다.
이에 따라, 외부 연결 전극(1040)에 가해지는 스트레스를 감소시킬 수 있다. 따라서, 외부 연결 전극(1040)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
또한, 제2 수평부(1043)은 그라운드 전극으로 사용되는 캡(1030)의 제1 캡(1032)에 연결될 수 있다.
그리고, 외부 연결 전극(1040)은 몰리브덴(molybdenum : Mo)과 같은 전도성 재질 또는 이의 합금을 이용하여 형성될 수 있다. 다만, 이에 한정되지 않으며, 외부 연결 전극(1040)은 루테늄(ruthenium : Ru), 텅스텐(tungsten : W), 이리듐(Iridiym : Ir), 플래티늄(Platinium : Pt), 구리(Copper : Cu), 티타늄(Titanium : Ti), 탄탈(Tantalum : Ta), 니켈(Nickel : Ni) , 크롬(Chromium : Cr) 등과 같은 전도성 재질 또는 이의 합금으로 이루어질 수 있다.
일예로서, 외부 연결 전극(1040)은 박막 필름으로 이루어질 수 있다.
또한, 외부 연결 전극(1040)에는 솔더볼(1050)이 형성될 수 있다. 솔더볼(1050)은 제1 수평부(1041)에 형성될 수 있다.
도 11은 본 발명의 제11 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 11을 참조하면, 본 발명의 제11 실시예에 따른 박막형 패키지(1100)는 일예로서, 기판(1010), 격벽(1120), 캡(1130) 및 외부 연결 전극(1140)을 포함하여 구성될 수 있다.
한편, 기판(1010)은 상기에서 설명한 구성요소와 실질적으로 동일하므로 여기서는 자세한 설명을 생략하고 상기한 설명에 갈음하기로 한다.
격벽(1120)은 기판(1010)의 가장자리에 배치되며, 기판(1010)과 캡(1030) 사이에 캐비티(C)를 형성하는 역할을 수행한다. 다시 말해, 격벽(1020)은 기판(1010)과 캡(1030)의 중앙부를 소정 간격으로 이격 배치되도록 하는 역할을 수행한다. 한편, 격벽(1020)은 폴리머(Polymer) 재질로 이루어질 수 있다. 그리고, 격벽(1020)의 일측면에는 경사면(1022)이 형성된다. 또한, 경사면(1022)의 경사각은 예각으로 이루어질 수 있다. 그리고, 격벽(1020)에는 후술할 제1 캡(1032)의 가장자리가 안착되는 홈(1024)이 형성될 수 있다.
캡(1130)은 기판(1010) 및 격벽(1120)과 함께 캐비티(C)를 형성한다. 또한, 캡(1130)은 캐비티(C)를 덮도록 배치되는 제1 캡(1132)과, 제1 캡(1132)을 덮도록 배치되는 제2 캡(1134)을 구비할 수 있다. 한편, 제1 캡(1132)은 금속 재질로 이루어질 수 있다. 또한, 제1 캡(1132)은 그라운드 전극으로 사용될 수 있다. 그리고, 제1 캡(1032)의 가장자리는 격벽(1020)의 홈(1024)에 안착된다. 일예로서, 제2 캡(1134)은 폴리머(Polymer) 재질로 이루어질 수 있다. 그리고, 제2 캡(1134)은 상기한 격벽(1120)의 경사면(1122) 상에 배치될 수 있다. 이에 따라, 제2 캡(1134)에도 경사면(1134a)이 형성될 수 있다. 이와 같이, 제2 캡(1134)이 격벽(1120)을 덮도록 형성되므로 허메틱(Hermetic) 씰의 신뢰성을 향상시킬 수 있다.
한편, 제1 캡(1132)의 상면과 격벽(1120)의 상면 및 경사면(1022)에는 페시베이션층(1102)이 형성될 수 있다. 그리고, 페시베이션층(1102)은 허메틸 씰(Hermetic seal)을 형성하는 역할을 수행할 수 있다. 다만, 페시베이션층(1102)은 생략 가능한 구성일 수 있다.
외부 연결 전극(1140)은 기판(1010)의 배선층(1012)에 연결된다. 일예로서, 외부 연결 전극(1140)은 제2 캡(1134)의 상면에 형성되는 수평부(1141)와, 제2 캡(1134)의 경사면(1134a)에 형성되는 경사부(1142), 배선층(1012)에 연결되는 제1 연결부(1143) 및 캡(1130)의 설치홀(1136)에 형성되어 제1 캡(1132)에 연결되는 제2 연결부(1144)를 구비할 수 있다. 한편, 경사부(1142)의 경사각은 예각일 수 있다.
이와 같이, 외부 연결 전극(1140)이 캡(1130)의 경사면(1132)에 형성되므로, 외부 연결 전극(1140)에 가해지는 스트레스를 감소시킬 수 있다. 이에 따라, 외부 연결 전극(1140)이 깨지거나 공정 중 불량이 발생될 위험성을 줄일 수 있다.
한편, 외부 연결 전극(1140)에는 솔더볼(1150)이 형성될 수 있다.
그리고, 외부 연결 전극(1140)은 몰리브덴(molybdenum : Mo)과 같은 전도성 재질 또는 이의 합금을 이용하여 형성될 수 있다. 다만, 이에 한정되지 않으며, 외부 연결 전극(1140)은 루테늄(ruthenium : Ru), 텅스텐(tungsten : W), 이리듐(Iridiym : Ir), 플래티늄(Platinium : Pt), 구리(Copper : Cu), 티타늄(Titanium : Ti), 탄탈(Tantalum : Ta), 니켈(Nickel : Ni) , 크롬(Chromium : Cr) 등과 같은 전도성 재질 또는 이의 합금으로 이루어질 수 있다.
일예로서, 외부 연결 전극(1140)은 박막 필름으로 이루어질 수 있다.
도 12는 본 발명의 제12 실시예에 따른 박막형 패키지를 나타내는 개략 단면도이다.
도 12를 참조하면, 본 발명의 제12 실시예에 따른 박막형 패키지(1200)는 일예로서, 기판(1010), 격벽(1120), 캡(1230) 및 외부 연결 전극(1240)을 포함하여 구성될 수 있다.
한편, 기판(1010), 격벽(1120)은 상기에서 설명한 구성요소와 실질적으로 동일하므로 여기서는 자세한 설명을 생략하고 상기한 설명에 갈음하기로 한다.
캡(1230)은 기판(1010) 및 격벽(1120)과 함께 캐비티(C)를 형성한다. 또한, 캡(1230)은 캐비티(C)를 덮도록 배치되는 제1 캡(1232)과, 제1 캡(1232)을 덮도록 배치되는 제2 캡(1234)을 구비할 수 있다. 그리고, 제1 캡(1232)은 격벽(1120)의 상부에 배치될 수 있다. 또한, 제1 캡(1232)은 금속 재질로 이루어질 수 있으며, 그라운드 전극으로 사용될 수 있다.
한편, 제2 캡(1234)은 일예로서, 폴리머 재질로 이루어질 수 있다. 그리고, 제2 캡(1234)은 상기한 격벽(1120)의 경사면(1122)을 덮도록 형성된다. 이에 따라, 제2 캡(1234)에는 제1 경사면(1234a)이 형성될 수 있다. 이와 같이, 제2 캡(1234)이 격벽(1120)을 덮도록 형성되므로 허메틱(Hermetic) 씰의 신뢰성을 향상시킬 수 있다. 또한, 제2 캡(1234)에는 제1 경사면(1134a)의 끝단으로부터 연장되는 단차면(1134b) 및 단차면(1134b)으로부터 연장되며 경사지게 형성되는 제2 경사면(1134c)이 형성될 수 있다.
외부 연결 전극(1240)은 기판(1010)의 배선층(1012)에 연결된다. 일예로서, 외부 연결 전극(1240)은 캡(1230)의 상면에 형성되는 제1 수평부(1241)와, 제2 캡(1234)의 연통홀(1236)에 배치되는 제1 경사부(1242)와, 제1 경사부(1242)로부터 수평 방향으로 연장되는 제2 수평부(1243)와, 제2 수평부(1243)로부터 연장되며 캡(1230)의 제1 경사면(1232)을 덮도록 형성되는 제2 경사부(1244) 및 제2 경사부(1244)로부터 연장되며 배선층(1012)에 연결되는 연결부(1245)를 구비할 수 있다.
이와 같이, 제2 경사부(1244)가 제2 캡(1234)의 제1 경사면(1234a)을 덮도록 형성되므로 외부 연결 전극(1240)에 가해지는 스트레스를 감소시킬 수 있다. 한편, 제2 경사부(1244)의 경사각은 예각일 수 있다.
한편, 제2 수평부(1243)는 제1 캡(1232)에 연결될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200, 300, 400, 500, 600, 700, 800, 900, 1000, 1100, 1200 : 박막형 패키지
110, 610, 910, 1010 : 기판
120, 320, 420, 620, 920, 1020, 1120 : 격벽
130, 230, 330, 430, 530, 630, 730, 930, 1030, 1130, 1230 : 캡
140, 340, 440, 540, 640, 940, 1040, 1140, 1240 : 외부 연결 전극

Claims (16)

  1. 배선층을 구비하는 기판;
    상기 기판의 일면에 배치되는 MEMS 소자부;
    상기 MEMS 소자부를 감싸도록 상기 기판 상에 배치되며, 폴리머 재질로 이루어지는 격벽;
    상기 기판, 상기 격벽과 함께 캐비티를 형성하는 캡; 및
    상기 배선층에 연결되는 외부 연결 전극;
    을 포함하며,
    상기 외부 연결 전극은 상기 기판, 상기 격벽 및 상기 캡 중 적어도 하나에 구비되는 경사면에 배치되는 경사부를 구비하며,
    상기 캡은 상기 캐비티를 덮도록 배치되는 제1 캡과, 상기 제1 캡을 덮도록 형성되며 폴리머 재질로 이루어지는 제2 캡을 구비하고,
    상기 격벽과 상기 제2 캡의 사이에는 페시베이션층이 형성되는 박막형 패키지.
  2. 삭제
  3. 제1항에 있어서,
    상기 격벽의 외부면은 경사지게 형성되는 경사면이며, 상기 제2 캡은 상기 격벽의 경사면에 대응되는 경사면을 구비하는 박막형 패키지.
  4. 제3항에 있어서,
    상기 외부 연결 전극의 경사부는 상기 제2 캡의 경사면에 배치되는 박막형 패키지.
  5. 삭제
  6. 제1항에 있어서,
    상기 격벽의 외부면은 경사지게 형성되는 경사면이며, 상기 제2 캡은 상기 격벽의 외부면 내측에 배치되는 경사면을 구비하는 박막형 패키지.
  7. 제6항에 있어서,
    상기 경사부는 상기 제2 캡의 경사면에 배치되는 제1 경사부와, 상기 격벽의 경사면에 배치되는 제2 경사부를 구비하는 박막형 패키지.
  8. 제7항에 있어서,
    상기 외부 연결 전극은 상기 제2 캡의 상면에 배치되며 상기 제1 경사부에 연결되는 제1 수평부와, 상기 격벽의 상면에 배치되며 상기 제1,2 경사부를 연결하는 제2 수평부 및 일측이 상기 제2 경사부에 연결되며 타측이 상기 배선층에 연결되는 연결부를 더 구비하는 박막형 패키지.
  9. 제1항에 있어서,
    상기 외부 연결 전극은 상기 제2 캡의 상면에 형성되는 제1 수평부와, 상기 제2 캡을 관통하도록 배치되는 비아부와, 상기 격벽의 상부에 배치되는 제2 수평부와, 상기 격벽에 구비되는 경사면에 형성되는 상기 경사부 및 상기 기판의 배선층에 연결되는 연결부를 구비하는 박막형 패키지.
  10. 제1항에 있어서,
    상기 외부 연결 전극은 상기 격벽의 상부에 배치되는 수평부와, 상기 격벽에 구비되는 경사면에 배치되는 상기 경사부 및 기판의 배선층에 연결되는 연결부를 구비하며,
    상기 수평부에는 상기 제2 캡을 관통하도록 형성되는 솔더볼이 연결되는 박막형 패키지.
  11. 제1항에 있어서,
    상기 기판의 측면에는 경사면이 형성되며 상기 경사부는 상기 기판의 경사면 상에 배치되는 박막형 패키지.
  12. 제11항에 있어서,
    상기 기판을 덮도록 형성되는 봉합재를 더 포함하는 박막형 패키지.
  13. 제1항에 있어서,
    상기 제2 캡은 금속 재질로 이루어지며, 상기 외부 연결 전극에 연결되어 그라운드 전극으로 사용되는 박막형 패키지.
  14. 제13항에 있어서,
    상기 제2 캡과 상기 기판의 배선층을 연결하는 관통전극을 더 포함하는 박막형 패키지.
  15. 제14항에 있어서,
    상기 기판의 측면에는 경사면이 형성되며 상기 경사부는 상기 기판의 경사면 상에 배치되는 박막형 패키지.
  16. 배선층을 구비하는 기판;
    상기 기판 상에 배치되는 격벽;
    상기 기판 및 상기 격벽과 함께 캐비티를 형성하는 제1 캡과, 상기 제1 캡을 덮도록 형성되는 제2 캡을 구비하는 캡; 및
    상기 배선층에 연결되는 외부 연결 전극;
    을 포함하며,
    상기 제1 캡은 금속 재질로 이루어지며, 상기 외부 연결 전극은 상기 제1 캡에 연결되며,
    상기 격벽과 상기 제2 캡의 사이에는 페시베이션층이 형성되는 박막형 패키지.
KR1020180133452A 2018-11-02 2018-11-02 박막형 패키지 KR102574417B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180133452A KR102574417B1 (ko) 2018-11-02 2018-11-02 박막형 패키지
US16/430,696 US10903816B2 (en) 2018-11-02 2019-06-04 Thin-film type package
CN201910897379.3A CN111137837A (zh) 2018-11-02 2019-09-23 薄膜封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180133452A KR102574417B1 (ko) 2018-11-02 2018-11-02 박막형 패키지

Publications (2)

Publication Number Publication Date
KR20200050630A KR20200050630A (ko) 2020-05-12
KR102574417B1 true KR102574417B1 (ko) 2023-09-04

Family

ID=70459829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180133452A KR102574417B1 (ko) 2018-11-02 2018-11-02 박막형 패키지

Country Status (3)

Country Link
US (1) US10903816B2 (ko)
KR (1) KR102574417B1 (ko)
CN (1) CN111137837A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
CN116670067A (zh) * 2021-05-07 2023-08-29 华为技术有限公司 一种封装结构及其制作方法、电子设备
CN115378397B (zh) * 2022-03-22 2023-05-23 武汉敏声新技术有限公司 一种声学器件封装结构及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305804A (ja) * 2006-05-11 2007-11-22 Olympus Corp 半導体装置、該半導体装置の製造方法
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法
US20170077900A1 (en) * 2015-09-14 2017-03-16 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
KR100585995B1 (ko) 2001-12-24 2006-06-07 쌍신전자통신주식회사 칩형 공진기 및 그 제조방법
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP2004222244A (ja) * 2002-12-27 2004-08-05 Toshiba Corp 薄膜圧電共振器およびその製造方法
KR100680511B1 (ko) * 2004-07-14 2007-02-08 가부시키가이샤 무라타 세이사쿠쇼 압전 디바이스
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
KR100609121B1 (ko) * 2005-05-17 2006-08-08 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP5104432B2 (ja) 2008-03-17 2012-12-19 パナソニック株式会社 弾性表面波デバイス
US8471433B2 (en) 2009-10-14 2013-06-25 Panasonic Corporation Elastic wave device and electronic device using the same
US10367470B2 (en) 2016-10-19 2019-07-30 Qorvo Us, Inc. Wafer-level-packaged BAW devices with surface mount connection structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法
JP2007305804A (ja) * 2006-05-11 2007-11-22 Olympus Corp 半導体装置、該半導体装置の製造方法
US20170077900A1 (en) * 2015-09-14 2017-03-16 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20200050630A (ko) 2020-05-12
US20200144986A1 (en) 2020-05-07
CN111137837A (zh) 2020-05-12
US10903816B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
KR102574417B1 (ko) 박막형 패키지
US10873316B2 (en) Acoustic resonator and method of manufacturing the same
US10432172B2 (en) Bulk acoustic filter device and method of manufacturing the same
US5760455A (en) Micromechanical semiconductor component and manufacturing method therefor
JP6873908B2 (ja) 高集積密度を有するｍｅｍｓ部品
US10715098B2 (en) Acoustic resonator package
WO2006106831A1 (ja) 弾性表面波デバイスおよびその製造方法
CN110581697B (zh) 声波谐振器封装件和制造该声波谐振器封装件的方法
US20120012950A1 (en) Functional device and manufacturing method thereof
KR20180117466A (ko) 체적 음향 공진기
KR20180006261A (ko) 탄성파 필터 장치 및 이의 제조방법
US20110241136A1 (en) Mems device
US11838001B2 (en) Bulk acoustic wave resonator and method of manufacturing the same
US10784837B2 (en) Bulk acoustic wave resonator
WO2020177557A1 (zh) 释放孔位于封装空间内的mems器件的封装
CN111010109B (zh) 释放孔位于封装空间外的mems器件的封装
US20080042524A1 (en) Film bulk acoustic resonator and method for manufacturing
US20180068888A1 (en) Method for reducing cracks in a step-shaped cavity
US10931257B2 (en) WLP BAW device with through-WLP vias
KR102117464B1 (ko) 체적 음향 공진기 및 이의 제조 방법
US20170244380A1 (en) Bulk acoustic wave device with wafer level packaging
KR101872599B1 (ko) 탄성파 필터 장치
KR20180008243A (ko) 탄성파 필터 장치 및 이의 제조방법
KR20180025772A (ko) 탄성파 필터 장치 및 이의 제조방법
US20230008635A1 (en) Acoustic resonator package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant