KR100609121B1 - 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 - Google Patents

이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 Download PDF

Info

Publication number
KR100609121B1
KR100609121B1 KR1020050041059A KR20050041059A KR100609121B1 KR 100609121 B1 KR100609121 B1 KR 100609121B1 KR 1020050041059 A KR1020050041059 A KR 1020050041059A KR 20050041059 A KR20050041059 A KR 20050041059A KR 100609121 B1 KR100609121 B1 KR 100609121B1
Authority
KR
South Korea
Prior art keywords
wafer
image sensor
pattern
pad
forming
Prior art date
Application number
KR1020050041059A
Other languages
English (en)
Inventor
유진문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050041059A priority Critical patent/KR100609121B1/ko
Application granted granted Critical
Publication of KR100609121B1 publication Critical patent/KR100609121B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Abstract

본 발명은 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것으로서, 상부면에 이미지센서 및 패드가 구비되고, 상기 패드와 대응되는 하부면에 단차부가 형성되며, 상기 단차부에는 상기 패드가 노출되도록 비아형태의 패턴이 형성된 웨이퍼; 상기 웨이퍼 상부에 캐비티(cavity)를 갖도록 부착되는 글라스; 상기 패드와 전기적으로 연결되도록 상기 웨이퍼의 하부면 일부 및 상기 단차부에 형성된 재분배선(Redistribution layer); 상기 재분배선의 일부 영역이 노출되도록 상기 웨이퍼의 하부면에 형성된 절연층; 및 상기 절연층의 노출된 영역에 부착되어 상기 재분배선과 전기적으로 연결되는 솔더볼을 구비함으로써 상기 패드와 상기 범프볼 간의 접속의 신뢰성을 높이고, 상기 재분배선의 형성시 상기 비아형태의 패턴에 대한 도금시간을 단축하여 양산성을 향상시킬 수 있는 효과가 있다.
웨이퍼 레벨 칩 스케일 패키지, WLCSP, 재분배선, 이미지센서, 솔더볼

Description

이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법{Wafer level chip scale package of image sensor and manufacturing method thereof}
도 1은 종래의 내부캐비티를 갖는 결정질 기재소자의 단면도,
도 2는 종래의 반도제장치의 단면도,
도 3a는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도,
도 3b는 본 발명의 제1실시예의 변형예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도,
도 4a 및 4b는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 글라스 부착 단계를 도시한 공정도,
도 5a 내지 도 5e는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 레지스트 패턴 형성 단계를 도시한 공정도,
도 6a 및 도 6b는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 습식에칭 단계를 도시한 공정도,
도 7a 내지 도 7c는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 비아형태의 패턴 형성 단계를 도시한 공정도,
도 7d는 도 7c에 의하여 형성된 패턴의 디자인을 도시한 평면도,
도 8a 및 도 8b는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 도전라인 형성 단계를 도시한 공정도,
도 9a 내지 도 9c는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 재분배선 형성 단계를 도시한 공정도,
도 10a 및 도 10b는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 솔더볼 형성 단계를 도시한 공정도,
도 11은 본 발명의 제2실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도,
도 12a 내지 도 12f는 본 발명의 제2실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 솔더볼 형성 단계를 도시한 공정도,
도 13은 습식에칭 단계에 의한 웨이퍼의 식각 형태를 도시한 상태도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1,1a,1b: 웨이퍼 2: 글라스
3: 재분배선 4,4',4a: 절연층
5,5a: 솔더볼 6: 범프패드
10: 이미지센서 11: 패드
12: 지지부 13: 접착제
14: 레지스트층 14a: 레지스트 패턴
15,17,32,61: 패턴 마스크 16: 단차부
18: 비아형태의 패턴 20: 캐비티
30,30a: 시드층 31,31a,60: 메탈층
40: 앵커
본 발명은 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것으로서, 특히 패드와 상기 범프볼 간의 접속의 신뢰성을 높이고, 상기 재분배선의 형성시 상기 비아형태의 패턴에 대한 도금시간을 단축하여 양산성을 향상시킬 수 있는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것이다.
오늘날 반도체 산업의 주요 추세 중의 하나는 가급적 반도체 소자를 소형화하는 것이다. 소형화의 요구는 특히 반도체칩 패키지 산업에 있어서 두드러지는데, 패키지(package)란 미세회로가 설계된 집적회로 칩을 실제 전자기기에 실장하여 사용할 수 있도록 플라스틱 수지나 세라믹으로 봉한 형태를 말한다.
종래의 전형적인 패키지는 그 안에 내장되는 집적회로 칩에 비하여 훨씬 큰 크기를 갖는다. 따라서, 패키지의 크기를 칩 크기 수준으로 축소시키는 것이 패키지 기술자들의 관심사 중의 하나였다.
이와 같은 배경에 의하여 최근에 개발된 새로운 패키지 유형이 바로 칩 스케일 패키지(또는 칩 사이즈 패키지라고도 함)이다. 그 중에서 특히 웨이퍼 레벨 칩 스케일 패키지(wafer level chip scale package)는 개별 칩 단위로 패키지 조립을 진행하는 전형적인 패키지 제조방법과 달리 웨이퍼 상태에서 일괄적으로 패키지들을 조립 및 제조한다는 점에 특징이 있다.
반도체 집적회로 칩의 발달은 패키지 기술의 발달로 이어져 지속적으로 고밀도화, 고속화, 소형화 및 박형화가 실현되고 있다. 특히, 패키지 소자의 구조적 측면에서의 변천을 보면, 핀 삽입형(pin insert type or through hole mount type)에서 표면 실장형(surface mount type)으로 발전하여 회로 기판에 대한 실장 밀도를 높여 왔으며, 최근에는 베어 칩(bare chip)의 특성을 패키지 상태에서 그대로 유지하면서도 패키지의 크기를 칩 수준으로 줄일 수 있는 칩 사이즈 패키지(chip size package; CSP)에 대한 활발한 연구가 진행되고 있다.
칩 사이즈 패키지 중에서 특히, 칩 표면에서 칩 패드를 재배선(rerouting or redistribution)한 후 솔더볼들을 형성시킨 유형을 웨이퍼 레벨 칩 사이즈 패키지(wafer level chip scale package; WLCSP)라 한다. 상기 웨이퍼 레벨 칩 사이즈 패키지는 소위 플립 칩(flip chip)이라 불리는 방식으로 칩(chip 또는 die)이 회로 기판에 직접 실장되며, 칩의 재배선된 회로 위에 형성된 솔더볼이 회로 기판의 전도성 패드에 접합된다. 이 때 전도성 패드에도 솔더볼이 형성되어 있어서 패키지의 솔더볼과 접합을 이루기도 한다.
최근에는 반도체 칩과 패키지의 크기가 거의 차이가 없을 정도로 작은 각종 CSP(Chip Size Package) 기술이 등장하기 시작했으며, 이 기술은 반도체의 소형, 고속, 고집적화 추세에 힘입어 예상보다 훨씬 빠르게 확산되고 있다.
이와 함께 칩을 절단하지 않은 웨이퍼(wafer) 상태에서 모든 조립 과정을 마 치는 웨이퍼 레벨 패키지(wafer level package) 기술이 차세대 CSP 기술로 각광 받고 있다. 현재까지의 반도체 조립 공정은 웨이퍼를 각각의 칩으로 절단한 후 이루어지는 데 반해, 웨이퍼 레벨 패키지 기술은 여러 칩들이 붙어있는 웨이퍼 상태에서 다이 본딩(die bonding), 와이어 본딩(wire bonding), 몰딩(molding) 등의 일련의 조립 공정을 마친 후 이를 절단해 곧바로 완제품을 만든다.
따라서, 이 기술을 적용할 경우 현재 선보이고 있는 CSP 기술보다 전체적인 패키지 비용을 더욱 낮출 수 있다.
이러한 웨이퍼 레벨 칩 스케일 패키지는 반도체 칩의 활성면에 솔더 볼들이 형성되는 것이 일반적이며, 이러한 구조에 따라 웨이퍼 레벨 칩 스케일 패키지를 적층하거나 또는 전하결합소자(CCD ; Charge Coupled Device)와 같은 센서 패키지 (Sensor Package) 등의 제작에 응용할 때 구조적으로 상당한 어려움이 뒤따르게 되었다.
상기한 웨이퍼 레벨 칩 스케일 패키지 기술을 이용하여 이미지센서의 패키지를 제조한 종래의 팩키지된 집적회로소자는 대한민국 특허공개 제2002-74158호에 게재되어 있으며, 상기 팩키지된 집적회로소자의 구조는 도 1에 도시되어 있다.
도 1에는 결정질개재에 형성된 마이크로렌즈 어레이(100)를 구비하는 집적회로소자가 도시되어 있다.
표면에 마이크로렌즈 어레이(100)가 형성된 기재(102)의 아래에는 통상 유리로 형성된 팩키지층(106)이 에폭시(104)에 의해 밀봉되어 있는데, 상기 팩키지층(106)의 엣지를 따라서 전기콘텍트(108)가 형성된다. 상기 전기콘텍트(108)는 상 기 팩키지층(106)의 하부면에 형성되는 통상의 범프(110)와 접속되고, 상기 기재(102)의 상부면에 형성된 도전성패드(112)와 전기적으로 연결된다.
통상 유리로 형성된 팩키지층(114)과 이와 관련된 스페이서요소(116)는 기재(102) 위에 에폭시(118) 등의 접착제로 밀봉되어 마이크로렌즈 어레이(100)와 팩키지층(114) 사이에 캐비티(120)를 형성할 수 있게 된다.
상기 전기콘텍트(108)는 상기 에폭시(104) 및 팩키지층(106)의 경사면에 도금 등의 방법으로 형성되어 있다.
상술한 종래의 집적회로소자는 상기 기재(102)의 도전성패드(112)와 상기 범프(110)를 전기적으로 연결시켜 주기 위하여 상기 전기콘텍트(108)가 형성되어 있는데, 상기 도전성패드(112)와 상기 전기콘텍트(108)가 서로 맞대어진 형태로 접속되기 때문에 접속의 신뢰성이 낮고, 상기 집적회로소자는 복수의 구성이 적층되는 공정을 통하여 제작되기 때문에 구조 및 공정이 복잡해지는 단점이 있다.
또한 상기한 웨이퍼 레벨 칩 스케일 패키지 기술을 이용하여 신뢰성 높은 BGA(ball grid array)를 갖는 종래의 반도체장치는 일본 특허공개 제2004-153260호에 게재되어 있으며, 상기 반도체장치의 구조는 도 2에 도시되어 있다.
도 2에 의하면, 실리콘 칩(210A)의 표면에는 반도체집적회로(예를들면, CCD 이미지센서(image sensor))(미도시됨)가 형성되어 있고, 상기 실리콘 칩(210A)의 표면에는 확장 패드 전극(211)이 형성되어 있다.
상기 실리콘 칩(210A)의 표면에 형성되는 확장 패드 전극(211)과 상기 실리콘 칩(210A)의 이면의 재배선층(221)을 접속한다. 여기서, 상기 실리콘 칩(210A) 의 이면측으로부터 상기 실리콘 칩(210A)을 관통하고, 상기 확장 패드 전극(211)에 도달하는 비어홀(217)을 형성하며, 상기 비어홀(217)에 매설한 주상단자(220)에 의하여 상기 확장 패드 전극(211)과 상기 재배선층(221)이 전기적으로 접속된다.
상술한 종래의 반도체장치는 상기 확장 패드 전극(211)과 상기 재배선층(221)을 전기적으로 연결시켜 주기 위하여 상기 실리콘 칩(210A)에 상기 비어홀(217)과 상기 주상단자(220)가 형성되어 있는데, 상기 실리콘 칩(210A)이 뚜꺼워서 에칭공정으로 상기 비어홀(217)을 형성하는 공정시간이 많이 소요되며, 상기 비어홀(217)에 도금을 실시한 후 메탈로 채워서 상기 주상단자(220)를 형성하는 공정시간이 많이 소요되어 양산성이 저하되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 이미지센서가 형성된 웨이퍼의 패드 부분을 얇게 형성하고, 상기 얇게 형성된 웨이퍼에 비아형태의 패턴을 형성하며, 상기 웨이퍼의 하부면 일부 및 상기 비아형태의 패턴에 도금을 실시하는 방법으로 재분배선을 형성하여 상기 비아형태의 패턴을 통하여 상기 패드와 상기 범프볼을 연결시켜 주는 방법으로 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조함으로써 상기 패드와 상기 범프볼 간의 접속의 신뢰성을 높이고, 상기 재분배선의 형성시 상기 비아형태의 패턴에 대한 도금시간을 단축하여 양산성을 향상시킬 수 있는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 상부면에 이미지센서 및 패드가 구비되고, 상기 패드와 대응되는 하부면에 단차부가 형성되며, 상기 단차부에는 상기 패드가 노출되도록 비아형태의 패턴이 형성된 웨이퍼; 상기 웨이퍼 상부에 캐비티(cavity)를 갖도록 부착되는 글라스; 상기 패드와 전기적으로 연결되도록 상기 웨이퍼의 하부면 일부 및 상기 단차부에 형성된 재분배선(Redistribution layer); 상기 재분배선의 일부 영역이 노출되도록 상기 웨이퍼의 하부면에 형성된 절연층; 및 상기 절연층의 노출된 영역에 부착되어 상기 재분배선과 전기적으로 연결되는 솔더볼을 포함하여 구성된다.
여기서, 상기 비아형태의 패턴에는 메탈이 채워져 상기 재분배선과 전기적으로 연결되는 것을 특징으로 한다.
또한 상기 단차부는 사다리꼴(trapezoid) 형태로 형성된 것을 특징으로 한다.
또한 상기 재분배선의 일부 영역에는 솔더볼이 부착되기 위한 앵커(anchor)가 형성된 것을 특징으로 한다.
또한 상기 재분배선의 일부 영역에는 솔더볼이 부착되기 위한 범프패드가 형성된 것을 특징으로 한다.
아울러, 상기 글라스는 IR필터 글라스인 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위한 본 발명에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법은, 이미지센서가 형성된 웨이퍼 상부에 캐비티(cavity)를 갖도록 글라스를 부착하는 단계; 상기 이미지센서와 대응되는 웨이퍼의 하부면에 레지스트 패턴을 형성하는 단계; 상기 웨이퍼의 패드가 형성된 하부면에 대하여 습식에칭을 수행하는 단계; 상기 습식에칭에 의하여 얇아진 웨이퍼의 패드 부분에 대하여 비아형태의 패턴을 형성하는 단계; 상기 웨이퍼 상에 메탈을 도금하고, 상기 비아형태의 패턴에 메탈을 채워 도전라인을 형성하는 단계; 상기 도전라인의 일부 영역에 대하여 재분배선(Redistribution layer)을 형성하는 단계; 및 상기 재분배선 상에 솔더볼을 형성하는 단계를 포함하여 이루어진다.
여기서, 상기 글라스 부착단계와 상기 레지스트 패턴의 형성단계 사이에는, 상기 웨이퍼의 하부면을 얇게 형성하기 위하여 씨닝(thinning) 공정을 수행하는 단계를 더욱 포함하는 것을 특징으로 한다.
또한 상기 글라스 부착단계와 상기 레지스트 패턴의 형성단계 사이에는, 상기 웨이퍼 상에 레지스트층을 형성하는 단계; 상기 레지스트층을 패터닝하기 위하여 포토리소그라피 공정을 수행하여 패턴 마스크를 형성하는 단계; 상기 패턴 마스크가 형성되지 않은 부분을 에칭하여 레지스트층을 제거하는 단계; 및 상기 패턴 마스크를 제거하는 단계를 더욱 포함하는 것을 특징으로 한다.
또한 상기 레지스트층은 RIE(reactive ion etching)에 의한 건식에칭 방법으로 제거되는 것을 특징으로 한다.
또한 상기 웨이퍼의 습식에칭 단계는, 상기 웨이퍼의 패드와 대응되는 하부면은 KOH 식각액을 사용하여 사다리꼴(trapezoid) 형태로 습식에칭되는 것을 특징으로 한다.
또한 상기 웨이퍼에 비아형태의 패턴을 형성하는 단계와 상기 패턴에 도전라 인을 형성하는 단계 사이에는, 상기 웨이퍼의 표면에 도전라인을 형성하기 위한 시드(seed) 메탈을 증착하는 단계를 더욱 포함하는 것을 특징으로 한다.
또한 상기 웨이퍼의 재분배선을 형성하는 단계와 상기 재분배선 상에 솔더볼을 형성하는 단계 사이에는, 상기 재분배선 상에 포토리소그라피 공정을 수행하여 상기 재분배선의 일부 영역을 노출시켜 상기 솔더볼이 부착되는 앵커(anchor)를 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
또한 상기 웨이퍼의 재분배선을 형성하는 단계와 상기 재분배선 상에 솔더볼을 형성하는 단계 사이에는, 상기 재분배선 상에 포토리소그라피 공정을 수행하여 상기 재분배선의 일부 영역을 노출시키는 감광층 패턴을 형성하는 단계; 및 상기 재분배선의 일부 영역 상에 UBM(under-bump metallization)를 증착하여 범프패드를 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
아울러, 상기 비아형태의 패턴을 형성하는 단계는, 상기 습식에칭된 웨이퍼의 하부면에 감광성수지를 코팅하는 단계; 상기 감광성수지를 마스크로 노광하는 단계; 상기 노광된 감광성수지를 케미컬로 현상하는 단계; 상기 감광성수지를 열경화하여 비아형태의 패턴 마스크를 형성하는 단계; 상기 비아형태의 패턴 마스크에 대한 웨이퍼를 건식에칭 방법으로 비아형태의 패턴을 형성하는 단계; 및 상기 감광성수지를 제거하는 단계에 의하여 이루어지는 것을 특징으로 한다.
이하, 본 발명에 의한 실시예를 첨부한 도면을 참조하여 더욱 상세하게 설명한다.
<제1실시예>
도 3a는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도이다.
도 3a에 의하면, 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 상부면에 이미지센서(10) 및 패드(11)가 구비되고, 상기 패드(11)와 대응되는 하부면에 단차부(16)가 형성되며, 상기 단차부(16)에는 비아형태의 패턴(18)이 형성된 웨이퍼(1b); 상기 웨이퍼(1b) 상부에 캐비티(cavity)(20)를 갖도록 부착되는 글라스(2); 상기 패드(11)와 전기적으로 연결되도록 상기 웨이퍼(1b)의 하부면 일부 및 상기 단차부(16)에 형성된 재분배선(Redistribution layer)(3); 상기 재분배선(3)의 일부 영역이 노출되도록 상기 웨이퍼(1b)의 하부면에 형성된 절연층(4); 및 상기 절연층(4)의 노출된 영역에 부착되어 상기 재분배선(3)과 전기적으로 연결되는 솔더볼(5)을 포함하여 구성된다.
상기 웨이퍼(1b)는 상부면 중앙에 이미지센서(마이크로 렌즈)(10)가 형성되어 있고, 상기 이미지센서(10)의 양측에는 패드(11)가 형성되어 있다. 상기 패드(11)의 상부에는 상기 글라스(2)와의 부착시 상기 글라스(2)를 지지하고, 내부에 캐비티(20), 즉 공간부를 제공하도록 감광성수지를 사용한 포토리소그라피 공정에 의하여 댐(dam) 형태의 지지부(12)가 형성되어 있다. 여기서, 상기 패드(11)는 일반적인 사이즈의 패드와 확장패드 중 어느 하나로 형성되어 있다.
상기 글라스(2)는 상기 지지부(12) 상에 도포된 접착제(13)에 의하여 부착되 며, 상기 접착제(13)는 상기 지지부(12)의 상부 및 외측에 도포되어 있다.
여기서, 상기 접착제(13)는 경화시 아웃 개싱(out gasing)이 적은 수지를 사용하며, 예를 들면 UV경화방식의 접착제, 에폭시계 접착제 또는 실리콘계 접착제가 적합하다.
또한 상기 접착제(13)는 상기 글라스(2)를 부착하였을 때 상기 접착제(13)가 상기 공간부, 즉 상기 이미지센서(10) 측으로 유입되지 않도록 해야 하므로, 상기 지지부(12) 상부에 적정량의 접착제(13)를 도포하는 것이 중요하다.
상기 글라스(2)는 IR을 차단하기 위하여 IR필터 글라스를 사용하는 것도 가능하다.
한편, 상기 웨이퍼(1b)는 상기 패드(11)와 대응되는 부분이 에칭 공정에 의하여 얇게 형성되어 있고, 상기 얇게 형성된 웨이퍼(1b)의 단차부(16)에는 상기 패드(11)가 노출되도록 비아형태의 패턴(18)이 형성되어 있다.
여기서, 상기 웨이퍼(1b)는 씨닝(thinning) 공정에 의하여 초기의 웨이퍼(1)보다 얇게 형성되어 있고, 에칭 공정에 의하여 단차부(16)의 측면, 즉 에칭되는 벽면이 사다리꼴(trapezoid) 또는 테이퍼(taper) 형상으로 경사지게 형성되어 있다. 만일, 상기 단차부(16)의 측면이 직각으로 형성되어 있는 경우에는 상기 웨이퍼(1b)의 하부면에 메탈을 증착할 때 균일한 두께의 메탈층(31a)을 얻을 수 없게 되고, 그 결과 양호한 도전라인의 형성이 어렵기 때문에, 상기 단차부(16)의 측면이 경사지게 형성되는 것이 바람직하다.
그러나, 상기 웨이퍼(1b)의 하부면에 메탈층(31a)을 형성할 때 메탈을 증착 하는 방법을 사용하지 않고 메탈을 도금하는 방법만을 사용할 경우에는 상기 단차부(16)의 측면이 직각으로 형성되어 있어도 균일한 두께의 메탈층(31a)을 얻을 수 있기 때문에 상기 단차부(16)의 측면을 경사지게 형성하는 것에 한정되지 않는다.
상기 재분배선(3)은 상기 비아형태의 패턴(18)에 메탈이 채워지고, 상기 웨이퍼(1b)의 하부면 일부분에 대하여 메탈 도금이 이루어져 상기 패드(11)와 전기적으로 연결되도록 형성되어 있다.
상기 절연층(4)은 상기 웨이퍼(1b)를 외부로부터 보호하고, 상기 재분배선(3)에 대한 쇼트를 방지하기 위하여 형성되는 솔더 레지스트로서, 감광성수지를 사용한 포토리소그라피 공정에 의하여 소정의 두께로 형성된다.
여기서, 상기 절연층(4)은 상기 재분배선(3) 상에 솔더볼(5)이 부착되는 영역을 제외한 부분에 대하여 형성되며, 상기 솔더볼(5) 영역에는 상기 솔더볼(5)의 부착력을 향상시켜 주기 위하여 상기 솔더볼(5) 영역의 감광성수지가 오버 에싱(over-ashing)된 사다리꼴의 앵커(anchor)(40)가 형성되어 있다.
한편, 상기 절연층(4)의 변형예로서, 상기 재분배선(4)을 보호하고 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 엣지(edge)부분이 깨지는 것을 방지하기 위하여 에칭 공정에 의하여 얇게 형성된 웨이퍼(1b)의 단차부(16)에 감광성수지를 채워 넣어 도 3b와 같이 절연층(4')을 형성하는 것도 가능하다.
상기 솔더볼(5)은 상기 솔더볼(5) 영역으로 노출된 상기 재분배선(3) 상에 부착되며, 상기 솔더볼(5)의 부착을 용이하게 실시하기 위하여 상기 솔더볼(5) 영역에 솔더 패이스트(solder paste)를 도포한 상태에서 상기 솔더볼(5)을 부착하는 것도 가능하다.
상술한 바와 같이 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 상기 웨이퍼(1b)의 패드(11)와 상기 웨이퍼(1b) 하부면의 재분배선(3)을 연결시켜 주기 위하여 상기 웨이퍼(1b)의 패드(11) 부분을 에칭에 의하여 얇게 형성하고, 상기 에칭된 웨이퍼(1b)에 비아형태의 패턴(18)를 형성함으로써 종래의 두꺼운 웨이퍼를 관통하여 비아를 형성하는 방법보다 용이하게 비아를 형성할 수 있다.
또한 상기 웨이퍼(1b)의 하부면에 형성된 재분배선(3)과 상기 패드(11)를 전기적으로 연결시켜 주기 위하여 도전라인을 형성할 때, 본 발명의 제1실시예에서는 상기 웨이퍼(1b)의 패드(11) 부분이 얇게 형성됨에 따라 상기 비아형태의 패턴(18)의 깊이도 작아지며, 그 결과 상기 비아형태의 패턴(18)에 메탈을 충진하고 도금하는 시간이 종래의 두꺼운 웨이퍼를 관통하여 깊게 형성된 비아에 메탈을 충진하여 도전라인을 형성하는 공정 시간보다 단축되어 양산성이 높아졌다.
이하, 도 4a 내지 도 12f를 참조하여 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케이 패키지를 제조하는 공정을 주요 단계별로 구분하여 설명한다.
도 4a 및 4b는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 글라스(2) 부착 단계를 도시한 공정도이다.
본 발명에 의한 제1실시예의 첫번째 단계는 이미지센서(10)가 형성된 웨이퍼 (1) 상부에 캐비티(20)를 갖도록 글라스(2)를 부착하는 단계이다.
도 4a에 의하면, 상기 웨이퍼(1)의 상부면에 이미지센서(10)가 형성되어 있고, 상기 이미지센서(10)의 양측, 즉 웨이퍼(1)의 스크라이브 라인(scribe line)을 중심으로 양측에는 패드(11)가 형성되어 있다. 상기 패드(11)의 상부면에는 상기 웨이퍼(1) 상부에 캐비티(20)를 형성하기 위한 댐(dam)형태의 지지부(12)가 형성되어 있으며, 상기 지지부(12)는 감광성수지를 도포한 후 포토리소그라피(Photolithography) 공정을 사용하여 소정의 높이를 갖는 패턴형태로 형성된다.
여기서, 상기 지지부(12)의 패턴을 형성하는 방법은 감광성수지를 코팅하여 패턴만 형성하여 그 위에 접착제(13)를 도포하는 방법이 있을 수 있고, BCB(Benzocyclobutene)와 같은 재료로 접착제(13) 없이 이를 수행할 수도 있다.
도 4b에 의하면, 상기 지지부(12)의 경화가 완료되면 상기 지지부(12)의 상부면 및 상기 스크라이브 라인에 대하여 접착제(13)를 도포한 후 글라스(2)를 부착하고 완전 경화되도록 하여 글라스(2)를 완전 부착한다. 상기 웨이퍼(1) 상에 글라스(2)를 부착하는 방법은 MEMS(Microelectromechanical Systems) 분야에서 사용하는 방법이다.
도 5a 내지 도 5f는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 레지스트 패턴(14a) 형성 단계를 도시한 공정도이다.
두번째 단계는 상기 이미지센서(10)와 대응되는 웨이퍼(1a)의 하부면에 레지 스트 패턴(14a)을 형성하는 단계이며, 상기 레지스트 패턴(14a)을 형성하기 이전에 상기 웨이퍼(1)의 하부면을 얇게 형성하기 위한 씨닝(thinning) 공정이 선행된다.
도 5a에 의하면, 일반적으로 실리콘 웨이퍼는 750㎛의 두께로 형성된다. 본 발명에 의한 상기 웨이퍼(1) 역시 일반적인 두께로 형성되어 있지만, 이후 공정에서 상기 웨이퍼(1b)의 하부면에 재분배선(3) 및 비아형태의 패턴(18)을 용이하게 형성하기 위해서는 상기 웨이퍼(1)를 얇게 형성하는 것이 유리하다.
따라서, 본 발명에 의한 상기 웨이퍼(1a)는 도 5a와 같이 100㎛ 이하로 일반적인 두께의 웨이퍼(1)를 씨닝(Thinning)하여 얇게 형성한다.
상기 얇게 형성된 웨이퍼(1a)를 습식 에칭하기 위하여 레지스트 패턴(14a)을 형성하는데, 상기 레지스트 패턴(14a)을 형성하는 방법은 다음과 같다.
상기 얇게 형성된 웨이퍼(1a)의 상에 LPCVD장비(저압화학 증착장비)를 이용하여 레지스트층(14)을 형성하며, 상기 레지스트층(14)은 Si3N4로 약 1500Å의 두께를 갖도록 형성한다(도 5b 참조).
그 다음, 상기 레지스트층(14)을 패터닝하기 위하여 패턴 마스크(15)를 형성한다.
상기 패턴 마스크(15)를 형성하는 방법은, 먼저 상기 레지스트층(14) 상에 감광성수지를 코팅하고, 상기 웨이퍼(1a)의 이미지센서(10)와 대응되는 부분에 위치된 마스크를 이용하여 노광한 후 케미컬로 현상하며, 상기 감광성수지를 열경화하는 일련의 포토리소그라피 공정을 통하여 레지스트층(14)의 패턴 마스크(15)를 형성한다(도 5c 참조).
상기 패턴 마스크(15)의 형성이 완료되면, 상기 패턴 마스크(15)가 형성되지 않은 부분을 에칭하여 상기 레지스트층(14)을 제거한다(도 5d 참조). 여기서, 상기 레지스트층(14)은 RIE(reactive ion etching)에 의한 건식에칭 방법으로 제거된다.
상기 패턴 마스크(15)에 의하여 노출된 레지스트층(14)이 제거되면, 상기 패턴 마스크(15)를 제거하여 상기 웨이퍼(1a)를 습식 에칭하기 위한 레지스트 패턴(14a)을 형성한다(도 5e 참조). 여기서, 상기 감광성수지의 패턴 마스크(15)는 가성소다와 같은 케미컬을 사용하여 제거하거나 또는 프라즈마 애싱(sahing) 방법으로 제거한다.
도 6a 및 도 6b는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 습식에칭 단계를 도시한 공정도이다.
세번째 단계는 상기 웨이퍼(1a)의 패드(11)가 형성된 하부면에 대하여 식각액으로 습식에칭을 수행하는 단계이다.
도 5e에 도시된 바와 같이 상기 웨이퍼(1a)의 하부면에 레지스트 패턴(14a)이 형성되면, 상기 웨이퍼(1a)의 에칭시 상기 레지스트 패턴(14a)이 없는 부분에 대하여 웨이퍼(1a)의 습식에칭이 이루어지며, 식각액의 조건 및 에칭시간을 조절하여 도 6a에 도시된 바와 같이 사다리꼴(trapezoid) 형태로 에칭을 수행한다.
도 6a에 의하면, 상기 웨이퍼(1b)는 레지스트 패턴(14a)이 없는 부분, 즉 스 크라이브 라인을 따라서 에칭되어 상기 웨이퍼(1b)의 패드(11) 부분이 얇게 형성되어 단차부(16)가 형성된다. 상기 웨이퍼(1b)가 사다리꼴로 에칭되었기 때문에 상기 단차부(16)의 측면은 경사면을 이루고 있다.
여기서, 상기 식각액은 40% 수산화칼륨(KOH)를 사용하고, 상기 식각액의 온도는 70 내지 90℃가 적당하다. 상기 웨이퍼(1b)의 식각 넓이(W)는 약 600㎛이고, 식각 깊이(L)는 약 80㎛이며, 상기한 식각액의 농도 및 온도 조건에서는 1분 이내에 에칭이 가능하다. 한편 상기 웨이퍼(1a)의 에칭은 웨이퍼의 외형에 따라 상기한 조건이 변경된다.
참고로, 상기 웨이퍼(1a)의 에칭 특성은 웨이퍼의 소재와 식각액의 종류, 농도 및 온도조건 등에 따라 결정된다. 또한 상기 식각액의 종류, 농도 및 온도조건에 따라 에칭의 속도를 빠르게 또는 느리게 조절할 수 있다.
실리콘 웨이퍼의 경우 단결정이나 다결정 실리콘 모두 일반적으로 질산(HNO3)과 불화수소산(6HF)의 혼합물로 습식에칭이 된다. 또한 실리콘 배향(결의 방향)에 의존하는 에칭 특성을 나타내는 식각액도 있으며, 그 예로서 수산화칼륨과 이소프로필알콜의 혼합물이 이에 해당된다.
상기 수산화칼륨의 혼합물로 이루어진 식각액을 사용하여 실리콘 웨이퍼(1)의 에칭 특성을 실험한 결과 표 1과 같은 결과를 얻을 수 있었다.
도 13 및 표 1에 의하면, 온도 70℃와 농도 40%의 수산화칼륨 식각액을 사용하여 습식에칭을 실시하였을 때 경사방향(b)의 에칭속도(R)보다 수직방향(a)의 에 칭속도(R)가 100배 가량 빠르게 에칭이 이루어지는 것을 확인할 수 있었고, 온도 80℃와 농도 40%의 수산화칼륨 식각액을 사용한 경우에는 경사방향(b)의 에칭속도(R)보다 수직방향(a)의 에칭속도가 98배 가량 빠르게 에칭되었다. 따라서, 동일한 농도의 식각액을 사용할 경우 높은 온도 조건에서는 전체적으로 에칭속도는 빨라지지만 경사방향(b)으로의 에칭속도(R)가 다소 빠르게 진행되는 것을 확인할 수 있다.
Figure 112005025660378-pat00001
상기 웨이퍼(1b)의 습식에칭이 완료되면, 상기 웨이퍼(1b)의 습식에칭시 레지스트 역할을 수행한 상기 레지스트 패턴(14a)을 에칭하여 제거한다(도 6b 참조). 여기서, 상기 레지스트 패턴(14a)은 RIE(reactive ion etching)에 의한 건식에칭 방법으로 제거된다.
도 7a 내지 도 7c는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 비아형태의 패턴(18) 형성 단계를 도시한 공정도이며, 도 7d는 도 7c에 의하여 형성된 패턴(18)의 디자인을 도시한 평면도이다.
네번째 단계는 상기 습식에칭에 의하여 얇아진 웨이퍼(1b)의 패드(11) 부분에 대하여 비아형태의 패턴(18)을 형성하는 단계이다.
상기 레지스트 패턴(14a)이 제거되면, 상기 습식에칭된 웨이퍼(1b)의 단차부(16)에 비아형태의 패턴(18)을 형성하기 위하여 포토리소그라피 공정을 수행하여 패턴 마스크(17)를 형성한다.
상기 패턴 마스크(17)를 형성하는 방법은 다음과 같다.
상기 습식에칭된 웨이퍼(1b)의 하부면에 감광성수지를 코팅하고, 상기 웨이퍼(1b)의 패드(11)가 노출되도록 상기 감광성수지를 마스크로 노광한 후 케미컬로 현상하며, 상기 감광성수지를 열경화하여 비아형태의 패턴 마스크(17)를 형성한다(도 7a 참조).
그 다음, 상기 비아형태의 패턴 마스크(17)에 대한 웨이퍼(1b)를 건식에칭 방법으로 비아형태의 패턴(18)을 형성한다(도 7b 참조). 여기서, 상기 비아형태의 패턴 마스크(17)에 의하여 노출된 웨이퍼(1b)는 RIE(reactive ion etching)에 의한 건식에칭 방법으로 제거된다.
상기 습식에칭된 웨이퍼(1b)의 단차부(16)는 실리콘의 두께가 20㎛ 또는 그 이하이기 때문에 건식에칭시 공정 시간을 단축할 수 있고 균일한 품질을 얻을 수 있다. 상기 비아형태의 패턴(18)은 상기 패드(11)의 크기에 따라 도 7d에 도시된 바와 같이 자유롭게 디자인 할 수 있으며, 상기 비아형태의 패턴(18)의 디자인은 패드(11)와 가장 접촉을 잘할 수 있으면서 마스크 디자인이 쉬운 것으로 결정하면 된다.
상기 비아형태의 패턴(18)의 종횡비(aspect ratio)가 0.5 이하로 형성되어 있어서 메탈 도금시 양호한 결과를 얻을 수 있을 뿐만 아니라, 메탈 도금 시간도 상당히 단축할 수 있다.
예를 들면, 종래의 실리콘 웨이퍼는 두께가 250㎛로 두껍게 형성되어 있어서, 기존의 건식에칭 방법만으로 웨이퍼의 비아(via)를 형성할 경우 250㎛ 깊이를 에칭하는 데 약 30분 이상 시간이 소요되었고, 상기 비아의 깊이가 깊어서 불량이 많이 발생되었다. 반면에, 본 발명의 제1실시예에 의한 웨이퍼(1b)는 1차적으로 습식에칭 방법으로 패드(11) 부분이 얇게 형성되고, 상기 습식에칭된 웨이퍼(1b)의 단차부(16)는 2차적으로 건식에칭 방법으로 비아형태의 패턴(18)이 형성되기 때문에 공정 단계는 2단계로 증가되었지만 전체적으로 공정 시간이 몇 분 이하로 소요되었다. 따라서, 본 발명에 의한 에칭 방법으로 비아형태의 패턴(18)을 형성할 경우 양산성 측면이나 품질적 측면에서 유리한 결과를 얻을 수 있다.
상기 비아형태의 패턴(18) 형성이 완료되면, 상기 웨이퍼(1b)에 코팅된 감광성수지를 제거한다(도 7c 참조). 여기서, 상기 감광성수지는 일반적으로 가성소다 같은 케미컬을 사용하는 방법 또는 프라즈마 애싱하는 방법으로 제거한다.
도 8a 및 도 8b는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 도전라인 형성 단계를 도시한 공정도이다.
다섯번째 단계는 상기 웨이퍼(1b) 상에 메탈을 도금하고, 상기 비아형태의 패턴(18)에 메탈을 채워 도전(conduct)라인을 형성하는 단계이며, 상기 도전라인을 형성하기 이전에 상기 웨이퍼(1b)의 표면에 도전라인을 형성하기 위한 시드(seed) 메탈을 증착(deposition)하는 단계가 선행된다.
상기 감광성수지의 제거가 완료되면, 상기 웨이퍼(1b)의 패드(11)와 솔더볼(5)을 연결하는 도전라인을 형성하기 위하여 상기 웨이퍼(1b)의 하부면에 시드 메탈을 증착하여 시드층(30)을 형성한다(도 8a 참조). 여기서, 상기 시드층(30)은 Ti/Cu 또는 Ti/Cr/Cu가 적층된 멀티 메탈(multi-metal)층으로 되어 있다.
그 다음, 상기 시드 메탈이 증착된 면에 구리 또는 메탈 도금을 수행하여 도전라인을 형성한다(도 8b 참조). 상기 시드층(30)에 메탈 도금이 수행되면 상기 시드층(30) 상에 소정의 두께로 메탈층(31)이 형성됨과 동시에 상기 비아형태의 패턴(18)에도 메탈이 채워지게 된다.
여기서, 상기 비아형태의 패턴(18)은 폭과 깊이가 각각 100㎛와 20㎛ 이하로 형성되어 있고, 상기 폭과 깊이에 대한 종횡비(aspect ratio)가 0.5 이하이므로 면 도금을 실시할 때 상기 비아형태의 패턴(18)에 채움 도금도 같이 실시된다.
또한 상기 비아형태의 패턴(18)에는 이미 시드 메탈이 증착되어 있기 때문에 상기 메탈 도금시 상기 비아형태의 패턴(18)에 메탈을 채워넣지 않아도 도전라인을 형성할 수 있다.
도 9a 내지 도 9c는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 재분배선(3) 형성 단계를 도시한 공정도이다.
여섯번째 단계는 상기 도전라인의 일부 영역에 대하여 재분배선(3)을 형성하는 단계이다.
상기 웨이퍼(1b) 상에 도전라인의 형성이 완료되면, 상기 도전라인의 일부 영역만을 제외한 다른 부분을 제거하기 위하여 상기 도전라인 상에 포토리소그라피 공정을 이용하여 재분배선(3)의 패턴 마스크(32)를 형성한다(도 9a 참조).
상기 패턴 마스크(32)를 형성하는 방법은, 먼저 상기 도전라인 상에 감광성수지를 코팅하고, 상기 웨이퍼(1b)의 이미지센서(10)와 대응되지 않는 부분에 위치된 마스크를 이용하여 노광한 후 케미컬로 현상하며, 상기 감광성수지를 열경화하는 일련의 포토리소그라피 공정을 통하여 재분배선(3)의 패턴 마스크(32)를 형성한다.
그 다음, 상기 감광성수지의 패턴 마스크(32)가 형성되지 않은 부분을 습식에칭 방법으로 시드층(30a) 및 메탈층(31a)을 제거한다(도 9b 참조).
그 다음, 상기 감광성 수지의 패턴 마스크(32)를 제거하여 상기 도전라인의 일부분인 재분배선(3)의 형성을 완료한다(도 9c 참조). 여기서, 상기 감광성수지의 패턴 마스크(32)는 가성소다와 같은 케미컬을 사용하여 제거하거나 또는 프라즈마 애싱(sahing) 방법으로 제거한다.
도 10a 및 도 10b는 본 발명의 제1실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 솔더볼(5) 형성 단계를 도시한 공정도이다.
일곱번째 단계는 상기 재분배선(3) 상에 솔더볼(5)을 형성하는 단계이다.
상기 웨이퍼(1b) 상에 상기 재분배선(3)의 형성이 완료되면, 상기 재분배선(3) 상에 솔더볼(5)이 부착되기 위한 앵커(40)를 형성하기 위하여 포토리소그라피 공정을 수행하여 솔더 레지스트(이하 "절연층"이라 칭함)(4)를 형성한다(도 10a 참조). 상기 절연층(4)은 상기 솔더볼(5) 영역이 확보되고, 상기 솔더볼(5) 영역으로 상기 재분배선(3)이 노출되도록 형성된다.
상기 절연층(4)을 형성하는 방법은, 먼저 상기 웨이퍼(1b)의 하부면 및 상기 도전라인 상에 감광성수지를 코팅하고, 상기 솔더볼(5) 영역에 위치된 마스크를 이용하여 노광한 후 케미컬로 현상하며, 상기 감광성수지를 열경화하는 일련의 포토리소그라피 공정을 통하여 절연층(4)을 형성한다.
이 때 상기 절연층(4)의 솔더볼(5) 영역은 상기 감광성수지의 오버 애싱(over-ashing)에 의하여 하부의 내경을 크게 형성하여 상기 솔더볼(5)의 부착시 앵커(40) 역할을 하게 한다. 여기서, 상기 앵커(40)는 하부보다 상부의 내경이 좁게 형성되어 있기 때문에 상기 솔더볼(5)을 견고하게 부착할 수 있다.
그 다음, 상기 절연층(4)의 앵커(40)에 솔더볼(5)을 부착하여 솔더볼(5) 범프를 형성한다(도 10b 참조).
상기 앵커(40)에 솔더볼(5)을 형성하는 방법에는, 공정 비용이 적게드는 방법으로 이미 제조된 솔더볼(5)을 부착하는 방식과 스텐실 프린팅 방식 중 어느 하나를 이용하면 된다. 또한 상기한 방법 외에 여러 방식이 있으나 비용이 적게 들면서 쉽게 실시할 수 있는 공정을 선택하면 된다.
여기서, 상기 솔더볼(5)의 형성시 Sn/Pb의 공정 솔더를 일반적으로 사용하지만, 무연(Pb-free) 솔더를 사용하는 것도 가능하다.
<제2실시예>
도 11은 본 발명의 제2실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 단면도이며, 이하, 상술된 실시예와 중첩되는 내용에 대한 기재는 생략하도록 한다.
도 11에 의하면, 본 발명의 제2실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는 상부면에 이미지센서(10) 및 패드(11)가 구비되고, 상기 패드(11)와 대응되는 하부면에 단차부(16)가 형성되며, 상기 단차부(16)에는 비아형태의 패턴(18)이 형성된 웨이퍼(1b); 상기 웨이퍼(1b) 상부에 캐비티(20)를 갖도록 부착되는 글라스(2); 상기 패드(11)와 전기적으로 연결되도록 상기 웨이퍼(1b)의 하부면 일부 및 상기 단차부(16)에 형성된 재분배선(3); 상기 재분배선(3)의 일부 영역이 노출되도록 상기 웨이퍼(1b)의 하부면에 형성된 절연층(4a); 상기 노출된 일부 영역에 형성되어 솔더볼(5a)을 부착하기 위한 범프패드(6); 및 상기 절연층(4a)의 노출된 영역에 부착되어 상기 재분배선(3)과 전기적으로 연결되는 솔더볼(5a)을 포함하여 구성된다.
제2실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는 제1실시예에 대하여 상기 범프패드(6)를 더욱 포함하는 구조로 되어 있다.
상기 범프패드(6)는 제1실시예에서의 재분배선(3) 상의 일부 영역, 즉 솔더볼(5a) 영역에 형성되는 솔더볼(5a)의 고정수단으로서, 상기 재분배선(3)의 상부면에 메탈층(60)을 형성하고, 상기 메탈층(60) 상에 감광성수지를 도포한 후 포토리소그라피 공정을 수행하여 상기 솔더볼(5a) 영역을 제외한 부분을 제거하는 방법으로 형성한다.
상기 솔더볼(5a)은 상기 재분배선(3) 상에 형성된 범프패드(6)에 부착되며, 상기 솔더볼(5a)의 부착을 용이하게 실시하기 위하여 상기 범프패드(6)에 솔더 패이스트(solder paste)를 도포한 상태에서 상기 솔더볼(5a)을 부착하는 것도 가능하다.
상술한 바와 같이 본 발명의 제2실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 상기 재분배선(3) 상에 범프패드(6)를 형성함으로써 상기 솔더볼(5a)을 안정적으로 고정 및 부착할 수 있는 장점이 있다.
도 12a 내지 도 12f는 본 발명의 제2실시예에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지를 제조하기 위한 솔더볼(5a) 형성 단계를 도시한 공정도이며, 이하, 상술된 실시예와 중첩되는 내용, 즉 웨이퍼(1) 상부에 글라스(2)를 부착하는 단계부터 웨이퍼(1b)의 하부면 일부 영역에 대하여 재분배선(3)을 형성하는 단계에 의한 공정 설명은 생략하도록 한다.
도 9c에 도시된 바와 같이 상기 웨이퍼(1b)의 하부면 일부 영역에 대하여 재분배선(3)이 형성되면, 상기 재분배선(3) 상에 솔더볼(5a)이 부착되기 위한 범프패드(6)의 설치 영역을 제공하기 위하여 포토리소그라피 공정을 수행하여 절연층(4a)을 형성한다(도 12a 참조). 상기 절연층(4a)은 상기 범프패드(6)의 설치 영역이 확보되고, 상기 범프패드(6)의 설치 영역으로 상기 재분배선(3)이 노출되도록 형성된다.
상기 절연층(4a)을 형성하는 방법은, 먼저 상기 웨이퍼(1b)의 하부면 및 상기 도전라인 상에 감광성수지를 코팅하고, 상기 범프패드(6)의 설치 영역에 위치된 마스크를 이용하여 노광한 후 케미컬로 현상하며, 상기 감광성수지를 열경화하는 일련의 포토리소그라피 공정을 통하여 절연층(4a)을 형성한다.
그 다음, 상기 감광성수지의 절연층(4a)에 UBM(under-bump metallization)를 증착하여 메탈층(60)을 형성한다(도 12b 참조). 여기서, 상기 메탈층(60)은 Ti/Cu 또는 Ti/Cr/Cu가 적층된 멀티 메탈(multi-metal)층으로 되어 있다.
그 다음, 상기 메탈층(60)의 일부분에 솔더볼(5a)이 부착되기 위한 범프패드(6)를 형성하기 위하여 포토리소그라피 공정을 수행하여 패턴 마스크(61)를 형성한다(도 12c 참조).
상기 패턴 마스크(61)를 형성하는 방법은, 먼저 상기 웨이퍼(1b)의 하부면 및 상기 메탈층(60) 상에 감광성수지를 코팅하고, 상기 범프패드(6)의 설치 영역에 위치된 마스크를 이용하여 노광한 후 케미컬로 현상하며, 상기 감광성수지를 열경화하는 일련의 포토리소그라피 공정을 통하여 상기 범프패드(6)의 패턴 마스크(레지스트 패턴)(61)를 형성한다.
그 다음, 상기 재분배선(3) 상에 솔더볼(5a)이 부착되기 위한 범프패드(6)를 형성하기 위하여 상기 메탈층(60)을 에칭한다(도 12d 참조). 여기서, 상기 메탈층(60)은 범프패드(6)로 남게되는 부분에 패턴 마스크(61)가 형성되어 있어서, 상기 범프패드(6)가 되는 부분을 제외한 메탈층(60)이 에칭에 의하여 제거된다.
그 다음, 상기 감광성수지의 패턴 마스크(61)를 제거하여 상기 범프패드(6)를 완성한다(도 12e 참조). 여기서, 상기 감광성수지의 패턴 마스크(61)는 가성소다와 같은 케미컬을 사용하여 제거하거나 또는 프라즈마 애싱(sahing) 방법으로 제거한다.
그 다음, 상기 범프패드(6)에 솔더볼(5a)을 부착하여 솔더볼(5a) 범프를 형성한다(도 12f 참조).
상기 앵커(40)에 솔더볼(5a)을 형성하는 방법에는, 공정 비용이 적게드는 방법으로 이미 제조된 솔더볼(5a)을 부착하는 방식과 스텐실 프린팅 방식 중 어느 하나를 이용하면 된다. 또한 상기한 방법 외에 여러 방식이 있으나 비용이 적게 들면서 쉽게 실시할 수 있는 공정을 선택하면 된다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
상술한 바와 같이 본 발명에 의한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 이미지센서가 형성된 웨이퍼의 패드 부분을 얇게 형성하고, 상기 얇게 형성된 웨이퍼에 비아형태의 패턴을 형성하며, 상기 웨이퍼의 하부면 일부 및 상기 비아형태의 패턴에 도금을 실시하는 방법으로 재분배선을 형성하여 상기 비아형태의 패턴을 통하여 상기 패드와 상기 범프볼을 전기적으로 연결되어 있기 때문에 상기 패드와 상기 범프볼 간의 접속의 신뢰성을 높이고, 상기 재분배선의 형성시 상기 비아형태의 패턴에 대한 도금시간을 단축하여 양산성을 향상시킬 수 있다.
특히, 본 발명의 제1실시예에 의한 이미센서의 웨이퍼 레벨 칩 스케일 패키지는, 상기 웨이퍼의 패드 부분이 얇게 형성됨에 따라 상기 비아형태의 패드의 깊이도 작아지며, 그 결과 상기 비아형태의 패드에 메탈을 충진하고 도금하는 시간이 종래의 두꺼운 웨이퍼를 관통하여 깊게 형성된 비아에 메탈을 충진하여 도전라인을 형성하는 공정 시간보다 단축되어 양산성이 높아졌다.
아울러, 상기 재분배선 상에 솔더볼을 부착할 때 절연층에 앵커를 형성하거나 또는 상기 재분배선 상에 범프패드를 형성함으로써 상기 솔더볼을 안정적으로 고정 및 부착할 수 있다.

Claims (15)

  1. 상부면에 이미지센서 및 패드가 구비되고, 상기 패드와 대응되는 하부면에 단차부가 형성되며, 상기 단차부에는 상기 패드가 노출되도록 비아형태의 패턴이 형성된 웨이퍼;
    상기 웨이퍼 상부에 캐비티(cavity)를 갖도록 부착되는 글라스;
    상기 패드와 전기적으로 연결되도록 상기 웨이퍼의 하부면 일부 및 상기 단차부에 형성된 재분배선(Redistribution layer);
    상기 재분배선의 일부 영역이 노출되도록 상기 웨이퍼의 하부면에 형성된 절연층; 및
    상기 절연층의 노출된 영역에 부착되어 상기 재분배선과 전기적으로 연결되는 솔더볼;
    을 포함하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  2. 제1항에 있어서,
    상기 비아형태의 패턴에는 메탈이 채워져 상기 재분배선과 전기적으로 연결되는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  3. 제1항에 있어서,
    상기 단차부는 사다리꼴(trapezoid) 형태로 형성된 것을 특징으로 하는 이미 지센서의 웨이퍼 레벨 칩 스케일 패키지.
  4. 제1항에 있어서,
    상기 재분배선의 일부 영역에는 솔더볼이 부착되기 위한 앵커(anchor)가 형성된 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  5. 제1항에 있어서,
    상기 재분배선의 일부 영역에는 솔더볼이 부착되기 위한 범프패드가 형성된 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  6. 제1항에 있어서,
    상기 글라스는 IR필터 글라스인 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
  7. 이미지센서가 형성된 웨이퍼 상부에 캐비티(cavity)를 갖도록 글라스를 부착하는 단계;
    상기 이미지센서와 대응되는 웨이퍼의 하부면에 레지스트 패턴을 형성하는 단계;
    상기 웨이퍼의 패드가 형성된 하부면에 대하여 습식에칭을 수행하는 단계;
    상기 습식에칭에 의하여 얇아진 웨이퍼의 패드 부분에 대하여 비아형태의 패 턴을 형성하는 단계;
    상기 웨이퍼 상에 메탈을 도금하고, 상기 비아형태의 패턴에 메탈을 채워 도전라인을 형성하는 단계;
    상기 도전라인의 일부 영역에 대하여 재분배선(Redistribution layer)을 형성하는 단계; 및
    상기 재분배선 상에 솔더볼을 형성하는 단계;
    를 포함하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
  8. 제7항에 있어서,
    상기 글라스 부착단계와 상기 레지스트 패턴의 형성단계 사이에는,
    상기 웨이퍼의 하부면을 얇게 형성하기 위하여 씨닝(thinning) 공정을 수행하는 단계를 더욱 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
  9. 제7항에 있어서,
    상기 글라스 부착단계와 상기 레지스트 패턴의 형성단계 사이에는,
    상기 웨이퍼 상에 레지스트층을 형성하는 단계;
    상기 레지스트층을 패터닝하기 위하여 포토리소그라피 공정을 수행하여 패턴 마스크를 형성하는 단계;
    상기 패턴 마스크가 형성되지 않은 부분을 에칭하여 레지스트층을 제거하는 단계; 및
    상기 패턴 마스크를 제거하는 단계;
    를 더욱 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
  10. 제9항에 있어서,
    상기 레지스트층은 RIE(reactive ion etching)에 의한 건식에칭 방법으로 제거되는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
  11. 제7항에 있어서,
    상기 웨이퍼의 습식에칭 단계는,
    상기 웨이퍼의 패드와 대응되는 하부면은 KOH 식각액을 사용하여 사다리꼴(trapezoid) 형태로 습식에칭되는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
  12. 제7항에 있어서,
    상기 웨이퍼에 비아형태의 패턴을 형성하는 단계와 상기 패턴에 도전라인을 형성하는 단계 사이에는,
    상기 웨이퍼의 표면에 도전라인을 형성하기 위한 시드(seed) 메탈을 증착하는 단계;
    를 더욱 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
  13. 제7항에 있어서,
    상기 웨이퍼의 재분배선을 형성하는 단계와 상기 재분배선 상에 솔더볼을 형성하는 단계 사이에는,
    상기 재분배선 상에 포토리소그라피 공정을 수행하여 상기 재분배선의 일부 영역을 노출시켜 상기 솔더볼이 부착되는 앵커(anchor)를 형성하는 단계;
    를 더욱 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
  14. 제7항에 있어서,
    상기 웨이퍼의 재분배선을 형성하는 단계와 상기 재분배선 상에 솔더볼을 형성하는 단계 사이에는,
    상기 재분배선 상에 포토리소그라피 공정을 수행하여 상기 재분배선의 일부 영역을 노출시키는 감광층 패턴을 형성하는 단계; 및
    상기 재분배선의 일부 영역 상에 UBM(under-bump metallization)를 증착하여 범프패드를 형성하는 단계;
    를 더욱 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
  15. 제7항에 있어서,
    상기 비아형태의 패턴을 형성하는 단계는,
    상기 습식에칭된 웨이퍼의 하부면에 감광성수지를 코팅하는 단계;
    상기 감광성수지를 마스크로 노광하는 단계;
    상기 노광된 감광성수지를 케미컬로 현상하는 단계;
    상기 감광성수지를 열경화하여 비아형태의 패턴 마스크를 형성하는 단계;
    상기 비아형태의 패턴 마스크에 대한 웨이퍼를 건식에칭 방법으로 비아형태의 패턴을 형성하는 단계; 및
    상기 감광성수지를 제거하는 단계;
    에 의하여 이루어지는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
KR1020050041059A 2005-05-17 2005-05-17 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 KR100609121B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041059A KR100609121B1 (ko) 2005-05-17 2005-05-17 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041059A KR100609121B1 (ko) 2005-05-17 2005-05-17 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법

Publications (1)

Publication Number Publication Date
KR100609121B1 true KR100609121B1 (ko) 2006-08-08

Family

ID=37185019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041059A KR100609121B1 (ko) 2005-05-17 2005-05-17 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법

Country Status (1)

Country Link
KR (1) KR100609121B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535097B2 (en) 2006-05-11 2009-05-19 Olympus Corporation Semiconductor device and method of manufacturing the same
CN103681537A (zh) * 2012-09-25 2014-03-26 精材科技股份有限公司 晶片封装体及其形成方法
CN104393009A (zh) * 2014-11-23 2015-03-04 北京工业大学 包含硅通孔的高可靠性影像传感器封装
CN110661937A (zh) * 2018-06-29 2020-01-07 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法
CN111137837A (zh) * 2018-11-02 2020-05-12 三星电机株式会社 薄膜封装件
US11581348B2 (en) 2019-08-14 2023-02-14 Samsung Electronics Co., Ltd. Semiconductor package including image sensor chip, transparent substrate, and joining structure
US11605658B2 (en) 2019-08-28 2023-03-14 Samsung Electronics Co., Ltd. Bonding interconnection structure of image sensor semiconductor package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535097B2 (en) 2006-05-11 2009-05-19 Olympus Corporation Semiconductor device and method of manufacturing the same
CN103681537A (zh) * 2012-09-25 2014-03-26 精材科技股份有限公司 晶片封装体及其形成方法
CN103681537B (zh) * 2012-09-25 2016-08-17 精材科技股份有限公司 晶片封装体及其形成方法
CN104393009A (zh) * 2014-11-23 2015-03-04 北京工业大学 包含硅通孔的高可靠性影像传感器封装
CN104393009B (zh) * 2014-11-23 2017-02-01 北京工业大学 包含硅通孔的高可靠性影像传感器封装
CN110661937A (zh) * 2018-06-29 2020-01-07 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法
CN111137837A (zh) * 2018-11-02 2020-05-12 三星电机株式会社 薄膜封装件
US11581348B2 (en) 2019-08-14 2023-02-14 Samsung Electronics Co., Ltd. Semiconductor package including image sensor chip, transparent substrate, and joining structure
US11605658B2 (en) 2019-08-28 2023-03-14 Samsung Electronics Co., Ltd. Bonding interconnection structure of image sensor semiconductor package

Similar Documents

Publication Publication Date Title
KR100752713B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
KR100455404B1 (ko) 반도체장치 및 그 제조방법
US7180149B2 (en) Semiconductor package with through-hole
KR100653294B1 (ko) 반도체 장치 및 그 제조 방법
US8508039B1 (en) Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics
KR100609121B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
JP4522574B2 (ja) 半導体装置の作製方法
WO1998052225A1 (en) An electronic component package with posts on the active surface
TWI382477B (zh) 電子元件的晶圓級封裝及其製造方法
TW200834769A (en) Semiconductor device and method of manufacturing semiconductor device
KR100769722B1 (ko) 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
KR101665302B1 (ko) 칩 스택 제조 방법, 및 본 방법을 실시하기 위한 캐리어
US20110316157A1 (en) Semiconductor device and a method for manufacturing the same
KR100927418B1 (ko) 웨이퍼 레벨 패키지 및 그 제조방법
JP4264823B2 (ja) 半導体装置の製造方法
CN212625563U (zh) 半导体器件
CN116453962A (zh) 半导体结构及其形成方法
JP2008053406A (ja) 半導体装置およびその製造方法
JP2001077142A (ja) 半導体装置及びその製造方法
KR100634419B1 (ko) 이미지 센서 및 그 제조방법
KR100838288B1 (ko) 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈
KR20040023188A (ko) 센터 패드 칩의 스택 패키지 및 그 제조방법
CN115881558A (zh) 扇出型埋入式芯片封装方法及封装结构
US20100132992A1 (en) Device mounting board and semiconductor module
KR20020054510A (ko) 웨이퍼 레벨 범프 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee