CN115881558A - 扇出型埋入式芯片封装方法及封装结构 - Google Patents
扇出型埋入式芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN115881558A CN115881558A CN202310016675.4A CN202310016675A CN115881558A CN 115881558 A CN115881558 A CN 115881558A CN 202310016675 A CN202310016675 A CN 202310016675A CN 115881558 A CN115881558 A CN 115881558A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- passivation layer
- conductive
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开实施例提供一种扇出型埋入式芯片封装方法及封装结构,该封装方法包括:分别提供第一芯片和第二芯片;第二芯片的第一表面形成有导电凸块;在第一芯片的第一表面形成金属焊盘;将第二芯片的第二表面固定于第一芯片的第一表面;在第一芯片的第一表面形成钝化层,钝化层包裹所述第二芯片;在钝化层对应金属焊盘的位置处,形成贯穿钝化层厚度的导电柱;导电柱的第一端与对应的金属焊盘电连接,导电柱的第二端与导电凸块电连接;在钝化层背离第一芯片的表面以及第二芯片的第一表面形成重布线层。该封装方法改善了芯片封装过程的翘曲问题,提高了芯片封装的品质,简化了工艺流程,缩短了工艺周期,提高了芯片封装的良率。
Description
技术领域
本公开实施例属于半导体封装技术领域,具体涉及一种扇出型埋入式芯片封装方法及封装结构。
背景技术
目前扇出型芯片封装工艺中,晶圆切割后在载板或者在塑封框架上连接芯片,然后对芯片进行塑封工艺。这样,从塑封工艺到植球工艺之间的时间较长,导致封装工艺周期较长,进而导致第二芯片封装结构的良率下降。同时,现有的扇出型芯片封装工艺,通过塑封工艺将芯片固定在载板或者在塑封框架上,在高温作用下会使芯片产生翘曲或者使芯片破裂,导致芯片封装结构的品质下降。
针对上述问题,有必要提出一种设计合理且可以有效解决上述问题的一种扇出型埋入式芯片封装方法及封装结构。
发明内容
本公开实施例旨在至少解决现有技术中存在的技术问题之一,提供一种扇出型埋入式芯片封装方法及封装结构。
本公开实施例的一方面提供一种扇出型埋入式芯片封装方法,所述封装方法包括:
分别提供第一芯片和第二芯片;其中,所述第二芯片的第一表面设置有导电凸块;
在所述第一芯片的第一表面形成金属焊盘;
将所述第二芯片的第二表面固定于所述第一芯片的第一表面;
在所述第一芯片的第一表面形成钝化层,所述钝化层包裹所述第二芯片;
在所述钝化层对应所述金属焊盘的位置处,形成贯穿所述钝化层厚度的导电柱;其中,所述导电柱的第一端与对应的所述金属焊盘电连接,所述导电柱的第二端与所述导电凸块电连接;
在所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面形成重布线层。
可选的,所述将所述第二芯片的第二表面固定于所述第一芯片的第一表面,包括:
在所述第一芯片的第一表面设置所述第二芯片的预留区域;
在所述预留区域外侧的所述第一芯片的第一表面形成第一金属层;
图形化所述第一金属层形成所述金属焊盘;
将所述第一芯片的第二表面固定于所述预留区域。
可选的,所述钝化层背离所述第一芯片的表面凸出于所述第二芯片的第一表面,在形成所述导电柱之前,所述方法还包括:
将所述钝化层背离所述第一芯片的表面进行减薄,以露出所述第二芯片上的所述导电凸块。
可选的,所述在所述钝化层对应所述金属焊盘的位置处,形成贯穿所述钝化层厚度的导电柱,包括:
图形化所述钝化层,在所述钝化层对应所述金属焊盘的位置处形成贯穿所述钝化层厚度的第一通孔;
在所述第一通孔内填充导电材料,形成所述导电柱。
可选的,所述在所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面形成重布线层,包括:
在所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面形成第二金属层;
图形化所述第二金属层,在对应所述导电柱的位置处形成互连金属层;其中,所述互连金属层与所述导电柱的第二端电连接;
在所述互连金属层上形成介电层,形成所述重布线层。
可选的,形成所述重布线层之后,所述方法还包括:
图形化所述介电层,在所述介电层对应所述导电柱的位置处形成第二通孔;
在所述第二通孔内形成焊球。
可选的,所述钝化层的材料采用绝缘膜、钝化材料或者再钝化材料。
本公开实施例的另一方面提供一种扇出型埋入式封装结构,所述封装结构包括:
第一芯片,所述第一芯片的第一表面设置有金属焊盘;
第二芯片,所述第二芯片的第二表面固定于所述第一芯片的第一表面,所述第二芯片的第一表面设置有导电凸块;
钝化层,所述钝化层设置于所述第一芯片的第一表面并围设于所述第二芯片外侧,所述钝化层在对应所述金属焊盘的位置处设置有第一通孔;
导电柱,所述导电柱设置于对应的所述第一通孔;其中,所述导电柱的第一端与对应的所述金属焊盘电连接,所述导电柱的第二端与对应的所述导电凸块电连接;
重布线层,设置于所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面。
可选的,所述重布线层包括互连金属层和介电层;
所述互连金属层设置于所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面;其中,所述互连金属层与所述导电柱的第二端相对应且电连接;
所述介电层设置于所述互连金属层上。
可选的,所述封装结构还包括焊球;
所述介电层对应所述导电柱的位置处设置有第二通孔;
所述第二通孔内设置有所述焊盘。
本公开实施例的扇出型埋入式芯片封装方法及封装结构,所述封装方法中,将第二芯片固定于第一芯片上,采用芯片来替代塑封框架,改善了芯片封装过程的翘曲问题;该封装方法中将第二芯片固定于第一芯片后,在第一芯片的第一表面形成钝化层,对钝化层进行图形化并在钝化层上进行布线,相对于现有技术,跳过了将芯片切割后放置在载板上进行塑封工艺,简化了工艺流程,缩短了工艺周期,提高了芯片封装的良率;另外,不需要高温模压成型塑封工艺,改善了因高温导致的芯片翘曲问题,防止因芯片翘曲导致的芯片破裂,减少封装过程中衍生出的对芯片的损伤,提高了芯片封装的品质;在钝化层上形成贯穿钝化层厚度的导电柱,导电柱的第一端与对应的金属焊盘电连接,导电柱的第二端与导电凸块电连接,芯片之间采用短距离连接的方式,减小了封装体积,适用于多种封装应用。
附图说明
图1为本公开实施例一实施例中一种扇出型埋入式芯片封装方法的流程示意图;
图2~图10为本公开实施例另一实施例的一种扇出型埋入式芯片封装方法的封装工艺示意图;
图11为本公开实施例另一实施例的一种扇出型埋入式芯片封装结构的示意图;
图12为本公开实施例另一实施例的一种扇出型埋入式芯片封装结构作为顶部封装体与其他封装模块电连接的结构示意图;
图13为本公开实施例另一实施例的一种扇出型埋入式芯片封装结构作为底部封装体与其他封装模块电连接的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案,下面结合附图和具体实施方式对本公开实施例作进一步详细描述。
如图1所示,本公开实施例的一方面提供一种扇出型埋入式芯片封装方法S100,该封装方法S100包括:
S110、分别提供第一芯片和第二芯片;其中,所述第二芯片的第一表面设置有导电凸块。
具体地,如图2和图3所示,分别提供第一芯片110和第二芯片120,其中,第二芯片120的第一表面设置有导电凸块121,也就是说,如图3所示,在第二芯片120的顶面预先设置有导电凸块121。
应当理解的是,该第一表面可以是第二芯片120的正面,也可以是第二芯片120的背面,具体可以根据实际需要进行选择。在本实施例中,以第二芯片120的第一表面为第二芯片120的正面,以第二芯片120的第二表面为背面进行示例性说明,也就是说,在实施例中,在第二芯片120的正面设置有导电凸块121。
需要说明的是,在本实施例中,第一芯片110和第二芯片120均为功能芯片。导电凸块121的材料可以采用金属铜,也可以是其他的导电材料。导电凸块121可以将第二芯片120的信号引出。
S120、在所述第一芯片的第一表面形成金属焊盘。
具体地,如图2所示,在第一芯片110的第一表面形成一预留区域,该预留区域用于固定第二芯片120。在预留区域外侧的第一芯片110的第一表面形成金属焊盘。也就是说,如图2所示,除了预留区域之外,在第一芯片110的顶面形成金属焊盘。应当理解的是,该第一表面可以是第一芯片110的正面,也可以是第一芯片110的背面,具体可以根据实际需要进行选择。在本实施例中,以第一芯片110的第一表面为第一芯片110的正面,第一芯片110的第二表面为第一芯片110的背面进行示例性说明。
为了在第一芯片110的第一表面形成如图2所示的金属焊盘,可以采用如下两种图形化构图工艺。
第一种图形化构图工艺:
在第一芯片110的第一表面形成第一金属层(图中并未示出)。其中,第一金属层可以为金属铜层,也可以是其他材料的金属层,本实施例不做具体限定。
在第一金属层上形成光刻胶层,在光刻胶层上放置掩模版。
利用掩模版为掩膜,对光刻胶层进行曝光和显影,以在光刻胶层上形成第一开口和第二开口。
采用刻蚀工艺,沿着第一开口对所述第一金属层进行刻蚀形成金属焊盘111,沿着第二开口对第一金属层进行刻蚀,形成用来固定第二芯片120的预留区域。最后将光刻胶层去除。
第二种图形化构图工艺:
在第一芯片110的第一表面形成光刻胶层,在光刻胶层上放置掩模版。
利用掩模版为掩膜,对光刻胶层进行曝光和显影,以在光刻胶层上形成第一开口和第二开口,其中第二开口即为用来固定第二芯片120的预留区域。
采用沉积工艺,例如电镀或者溅射工艺,在所述第一开口内沉积金属材料形成金属焊盘111,并去除光刻胶层。金属材料可以是金属铜,也可以是其他的金属材料,可以根据实际需要进行选择。
需要说明的是,除了采用上述两种图形化构图工艺形成金属焊盘111以外,本领域技术人员还可以根据实际需要,选择其它图形化构图方式,本实施例对此并不限制。
S130、将所述第二芯片的第二表面固定于所述第一芯片的第一表面。
如图3所示,将第二芯片120的第二表面固定于第一芯片110的第一表面。应当理解的是,第二芯片120的第二表面可以是第二芯片120的正面,也可以是第二芯片120的背面,具体可以根据实际需要进行选择。在本实施例中,以第二芯片120的第二表面为第二芯片120的背面为例进行说明。
具体地,在本实施例中,根据步骤S120可知,通过光刻和刻蚀工艺,在第一芯片110的正面形成有第二芯片120的预留区域,将第二芯片120的背面固定于第一芯片110正面上的预留区域。作为一个示例,可以通过粘合胶层将第二芯片120的背面固定于第一芯片110正面的预留区域上。
在本实施例中,将第二芯片120固定于第一芯片110上,采用第一芯片110来替代塑封框架,改善了芯片封装过程的翘曲问题,减少了因翘曲产生的芯片破裂现象,提高了芯片封装的品质。
S140、在所述第一芯片的第一表面形成钝化层,所述钝化层包裹所述第二芯片。
如图4所示,在第一芯片110的第一表面形成钝化层130,该钝化层130包裹第二芯片120。
具体地,如图4所示,将第二芯片120的背面固定在第一芯片110的正面后,在第二芯片120的正面涂敷钝化层材料,以使钝化材料覆盖第一芯片110的正面,并且包裹第二芯片120的正面。也就是说,钝化层130背离第一芯片110的表面要凸出于第二芯片120的正面,这样钝化层130对第一芯片110和第二芯片120均可以起到保护作用。
需要说明的是,在本实施例中,钝化层130的材料可以采用绝缘膜、钝化材料或者再钝化材料,例如聚酰亚胺(PI)或者聚苯并噁唑(PBO)等等,只要是可以起到钝化作用的材料都可以,本实施例不做具体限定,可以根据实际需要进行选择。
S150、在所述钝化层对应所述金属焊盘的位置处,形成贯穿所述钝化层厚度的导电柱;其中,所述导电柱的第一端与对应的所述金属焊盘电连接,所述导电柱的第二端与所述导电凸块电连接。
如图5和图6所示,在钝化层130对应金属焊盘111的位置处,形成贯穿钝化层130厚度的导电柱140。其中,导电柱140的第一端与对应的金属焊盘111电连接,导电柱140的第二端与导电凸块121电连接。
为了在钝化层130上形成如图6所示的导电柱140,可以采用如下图形化构图工艺。
在钝化层130上形成光刻胶层,在光刻胶层上放置掩模版。
利用掩模版为掩膜,对光刻胶层进行曝光和显影,以在光刻胶层对应金属焊盘111的位置处形成开口。
采用刻蚀工艺,沿着开口对钝化层130进行刻蚀形成如图5所示贯穿钝化层130厚度的第一通孔131。也就是对钝化层130进行图形化,在钝化层130对应金属焊盘111的位置处形成贯穿钝化层130厚度的第一通孔131。
如图6所示,采用沉积工艺,例如电镀或者溅射等工艺,在第一通孔131内沉积导电材料,形成导电柱140。导电柱140的材料可以是金属铜,当然,也可以是其他的导电材料,本实施例不做具体限定。导电柱140可以实现第一芯片110和第二芯片120之间的电气互连。
需要说明的是,除了采用上述图形化构图工艺形成导电柱140以外,本领域技术人员还可以根据实际需要,选择其它图形化构图方式,本实施例对此并不限制。
本实施例中,在钝化层上形成贯穿钝化层厚度的导电柱,导电柱的第一端与对应的金属焊盘电连接,导电柱的第二端与导电凸块电连接,实现第一芯片和第二芯片之间的电气连接,芯片之间采用短距离连接的方式,减小了封装体积,适用于多种封装应用。
示例性的,所述钝化层背离所述第一芯片的表面凸出于所述第二芯片的第一表面,在形成所述导电柱之前,所述方法还包括:
如图4所示,将钝化层130背离第一芯片110的表面进行减薄,以露出第二芯片120上的导电凸块121。也就是说,由于钝化层130背离第一芯片110的表面凸出于第二芯片120的正面,因此,需要通过研磨等工艺将将钝化层130背离第一芯片110的表面进行减薄,以露出第二芯片120上的导电凸块121,然后再在钝化层130上形成导电柱140,从而可以便于该导电柱140的第二端与露出的导电凸块121电连接。
S160、在所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面形成重布线层。
如图7至和图8所示,在钝化层130背离第一芯片110的表面以及第二芯片120的第一表面形成重布线层。
为了在钝化层130背离第一芯片110的表面以及第二芯片120的第一表面形成如图9所示的重布线层,可以采用如下两种图形化构图工艺。
第一种图形化构图工艺:
在钝化层130背离第一芯片110的表面以及第二芯片120的正面形成第二金属层(图中未标出)。其中,第二金属层可以为金属铜层,也可以是其他材料的金属层,本实施例不做具体限定。
在第二金属层上形成光刻胶层,在光刻胶层上放置掩模版。
利用掩模版为掩膜,对光刻胶层进行曝光和显影,以在光刻胶层形成开口。
采用刻蚀工艺,沿着开口处对第二金属层进行刻蚀,也就是对第二金属层进行图形化,在对应导电柱140的位置处形成如图7所示的互连金属层150,其中,互连金属层150与导电柱140的第二端电连接。最后将光刻胶层去除。
如图8所示,采用沉积工艺,例如电镀或者溅射等工艺,在互连金属层150上形成介电层160。具体地,在互连金属层150的表面涂敷介电层160,介电层160对互连金属层150起到保护作用,介电层160的材料可以为聚酰亚胺(PI)或者聚苯并噁唑(PBO)等,涂敷方法通常为芯片旋涂,本实施例不做具体限定。
第二种图形化构图工艺:
在钝化层130背离第一芯片110的表面以及第二芯片120的正面形成光刻胶层,在光刻胶层上放置掩模版。
利用掩模版为掩膜,对光刻胶层进行曝光和显影,以在光刻胶层上对应导电柱140的位置处形成开口。
采用沉积工艺,例如电镀或者溅射等工艺,在开口内沉积金属材料形成如图7所示的互连金属层150,并去除光刻胶层。其中,互连金属层150与导电柱140的第二端电连接。金属材料可以是金属铜,也可以是其他的金属材料,可以根据实际需要进行选择。
如图8所示,再采用沉积工艺,例如电镀或者溅射等工艺,在互连金属层150上形成介电层160。具体地,在互连金属层150的表面涂敷介电层160,介电层160对互连金属层150起到保护作用。
需要说明的是,除了采用上述两种图形化构图工艺形成重布线层以外,本领域技术人员还可以根据实际需要,选择其它图形化构图方式,本实施例对此并不限制。
示例性的,形成所述重布线层之后,所述方法还包括:
如图9和图10所示,图形化介电层160,在介电层160对应导电柱140的位置处形成第二通孔161。在第二通孔161内形成焊球170。
为了在介电层160上形成如图10所示的焊球,可以采用如下图形化构图工艺。
在介电层160形成光刻胶层,在光刻胶层上放置掩模版。
利用掩模版为掩膜,对光刻胶层进行曝光和显影,以在光刻胶层上对应导电柱140的位置处形成第二通孔161。
如图10所示,采用沉积工艺,例如电镀或者溅射等工艺,在第二通孔161内沉积金属材料形成焊球170,并对焊球170进行回流焊接。最后去除光刻胶层。焊球170的材料可以是铜锡材料,也可以是其他的金属材料。在本实施例中,芯片封装结构通过焊球170于外界进行电连接。
需要说明的是,除了采用上述图形化构图工艺形成焊球170以外,本领域技术人员还可以根据实际需要,选择其它图形化构图方式,本实施例对此并不限制。
仍需要说明的是,在本实施例中,介电层160的表面高于互连金属层150的表面,可以对焊球170起到保护作用。当然,如图12所示,根据封装需要,介电层160的表面也可以与互连金属层150的表面齐平,可以根据实际需要进行选择,本实施例不做具体限定。
本公开实施例的扇出型埋入式芯片封装方法,将第二芯片固定于第一芯片上,采用芯片来替代塑封框架,改善了芯片封装过程的翘曲问题;该封装方法中将第二芯片固定于第一芯片后,在第一芯片的第一表面形成钝化层,对钝化层进行图形化并在钝化层上进行布线,跳过了将芯片切割后放置在载板上进行塑封工艺,简化了工艺流程,缩短了工艺周期,提高了芯片封装的良率;另外,不需要高温模压成型塑封工艺,改善了因高温导致的芯片翘曲问题,防止因芯片翘曲导致的芯片破裂,减少封装过程中衍生出的对芯片的损伤,提高了芯片封装的品质;在钝化层上形成贯穿钝化层厚度的导电柱,导电柱的第一端与对应的金属焊盘电连接,导电柱的第二端与导电凸块电连接,芯片之间采用短距离连接的方式,减小了封装体积,适用于多种封装应用。
如图11所示,本公开实施例的另一方面提供一种扇出型埋入式封装结构100,所述封装结构包括第一芯片110、第二芯片120、钝化层130、导电柱140和重布线层(图中未标出)。
第一芯片110的第一表面设置有金属焊盘111。也就是说,第一芯片110的正面设置有金属焊盘111,金属焊盘111的材料可以是金属铜,也可以是其他的材料,本实施例不做具体限定。
第二芯片120的第二表面固定于第一芯片110的第一表面,第二芯片120的第一表面设置有导电凸块121。也就是说,第二芯片120的背面固定于第一芯片110的正面,第二芯片120的正面设置有导电凸块121,导电凸块121可以将第二芯片120的信号引出。其中,导电凸块121的材料可以是金属铜,也可以是其他的金属材料。
钝化层130设置于第一芯片110的第一表面并围设于第二芯片120外侧,钝化层130在对应金属焊盘111的位置处设置有第一通孔(图中未标出)。也就是说,钝化层130设置在第一芯片110的正面并且围设于第二芯片120的外侧,对第一芯片110的正面以及第二芯片120起到保护作用。
需要说明的是,在本实施例中,钝化层130的材料可以采用绝缘膜、钝化材料或者再钝化材料,例如聚酰亚胺(PI)或者聚苯并噁唑(PBO)等等,只要是可以起到钝化作用的材料都可以,本实施例不做具体限定,可以根据实际需要进行选择。
导电柱140设置于对应的第一通孔。其中,导电柱140的第一端与对应的金属焊盘111电连接,导电柱140的第二端与对应的导电凸块121电连接。也就是说,导电柱140实现了第一芯片110和第二芯片120之间的电气互连。导电柱140的材料可以是金属铜,当然也可以是其他的金属材料。
重布线层设置于钝化层130背离第一芯片110的表面以及第二芯片120的第一表面。也就是说,重布线层设置于钝化层130背离第一芯片110的表面以及第二芯片120的正面。重布线层增加了封装结构与其他芯片或者模块之间的互连密度。
示例性的,如图所示,重布线层包括互连金属层150和介电层160。
互连金属层150设置于钝化层130背离第一芯片110的表面以及第二芯片120的第一表面。其中,互连金属层150与导电柱140的第二端相对应且电连接。也就是说,互连金属层150设置于钝化层130背离第一芯片110的表面以及第二芯片120的正面,并且互连金属层150与导电柱140的第二端相对应且电连接。
介电层160设置于互连金属层150上,介电层160对互连金属层150起到保护作用。需要说明的是,介电层160的材料可以为聚酰亚胺(PI)、聚苯并噁唑(PBO)等,涂敷方法通常为芯片旋涂,本实施例不做具体限定。互连金属层150的材料通常为钛和铜,也可以采用其他的金属材料,本实施例不做具体限定。
示例性的,如图11所示,封装结构100还包括焊球170,介电层160对应导电柱140的位置处设置有第二通孔,第二通孔内设置有焊盘170。焊球170的材料可以是铜锡材料,也可以是其他的金属材料。在本实施例中,芯片封装结构通过焊球170与外界进行电连接。
如图12所示,封装结构100可以作为顶部封装体与其他的封装模块电连接,也就是通过焊球170与其他的封装模块电连接。如图13所示,封装结构100可以作为底部封装体与其他的封装模块电连接,也就是通过重布线层与其他的封装模块电连接,进一步的,也就是通过互连金属层150与其他的封装模块电连接。封装结构100可以根据与其电连接的封装模块的结构特征,调整封装结构100的结构,例如,如图12所示,封装结构100包括焊球170,如图13所示,封装结构100可以不包括焊球等等。本封装结构可以与多种封装模块进行结合,体积增加小,IO结构简单,IO应用领域广。
本公开实施例的扇出型埋入式封装结构,第二芯片的第二表面固定于第一芯片的第一表面,采用芯片来替代塑封框架,改善了芯片封装过程的翘曲问题;钝化层设置于第一芯片的第一表面并围设于第二芯片外侧,采用钝化层来替代塑封层,改善了塑封过程中芯片翘曲问题,防止因芯片翘曲导致的芯片破裂,减少封装过程中衍生出的对芯片的损伤,提高了芯片封装的品质;导电柱设置于钝化层中的第一通孔内,导电柱的第一端与对应的金属焊盘电连接,导电柱的第二端与对应的导电凸块电连接,实现第一芯片和第二芯片之间的电气连接,芯片之间采用短距离连接的方式,减小了封装体积,适用于多种封装应用。
可以理解的是,以上实施方式仅仅是为了说明本公开实施例的原理而采用的示例性实施方式,然而本公开实施例并不局限于此。对于本领域内的普通技术人员而言,在不脱离本公开实施例的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本公开实施例的保护范围。
Claims (10)
1.一种扇出型埋入式芯片封装方法,其特征在于,所述封装方法包括:
分别提供第一芯片和第二芯片;其中,所述第二芯片的第一表面设置有导电凸块;
在所述第一芯片的第一表面形成金属焊盘;
将所述第二芯片的第二表面固定于所述第一芯片的第一表面;
在所述第一芯片的第一表面形成钝化层,所述钝化层包裹所述第二芯片;
在所述钝化层对应所述金属焊盘的位置处,形成贯穿所述钝化层厚度的导电柱;其中,所述导电柱的第一端与对应的所述金属焊盘电连接,所述导电柱的第二端与所述导电凸块电连接;
在所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面形成重布线层。
2.根据权利要求1所述的封装方法,其特征在于,所述将所述第二芯片的第二表面固定于所述第一芯片的第一表面,包括:
在所述第一芯片的第一表面设置所述第二芯片的预留区域;
在所述预留区域外侧的所述第一芯片的第一表面形成第一金属层;
图形化所述第一金属层形成所述金属焊盘;
将所述第一芯片的第二表面固定于所述预留区域。
3.根据权利要求1所述的封装方法,其特征在于,所述钝化层背离所述第一芯片的表面凸出于所述第二芯片的第一表面,在形成所述导电柱之前,所述方法还包括:
将所述钝化层背离所述第一芯片的表面进行减薄,以露出所述第二芯片上的所述导电凸块。
4.根据权利要求1至3任一项所述的封装方法,其特征在于,所述在所述钝化层对应所述金属焊盘的位置处,形成贯穿所述钝化层厚度的导电柱,包括:
图形化所述钝化层,在所述钝化层对应所述金属焊盘的位置处形成贯穿所述钝化层厚度的第一通孔;
在所述第一通孔内填充导电材料,形成所述导电柱。
5.根据权利要求1至3任一项所述的封装方法,其特征在于,所述在所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面形成重布线层,包括:
在所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面形成第二金属层;
图形化所述第二金属层,在对应所述导电柱的位置处形成互连金属层;其中,所述互连金属层与所述导电柱的第二端电连接;
在所述互连金属层上形成介电层,形成所述重布线层。
6.根据权利要求5所述的封装方法,其特征在于,形成所述重布线层之后,所述方法还包括:
图形化所述介电层,在所述介电层对应所述导电柱的位置处形成第二通孔;
在所述第二通孔内形成焊球。
7.根据权利要求1至3任一项所述的封装方法,其特征在于,所述钝化层的材料采用绝缘膜、钝化材料或者再钝化材料。
8.一种扇出型埋入式封装结构,其特征在于,所述封装结构包括:
第一芯片,所述第一芯片的第一表面设置有金属焊盘;
第二芯片,所述第二芯片的第二表面固定于所述第一芯片的第一表面,所述第二芯片的第一表面设置有导电凸块;
钝化层,所述钝化层设置于所述第一芯片的第一表面并围设于所述第二芯片外侧,所述钝化层在对应所述金属焊盘的位置处设置有第一通孔;
导电柱,所述导电柱设置于对应的所述第一通孔;其中,所述导电柱的第一端与对应的所述金属焊盘电连接,所述导电柱的第二端与对应的所述导电凸块电连接;
重布线层,设置于所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面。
9.根据权利要求8所述的封装结构,其特征在于,所述重布线层包括互连金属层和介电层;
所述互连金属层设置于所述钝化层背离所述第一芯片的表面以及所述第二芯片的第一表面;其中,所述互连金属层与所述导电柱的第二端相对应且电连接;
所述介电层设置于所述互连金属层上。
10.根据权利要求9所述的封装结构,其特征在于,所述封装结构还包括焊球;
所述介电层对应所述导电柱的位置处设置有第二通孔;
所述第二通孔内设置有所述焊盘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310016675.4A CN115881558A (zh) | 2023-01-06 | 2023-01-06 | 扇出型埋入式芯片封装方法及封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310016675.4A CN115881558A (zh) | 2023-01-06 | 2023-01-06 | 扇出型埋入式芯片封装方法及封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115881558A true CN115881558A (zh) | 2023-03-31 |
Family
ID=85758125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310016675.4A Pending CN115881558A (zh) | 2023-01-06 | 2023-01-06 | 扇出型埋入式芯片封装方法及封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115881558A (zh) |
-
2023
- 2023-01-06 CN CN202310016675.4A patent/CN115881558A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102691710B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
CN109786266B (zh) | 半导体封装件及其形成方法 | |
CN108987380B (zh) | 半导体封装件中的导电通孔及其形成方法 | |
CN111403368B (zh) | 半导体封装体 | |
CN108122880B (zh) | 半导体装置的制造方法 | |
CN115206900B (zh) | 以增加的良率制造半导体装置模块的方法 | |
US11699597B2 (en) | Package structure and manufacturing method thereof | |
CN112447527A (zh) | 封装结构及其形成方法 | |
CN115579341A (zh) | 半导体器件和形成半导体器件方法 | |
CN113658944A (zh) | 半导体封装件及其形成方法 | |
CN114975388A (zh) | 一种堆叠扇出封装结构及其形成方法 | |
CN115295507A (zh) | 集成电路器件和其形成方法 | |
CN112349682B (zh) | 半导体器件及其制造方法 | |
CN114628340A (zh) | 电子封装件及其制法 | |
CN115910818A (zh) | 扇出型芯片封装方法 | |
KR20190091095A (ko) | 반도체 패키지 및 이의 제조 방법 | |
CN115881558A (zh) | 扇出型埋入式芯片封装方法及封装结构 | |
CN113035830A (zh) | 半导体结构及其制造方法 | |
CN221407303U (zh) | 具有接头结构的封装结构 | |
US12107037B2 (en) | Semiconductor devices and methods of manufacturing electronic devices | |
US20230387060A1 (en) | Molded direct contact interconnect structure without capture pads and method for the same | |
KR20240034934A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
CN115732428A (zh) | 半导体封装结构及其形成方法 | |
CN115863178A (zh) | 形成半导体器件的方法 | |
CN115966476A (zh) | 晶圆级芯片封装方法及封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |