KR100752713B1 - 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 - Google Patents
이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 Download PDFInfo
- Publication number
- KR100752713B1 KR100752713B1 KR1020050094819A KR20050094819A KR100752713B1 KR 100752713 B1 KR100752713 B1 KR 100752713B1 KR 1020050094819 A KR1020050094819 A KR 1020050094819A KR 20050094819 A KR20050094819 A KR 20050094819A KR 100752713 B1 KR100752713 B1 KR 100752713B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- image sensor
- metal
- chip scale
- scale package
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 70
- 239000011521 glass Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 71
- 238000005530 etching Methods 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 39
- 239000011347 resin Substances 0.000 claims description 22
- 229920005989 resin Polymers 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 21
- 238000007639 printing Methods 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 7
- 238000001723 curing Methods 0.000 claims description 7
- 239000004593 Epoxy Substances 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 238000003848 UV Light-Curing Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 11
- 239000000919 ceramic Substances 0.000 abstract description 5
- 230000008901 benefit Effects 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 137
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
본 발명은 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것이다.
본 발명 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 상면에 이미지센서가 구비되고 상기 이미지센서의 양측에 저면 일부가 웨이퍼의 양단부 외측으로 노출되는 한 쌍의 패드가 형성된 웨이퍼와, 상기 패드의 상부에 형성되어 글라스의 양측 저면이 지지되도록 하며, 에어 캐비티가 형성될 수 있는 공간이 제공될 수 있는 높이로 형성된 지지부와, 상기 웨이퍼의 상부에 에어 캐비티(CAVITY)를 갖도록 상기 지지부 상부에 안착되는 글라스와, 상기 패드와 대응되는 위치의 웨이퍼 양측부에 그 저면이 상기 웨이퍼의 저면보다 돌출되게 형성되며, 상기 패드와 전기적 연결에 의한 도전라인을 형성하는 메탈 범프를 포함하며, 카메라모듈에 패키지 결합시 별도의 PCB기판이나 세라믹기판 없이도 직접 장착 가능함에 따라 모듈의 조립 공간을 줄여 제품의 소형화를 도모할 수 있으며, 각종 기판의 제조 비용이 감소됨에 따라 제품 단가를 절감할 수 있는 이점이 있다
웨이퍼, 이미지센서, 에어 캐비티, 패드, 지지부, 비아, 글라스, 메탈 범프
Description
도 1은 종래의 내부 캐비티를 갖는 결정질 기재 소자의 단면도.
도 2는 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지의 단면도
도 3 내지 도 9는 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지를 제조 공정이 도시된 단계별 공정도로서,
도 3은 웨이퍼 상면에 수지를 프린팅하는 단계가 도시된 단면도이고,
도 4는 웨이퍼 상면에 글라스를 부착하는 단계가 도시된 단면도이며,
도 5는 웨이퍼의 씨닝 공정이 수행되는 단계가 도시된 단면도이고,
도 6a는 웨이퍼 에칭 단계의 단면도이며,
도 6b는 웨이퍼 에칭 단계의 평면도이다.
도 7a는 웨이퍼에 형성된 비아에 메탈을 프린팅하는 단계의 단면도이고,
도 7b는 웨이퍼에 형성된 비아에 메탈을 프린팅하는 단계의 평면도이다.
도 8a는 웨이퍼의 선택적 에칭 단계의 단면도이고,
도 8b는 웨이퍼의 선택적 에칭 단계의 평면도이다.
도 9a는 웨이퍼 다이싱 단계의 단면도이고,
도 9b는 웨이퍼 다이싱 단계의 평면도이다.
도 10a와 도 10b는 웨이퍼 레벨 상태로 제작된 패키지 다이싱 단계를 수행하기 전의 평면도와 저면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10. 웨이퍼 11. 이미지센서
12. 에어 캐비티 13. 패드
14. 지지부 16. 비아
20. 글라스 30. 메탈 범프
본 발명은 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것으로서, 보다 자세하게는 외부 접속 단자로서 메탈로 구성된 범프가 형성되도록 웨이퍼 레벨 상태로 글라스를 부착하고 상기 웨이퍼를 씨닝(Thinning)한 후, 드라이 에칭에 의해 형성된 장공의 비아를 메탈로 채워 패키지가 제작됨과 동시에 솔 더볼이 삭제됨에 의한 제조 공정이 단축됨으로써, 양산능력을 향상시키고 이물 불량이 최소화될 수 있도록 한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법에 관한 것이다.
오늘날 반도체 산업의 주요 추세 중의 하나는 가급적 반도체 소자를 소형화하는 것이다. 소형화의 요구는 특히 반도체칩 패키지 산업에 있어서 두드러지는 데, 패키지(PACKAGE)란 미세회로가 설계된 집적회로 칩을 실제 전자기기에 실장하여 사용할 수 있도록 플라스틱 수지나 세라믹으로 봉한 형태를 말한다.
종래의 전형적인 패키지는, 그 안에 내장되는 집적회로 칩에 비하여 훨씬 큰 크기를 갖는다. 따라서, 패키지의 크기를 칩 크기 수준으로 축소시키는 것이 패키지 기술자들의 관심사 중의 하나였다.
이와 같은 배경에 의하여 최근에 개발된 새로운 패키지 유형이 바로 칩 스케일 패키지(또는 칩 사이즈 패키지라고도 함.)이다. 그 중에서 특히 웨이퍼 레벨 칩 스케일 패키지(WAFER LEVEL CHIP SCALE PACKAGE)는 개별 칩 단위로 패키지 조립을 진행하는 전형적인 패키지 제조방법과 달리 웨이퍼 상태에서 일괄적으로 패키지들을 조립 및 제조한다는 점에 특징이 있다.
반도체 집적회로 칩의 발달은 패키지 기술의 발달로 이어져 지속적으로 고밀도화, 고속화, 소형화, 및 박형화가 실현되고 있다. 특히, 패키지 소자의 구조적 측면에서의 변천을 보면, 핀 삽입형(PIN INSERT TYPE OR THROUGH HOLE MOUNT TYPE)에서 표면 실장형(SURFACE MOUNT TYPE)으로 발전하여 회로 기판에 대한 실장 밀도를 높여 왔으며, 최근에는 베어 칩(BARE CHIP)의 특성을 패키지 상태에서 그대로 유지하면서도 패키지의 크기를 칩 수준으로 줄일 수 있는 칩 사이지 패키지(CHIP SIZE PACKAGE; CSP)에 대한 활발한 연구가 진행되고 있다.
칩 사이즈 패키지 중에서 특히, 칩 표면에서 칩 패트를 재배선(REROUTING OR REDISTRIBUTION)한 후 솔더볼들을 형성시킨 유형을 웨이퍼 레벨 칩 사이즈 패키지(WAFER LEVEL CHIP SCALE PACKAGE; WLCSP)라 한다. 상기 웨이퍼 레벨 칩 사이즈 패키지는 소위 플립 칩(FLIP CHIP)이라 불리는 방식으로 칩(CHIP 또는 DIE)이 회로 기판에 직접 실장되며, 칩의 재배선된 회로 위에 형성된 솔더볼이 회로 기판의 전도성 패드에 접합된다. 이 때 전도성 패드에도 솔더볼이 형성되어 있어서 패키지의 솔더볼과 접합을 이루기도 한다.
최근에는 반도체 칩과 패키지의 크기가 거의 차이가 없을 정도로 작은 각종 CSP(CHIP SIZE PACKAGE) 기술이 등장하기 시작했으며, 이 기술은 반도체의 소형, 고속, 고집적화 추세에 힘입어 예상보다 훨씬 빠르게 확산되고 있다.
이와 함께 칩을 절단하지 않는 웨이퍼(WAFER) 상태에서 모든 조립 과정을 마치는 웨이퍼 레벨 패키지(WAFER LEVEL PACKAGE) 기술이 차세대 CSP 기술로 각광 받고 있다. 현재까지의 반도체 조립 공정은 웨이퍼를 각각의 칩으로 절단한 후 이루어지는 데 반해, 웨이퍼 레벨 패키지 기술은 여러 칩들이 붙어있는 웨이퍼 상태에서 다이 본딩(DIA BONDING), 와이어 본딩(WIRE BONDING), 몰딩(MOLDING) 등의 일련의 조립 공정을 마친 후 이를 절단해 곧바로 완제품을 만든다.
따라서, 이 기술을 적용할 경우에는 현재 선보이고 있는 CSP 기술보다 전체적인 패키지 비용을 더욱 낮출 수 있다.
이러한 웨이퍼 레벨 칩 스케일 패키지는 반도체 칩의 활성면에 솔더 볼들이 형성되는 것이 일반적이며, 이러한 구조에 따라 웨이퍼 레벨 칩 스케일 패키지를 적층하거나 또는 전하결합소자(CCD : CHARGE COUPLED DEVICE)와 같은 센서 패키지(SENSOR PACKAGE) 등의 제작에 응용할 때 구조적으로 상당한 어려움이 뒤따르게 된다
상기한 웨이퍼 레벨 칩 스케일 패키지 기술을 이용하여 이미지센서의 패키지를 제조한 종래의 패키지된 집적회로소자는 한국특허공개 제2002-74158호에 게재되어 있으며, 상기 패키지된 집적회로소자의 구조를 도 1에 의거하여 간략하게 살펴보면 다음과 같다.
도 1에는 결정질개재에 형성된 마이크로렌즈 어레이를 구비하는 집적회로소자가 도시되어 있다.
표면에 마이크로렌즈 어레이(100)가 형성된 기재(102)의 아래에는 통상 유리로 형성된 패키지층(106)이 에폭시(104)에 의해 밀봉되어 있는 데, 상기 패키지층(106)의 엣지를 따라서 전기콘텍트(108)가 형성된다. 상기 전기콘텍트(108)는 상기 패키지층(106)의 하부면에 형성되는 통상의 솔더 볼 범프(110)와 접속되고, 상기 기재(102)의 상부면에 형성된 도전성패드(112)와 전기적으로 연결된다.
통상 유리로 형성된 패키지층(114)과 이와 관련된 스페이서요소(116)는 기재(102) 위에 에폭시(118) 등의 접착제로 밀봉되어 마이크로렌즈 어레이(100)와 패키지층(114) 사이에 캐비티(120)를 형성할 수 있게 된다.
상기 전기콘텍트(108)는 상기 에폭시(104) 및 패키지층(106)의 경사면에 도 금 등의 방법으로 형성되어 있다.
상술한 종래의 집적회로소자는 상기 기재(102)의 도전성패드(112)와 상기 범프(100)를 전기적으로 연결시켜 주기 위하여 상기 전기콘텍트(108)가 형성되어 있는 데, 상기 도전성패드(112)와 상기 전기콘텍트(108)가 서로 맞대어진 형태로 접속되기 때문에 접속의 신뢰성이 낮고, 상기 집적회로소자는 복수의 구성이 적층되는 공정을 통하여 제작되기 때문에 구조 및 공정이 복잡해지는 단점이 있다.
또한, 상기의 웨이퍼 레벨 칩 스케일 패키지 기술을 이용하여 신뢰성 높은 BGA(BALL GRID ARRAY)를 갖는 종래의 반도체 장치가 기재된 특허는 대표적으로 국제공개특허 WO 99/040624와 국내공개특허 제2000-2962호, 및 국내공개특허 제2002-49940호에 기재되어 있는 바, 상기 특허들은 공통적으로 패드 전극과 전기적 연결을 위하여 솔더 볼이 장착된 솔더 범프가 형성된 구조로써, 상기 솔더 볼이 제작되기 위한 공정의 수가 많고 복잡하기 때문에 공정 수의 증가에 의한 양산 속도가 더딜 수 밖에 없어 생산성이 저하되는 문제점이 지적되고 있다.
또한, 솔더 볼이 장착된 종래의 칩 스케일 패키지는 패키지의 하부로 다수의 솔더 볼이 돌출 형성된 구조로 이루어질 수 밖에 없기 때문에 소켓 타입의 카메라모듈 제작시 수행되는 핫-바(HOT BAR) 공정중에 별도의 PCB 기판 또는 세라믹 기판상에 패키지의 측면이나 저면이 직접 결합될 수 없어 패키지의 전기적 접속을 위한 별도의 콘텍트가 개재되어야 하는 단점이 있다.
따라서, 본 발명은 종래 웨이퍼 레벨 칩 스케일 패키지에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 웨이퍼 레벨 상태로 에어 캐비티 형성면에 글라스를 부착하고 상기 웨이퍼의 반대면을 씨닝(Thinning)한 후, 웨이퍼면에 장공 형상의 비아를 에칭하여 각 비아에 메탈을 채우며, 다시 웨이퍼를 에칭함에 의해서 메탈 부위만이 돌출되도록 한 칩 스케일 패키지가 제작됨으로써, 초박형의 전자 패키지의 구성 요구를 만족시킬 수 있고 FAB 공정상에서 일괄적인 프로세스가 적용될 수 있도록 한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법에 제공됨에 발명의 목적이 있다.
또한, 본 발명의 다른 목적은, 웨이퍼의 에칭 부위의 양측으로 돌출된 금속 범프가 솔더 볼의 역할을 대신하게 됨으로써, 솔더 볼을 부착하기 위한 공정이 생략됨됨에 따라 패키지의 양산 시간이 단축되어 생산성이 획기적으로 향상될 수 있도록 한 이미지센서의 웨이퍼 레벨 칩 스케일 패키지가 제공됨에 있다.
본 발명의 상기 목적은, 상면에 이미지센서가 형성되고 이미지센서의 양측부로 패드가 구비된 웨이퍼와, 상기 웨이퍼의 상부에 캐비티(CAVITY)를 갖도록 지지부에 양측부가 지지되며 부착되는 글라스; 상기 패드와 전기적으로 연결되고 웨이퍼의 저면보다 돌출 형성된 메탈 범프;를 포함하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지에 의해서 달성된다.
여기서, 상기 글라스가 부착된 웨이퍼는 가능한 얇게 씨닝(Thinning)되어 상 면 중앙부에 이미지센서가 형성되며 그 양측부에 구비된 패드를 보호할 수 있도록 스페이서가 포함된 수지를 경화시킨 지지부가 구비된다.
상기 웨이퍼의 상면에 부착되는 글라스는 IR 필터 역할을 할 수 있는 IR 필터 글라스가 사용되며, 웨이퍼의 상면에 부착될 때 마이크로렌즈부에 에어 캐비티(AIR CAVITY)를 형성시켜 주는 것을 기본으로 하나, 에어캐비티 없이 투명 접착제를 사용하여 부착될 수도 있다.
상기 웨이퍼면에 글라스를 부착할 때 사용하는 접착제, 즉 상기 지지부를 구성하는 수지는 가스 배출이 적은 수지를 사용함이 바람직하며, 가스 배출이 적은 수지로는 에폭시 계열과 실리콘 계열, BCB 및 UV 경화방식의 수지등이 사용될 수 있다.
또한, 상기 접착제는 패드를 보호하기 위한 스페이서가 포함되며, 열팽창계수와 흡습률이 작은 반면에 접착 강도는 높은 특성을 갖는다.
한편, 상기 메탈 범프는 웨이퍼의 에칭 부분에 전기 동도금에 의한 도금 방식과 전도성 페이스트를 프린팅하여 경화시키는 방식으로 형성되어 웨이퍼 상면 양측에 구비된 패드의 노출 부위와 전기적 연결이 이루어지게 된다.
한편, 상기의 목적을 달성하기 위한 본 발명 이미지센서의 웨이퍼 레벨 칩 스케일 패키지의 제조방법은, 상면에 이미지센서가 구비된 웨이퍼 레벨의 상부에 캐비티를 갖도록 글라스를 부착하는 단계; 상기 웨이퍼의 하부면을 얇게 형성하기 위한 씨닝 공정을 수행하는 단계; 상기 웨이퍼의 글라스 부착면의 반대면에 장공 형상의 비아홀이 형성되도록 에칭하는 단계; 상기 웨이퍼에 형성된 비아홀상에 전 도성 페이스트 등을 채워넣어 도전라인을 형성하는 단계; 상기 웨이퍼의 비아에 채워진 장공 형상의 메탈을 제외한 웨이퍼를 에칭하여 메탈 범프가 돌출되도록 하는 단계; 상기 웨이퍼 레벨 상태로 완성된 패키지를 개별적으로 분리하는 단계;를 포함한다.
상기 씨닝 공정 수행 단계에서, 상기 웨이퍼 레벨은 그 하부면이 100㎛ 이하의 얇은 두께로 씨닝이 수행되어 패키지의 슬림화가 이루어지게 된다.
또한, 상기 에칭하는 단계에서는, 실리콘 웨이퍼를 건식 또는 습식 에칭에 의해서 장공 형상의 비아가 형성되며, 이때 건식 에칭은 포토리스그라피 공정을 수행하여 레지스트막을 형성하고 에칭될 부분만 오픈하는 DRIE(DRY REACIVE ION ETCHING) 방식으로 에칭이 이루어지게 된다.
또 한편으로는, 상기 웨이퍼의 패드와 대응되는 하부면에 Si3N4를 성막하여 KOH 식각액을 이용한 습식 에칭이 수행될 수 있으며, 웨이퍼의 에칭 시 장공형의 비아 벽면은 직각 또는 소정 각도의 테이면으로 구성된다.
한편, 상기 메탈에 의한 도전라인을 형성하는 단계는, 웨이퍼면에 전도성 또는 솔더 페이스트를 프리팅한 후 리플로우를 통과시켜 페이스트를 경화시키는 페이스트 주입 방식과, 씨드(SEED)층을 형성한 후 동도금을 실시하고 도금면이 CMP 공정을 통해 평탄화되어 배선을 형성하는 도금 방식을 포함한다.
상기 웨이퍼에 형성된 비아에 메탈이 각 패드와 전기적으로 연결된 후에는 장공의 비아에 메탈이 채워진 부분을 제외한 웨이퍼면을 다시 한번 에칭하여 메탈 이 웨이퍼면에 대하여 수십 ㎛ 두께로 돌출됨으로써, 범프 패드의 역할을 하게 된다.
이때, 상기 장공 형상의 비아에 채워진 메탈 부분의 중앙부를 절단하는 다이싱(DICING) 공정을 통해서 양측부에 메탈 범프가 형성된 개별 패키지의 제작이 완료된다.
본 발명 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
웨이퍼 레벨 칩 스케일 패키지의 구조
먼저, 도 2는 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지의 단면도이다.
도시된 바와같이, 본 발명 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 실리콘 웨이퍼(10)의 상면 중앙부에 이미지센서(11)와 에어 캐비티(12)가 형성되고 그 양측부로 한 쌍의 패드(13)가 구비되며, 상기 이미지센서(11) 상부에 웨이퍼(10) 전면이 복개되는 글라스(20)가 부착됨과 아울러 상기 웨이퍼(10) 하부 양측으로 상기 패드(13)와 도전라인을 형성하는 메탈 범프(30)가 돌출 형성된 구조이다.
상기 웨이퍼(10)는 통상의 실리콘으로 구성되어 상면 중앙부에 이미지센서(마이크로 렌즈)(11)가 형성되고 상기 이미지센서(11)의 양측으로 한 쌍의 패드(12) 가 구비되며, 상기 패드(12)상에는 그 상부에 부착되는 글라스(20)의 양측 저면을 지지하는 지지부(14)가 형성된다.
상기 지지부(14)는 이미지센서(11)의 상면과 글라스(20)의 저면 사이에 에어 캐비티(12)가 형성될 수 있는 공간을 유지하기 위한 적절한 높이가 제공될 수 있도록 감광성수지를 사용한 포토리소그라피 공정에 의해서 댐(DAM)의 형태로 구성된다.
또한, 상기 지지부(14)는 스페이서를 포함한 감광성 수지(SEALANT)를 프린팅 또는 디스펜싱하여 글라스 부착시에 이미지센서(11)와 이격된 공간이 생성되도록 수지내에 스페이서를 함침시키게 되며, 이때 상기 스페이서는 필요에 따라 그 크기가 조정될 수 있다.
여기서, 상기 수지는 열팽창 계수와 흡습률이 적고 접합 강도가 강한 재질로 구성됨이 바람직하며, 수지의 경화 방식은 UV나 열, 또는 하이브리드(UV+HEAT) 경화 방식을 취함이 바람직하다.
덧붙여, 상기 패드(11)는 일반적인 사이즈의 패드 또는 확장 패드 중 어느 하나로 형성될 수 있다.
상기 글라스(20)는 상기 웨이퍼(10) 상면의 지지부(14)가 경화될 때 상기 지지부(14)에 직접 부착될 수 있으며, 상기 지지부(14)의 상부에 도포된 별도의 접착제된 접착제에 의하여 부착될 수 있다.
이때, 접착제 사용시에는 경화시 가스 배출(OUT GASING)이 적은 UV 경화방식의 수지, 에폭시 계열, 실리콘 계열 또는 BCB(BENZOCYCLOBUTENE)등의 접착제가 적 합하다.
또한, 상기 글라스(20)는 IR 필터 역할을 할 수 있는 IR 필터 글라스를 사용하는 것도 가능하다.
한편, 상기 웨이퍼(10)는 패키지 공정 초기의 씨닝(THINNING) 공정에 의해 100㎛ 이하의 얇은 두께로 형성되고, 양측 하부에 웨이퍼(10) 저면보다 돌출된 한 쌍의 메탈 범프(30)가 구비된다.
상기 메탈 범프(30)는 실리콘 웨이퍼(10)의 초기 에칭 단계에서 형성된 장공의 비아홀에 전도성 페이스트의 주입에 의한 경화 방식이나 메탈의 도금 방식에 의해서 형성되며, 상기 웨이퍼(10)의 에칭시 노출되는 패드(13)의 일부분과 전기적으로 연결되어 배선을 형성한다.
이때, 상기 웨이퍼(10)의 저면에 대하여 그 양측의 하부로 돌출된 메탈 범프(30)는 상기 패드(13)와 도전라인을 형성하여 그 저면에 장착되는 전기적 결합체 평면상에서 직접 접촉 가능한 구조로 형성됨으로써, 소켓 타입의 카메라모듈에 메탈 범프(30)가 돌출된 저면이 직접 밀착되게 안착될 수 있다.
즉, 앞서 기술된 종래 솔더 볼 형태의 범프가 돌출 형성된 칩 스케일 패키지는 소켓 타입의 카메라모듈 결합시 별도의 PCB 기판이나 세라믹 기판을 이용하여 측면 및 저면 결합이 가능할 수 밖에 없는 반면에, 본 발명에 따른 칩 스케일 패키지는 웨이퍼(10)의 저면 양측부로 돌출된 메탈 범프(30)가 웨이퍼(10) 면과 불과 수십 ㎛의 미세한 차이로 평면을 이루어 돌출 형성됨으로써 직접 소켓 타입 카메라모듈에 결합될 수 있음에 카메라모듈 제작시의 공정이 단축되고 조립 부품 감소에 의한 생산 단가가 절감된다.
한편, 상기와 같은 구조로 이루어진 본 발명 이미지센서의 웨이퍼 레벨 칩 스케일 패키지는, 상면에 이미지센서가 구비된 웨이퍼 레벨의 상부에 등간격으로 수지를 프린팅하고 에어 캐비티를 갖도록 글라스를 부착되며, 상기 웨이퍼의 하부면을 얇게 형성하기 위한 씨닝 공정을 수행되며, 상기 웨이퍼의 글라스 부착면의 반대면에 장공 형상의 비아홀이 형성되도록 에칭이 이루어지고, 상기 웨이퍼에 형성된 비아홀상에 전도성 페이스트 등을 채워넣어 도전라인을 형성되며, 상기 웨이퍼의 비아에 채워진 장공 형상의 메탈을 제외한 웨이퍼를 에칭하여 메탈 범프가 돌출되고, 상기 웨이퍼 레벨 상태로 완성된 패키지를 개별적으로 분리되는 순차적인 공정에 의해서 제작된다.
이와 같은 웨이퍼 레벨 칩 스케일 패키지의 자세한 제조 공정을 아래 도시된 도 3 내지 도 9에 의거하여 주요 공정 단계별로 구분하여 설명하면 다음과 같다.
웨이퍼 레벨 칩 스케일 패키지의 제조방법
도 3은 본 발명에 따른 칩 스케일 패키지를 제조하기 위하여 웨이퍼 상면에 수지를 프린팅하는 단계가 도시된 공정도로서, 도시된 바와같이 이미지센서(11)가 형성된 웨이퍼(10) 상면에 에어 캐비티(12)를 형성하고 상기 이미지센서(11) 양측부의 스크라이브 라인(SCRIBE LINE)을 중심으로 그 양측부에 연장된 패드(13)가 등 간격으로 구비된다.
이때, 상기 스크라이브 라인은 후술될 최종 공정중의 다이싱 단계에서 다이싱 라인(DICING LINE)으로 사용된다.
상기 스크라이브 라인을 사이에 두고 인접한 패드(13)의 상부에는 상기 웨이퍼(10) 상부에 에어 캐비티(12)를 형성시키기 위한 댐 형태의 지지부(14)가 형성되며, 상기 지지부(14)는 감광성수지가 도포된 후 포토리소그라피(PHOTOLITHOGRAPHY) 공정에 의해서 소정의 높이를 갖는 패턴 형태로 형성된다.
상기 지지부(14)의 패턴 형성 방법은, 감광성수지 도포 후 패턴만 이루도록 감광성수지를 코팅하여 그 상부에 별도의 접착제를 도포하는 방식과, BCB(BENZOCYCLOBUTENE) 등과 같은 수지로 별도의 접착제 없이 패턴이 형성되도록 하는 방식이 채택될 수 있다.
다음, 도 4는 본 발명에 따른 칩 스케일 패키지를 제조하기 위하여 웨이퍼 상면에 글라스를 부착하는 단계가 도시된 공정도로서, 상기 프린팅 단계에서 웨이퍼(10) 상면에 도포되며 스페이서를 포함하는 수지로 이루어진 지지부(14)와 접촉되도록 글라스(20)가 안착되어 상기 지지부(14)의 완전 경화에 의해서 글라스(20)가 부착 고정된다.
상기 지지부(14)를 구성하는 수지의 경화 방식은 UV 경화, 열(HEAT)경화 또는 하이브리드(UV+HEAT) 경화 방식 모두가 적용 가능하며, 글라스(20) 부착 시 상기 패드(13) 상부에 형성된 지지부(14)의 높이만큼 글라스(20)와 이미지센서(11) 사이의 공간상에 에어 캐비티(12)가 형성된다.
다음, 도 5는 본 발명에 따른 칩 스케일 패키지를 제조하기 위하여 웨이퍼의 씨닝(THINNING)이 수행되는 단계가 도시된 공정도로서, 도시된 바와같이 글라스(20)가 부착되고 일반적으로 750㎛의 두께로 형성된 실리콘 웨이퍼(10)는 그 두께(h)가 100㎛ 또는 그 이하의 얇은 두께로 씨닝(THINNING)된다.
이는, 본 발명에 따른 칩 스케일 패키지의 슬림화를 도모하기 위함이며, 이후 공정에서 웨이퍼(10)의 양측부에 형성되는 메탈 범프를 용이하게 형성시키기 위해서도 상기 웨이퍼(10)를 얇게 형성하는 것이 유리하다.
한편, 다음 공정의 에칭 단계에서 습식 에칭을 수행하기 위한 레지스트층(도면 미도시)이 형성될 수 있으며, 상기 레지스트층은 LPCVD(저압화학증착) 장비를 이용하여 Si3N4의 성막에 의해서 형성된다.
다음으로, 도 6a와 도 6b는 본 발명에 따른 칩 스케일 패키지를 제조하기 위하여 웨이퍼의 에칭 단계가 도시된 공정도로서, 도 6a는 에칭 단계의 단면도이고, 도 6b는 에칭 단계의 평면도이다.
도시된 바와같이, 먼저 상기 씨닝 공정에서 레지스트층이 형성되어 있다면 상기 레지스트층을 에칭할 부분만 오픈하여 DRIE(DRY REACTIVE ION ETCHING)에 의한 건식 에칭이 수행됨으로써, 장공 형상의 비아(16)가 형성된다.
또한, 상기 웨이퍼(10)를 식각액을 이용한 습식 에칭에 의해 상기와 같은 장공 형상의 비아(16)가 형성될 수 있는 바, Si3N4의 성막에 의해 장공 형상의 레지스트 패턴이 형성되지 않은 부분에 대하여 습식 에칭이 수행된다.
이때, 상기 습식 에칭의 식각액은 70 내지 90℃의 40% 수산화칼륨(KOH)이 사용되고, 상기 웨이퍼(10)의 식각 넓이는 대략 600㎛, 식각 깊이는 대략 90~100㎛ 이며, 이러한 웨이퍼(10)의 에칭은 웨이퍼의 외형 및 종류에 따라 그 조건이 변경될 수 있다.
참고로, 상기 웨이퍼(10)의 에칭 특성은 웨이퍼의 소재와 식각액의 종류, 농도 및 온도조건 등에 따라 결정되며, 상기 식각액의 종류, 농도 및 온도조건에 따라 에칭의 속도를 빠르게 또는 느리게 조절 할 수 있다.
이에, 실리콘 웨이퍼의 경우 단결정이나 다결정 실리콘 모두 일반적으로 질산(HNO3)과 불화수소산(6HF)의 혼합물로 습식에칭이 이루어지며, 실리콘 배향(결의 방향)에 의존하는 에칭 특성을 나타내는 식각액도 있다. 그 예로써 수산화칼륨과 이소프로필알콜의 혼합물이 이에 해당한다.
한편, 습식 또는 건식 에칭 공정에 의해 형성된 장공 형태의 비아(16)는 그 에칭 벽면이 테이퍼진 경사면으로 형성된다.
만약, 상기 비아(16)의 양측면이 직각으로 형성되어 있는 경우에는 상기 웨이퍼(10)의 비아(16) 내부로 메탈 페이스트를 주입할 때 패드(13)와 양호한 도전라인이 형성되기 어렵기 때문에 상기 비아(16)의 양측면은 테이퍼진 경사면으로 형성 함이 바람직하다.
그러나, 상기 웨이퍼(10)의 비아(16)를 통해서 메탈 페이스트를 주입하지 않고 메탈을 도금하는 방식이 수행될 경우에는 비아(16)의 측면이 직각으로 형성되었다 할 지라도 균일한 충진에 의한 양호한 도전라인이 형성됨으로써, 상기 비아(16)의 측면이 경사면으로 형성되는 것에 한정을 두지 않는 것이 바람직하다.
또한, 도 7a와 도 7b는 본 발명에 따른 칩 스케일 패키지를 제조하기 위하여 웨이퍼의 에칭 부분에 메탈이 채워지는 메탈 프린팅 단계가 도시된 공정도로서, 도 7a는 메탈 프린팅 단계의 단면도이고, 도 7b는 메탈 프린팅 단계의 평면도이다.
도시된 바와같이, 상기 웨이퍼(10)면에 등간격으로 에칭된 장공 형태의 비아(16) 내부로 메탈 페이스트(30)가 채워지고 상기 메탈 페이스트(30)는 웨이퍼(10)의 이미지센서(11)와 글라스(20) 사이에 스크라이브 라인을 중심으로 양측부에 패터닝된 패드(13)와 전기적으로 접속되어 도전라인을 형성하게 된다.
이때, 상기 메탈 페이스트(30)를 장공의 비아(16) 내부에 채우는 방식은, 솔더 페이스트를 포함하는 전도성 페이스트를 프린팅하는 방식과 메탈을 도금하는 방식으로 진행된다.
상기 전도성 페이스트를 프린팅하는 방식은, 웨이퍼(10)면에 형성된 장공의 비아(16) 내부에 전도성 페이스트가 주입되도록 프린팅한 후 리플로우나 오븐을 통과시켜 비아(16) 내에 주입된 페이스트가 경화되도록 한 방식이며, 메탈을 도금하는 방식은 시드(SEED) 메탈을 코팅한 후 전기 동도금을 실시하여 CMP(Chemical Mechanical Planarization)를 진행하면 장공의 비아(16) 내부에 채워진 메탈만 남게 되어 상기 패드(13)와 원하는 배선이 형성되도록 한 방식이다.
이와 같이, 웨이퍼(10)면에 에칭된 장공 형상의 비아(16) 내부에 메탈 페이스트 주입에 의한 경화가 완료되어 상기 패드(13)와 도전라인이 형성된 메탈 경화부(30)가 웨이퍼(10)면과 평탄면을 구성하도록 한 후에 다음 공정인 실리콘의 선택적인 에칭 단계가 수행된다.
도 8a와 도 8b는 본 발명에 따른 칩 스케일 패키지를 제조하기 위하여 웨이퍼면의 선택적인 에칭 단계가 도시된 공정도로서, 도 8a는 선택적 에칭 단계의 단면도이고, 도 8b는 선택적 에칭 단계의 평면도이다.
상기 도 7a에 도시된 바와같이, 상기 웨이퍼(10)와 도전라인이 형성된 메탈 경화부(30)만이 패키지의 저면으로 위치하게 됨으로써, 전술된 웨이퍼(10)의 에칭 방법과 조건으로 실리콘 웨이퍼(10)만을 수 내지 수십 ㎛ 에칭하여 웨이퍼(10)면에 대하여 장공 형상의 메탈 경화부(30)가 돌출되도록 한다.
이때, 상기 웨이퍼(10)면에 대하여 돌출된 각 메탈 경화부(30)는 전기 전도도가 우수한 구리(Cu), 니켈(Ni) 또는 금(Au) 도금에 의해서 주상 전극을 형성함이 바람직하다.
마지막으로, 도 9a와 도 9b는 본 발명에 따른 칩 스케일 패키지를 제조하기 위한 다이싱 단계가 도시된 공정도로서, 도 9a는 다이싱 단계의 단면도이고, 도 9b 는 다이싱 단계의 평면도이다.
도시된 바와같이, 웨이퍼 레벨 상태로 완성된 패키지를 상기 웨이퍼(10)면의 외측으로 돌출된 장공 형상의 각 메탈 경화부(30)의 중앙부, 즉 각 패드(13) 사이의 스크라이브 라인을 다이싱 라인으로 하여 각각의 패키지로 절단됨으로써, 웨이퍼(10)의 양측 하부에 웨이퍼(10) 저면에 대하여 한 쌍의 메탈 범프(30)가 돌출되고 웨이퍼(10) 상면의 패드(13)와 전기적 도전라인을 형성하는 웨이퍼 레벨 칩 스케일 패키지의 제작이 완성된다.
한편, 도 10a와 도 10b는 웨이퍼 레벨 상태로 제작된 패키지 다이싱 단계를 수행하기 전의 평면도와 저면도로서, 도시된 바와같이 원판형의 실리콘 웨이퍼 레벨상에 다수의 패키지가 등간격으로 형성되면, 도 10b와 같이 각 패키지에 형성된 메탈 범프(30)의 중앙부에 형성된 다이싱 라인을 따라 절단됨으로써, 사각의 개별 칩 스케일 패키지로 구성된다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.
이상에서 설명한 바와같이, 본 발명 이미지센서의 웨이퍼 레벨 칩 스케일 패 키지는 이미지센서가 형성된 웨이퍼가 얇게 형성되어 웨이퍼의 양측 하부로 웨이퍼 상부의 패드와 직접 접촉되어 도전라인이 형성된 메탈 범프가 돌출 형성되도록 함으로써, 카메라모듈에 패키지 결합시 별도의 PCB기판이나 세라믹기판 없이도 직접 장착 가능함에 따라 모듈의 조립 공간을 줄여 제품의 소형화를 도모할 수 있으며, 각종 기판의 제조 비용이 감소됨에 따라 제품 단가를 절감할 수 있는 이점이 있다.
또한, 본 발명은 박형 웨이퍼의 양측 하부로 돌출된 메탈 범프가 솔더 볼의 역할을 대신하기 때문에 솔더 볼 및 솔더 볼가 도전라인을 형성하기 위한 재분배선 형성 공정이 생략됨으로써, 패키지를 제조하기 위한 공정 수가 획기적으로 단순화됨에 따라 제조 시간이 단축되고, 아울러 양산 능력이 향상되는 장점이 있다.
아울러, 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지는 웨이퍼 레벨 상태에서 글라스가 직접 부착되기 때문에 이물질에 의한 불량을 최소화 할 수 있는 작용효과도 기대할 수 있다.
Claims (13)
- 상면에 이미지센서와 상기 이미지센서를 사이에 두고 한 쌍의 패드가 구비되고, 상기 한 쌍의 패드 각각의 일부가 웨이퍼의 양단부 외측으로 노출되도록 형성된 웨이퍼;상기 패드의 상부에 형성되어 글라스의 양측 저면이 지지되도록 하며, 에어 캐비티(CAVITY)가 형성될 수 있는 공간이 제공될 수 있는 높이로 형성된 지지부;상기 웨이퍼의 상부에 에어 캐비티를 갖도록 상기 지지부 상부에 안착되는 글라스; 및상기 패드와 대응되는 위치의 웨이퍼 양측부와 접촉하되 그 저면이 상기 웨이퍼의 저면보다 돌출되게 형성되며, 상기 패드와 전기적 연결에 의한 도전라인을 형성하는 메탈 범프;를 포함하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
- 제1항에 있어서,상기 웨이퍼는, 100㎛ 이하의 두께로 형성된 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패지지.
- 제1항에 있어서,상기 패드는, 상기 지지부에 복개 가능한 사이즈의 패드 또는 확장 패드로 형성되는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
- 제1항에 있어서,상기 지지부는, 가스 배출이 적은 에폭시 계열, BCB 및 실리콘 계열 중 어느 하나의 UV 경화방식의 수지로 구성된 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
- 제1항에 있어서,상기 메탈 범프는, 구리(Cu), 니켈(Ni) 또는 금(Au) 도금에 의해서 주상 전극으로 형성되는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지.
- 상면에 이미지센서가 구비된 웨이퍼상에 등간격으로 패드가 형성되며, 상기 패드 사이의 스크라이브 라인을 중심으로 상기 패드 상부의 양측으로 연장되는 지지부를 형성하기 위한 수지가 프린팅되는 단계;상기 웨이퍼 상부에 에어 캐비티가 형성되도록 상기 지지부 상면에 글라스가 안착되고 상기 지지부의 완전 경화에 의해서 글라스가 부착 고정되는 단계;상기 웨이퍼를 소정 두께 이하로 형성하기 위하여 씨닝 공정이 수행되는 단 계;상기 웨이퍼에 에칭에 의해서 등간격으로 장공 형상의 비아가 형성됨에 따라 상기 패드 일부분이 비아측으로 노출되도록 하는 웨이퍼 에칭 단계;상기 웨이퍼에 에칭된 비아 내부로 메탈 페이스트가 채워져 경화되고 상기 메탈 페이스트는 웨이퍼 상면 양측부에 패터닝된 패드와 전기적으로 접속되어 도전라인이 형성되는 메탈 프린팅 단계;상기 메탈 페이스트가 채워진 비아를 제외한 상기 웨이퍼가 선택적으로 에칭되어 경화된 메탈 저면이 상기 웨이퍼 저면보다 돌출되도록 하는 웨이퍼의 선택적 에칭 단계; 및상기 웨이퍼 양측 하부에 한 쌍의 메탈 범프가 돌출 형성된 개별 패키지로 구성되도록 상기 웨이퍼상에 돌출된 장공 형상의 메탈 중앙부를 따라 웨이퍼가 절단되는 다이싱 단계;를 포함하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제6항에 있어서,상기 씨닝 공정이 수행되는 단계와 웨이퍼 에칭 단계 사이에는, 습식 에칭을 수행하기 위한 레지스트층이 형성되는 단계를 더 포함하며, 상기 레지스트층은 LPCVD(저압화학증착) 장비를 이용하여 Si3N4의 성막에 의해서 형성되는 것을 특징으 로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제6항에 있어서,상기 웨이퍼 에칭 단계에서 형성된 장공의 비아는, 그 에칭 벽면이 테이퍼진 경사면으로 형성되도록 한 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제6항에 있어서,상기 웨이퍼 에칭 단계에서 형성된 장공의 비아는, 그 에칭 벽면이 직각으로 형성되도록 하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제6항에 있어서,상기 메탈 프린팅 단계에서, 상기 메탈 페이스트를 비아 내부에 채우는 방식은, 전도성 페이스트를 프린팅하는 방식으로 수행되는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제6항에 있어서,상기 메탈 프린팅 단계에서, 상기 메탈 페이스트를 비아 내부에 채우는 방식은, 메탈을 도금하는 방식으로 수행되는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제10항에 있어서,상기 메탈 페이스트는, 솔더 페이스트로 구성되는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
- 제6항에 있어서,웨이퍼의 선택적 에칭 단계와 다이싱 단계 사이에는, 상기 메탈 범프상에 구리(Cu), 니켈(Ni) 또는 금(Au) 도금이 수행되어 주상 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050094819A KR100752713B1 (ko) | 2005-10-10 | 2005-10-10 | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 |
| US11/525,925 US7651878B2 (en) | 2005-10-10 | 2006-09-25 | Wafer-level chip-scale package of image sensor and method of manufacturing the same |
| CNB2006101524921A CN100483727C (zh) | 2005-10-10 | 2006-10-09 | 图像传感器的晶片级芯片规模封装件及其制造方法 |
| JP2006276263A JP4472682B2 (ja) | 2005-10-10 | 2006-10-10 | イメージセンサのウエハレベルチップスケールパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050094819A KR100752713B1 (ko) | 2005-10-10 | 2005-10-10 | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070039679A KR20070039679A (ko) | 2007-04-13 |
| KR100752713B1 true KR100752713B1 (ko) | 2007-08-29 |
Family
ID=37910400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050094819A KR100752713B1 (ko) | 2005-10-10 | 2005-10-10 | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7651878B2 (ko) |
| JP (1) | JP4472682B2 (ko) |
| KR (1) | KR100752713B1 (ko) |
| CN (1) | CN100483727C (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100769722B1 (ko) * | 2006-10-10 | 2007-10-24 | 삼성전기주식회사 | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 |
| KR100881919B1 (ko) * | 2007-06-12 | 2009-02-04 | 서수정 | 에어 캐비티형 웨이퍼 레벨 패키지의 제조 방법 |
| CN101355092B (zh) * | 2007-07-26 | 2011-12-07 | 采钰科技股份有限公司 | 用于光电装置的封装结构 |
| US9117714B2 (en) * | 2007-10-19 | 2015-08-25 | Visera Technologies Company Limited | Wafer level package and mask for fabricating the same |
| TWI382753B (zh) * | 2007-12-17 | 2013-01-11 | Omnivision Tech Inc | 具有整合式閃光燈之可回銲相機模組 |
| JP2009158713A (ja) * | 2007-12-26 | 2009-07-16 | Sekisui Chem Co Ltd | センサ素子実装体の製造方法 |
| JP5133734B2 (ja) * | 2008-02-26 | 2013-01-30 | セイコーインスツル株式会社 | イメージセンサ |
| KR100980096B1 (ko) * | 2008-03-14 | 2010-09-07 | 박태석 | 다이싱 공정을 이용한 집적소자의 웨이퍼 레벨 칩 사이즈패키지 및 그 제조방법 |
| JP2010016173A (ja) * | 2008-07-03 | 2010-01-21 | Panasonic Corp | 固体撮像素子、その製造方法、及び固体撮像装置 |
| JP5264332B2 (ja) * | 2008-07-09 | 2013-08-14 | ラピスセミコンダクタ株式会社 | 接合ウエハ、その製造方法、及び半導体装置の製造方法 |
| KR100982270B1 (ko) * | 2008-08-08 | 2010-09-15 | 삼성전기주식회사 | 카메라 모듈 및 이의 제조 방법 |
| JP5235829B2 (ja) * | 2009-09-28 | 2013-07-10 | 株式会社東芝 | 半導体装置の製造方法、半導体装置 |
| JP5010661B2 (ja) * | 2009-09-30 | 2012-08-29 | 株式会社東芝 | 電子機器および電子機器の製造方法 |
| JP5521862B2 (ja) * | 2010-07-29 | 2014-06-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8405747B2 (en) * | 2011-02-17 | 2013-03-26 | Omnivision Technologies, Inc. | Analog row black level calibration for CMOS image sensor |
| JP5903796B2 (ja) | 2011-08-12 | 2016-04-13 | ソニー株式会社 | 撮像装置およびカメラモジュール |
| JP2012004601A (ja) * | 2011-10-03 | 2012-01-05 | Fujikura Ltd | 半導体パッケージの製造方法 |
| CN102496622B (zh) * | 2011-11-25 | 2016-03-30 | 格科微电子（上海）有限公司 | 图像传感器芯片的封装方法以及摄像模组 |
| CN102623471B (zh) * | 2012-03-27 | 2015-09-09 | 格科微电子（上海）有限公司 | 图像传感器的封装方法 |
| TWI529893B (zh) * | 2012-09-01 | 2016-04-11 | 萬國半導體股份有限公司 | 帶有底部金屬基座的半導體器件及其製備方法 |
| TWI564975B (zh) * | 2014-04-09 | 2017-01-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| KR102305505B1 (ko) | 2014-09-29 | 2021-09-24 | 삼성전자주식회사 | 웨이퍼 서포팅 시스템 디본딩 이니시에이터 및 웨이퍼 서포팅 시스템 디본딩 방법 |
| TWI612651B (zh) * | 2015-09-02 | 2018-01-21 | 蘇州晶方半導體科技股份有限公司 | 封裝結構及封裝方法 |
| EP3484146A4 (en) * | 2016-07-11 | 2019-08-21 | Sony Semiconductor Solutions Corporation | IMAGING MEMBER AND IMAGING DEVICE |
| US10044175B1 (en) | 2017-07-31 | 2018-08-07 | Honeywell International Inc. | High temperature avionic line replaceable units and aircraft systems containing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020074158A (ko) * | 1999-12-10 | 2002-09-28 | 쉘케이스 리미티드 | 팩키지된 집적회로소자의 제조방법 및 그 방법에 의해제조된 팩키지된 집적회로소자 |
| KR20040040404A (ko) * | 2000-12-21 | 2004-05-12 | 쉘케이스 리미티드 | 패키징된 집적회로 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244580B1 (ko) | 1997-06-24 | 2000-02-15 | 윤종용 | 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법 |
| US7394153B2 (en) * | 1999-12-17 | 2008-07-01 | Osram Opto Semiconductors Gmbh | Encapsulation of electronic devices |
| JP4000507B2 (ja) | 2001-10-04 | 2007-10-31 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP4443865B2 (ja) | 2002-06-24 | 2010-03-31 | 富士フイルム株式会社 | 固体撮像装置およびその製造方法 |
| JP5030360B2 (ja) | 2002-12-25 | 2012-09-19 | オリンパス株式会社 | 固体撮像装置の製造方法 |
| JP4114660B2 (ja) | 2003-12-16 | 2008-07-09 | セイコーエプソン株式会社 | 半導体装置の製造方法、半導体装置、回路基板、電子機器 |
| US7419839B2 (en) * | 2004-11-12 | 2008-09-02 | Philips Lumileds Lighting Company, Llc | Bonding an optical element to a light emitting device |
-
2005
- 2005-10-10 KR KR1020050094819A patent/KR100752713B1/ko not_active IP Right Cessation
-
2006
- 2006-09-25 US US11/525,925 patent/US7651878B2/en not_active Expired - Fee Related
- 2006-10-09 CN CNB2006101524921A patent/CN100483727C/zh not_active Expired - Fee Related
- 2006-10-10 JP JP2006276263A patent/JP4472682B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020074158A (ko) * | 1999-12-10 | 2002-09-28 | 쉘케이스 리미티드 | 팩키지된 집적회로소자의 제조방법 및 그 방법에 의해제조된 팩키지된 집적회로소자 |
| KR20040040404A (ko) * | 2000-12-21 | 2004-05-12 | 쉘케이스 리미티드 | 패키징된 집적회로 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100483727C (zh) | 2009-04-29 |
| JP2007110117A (ja) | 2007-04-26 |
| US7651878B2 (en) | 2010-01-26 |
| JP4472682B2 (ja) | 2010-06-02 |
| CN1949527A (zh) | 2007-04-18 |
| US20070080418A1 (en) | 2007-04-12 |
| KR20070039679A (ko) | 2007-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100752713B1 (ko) | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 | |
| US7196408B2 (en) | Fan out type wafer level package structure and method of the same | |
| CN109786268B (zh) | 半导体封装件中的金属化图案及其形成方法 | |
| US7884461B2 (en) | System-in-package and manufacturing method of the same | |
| US7838332B2 (en) | Method of manufacturing a semiconductor package with a bump using a carrier | |
| US7459729B2 (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
| JP5065586B2 (ja) | 半導体装置の製造方法 | |
| KR100593049B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20050056903A1 (en) | Semiconductor package and method of manufacturing same | |
| US20080083980A1 (en) | Cmos image sensor chip scale package with die receiving through-hole and method of the same | |
| US20030193096A1 (en) | Wafer-level package with a cavity and fabricating method thereof | |
| US6717252B2 (en) | Semiconductor device | |
| KR100769722B1 (ko) | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 | |
| US20150011052A1 (en) | Pin attachment | |
| KR100609121B1 (ko) | 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법 | |
| US20080197480A1 (en) | Semiconductor device package with multi-chips and method of the same | |
| US6888256B2 (en) | Compliant relief wafer level packaging | |
| KR100832895B1 (ko) | 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈 | |
| KR100838288B1 (ko) | 칩 온 글라스 패키지와 그 제조 방법 및 이를 포함하는카메라 모듈 | |
| KR20040010923A (ko) | Ｍｅｍｓ 소자의 칩규모 패키지 및 이의 제조방법 | |
| TWI394260B (zh) | 具有多晶粒之半導體元件封裝結構及其方法 | |
| KR101824177B1 (ko) | 리드프레임을 이용한 반도체 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |