JPH09213661A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH09213661A
JPH09213661A JP1603396A JP1603396A JPH09213661A JP H09213661 A JPH09213661 A JP H09213661A JP 1603396 A JP1603396 A JP 1603396A JP 1603396 A JP1603396 A JP 1603396A JP H09213661 A JPH09213661 A JP H09213661A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
liquid
work plate
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1603396A
Other languages
English (en)
Inventor
Kaoru Kawai
薫 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1603396A priority Critical patent/JPH09213661A/ja
Publication of JPH09213661A publication Critical patent/JPH09213661A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】本発明は、半導体ウェーハ上に形成された素子
パターンをチップ単位に分割する場合において、大幅な
合理化・省力化を達成できるようにすることを最も主要
な特徴とする。 【解決手段】たとえば、複数の半導体チップ102が形
成されている半導体ウェーハ101の表面に、まず、ダ
イシングラインに沿ってそれぞれ所定の深さの切り込み
溝101aを形成する。その切り込み溝101a内に室
温以下の凝固点を持つ液体13を充填した後、それを固
体化させる。この液体13の固体化により、半導体ウェ
ーハ101をワークプレート11上に固定させた状態に
おいて、半導体ウェーハ101の裏面側を砥石14を用
いて研削する。これにより、半導体チップ102を個々
に分割しつつ、所定の厚さに仕上げるようになってい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、たとえば半導体
組み立て工程において用いられる半導体装置の製造方法
に関するもので、特に、前工程にてウェーハ上に形成さ
れた素子パターンをチップ状に切断/分離するのに使用
されるものである。
【0002】
【従来の技術】一般に、半導体装置の製造の分野におい
ては、半導体ウェーハ内に半導体チップ(素子パター
ン)を作る工程、いわゆる、前工程(ウェーハ工程)
と、チップをパッケージングなどして製品に組み立てる
工程、いわゆる、後工程とに大別される。
【0003】図4は、前工程にて半導体チップが形成さ
れた半導体ウェーハの概略を示すものである。たとえ
ば、半導体ウェーハ101としては、厚さが約650μ
m、外径が約150mm程度のものが多く用いられてい
る。1枚の半導体ウェーハ101には、数10〜数10
0個の半導体チップ102が形成されるようになってい
る。
【0004】上記半導体チップ102は、製品の外形厚
(T)に応じて、半導体ウェーハ101の裏面側が研削
されて厚さが250〜450μm程度とされた後、スク
ライブ線(ダイシングライン)に沿って個々に切り出さ
れる。
【0005】図5は、後工程により組み立てられた最終
製品の概略構成を、代表的なプラスチックパッケージ装
置を例に示すものである。すなわち、半導体ウェーハ1
01より分割(切断/分離)された半導体チップ102
のそれぞれは、リードフレーム103のアイランド10
3a上にエポキシ樹脂104などにより接着(ダイボン
ディング)される。
【0006】その後、半導体チップ102の内部電極
(ボンディングパッド)とリードフレーム103のイン
ナリードとが、25〜30μm長程度の金線105によ
り接続(リードボンディング)される。
【0007】そして、この金線105を含んで、上記半
導体チップ102の周囲がモールド樹脂106により射
出成形(封止)された後、さらに、上記リードフレーム
103のアウタリードが曲げ成形されて最終製品が完成
される。
【0008】図6は、上記したプラスチックパッケージ
装置の製造プロセス(ダイボンディング工程まで)を概
略的に示すものである。まず、同図(a)に示すよう
に、表面に半導体チップ102が形成された半導体ウェ
ーハ101をワークプレート201上に載せ、この後、
半導体ウェーハ101の表面に、半導体チップ102を
保護するための保護テープ202を貼り付ける(テープ
貼り工程)。
【0009】次に、同図(b)に示すように、上記保護
テープ202を下にして半導体ウェーハ101を上記ワ
ークプレート201上に固定する。そして、カップ砥石
203により半導体ウェーハ101の裏面を研削し、所
望の厚さにする(裏面研削工程)。
【0010】次に、同図(c)に示すように、半導体ウ
ェーハ101の表面より上記保護テープ202を剥離す
る(テープ剥がし工程)。次に、同図(d)に示すよう
に、半導体ウェーハ101を薬液204内に浸し、保護
テープ202を剥離した際に半導体ウェーハ101の表
面に残る接着用の糊や研削時に発生したシリコン屑を除
去する(洗浄工程)。
【0011】次に、同図(e)に示すように、半導体ウ
ェーハ101の裏面にダイシングテープ205を貼り付
ける(テープマウント工程)。次に、同図(f)に示す
ように、上記ダイシングテープ205を下にして半導体
ウェーハ101をワークプレート201上に固定し、ブ
レード(ダイシング・ソー)206によりダイシングラ
イン(図示していない)に沿って半導体ウェーハ101
を切断し、個々の半導体チップ102に分離する(ダイ
シング工程)。
【0012】そして、同図(g)に示すように、良品の
半導体チップ102のみをダイシングテープ205上よ
りピックアップし、リードフレーム103のアイランド
103a上にエポキシ樹脂104などにより接着する
(ダイボンディング工程)。
【0013】以降、上記のリードボンディング、封止、
および、アウタリードの成形の各工程が行われて、図5
に示したプラスチックパッケージ装置が完成される。し
かしながら、上記した従来の製造方法においては、裏面
研削工程での半導体ウェーハ101の表面の保護に保護
テープ202を用いている。このため、保護テープ20
2を貼り付ける工程および剥がす工程が必要となり、こ
れらが生産効率向上の際の合理化・省力化の妨げとなっ
ていた。
【0014】
【発明が解決しようとする課題】上記したように、従来
においては、研削時に半導体ウェーハの表面を保護する
ためのテープの貼り付け/剥がしといった付帯的な工程
が必要であり、これが合理化・省力化を妨げるなどの問
題があった。そこで、この発明は、工程の簡素化が図
れ、合理化・省力化を達成することが可能な半導体装置
の製造方法を提供することを目的としている。
【0015】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置の製造方法にあっては、複
数の素子パターンが形成された半導体ウェーハに第一表
面側より切り込みを入れて溝を形成する工程と、前記半
導体ウェーハの切り込み溝内に液体を充填し、この液体
を凝固させることによって前記半導体ウェーハの第一表
面側をワークプレート上に固定する工程と、前記半導体
ウェーハの第二表面側を研削して前記素子パターンをチ
ップ単位に分割する工程とからなっている。
【0016】この発明の半導体装置の製造方法によれ
ば、半導体ウェーハの表面を保護することなしに加工で
きるようになる。これにより、保護のためのテープの貼
り付け/剥がしの工程を不要とすることが可能となるも
のである。
【0017】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図1ないし図3は、本発
明の実施の一形態にかかる、製造プロセスの要部を概略
的に示すものである。
【0018】まず、前工程で半導体ウェーハ101上に
形成された半導体チップ(素子パターン)102を個々
に切断/分離する場合、たとえば図1に示すように、半
導体ウェーハ101を、半導体チップ102が形成され
ている表面(第一表面)を上にしてワークプレート11
上に固定する。
【0019】上記ワークプレート11には、たとえば、
その上面に複数のバキューム溝が設けられ、バキューム
装置から所定のバキューム力が供給されるようになって
いる。これにより、半導体ウェーハ101は、その表面
を保護テープなどにより保護することなく、その裏面
(第二表面)が上記ワークプレート11の上面に真空吸
着されて固定される。
【0020】また、上記ワークプレート11は、たとえ
ば、図示していない駆動機構により図示矢印方向に所定
の速度にて移動できるように構成されている。次に、上
記ワークプレート11の上面に半導体ウェーハ101が
固定されると、その半導体ウェーハ101のダイシング
ラインに沿って、ブレード(ダイシング・ソー)12を
用いて、縦/横方向にそれぞれ所定の深さの切り込み溝
101aを形成する。
【0021】上記ブレード12は、上記ワークプレート
11の上部に、たとえば、図示矢印方向に高速回転可能
に設けられている。したがって、高速回転しているブレ
ード12の下を、半導体ウェーハ101が固定されてい
るワークプレート11が移動されることにより、半導体
ウェーハ101は、その表面側より所定の深さで切り込
みが入れられる。
【0022】この場合、上記切り込み溝101aは、そ
の深さ(切り込み量(A))が、半導体ウェーハ101
の厚さ(B)に達することがなく、しかも、パターン表
面厚(C)を含む、チップとして必要な厚さ(D)に対
して数%(たとえば、5%程度)深くなるように形成さ
れる。
【0023】半導体ウェーハ101に切り込み溝101
aが形成されると、たとえば図2に示すように、上記切
り込み溝101a内に毛細管現象などを利用して、室温
以下の凝固点を持つ液体(水など)13を充填する。そ
して、たとえば図示していない冷却機構によりワークプ
レート11を冷やして、上記液体13を固体化する。
【0024】これにより、上記半導体ウェーハ101の
表面の保護およびワークプレート11への固定ととも
に、後の研削により発生する切り粉の、上記切り込み溝
101a内への入り込みを防止できる。
【0025】さて、液体13の固体化により、上記半導
体ウェーハ101が表面を下にしてワークプレート11
の上面に固定された状態において、たとえば図3に示す
ように、半導体ウェーハ101の裏面側を砥石14を用
いて研削する。
【0026】上記砥石14は、上記ワークプレート11
の上部に、たとえば、図示矢印方向に高速回転可能に設
けられている。したがって、高速回転している砥石14
の下を、半導体ウェーハ101が固定されているワーク
プレート11が移動されることにより、半導体ウェーハ
101の裏面側が一様に研削される。
【0027】この場合、上記砥石14による研削量
(E)は、少なくとも上記切り込み溝101aに達する
厚さで、しかも、チップとして必要な厚さ(D)を損う
ことがない厚さとされる。望ましくは、チップとして必
要な厚さ(D)だけ残して研削するようにすることで、
半導体チップ102は個々に分割されて、所定の厚さ
(チップとして必要な厚さ(D))に仕上げられる。
【0028】しかる後、それぞれの半導体チップ102
は洗浄および乾燥の各工程を経て、次のダイボンディン
グ工程へと送られる。このように、半導体ウェーハ10
1の表面に切り込みを入れて切り込み溝101aを形成
した後に、裏面を研削して各半導体チップ102に分割
するようにしているため、従来のような、半導体ウェー
ハ101の表面を保護するための保護テープを貼り付け
る工程および剥がす工程が不要になる。したがって、工
程の簡素化が図れ、生産効率向上の際の合理化・省力化
が達成できるものである。
【0029】しかも、ダイシングの際に、ダイシングテ
ープや接着のための糊までも切り、ブレードの寿命を短
くするといった心配がない。また、必要とするチップ厚
(D)とほぼ同じだけ切り込むようにしているため、ダ
イシングの際に半導体チップ102の裏面にクラックが
発生するのを防止できる。
【0030】さらに、切り込み溝101a内に研削時の
切り粉が入り込むのを防げるようにしているため、後の
洗浄が容易であり、クリーンな作業が可能である。上記
したように、半導体ウェーハの表面を保護することなし
にダイシングできるようにしている。
【0031】すなわち、半導体ウェーハの表面に所定の
深さで切り込み溝を形成した後に、裏面を研削してチッ
プ単位に分割するようにしている。これにより、半導体
ウェーハの表面を保護することなしに、各半導体チップ
を切断/分離できるようになる。したがって、保護のた
めのテープの貼り付け/剥がしの工程を不要とすること
が可能となり、その分、合理化・省力化を達成できるも
のである。なお、この発明は上記した本発明の実施の一
形態に限定されるものではなく、発明の要旨を変えない
範囲において、種々変形実施可能なことは勿論である。
【0032】
【発明の効果】以上、詳述したようにこの発明によれ
ば、工程の簡素化が図れ、合理化・省力化を達成するこ
とが可能な半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図1】この発明の実施の一形態にかかる、製造プロセ
スの要部を説明するために示す概略図。
【図2】同じく、製造プロセスの要部を説明するために
示す概略図。
【図3】同じく、製造プロセスの要部を説明するために
示す概略図。
【図4】従来技術とその問題点を説明するために示す、
半導体ウェーハの概略図。
【図5】同じく、プラスチックパッケージ装置の概略断
面図。
【図6】同じく、従来の製造プロセスを説明するために
示す概略図。
【符号の説明】
11…ワークプレート 12…ブレード 13…液体 14…砥石 101…半導体ウェーハ 101a…切り込み溝 102…半導体チップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 複数の素子パターンが形成された半導体
    ウェーハに第一表面側より切り込みを入れて溝を形成す
    る工程と、 前記半導体ウェーハの切り込み溝内に液体を充填し、こ
    の液体を凝固させることによって前記半導体ウェーハの
    第一表面側をワークプレート上に固定する工程と、 前記半導体ウェーハの第二表面側を研削して前記素子パ
    ターンをチップ単位に分割する工程とからなることを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 前記切り込み溝は、チップとして必要な
    厚さよりも少し深く形成されることを特徴とする請求項
    1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記切り込み溝の形成は、前記半導体ウ
    ェーハの第二表面をバキューム吸着した状態で行われる
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
JP1603396A 1996-01-31 1996-01-31 半導体装置の製造方法 Pending JPH09213661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1603396A JPH09213661A (ja) 1996-01-31 1996-01-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1603396A JPH09213661A (ja) 1996-01-31 1996-01-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09213661A true JPH09213661A (ja) 1997-08-15

Family

ID=11905270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1603396A Pending JPH09213661A (ja) 1996-01-31 1996-01-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH09213661A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176822A (ja) * 1999-12-16 2001-06-29 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2009099954A (ja) * 2007-09-04 2009-05-07 Infineon Technologies Ag 半導体基板分割方法および半導体回路構造製造方法
WO2011052104A1 (ja) * 2009-10-27 2011-05-05 パナソニック株式会社 半導体装置及びその製造方法
JP2012104607A (ja) * 2010-11-09 2012-05-31 Tokyo Seimitsu Co Ltd ワークのダイシング装置及びワークのダイシング方法
JP2015046525A (ja) * 2013-08-29 2015-03-12 株式会社ディスコ 被加工物の分割方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176822A (ja) * 1999-12-16 2001-06-29 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP4681704B2 (ja) * 1999-12-16 2011-05-11 株式会社ディスコ 半導体ウェーハの分割方法
JP2009099954A (ja) * 2007-09-04 2009-05-07 Infineon Technologies Ag 半導体基板分割方法および半導体回路構造製造方法
WO2011052104A1 (ja) * 2009-10-27 2011-05-05 パナソニック株式会社 半導体装置及びその製造方法
JP2012104607A (ja) * 2010-11-09 2012-05-31 Tokyo Seimitsu Co Ltd ワークのダイシング装置及びワークのダイシング方法
JP2015046525A (ja) * 2013-08-29 2015-03-12 株式会社ディスコ 被加工物の分割方法

Similar Documents

Publication Publication Date Title
US5923995A (en) Methods and apparatuses for singulation of microelectromechanical systems
JP3339838B2 (ja) 半導体装置およびその製造方法
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JPH03204954A (ja) 半導体装置の製造方法
CN103400808A (zh) 影像传感器的晶圆级封装结构及封装方法
JP2004146487A (ja) 半導体装置の製造方法
JPH09213661A (ja) 半導体装置の製造方法
US6264535B1 (en) Wafer sawing/grinding process
US7470601B2 (en) Semiconductor device with semiconductor chip and adhesive film and method for producing the same
US7531432B2 (en) Block-molded semiconductor device singulation methods and systems
JP2860671B2 (ja) 半導体ウエハのダイシング方法
US20070216038A1 (en) Method for producing semiconductor components
JPH07302772A (ja) ダイシング方法およびウエハおよびウエハ固定用テープならびに半導体装置
KR100564047B1 (ko) 웨이퍼 레벨 반도체 장치와 그 가공 방법
US11205580B2 (en) Method of manufacturing molded chip
TWI831886B (zh) 裝置晶片的製造方法
JP2002043273A (ja) 半導体装置の製造法
JP2000277550A (ja) 半導体装置およびその製造方法
JP2829015B2 (ja) 半導体素子の加工方法
JP2001085359A (ja) 半導体装置の製造方法
JP3442849B2 (ja) 半導体装置の製造方法
JP6558541B2 (ja) ウエーハの加工方法
US20100032847A1 (en) Method for forming a package-on-package structure
JPH0567599A (ja) 半導体装置の製造方法
JP2017112269A (ja) ウエーハの加工方法