JP2012195503A - 薄型半導体装置の製造方法 - Google Patents

Abstract

【課題】研削により半導体基板の研削面に生じる破砕層を、アウトガスの発生や、粘着剤の溶出を伴うことなく簡便な方法により除去し、優れた抗折強度を有する薄型半導体装置を効率よく製造する方法を提供する。
【解決手段】回路素子が形成された半導体基板１を、所定の厚さになるまで、前記回路素子が形成された面とは反対側の面から研削する工程（Ｉ）、半導体基板表面から所定深さの水平面に沿って、分離する界面となる分離層３を形成する工程（ＩＩ）、並びに、工程（Ｉ）及び工程（ＩＩ）の後に、前記半導体基板１を分離層３で劈開することによって、工程（Ｉ）の研削により半導体基板１の研削面に生じた破砕層１ｂを含む部分を除去する工程（ＩＩＩ）を有する薄型半導体装置の製造方法。
【選択図】図１

Description

本発明は、抗折強度に優れる薄型半導体装置の製造方法に関する。

情報端末機器の薄型化、小型化、多機能化が急速に進む中、それらに搭載される半導体装置も同様に薄型化、高密度化が求められている。最近では、完成後の半導体装置は厚みが５０μｍ以下にまで研削されてチップ状に個片化される場合が多い。

このような厚みの薄い半導体装置（薄型半導体装置）を製造する工程において、半導体基板は、回路素子が形成されていない裏面を研削（バックグラインド）することによって薄く加工される。このとき、研削面に、研削時に生じる微細なクラックである破砕層が形成される。この破砕層が存在すると、外部から加えられる力（外的応力）に対する強度（抗折強度）が極端に低下する。半導体基板において抗折強度が小さいと、後のチップ状に個片化する工程等で、薄型半導体装置が破壊され易くなる。また、半導体装置上の素子が動作する際、その発熱によって、半導体装置と該半導体装置を搭載するパッケージ等との間の熱膨張率の差により外的応力が発生するため、抗折強度の小さい半導体装置は破損し易く、半導体製品の寿命が著しく低下する場合がある。

そこで、研削により生じた破砕層を、プラズマエッチング法やケミカルエッチング法によって除去することが行われている。
しかしながら、プラズマエッチング法によると、装置内の部品部分からアウトガスが放出される場合があり、また、ケミカルエッチング法によると、用いる表面保護フィルム等の粘着剤が溶出する場合があり、いずれの方法においても、半導体装置の製造に悪影響を与え、生産性を低下させる等の問題があった。

本発明に関連して、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の製造において、イオン注入法により、半導体基板に水素イオンを数ミクロンの深さに高濃度に導入し、さらに熱処理及び／又は外部衝撃を与えることで、半導体基板の水素イオン注入界面に沿って半導体基板を剥離する技術が知られている（特許文献１〜４）。

ＵＳ２００２／００２３７２５Ａ１ ＵＳ２００２／０１１５２６４Ａ１ 特開２００７−２５０５７６号公報 特開２００８−２６３０１０号公報

本発明は、上記した実情に鑑みてなされたものであって、研削により半導体基板の研削面に生じる破砕層を、アウトガスの発生や、粘着剤の溶出を伴うことなく簡便な方法により除去し、優れた抗折強度を有する薄型半導体装置を効率よく製造する方法を提供することを目的とする。

本発明者らは、上記課題を解決すべく鋭意検討した結果、回路素子が形成された半導体基板を裏面から研削した後、基板表面から所定深さの水平面に沿って、分離する界面となる分離層を形成し、前記分離層で劈開して、前記研削によって生じた破砕層を含む部分を除去することで、優れた抗折強度を有する薄型半導体装置を効率よく製造できることを見出し、本発明を完成するに至った。

かくして本発明によれば、（１）〜（８）の薄型半導体装置の製造方法が提供される。
（１）半導体基板上に回路素子が形成された薄型半導体装置の製造方法であって、
回路素子が形成された半導体基板を、所定の厚さになるまで、前記回路素子が形成された面とは反対側の面から研削する工程（Ｉ）、
半導体基板表面から所定深さの水平面に沿って、分離する界面となる分離層を形成する工程（ＩＩ）、並びに
工程（Ｉ）及び工程（ＩＩ）の後に、前記半導体基板を分離層で劈開することによって、工程（Ｉ）の研削により半導体基板の研削面に生じた破砕層を含む部分を除去する工程（ＩＩＩ）
を有する薄型半導体装置の製造方法。

（２）前記分離層が、半導体基板材料と異なる少なくとも一種の材料によって構成されることを特徴とする（１）に記載の薄型半導体装置の製造方法。
（３）前記分離層が、イオン注入法によって形成されることを特徴とする（１）に記載の薄型半導体装置の製造方法。
（４）工程（Ｉ）が、回路素子が形成された面上に表面保護フィルムが貼付された半導体基板を、所定の厚さになるまで、前記回路素子が形成された面とは反対側の面から研削する工程であることを特徴とする（１）〜（３）のいずれかに記載の薄型半導体装置の製造方法。

（５）前記工程（Ｉ）〜（ＩＩＩ）を、工程（Ｉ）−工程（ＩＩ）−工程（ＩＩＩ）の順に行うことを特徴とする（１）〜（４）のいずれかに記載の薄型半導体装置の製造方法。
（６）前記工程（Ｉ）〜（ＩＩＩ）を、工程（ＩＩ）−工程（Ｉ）−工程（ＩＩＩ）の順に行うことを特徴とする（１）〜（４）のいずれかに記載の薄型半導体装置の製造方法。
（７）前記工程(ＩＩＩ)の後に、半導体装置をチップ状に個片化する工程（ＩＶ）を有する（１）〜（６）のいずれかに記載の薄型半導体装置の製造方法。
（８）前記工程（ＩＶ）において、半導体装置が粘着シートに固定された状態でチップ状に個片化されることを特徴とする（７）に記載の薄型半導体装置の製造方法。

本発明の製造方法によれば、研削により基板の研削面に生じる破砕層を、アウトガスの発生や、粘着剤の溶出を伴うことなく簡便な方法により除去することができるため、優れた抗折強度を有する薄型半導体装置を効率よく製造することができる。

実施例１の薄型半導体装置の製造工程断面図（工程（Ｉ）、（ＩＩ））である。 実施例１の薄型半導体装置の製造工程断面図（工程（ＩＩＩ））である。 実施例２の薄型半導体装置の製造工程断面図（工程（Ｉ）、（ＩＩ））である。

以下、本発明の薄型半導体装置の製造方法について詳細に説明する。
一般的に、薄型半導体装置は、半導体基板と該半導体基板上に形成された回路素子とを有する。半導体基板の厚みは、通常、０．５μｍ〜２００μｍの範囲である。
本発明は、このような薄型半導体装置を製造する方法に関する。

本発明の薄型半導体装置の製造方法は、下記の工程（Ｉ）〜（ＩＩＩ）を有することを特徴とする。
工程（Ｉ）：回路素子が形成された半導体基板を、所定の厚さになるまで、前記回路素子が形成された面とは反対側の面から研削する工程
工程（ＩＩ）：半導体基板表面から所定深さの水平面に沿って、分離する界面となる分離層を形成する工程
工程（ＩＩＩ）：工程（Ｉ）及び工程（ＩＩ）の後に、前記半導体基板を分離層で劈開することによって、工程（Ｉ）の研削により半導体基板の研削面に生じた破砕層を含む部分を除去する工程

本発明においては、前記工程（Ｉ）〜（ＩＩＩ）を、工程（Ｉ）−工程（ＩＩ）−工程（ＩＩＩ）の順で行っても、工程（ＩＩ）−工程（Ｉ）−工程（ＩＩＩ）の順で行ってもよい。

〈工程（Ｉ）〉
工程（Ｉ）は、回路素子が形成された半導体基板を、所定の厚さになるまで、前記回路素子が形成された面とは反対側の面から研削する工程である。
用いる半導体基板は特に限定されない。例えば、単結晶シリコン基板、単結晶ＳｉＣ基板、単結晶ＧａＡｓ基板等が挙げられ、単結晶シリコン基板が好ましい。単結晶シリコン基板としては、未処理のシリコン基板であっても酸化処理が施されたシリコン基板であってもよい。また、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有する基板であってもよい。

回路素子を形成した後に基板を研削して薄くするのは、ある程度厚みのある、衝撃に対して強度を有する基板を用いることにより、回路素子を形成する際に、基板が割れたり欠けたりすること等を防止するためである。

回路素子が形成された面とは反対側の面から研削する方法としては、特に制約はないが、通常、従来公知の、バックグラインドと呼ばれる機械式裏面研磨方法が採用される。バックグラインドは、公知のグラインド装置により行うことができる。

半導体基板の研削面には、研削により生じた微細なクラックの層である破砕層が形成される。
このような破砕層があると、半導体装置の抗折強度が極端に低下し、チップ状に個片化する際に、基板エッジに形成される欠けであるチッピングが生じる。このチッピングを起点としてチップクラックや割れが発生し、薄型半導体装置が破壊されるおそれがある。
また、半導体装置上の素子が動作すると、その発熱によって、半導体素子と、半導体素子を搭載するパッケージ等との間の熱膨張率の差により外的応力が発生するため、抗折強度の低い半導体素子は破損し易く、該半導体素子を搭載した半導体製品の寿命は著しく低下する。
本発明においては、このような破砕層を除去することにより、抗折強度に優れる薄型半導体装置を製造する。

本発明においては、工程（Ｉ）は、半導体基板の回路素子が形成された面上に表面保護フィルムを貼付した後、該半導体基板の裏面側（前記回路素子が形成された面とは反対側の面）を、所定の厚さになるまで、研削することが好ましい。表面保護フィルムを貼付することによって、基板表面を確実に保護し、研削水・研削屑の浸入による基板の汚染を防ぐと共に、脆弱な薄型基板を湾曲させることなく固定することができる。

表面保護フィルムは、基材と粘着剤層を有する。
表面保護フィルムの基材は、必要な曲げ強度を達成するため、剛性を有する基材が好ましい。剛性を有する基材としては、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンテレフタレート、ポリアミド、ポリアセタール、ポリカーボネート、変性ポリフェニレンオキシド、ポリフェニレンスルフィド、ポリスルホン、全芳香族ポリエステル、ポリエーテルケトン、及びポリイミド等が挙げられる。これらの中でも、入手容易性等から、ポリエチレンテレフタレート、ポリエチレンナフタレートが好ましい。

表面保護フィルムの粘着剤層は、被着体である半導体基板に固定できる程度の粘着力を有し、その後剥離できる性質を有するものであれば、特に限定されない。従って、汎用の弱粘着剤であっても、紫外線硬化型粘着剤であってもよい。紫外線硬化型粘着剤を用いた場合には、表面保護フィルムの剥離に先立ち、粘着剤層に紫外線を照射し、粘着力を低下又は消失させておくことが好ましい。
また、本発明においては、表面保護フィルムとして市販品をそのまま用いることもできる。

表面保護フィルムの厚みは特に限定されないが、通常１５０〜１０００μｍ、好ましくは２００〜７００μｍである。

本発明によれば、上記のような表面保護フィルムを用いても、後工程で、粘着剤成分が溶出することなく、薄型半導体装置を製造することが可能である。

〈工程（ＩＩ）〉
工程（ＩＩ）は、半導体基板表面から所定深さの水平面に沿って、分離する界面となる分離層を形成する工程である。

分離層を構成する材料は基板材料と異なる少なくとも一種の材料によって構成されればよいが、分離層での劈開が容易となるように、熱膨張係数が基板材料と異なる材料が好ましい。また熱を与えたときに、運動エネルギーが大きくなるような材料、すなわち質量数が比較的小さい材料であってもよい。

分離層を形成する方法としては、イオン注入法、熱拡散法等が挙げられる。
イオン注入法としては、（ｉ）Ｐａｕｌ Ｋ．Ｃｈｕ、Ｃｈｕｎｇ Ｃｈａｎ、Ｎａｔｈａｎ Ｗ．Ｃｈｅｕｎｇ、名称“Ｒｅｃｅｎｔ Ａｐｐｌｉｃａｔｉｏｎｓ ｏｆ Ｐｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ”、ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＴＥＲＮＡＴＩＯＮＡＬ、１６５〜１７２頁、１９９６年６月、（ii）Ｐ．Ｋ．Ｃｈｕ、Ｓ．Ｑｉｎ、Ｃ．Ｃｈａｎ、Ｎ．Ｗ．Ｃｈｅｕｎｇ、Ｌ．Ａ．Ｌａｒｓｏｎ、名称“Ｐｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ”、（iii）ＭＡＴＥＲＩＡＬ ＳＣＩＥＮＣＥ ＡＮＤ ＥＮＧＩＮＥＥＲＩＮＧ ＲＥＰＯＲＴＳ、Ａ Ｒｅｖｉｅｗ Ｊｏｕｒｎａｌ、２０７〜２８０頁、Ｒ１７巻、Ｎｏ．６−７（１９９６年１１月３０日）等に記載されたプラズマイオン注入（“ＰＩＩＩ”）法；イオンシャワーを使用する方法；水素イオンビーム（原子力ｅｙｅ、Ｖｏｌ．４６（９）（２０００）ｐ６１−６５）を使用する方法；プラズマイオン注入法（特開２００６−７０２３８号公報等）；等が挙げられる。
いずれの方法も、所望の材料をイオン化し、外部電界により加速させて、半導体基板に注入することで目的の深さに所望の量を導入することができる点で好適である。

熱拡散法は予め半導体基板表面に所望の材料を製膜した後、基板を加熱することにより所望の材料を基板の内部へ拡散させて分離層を形成する方法である。例えば、半導体基板表面に、有機溶媒に溶かした半導体基板と熱拡散係数が異なる拡散源をスピンコート法などにより塗布する。その後、拡散源を塗布した半導体基板を約１０００℃の電気炉に投入することで、熱拡散法により半導体基板とは熱膨張係数が異なる材料を半導体装置内部に形成することができる。熱拡散法によれば、高価なイオン注入装置を必要とせず、コスト面で好適である。また、イオン注入法により所望の材料を半導体基板の極表面に導入後、熱拡散法により所望の材料を基板内部へ導入してもよい。

これらの中でも、熱をかける必要がないため、表面保護フィルム等にダメージを与えることがなく、半導体基板の所定位置(深さ)に所定量のイオンを導入することにより、簡便に分離層を形成できることから、イオン注入法が好ましい。

イオン注入法により注入されるイオンとしては、イオンであれば、特に制約はないが、粒子が横切る材料領域に実質上ダメージを与えることなく、基板材料を通って選択された深さまで容易に侵入することができることから、質量が小さいものが好ましい。例えば、水素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、及びキセノンからなる群から選ばれる少なくとも一種のイオンが好ましく、水素、窒素、酸素、アルゴン又はヘリウムのイオンがより好ましく、水素イオンが特に好ましい。

イオン注入時のドーズ量は、通常、１×１０^１５〜１×１０^１８ａｔｏｍｓ／ｃｍ^２、好ましくは１×１０^１６〜１×１０^１８ａｔｏｍｓ／ｃｍ^２である。
注入エネルギーは、通常、１ｋｅＶ〜１ＭｅＶ、好ましくは１０〜２００ｋｅＶである。

イオン注入深さＬは、通常０．５μｍ〜５０μｍであり、イオン注入時の加速電圧により制御することができる。加速電圧は、通常１ｋＶ〜１０００ｋＶである。イオン注入深さ（基板表面からの深さ）Ｌの水平面に、分離層が形成される。

また、半導体基板中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために、通常行われているように、半導体基板のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。

本発明においては、工程（ＩＩ）は、工程（Ｉ）の後に行っても、工程（Ｉ）の前に行っても良い。
工程（Ｉ）の後に工程（ＩＩ）を行う場合は、回路素子にダメージを与えないように、回路素子が形成された面とは反対側の面からイオン注入を行うのが好ましい。

工程（Ｉ）の前に工程（ＩＩ）を行う場合、分離層の形成は、半導体基板上に回路素子を形成する前であっても、後であってもよいが、回路素子に与えるダメージを少なくする観点から、回路素子を形成する前が好ましい。分離層の形成後、回路素子形成予定面に回路素子を形成し、工程（Ｉ）の研削を行えばよい。

〈工程（ＩＩＩ）〉
工程（ＩＩＩ）は、工程（Ｉ）及び工程（ＩＩ）の後に、前記半導体基板を分離層で劈開することによって、工程（Ｉ）の研削により半導体基板の研削面に生じた破砕層を含む部分を除去する工程である。
分離層で劈開することにより、半導体基板を、回路素子が形成されている側と、半導体基板の破砕層を含む側とに分離し、破砕層を含む部分を半導体装置から除去して、薄型半導体装置を得ることができる。

半導体基板を分離層で劈開する方法としては、特許文献１〜４等に記載された方法が挙げられる。
より具体的には、噴射ノズルを用いて、圧縮流体を半導体基板側面の分離層が形成された箇所に吹きつける方法等のごとく、機械的操作により劈開する方法；半導体基板に熱を加えることにより劈開する方法；半導体基板の下面側から振動を加えることにより劈開する方法；等が挙げられる。

これらの中でも、加熱する必要がないため、前記表面保護フィルムの粘着剤等が溶出するおそれがない等、半導体装置に与えるダメージが少ないことから、機械的操作により劈開する方法が好ましい。

なお、熱を加える方法を用いる場合は、加熱温度は、分離層の熱膨張係数や質量数にもよるが、２００℃〜５００℃の範囲が好ましい。分離時の温度が５００℃よりも大きいと、分離後の分離面状態が粗くなり、２００℃よりも小さいと分離が不完全になる場合がある。

分離層で劈開することによって、破砕層を含む部分を分離した後の半導体基板の厚みは、目的とする薄型半導体装置の厚みとなる。具体的には、通常、０．５μｍ〜２００μｍ、好ましくは１μｍ〜１００μｍ、特に好ましくは１０μｍ〜６０μｍの範囲である。

破砕層を含む部分を除去した後の半導体装置は、分離面を機械的に研磨したり、プラズマや薬液によるエッチング処理、又は金属等の所望の材料を物理的気相法や化学気相法により製膜したりしてもよい。

〈工程（ＩＶ）〉
本発明においては、前記工程(ＩＩＩ)の後に、半導体装置をチップ状に個片化（ダイシング）する工程（ＩＶ）を有するのが好ましい。
チップ状に個片化する方法は特に限定されず、例えば、通常のブレードを用いて個片化する方法、レーザーや電離放射線により個片化する方法等が挙げられる。

工程（ＩＶ）においては、半導体装置が粘着シート（ダイシング用粘着シート）に固定された状態でチップ状に個片化（ダイシング）されるのが好ましい。例えば、半導体装置の回路素子が形成された面と反対側の面にダイシング用粘着シートをマウンターを用いて貼付し、該ダイシング用粘着シートを介して半導体装置をリングフレームに固定する。次いで、表面に貼付された表面保護テープを剥離し、ダイシングを行う。

ダイシング用粘着シートは、特に制限されず、従来公知のものが使用できるが、後の工程で剥離可能な粘着シートの使用が好ましい。このような粘着シートとしては、弱粘着性シートやエネルギー線の照射により粘着力を低減または消失できるエネルギー線硬化型粘着シートが挙げられる。
本発明においては、ダイシング用粘着シートとして市販品を用いてもよい。

また、本発明においては、工程（ＩＩＩ）で、予め半導体装置の回路形成面にブレードやレーザー、又は電離放射線により切込みを入れ、その後に分離層で劈開してもよい。その場合の切込み量（厚み）は、回路形成面から分離層が存在する深さまでの厚みか、又はそれ以上の厚みであることが望ましい。分離前に予め回路面に切込みを入れる方法では、分離と同時に半導体装置がチップ状に個片化され、飛散してしまうおそれがあるため、回路面に切り込みを入れた後、回路形成面側に粘着シートを貼付してから分離することが好ましい。分離後に個片化された薄型半導体装置は粘着シートに固定されるため、薄型半導体装置の飛散を防止することができるからである。

本発明によれば、研削により基板の研削面に生じる破砕層を、アウトガスの発生や、粘着剤の溶出のおそれなく除去し、優れた抗折強度を有する薄型半導体装置を製造することができる。
得られる薄型半導体装置が優れた抗折強度を有することは、例えば、精密万能試験機を用いて測定することができる。

次に、実施例により、本発明を更に詳細に説明する。ただし、本発明は以下の実施例に何ら限定されるものではない。

（実施例１）
先ず、図１（ａ）に示すように、半導体基板として厚さ７２５μｍの８インチの単結晶シリコン基板１の表面に回路素子を形成し（図示を省略）、該回路素子を形成した面に、基材と粘着剤層からなる表面保護フィルム２（リンテック社製、Ａｄｗｉｌｌ Ｅ−８１８０ＨＲ）を、ラミネーター（リンテック社製、ＲＡＤ３５１０Ｆ／１２）を用いて貼付した。その後、図１（ｂ）に示すように、基板の裏面（回路素子が形成されていない面）をグラインド装置（ディスコ社製、ＤＧＰ８７６０）を用いて研削し、研削によって生じた破砕層（１ｂ）を含む厚さ５５μｍのシリコン基板１ａを得た。

次に、図１（ｃ）に示すように、シリコン基板１ａの裏面（回路素子が形成されていない面）に、イオン注入装置（ロック技研社製）を用いて、水素イオンをドーズ量が１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^２、イオン注入深さＬが、基板裏面から５μｍになるように注入し、基板裏面から５μｍの部分に分離層３を形成した（図１（ｄ））。

その後、該基板の分離層３が形成されている側面部分に、噴射ノズルを用いて、図２（ｅ）の左右に示す矢印方向に、高圧縮空気を噴射し、分離層界面に沿って、図２（ｅ）の中央に示す白抜き矢印方向に破砕層１ｂを含む層を機械的に分離し、表面保護フィルム２に固定された薄型の半導体装置１ｃを作製した。

次いで、図２（ｆ）、（ｇ）に示すように、基材と粘着剤層からなるダイシング用粘着シート４（リンテック社製、Ａｄｗｉｌｌ Ｄ−６７８）をウェハーマウンター（リンテック社製、ＲＡＤ２７００）を用いて貼付し、リングフレーム５に固定した。表面保護フィルム２を剥離し、図２（ｈ）に示すように、ダイシング装置（ディスコ社製、ＤＦＤ６３４０）を用いてダイシングし、５ｍｍ×１４ｍｍのチップ状に個片化された薄型半導体装置を得た。

（実施例２）
先ず、図３（ａ）、（ｂ）に示すように、半導体基板として厚さ７２５μｍの８インチの単結晶シリコン基板１’に、イオン注入装置（ロック技研社製）を用いて、該基板の表面（回路素子形成予定面）から水素イオンをドーズ量１×１０^１６〜１×１０^１７ａｔｏｍｓ／ｃｍ^２で、基板表面から５０μｍの深さ（イオン注入深さＬ）の水平面に沿って注入し、分離層３’を形成した。

次いで、図３（ｃ）に示すように、イオン注入した側の面に、回路素子を形成し（図示を省略）、該回路素子を形成した面に、表面保護フィルム２’（リンテック社製、Ａｄｗｉｌｌ Ｅ−８１８０ＨＲ）を、ラミネーター（リンテック社製、ＲＡＤ３５１０Ｆ／１２）を用いて貼付した。

その後、図３（ｄ）に示すように、基板の裏面（回路素子が形成されていない面）を、グラインド装置（ディスコ社製、ＤＧＰ８７６０）を用いて研削し、破砕層１ｂ’を含む厚さ５５μｍのシリコン基板１ａ’を得た。

その後、実施例１と同様にして（図２（ｅ）〜（ｈ））、５ｍｍ×１４ｍｍのチップ状に個片化された薄型半導体装置を得た。

（比較例１）
半導体基板として厚さ７２５μｍの８インチの単結晶シリコン基板の表面（回路素子形成予定面）に表面保護テープ（リンテック社製、Ａｄｗｉｌｌ Ｅ−８１８０ＨＲ）をラミネーター（リンテック社製、ＲＡＤ３５１０Ｆ／１２）を用いて貼付した。
次いで、基板の裏面（回路素子を形成していない面）をグラインド装置（ディスコ社製、ＤＧＰ８７６０）を用いて研削し、厚さ５０μｍのシリコン基板を得た。

その後、実施例１と同様にして（図２（ｆ）〜（ｈ））、５ｍｍ×１４ｍｍのチップ状に個片化された薄型半導体装置を製造した。

実施例１，２、及び比較例１で得た個片化された薄型半導体装置につき、精密万能試験機（島津製作所社製、ＡＧ−ＩＳ）を用いて、４点曲げ法（チップ下側２点を固定し上側２点から荷重を加える方法）によりチップが破壊するまで荷重をかけ、チップが破壊した時の強度（チップを破壊するのに要した力）を抗折強度とした。試験速度は、１．０ｍｍ／分とし、試験数ｎは２５とし、その平均値を算出した。その結果を下記第１表に示す。

第１表より、実施例１、２で得た個片化された薄型半導体装置は、比較例１で得た個片化された薄型半導体装置に比して、優れた抗折強度を有することがわかる。

１、１’・・・単結晶シリコン基板（半導体基板）
１ａ、１ａ’・・・裏面研削後の半導体基板
２、２’・・・表面保護フィルム
１ｂ、１ｂ’・・・破砕層
３、３’・・・分離層
１ｃ・・・破砕層を含む層が分離層から分離された半導体基板
４・・・ダイシング用粘着シート
５・・・リングフレーム

Claims (8)

1. 半導体基板上に回路素子が形成された薄型半導体装置の製造方法であって、
   回路素子が形成された半導体基板を、所定の厚さになるまで、前記回路素子が形成された面とは反対側の面から研削する工程（Ｉ）、
   半導体基板表面から所定深さの水平面に沿って、分離する界面となる分離層を形成する工程（ＩＩ）、並びに、
   工程（Ｉ）及び工程（ＩＩ）の後に、前記半導体基板を分離層で劈開することによって、工程（Ｉ）の研削により半導体基板の研削面に生じた破砕層を含む部分を除去する工程（ＩＩＩ）
   を有する薄型半導体装置の製造方法。
2. 前記分離層が、半導体基板材料と異なる少なくとも一種の材料によって構成されることを特徴とする請求項１に記載の薄型半導体装置の製造方法。
3. 前記分離層が、イオン注入法によって形成されることを特徴とする請求項１に記載の薄型半導体装置の製造方法。
4. 工程（Ｉ）が、回路素子が形成された面上に表面保護フィルムが貼付された半導体基板を、所定の厚さになるまで、前記回路素子が形成された面とは反対側の面から研削する工程であることを特徴とする請求項１〜３のいずれかに記載の薄型半導体装置の製造方法。
5. 前記工程（Ｉ）〜（ＩＩＩ）を、工程（Ｉ）−工程（ＩＩ）−工程（ＩＩＩ）の順に行うことを特徴とする請求項１〜４のいずれかに記載の薄型半導体装置の製造方法。
6. 前記工程（Ｉ）〜（ＩＩＩ）を、工程（ＩＩ）−工程（Ｉ）−工程（ＩＩＩ）の順に行うことを特徴とする請求項１〜４のいずれかに記載の薄型半導体装置の製造方法。
7. 前記工程(ＩＩＩ)の後に、半導体装置をチップ状に個片化する工程（ＩＶ）を有する請求項１〜６のいずれかに記載の薄型半導体装置の製造方法。
8. 前記工程（ＩＶ）において、半導体装置が粘着シートに固定された状態でチップ状に個片化されることを特徴とする請求項７に記載の薄型半導体装置の製造方法。

Images