CN110945630B - 层叠型元件的制造方法 - Google Patents

层叠型元件的制造方法 Download PDF

Info

Publication number
CN110945630B
CN110945630B CN201880048624.7A CN201880048624A CN110945630B CN 110945630 B CN110945630 B CN 110945630B CN 201880048624 A CN201880048624 A CN 201880048624A CN 110945630 B CN110945630 B CN 110945630B
Authority
CN
China
Prior art keywords
wafer
semiconductor substrate
semiconductor wafer
semiconductor
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880048624.7A
Other languages
English (en)
Other versions
CN110945630A (zh
Inventor
坂本刚志
杉浦隆二
近藤裕太
内山直己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN110945630A publication Critical patent/CN110945630A/zh
Application granted granted Critical
Publication of CN110945630B publication Critical patent/CN110945630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

层叠型元件的制造方法具备：第1形成工序，对于第1晶圆的半导体基板，沿着切断预定线照射激光，由此，沿着切断预定线形成第1改质区域；第1研磨工序，研磨第1晶圆的半导体基板；接合工序，将第2晶圆的电路层接合于第1晶圆的半导体基板；第2形成工序，对于第2晶圆的半导体基板，沿着切断预定线照射激光，由此，沿着切断预定线形成第2改质区域；及第2研磨工序，研磨第2晶圆的半导体基板。

Description

层叠型元件的制造方法
技术领域
本公开涉及一种层叠型元件的制造方法。
背景技术
在专利文献1中记载有切断半导体晶圆的方法。在该方法中，在半导体晶圆被吸附保持于工作盘(chuck table)的状态下，一边使工作盘往复移动，一边使高速旋转的切削刀片下降，切削半导体晶圆的迹道(street)。半导体晶圆通过对所有迹道进行上述的切削而被划片，分割成各个半导体芯片。
现有技术文献
专利文献
专利文献1：日本特开2006-013312号公报
发明内容
发明所要解决的技术问题
然而，目前例如在DRAM(动态随机存储器，Dynamic Random Access Memory)这样的半导体存储器的领域中，正在进行层叠多个元件而构成的层叠型元件的开发，并期待实现层叠型元件的薄化及产量的提升这两者。
因此，本公开其目的在于提供一种可以兼顾层叠型元件的薄化及产量的提升的层叠型元件的制造方法。
用于解决技术问题的手段
本公开的一方面的层叠型元件的制造方法具备：第1形成工序，准备第1晶圆作为具备具有表面及背面的半导体基板、和包含沿着表面二维状排列的多个功能元件的电路层的半导体晶圆，对于第1晶圆的所述半导体基板，沿着被设定成通过功能元件之间的切断预定线照射激光，由此，沿着切断预定线形成第1改质区域；第1研磨工序，在第1形成工序之后，研磨第1晶圆的半导体基板；接合工序，在第1研磨工序之后，准备第2晶圆作为半导体晶圆，以使第1晶圆的各个功能元件与第2晶圆的各个功能元件相互对应的方式，将第2晶圆的电路层接合于第1晶圆的半导体基板；第2形成工序，在接合工序之后，对于第2晶圆的半导体基板，沿着切断预定线照射激光，由此，沿着切断预定线形成第2改质区域；及第2研磨工序，在第2形成工序之后，研磨第2晶圆的半导体基板。
在该层叠型元件的制造方法中，通过重复第1晶圆的半导体基板的研磨、第2晶圆的电路层接合于第1晶圆的半导体基板、第2晶圆的半导体基板的研磨这样的流程，可以在各半导体基板被薄化的状态下，获得层叠有多个半导体晶圆的层叠体。而且，通过在研磨各半导体基板之前，在各半导体基板的内部形成改质区域，可以获得在各半导体基板的内部形成有改质区域的层叠体。在此，如果将刀片划片用于如上所述的层叠体的切断，则由于半导体晶圆的接合界面的碎屑而产量的下降变得显著。对此，该层叠型元件的制造方法通过使龟裂从形成于各半导体基板的内部的改质区域开始伸展，从而可以抑制半导体晶圆的接合界面的碎屑并且切断层叠体。因此，根据该层叠型元件的制造方法，可以兼顾层叠型元件的薄化及产量的提升。
本公开的一方面的层叠型元件的制造方法中，在第1形成工序中，也可以形成从第1改质区域伸展至第1晶圆的电路层侧的第1龟裂。由此，可以沿着切断预定线，精度良好且容易地切断层叠体。
本公开的一方面的层叠型元件的制造方法中，在第1研磨工序中，也可以去除第1改质区域，使第1龟裂露出于第1晶圆的半导体基板的背面。由此，由于第1改质区域不残留于所制造的层叠型元件的切断面，因此，可以抑制层叠型元件的抗弯强度的下降。
本公开的一方面的层叠型元件的制造方法中，在第2形成工序中，也可以形成从第2改质区域伸展至第2晶圆的电路层侧的第2龟裂。由此，可以沿着切断预定线，精度良好且容易地切断层叠体。
本公开的一方面的层叠型元件的制造方法中，在第2形成工序中，也可以以到达第1晶圆的半导体基板与第2晶圆的电路层的界面的方式，形成第2龟裂。由此，可以沿着切断预定线，精度更良好且更容易地切断层叠体。
本公开的一方面的层叠型元件的制造方法中，在第2研磨工序中，也可以去除第2改质区域，使第2龟裂露出于第2晶圆的半导体基板的背面。由此，由于第2改质区域不残留于所制造的层叠型元件的切断面，因此，可以抑制层叠型元件的抗弯强度的下降。
本公开的一方面的层叠型元件的制造方法具备：第1研磨工序，准备第1晶圆作为具备具有表面及背面的半导体基板、和包含沿着表面二维状排列的多个功能元件的电路层的半导体晶圆，研磨第1晶圆的半导体基板；接合工序，在第1研磨工序之后，准备第2晶圆作为半导体晶圆，以使第1晶圆的各个功能元件与第2晶圆的各个功能元件相互对应的方式，将第2晶圆的电路层接合于第1晶圆的半导体基板；形成工序，在接合工序之后，对于第2晶圆的半导体基板，沿着被设定成通过功能元件之间的切断预定线照射激光，由此，沿着切断预定线形成改质区域；及第2研磨工序，在形成工序之后，研磨第2晶圆的半导体基板。
在该层叠型元件的制造方法中，通过重复第1晶圆的半导体基板的研磨、第2晶圆的电路层接合于第1晶圆的半导体基板、第2晶圆的半导体基板的研磨这样的流程，可以在各半导体基板被薄化的状态下，获得层叠有多个半导体晶圆的层叠体。而且，在研磨各半导体基板之前，通过在多个半导体基板中的1个半导体基板的内部形成改质区域，可以获得在至少1个半导体基板的内部形成有改质区域的层叠体。在此，如果将刀片划片用于如上所述的层叠体的切断，则由于半导体晶圆的接合界面的碎屑而使产量的下降变得显著。对此，该层叠型元件的制造方法通过使龟裂从形成于至少1个半导体基板的内部的改质区域开始伸展，从而可以抑制半导体晶圆的接合界面的碎屑并且切断层叠体。因此，根据该层叠型元件的制造方法，可以兼顾层叠型元件的薄化及产量的提升。
本公开的一方面的层叠型元件的制造方法中，在形成工序中，也可以形成从改质区域伸展至第2晶圆的电路层侧的龟裂。由此，可以沿着切断预定线，精度良好且容易地切断层叠体。
本公开的一方面的层叠型元件的制造方法中，在形成工序中，也可以以到达第1晶圆的电路层与第1晶圆的半导体基板的界面的方式，形成龟裂。由此，可以沿着切断预定线，精度更良好且更容易地切断层叠体。
本公开的一方面的层叠型元件的制造方法中，在第2研磨工序中，也可以去除改质区域，使龟裂露出于第2晶圆的半导体基板的背面。由此，由于改质区域不残留于所制造的层叠型元件的切断面，因此，可以抑制层叠型元件的抗弯强度的下降。
本公开的一方面的层叠型元件的制造方法也可以还具备：拾取工序，在第2研磨工序之后，拾取通过沿着切断预定线切断第1晶圆及第2晶圆所获得的多个层叠型元件。由此，可以效率良好地获得层叠型元件。
发明的效果
根据本公开，能够提供一种可以兼顾层叠型元件的薄化及产量的提升的层叠型元件的制造方法。
附图说明
图1是形成改质区域所使用的激光加工装置的概略结构图。
图2是成为改质区域的形成的对象的加工对象物的平面图。
图3是沿着图2的加工对象物的III-III线的剖面图。
图4是激光加工后的加工对象物的平面图。
图5是沿着图4的加工对象物的V-V线的剖面图。
图6是沿着图4的加工对象物的VI-VI线的剖面图。
图7是表示作为加工对象物的层叠体的平面图。
图8是将图7所示的层叠体的一部分放大表示的概略平面图。
图9是沿着图8的IX-IX线的概略剖面图。
图10是图9所示的一部分区域的放大图。
图11是表示第1实施方式的层叠型元件的制造方法的主要工序的图。
图12是表示第1实施方式的层叠型元件的制造方法的主要工序的图。
图13是表示第1实施方式的层叠型元件的制造方法的主要工序的图。
图14是表示第1实施方式的层叠型元件的制造方法的主要工序的图。
图15是表示第1实施方式的层叠型元件的制造方法的主要工序的图。
图16是表示第1实施方式的层叠型元件的制造方法的主要工序的图。
图17是表示第2实施方式的层叠型元件的制造方法的主要工序的图。
图18是表示第2实施方式的层叠型元件的制造方法的主要工序的图。
图19是表示第2实施方式的层叠型元件的制造方法的主要工序的图。
图20是表示第2实施方式的层叠型元件的制造方法的主要工序的图。
图21是表示第2实施方式的层叠型元件的制造方法的主要工序的图。
图22是表示第2实施方式的层叠型元件的制造方法的主要工序的图。
图23是表示第3实施方式的层叠型元件的制造方法的主要工序的图。
图24是表示第3实施方式的层叠型元件的制造方法的主要工序的图。
图25是表示第3实施方式的层叠型元件的制造方法的主要工序的图。
图26是表示第3实施方式的层叠型元件的制造方法的主要工序的图。
图27是表示第4实施方式的层叠型元件的制造方法的主要工序的图。
图28是表示第4实施方式的层叠型元件的制造方法的主要工序的图。
图29是表示第4实施方式的层叠型元件的制造方法的主要工序的图。
图30是表示第4实施方式的层叠型元件的制造方法的主要工序的图。
图31是表示第4实施方式的层叠型元件的制造方法的主要工序的图。
具体实施方式
以下，参照附图，对本发明的一个实施方式进行详细地说明。另外，在各图中，有时对彼此相同的要素或彼此相当的要素赋予相同的符号，并省略重复的说明。
[改质区域的形成]
在本实施方式的层叠型元件的制造方法中，通过将激光聚光于加工对象物(以半导体晶圆的层叠体作为一个例子)，从而沿着切断预定线，在加工对象物形成改质区域。因此，首先，参照图1～图6来说明改质区域的形成。
如图1所示，激光加工装置100具备：激光光源101，使激光L脉冲振荡；分色镜103，以将激光L的光轴(光路)的方向改变90°的方式配置；及聚光用透镜105，用于将激光L聚光。另外，激光加工装置100具备：支撑台107，用于支撑照射由聚光用透镜105所聚光的激光L的加工对象物1；载物台111，用于使支撑台107移动；激光光源控制部102，控制激光光源101以调节激光L的输出或脉冲宽度、脉冲波形等；及载物台控制部115，控制载物台111的移动。
在激光加工装置100中，从激光光源101射出的激光L通过分色镜103将其光轴的方向改变90°，并通过聚光用透镜105而聚光于置于支撑台107上的加工对象物1的内部。与此同时，使载物台111移动，并使加工对象物1相对于激光L而沿着切断预定线5相对移动。由此，在加工对象物1形成沿着切断预定线5的改质领域。另外，在此，虽然为了使激光L相对地移动而使载物台111移动，但也可以使聚光用透镜105移动，或者也可以使这两者移动。
作为加工对象物1，可以使用包含由半导体材料形成的半导体基板或由压电材料形成的压电基板等的板状的部件(例如，基板、晶圆等)。如图2所示，在加工对象物1设定有用于切断加工对象物1的切断预定线5。切断预定线5是呈直线状延伸的假想线。当在加工对象物1的内部形成改质领域时，如图3所示，在使聚光点(聚光位置)P对准加工对象物1的内部的状态下，使激光L沿着切断预定线5(即，沿图2的箭头A方向)相对地移动。由此，如图4、图5及图6所示，改质区域7沿着切断预定线5形成于加工对象物1中，沿着切断预定线5形成的改质区域7成为切断起点区域8。
聚光点P是激光L聚光之处。切断预定线5不限于直线状，也可以是曲线状，也可以是将这些组合而成的3维状，也可以是指定坐标而成的。切断预定线5不限于假想线，也可以是实际被划于加工对象物1的表面3的线。改质区域7有时连续地形成，也有时断续地形成。改质领域7可以为列状、也可以为点状，总之，改质领域7只要至少形成于加工对象物1的内部即可。另外，有时以改质区域7作为起点形成龟裂，龟裂及改质区域7也可以露出于加工对象物1的外表面(表面3、背面或外周面)。形成改质区域7时的激光入射面不限定于加工对象物1的表面3，也可以是加工对象物1的背面。
附带地，当在加工对象物1的内部形成改质区域7时，激光L透过加工对象物1，并且特别是在位于加工对象物1的内部的聚光点P附近被吸收。由此，在加工对象物1中形成改质区域7(即，内部吸收型激光加工)。在该情况下，由于在加工对象物1的表面3激光L几乎未被吸收，因此，加工对象物1的表面3不会熔融。另一方面，当在加工对象物1的表面3形成改质区域7时，激光L特别是在位于表面3的聚光点P附近被吸收，从表面3起熔融而被去除，从而形成孔或槽等的去除部(表面吸收型激光加工)。
改质区域7是指成为密度、折射率、机械强度或其他物理特性与周围不同的状态的区域。作为改质区域7，例如有熔融处理区域(是指一旦熔融后经过再固化的区域、熔融状态中的区域及从熔融进行再固化的状态中的区域中的至少任一种)、裂纹区域、绝缘破坏区域、折射率变化区域等，也有这些混合存在的区域。而且，作为改质区域7，有在加工对象物1的材料中改质区域7的密度与非改质区域的密度相比发生了变化的区域，或形成有晶格缺陷的区域。当加工对象物1的材料为单晶硅时，改质区域7也称为高位错密度区域。
熔融处理区域、折射率变化区域、改质区域7的密度与非改质区域的密度相比发生了变化的区域及形成有晶格缺陷的区域有时进一步在这些区域的内部或改质区域7与非改质区域的界面包含龟裂(破裂、微裂纹)。包含的龟裂有时遍及改质区域7的整个面，或有时仅形成于一部分或形成于多个部分。加工对象物1包括由具有晶体结构的结晶材料构成的基板。例如，加工对象物1包括由氮化镓(GaN)、硅(Si)、碳化硅(SiC)、LiTaO3及蓝宝石(Al2O3)的至少任一种形成的基板。换而言之，加工对象物1例如包括氮化镓基板、硅基板、SiC基板、LiTaO3基板或蓝宝石基板。结晶材料也可以是各向异性晶体及各向同性晶体的任一种。另外，加工对象物1也可以包括由具有非晶结构(非晶质结构)的非晶材料所构成的基板，例如也可以包括玻璃基板。
在实施方式中，通过沿着切断预定线5形成多个改质点(加工痕迹)，可以形成改质区域7。在该情况下，通过使多个改质点聚集而成为改质区域7。改质点是由脉冲激光的1脉冲的射击(即，1脉冲的激光照射：激光射击)所形成的改质部分。作为改质点，可以列举裂纹点、熔融处理点或折射率变化点，或者这些的至少1种混合而成的等。关于改质点，可以考虑所要求的切断精度、所要求的切断面的平坦性、加工对象物1的厚度、种类、晶体取向等，适宜地控制其大小或产生的龟裂的长度。另外，在实施方式中，可以沿着切断预定线5，将改质点形成为改质区域7。
[第1实施方式]
对第1实施方式的层叠型元件的制造方法的一个例子进行说明。在该制造方法中，获得层叠有多个半导体晶圆的层叠体。因此，首先，对层叠体的结构及所制造的层叠型元件的一个例子进行说明。
图7是表示作为加工对象物的层叠体的平面图。图8是将图7所示的层叠体的一部分放大表示的概略平面图。图9是沿着图8的IX-IX线的概略剖面图。如图7～9所示，层叠体10(加工对象物1)包含主动区域11与切断区域12。主动区域11沿着第1方向D1与第2方向D2二维状排列，其中，第1方向D1沿着定向平面6，第2方向D2与第1方向D1交叉(正交)。切断区域12从与第1方向D1及第2方向D2交叉(正交)的第3方向D3来看，以包围主动区域11的方式格子状地形成。
层叠体10包含沿着第3方向D3相互层叠的多个(在此是10个)半导体晶圆20。半导体晶圆20分别具有半导体基板21和电路层22。半导体基板21包含表面21f和背面21r。电路层22被形成于表面21f上，包含沿着表面21f二维状排列的多个功能元件23。1个主动区域11以包含沿着第3方向D3层叠成1列的多个(在此是10个)功能元件23的方式，遍及所有半导体晶圆20地设定。在该制造方法中，在切断区域12中切断层叠体10，由此，将各个主动区域11切出。
为此，在层叠体10设定有沿着第1方向D1的切断预定线5a和沿着第2方向D2的切断预定线5b作为上述的切断预定线5。切断预定线5a、5b以分别沿着第1方向D1及第2方向D2通过彼此相邻的功能元件23之间的方式被设定于切断区域12。更具体而言，在切断区域12中以在电路层22中包围功能元件23的方式，设置有环状的迹道部25，并且以包含功能元件23及迹道部25的方式，设置有格子状的金属配线部26。金属配线部26例如是TEG配线。
而且，切断预定线5a以通过沿着第2方向D2彼此相邻的功能元件23之间的迹道部25，并且通过沿着第1方向D1彼此相邻的迹道部25之间的金属配线部26的方式，沿着第1方向D1而设定。另外，切断预定线5b以通过沿着第1方向D1彼此相邻的功能元件23之间的迹道部25，并且通过沿着第2方向D2彼此相邻的迹道部25之间的金属配线部26的方式，沿着第2方向D2而设定。另外，在此，在电路层22中，在功能元件23与迹道部25之间设置有金属制的保护环27。另外，在图8中省略了层叠体10的表层的半导体基板21的图示。
在此，层叠体10具有包含作为后述的半导体存储器的功能元件23的半导体晶圆20A和包含作为半导体存储器的驱动IC的功能元件23的半导体晶圆20B作为半导体晶圆20。在此，层叠体10具有其层叠方向(第3方向D3)的一端10a及另一端10b，构成一端10a的半导体晶圆20仅为半导体晶圆20B。而且，包含构成另一端10b的半导体晶圆20的其他半导体晶圆20是半导体晶圆20A。
接着，对层叠型元件15进行说明。层叠型元件15主要通过沿着上述的切断预定线5a、5b切断层叠体10由此将主动区域11切出而进行制造。因此，层叠型元件15分别包含相互层叠成一列的多个(与层叠体10中的半导体晶圆20的数量相同数量)半导体基板21及电路层22。在层叠型元件15中，1个电路层22包含1个功能元件23。
因此，层叠型元件15的整体中包含与电路层22的数量相同数量的功能元件23。功能元件23彼此例如经由被形成于半导体基板21及电路层22的贯通电极(未图示)而电连接。功能元件23包含用于DRAM这样的半导体存储器的功能元件及用于半导体存储器的驱动IC的功能元件。贯通电极例如通过TSV(硅通孔，Through-Silicon Via)结构而形成。贯通电极可以用于对各层的功能元件23等(例如半导体存储器及驱动IC)供给电源。另外，层叠型元件15例如还具有用于通过磁场传输进行高速无线通信的电路(未图示)，可以使用该电路进行信号的发送接收。
图10的(a)是图9的区域A1的放大图，并且是表示具有用于半导体存储器的功能元件23的电路层22及对应的半导体基板21的放大剖面图。图10的(b)是图9的区域A2的放大图，并且是迹道部25及对应的半导体基板21的放大剖面图。如图10的(a)所示，功能元件23包含多个存储单元22a。存储单元22a与存储单元22a的周围的区域例如由SiO2膜等的层间绝缘膜、配线层等构成。在半导体基板21中的与功能元件23对应的部分形成有从表面21f向背面22r侧扩张的第1导电型区域(例如，P肼(P-well))21a、21b及第2导电型区域(例如，N肼(N-well))21c、和以包围第1导电型区域21a的方式扩张的第2导电型区域(例如，深N肼(Deep N-well))21d。第1导电型区域21a形成于与存储单元22a对应的位置。半导体基板21例如是硅基板。
在半导体基板21中与功能元件23对应的部分(更详细而言，该部分中相对于第2导电型区域21d背面21r侧的区域)以露出于背面21r的方式，形成有吸除区域4。吸除区域4在半导体基板2的内部，发挥将重金属等的杂质收集且捕获的吸除效果。吸除区域4是半导体基板21因激光的照射而被改质的区域(密度、折射率、机械强度或其他物理特性成为与周围不同的状态的区域)，例如熔融处理区域。吸除区域4只要与功能元件23(更详细而言，存储单元22a)相对，则可以连续地形成或者也可以断续地形成。
另一方面，如图10的(b)所示，在迹道部25中，电路层22包含依次层叠于半导体基板21的表面21f上的绝缘层28、29。绝缘层28例如由硅氧化物(例如SiO2)构成。绝缘层29例如由硅氮化物(例如SiN)构成。在切断区域12以沿着各切断预定线5a、5b的方式，形成有龟裂9。另外，第1方向D1上的层叠型元件15的尺寸例如是10mm左右。第2方向D2上的层叠型元件15的尺寸例如是10mm左右。第3方向D3上的层叠型元件15的尺寸例如是300μm左右。
接着，说明第1实施方式的层叠型元件的制造方法的一个例子。首先，如图11的(a)所示，准备半导体晶圆20B。半导体晶圆20B的电路层22包含作为驱动IC的功能元件23。另外，半导体晶圆20B的电路层22在迹道部25中，包含依次层叠于表面21f上的绝缘层31、32。
绝缘层31例如由硅氧化物(例如SiO2)构成。绝缘层32例如是Black Diamond系的Low-k膜。作为一个例子，半导体晶圆20B的半导体基板21的厚度是600μm以上800μm以下的程度。另外，半导体晶圆20B的电路层22的厚度例如是3μm以上13μm以下的程度。
接着，如图11的(b)所示，准备半导体晶圆(第1晶圆)20A。半导体晶圆20A的电路层22包含作为半导体存储器的功能元件23。另外，半导体晶圆20A的电路层22在迹道部25中，包含绝缘层28、29。作为一个例子，半导体晶圆20A的半导体基板21的厚度是600μm以上800μm以下的程度。另外，半导体晶圆20A的电路层22的厚度例如是3μm以上13μm以下的程度。
接着，将半导体晶圆20A的电路层22直接接合于半导体晶圆20B的电路层22。另外，此时，使半导体晶圆20B的各个功能元件23与半导体晶圆20A的各个功能元件23沿着与表面21f及背面21r交叉的第3方向D3相互对应。即，半导体晶圆20B的各个功能元件23与半导体晶圆20A的各个功能元件23沿着第3方向D3排列(换而言之，沿着第3方向D3相互相对)。另外，作为直接接合的一个例子，可以列举常温接合等。
接着，如图12的(a)所示，将半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域(第1改质区域)7，并且形成从改质区域7伸展至半导体晶圆20A的电路层22侧的龟裂(第1龟裂)9(第1形成工序)。在此，以至少到达半导体晶圆20B的电路层22与半导体晶圆20A的电路层22的界面(即，直接接合的界面)的方式，形成龟裂9。但是，由于半导体晶圆20B的半导体基板21作为支撑基板起作用，因此，以不到达半导体晶圆20B的半导体基板21的方式，形成龟裂9。另外，将半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21，以与各功能元件23对应的方式照射激光L2，由此，对于该半导体基板21，在每个功能元件23形成吸除区域(第1吸除区域)4(第1形成工序)。另外，关于改质区域7的形成及吸除区域4的形成，可以先实施任一者，或者也可以同时实施。
关于改质区域7及吸除区域4，例如可以通过使用振荡波长1099nm的光纤激光器等能够改变脉冲宽度的激光加工装置，在同一工序中形成。作为一个例子，以将用于形成改质区域7的激光L1的脉冲宽度设为700ns，并将用于形成吸除区域4的激光L2的脉冲宽度设为20ns的方式，使用于形成吸除区域4的激光L2的脉冲宽度短于用于形成改质区域7的激光L1的脉冲宽度。由此，可以形成尺寸小于改质区域7且相比改质区域7更难以产生龟裂的吸除区域4。
用于形成改质区域7的激光L1的照射条件的具体例子如下所述。通过该照射条件，可以抑制因激光L1的漏光而对电路层22带来损伤。另外，只要可以从改质区域7产生所期望的龟裂9，则沿着各切断预定线5a、5b形成的改质区域7的列数(沿着第3方向D3排列的改质区域7的列数)可以为多列，或者也可以为1列。
波长：～1170nm
脉冲宽度：350ns以上
脉冲能量：10μJ以上
脉冲间距：6.5～15μm
电路层22侧的改质区域7与表面21f的距离：40μm以上
激光L1对各切断预定线5a、5b的扫描次数：在双焦点分支处1次
用于形成吸除区域4的激光L2的照射条件的具体例子如下所述。由此，可以形成激光L2的入射方向的宽度为1～4μm的程度的吸除区域4。
波长：1064～1170nm
脉冲宽度：1～60ns
脉冲能量：0.1～0.5μJ
接着，如图12的(b)所示，研磨形成有改质区域7及吸除区域4的半导体晶圆20A的半导体基板21(第1研磨工序)。此时，去除改质区域7，使龟裂9露出于半导体晶圆20A的半导体基板21的背面21r。另外，去除吸除区域4的一部分。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20A)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使半导体晶圆20A整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
接着，如图13的(a)所示，准备新的半导体晶圆(第2晶圆)20A，将新的半导体晶圆20A的电路层22直接接合于研磨后的半导体晶圆20A的半导体基板21(接合工序)。另外，此时，使研磨后的半导体晶圆20A的各个功能元件23与新的半导体晶圆20A的各个功能元件23沿着第3方向D3相互对应。
接着，如图13的(b)所示，将新的半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域(第2改质区域)7，并且形成从改质区域7伸展至新的半导体晶圆20A的电路层22侧的龟裂(第2龟裂)9(第2形成工序)。在此，以至少到达研磨后的半导体晶圆20A的半导体基板21与新的半导体晶圆20A的电路层22的界面(即，直接接合的界面)的方式，形成龟裂9。另外，将新的半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21，以与各功能元件23对应的方式照射激光L2，由此，对于该半导体基板21，在每个功能元件23形成吸除区域(第2吸除区域)4(第2形成工序)。关于激光L1及激光L2各自的照射条件如上所述。另外，关于改质区域7的形成及吸除区域4的形成，可以先实施任一者，或者也可以同时实施。
接着，如图14的(a)所示，研磨形成有改质区域7及吸除区域4的半导体晶圆20A的半导体基板21(第2研磨工序)。此时，去除改质区域7，使龟裂9露出于半导体晶圆20A的半导体基板21的背面21r。另外，去除吸除区域4的一部分。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20A)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使半导体晶圆20A整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
其后，如图14的(b)所示，通过重复新的半导体晶圆20A直接接合于研磨后的半导体晶圆20A、在新的半导体晶圆20A形成改质区域7及吸除区域4、研磨新的半导体晶圆20A这样的流程，从而构成层叠体10。由此，例如层叠包含作为驱动IC的功能元件23的1个半导体晶圆20B和包含作为半导体存储器的功能元件23的多个(在此是9个)半导体晶圆20A，从而获得由多个(在此是10个)半导体晶圆20构成的层叠体10。
在图14的(b)中，在将如上所述那样获得的层叠体10反转的状态下，通过夹持工具H保持。即，在此，层叠体10的另一端10b面向夹持工具H侧，并且包含一端10a的半导体晶圆20A最靠近夹持工具H的相反侧，露出其半导体基板21的背面21r。另外，在以后的工序的说明中省略层叠体10的层叠结构，代表性地图示主动区域11与切断区域12。
接着，如图15所示，将半导体晶圆20B的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域7，并且形成从改质区域7伸展至半导体晶圆20B的电路层22侧的龟裂9。在此，以至少到达半导体晶圆20A的电路层22与半导体晶圆20B的电路层22的界面(即，直接接合的界面)的方式，形成龟裂9。由此，该龟裂9沿着各切断预定线5a、5b连续至位于最靠夹持工具H侧的半导体晶圆20A的半导体基板21的背面21r为止。另外，将半导体晶圆20B的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21，以与各功能元件23(即，作为驱动IC的各功能元件23)对应的方式照射激光L2，由此，对于该半导体基板21，在每个功能元件23形成吸除区域4。关于激光L1及激光L2各自的照射条件如上所述。另外，关于改质区域7的形成及吸除区域4的形成，可以先实施任一者，或者也可以同时实施。
接着，如图16的(a)所示，研磨形成有改质区域7及吸除区域4的半导体晶圆20B的半导体基板21。此时，去除改质区域7，使龟裂9露出于半导体晶圆20B的半导体基板21的背面21r。另外，使吸除区域4残留。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20B)薄化。在此，例如以使半导体基板21的厚度成为200μm左右的方式，研磨半导体晶圆20B的半导体基板21。使半导体晶圆20B的半导体基板21的厚度大于其他半导体基板21是由于半导体晶圆20B的半导体基板21在层叠型元件15中成为支撑基板的缘故。
其后，如图16的(b)所示，制成通过扩展带等可扩张的支撑部件S来支撑层叠体10的状态。此时，将半导体晶圆20B的半导体基板21的背面21r配置于支撑部件S侧。在该状态下，扩张支撑部件S，由此，使通过沿着各切断预定线5a、5b切断层叠体10所获得的多个层叠型元件15相互分离，并拾取各层叠型元件15(拾取工序)。
如以上所说明的，在第1实施方式的层叠型元件的制造方法中，通过重复半导体晶圆20A的半导体基板21的研磨、新的半导体晶圆20A的电路层22直接接合于半导体晶圆20A的半导体基板21、新的半导体晶圆20A的半导体基板21的研磨这样的流程，可以在各半导体基板21被薄化的状态下，获得层叠有多个半导体晶圆20A的层叠体10。而且，在研磨各半导体基板21之前，通过在各半导体基板21的内部形成改质区域7，可以获得在各半导体基板21的内部形成有改质区域7的层叠体10。在此，通过将刀片划片用于如上所述的层叠体10的切断，则由于半导体晶圆20A的接合界面的碎屑而使产量的下降变得显著。对此，第1实施方式的层叠型元件的制造方法中，通过使龟裂9从形成于各半导体基板21的内部的改质区域7开始伸展，从而可以抑制半导体晶圆20A的接合界面的碎屑并且切断层叠体10。因此，根据第1实施方式的层叠型元件的制造方法，可以兼顾层叠型元件15的薄化及产量的提升。
另外，在第1实施方式的层叠型元件的制造方法中，当在各半导体基板21的内部形成改质区域7时，形成从改质区域7伸展至电路层22侧的龟裂9。特别是，在第1实施方式的层叠型元件的制造方法中，当在各半导体基板21的内部形成改质区域7时，以到达相互直接接合的半导体基板21与电路层22的界面的方式，形成龟裂9。由此，可以沿着各切断预定线5a、5b，精度更良好且更容易地切断层叠体10。
另外，在第1实施方式的层叠型元件的制造方法中，在研磨各半导体基板21时，去除改质区域7，并使龟裂9露出于半导体基板21的背面21r。由此，由于改质区域7不残留于所制造的层叠型元件15的切断面，因此，可以抑制层叠型元件15的抗弯强度的下降。
另外，在第1实施方式的层叠型元件的制造方法中，拾取通过沿着各切断预定线5a、5b切断层叠体10所获得的多个层叠型元件15。由此，可以效率良好地获得层叠型元件15。
另外，在第1实施方式的层叠型元件的制造方法中，通过在研磨各半导体基板21之前，在各半导体基板21的内部形成吸除区域4，并在研磨各半导体基板21时，去除吸除区域4的一部分，从而可以在被薄化的各半导体基板21的内部形成适当的吸除区域4。由此，根据第1实施方式的层叠型元件的制造方法，可以兼顾层叠型元件15的薄化及适当的吸除区域4的形成。
另外，在第1实施方式的层叠型元件的制造方法中，用于形成吸除区域4的激光L2的脉冲宽度比用于形成改质区域7的激光L1的脉冲宽度小。由此，可以抑制龟裂从吸除区域4伸展，另一方面，可以促进龟裂9从改质区域7伸展。
[第2实施方式]
对第2实施方式的层叠型元件的制造方法的一个例子进行说明。在此，首先，如图17的(a)所示，准备支撑基板60。支撑基板60是玻璃基板及半导体基板等的任意的基板。接着，如图17的(b)所示，准备半导体晶圆(第1晶圆)20A。接着，将半导体晶圆20A的电路层22接合于支撑基板60的表面60s。该接合例如可以使用树脂接合。
接着，如图18的(a)所示，将半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域(第1改质区域)7，并且形成从改质区域7伸展至半导体晶圆20A的电路层22侧的龟裂(第1龟裂)9(第1形成工序)。在此，以至少到达支撑基板60与半导体晶圆20A的电路层22的界面(即，接合的界面)且不会到达支撑基板60的方式，形成龟裂9。另外，将半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21，以与各功能元件23对应的方式照射激光L2，由此，对于该半导体基板21，在每个功能元件23形成吸除区域(第1吸除区域)4(第1形成工序)。关于激光L1及激光L2各自的照射条件如第1实施方式所述。另外，关于改质区域7的形成及吸除区域4的形成，可以先实施任一者，或者也可以同时实施。
接着，如图18的(b)所示，研磨形成有改质区域7及吸除区域4的半导体晶圆20A的半导体基板21(第1研磨工序)。此时，去除改质区域7，使龟裂9露出于半导体晶圆20A的半导体基板21的背面21r。另外，去除吸除区域4的一部分。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20A)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使半导体晶圆20A整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
接着，如图19的(a)所示，准备新的半导体晶圆(第2晶圆)20A，将新的半导体晶圆20A的电路层22直接接合于研磨后的半导体晶圆20A的半导体基板21(接合工序)。另外，此时，使研磨后的半导体晶圆20A的各个功能元件23与新的半导体晶圆20A的各个功能元件23沿着第3方向D3相互对应。
接着，如图19的(b)所示，将新的半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域(第2改质区域)7，并且形成从改质区域7伸展至新的半导体晶圆20A的电路层22侧的龟裂(第2龟裂)9(第2形成工序)。在此，以至少到达研磨后的半导体晶圆20A的半导体基板21与新的半导体晶圆20A的电路层22的界面(即，直接接合的界面)的方式，形成龟裂9。另外，将新的半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21，以与各功能元件23对应的方式照射激光L2，由此，对于该半导体基板21，在每个功能元件23形成吸除区域(第2吸除区域)4(第2形成工序)。关于激光L1及激光L2各自的照射条件如第1实施方式所述。另外，关于改质区域7的形成及吸除区域4的形成，可以先实施任一者，或者也可以同时实施。
接着，如图20的(a)所示，研磨形成有改质区域7及吸除区域4的半导体晶圆20A的半导体基板21(第2研磨工序)。此时，去除改质区域7，使龟裂9露出于半导体晶圆20A的半导体基板21的背面21r。另外，去除吸除区域4的一部分。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20A)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使半导体晶圆20A整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
其后，如图20的(b)、图21的(a)及图21的(b)所示，通过重复新的半导体晶圆20A直接接合于经研磨的半导体晶圆20A、在新的半导体晶圆20A形成改质区域7及吸除区域4、研磨新的半导体晶圆20A这样的流程，从而构成包含层叠于支撑基板60上的多个(在此是9个)半导体晶圆20A的层叠体。
接着，如图22所示，准备半导体晶圆20B，将半导体晶圆20B的电路层22直接接合于经研磨的半导体晶圆20A的半导体基板21。另外，此时，使经研磨的半导体晶圆20A的各个功能元件23与半导体晶圆20B的各个功能元件23沿着第3方向D3相互对应。由此，可以获得层叠体10。在此的层叠体10遍及层叠体10整体而交替地层叠有半导体基板21和电路层22。
接着，如图15所示，将半导体晶圆20B的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域7，并且形成从改质区域7伸展至半导体晶圆20B的电路层22侧的龟裂9。在此，以至少到达半导体晶圆20A的半导体基板21与半导体晶圆20B的电路层22的界面(即，直接接合的界面)的方式，形成龟裂9。由此，该龟裂9沿着各切断预定线5a、5b连续至位于最靠夹持工具H侧(即，接合有支撑基板60一侧)的半导体晶圆20A的电路层22的表面为止。另外，将半导体晶圆20B的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21，以与各功能元件23(即，作为驱动IC的各功能元件23)对应的方式照射激光L2，由此，对于该半导体基板21，在每个功能元件23形成吸除区域4。关于激光L1及激光L2各自的照射条件如第1实施方式所述。关于改质区域7的形成及吸除区域4的形成，可以先实施任一者，或者也可以同时实施。
接着，如图16的(a)所示，研磨形成有改质区域7及吸除区域4的半导体晶圆20B的半导体基板21。此时，去除改质区域7，使龟裂9露出于半导体晶圆20B的半导体基板21的背面21r。另外，使吸除区域4残留。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20B)薄化。在此，例如以半导体基板21的厚度成为200μm左右的方式，研磨半导体晶圆20B的半导体基板21。使半导体晶圆20B的半导体基板21的厚度大于其他半导体基板21是由于半导体晶圆20B的半导体基板21在层叠型元件15中成为支撑基板的缘故。
其后，如图16的(b)所示，制成通过扩展带等可扩张的支撑部件S来支撑层叠体10的状态。此时，将半导体晶圆20B的半导体基板21的背面21r配置于支撑部件S侧。在该状态下，扩张支撑部件S，由此，使通过沿着各切断预定线5a、5b切断层叠体10所获得的多个层叠型元件15相互分离，并拾取各层叠型元件15(拾取工序)。
通过以上的第2实施方式的层叠型元件的制造方法，也可以产生与第1实施方式相同的效果。
[第3实施方式]
对第3实施方式的层叠型元件的制造方法的一个例子进行说明。首先，如图23的(a)所示，准备半导体晶圆20B。接着，如图23的(b)所示，准备半导体晶圆(第1晶圆)20A。接着，将半导体晶圆20A的电路层22直接接合于半导体晶圆20B的电路层22。另外，此时，使半导体晶圆20B的各个功能元件23与半导体晶圆20A的各个功能元件23沿着与表面21f及背面21r交叉的第3方向D3相互对应。
接着，如图24的(a)所示，研磨半导体晶圆20A的半导体基板21(第1研磨工序)。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20A)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使半导体晶圆20A整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
接着，如图24的(b)所示，准备新的半导体晶圆(第2晶圆)20A，将新的半导体晶圆20A的电路层22直接接合于经研磨的半导体晶圆20A的半导体基板21(接合工序)。另外，此时，使经研磨的半导体晶圆20A的各个功能元件23与新的半导体晶圆20A的各个功能元件23沿着第3方向D3相互对应。
接着，如图25的(a)所示，将半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域7，并且形成从改质区域7伸展至半导体晶圆20A的电路层22侧的龟裂9(形成工序)。在此，以至少到达经研磨的半导体晶圆20A的电路层22与经研磨的半导体晶圆20A的半导体基板21的界面的方式，形成龟裂9。但是，由于半导体晶圆20B的半导体基板21作为支撑基板起作用，因此，以不会到达半导体晶圆20B的半导体基板21的方式，形成龟裂9。关于激光L1的照射条件如第1实施方式所述。
接着，如图25的(b)所示，研磨形成有改质区域7的半导体晶圆20A的半导体基板21(第2研磨工序)。此时，去除改质区域7，使龟裂9露出于半导体晶圆20A的半导体基板21的背面21r。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20A)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使半导体晶圆20A整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
其后，如图26所示，通过重复新的半导体晶圆20A直接接合于经研磨的半导体晶圆20A、在新的半导体晶圆20A形成改质区域7、研磨新的半导体晶圆20A这样的流程，构成层叠体10。但是，在从新的半导体晶圆20A直接接合于经研磨的半导体晶圆20A起至研磨新的半导体晶圆20A为止的工序中，在新的半导体晶圆20A形成改质区域7不是每次实施而是多次实施1次。由此，例如层叠包含作为驱动IC的功能元件23的1个半导体晶圆20B与包含作为半导体存储器的功能元件23的多个(在此是9个)半导体晶圆20A，从而获得由多个(在此是10个)半导体晶圆20所构成的层叠体10。
接着，如图15所示，将半导体晶圆20B的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域7，并且形成从改质区域7伸展至半导体晶圆20B的电路层22侧的龟裂9。在此，以至少到达半导体晶圆20A的电路层22与半导体晶圆20B的电路层22的界面(即，直接接合的界面)的方式，形成龟裂9。
关于激光L1的照射条件，如第1实施方式所述，但当在与形成改质区域7相同的工序中不形成吸除区域4时，激光L1的照射条件的具体例子也可以如下所述。另外，只要可以从改质区域7产生所期望的龟裂9，则沿着各切断预定线5a、5b形成的改质区域7的列数(沿着第3方向D3排列的改质区域7的列数)可以为多列，或者也可以为1列。
波长：1170～1800nm
脉冲宽度：350ns以上
脉冲能量：25μJ以上
脉冲间距：6.5～45μm
电路层22侧的改质区域7与表面21f的距离：200μm以上
激光L1对于各切断预定线5a、5b的扫描次数：2次
接着，如图16的(a)所示，研磨形成有改质区域7的半导体晶圆20B的半导体基板21。此时，去除改质区域7，使龟裂9露出于半导体晶圆20B的半导体基板21的背面21r。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20B)薄化。在此，例如以使半导体基板21的厚度成为200μm左右的方式，研磨半导体晶圆20B的半导体基板21。使半导体晶圆20B的半导体基板21的厚度大于其他半导体基板21是由于半导体晶圆20B的半导体基板21在层叠型元件15中成为支撑基板的缘故。
其后，如图16的(b)所示，制成通过扩展带等可扩张的支撑部件S来支撑层叠体10的状态。此时，将半导体晶圆20B的半导体基板21的背面21r配置于支撑部件S侧。在该状态下，扩张支撑部件S，由此，使通过沿着各切断预定线5a、5b切断层叠体10所获得的多个层叠型元件15相互分离，并拾取各层叠型元件15(拾取工序)。
如以上所说明的，在第3实施方式的层叠型元件的制造方法中，通过重复研磨半导体晶圆20A的半导体基板21、新的半导体晶圆20A的电路层22直接接合于半导体晶圆20A的半导体基板21、研磨新的半导体晶圆20A的半导体基板21这样的流程，可以在各半导体基板21被薄化的状态下，获得层叠有多个半导体晶圆20A的层叠体10。而且，在研磨各半导体基板21之前，通过在多个半导体基板21中的1个半导体基板21的内部形成改质区域7，可以获得在至少1个半导体基板21的内部形成有改质区域7的层叠体10。在此，如果将刀片划片用于如上所述的层叠体10的切断，则由于半导体晶圆20A的接合界面的碎屑而使产量的下降变得显著。对此，第3实施方式的层叠型元件的制造方法中，通过使龟裂9从被形成于至少1个半导体基板21的内部的改质区域7开始伸展，可以抑制半导体晶圆20A的接合界面的碎屑并且切断层叠体10。因此，根据第3实施方式的层叠型元件的制造方法，可以兼顾层叠型元件15的薄化及产量的提升。
另外，在第3实施方式的层叠型元件的制造方法中，当在各半导体基板21的内部形成改质区域7时，形成从改质区域7伸展至电路层22侧的龟裂9。特别是，在第1实施方式的层叠型元件15的制造方法中，当在各半导体基板21的内部形成改质区域7时，以到达相互直接接合的半导体基板21与电路层22的界面的方式，形成龟裂9。由此，可以沿着各切断预定线5a、5b，精度更良好且更容易地切断层叠体10。
另外，在第3实施方式的层叠型元件的制造方法中，在研磨各半导体基板21时，去除改质区域7，并使龟裂9露出于半导体基板21的背面21r。由此，由于改质区域7未残留于所制造的层叠型元件15的切断面，因此，可以抑制层叠型元件15的抗弯强度的下降。
另外，在第3实施方式的层叠型元件的制造方法中，拾取通过沿着各切断预定线5a、5b切断层叠体10所获得的多个层叠型元件15。由此，可以效率良好地获得层叠型元件15。
[第4实施方式]
对第4实施方式的层叠型元件的制造方法的一个例子进行说明。在此，首先，如图27的(a)所示，准备支撑基板60。接着，如图27的(b)所示，准备半导体晶圆(第1晶圆)20A。接着，将半导体晶圆20A的电路层22接合于支撑基板60的表面60s。
接着，如图28的(a)所示，研磨半导体晶圆20A的半导体基板21(第1研磨工序)。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20A)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使半导体晶圆20A整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
接着，如图28的(b)所示，准备新的半导体晶圆(第2晶圆)20A，将新的半导体晶圆20A的电路层22直接接合于经研磨的半导体晶圆20A的半导体基板21(接合工序)。另外，此时，使经研磨的半导体晶圆20A的各个功能元件23与新的半导体晶圆20A的各个功能元件23沿着第3方向D3相互对应。
接着，如图29的(a)所示，将半导体晶圆20A的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域7，并且形成从改质区域7伸展至半导体晶圆20A的电路层22侧的龟裂9(形成工序)。在此，以至少到达经研磨的半导体晶圆20A的电路层22与经研磨的半导体晶圆20A的半导体基板21的界面并且不到达支撑基板60的方式，形成龟裂9。关于激光L1的照射条件如第1实施方式所述。
接着，如图29的(b)所示，研磨形成有改质区域7的半导体晶圆20A的半导体基板21(第2研磨工序)。此时，去除改质区域7，使龟裂9露出于半导体晶圆20A的半导体基板21的背面21r。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20A)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使半导体晶圆20A整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
其后，如图30的(a)及图30的(b)所示，通过重复新的半导体晶圆20A直接接合于经研磨的半导体晶圆20A、在新的半导体晶圆20A形成改质区域7、研磨新的半导体晶圆20A这样的流程，构成包含层叠于支撑基板60上的多个(在此是9个)半导体晶圆20A的层叠体。但是，在从新的半导体晶圆20A直接接合于经研磨的半导体晶圆20A起至研磨新的半导体晶圆20A为止的工序中，在新的半导体晶圆20A形成改质区域7不是每次实施而是多次实施1次。
接着，如图31所示，准备半导体晶圆20B，将半导体晶圆20B的电路层22直接接合于经研磨的半导体晶圆20A的半导体基板21。另外，此时，使经研磨的半导体晶圆20A的各个功能元件23与半导体晶圆20B的各个功能元件23沿着第3方向D3相互对应。由此，可以获得层叠体10。在此的层叠体10遍及层叠体10整体而交替地层叠有半导体基板21与电路层22。
接着，如图15所示，将半导体晶圆20B的半导体基板21的背面21r作为激光L1的入射面，对于该半导体基板21沿着各切断预定线5a、5b照射激光L1，由此，对于该半导体基板21沿着各切断预定线5a、5b形成改质区域7，并且形成从改质区域7伸展至半导体晶圆20B的电路层22侧的龟裂9。在此，以至少到达半导体晶圆20A的半导体基板21与半导体晶圆20B的电路层22的界面(即，直接接合的界面)的方式，形成龟裂9。关于激光L1的照射条件如第1实施方式及第3实施方式所述。
接着，如图16的(a)所示，研磨形成有改质区域7的半导体晶圆20B的半导体基板21。此时，去除改质区域7，使龟裂9露出于半导体晶圆20B的半导体基板21的背面21r。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即，半导体晶圆20B)薄化。在此，例如以使半导体基板21的厚度成为200μm左右的方式，研磨半导体晶圆20B的半导体基板21。使半导体晶圆20B的半导体基板21的厚度大于其他半导体基板21是由于半导体晶圆20B的半导体基板21在层叠型元件15中成为支撑基板的缘故。
其后，如图16的(b)所示，制成通过扩展带等可扩张的支撑部件S来支撑层叠体10的状态。此时，将半导体晶圆20B的半导体基板21的背面21r配置于支撑部件S侧。在该状态下，扩张支撑部件S，由此，使通过沿着各切断预定线5a、5b切断层叠体10所获得的多个层叠型元件15相互分离，并拾取各层叠型元件15(拾取工序)。
通过以上的第4实施方式的层叠型元件的制造方法，也可以产生与第3实施方式相同的效果。
[变形例]
以上的实施方式是对本公开的层叠型元件的制造方法的一个实施方式进行了说明。因此，本公开的层叠型元件的制造方法不限定于上述的实施方式，可以在不改变各权利要求的要点的范围内进行任意变形。
例如，从改质区域7伸展的龟裂9也可以在形成了该改质区域7的时刻，不与已形成的龟裂9相连，其后，在研磨了半导体基板21时，与已形成的龟裂9相连。另外，沿着各切断预定线5a、5b的龟裂9也可以在构成了层叠体10的时刻，沿着第3方向D3不连续而至少一部分分离。在该情况下，也可以通过扩张支撑部件S，沿着各切断预定线5a、5b切断层叠体10。
另外，也可以以通过被设置成格子状的金属配线部26的中心(从与第3方向D3平行的方向来看时的宽度的中心)的方式，将各切断预定线5a、5b设定成格子状，沿着各切断预定线5a、5b切断层叠体10。在构成层叠体10的工序中，沿着各切断预定线5a、5b在半导体基板21的内部形成改质区域7，由此，即使在以通过金属配线部26的中心的方式设定各切断预定线5a、5b的情况下，也可以沿着各切断预定线5a、5b切断层叠体10。
另外，在上述实施方式中，在接合2个半导体晶圆20时，以各个功能元件23相互对应的方式进行层叠。一个半导体晶圆20的各功能元件23与另一个半导体晶圆20的各功能元件23相互对应是指在1个主动区域11中，一个半导体晶圆20的至少1个功能元件23与另一个半导体晶圆20的至少1个功能元件23具有预定的位置关系。因此，例如不限定于功能元件23的存储单元22a彼此一对一地对应的情况，也有一对多地对应的情况。另外，即使在存储单元22a彼此一对一地对应的情况下，也不限于沿着第3方向D3排列的情况，也有第1方向D1及第2方向D2的位置相互不同的情况。
另外，在上述实施方式中，对将电路层22直接接合于半导体基板21或另一电路层22的一个例子进行了说明。当将电路层22直接接合时，可以对电路层22的表面实施平坦化处理，作为该平坦化处理，除了对电路层22的表面的绝缘膜等进行平坦化处理的情况以外，还有在电路层22的表面形成由树脂等构成的平坦化膜的情况等。即，在介入有膜状的其他层的状态下，电路层22也有被接合于半导体基板21或电路层22的情况。因此，电路层22的接合不限定于上述的直接接合的例子。
上述的一个实施方式或变形例的各构成可以任意地应用于其他实施方式或变形例的各构成。
符号的说明：
5a、5b…切断预定线，7…改质区域(第1改质区域、第2改质区域)，9…龟裂(第1龟裂、第2龟裂)，15…层叠型元件，20A、20B…半导体晶圆(第1晶圆、第2晶圆)，21…半导体基板，21f…表面，21r…背面，22…电路层，23…功能元件，L1、L2：激光。

Claims (12)

1.一种层叠型元件的制造方法，其中，
具备：
准备工序，准备第1晶圆、第2晶圆及第3晶圆作为具备具有表面及背面的半导体基板、和包含沿着所述表面二维状排列的多个功能元件的电路层的半导体晶圆；
第1接合工序，以使所述第3晶圆的各个所述功能元件与所述第1晶圆的各个所述功能元件相互对应的方式，将所述第1晶圆的所述电路层接合于所述第3晶圆的所述电路层；
第1形成工序，在所述第1接合工序之后，对于所述第1晶圆的所述半导体基板，沿着被设定成通过所述功能元件之间的切断预定线照射激光，由此，沿着所述切断预定线形成第1改质区域；
第1研磨工序，在所述第1形成工序之后，研磨所述第1晶圆的所述半导体基板；
第2接合工序，在所述第1研磨工序之后，以使所述第1晶圆的各个所述功能元件与所述第2晶圆的各个所述功能元件相互对应的方式，将所述第2晶圆的所述电路层接合于所述第1晶圆的所述半导体基板；
第2形成工序，在所述第2接合工序之后，对于所述第2晶圆的所述半导体基板，沿着所述切断预定线照射激光，由此，沿着所述切断预定线形成第2改质区域；
第2研磨工序，在所述第2形成工序之后，研磨所述第2晶圆的所述半导体基板；
第3形成工序，在所述第2研磨工序之后，对于所述第3晶圆的所述半导体基板，沿着所述切断预定线照射激光，由此，沿着所述切断预定线形成第3改质区域；及
第3研磨工序，在所述第3形成工序之后，研磨所述第3晶圆的所述半导体基板。
2.如权利要求1所述的层叠型元件的制造方法，其中，
在所述第1形成工序中，形成从所述第1改质区域伸展至所述第1晶圆的所述电路层侧的第1龟裂。
3.如权利要求2所述的层叠型元件的制造方法，其中，
在所述第1研磨工序中，去除所述第1改质区域，使所述第1龟裂露出于所述第1晶圆的所述半导体基板的所述背面。
4.如权利要求1～3中任一项所述的层叠型元件的制造方法，其中，
在所述第2形成工序中，形成从所述第2改质区域伸展至所述第2晶圆的所述电路层侧的第2龟裂。
5.如权利要求4所述的层叠型元件的制造方法，其中，
在所述第2形成工序中，以到达所述第1晶圆的所述半导体基板与所述第2晶圆的所述电路层的界面的方式，形成所述第2龟裂。
6.如权利要求4所述的层叠型元件的制造方法，其中，
在所述第2研磨工序中，去除所述第2改质区域，使所述第2龟裂露出于所述第2晶圆的所述半导体基板的所述背面。
7.如权利要求5所述的层叠型元件的制造方法，其中，
在所述第2研磨工序中，去除所述第2改质区域，使所述第2龟裂露出于所述第2晶圆的所述半导体基板的所述背面。
8.如权利要求1～3中任一项所述的层叠型元件的制造方法，其中，
还具备：拾取工序，在所述第3研磨工序之后，拾取通过沿着所述切断预定线切断所述第1晶圆、所述第2晶圆及所述第3晶圆所获得的多个层叠型元件。
9.如权利要求4所述的层叠型元件的制造方法，其中，
还具备：拾取工序，在所述第3研磨工序之后，拾取通过沿着所述切断预定线切断所述第1晶圆、所述第2晶圆及所述第3晶圆所获得的多个层叠型元件。
10.如权利要求5所述的层叠型元件的制造方法，其中，
还具备：拾取工序，在所述第3研磨工序之后，拾取通过沿着所述切断预定线切断所述第1晶圆、所述第2晶圆及所述第3晶圆所获得的多个层叠型元件。
11.如权利要求6所述的层叠型元件的制造方法，其中，
还具备：拾取工序，在所述第3研磨工序之后，拾取通过沿着所述切断预定线切断所述第1晶圆、所述第2晶圆及所述第3晶圆所获得的多个层叠型元件。
12.如权利要求7所述的层叠型元件的制造方法，其中，
还具备：拾取工序，在所述第3研磨工序之后，拾取通过沿着所述切断预定线切断所述第1晶圆、所述第2晶圆及所述第3晶圆所获得的多个层叠型元件。
CN201880048624.7A 2017-07-28 2018-07-13 层叠型元件的制造方法 Active CN110945630B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017146861A JP6981800B2 (ja) 2017-07-28 2017-07-28 積層型素子の製造方法
JP2017-146861 2017-07-28
PCT/JP2018/026532 WO2019021865A1 (ja) 2017-07-28 2018-07-13 積層型素子の製造方法

Publications (2)

Publication Number Publication Date
CN110945630A CN110945630A (zh) 2020-03-31
CN110945630B true CN110945630B (zh) 2023-10-31

Family

ID=65039690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048624.7A Active CN110945630B (zh) 2017-07-28 2018-07-13 层叠型元件的制造方法

Country Status (7)

Country Link
US (2) US11211250B2 (zh)
JP (1) JP6981800B2 (zh)
KR (1) KR102642496B1 (zh)
CN (1) CN110945630B (zh)
DE (1) DE112018003840T5 (zh)
TW (1) TWI794257B (zh)
WO (1) WO2019021865A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3908423A4 (en) * 2019-06-20 2022-08-24 Yangtze Memory Technologies Co., Ltd. SYSTEMS AND METHODS FOR LASER CUTTING OF CONNECTED STRUCTURES
WO2021166963A1 (ja) 2020-02-21 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 個片化方法
EP3913660B1 (en) * 2020-05-22 2024-06-19 Nichia Corporation Method of cutting semiconductor element and semiconductor element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967783A (zh) * 2005-11-16 2007-05-23 株式会社电装 激光加工设备和激光加工方法
JP2015050226A (ja) * 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法
CN104779204A (zh) * 2014-01-15 2015-07-15 株式会社迪思科 晶片的加工方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582693B2 (ja) 2004-06-29 2010-11-17 株式会社ディスコ 切削装置
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100945504B1 (ko) * 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
JP5495511B2 (ja) * 2008-05-27 2014-05-21 株式会社ディスコ ウエーハの分割方法
JP5221279B2 (ja) * 2008-10-22 2013-06-26 株式会社ディスコ 積層デバイスの製造方法
JP5645593B2 (ja) * 2010-10-21 2014-12-24 株式会社ディスコ ウエーハの分割方法
JP5953645B2 (ja) * 2010-11-16 2016-07-20 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP2014017434A (ja) * 2012-07-11 2014-01-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5965239B2 (ja) * 2012-07-31 2016-08-03 三星ダイヤモンド工業株式会社 貼り合わせ基板の加工方法並びに加工装置
KR102007259B1 (ko) * 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102094924B1 (ko) * 2013-06-27 2020-03-30 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
EP3025378B1 (en) * 2013-07-22 2020-05-06 Lumileds Holding B.V. Method of separating light emitting devices formed on a substrate wafer
JP6341554B2 (ja) * 2013-12-19 2018-06-13 国立大学法人東京工業大学 半導体装置の製造方法
KR102521881B1 (ko) * 2016-06-15 2023-04-18 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102570582B1 (ko) * 2016-06-30 2023-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1967783A (zh) * 2005-11-16 2007-05-23 株式会社电装 激光加工设备和激光加工方法
JP2007142001A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
JP2015050226A (ja) * 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法
CN104779204A (zh) * 2014-01-15 2015-07-15 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
US20210057222A1 (en) 2021-02-25
DE112018003840T5 (de) 2020-04-30
KR20200030600A (ko) 2020-03-20
TWI794257B (zh) 2023-03-01
US11211250B2 (en) 2021-12-28
US20220084827A1 (en) 2022-03-17
US11817319B2 (en) 2023-11-14
WO2019021865A1 (ja) 2019-01-31
CN110945630A (zh) 2020-03-31
TW201921461A (zh) 2019-06-01
KR102642496B1 (ko) 2024-03-04
JP2019029489A (ja) 2019-02-21
JP6981800B2 (ja) 2021-12-17

Similar Documents

Publication Publication Date Title
US11817319B2 (en) Laminated element manufacturing method
US11469094B2 (en) Method of producing wafer
EP1632997B1 (en) Substrate dividing method
US9040389B2 (en) Singulation processes
US7642174B2 (en) Laser beam machining method for wafer
KR20180068890A (ko) 기판 프로세싱 방법
TWI824140B (zh) 元件晶片之製造方法
CN110945628B (zh) 层叠型元件的制造方法
CN110945629B (zh) 层叠型元件的制造方法
CN107799406B (zh) 用于加工晶片的方法和用于加工载体的方法
JP7223828B2 (ja) 積層型素子の製造方法
JP2011171382A (ja) 分割方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant