CN110945628B - 层叠型元件的制造方法 - Google Patents

层叠型元件的制造方法 Download PDF

Info

Publication number
CN110945628B
CN110945628B CN201880048563.4A CN201880048563A CN110945628B CN 110945628 B CN110945628 B CN 110945628B CN 201880048563 A CN201880048563 A CN 201880048563A CN 110945628 B CN110945628 B CN 110945628B
Authority
CN
China
Prior art keywords
wafer
laminate
semiconductor substrate
modified region
laser irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880048563.4A
Other languages
English (en)
Other versions
CN110945628A (zh
Inventor
坂本刚志
杉浦隆二
近藤裕太
内山直己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN110945628A publication Critical patent/CN110945628A/zh
Application granted granted Critical
Publication of CN110945628B publication Critical patent/CN110945628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83947—Reshaping by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Laminated Bodies (AREA)
  • Moulding By Coating Moulds (AREA)

Abstract

层叠工序具有：将第2晶圆的电路层接合于第1晶圆的电路层的第1接合工序；研磨所述第2晶圆的半导体基板的研磨工序；及将所述第3晶圆的电路层接合于所述第2晶圆的所述半导体基板的第2接合工序。在激光照射工序中，通过对于所述第1晶圆的半导体基板照射激光来形成改质区域，并且沿着层叠体的层叠方向使龟裂从所述改质区域伸展。

Description

层叠型元件的制造方法
技术领域
本发明的一方面涉及一种层叠型元件的制造方法。
背景技术
在专利文献1中记载有切断半导体晶圆的方法。在该方法中，在半导体晶圆被吸附保持于工作盘(chuck table)的状态下，一边使工作盘往复移动，一边使高速旋转的切削刀片下降，切削半导体晶圆的迹道(street)。半导体晶圆通过对所有迹道进行上述的切削而被划片，分割成各个半导体芯片。
现有技术文献
专利文献
专利文献1：日本特开2006-013312号公报
发明内容
发明所要解决的技术问题
然而，目前例如在DRAM(动态随机存储器，Dynamic Random Access Memory)这样的半导体存储器的领域中，正在进行层叠多个元件而构成的层叠型元件的开发，并期待实现层叠型元件的薄化及产量的提升。
因此，本发明的一方面的目的在于提供一种可以兼顾层叠型元件的薄化及产量的提升的层叠型元件的制造方法。
用于解决技术问题的手段
本发明者为了解决上述技术问题而重复专门的研究，其结果取得以下的见解。即，切断半导体晶圆的层叠体时，对于构成层叠体的半导体晶圆的基板部分照射激光，形成改质区域，并且使龟裂从该改质区域伸展，由此可以抑制在半导体晶圆的接合界面的碎屑(chipping)并且切断层叠体。本发明的一方面是基于这样的见解而成的。
即，本发明的一方面的层叠型元件的制造方法具备：层叠工序，构成半导体晶圆的层叠体，该半导体晶圆的层叠体具备：具有表面及背面的半导体基板、及包含沿着表面二维状排列的多个功能元件的电路层；及激光照射工序，在层叠工序之后，对层叠体照射激光，由此在层叠体形成改质区域及龟裂，层叠工序具有：第1接合工序，准备第1晶圆及第2晶圆作为半导体晶圆，并且以第1晶圆的各个功能元件与第2晶圆的各个功能元件相互对应的方式，将第2晶圆的电路层接合于第1晶圆的电路层；研磨工序，在第1接合工序之后，研磨第2晶圆的半导体基板；及第2接合工序，在研磨工序之后，准备第3晶圆作为半导体晶圆，并且以第2晶圆的各个功能元件与第3晶圆的各个功能元件相互对应的方式，将第3晶圆的电路层接合于第2晶圆的半导体基板，在激光照射工序中，对于第1晶圆的半导体基板，沿着被设定成通过功能元件之间的切断预定线照射激光，由此，沿着切断预定线形成改质区域，并且沿着层叠体的层叠方向使龟裂从改质区域伸展。
或者，本发明的一方面的层叠型元件的制造方法具备：层叠工序，构成半导体晶圆的层叠体，该半导体晶圆的层叠体具备：具有表面及背面的半导体基板、及包含沿着表面二维状排列的多个功能元件的电路层；及激光照射工序，在层叠工序之后，对层叠体照射激光，由此在层叠体形成改质区域及龟裂，层叠工序具有：第1接合工序，准备第1晶圆及第2晶圆作为半导体晶圆，并且以第1晶圆的各个功能元件与第2晶圆的各个功能元件相互对应的方式，将第2晶圆的电路层接合于第1晶圆的半导体基板；研磨工序，在第1接合工序之后，研磨第2晶圆的半导体基板；及第2接合工序，在研磨工序之后，准备第3晶圆作为半导体晶圆，并且以第2晶圆的各个功能元件与第3晶圆的各个功能元件相互对应的方式，将第3晶圆的电路层接合于第2晶圆的半导体基板，在激光照射工序中，对于第3晶圆的半导体基板，沿着被设定成通过功能元件之间的切断预定线照射激光，由此，沿着切断预定线形成改质区域，并且沿着层叠体的层叠方向使龟裂从改质区域伸展。
在这些的方法中，构成半导体晶圆的层叠体时，实施研磨半导体晶圆(在此是第2晶圆)的半导体基板并进行薄化的研磨工序。由此，可以取得被薄化的层叠体。如果将刀片划片用于这样的层叠体的切断，则会因碎屑而使产量的降低变得显著。相对于此，该方法中，对于半导体晶圆的半导体基板，沿着切断预定线照射激光，由此形成改质区域，并且使龟裂从改质区域开始在层叠方向伸展。由此，可以抑制在半导体晶圆的接合界面的碎屑并且切断层叠体。因此，根据该方法，可以兼顾层叠型元件的薄化及产量的提升。
另外，上述的方法中，在第1接合工序中，将第2晶圆的电路层接合于第1晶圆的半导体基板的方法中，层叠工序具有：在第1接合工序之前，准备支撑基板及第1晶圆，并且将第1晶圆的电路层接合于支撑基板的准备工序，在第1接合工序中，也可以准备第2晶圆及被接合于支撑基板的第1晶圆。在该情况下，第1接合工序的第1晶圆的操作变得容易。另外，在该情况下，也可以还具备：在层叠工序之后，并且在激光照射工序之前或激光照射工序之后，去除支撑基板的支撑基板去除工序。另外，该支撑基板去除工序可以在后述的切断工序之前进行。
在本发明的一方面的层叠型元件的制造方法中，在激光照射工序中，也可以以龟裂到达层叠体的层叠方向的两端的方式，形成改质区域。该情况下，可以抑制层叠体的翘曲。
在本发明的一方面的层叠型元件的制造方法中，激光照射工序也可以具有：第1激光照射工序，对于半导体基板，从背面侧照射激光而形成作为改质区域的第1改质区域；及第2激光照射工序，对于半导体基板，从背面侧照射激光而在第1改质区域与背面之间形成作为改质区域的第2改质区域，由此以到达两端的方式使龟裂伸展。在该情况下，可以以确实地到达层叠体的两端的方式使龟裂伸展。
本发明的一方面的层叠型元件的制造方法也可以还具备：在激光照射工序之后，研磨形成有改质区域的半导体基板，由此去除改质区域的改质区域去除工序。在该情况下，抗弯强度会提升。
本发明的一方面的层叠型元件的制造方法也可以还具备：在激光照射工序之后，对层叠体施加应力，由此沿着切断预定线切断层叠体的切断工序。在该情况下，可以确实地切断层叠体。
发明的效果
根据本发明的一方面，可以提供一种能够兼顾层叠型元件的薄化及产量的提升的层叠型元件的制造方法。
附图说明
图1是形成改质区域所使用的激光加工装置的概略结构图。
图2是成为改质区域的形成的对象的加工对象物的平面图。
图3是沿着图2的加工对象物的III-III线的截面图。
图4是激光加工后的加工对象物的平面图。
图5是沿着图4的加工对象物的V-V线的截面图。
图6是沿着图4的加工对象物的VI-VI线的截面图。
图7是表示作为加工对象物的层叠体的平面图。
图8是将图7所示的层叠体的一部分放大表示的概略平面图。
图9是沿着图8的IX-IX线的概略截面图。
图10是图9所示的一部分的区域的放大图。
图11是表示层叠型元件的制造方法的主要工序的图。
图12是表示层叠型元件的制造方法的主要工序的图。
图13是表示层叠型元件的制造方法的主要工序的图。
图14是表示层叠型元件的制造方法的主要工序的图。
图15是表示层叠型元件的制造方法的主要工序的图。
图16是表示下端距离与飞溅损伤的关系的表。
图17是表示层叠型元件的制造方法的其它实施方式的主要工序的图。
图18是表示层叠型元件的制造方法的其它实施方式的主要工序的图。
图19是表示层叠型元件的制造方法的其它实施方式的主要工序的图。
图20是表示层叠型元件的制造方法的其它实施方式的主要工序的图。
具体实施方式
以下，参照附图，对本发明的一个实施方式进行详细地说明。另外，在各图中，有时对彼此相同的要素或彼此相当的要素赋予相同的符号，并省略重复的说明。
在本实施方式的层叠型元件的制造方法中，通过将激光聚光于加工对象物(以半导体晶圆的层叠体作为一个例子)，从而沿着切断预定线，在加工对象物形成改质区域。因此，首先，参照图1～图6来说明改质区域的形成。
如图1所示，激光加工装置100具备：激光光源101，使激光L脉冲振荡；分色镜103，以将激光L的光轴(光路)的方向改变90°的方式配置；及聚光用透镜105，用于将激光L聚光。另外，激光加工装置100具备：支撑台107，用于支撑照射由聚光用透镜105所聚光的激光L的加工对象物1；载物台111，用于使支撑台107移动；激光光源控制部102，控制激光光源101以调节激光L的输出或脉冲宽度、脉冲波形等；及载物台控制部115，控制载物台111的移动。
在激光加工装置100中，从激光光源101射出的激光L通过分色镜103将其光轴的方向改变90°，并通过聚光用透镜105而聚光于置于支撑台107上的加工对象物1的内部。与此同时，使载物台111移动，并使加工对象物1相对于激光L而沿着切断预定线5相对移动。由此，在加工对象物1形成沿着切断预定线5的改质领域。另外，在此，虽然为了使激光L相对地移动而使载物台111移动，但也可以使聚光用透镜105移动，或者也可以使这两者移动。
作为加工对象物1，可以使用包含由半导体材料形成的半导体基板或由压电材料形成的压电基板等的板状的部件(例如，基板、晶圆等)。如图2所示，在加工对象物1设定有用于切断加工对象物1的切断预定线5。切断预定线5是呈直线状延伸的假想线。当在加工对象物1的内部形成改质领域时，如图3所示，在使聚光点(聚光位置)P对准加工对象物1的内部的状态下，使激光L沿着切断预定线5(即，沿图2的箭头A方向)相对地移动。由此，如图4、图5及图6所示，改质区域7沿着切断预定线5形成于加工对象物1中，沿着切断预定线5形成的改质区域7成为切断起点区域8。
聚光点P是激光L聚光之处。切断预定线5不限于直线状，也可以是曲线状，也可以是将这些组合而成的三维状，也可以是指定坐标而成的。切断预定线5不限于假想线，也可以是实际被划于加工对象物1的表面3的线。改质区域7有时连续地形成，也有时断续地形成。改质领域7可以为列状、也可以为点状，总之，改质领域7只要至少形成于加工对象物1的内部即可。另外，有时以改质区域7作为起点形成龟裂，龟裂及改质区域7也可以露出于加工对象物1的外表面(表面3、背面或外周面)。形成改质区域7时的激光入射面不限定于加工对象物1的表面3，也可以是加工对象物1的背面。
附带地，当在加工对象物1的内部形成改质区域7时，激光L透过加工对象物1，并且特别是在位于加工对象物1的内部的聚光点P附近被吸收。由此，在加工对象物1中形成改质区域7(即，内部吸收型激光加工)。在该情况下，由于在加工对象物1的表面3激光L几乎未被吸收，因此，加工对象物1的表面3不会熔融。另一方面，当在加工对象物1的表面3形成改质区域7时，激光L特别是在位于表面3的聚光点P附近被吸收，从表面3起熔融而被去除，从而形成孔或槽等的去除部(表面吸收型激光加工)。
改质区域7是指成为密度、折射率、机械强度或其他物理特性与周围不同的状态的区域。作为改质区域7，例如有熔融处理区域(是指一旦熔融后经过再固化的区域、熔融状态中的区域及从熔融进行再固化的状态中的区域中的至少任一种)、裂纹区域、绝缘破坏区域、折射率变化区域等，也有这些混合存在的区域。而且，作为改质区域7，有在加工对象物1的材料中改质区域7的密度与非改质区域的密度相比发生了变化的区域，或形成有晶格缺陷的区域。当加工对象物1的材料为单晶硅时，改质区域7也称为高位错密度区域。
熔融处理区域、折射率变化区域、改质区域7的密度与非改质区域的密度相比发生了变化的区域及形成有晶格缺陷的区域有时进一步在这些区域的内部或改质区域7与非改质区域的界面包含龟裂(破裂、微裂纹)。包含的龟裂有时遍及改质区域7的整个面，或有时仅形成于一部分或形成于多个部分。加工对象物1包括由具有晶体结构的结晶材料构成的基板。例如，加工对象物1包括由氮化镓(GaN)、硅(Si)、碳化硅(SiC)、LiTaO3及蓝宝石(Al2O3)的至少任一种形成的基板。换而言之，加工对象物1例如包括氮化镓基板、硅基板、SiC基板、LiTaO3基板或蓝宝石基板。结晶材料也可以是各向异性晶体及各向同性晶体的任一种。另外，加工对象物1也可以包括由具有非晶结构(非晶质结构)的非晶材料所构成的基板，例如也可以包括玻璃基板。
在实施方式中，通过沿着切断预定线5形成多个改质点(加工痕迹)，可以形成改质区域7。在该情况下，通过使多个改质点聚集而成为改质区域7。改质点是由脉冲激光的1脉冲的射击(即，1脉冲的激光照射：激光射击)所形成的改质部分。作为改质点，可以列举裂纹点、熔融处理点或折射率变化点，或者这些的至少1种混合而成的等。关于改质点，可以考虑所要求的切断精度、所要求的切断面的平坦性、加工对象物1的厚度、种类、晶体取向等，适宜地控制其大小或产生的龟裂的长度。另外，在实施方式中，可以沿着切断预定线5，将改质点形成为改质区域7。
[第1实施方式]
接着，对第1实施方式的层叠型元件的制造方法的一个例子进行说明。该制造方法包含构成半导体晶圆的层叠体的层叠工序，以通过层叠工序所构成的层叠体作为上述的加工对象物1来进行激光加工。因此，首先，对层叠体的结构及制造的层叠型元件的一个例子进行说明。
图7是表示作为加工对象物的层叠体的平面图。图8是将图7所示的层叠体的一部分放大表示的概略平面图。图9是沿着图8的IX-IX线的概略截面图。如图7～9所示，层叠体10(加工对象物1)包含主动区域11与切断区域12。主动区域11沿着第1方向D1与第2方向D2二维状排列，其中，第1方向D1沿着定向平面6，第2方向D2与第1方向D1交叉(正交)。切断区域12从与第1方向D1及第2方向D2交叉(正交)的第3方向D3来看，以包围主动区域11的方式格子状地形成。
层叠体10包含沿着第3方向D3相互层叠的多个(在此是10个)半导体晶圆20。半导体晶圆20分别具有半导体基板21和电路层22。半导体基板21包含表面21s和背面21r。电路层22被形成于表面21s上，包含沿着表面21s二维状排列的多个功能元件23。1个主动区域11以包含沿着第3方向D3层叠成1列的多个(在此是10个)功能元件23的方式，遍及所有半导体晶圆20地设定。在该制造方法中，在切断区域12中切断层叠体10，由此，将各个主动区域11切出。
为此，在层叠体10设定有沿着第1方向D1的切断预定线5a和沿着第2方向D2的切断预定线5b作为上述的切断预定线5。切断预定线5a、5b以分别沿着第1方向D1及第2方向D2通过彼此相邻的功能元件23之间的方式被设定于切断区域12。更具体而言，在切断区域12中以在电路层22中包围功能元件23的方式，设置有环状的迹道部25，并且以包含功能元件23及迹道部25的方式，设置有格子状的金属配线部26。金属配线部26例如是TEG配线。
而且，切断预定线5a以通过沿着第2方向D2彼此相邻的功能元件23之间的迹道部25，并且通过沿着第1方向D1彼此相邻的迹道部25之间的金属配线部26的方式，沿着第1方向D1而设定。另外，切断预定线5b以通过沿着第1方向D1彼此相邻的功能元件23之间的迹道部25，并且通过沿着第2方向D2彼此相邻的迹道部25之间的金属配线部26的方式，沿着第2方向D2而设定。另外，在此，在电路层22中，在功能元件23与迹道部25之间设置有金属制的保护环27。另外，在图8中省略了层叠体10的表层的半导体基板21的图示。
在此，层叠体10具有包含作为后述的半导体存储器的功能元件23的半导体晶圆20A和包含作为半导体存储器的驱动IC的功能元件23的半导体晶圆20B作为半导体晶圆20。在此，层叠体10具有其层叠方向(第3方向D3)的一端10a及另一端10b，构成一端10a的半导体晶圆20仅为半导体晶圆20B。而且，包含构成另一端10b的半导体晶圆20的其他半导体晶圆20是半导体晶圆20A。
接着，对层叠型元件15进行说明。层叠型元件15主要通过沿着上述的切断预定线5a、5b切断层叠体10由此将主动区域11切出而进行制造。因此，层叠型元件15分别包含相互层叠成一列的多个(与层叠体10中的半导体晶圆20的数量相同数量)半导体基板21及电路层22。在层叠型元件15中，1个电路层22包含1个功能元件23。
因此，层叠型元件15的整体中包含与电路层22的数量相同数量的功能元件23。功能元件23彼此例如经由被形成于半导体基板21及电路层22的贯通电极(未图示)而电连接。功能元件23包含用于DRAM这样的半导体存储器的功能元件及用于半导体存储器的驱动IC的功能元件。贯通电极例如通过TSV(硅通孔，Through-Silicon Via)结构而形成。贯通电极可以用于对各层的功能元件23等(例如半导体存储器及驱动IC)供给电源。另外，层叠型元件15例如还具有用于通过磁场传输进行高速无线通信的电路(未图示)，可以使用该电路进行信号的发送接收。
图10的(a)是图9的区域A1的放大图，并且是表示具有用于半导体存储器的功能元件23的电路层22及对应的半导体基板21的放大截面图。图10的(b)是图9的区域A2的放大图，并且是迹道部25及对应的半导体基板21的放大截面图。如图10的(a)所示，功能元件23包含多个存储单元22a。存储单元22a与存储单元22a的周围的区域例如由SiO2膜等的层间绝缘膜、配线层等构成。在半导体基板21中的与功能元件23对应的部分形成有从表面21s向背面22r侧扩张的第1导电型区域(例如，P肼(P-well))21a、21b及第2导电型区域(例如，N肼(N-well))21c、和以包围第1导电型区域21a的方式扩张的第2导电型区域(例如，深N肼(Deep N-well))21d。第1导电型区域21a形成于与存储单元22a对应的位置。半导体基板21例如是硅基板。
另一方面，如图10的(b)所示，在迹道部25中，电路层22包含依次层叠于半导体基板21的表面21s上的绝缘层28、29。绝缘层28例如由硅氧化物(例如SiO2)构成。绝缘层29例如由硅氮化物(例如SiN)构成。第1方向D1上的层叠型元件15的尺寸例如是10mm左右。第2方向D2上的层叠型元件15的尺寸例如是10mm左右。第3方向D3上的层叠型元件15的尺寸例如是300μm左右。
接着，对第1实施方式的层叠型元件的制造方法的各工序进行说明。首先，进行构成上述的层叠体10的层叠工序。更具体而言，首先，如图11的(a)所示，准备第1晶圆30作为半导体晶圆20B(第1接合工序)。第1晶圆30的电路层22包含作为驱动IC的功能元件23。另外，第1晶圆30的电路层22在迹道部25中，包含依次层叠于表面21f上的绝缘层31、32。
绝缘层31例如由硅氧化物(例如SiO2)构成。绝缘层32例如是Black Diamond系的Low-k膜。作为一个例子，第1晶圆30的半导体基板21的厚度是600μm以上800μm以下的程度。另外，第1晶圆30的电路层22的厚度例如是3μm以上13μm以下的程度。
接着，如图11的(b)所示，准备第2晶圆40作为半导体晶圆20A(第1接合工序)。在此，第2晶圆40的电路层22包含作为半导体存储器的功能元件23。另外，第2晶圆40的电路层22在迹道部25中包含绝缘层28、29。作为一个例子，第2晶圆40的半导体基板21的厚度是600μm以上800μm以下的程度。另外，第2晶圆40的电路层22的厚度例如是3μm以上13μm以下的程度。
接着，将第2晶圆40层叠于第1晶圆30并进行接合(第1接合工序)。在此，将第2晶圆40的电路层22直接接合于第1晶圆30的电路层22。另外，此时，使第1晶圆30的各个功能元件23与第2晶圆40的各个功能元件23沿着与表面21s及背面21r交叉的第3方向D3相互对应。即，使第1晶圆30的各个功能元件23与第2晶圆40的各个功能元件23沿着第3方向D3排列(换而言之，沿着第3方向D3相互相对)。另外，作为直接接合的一个例子，可以列举常温接合等。
接着，如图12的(a)所示，研磨第2晶圆40的半导体基板21(研磨工序)。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即第2晶圆40)薄化。在此，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使第2晶圆40整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
接着，如图12的(b)所示，准备第3晶圆50作为半导体晶圆20A(第2接合工序)。接着，将第3晶圆50接合于第2晶圆40(第2接合工序)。在此，将第3晶圆50的电路层22直接接合于第2晶圆40的半导体基板21。另外，此时，使第2晶圆40的各个功能元件23与第3晶圆50的各个功能元件23沿着第3方向D3相互对应。
接着，如图13的(a)所示，将第3晶圆50的半导体基板21从其背面21r侧开始研磨，使半导体基板21(即第3晶圆50)薄化。在此，与第2晶圆40的情况同样地，例如以使半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使第3晶圆50整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
然后，如图13的(b)所示，与第2接合工序同样地，将多个(例如7个)半导体晶圆20A依次层叠、接合并研磨，构成层叠体10。由此，例如，层叠包含作为驱动IC的功能元件23的1个半导体晶圆20A(第1晶圆30)及包含作为半导体存储器的功能元件23的多个(在此是9个)半导体晶圆20B(第2晶圆40、第3晶圆50及其以后的晶圆)，可以得到由多个(在此是10个)半导体晶圆20构成的层叠体10。
在图13的(b)中，为之后的激光照射工序做准备，在将如上所述那样获得的层叠体10反转的状态下，通过夹持工具H保持。即，在此，层叠体10的另一端10b面向夹持工具H侧，并且包含一端10a的第1晶圆30最靠近夹持工具H的相反侧，露出其半导体基板21的背面21r。另外，在以后的工序的说明中，省略层叠体10的层叠构造，代表性地图示主动区域11及切断区域12。
接着，进行对层叠体10照射激光L，由此在层叠体10形成改质区域7及龟裂9的激光照射工序。即，如图14所示，对于第1晶圆30的半导体基板21，沿着被设定成通过功能元件23之间的切断预定线5a、5b照射激光L，由此沿着切断预定线5a、5b形成改质区域7，并且沿着层叠体10的层叠方向(第3方向D3)使龟裂9从改质区域7伸展。对于该工序，进行更具体地说明。
在该工序中，首先，如图14的(a)所示，以第1晶圆30的半导体基板21的背面21r作为激光入射面，并且使激光L的聚光点P位于第1晶圆30的半导体基板21的内部。在该状态下，一边照射激光L，一边使激光的聚光点P沿着切断预定线5a、5b的各个相对移动(扫描)。由此，在第1晶圆30的半导体基板21的内部，沿着切断预定线5a、5b形成作为改质区域7的第1改质区域71。与此同时，从第1改质区域71产生的龟裂9沿着第3方向D3部分地伸展。
接着，如图14的(b)所示，以第1晶圆30的半导体基板21的背面21r作为激光入射面，并且使激光L的聚光点P位于第1晶圆30的半导体基板21的内部。此时，将聚光点P的位置设为比形成第1改质区域71时的聚光点P的位置更靠背面21r侧(激光入射面侧)。在该状态下，一边照射激光L，一边使激光L的聚光点P沿着切断预定线5a、5b的各个相对移动(扫描)。
由此，在第1晶圆30的半导体基板21的内部，沿着切断预定线5a、5b形成作为改质区域7的第2改质区域72。在此，第2改质区域72对应于聚光点P的位置的不同，形成于第1改质区域71与背面21r之间。通过形成第2改质区域72，使龟裂9沿着第3方向D3进一步伸展，使龟裂9到达层叠体10的两端(一端10a及另一端10b)(即，成为所谓的全切(full cut)的状态)。对于此时的激光L的照射条件，在后面详述。
这样，在此，以龟裂9到达层叠体10的层叠方向(第3方向D3)的两端的方式形成改质区域7。即，在激光照射工序中，对于第1晶圆30的半导体基板21，从背面21r侧照射激光L，形成作为改质区域7的第1改质区域71(第1激光照射工序)。然后，对于第1晶圆30的半导体基板21，从背面21r侧照射激光L，在第1改质区域71与背面21r之间形成作为改质区域7的第2改质区域72，由此以到达层叠体10的两端的方式，使龟裂9伸展(第2激光照射工序)。
接着，如图15的(a)所示，从背面21r侧研磨第1晶圆30的半导体基板21，由此去除改质区域7(第1改质区域71及第2改质区域72)(改质区域去除工序)。在此，例如以半导体基板21的厚度成为200μm左右的方式，研磨半导体基板21。使第1晶圆30的半导体基板21的厚度比其他的半导体基板21厚是由于第1晶圆30的半导体基板21在层叠型元件15中成为支撑基板的缘故。
然后，如图15的(b)所示，制成通过扩展带等可扩张的支撑部件S来支撑层叠体10的状态。此时，将第1晶圆30的半导体基板21的背面21r配置于支撑部件S侧。在该状态下，通过扩张支撑部件S，对于层叠体10在龟裂9打开的方向施加应力，从而沿着切断预定线5a、5b切断层叠体10(切断工序)。由此，从层叠体10切出主动区域11，可以获得多个层叠型元件15。然后，使通过沿着各切断预定线5a、5b切断层叠体10所获得的多个层叠型元件15相互分离，并拾取各层叠型元件15(拾取工序)。
如以上所说明的，在第1实施方式的层叠型元件15的制造方法中，在构成半导体晶圆20的层叠体10时，实施研磨半导体晶圆20的半导体基板并进行薄化的研磨工序。由此，可以得到被薄化的层叠体10。如上所述，如果将刀片划片利用于这样的层叠体10的切断，则由于碎屑而产量的降低变得显著。相对于此，该方法中，对于半导体晶圆20的半导体基板21，沿着切断预定线5照射激光L，由此形成改质区域7，并且使龟裂9从改质区域7开始在层叠方向伸展。由此，可以抑制在半导体晶圆20的接合界面的碎屑并且切断层叠体10。因此，根据该方法，可以兼顾层叠型元件15的薄化及产量的提升。
另外，第1实施方式的层叠型元件15的制造方法还具备：在激光照射工序之后，研磨形成有改质区域7的半导体基板21，由此去除改质区域7的改质区域去除工序。因此，抗弯强度会提升。进一步，由于本实施方式的层叠型元件15的制造方法还具备：在激光照射工序及改质区域去除工序之后，对层叠体10施加应力，由此沿着切断预定线5切断层叠体10的切断工序，因此，可以确实地切断层叠体10。
在此，在第1实施方式的层叠型元件15的制造方法中，在激光照射工序中，以龟裂9到达层叠体10的层叠方向的两端(一端10a及另一端10b)的方式(即，以产生层叠体10的全切的方式)形成改质区域7。为此，激光照射工序具有：第1激光照射工序，对于半导体基板21，从背面21r侧照射激光L来形成作为改质区域7的第1改质区域71；及第2激光照射工序，对于半导体基板21，从背面21r侧照射激光L而在第1改质区域71与背面21r之间形成作为改质区域7的第2改质区域72，由此以到达层叠体10的两端的方式使龟裂9伸展。
针对该点进行详细地说明。在图14所示的激光照射工序中，可以控制用于使全切产生于层叠体10的激光L的照射条件。在此，对半导体基板21由硅构成的情况进行说明。为了使全切产生于层叠体10，首先，在某种程度扩大从半导体基板21的激光入射面即背面21r的相反的表面21s到第1改质区域71的表面21s侧的端部的距离(以下称为“下端距离BL”)的状态下，而且在形成第2改质区域72时，使从第1改质区域71延伸至表面21s侧的龟裂9(初龟裂)到达表面21s。
在此，作为一个例子，对于厚度为775μm的半导体基板21，将下端距离BL设为200μm以上的状态下，使初龟裂到达表面21s。由此，通过伸展200μm以上而到达表面21s的初龟裂的影响，龟裂9进一步伸展至层叠体10的端部，从而产生全切。为此，可以将激光L的波长设为1170nm以上1800nm以下的范围。
如果激光L的波长为1170nm以上，则在无掺杂且无缺陷的理想的硅中，激光L的内部透射率理论上成为100％。另一方面，如果激光L的波长为1800nm以下，则在半导体基板21中可以确实地产生双光子吸收形成改质区域7。进一步，通过将激光L的脉冲宽设为350nsec以上，将脉冲能量设为25μJ以上，将脉冲间距设为6.5μm以上45μm以下，可以更确实地产生全切。
示出从下端距离BL为200μm以上的第1改质区域71延伸的初龟裂到达表面21s的激光L的照射条件的例子(即，可以在层叠体10产生全切的条件的例子)。
[第1例]
激光L的波长：1500nm。
脉冲宽度：500nsec。
脉冲频率：40kH。
聚光用透镜105下的输出值：1.48w。
脉冲能量：37.0μJ。
脉冲间距：15μm。
半导体基板21的厚度：779μm。
距离第1改质区域71的表面21s的距离(下端距离BL)：262μm。
距离第2改质区域72的表面21s的距离：370μm。
形成第1改质区域71时的聚光用透镜105的移动距离Dz1：142μm。
形成第2改质区域72时的聚光用透镜105的移动距离Dz2：112μm。
[第2例]
激光L的波长：1342nm。
脉冲宽度：350nsec。
脉冲频率：60kH。
聚光用透镜105下的输出值：2.60w。
脉冲能量：43.3μJ。
脉冲间距：8.30μm。
半导体基板21的厚度：625μm。
距离第1改质区域71的表面21s的距离(下端距离BL)：218μm。
距离第2改质区域72的表面21s的距离：346μm。
形成第1改质区域71时的聚光用透镜105的移动距离Dz1：92μm。
形成第2改质区域72时的聚光用透镜105的移动距离Dz2：60μm。
另外，移动距离Dz1是从如在半导体基板21的背面21r(激光入射面)形成聚光点P的聚光用透镜105的初始位置，以在用于形成第1改质区域71的位置形成聚光点P的方式，使聚光用透镜105沿着第3方向D3移动的距离(参照图14的(a))。同样地，移动距离Dz2是使聚光用透镜105从初始位置，以在用于形成第2改质区域72的位置形成聚光点的方式，沿着第3方向D3移动的距离(参照图14的(b))。
通过如上所述使全切产生于层叠体10，可以确实地切断层叠体10，并且可以进一步提升产量。另外，可以抑制层叠体10的翘曲。通过抑制层叠体10的翘曲，如上所述，可以以去除改质区域7的方式研磨半导体基板21。由此，抗弯强度会提升。
在此，从与上述的观点不同的观点考虑，也可以将下端距离BL设为200μm以上。即，如果缩小下端距离BL，则有由于朝半导体基板21的激光入射面即背面21r的相反的表面21s侧的漏光，而在表面21s侧产生损伤的担忧。这样，将在与激光入射面相反侧的面产生的损伤称为“飞溅损伤(splash damage)”。图16是表示下端距离与飞溅损伤的关系的表。在图16的例子中，在与半导体基板21的激光入射面相反侧的端面(表面21s)形成Sn膜来观察飞溅损伤。
图16的表的“损伤”的栏的“有”及“无”表示在激光L的聚光点P的正下方的位置(对应于切断预定线5的位置)是否有损伤，“距离”的栏是从该位置到产生飞溅损伤的位置的最大的距离。如图16所示，下端距离BL为107μm以上时，不产生在聚光点P的正下方的位置的损伤。另一方面，是否产生飞溅损伤的下端距离BL的临界值存在于189μm与220μm之间。这样，从降低飞溅损伤的观点考虑，也可以将下端距离BL设为200μm以上。由此，可以抑制装置特性的劣化。
[第2实施方式]
接着，对第2实施方式的层叠型元件的制造方法的一个例子进行说明。在该制造方法中，在构成半导体晶圆20的层叠体的层叠工序之前，进行准备工序。即，在此，首先，如图17的(a)所示，准备支撑基板60(准备工序)。支撑基板60是玻璃基板或半导体基板等任意的基板。支撑基板60具有例如与研磨前的半导体基板21的厚度相同程度的厚度(例如600μm以上800μm以下的程度的厚度)。接着，如图17的(b)所示，准备第1晶圆70作为半导体晶圆20A(准备工序)。接着，将第1晶圆70的电路层22接合于支撑基板60的表面50a(准备工序)。此接合可以使用例如树脂接合。
接着，如图18的(a)所示，研磨第1晶圆70的半导体基板21。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即第1晶圆70)薄化。在此，例如以半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使第1晶圆70整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
接着，进行层叠工序。即，如图18的(b)所示，准备第2晶圆80作为半导体晶圆20A(第1接合工序)。与此同时，如上所述，准备被接合于支撑基板60的第1晶圆70(第1接合工序)。接着，将第2晶圆80接合于第1晶圆70(第1接合工序)。在此，将第2晶圆80的电路层22直接接合于第1晶圆70的半导体基板21。另外，此时，使第1晶圆70的各个功能元件23与第2晶圆80的各个功能元件23沿着第3方向D3相互对应。
接着，如图19的(a)所示，研磨第2晶圆80的半导体基板21(研磨工序)。在此，从背面21r侧研磨半导体基板21，使半导体基板21(即第2晶圆80)薄化。在此，与第1晶圆70的情况同样地，例如以半导体基板21的厚度成为3μm以上13μm以下的程度的方式(作为一个例子，以成为与电路层22的厚度相同程度的方式)，研磨半导体基板21。由此，使第2晶圆80整体的厚度成为例如6μm以上26μm以下的程度。通过该研磨所形成的新的背面21r成为可以直接接合的程度的平面度(作为一个例子被镜面抛光)。
接着，如图19的(b)及图20的(a)所示，通过与上述的第1接合工序及研磨工序同样地重复进行作为半导体晶圆20A的第2晶圆80的层叠、接合及研磨，从而构成包含被层叠于支撑基板60上的多个(在此是9个)半导体晶圆20A的层叠体。
接着，如图20的(b)所示，准备第3晶圆90作为半导体晶圆20B，并且以第2晶圆80的各个功能元件23与第3晶圆90的各个功能元件23相互对应的方式，将第3晶圆90的电路层22直接接合于第2晶圆80的半导体基板21(第2接合工序)。由此，可以得到本实施方式的层叠体10。在此的层叠体10与第1实施方式的层叠体10相比较，在半导体基板21与电路层22遍及层叠体10整体交替地层叠的方面不同。
然后，如图14所示，与第1实施方式的激光照射工序同样地，进行通过对层叠体10照射激光L，在层叠体10形成改质区域7(第1改质区域71及第2改质区域72)及龟裂9的激光照射工序。但是，在本实施方式中，对于第3晶圆90的半导体基板21，沿着被设定成通过功能元件23之间的切断预定线5a、5b照射激光L，由此，沿着切断预定线5a、5b形成改质区域7，并且沿着层叠体10的层叠方向(第3方向D3)使龟裂9从改质区域7伸展。
在此，也以龟裂9到达层叠体10的层叠方向的两端(一端10a及另一端10b)的方式形成改质区域7。然后，如图15所示，与第1实施方式的切断工序同样地，进行通过在龟裂9打开的方向对层叠体10施加应力，从而沿着切断预定线5a、5b切断层叠体10的切断工序。由此，从层叠体10切出多个层叠型元件15。另外，与第1实施方式同样地，进行拾取工序。另外，本实施方式的层叠型元件的制造方法也可以还具备支撑基板去除工序，在层叠工序之后，并且在激光照射工序之前或激光照射工序之后，从层叠体10去除支撑基板60。但是，支撑基板去除工序在切断工序之前进行。通过以上的第2实施方式的层叠型元件的制造方法，也可以取得与第1实施方式的效果同样的效果。
以上的实施方式是对本发明的一方面的层叠型元件的制造方法的一个实施方式进行了说明。因此，本发明的一方面的层叠型元件的制造方法不限于上述的实施方式，可以在不改变各权利要求的要点的范围内实施任意的变形。
例如，在半导体基板21中对应于功能元件23的部分(更详细而言，是该部分中相对于第2导电型区域21d背面21r侧的区域)也可以以露出于背面21r的方式形成吸除(gettering)区域4。吸除区域是在半导体基板21的内部，发挥将重金属等的杂质收集且捕获的吸除效果的区域。吸除区域是半导体基板21因激光的照射而被改质的区域(密度、折射率、机械强度或其他物理特性成为与周围不同的状态的区域)，例如熔融处理区域。吸除区域4只要与功能元件23(更详细而言，存储单元22a)相对，则可以连续地形成或者也可以断续地形成。
在形成吸除区域时，可以使激光的脉冲宽度比用于形成改质区域7的激光L的脉冲宽度短。由此，可以形成尺寸小于改质区域7且相比改质区域7更难以产生龟裂的吸除区域。
吸除区域例如可以通过如下的顺序而形成。即，如图11的(b)所示，在将第2晶圆40层叠于第1晶圆30并接合之后，以第2晶圆40的半导体基板21的背面21r作为激光入射面，对半导体基板21照射激光，由此形成吸除区域。然后，如图12的(a)所示，研磨半导体基板21，由此使吸除区域残留并且使半导体基板21薄化。此时，使吸除区域露出于背面21r。由此，在半导体基板21中对应于功能元件23的部分以露出于背面21r的方式形成吸除区域。可以在各半导体晶圆20的层叠后并且在研磨前进行这样的吸除形成工序。
另外，在上述实施方式中，在接合2个半导体晶圆20时，以各个功能元件23相互对应的方式进行层叠。一个半导体晶圆20的各功能元件23与另一个半导体晶圆20的各功能元件相互对应是指在1个主动区域11中，一个半导体晶圆20的至少1个功能元件23与另一个半导体晶圆20的至少1个功能元件23具有预定的位置关系。因此，例如不限定于功能元件23的存储单元22a彼此一对一地对应的情况，也有一对多地对应的情况。另外，即使在存储单元22a彼此一对一地对应的情况下，也不限于沿着第3方向D3排列的情况，也有第1方向D1及第2方向D2的位置相互不同的情况。
另外，在上述实施方式中，对将电路层22直接接合于半导体基板21或另一电路层22的一个例子进行了说明。当将电路层22直接接合时，可以对电路层22的表面实施平坦化处理，作为该平坦化处理，除了对电路层22的表面的绝缘膜等进行平坦化处理的情况以外，还有在电路层22的表面形成由树脂等构成的平坦化膜的情况等。即，在介入有膜状的其他层的状态下，电路层22也有被接合于半导体基板21或电路层22的情况。因此，电路层22的接合不限定于上述的直接接合的例子。
产业上利用的可能性
可以提供一种能够兼顾层叠型元件的薄化及产量的提升的层叠型元件的制造方法。
符号说明：
5、5a、5b…切断预定线，7…改质区域，9…龟裂，10…层叠体，15…层叠型元件，20、20A、20B…半导体晶圆，21…半导体基板，21s…表面，21r…背面，22…电路层，23…功能元件，30、70…第1晶圆，40、80…第2晶圆，50、90…第3晶圆，60…支撑基板，71…第1改质区域，72…第2改质区域，L…激光。

Claims (11)

1.一种层叠型元件的制造方法，其中，
具备：
层叠工序，构成半导体晶圆的层叠体，所述半导体晶圆的层叠体具备：具有表面及背面的半导体基板、及包含沿着所述表面二维状排列的多个功能元件的电路层；及
激光照射工序，在所述层叠工序之后，对所述层叠体照射激光，由此在所述层叠体形成改质区域及龟裂，
所述层叠工序具有：
第1接合工序，准备第1晶圆及第2晶圆作为所述半导体晶圆，并且以所述第1晶圆的各个所述功能元件与所述第2晶圆的各个所述功能元件相互对应的方式，将所述第2晶圆的所述电路层接合于所述第1晶圆的所述电路层；
研磨工序，在所述第1接合工序之后，研磨所述第2晶圆的所述半导体基板；及
第2接合工序，在所述研磨工序之后，准备第3晶圆作为所述半导体晶圆，并且以所述第2晶圆的各个所述功能元件与所述第3晶圆的各个所述功能元件相互对应的方式，将所述第3晶圆的所述电路层接合于所述第2晶圆的所述半导体基板，
所述半导体基板包含硅，
所述激光的脉冲间距为6.5μm以上45μm以下，
所述激光的脉冲宽度为350nsec以上，
所述激光的波长为1170nm以上1800nm以下，
在所述激光照射工序中，对于所述第1晶圆的所述半导体基板，沿着被设定成通过所述功能元件之间的切断预定线照射所述激光，由此，沿着所述切断预定线形成所述改质区域，并且沿着所述层叠体的层叠方向以到达所述层叠体的层叠方向的两端的方式使所述龟裂从所述改质区域伸展，
在所述激光照射工序中，将所述层叠体中的从所述激光的入射面的相反的表面到所述改质区域的该表面侧的端部的下端距离设为200μm以上，
在所述激光照射工序之后，研磨所述第1晶圆的所述半导体基板。
2.一种层叠型元件的制造方法，其中，
具备：
层叠工序，构成半导体晶圆的层叠体，所述半导体晶圆的层叠体具备：具有表面及背面的半导体基板、及包含沿着所述表面二维状排列的多个功能元件的电路层；及
激光照射工序，在所述层叠工序之后，对所述层叠体照射激光，由此在所述层叠体形成改质区域及龟裂，
所述层叠工序具有：
第1接合工序，准备第1晶圆及第2晶圆作为所述半导体晶圆，并且以所述第1晶圆的各个所述功能元件与所述第2晶圆的各个所述功能元件相互对应的方式，将所述第2晶圆的所述电路层接合于所述第1晶圆的所述半导体基板；
研磨工序，在所述第1接合工序之后，研磨所述第2晶圆的所述半导体基板；及
第2接合工序，在所述研磨工序之后，准备第3晶圆作为所述半导体晶圆，并且以所述第2晶圆的各个所述功能元件与所述第3晶圆的各个所述功能元件相互对应的方式，将所述第3晶圆的所述电路层接合于所述第2晶圆的所述半导体基板，
所述半导体基板包含硅，
所述激光的脉冲间距为6.5μm以上45μm以下，
所述激光的脉冲宽度为350nsec以上，
所述激光的波长为1170nm以上1800nm以下，
在所述激光照射工序中，对于所述第3晶圆的所述半导体基板，沿着被设定成通过所述功能元件之间的切断预定线照射所述激光，由此，沿着所述切断预定线形成所述改质区域，并且沿着所述层叠体的层叠方向以到达所述层叠体的层叠方向的两端的方式使所述龟裂从所述改质区域伸展，
在所述激光照射工序中，将所述层叠体中的从所述激光的入射面的相反的表面到所述改质区域的该表面侧的端部的下端距离设为200μm以上，
在所述激光照射工序之后，研磨所述第3晶圆的所述半导体基板。
3.如权利要求2所述的层叠型元件的制造方法，其中，
具有：在所述第1接合工序之前，准备支撑基板及所述第1晶圆，并且将所述第1晶圆的所述电路层接合于所述支撑基板的准备工序，
在所述第1接合工序中，准备所述第2晶圆及被接合于所述支撑基板的所述第1晶圆。
4.如权利要求3所述的层叠型元件的制造方法，其中，
还具备：在所述层叠工序之后，并且在所述激光照射工序之前或所述激光照射工序之后，去除所述支撑基板的支撑基板去除工序。
5.如权利要求1~4中任一项所述的层叠型元件的制造方法，其中，
所述激光照射工序具有：
第1激光照射工序，对于所述半导体基板，从所述背面侧照射所述激光而形成作为所述改质区域的第1改质区域；及
第2激光照射工序，对于所述半导体基板，从所述背面侧照射所述激光而在所述第1改质区域与所述背面之间形成作为所述改质区域的第2改质区域，由此以到达所述两端的方式使所述龟裂伸展。
6.如权利要求1~4中任一项所述的层叠型元件的制造方法，其中，
还具备：在所述激光照射工序之后，研磨形成有所述改质区域的所述半导体基板，由此去除所述改质区域的改质区域去除工序。
7.如权利要求5所述的层叠型元件的制造方法，其中，
还具备：在所述激光照射工序之后，研磨形成有所述改质区域的所述半导体基板，由此去除所述改质区域的改质区域去除工序。
8.如权利要求1~4中任一项所述的层叠型元件的制造方法，其中，
还具备：在所述激光照射工序之后，对所述层叠体施加应力，由此，沿着所述切断预定线切断所述层叠体的切断工序。
9.如权利要求5所述的层叠型元件的制造方法，其中，
还具备：在所述激光照射工序之后，对所述层叠体施加应力，由此，沿着所述切断预定线切断所述层叠体的切断工序。
10.如权利要求6所述的层叠型元件的制造方法，其中，
还具备：在所述激光照射工序之后，对所述层叠体施加应力，由此，沿着所述切断预定线切断所述层叠体的切断工序。
11.如权利要求7所述的层叠型元件的制造方法，其中，
还具备：在所述激光照射工序之后，对所述层叠体施加应力，由此，沿着所述切断预定线切断所述层叠体的切断工序。
CN201880048563.4A 2017-07-28 2018-07-18 层叠型元件的制造方法 Active CN110945628B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-146859 2017-07-28
JP2017146859A JP6980444B2 (ja) 2017-07-28 2017-07-28 積層型素子の製造方法
PCT/JP2018/026886 WO2019021903A1 (ja) 2017-07-28 2018-07-18 積層型素子の製造方法

Publications (2)

Publication Number Publication Date
CN110945628A CN110945628A (zh) 2020-03-31
CN110945628B true CN110945628B (zh) 2024-01-23

Family

ID=65040210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048563.4A Active CN110945628B (zh) 2017-07-28 2018-07-18 层叠型元件的制造方法

Country Status (7)

Country Link
US (1) US11158601B2 (zh)
JP (1) JP6980444B2 (zh)
KR (1) KR102596148B1 (zh)
CN (1) CN110945628B (zh)
DE (1) DE112018003841T5 (zh)
TW (1) TWI822691B (zh)
WO (1) WO2019021903A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7221076B2 (ja) * 2019-02-18 2023-02-13 東京エレクトロン株式会社 レーザー加工装置の設定方法、レーザー加工方法、レーザー加工装置、薄化システム、および基板処理方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819159A (zh) * 2005-01-21 2006-08-16 松下电器产业株式会社 半导体晶片及半导体器件的制造方法以及半导体器件
CN1938827A (zh) * 2004-03-30 2007-03-28 浜松光子学株式会社 激光加工方法及半导体芯片
CN1938828A (zh) * 2004-03-30 2007-03-28 浜松光子学株式会社 激光加工方法及半导体芯片
CN1967783A (zh) * 2005-11-16 2007-05-23 株式会社电装 激光加工设备和激光加工方法
CN1983557A (zh) * 2002-03-12 2007-06-20 浜松光子学株式会社 基板的分割方法
JP2009289773A (ja) * 2008-05-27 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
CN102326232A (zh) * 2009-02-25 2012-01-18 日亚化学工业株式会社 半导体元件的制造方法
CN102891231A (zh) * 2011-07-21 2013-01-23 浜松光子学株式会社 发光元件的制造方法
CN103567630A (zh) * 2012-07-31 2014-02-12 三星钻石工业股份有限公司 贴合基板的加工方法及加工装置
CN103779273A (zh) * 2012-10-23 2014-05-07 株式会社迪思科 晶片的加工方法
JP2015050226A (ja) * 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP2015119109A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582693B2 (ja) 2004-06-29 2010-11-17 株式会社ディスコ 切削装置
US20080191310A1 (en) * 2007-02-12 2008-08-14 Weng-Jin Wu By-product removal for wafer bonding process
JP5221279B2 (ja) * 2008-10-22 2013-06-26 株式会社ディスコ 積層デバイスの製造方法
JP5953645B2 (ja) 2010-11-16 2016-07-20 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP2014017434A (ja) 2012-07-11 2014-01-30 Disco Abrasive Syst Ltd ウエーハの加工方法
KR102007259B1 (ko) * 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983557A (zh) * 2002-03-12 2007-06-20 浜松光子学株式会社 基板的分割方法
CN1938827A (zh) * 2004-03-30 2007-03-28 浜松光子学株式会社 激光加工方法及半导体芯片
CN1938828A (zh) * 2004-03-30 2007-03-28 浜松光子学株式会社 激光加工方法及半导体芯片
CN1819159A (zh) * 2005-01-21 2006-08-16 松下电器产业株式会社 半导体晶片及半导体器件的制造方法以及半导体器件
CN1967783A (zh) * 2005-11-16 2007-05-23 株式会社电装 激光加工设备和激光加工方法
JP2009289773A (ja) * 2008-05-27 2009-12-10 Disco Abrasive Syst Ltd ウエーハの分割方法
CN102326232A (zh) * 2009-02-25 2012-01-18 日亚化学工业株式会社 半导体元件的制造方法
CN102891231A (zh) * 2011-07-21 2013-01-23 浜松光子学株式会社 发光元件的制造方法
CN103567630A (zh) * 2012-07-31 2014-02-12 三星钻石工业股份有限公司 贴合基板的加工方法及加工装置
CN103779273A (zh) * 2012-10-23 2014-05-07 株式会社迪思科 晶片的加工方法
JP2015050226A (ja) * 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法
JP2015119109A (ja) * 2013-12-19 2015-06-25 国立大学法人東京工業大学 半導体装置の製造方法

Also Published As

Publication number Publication date
JP6980444B2 (ja) 2021-12-15
KR20200029032A (ko) 2020-03-17
TW201923860A (zh) 2019-06-16
US20200176415A1 (en) 2020-06-04
DE112018003841T5 (de) 2020-04-09
KR102596148B1 (ko) 2023-11-01
TWI822691B (zh) 2023-11-21
JP2019029488A (ja) 2019-02-21
US11158601B2 (en) 2021-10-26
WO2019021903A1 (ja) 2019-01-31
CN110945628A (zh) 2020-03-31

Similar Documents

Publication Publication Date Title
CN108372434B (zh) SiC晶片的生成方法
US11817319B2 (en) Laminated element manufacturing method
KR102349663B1 (ko) 웨이퍼의 가공 방법
JP6012185B2 (ja) 半導体デバイスの製造方法
CN110945628B (zh) 层叠型元件的制造方法
CN110945629B (zh) 层叠型元件的制造方法
JP5969214B2 (ja) 半導体デバイスの製造方法
JP7223828B2 (ja) 積層型素子の製造方法
JP2011171382A (ja) 分割方法
JP7210292B2 (ja) ウエーハの生成方法
JP2013157449A (ja) 半導体デバイスの製造方法
JP2019009273A (ja) ウェーハの加工方法
JP2013157455A (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant