TWI794257B - 層積型元件之製造方法 - Google Patents

層積型元件之製造方法 Download PDF

Info

Publication number
TWI794257B
TWI794257B TW107125451A TW107125451A TWI794257B TW I794257 B TWI794257 B TW I794257B TW 107125451 A TW107125451 A TW 107125451A TW 107125451 A TW107125451 A TW 107125451A TW I794257 B TWI794257 B TW I794257B
Authority
TW
Taiwan
Prior art keywords
wafer
aforementioned
semiconductor substrate
semiconductor wafer
semiconductor
Prior art date
Application number
TW107125451A
Other languages
English (en)
Other versions
TW201921461A (zh
Inventor
坂本剛志
二
近藤裕太
己
Original Assignee
日商濱松赫德尼古斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商濱松赫德尼古斯股份有限公司 filed Critical 日商濱松赫德尼古斯股份有限公司
Publication of TW201921461A publication Critical patent/TW201921461A/zh
Application granted granted Critical
Publication of TWI794257B publication Critical patent/TWI794257B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

層積型元件之製造方法，係具備有：第1形成工程，對於第1晶圓之半導體基板，沿著切斷預定線照射雷射光，藉此，沿著切斷預定線形成第1改質區域；第1磨削工程，磨削第1晶圓之半導體基板；接合工程，將第2晶圓之電路層接合於第1晶圓的半導體基板；第2形成工程，對於第2晶圓之半導體基板，沿著切斷預定線照射雷射光，藉此，沿著切斷預定線形成第2改質區域；及第2磨削工程，磨削第2晶圓之半導體基板。

Description

層積型元件之製造方法
本揭示，係關於層積型元件之製造方法。
在專利文獻1，係記載有切斷半導體晶圓之方法。在該方法中，係在半導體晶圓被吸附保持於夾頭座的狀態中，一面使夾頭座往復移動，一面使高速旋轉之切削刀下降，切削半導體晶圓的切割道。半導體晶圓，係藉由對所有切割道進行上述之切削的方式予以切割，分割成各個半導體晶片。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-013312號公報
然而，目前例如在DRAM(Dynamic Random Access Memory)這樣的半導體記憶體之領域中，層積複數個元件而構成之層積型元件的開發有所進展，並期待實現 層積型元件之薄化及良率的提升兩者。
在此，本揭示，係以提供一種可兼顧層積型元件之薄化及良率的提升之層積型元件之製造方法為目的。
本揭示之一態樣之層積型元件之製造方法，係具備有：第1形成工程，準備第1晶圓作為具備有半導體基板(該半導體基板，係具有表面及背面)與電路層(該電路層，係包含沿著表面被配列成二維狀的複數個功能元件)之半導體晶圓，對於第1晶圓之半導體基板，沿著被設定成通過功能元件之間的切斷預定線照射雷射光，藉此，沿著切斷預定線形成第1改質區域；第1磨削工程，在第1形成工程後，磨削第1晶圓之半導體基板；接合工程，在第1磨削工程後，準備第2晶圓作為半導體晶圓，以使第1晶圓之功能元件之各者與第2晶圓之功能元件之各者相互對應的方式，將第2晶圓之電路層接合於第1晶圓的半導體基板；第2形成工程，在接合工程後，對於第2晶圓之半導體基板，沿著切斷預定線照射雷射光，藉此，沿著切斷預定線形成第2改質區域；及第2磨削工程，在第2形成工程後，磨削第2晶圓之半導體基板。
在該層積型元件之製造方法中，係重複「第1晶圓之半導體基板的磨削、第2晶圓之電路層接合於第1晶圓的半導體基板、第2晶圓之半導體基板的磨削」這樣 的流程，藉此，可在各半導體基板被薄化的狀態下，獲得層積有複數個半導體晶圓之層積體。而且，在磨削各半導體基板之前，在各半導體基板的內部形成改質區域，藉此，可獲得在各半導體基板的內部形成有改質區域之層積體。在此，若將刀片切割利用於如上述般之層積體的切斷時，則良率之下降會因半導體晶圓之接合界面的碎屑而變得顯著。對此，該層積型元件之製造方法，係使龜裂從被形成於各半導體基板之內部的改質區域伸展，藉此，可一面抑制半導體晶圓之接合界面的碎屑，一面切斷層積體。 因此，根據該層積型元件之製造方法，可兼顧層積型元件之薄化及良率的提升。
本揭示之一態樣之層積型元件之製造方法，係在第1形成工程中，亦可形成從第1改質區域伸展至第1晶圓之電路層側的第1龜裂。藉此，可沿著切斷預定線，精度良好且輕易地切斷層積體。
本揭示之一態樣之層積型元件之製造方法，係在第1磨削工程中，亦可去除第1改質區域，使第1龜裂露出於第1晶圓之半導體基板的背面。藉此，由於第1改質區域不殘存於所製造之層積型元件的切斷面，因此，可抑制層積型元件之抗折強度的下降。
本揭示之一態樣之層積型元件之製造方法，係在第2形成工程中，亦可形成從第2改質區域伸展至第2晶圓之電路層側的第2龜裂。藉此，可沿著切斷預定線，精度良好且輕易地切斷層積體。
本揭示之一態樣之層積型元件之製造方法，係在第2形成工程中，亦可以到達第1晶圓之半導體基板與第2晶圓之電路層的界面之方式，形成第2龜裂。藉此，可沿著切斷預定線，更精度良好且更輕易地切斷層積體。
本揭示之一態樣之層積型元件之製造方法，係在第2磨削工程中，亦可去除第2改質區域，使第2龜裂露出於第2晶圓之半導體基板的背面。藉此，由於第2改質區域不殘存於所製造之層積型元件的切斷面，因此，可抑制層積型元件之抗折強度的下降。
本揭示之一態樣之層積型元件之製造方法，係具備有：第1磨削工程，準備第1晶圓作為具備有半導體基板(該半導體基板，係具有表面及背面)與電路層(該電路層，係包含沿著表面被配列成二維狀的複數個功能元件)之半導體晶圓，磨削第1晶圓之半導體基板；接合工程，在第1磨削工程後，準備第2晶圓作為半導體晶圓，以使第1晶圓之功能元件之各者與第2晶圓之功能元件之各者相互對應的方式，將第2晶圓之電路層接合於第1晶圓的半導體基板；形成工程，在接合工程後，對於第2晶圓之半導體基板，沿著被設定成通過功能元件之間的切斷預定線照射雷射光，藉此，沿著切斷預定線形成改質區域；及第2磨削工程，在形成工程後，磨削第2晶圓之半導體基板。
在該層積型元件之製造方法中，係重複「第1晶圓之半導體基板的磨削、第2晶圓之電路層接合於第1晶圓的半導體基板、第2晶圓之半導體基板的磨削」這樣 的流程，藉此，可在各半導體基板被薄化的狀態下，獲得層積有複數個半導體晶圓之層積體。而且，在磨削各半導體基板之前，在複數個半導體基板中之1個半導體基板的內部形成改質區域，藉此，可獲得在至少1個半導體基板的內部形成有改質區域之層積體。在此，若將刀片切割利用於如上述般之層積體的切斷時，則良率之下降會因半導體晶圓之接合界面的碎屑而變得顯著。對此，該層積型元件之製造方法，係使龜裂從被形成於至少1個半導體基板之內部的改質區域伸展，藉此，可一面抑制半導體晶圓之接合界面的碎屑，一面切斷層積體。因此，根據該層積型元件之製造方法，可兼顧層積型元件之薄化及良率的提升。
本揭示之一態樣之層積型元件之製造方法，係在形成工程中，亦可形成從改質區域伸展至第2晶圓之電路層側的龜裂。藉此，可沿著切斷預定線，精度良好且輕易地切斷層積體。
本揭示之一態樣之層積型元件之製造方法，係在形成工程中，亦可以到達第1晶圓之電路層與第1晶圓之半導體基板的界面之方式，形成龜裂。藉此，可沿著切斷預定線，更精度良好且更輕易地切斷層積體。
本揭示之一態樣之層積型元件之製造方法，係在第2磨削工程中，亦可去除改質區域，使龜裂露出於第2晶圓之半導體基板的背面。藉此，由於改質區域不殘存於所製造之層積型元件的切斷面，因此，可抑制層積型 元件之抗折強度的下降。
本揭示之一態樣之層積型元件之製造方法，係亦可更具備有：拾取工程，在第2磨削工程後，拾取藉由沿著切斷預定線來切斷第1晶圓及第2晶圓所獲得的複數個層積型元件。藉此，可效率良好地獲得層積型元件。
根據本揭示，能提供一種可兼顧層積型元件之薄化及良率的提升之層積型元件之製造方法。
5a、5b:切斷預定線
7:改質區域(第1改質區域、第2改質區域)
9:龜裂(第1龜裂、第2龜裂)
15:層積型元件
20A、20B:半導體晶圓(第1晶圓、第2晶圓)
21:半導體基板
21f:表面
21r:背面
22:電路層
23:功能元件
L1、L2:雷射光
[圖1]圖1，係改質區域的形成所使用之雷射加工裝置的概略構成圖。
[圖2]圖2，係成為改質區域的形成之對象之加工對象物的平面圖。
[圖3]圖3，係沿著圖2之加工對象物之III-III線的剖面圖。
[圖4]圖4，係雷射加工後之加工對象物的平面圖。
[圖5]圖5，係沿著圖4之加工對象物之V-V線的剖面圖。
[圖6]圖6，係沿著圖4之加工對象物之VI-VI線的剖面圖。
[圖7]圖7，係表示作為加工對象物之層積體的平面 圖。
[圖8]圖8，係放大地表示圖7所示之層積體之一部分的概略平面圖。
[圖9]圖9，係沿著圖8之IX-IX線的概略剖面圖。
[圖10]圖10，係圖9所示之一部分區域的放大圖。
[圖11]圖11，係表示第1實施形態之層積型元件之製造方法之主要工程的圖。
[圖12]圖12，係表示第1實施形態之層積型元件之製造方法之主要工程的圖。
[圖13]圖13，係表示第1實施形態之層積型元件之製造方法之主要工程的圖。
[圖14]圖14，係表示第1實施形態之層積型元件之製造方法之主要工程的圖。
[圖15]圖15，係表示第1實施形態之層積型元件之製造方法之主要工程的圖。
[圖16]圖16，係表示第1實施形態之層積型元件之製造方法之主要工程的圖。
[圖17]圖17，係表示第2實施形態之層積型元件之製造方法之主要工程的圖。
[圖18]圖18，係表示第2實施形態之層積型元件之製造方法之主要工程的圖。
[圖19]圖19，係表示第2實施形態之層積型元件之製造方法之主要工程的圖。
[圖20]圖20，係表示第2實施形態之層積型元件之製 造方法之主要工程的圖。
[圖21]圖21，係表示第2實施形態之層積型元件之製造方法之主要工程的圖。
[圖22]圖22，係表示第2實施形態之層積型元件之製造方法之主要工程的圖。
[圖23]圖23，係表示第3實施形態之層積型元件之製造方法之主要工程的圖。
[圖24]圖24，係表示第3實施形態之層積型元件之製造方法之主要工程的圖。
[圖25]圖25，係表示第3實施形態之層積型元件之製造方法之主要工程的圖。
[圖26]圖26，係表示第3實施形態之層積型元件之製造方法之主要工程的圖。
[圖27]圖27，係表示第4實施形態之層積型元件之製造方法之主要工程的圖。
[圖28]圖28，係表示第4實施形態之層積型元件之製造方法之主要工程的圖。
[圖29]圖29，係表示第4實施形態之層積型元件之製造方法之主要工程的圖。
[圖30]圖30，係表示第4實施形態之層積型元件之製造方法之主要工程的圖。
[圖31]圖31，係表示第4實施形態之層積型元件之製造方法之主要工程的圖。
以下，參照圖面，詳細地說明關於本發明之一實施形態。另外，在各圖中，有時對彼此相同的元件或彼此相當的賦予相同之符號，並省略重複之說明。
[改質區域之形成]
在本實施形態之層積型元件之製造方法中，係將雷射光聚光於加工對象物(以半導體晶圓之層積體作為一例)，藉此，沿著切斷預定線，在加工對象物形成改質區域。在此，首先參閱圖1~圖6，說明改質區域之形成。
如圖1所示般，雷射加工裝置100，係具備有：雷射光源101，使雷射光L脈衝振盪；分光鏡103，配置成將雷射光L之光軸(光路)的方向改變90°；及集光用透鏡105，用於將雷射光L聚光。又，雷射加工裝置100，係具備有：支撐台107，用於支撐照射有由集光用透鏡105所聚光之雷射光L的加工對象物1；平台111，用以使支撐台107移動；雷射光源控制部102，控制雷射光源101，用以調節雷射光L之輸出或脈衝寬度、脈衝波形等；及平台控制部115，控制平台111之移動。
在雷射加工裝置100中，從雷射光源101所射出之雷射光L，係藉由分光鏡103將其光軸的方向改變90°，並藉由集光用透鏡105而聚光於被載置在支撐台107上之加工對象物1的內部。與此同時，使平台111移動，並 使加工對象物1相對於雷射光L而沿著切斷預定線5相對移動。藉此，在加工對象物1形成沿著切斷預定線5的改質領域。另外，在此，雖係為了使雷射光L相對地移動而使平台111移動，但亦可使集光用透鏡105移動，或亦可使該些兩者移動。
作為加工對象物1，係可使用包含由半導體材料所形成之半導體基板或由壓電材料所形成之壓電基板等的板狀構材(例如，基板、晶圓等)。如圖2所示般，在加工對象物1，係設定有用以切斷加工對象物1的切斷預定線5。切斷預定線5，係呈直線狀延伸之假想線。當在加工對象物1之內部形成改質領域時，如圖3所示般，在聚光點(聚光位置)P對準加工對象物1之內部的狀態下，使雷射光L沿著切斷預定線5(亦即，沿圖2之箭頭A方向)相對地移動。藉此，如圖4、圖5及圖6所示般，改質區域7沿著切斷預定線5被形成於加工對象物1，沿著切斷預定線5所形成之改質區域7成為切斷起點區域8。
聚光點P，係雷射光L進行聚光的部位。切斷預定線5，係不限於直線狀，亦可為曲線狀，或亦可為將該些組合而成的3維狀，或亦可為座標指定者。切斷預定線5，係不限於假想線，亦可為實際被劃於加工對象物1之表面3的線。改質區域7，係有時連續地形成，或有時斷續地形成。改質領域7，係亦可為列狀或亦可為點狀，重點在於，改質領域7，係只要至少被形成於加工對象物1的內部即可。又，有時以改質區域7作為起點形成龜裂，龜裂 及改質區域7，係亦可露出於加工對象物1的外表面(表面3、背面或外周面)。形成改質區域7之際的雷射光入射面，係不限定於加工對象物1的表面3，亦可為加工對象物1的背面。
順帶一提，當在加工對象物1之內部形成改質區域7時，雷射光L，係透過加工對象物1，並且特別是在位於加工對象物1之內部的聚光點P附近被吸收。藉此，在加工對象物1形成改質區域7(亦即，內部吸收型雷射加工)。在該情況下，由於在加工對象物1的表面3幾乎不會吸收雷射光L，因此，加工對象物1的表面3並不會熔融。另一方面，當在加工對象物1之表面3形成改質區域7時，雷射光L，係特別是在位於表面3的聚光點P附近被吸收，從表面3起熔融而被去除，形成孔或溝等的去除部(表面吸收型雷射加工)。
改質區域7，係指密度、折射率、機械強度或其他物理特性上成為與周圍不同之狀態的區域。作為改質區域7，係例如有熔融處理區域(意味著一旦熔融後再固化的區域、熔融狀態中之區域及從熔融進行再固化的狀態中之區域當中的至少任一者)、裂紋區域、絕緣破壞區域、折射率變化區域等，亦有將該些混合的區域。而且，作為改質區域7，係有在加工對象物1之材料中改質區域7之密度與非改質區域之密度相比產生變化的區域，或形成有晶格缺陷的區域。當加工對象物1之材料為單晶矽時，改質區域7，係亦可稱為高轉位密度區域。
熔融處理區域、折射率變化區域、改質區域7之密度與非改質區域之密度相比產生變化的區域及形成有晶格缺陷的區域，係有時會進一步在該些區域之內部或改質區域7與非改質區域的界面內含龜裂(破裂、微裂紋)。內含之龜裂，係有時形成於涵蓋改質區域7的整面，或有時僅形成於一部分或複數個部分。加工對象物1，係包含由具有結晶構造之結晶材料所構成的基板。例如加工對象物1，係包含由氮化鎵(GaN)、矽(Si)、碳化矽(SiC)、LiTaO3及藍寶石(Al2O3)之至少任一者所構成的基板。換言之，加工對象物1，係例如包含氮化鎵基板、矽基板、SiC基板、LiTaO3基板或藍寶石基板。結晶材料，係亦可為異向性結晶及等向性結晶的任一者。又，加工對象物1，係亦可包含由具有非結晶構造(非晶質構造)之非結晶材料所構成的基板，例如亦可為包含玻璃基板。
在實施形態中，係沿著切斷預定線5形成複數個改質點(加工痕)，藉此，可形成改質區域7。在該情況下，藉由使複數個改質點聚集而成為改質區域7。所謂改質點，係指由脈衝雷射光之1脈衝的射擊(亦即1脈衝之雷射照射：雷射射擊)所形成的改質部分。作為改質點，係可列舉出裂紋點、熔融處理點或折射率變化點，抑或將該些的至少1個混合者等。關於改質點，係考慮所要求之切斷精度、所要求之切斷面的平坦性、加工對象物1的厚度、種類、結晶方位等，可適宜地控制其大小或產生之龜裂的長度。又，在實施形態中，係可沿著切斷預定線5， 將改質點形成為改質區域7。
[第1實施形態]
說明關於第1實施形態之層積型元件之製造方法的一例。在該製造方法中，係獲得層積有複數個半導體晶圓之層積體。在此，首先，說明關於層積體之構成及所製造之層積型元件的一例。
圖7，係表示作為加工對象物之層積體的平面圖。圖8，係放大地表示圖7所示之層積體之一部分的概略平面圖。圖9，係沿著圖8之IX-IX線的概略剖面圖。如圖7~9所示般，層積體10(加工對象物1)，係包含主動區域11與切斷區域12。主動區域11，係沿著第1方向D1與第2方向D2被配列成二維狀，該第1方向D1，係沿著定向平面6，第2方向D2，係與第1方向D1交叉(正交)。切斷區域12，係從與第1方向D1及第2方向D2交叉(正交)的第3方向D3觀看，以包圍主動區域11的方式形成為格子狀。
層積體10，係包含沿著第3方向D3所相互層積的複數個(在此，係10個)半導體晶圓20。半導體晶圓20，係分別具有半導體基板21與電路層22。半導體基板21，係包含表面21f與背面21r。電路層22，係被形成於表面21f上，包含沿著表面21f被配列成二維狀的複數個功能元件23。1個主動區域11，係以包含沿著第3方向D3層積成1列之複數個(在此，係10個)功能元件23的方式，遍及所有半導體晶圓20而設定。在該製造方法中，係在切斷區域 12中切斷層積體10，藉此，將各個主動區域11切出。
為此，在層積體10，係設定有沿著第1方向D1之切斷預定線5a與沿著第2方向D2之切斷預定線5b以作為上述的切斷預定線5。切斷預定線5a，5b，係以分別沿著第1方向D1及第2方向D2而通過彼此相鄰的功能元件23之間的方式，設定於切斷區域12。更具體而言，在切斷區域12，係以在電路層22中包圍功能元件23的方式，設置有環狀的切割道部25，且以包含功能元件23及切割道部25的方式，設置有格子狀的金屬配線部26。金屬配線部26，係例如TEG配線。
而且，切斷預定線5a，係以一面沿著第2方向D2，在彼此相鄰的功能元件23之間通過切割道部25，一面沿著第1方向D1，在彼此相鄰的切割道部25之間通過金屬配線部26的方式，沿著第1方向D1而設定。又，切斷預定線5b，係以一面沿著第1方向D1，在彼此相鄰的功能元件23之間通過切割道部25，一面沿著第2方向D2，在彼此相鄰的切割道部25之間通過金屬配線部26的方式，沿著第2方向D2而設定。另外，在此，在電路層22中，係在功能元件23與切割道部25之間設置有金屬製的保護環27。又，在圖8中，係省略層積體10之表層之半導體基板21的圖示。
在此，層積體10，係具有後述之半導體晶圓20A與半導體晶圓20B以作為半導體晶圓20，半導體晶圓20A，係包含作為半導體記憶體的功能元件23，半導體晶 圓20B，係包含作為半導體記憶體之驅動IC的功能元件23。在此，層積體10，係具有其層積方向(第3方向D3)之一端10a及另一端10b，構成一端10a的半導體晶圓20僅為半導體晶圓20B。而且，包含構成另一端10b之半導體晶圓20的其他半導體晶圓20，係半導體晶圓20A。
緊接著，說明關於層積型元件15。層積型元件15，係主要藉由下述方式所製造：藉由沿著上述之切斷預定線5a，5b切斷層積體10，將主動區域11切出。因此，層積型元件15，係分別包含相互層積成一列的複數個(與層積體10中之半導體晶圓20的數量相同)半導體基板21及電路層22。在層積型元件15中，係1個電路層22包含1個功能元件23。
因此，層積型元件15之整體，係含有與電路層22之數量相同的功能元件23。功能元件23彼此，係例如經由被形成於半導體基板21及電路層22的貫通電極(未圖示)而電性連接。功能元件23，係包含用於DRAM這樣的半導體記憶體之功能元件及用以半導體記憶體的驅動IC之功能元件。貫通電極，係例如藉由TSV(Through-Silicon Via)構造所形成。貫通電極，係可使用於對各層之功能元件23等(例如半導體記憶體及驅動IC)供給電源。另外，層積型元件15，係例如更具有用以藉由磁場傳送進行高速無線通信的電路(未圖示)，可使用該電路進行信號的發送接收。
圖10(a)，係圖9之區域A1的放大圖，且表示具有用於半導體記憶體之功能元件23的電路層22及對應之 半導體基板21的放大剖面圖。圖10(b)，係圖9之區域A2的放大圖，且為切割道部25及對應之半導體基板21的放大剖面圖。如圖10(a)所示般，功能元件23，係包含複數個記憶單元22a。記憶單元22a與記憶單元22a之周圍的區域，係例如由SiO2膜等的層間絕緣膜、配線層等所構成。在半導體基板21中之與功能元件23對應的部分，係形成有：第1導電型區域(例如，P-well)21a，21b及第2導電型區域(例如，N-well)21c，從表面21f往背面22r側擴張；及第2導電型區域(例如，Deep N-well)21d，以包圍第1導電型區域21a的方式擴張。第1導電型區域21a，係被形成於與記憶單元22a對應的位置。半導體基板21，係例如矽基板。
在半導體基板21中與功能元件23對應的部分(更詳細而言，係該部分中相對於第2導電型區域21d之背面21r側的區域)，係以露出於背面21r的方式，形成吸除區域4。吸除區域4，係發揮「在半導體基板21之內部，將重金屬等的雜質收集且捕獲」之吸除效果。吸除區域4，係半導體基板21因雷射光之照射而改質的區域(密度、折射率、機械強度或其他物理特性上成為與周圍不同之狀態的區域)，例如熔融處理區域。吸除區域4，係只要與功能元件23(更詳細而言，係記憶單元22a)對向，則亦可連續地形成或斷續地形成。
另一方面，如圖10(b)所示般，在切割道部25中，電路層22，係包含依序層積於半導體基板21之表面21f上的絕緣層28，29。絕緣層28，係例如由矽氧化物(例 如SiO2)所構成。絕緣層29，係例如由矽氮化物(例如SiN)所構成。在切斷區域12，係以沿著各切斷預定線5a，5b的方式，形成龜裂9。另外，第1方向D1之層積型元件15的尺寸，係例如10mm左右。第2方向D2之層積型元件15的尺寸，係例如10mm左右。第3方向D3之層積型元件15的尺寸，係例如300μm左右。
緊接著，說明關於第1實施形態之層積型元件之製造方法的一例。首先，如圖11(a)所示般，準備半導體晶圓20B。半導體晶圓20B之電路層22，係包含作為驅動IC的功能元件23。又，在切割道部25中，半導體晶圓20B之電路層22，係包含依序層積於表面21f上的絕緣層31，32。
絕緣層31，係例如由矽氧化物(例如SiO2)所構成。絕緣層32，係例如Black Diamond系之Low-k膜。作為一例，半導體晶圓20B之半導體基板21的厚度，係600μm以上800μm以下程度。又，半導體晶圓20B之電路層22的厚度，係例如3μm以上13μm以下程度。
接著，如圖11(b)所示般，準備半導體晶圓(第1晶圓)20A。半導體晶圓20A之電路層22，係包含作為半導體記憶體的功能元件23。又，在切割道部25中，半導體晶圓20A之電路層22，係包含絕緣層28，29。作為一例，半導體晶圓20A之半導體基板21的厚度，係600μm以上800μm以下程度。又，半導體晶圓20A之電路層22的厚度，係例如3μm以上13μm以下程度。
接著，將半導體晶圓22A之電路層22直接接合於半導體晶圓20B之電路層22。又，此時，半導體晶圓20B之功能元件23的各者與半導體晶圓20A之功能元件23的各者，係沿著與表面21f及背面21r正交的第3方向D3相互對應。亦即，半導體晶圓20B之功能元件23的各者與半導體晶圓20A之功能元件23的各者，係沿著第3方向D3排列(換言之，沿著第3方向D3相互對向)。另外，作為直接接合之一例，係可列舉出常溫接合等。
接著，如圖12(a)所示般，將半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域(第1改質區域)7，並且，形成從改質區域7伸展至半導體晶圓20A之電路層22側的龜裂(第1龜裂)9(第1形成工程)。在此，係以至少到達半導體晶圓20B之電路層22與半導體晶圓20A之電路層22的界面(亦即，直接接合的界面)之方式，形成龜裂9。但是，由於半導體晶圓20B之半導體基板21，係發揮支撐基板的功能，因此，以不會到達半導體晶圓20B之半導體基板21的方式，形成龜裂9。又，將半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21，以與各功能元件23對應的方式照射雷射光L2，藉此，按每個功能元件23，在該半導體基板21形成吸除區域(第1吸除區域)4(第1形成工程)。另外，關於改質區域7之形成及吸除區域4之形成，係無論 先實施哪一者均可，或亦可同時實施。
關於改質區域7及吸除區域4，係例如可藉由使用振盪波長1099nm之光纖雷射等、能改變脈衝寬度之雷射加工裝置的方式，在相同工程中形成。作為一例，以將用以形成改質區域7之雷射光L1的脈衝寬度設成為700ns，並將用以形成吸除區域4之雷射光L2的脈衝寬度設成為20ns之方式，使用以形成吸除區域4之雷射光L2的脈衝寬度比用以形成改質區域7之雷射光L1的脈衝寬度更短。藉此，可形成尺寸小於改質區域7且比起改質區域7更難以產生龜裂的吸除區域4。
用以形成改質區域7之雷射光L1的照射條件之具體例，係如下所述。藉由該照射條件，可抑制因雷射光L1之漏洩光對電路層22帶來損傷的情形。另外，只要可從改質區域7產生所期望的龜裂9，則沿著各切斷預定線5a，5b而形成之改質區域7的列數(沿著第3方向D3排列之改質區域7的列數)，係亦可為複數列，或亦可為1列。
波長：~1170nm
脈衝寬度：350ns以上
脈衝能量：10μJ以上
脈衝間距：6.5~15μm
電路層22側之改質區域7與表面21f的距離：40μm以上
雷射光L1對各切斷預定線5a，5b之掃描次數：在2焦點分支處1次
用以形成吸除區域4之雷射光L2的照射條件 之具體例，係如下所述。藉此，可形成雷射光L2之入射方向之寬度為1~4μm左右的吸除區域4。
波長：1064~1170nm
脈衝寬度：1~60ns
脈衝能量：0.1~0.5μJ
接著，如圖12(b)所示般，磨削形成有改質區域7及吸除區域4之半導體晶圓20A的半導體基板21(第1磨削工程)。此時，去除改質區域7，使龜裂9露出於半導體晶圓20A之半導體基板21的背面21r。又，去除吸除區域4的一部分。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20A)薄化。在此，係例如以使半導體基板21之厚度成為3μm以上13μm以下程度的方式(作為一例，使成為與電路層22之厚度相同程度)，磨削半導體基板21。藉此，將半導體晶圓20A之整體的厚度設成為例如6μm以上26μm以下程度。該藉由磨削所形成之新的背面21r，係成為可直接接合之程度的平面度(以被鏡面化作為一例)。
接著，如圖13(a)所示般，準備新的半導體晶圓(第2晶圓)20A，將新的半導體晶圓20A之電路層22直接接合於經磨削之半導體晶圓20A的半導體基板21(接合工程)。又，此時，經磨削的半導體晶圓20A之功能元件23的各者與新的半導體晶圓20A之功能元件23的各者，係沿著第3方向D3相互對應。
接著，如圖13(b)所示般，將新的半導體晶 圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域(第2改質區域)7，並且，形成從改質區域7伸展至新的半導體晶圓20A之電路層22側的龜裂(第2龜裂)9(第2形成工程)。在此，係以至少到達經磨削的半導體晶圓20A之半導體基板21與新的半導體晶圓20A之電路層22的界面(亦即，直接接合的界面)之方式，形成龜裂9。又，將新的半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21，以與各功能元件23對應的方式照射雷射光L2，藉此，按每個功能元件23，在該半導體基板21形成吸除區域(第2吸除區域)4(第2形成工程)。關於雷射光L1及雷射光L2之各個照射條件，係如上所述。另外，關於改質區域7之形成及吸除區域4之形成，係無論先實施哪一者均可，或亦可同時實施。
接著，如圖14(a)所示般，磨削形成有改質區域7及吸除區域4之半導體晶圓20A的半導體基板21(第2磨削工程)。此時，去除改質區域7，使龜裂9露出於半導體晶圓20A之半導體基板21的背面21r。又，去除吸除區域4的一部分。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20A)薄化。在此，係例如以使半導體基板21之厚度成為3μm以上13μm以下程度的方式(作為一例，使成為與電路層22之厚度相同程度)，磨削半導體基板21。藉此，將半導體晶圓20A之整體的厚度設 成為例如6μm以上26μm以下程度。該藉由磨削所形成之新的背面21r，係成為可直接接合之程度的平面度(以被鏡面化作為一例)。
其後，如圖14(b)所示般，重複「新的半導體晶圓20A直接接合於經磨削的半導體晶圓20A、對新的半導體晶圓20A形成改質區域7及吸除區域4、新的半導體晶圓20A之磨削」這樣的流程，藉此，構成層積體10。藉此，例如層積包含作為驅動IC之功能元件23的1個半導體晶圓20B與包含作為半導體記憶體之功能元件23的複數個(在此，係9個)半導體晶圓20A，從而獲得由複數個(在此，係10個)半導體晶圓20所構成的層積體10。
在圖14(b)中，係在將如上述般所獲得之層積體10反轉的狀態中，藉由保持具H來保持。亦即，在此，係層積體10之另一端10b面向保持具H側，並且，包含一端10a之半導體晶圓20A朝向最靠與保持具H相反之側，露出其半導體基板21的背面21r。另外，在以後之工程的說明中，係省略層積體10之層積構造，代表性地圖示主動區域11與切斷區域12。
接著，如圖15所示般，將半導體晶圓20B之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域7，並且，形成從改質區域7伸展至半導體晶圓20B之電路層22側的龜裂9。在此，係以至少到達半導體晶圓 20A之電路層22與半導體晶圓20B之電路層22的界面(亦即，直接接合的界面)之方式，形成龜裂9。藉此，該龜裂9，係沿著各切斷預定線5a，5b連續直至位於最靠保持具H側之半導體晶圓20A之半導體基板21的背面21r為止。又，將半導體晶圓20B之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21，以與各功能元件23(亦即，作為驅動IC之各功能元件23)對應的方式照射雷射光L2，藉此，按每個功能元件23，在該半導體基板21形成吸除區域4。關於雷射光L1及雷射光L2之各個照射條件，係如上所述。另外，關於改質區域7之形成及吸除區域4之形成，係無論先實施哪一者均可，或亦可同時實施。
接著，如圖16(a)所示般，磨削形成有改質區域7及吸除區域4之半導體晶圓20B的半導體基板21。此時，去除改質區域7，使龜裂9露出於半導體晶圓20B之半導體基板21的背面21r。另外，使吸除區域4殘存。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20B)薄化。在此，係例如以使半導體基板21之厚度成為200μm左右的方式，磨削半導體晶圓20B的半導體基板21。使半導體晶圓20B之半導體基板21的厚度大於其他半導體基板21，係原因在於半導體晶圓20B之半導體基板21在層積型元件15中會成為支撐基板的緣故。
其後，如圖16(b)所示般，設成為藉由伸展膠帶等的可擴張之支撐構件S來支撐層積體10的狀態。此時，將半導體晶圓20B之半導體基板21的背面21r配置於支 撐構件S側。在其狀態中，擴張支撐構件S，藉此，使藉由沿著各切斷預定線5a，5b來切斷層積體10所獲得的複數個層積型元件15相互分離，並拾取各層積型元件15(拾取工程)。
如以上說明般，在第1實施形態之層積型元件之製造方法中，係重複「半導體晶圓20A之半導體基板21的磨削、新的半導體晶圓20A之電路層22直接接合於半導體晶圓20A之半導體基板21、新的半導體晶圓20A之半導體基板21的磨削」這樣的流程，藉此，可在各半導體基板21被薄化的狀態下，獲得層積有複數個半導體晶圓20A之層積體10。而且，在磨削各半導體基板21之前，在各半導體基板21的內部形成改質區域7，藉此，可獲得在各半導體基板21的內部形成有改質區域7之層積體10。在此，若將刀片切割利用於如上述般之層積體10的切斷時，則良率之下降會因半導體晶圓20A之接合界面的碎屑而變得顯著。對此，第1實施形態之層積型元件之製造方法，係使龜裂9從被形成於各半導體基板21之內部的改質區域7伸展，藉此，可一面抑制半導體晶圓20A之接合界面的碎屑，一面切斷層積體10。因此，根據第1實施形態之層積型元件之製造方法，可兼顧層積型元件15之薄化及良率的提升。
又，在第1實施形態之層積型元件之製造方法中，係當在各半導體基板21的內部形成改質區域7之際，形成從改質區域7伸展至電路層22側的龜裂9。尤其 是，在第1實施形態之層積型元件之製造方法中，係當在各半導體基板21的內部形成改質區域7之際，以到達相互直接接合之半導體基板21與電路層22的界面之方式，形成龜裂9。藉此，可沿著各切斷預定線5a，5b，精度良好且更輕易地切斷層積體10。
又，在第1實施形態之層積型元件之製造方法中，係在磨削各半導體基板21之際，去除改質區域7，並使龜裂9露出於半導體基板21的背面21r。藉此，由於改質區域7不殘存於所製造之層積型元件15的切斷面，因此，可抑制層積型元件15之抗折強度的下降。
又，在第1實施形態之層積型元件之製造方法中，係拾取藉由沿著各切斷預定線5a，5b來切斷層積體10所獲得的複數個層積型元件15。藉此，可效率良好地獲得層積型元件15。
又，在第1實施形態之層積型元件之製造方法中，係在磨削各半導體基板21之前，在各半導體基板21的內部形成吸除區域4，並在磨削各半導體基板21之際，去除吸除區域4的一部分，藉此，可在經薄化之各半導體基板21的內部形成適當的吸除區域4。藉此，根據第1實施形態之層積型元件之製造方法，可兼顧使層積型元件15薄化及形成適當的吸除區域4。
又，在第1實施形態之層積型元件之製造方法中，係用以形成吸除區域4之雷射光L2的脈衝寬度比用以形成改質區域7之雷射光L1的脈衝寬度短。藉此，可抑 制龜裂從吸除區域4之伸展，另一方面，可促進龜裂9從改質區域7之伸展。
[第2實施形態]
說明關於第2實施形態之層積型元件之製造方法的一例。在此，係首先，如圖17(a)所示般，準備支撐基板60。支撐基板60，係玻璃基板及半導體基板等的任意基板。接著，如圖17(b)所示般，準備半導體晶圓(第1晶圓)20A。接著，將半導體晶圓20A之電路層22接合於支撐基板60之表面60s。該接合，係例如可使用樹脂接合。
接著，如圖18(a)所示般，將半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域(第1改質區域)7，並且，形成從改質區域7伸展至半導體晶圓20A之電路層22側的龜裂(第1龜裂)9(第1形成工程)。在此，係以至少到達支撐基板60與半導體晶圓20A之電路層22的界面(亦即，接合的界面)且不會到達支撐基板60的方式，形成龜裂9。又，將半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21，以與各功能元件23對應的方式照射雷射光L2，藉此，對於該半導體基板21，在每個功能元件23形成吸除區域(第1吸除區域)4(第1形成工程)。關於雷射光L1及雷射光L2之各個照射條件，係如第1實施形態所述。另 外，關於改質區域7之形成及吸除區域4之形成，係無論先實施哪一者均可，或亦可同時實施。
接著，如圖18(b)所示般，磨削形成有改質區域7及吸除區域4之半導體晶圓20A的半導體基板21(第1磨削工程)。此時，去除改質區域7，使龜裂9露出於半導體晶圓20A之半導體基板21的背面21r。又，去除吸除區域4的一部分。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20A)薄化。在此，係例如以使半導體基板21之厚度成為3μm以上13μm以下程度的方式(作為一例，使成為與電路層22之厚度相同程度)，磨削半導體基板21。藉此，將半導體晶圓20A之整體的厚度設成為例如6μm以上26μm以下程度。該藉由磨削所形成之新的背面21r，係成為可直接接合之程度的平面度(以被鏡面化作為一例)。
接著，如圖19(a)所示般，準備新的半導體晶圓(第2晶圓)20A，將新的半導體晶圓20A之電路層22直接接合於經磨削之半導體晶圓20A的半導體基板21(接合工程)。又，此時，經磨削的半導體晶圓20A之功能元件23的各者與新的半導體晶圓20A之功能元件23的各者，係沿著第3方向D3相互對應。
接著，如圖19(b)所示般，將新的半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b 形成改質區域(第2改質區域)7，並且，形成從改質區域7伸展至新的半導體晶圓20A之電路層22側的龜裂(第2龜裂)9(第2形成工程)。在此，係以至少到達經磨削的半導體晶圓20A之半導體基板21與新的半導體晶圓20A之電路層22的界面(亦即，直接接合的界面)之方式，形成龜裂9。又，將新的半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21，以與各功能元件23對應的方式照射雷射光L2，藉此，按每個功能元件23，在該半導體基板21形成吸除區域(第2吸除區域)4(第2形成工程)。關於雷射光L1及雷射光L2之各個照射條件，係如第1實施形態所述。另外，關於改質區域7之形成及吸除區域4之形成，係無論先實施哪一者均可，或亦可同時實施。
接著，如圖20(a)所示般，磨削形成有改質區域7及吸除區域4之半導體晶圓20A的半導體基板21(第2磨削工程)。此時，去除改質區域7，使龜裂9露出於半導體晶圓20A之半導體基板21的背面21r。又，去除吸除區域4的一部分。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20A)薄化。在此，係例如以使半導體基板21之厚度成為3μm以上13μm以下程度的方式(作為一例，使成為與電路層22之厚度相同程度)，磨削半導體基板21。藉此，將半導體晶圓20A之整體的厚度設成為例如6μm以上26μm以下程度。該藉由磨削所形成之新的背面21r，係成為可直接接合之程度的平面度(以被鏡面 化作為一例)。
其後，如圖20(b)、圖21(a)及圖21(b)所示般，重複「新的半導體晶圓20A直接接合於經磨削的半導體晶圓20A、對新的半導體晶圓20A形成改質區域7及吸除區域4、新的半導體晶圓20A之磨削」這樣的流程，藉此，構成層積體，該層積體，係包含被層積於支撐基板60上的複數個(在此，係9個)半導體晶圓20A。
接著，如圖22所示般，準備半導體晶圓20B，將半導體晶圓20B之電路層22直接接合於經磨削之半導體晶圓20A的半導體基板21。又，此時，經磨削的半導體晶圓20A之功能元件23的各者與半導體晶圓20B之功能元件23的各者，係沿著第3方向D3相互對應。藉此，可獲得層積體10。在此之層積體10，係半導體基板21與電路層22遍及層積體10之整體而交互層積。
接著，如圖15所示般，將半導體晶圓20B之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域7，並且，形成從改質區域7伸展至半導體晶圓20B之電路層22側的龜裂9。在此，係以至少到達半導體晶圓20A之半導體基板21與半導體晶圓20B之電路層22的界面(亦即，直接接合的界面)之方式，形成龜裂9。藉此，該龜裂9，係成為沿著各切斷預定線5a，5b不間斷地直至位於最靠保持具H側(亦即，接合了支撐基板60之側)之半導 體晶圓20A之電路層22的表面為止。又，將半導體晶圓20B之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21，以與各功能元件23(亦即，作為驅動IC之各功能元件23)對應的方式照射雷射光L2，藉此，按每個功能元件23，在該半導體基板21形成吸除區域4。關於雷射光L1及雷射光L2之各個照射條件，係如第1實施形態所述。另外，關於改質區域7之形成及吸除區域4之形成，係無論先實施哪一者均可，或亦可同時實施。
接著，如圖16(a)所示般，磨削形成有改質區域7及吸除區域4之半導體晶圓20B的半導體基板21。此時，去除改質區域7，使龜裂9露出於半導體晶圓20B之半導體基板21的背面21r。另外，使吸除區域4殘存。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20B)薄化。在此，係例如以使半導體基板21之厚度成為200μm左右的方式，磨削半導體晶圓20B的半導體基板21。使半導體晶圓20B之半導體基板21的厚度大於其他半導體基板21，係原因在於半導體晶圓20B之半導體基板21在層積型元件15中會成為支撐基板的緣故。
其後，如圖16(b)所示般，設成為藉由伸展膠帶等的可擴張之支撐構件S來支撐層積體10的狀態。此時，將半導體晶圓20B之半導體基板21的背面21r配置於支撐構件S側。在其狀態中，擴張支撐構件S，藉此，使藉由沿著各切斷預定線5a，5b來切斷層積體10所獲得的複數個層積型元件15相互分離，並拾取各層積型元件15(拾取工 程)。
藉由以上之第2實施形態之層積型元件之製造方法，亦可達成與第1實施形態相同的效果。
[第3實施形態]
說明關於第3實施形態之層積型元件之製造方法的一例。首先，如圖23(a)所示般，準備半導體晶圓20B。接著，如圖23(b)所示般，準備半導體晶圓(第1晶圓)20A。接著，將半導體晶圓22A之電路層22直接接合於半導體晶圓20B之電路層22。又，此時，半導體晶圓20B之功能元件23的各者與半導體晶圓20A之功能元件23的各者，係沿著與表面21f及背面21r正交的第3方向D3相互對應。
接著，如圖24(a)所示般，磨削半導體晶圓20A之半導體基板21(第1磨削工程)。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20A)薄化。在此，係例如以使半導體基板21之厚度成為3μm以上13μm以下程度的方式(作為一例，使成為與電路層22之厚度相同程度)，磨削半導體基板21。藉此，將半導體晶圓20A之整體的厚度設成為例如6μm以上26μm以下程度。該藉由磨削所形成之新的背面21r，係成為可直接接合之程度的平面度(以被鏡面化作為一例)。
接著，如圖24(b)所示般，準備新的半導體晶圓(第2晶圓)20A，將新的半導體晶圓20A之電路層22直 接接合於經磨削之半導體晶圓20A的半導體基板21(接合工程)。又，此時，經磨削的半導體晶圓20A之功能元件23的各者與新的半導體晶圓20A之功能元件23的各者，係沿著第3方向D3相互對應。
接著，如圖25(a)所示般，將半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域7，並且，形成從改質區域7伸展至半導體晶圓20A之電路層22側的龜裂9(形成工程)。在此，係以至少到達經磨削之半導體晶圓20A的電路層22與經磨削之半導體晶圓20A之半導體基板21的界面之方式，形成龜裂9。但是，由於半導體晶圓20B之半導體基板21，係發揮支撐基板的功能，因此，以不會到達半導體晶圓20B之半導體基板21的方式，形成龜裂9。關於雷射光L1之照射條件，係如第1實施形態所述。
接著，如圖25(b)所示般，磨削形成有改質區域7之半導體晶圓20A的半導體基板21(第2磨削工程)。此時，去除改質區域7，使龜裂9露出於半導體晶圓20A之半導體基板21的背面21r。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20A)薄化。在此，係例如以使半導體基板21之厚度成為3μm以上13μm以下程度的方式(作為一例，使成為與電路層22之厚度相同程度)，磨削半導體基板21。藉此，將半導體晶圓20A之 整體的厚度設成為例如6μm以上26μm以下程度。該藉由磨削所形成之新的背面21r，係成為可直接接合之程度的平面度(以被鏡面化作為一例)。
其後，如圖26所示般，重複「新的半導體晶圓20A直接接合於經磨削的半導體晶圓20A、對新的半導體晶圓20A形成改質區域7、新的半導體晶圓20A之磨削」這樣的流程，藉此，構成層積體10。但是，關於對新的半導體晶圓20A形成改質區域7，係在從新的半導體晶圓20A直接接合於經磨削的半導體晶圓20A起至新的半導體晶圓20A之磨削為止的工程中，並非每次進行實施而是複數次實施1次。藉此，例如層積包含作為驅動IC之功能元件23的1個半導體晶圓20B與包含作為半導體記憶體之功能元件23的複數個(在此，係9個)半導體晶圓20A，從而獲得由複數個(在此，係10個)半導體晶圓20所構成的層積體10。
接著，如圖15所示般，將半導體晶圓20B之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域7，並且，形成從改質區域7伸展至半導體晶圓20B之電路層22側的龜裂9。在此，係以至少到達半導體晶圓20A之電路層22與半導體晶圓20B之電路層22的界面(亦即，直接接合的界面)之方式，形成龜裂9。
關於雷射光L1之照射條件，雖係如第1實施形態所述，但當在與形成改質區域7相同的工程中不形成 吸除區域4時，雷射光L1之照射條件的具體例，係亦可如下所述。另外，只要可從改質區域7產生所期望的龜裂9，則沿著各切斷預定線5a，5b而形成之改質區域7的列數(沿著第3方向D3排列之改質區域7的列數)，係亦可為複數列，或亦可為1列。
波長：1170~1800nm
脈衝寬度：350ns以上
脈衝能量：25μJ以上
脈衝間距：6.5~45μm
電路層22側之改質區域7與表面21f的距離：200μm以上
雷射光L1對各切斷預定線5a，5b之掃描次數：2次
接著，如圖16(a)所示般，磨削形成有改質區域7之半導體晶圓20B的半導體基板21。此時，去除改質區域7，使龜裂9露出於半導體晶圓20B之半導體基板21的背面21r。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20B)薄化。在此，係例如以使半導體基板21之厚度成為200μm左右的方式，磨削半導體晶圓20B的半導體基板21。使半導體晶圓20B之半導體基板21的厚度大於其他半導體基板21，係原因在於半導體晶圓20B之半導體基板21在層積型元件15中會成為支撐基板的緣故。
其後，如圖16(b)所示般，設成為藉由伸展膠帶等的可擴張之支撐構件S來支撐層積體10的狀態。此 時，將半導體晶圓20B之半導體基板21的背面21r配置於支撐構件S側。在其狀態中，擴張支撐構件S，藉此，使藉由沿著各切斷預定線5a，5b來切斷層積體10所獲得的複數個層積型元件15相互分離，並拾取各層積型元件15(拾取工程)。
如以上說明般，在第3實施形態之層積型元件之製造方法中，係重複「半導體晶圓20A之半導體基板21的磨削、新的半導體晶圓20A之電路層22直接接合於半導體晶圓20A之半導體基板21、新的半導體晶圓20A之半導體基板21的磨削」這樣的流程，藉此，可在各半導體基板21被薄化的狀態下，獲得層積有複數個半導體晶圓20A之層積體10。而且，在磨削各半導體基板21之前，在複數個半導體基板21中之1個半導體基板21的內部形成改質區域7，藉此，可獲得在至少1個半導體基板21的內部形成有改質區域7之層積體10。在此，若將刀片切割利用於如上述般之層積體10的切斷時，則良率之下降會因半導體晶圓20A之接合界面的碎屑而變得顯著。對此，第3實施形態之層積型元件之製造方法，係使龜裂9從被形成於至少1個半導體基板21之內部的改質區域7伸展，藉此，可一面抑制半導體晶圓20A之接合界面的碎屑，一面切斷層積體10。因此，根據第3實施形態之層積型元件之製造方法，可兼顧層積型元件15之薄化及良率的提升。
又，在第3實施形態之層積型元件之製造方法中，係當在各半導體基板21的內部形成改質區域7之 際，形成從改質區域7伸展至電路層22側的龜裂9。尤其是，在第1實施形態之層積型元件15之製造方法中，係當在各半導體基板21的內部形成改質區域7之際，以到達相互直接接合之半導體基板21與電路層22的界面之方式，形成龜裂9。藉此，可沿著各切斷預定線5a，5b，精度良好且更輕易地切斷層積體10。
又，在第3實施形態之層積型元件之製造方法中，係在磨削各半導體基板21之際，去除改質區域7，並使龜裂9露出於半導體基板21的背面21r。藉此，由於改質區域7不殘存於所製造之層積型元件15的切斷面，因此，可抑制層積型元件15之抗折強度的下降。
又，在第3實施形態之層積型元件之製造方法中，係拾取藉由沿著各切斷預定線5a，5b來切斷層積體10所獲得的複數個層積型元件15。藉此，可效率良好地獲得層積型元件15。
[第4實施形態]
說明關於第4實施形態之層積型元件之製造方法的一例。在此，係首先，如圖27(a)所示般，準備支撐基板60。接著，如圖27(b)所示般，準備半導體晶圓(第1晶圓)20A。接著，將半導體晶圓20A之電路層22接合於支撐基板60之表面60s。
接著，如圖28(a)所示般，磨削半導體晶圓20A之半導體基板21(第1磨削工程)。在此，係從背面21r 側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20A)薄化。在此，係例如以使半導體基板21之厚度成為3μm以上13μm以下程度的方式(作為一例，使成為與電路層22之厚度相同程度)，磨削半導體基板21。藉此，將半導體晶圓20A之整體的厚度設成為例如6μm以上26μm以下程度。該藉由磨削所形成之新的背面21r，係成為可直接接合之程度的平面度(以被鏡面化作為一例)。
接著，如圖28(b)所示般，準備新的半導體晶圓(第2晶圓)20A，將新的半導體晶圓20A之電路層22直接接合於經磨削之半導體晶圓20A的半導體基板21(接合工程)。又，此時，經磨削的半導體晶圓20A之功能元件23的各者與新的半導體晶圓20A之功能元件23的各者，係沿著第3方向D3相互對應。
接著，如圖29(a)所示般，將半導體晶圓20A之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域7，並且，形成從改質區域7伸展至半導體晶圓20A之電路層22側的龜裂9(形成工程)。在此，係以至少到達經磨削之半導體晶圓20A的電路層22與經磨削之半導體晶圓20A之半導體基板21的界面且不會到達支撐基板60的方式，形成龜裂9。關於雷射光L1之照射條件，係如第1實施形態所述。
接著，如圖29(b)所示般，磨削形成有改質 區域7之半導體晶圓20A的半導體基板21(第2磨削工程)。此時，去除改質區域7，使龜裂9露出於半導體晶圓20A之半導體基板21的背面21r。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20A)薄化。在此，係例如以使半導體基板21之厚度成為3μm以上13μm以下程度的方式(作為一例，使成為與電路層22之厚度相同程度)，磨削半導體基板21。藉此，將半導體晶圓20A之整體的厚度設成為例如6μm以上26μm以下程度。該藉由磨削所形成之新的背面21r，係成為可直接接合之程度的平面度(以被鏡面化作為一例)。
其後，如圖30(a)及圖30(b)所示般，重複「新的半導體晶圓20A直接接合於經磨削的半導體晶圓20A、對新的半導體晶圓20A形成改質區域7、新的半導體晶圓20A之磨削」這樣的流程，藉此，構成層積體，該層積體，係包含被層積於支撐基板60上的複數個(在此，係9個)半導體晶圓20A。但是，關於對新的半導體晶圓20A形成改質區域7，係在從新的半導體晶圓20A直接接合於經磨削的半導體晶圓20A起至新的半導體晶圓20A之磨削為止的工程中，並非每次進行實施而是複數次實施1次。
接著，如圖31所示般，準備半導體晶圓20B，將半導體晶圓20B之電路層22直接接合於經磨削之半導體晶圓20A的半導體基板21。又，此時，經磨削的半導體晶圓20A之功能元件23的各者與半導體晶圓20B之功能元件23的各者，係沿著第3方向D3相互對應。藉此，可 獲得層積體10。在此之層積體10，係半導體基板21與電路層22遍及層積體10之整體而交互層積。
接著，如圖15所示般，將半導體晶圓20B之半導體基板21的背面21r作為雷射光L1之入射面，對於該半導體基板21沿著各切斷預定線5a，5b照射雷射光L1，藉此，對於該半導體基板21沿著各切斷預定線5a，5b形成改質區域7，並且，形成從改質區域7伸展至半導體晶圓20B之電路層22側的龜裂9。在此，係以至少到達半導體晶圓20A之半導體基板21與半導體晶圓20B之電路層22的界面(亦即，直接接合的界面)之方式，形成龜裂9。關於雷射光L1之照射條件，係如第1實施形態及第3實施形態所述。
接著，如圖16(a)所示般，磨削形成有改質區域7之半導體晶圓20B的半導體基板21。此時，去除改質區域7，使龜裂9露出於半導體晶圓20B之半導體基板21的背面21r。在此，係從背面21r側磨削半導體基板21，使半導體基板21(亦即半導體晶圓20B)薄化。在此，係例如以使半導體基板21之厚度成為200μm左右的方式，磨削半導體晶圓20B的半導體基板21。使半導體晶圓20B之半導體基板21的厚度大於其他半導體基板21，係原因在於半導體晶圓20B之半導體基板21在層積型元件15中會成為支撐基板的緣故。
其後，如圖16(b)所示般，設成為藉由伸展膠帶等的可擴張之支撐構件S來支撐層積體10的狀態。此時，將半導體晶圓20B之半導體基板21的背面21r配置於支 撐構件S側。在其狀態中，擴張支撐構件S，藉此，使藉由沿著各切斷預定線5a，5b來切斷層積體10所獲得的複數個層積型元件15相互分離，並拾取各層積型元件15(拾取工程)。
藉由以上之第4實施形態之層積型元件之製造方法，亦可達成與第3實施形態相同的效果。
[變形例]
以上之實施形態，係說明關於本揭示之層積型元件之製造方法的一實施形態者。因此，本揭示之層積型元件之製造方法，係不限定於上述的實施形態，可在不變更各申請專利範圍之要旨的範圍內進行任意變形。
例如，從改質區域7伸展之龜裂9，係亦可於形成了該改質區域7的時點，不與已形成之龜裂9相連，其後，在磨削了半導體基板21之際，與已形成之龜裂9相連。又，沿著各切斷預定線5a，5b之龜裂9，係亦可於構成了層積體10的時點，沿著第3方向D3不連續而至少一部分分離。在該情況下，亦可藉由擴張支撐構件S的方式，沿著各切斷預定線5a，5b切斷層積體10。
又，亦可以通過被設成為格子狀之金屬配線部26的中心(從與第3方向D3平行的方向觀看時之寬度的中心)之方式，將各切斷預定線5a，5b設定成格子狀，沿著各切斷預定線5a，5b切斷層積體10。在構成層積體10之工程中，沿著各切斷預定線5a，5b，在半導體基板21的內部 形成改質區域7，藉此，即便為「以通過金屬配線部26之中心的方式，設定各切斷預定線5a，5b」的情形，亦可沿著各切斷預定線5a，5b切斷層積體10。
另外，在上述實施形態中，在接合2個半導體晶圓20之際，以各個功能元件23相互對應的方式進行層積。一方之半導體晶圓20的各功能元件23與另一方之半導體晶圓20的各功能元件23相互對應，係意味著在1個主動區域11中，一方之半導體晶圓20的至少1個功能元件23與另一方之半導體晶圓20的至少1個功能元件23具有預定的位置關係。因此，例如不限定於功能元件23之記憶單元22a彼此一對一對應的情形，亦有一對多對應的情形。又，即便為記憶單元22a彼此一對一對應的情況下，亦不限於沿著第3方向D3排列的情形，亦有第1方向D1及第2方向D2之位置相互不同的情形。
又，在上述實施形態中，係說明了關於將電路層22直接接合於半導體基板21或另一電路層22的一例。當直接接合電路層22時，雖係可對電路層22之表面施予平坦化處理，但作為該平坦化處理，係除了對電路層22之表面的絕緣膜等進行平坦化處理之情形以外，另有在電路層22之表面形成由樹脂等所構成的平坦化膜之情形。亦即，在介設有膜狀之其他層的狀態中，電路層22，係有時被接合於半導體基板21或電路層22。因此，電路層22之接合，係不限定於上述之直接接合的例子。
上述之一實施形態或變形例的各構成，係可 任意地應用於其他實施形態或變形例的各構成。
4‧‧‧吸除區域
7‧‧‧改質區域(第1改質區域、第2改質區域)
9‧‧‧龜裂(第1龜裂、第2龜裂)
20A‧‧‧半導體晶圓(第1晶圓、第2晶圓)
20B‧‧‧半導體晶圓(第1晶圓、第2晶圓)
21‧‧‧半導體基板
21f‧‧‧表面
21r‧‧‧背面
22‧‧‧電路層
23‧‧‧功能元件
25‧‧‧切割道部
27‧‧‧保護環
28‧‧‧絕緣層
29‧‧‧絕緣層
31‧‧‧絕緣層
32‧‧‧絕緣層
L1、L2‧‧‧雷射光
D1‧‧‧第1方向
D2‧‧‧第2方向
D3‧‧‧第3方向

Claims (7)

  1. 一種層積型元件之製造方法，係具備有：第1形成工程，準備第1晶圓作為具備有半導體基板(該半導體基板，係具有表面及背面)與電路層(該電路層，係包含沿著前述表面被配列成二維狀的複數個功能元件)之半導體晶圓，對於前述第1晶圓之前述半導體基板，沿著被設定成通過前述功能元件之間的切斷預定線照射雷射光，藉此，沿著前述切斷預定線形成第1改質區域；第1磨削工程，在前述第1形成工程後，磨削前述第1晶圓之前述半導體基板；接合工程，在前述第1磨削工程後，準備第2晶圓作為前述半導體晶圓，以使前述第1晶圓之前述功能元件之各者與前述第2晶圓之前述功能元件之各者相互對應的方式，將前述第2晶圓之前述電路層接合於前述第1晶圓的前述半導體基板；第2形成工程，在前述接合工程後，對於前述第2晶圓之前述半導體基板，沿著前述切斷預定線照射雷射光，藉此，沿著前述切斷預定線形成第2改質區域；及第2磨削工程，在前述第2形成工程後，磨削前述第2晶圓之前述半導體基板，在前述第2形成工程中，係形成從前述第2改質區域伸展至前述第2晶圓之前述電路層側的第2龜裂，在前述第2形成工程中，係以到達前述第1晶圓之前述 半導體基板與前述第2晶圓之前述電路層的界面之方式，形成前述第2龜裂。
  2. 如申請專利範圍第1項之層積型元件之製造方法，其中，在前述第1形成工程中，係形成從前述第1改質區域伸展至前述第1晶圓之前述電路層側的第1龜裂。
  3. 如申請專利範圍第2項之層積型元件之製造方法，其中，在前述第1磨削工程中，係去除前述第1改質區域，使前述第1龜裂露出於前述第1晶圓之前述半導體基板的前述背面。
  4. 如申請專利範圍第1項之層積型元件之製造方法，其中，在前述第2磨削工程中，係去除前述第2改質區域，使前述第2龜裂露出於前述第2晶圓之前述半導體基板的前述背面。
  5. 一種層積型元件之製造方法，係具備有：第1磨削工程，準備第1晶圓作為具備有半導體基板(該半導體基板，係具有表面及背面)與電路層(該電路層，係包含沿著前述表面被配列成二維狀的複數個功能元件) 之半導體晶圓，磨削前述第1晶圓之前述半導體基板；接合工程，在前述第1磨削工程後，準備第2晶圓作為前述半導體晶圓，以使前述第1晶圓之前述功能元件之各者與前述第2晶圓之前述功能元件之各者相互對應的方式，將前述第2晶圓之前述電路層接合於前述第1晶圓的前述半導體基板；形成工程，在前述接合工程後，對於前述第2晶圓之前述半導體基板，沿著被設定成通過前述功能元件之間的切斷預定線照射雷射光，藉此，沿著前述切斷預定線形成改質區域；及第2磨削工程，在前述形成工程後，磨削前述第2晶圓之前述半導體基板，在前述形成工程中，係形成從前述改質區域伸展至前述第2晶圓之前述電路層側的龜裂，在前述形成工程中，係以到達前述第1晶圓之前述電路層與前述第1晶圓之前述半導體基板的界面之方式，形成前述龜裂。
  6. 如申請專利範圍第5項之層積型元件之製造方法，其中，在前述第2磨削工程中，係去除前述改質區域，使前述龜裂露出於前述第2晶圓之前述半導體基板的前述背面。
  7. 如申請專利範圍第1~6項中任一項之層積型元件之製造方法，其中，更具備有：拾取工程，在前述第2磨削工程後，拾取藉由沿著前述切斷預定線來切斷前述第1晶圓及前述第2晶圓所獲得的複數個層積型元件。
TW107125451A 2017-07-28 2018-07-24 層積型元件之製造方法 TWI794257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-146861 2017-07-28
JP2017146861A JP6981800B2 (ja) 2017-07-28 2017-07-28 積層型素子の製造方法

Publications (2)

Publication Number Publication Date
TW201921461A TW201921461A (zh) 2019-06-01
TWI794257B true TWI794257B (zh) 2023-03-01

Family

ID=65039690

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107125451A TWI794257B (zh) 2017-07-28 2018-07-24 層積型元件之製造方法

Country Status (7)

Country Link
US (2) US11211250B2 (zh)
JP (1) JP6981800B2 (zh)
KR (1) KR102642496B1 (zh)
CN (1) CN110945630B (zh)
DE (1) DE112018003840T5 (zh)
TW (1) TWI794257B (zh)
WO (1) WO2019021865A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102598602B1 (ko) * 2019-06-20 2023-11-03 양쯔 메모리 테크놀로지스 씨오., 엘티디. 접합 구조물들의 레이저 다이싱을 위한 시스템들 및 방법들
WO2021166963A1 (ja) * 2020-02-21 2021-08-26 ヌヴォトンテクノロジージャパン株式会社 個片化方法
EP3913660A1 (en) 2020-05-22 2021-11-24 Nichia Corporation Method of cutting semiconductor element and semiconductor element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084334B2 (en) * 2005-11-10 2011-12-27 Renesas Electronics Corporation Semiconductor device manufacturing method comprising a metal pattern and laser modified regions in a cutting region
CN103700633A (zh) * 2012-09-27 2014-04-02 三星电子株式会社 半导体封装件
TW201511330A (zh) * 2013-07-22 2015-03-16 Koninkl Philips Nv 分離形成於基板晶圓上之發光裝置之方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4582693B2 (ja) 2004-06-29 2010-11-17 株式会社ディスコ 切削装置
JP2007142000A (ja) * 2005-11-16 2007-06-07 Denso Corp レーザ加工装置およびレーザ加工方法
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100945504B1 (ko) * 2007-06-26 2010-03-09 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
JP5495511B2 (ja) * 2008-05-27 2014-05-21 株式会社ディスコ ウエーハの分割方法
JP5221279B2 (ja) * 2008-10-22 2013-06-26 株式会社ディスコ 積層デバイスの製造方法
JP5645593B2 (ja) * 2010-10-21 2014-12-24 株式会社ディスコ ウエーハの分割方法
JP5953645B2 (ja) * 2010-11-16 2016-07-20 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP2014017434A (ja) * 2012-07-11 2014-01-30 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5965239B2 (ja) * 2012-07-31 2016-08-03 三星ダイヤモンド工業株式会社 貼り合わせ基板の加工方法並びに加工装置
KR102094924B1 (ko) * 2013-06-27 2020-03-30 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
JP6232230B2 (ja) * 2013-08-30 2017-11-15 株式会社ディスコ ウェーハの加工方法
JP6341554B2 (ja) 2013-12-19 2018-06-13 国立大学法人東京工業大学 半導体装置の製造方法
JP6230422B2 (ja) * 2014-01-15 2017-11-15 株式会社ディスコ ウエーハの加工方法
KR102521881B1 (ko) * 2016-06-15 2023-04-18 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102570582B1 (ko) * 2016-06-30 2023-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084334B2 (en) * 2005-11-10 2011-12-27 Renesas Electronics Corporation Semiconductor device manufacturing method comprising a metal pattern and laser modified regions in a cutting region
CN103700633A (zh) * 2012-09-27 2014-04-02 三星电子株式会社 半导体封装件
TW201511330A (zh) * 2013-07-22 2015-03-16 Koninkl Philips Nv 分離形成於基板晶圓上之發光裝置之方法

Also Published As

Publication number Publication date
KR102642496B1 (ko) 2024-03-04
JP2019029489A (ja) 2019-02-21
KR20200030600A (ko) 2020-03-20
US11211250B2 (en) 2021-12-28
US20210057222A1 (en) 2021-02-25
CN110945630A (zh) 2020-03-31
US11817319B2 (en) 2023-11-14
WO2019021865A1 (ja) 2019-01-31
JP6981800B2 (ja) 2021-12-17
CN110945630B (zh) 2023-10-31
DE112018003840T5 (de) 2020-04-30
US20220084827A1 (en) 2022-03-17
TW201921461A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
US11817319B2 (en) Laminated element manufacturing method
US9040389B2 (en) Singulation processes
TWI824140B (zh) 元件晶片之製造方法
JP6012185B2 (ja) 半導体デバイスの製造方法
TWI782062B (zh) 層積型元件之製造方法
TWI822691B (zh) 層疊型元件的製造方法
JP5969214B2 (ja) 半導体デバイスの製造方法
CN107799406B (zh) 用于加工晶片的方法和用于加工载体的方法
JP7223828B2 (ja) 積層型素子の製造方法
JP2013157449A (ja) 半導体デバイスの製造方法
JP2013157455A (ja) 半導体デバイスの製造方法