JP2007335643A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007335643A
JP2007335643A JP2006165917A JP2006165917A JP2007335643A JP 2007335643 A JP2007335643 A JP 2007335643A JP 2006165917 A JP2006165917 A JP 2006165917A JP 2006165917 A JP2006165917 A JP 2006165917A JP 2007335643 A JP2007335643 A JP 2007335643A
Authority
JP
Japan
Prior art keywords
adhesive sheet
semiconductor chip
manufacturing
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006165917A
Other languages
English (en)
Other versions
JP4979063B2 (ja
Inventor
Sadahito Misumi
貞仁 三隅
Takeshi Matsumura
健 松村
Tasuku Miki
翼 三木
Hisahide Takamoto
尚英 高本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2006165917A priority Critical patent/JP4979063B2/ja
Publication of JP2007335643A publication Critical patent/JP2007335643A/ja
Application granted granted Critical
Publication of JP4979063B2 publication Critical patent/JP4979063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】 従来工程を変更することなく、半導体チップのピックアップの際に、隣り合う他の半導体チップも同時にピックアップされるピックアップ不良を防止することが可能な半導体装置の製造方法、当該方法に使用する接着シート及び当該方法により得られる半導体装置を提供する。
【解決手段】 粘着シート付きの接着シート上に貼り合わせ固定されている半導体ウェハに対し、ダイシングすることにより半導体チップを形成する工程と、前記粘着シート付きの接着シートをエキスパンド量０．５〜５ｍｍの条件下でエキスパンドする工程と、前記の接着シート付き半導体チップを前記粘着シートからピックアップする工程とを有し、前記接着シートとして、室温に於ける引張破断強度が１００ＭＰａ以下、引張破断伸度が１０００％以下のものを使用することを特徴とする。
【選択図】 図１

Description

本発明は、半導体装置の製造方法、当該方法に於いて使用する接着シート及び当該方法により得られる半導体装置に関する。
半導体装置の微細化、高機能化の要求に対応すべく、半導体チップ（半導体素子）主面の全域に配置された電源ラインの配線幅や信号ライン間の間隔が狭くなってきている。この為、インピーダンスの増加や、異種メードの信号ライン間での信号の干渉が生じ、半導体チップの動作速度、動作電圧余裕度、耐静電破壊強度等に於いて、十分な性能の発揮を阻害する要因となっている。これらの問題を解決するため、半導体素子を積層したパッケージ構造が提案されている（特許文献１及び特許文献２参照）。
一方、半導体素子を基板等に固着する際に使用きれるものとしては、熱硬化性ペースト樹脂を用いる例（例えば、特許文献３参照）や熱可塑性樹脂及び熱硬化性樹脂を併用した接着シートを用いる例（例えば、特許文献４参照）が提案されている。
従来の半導体装置の製造方法に於いては、半導体素子と、基板、リードフレーム又は半導体素子との接着に際し、接着シート又は接着剤を使用していた。接着は、半導体素子と基板等との圧着の後（ダイアタッチ）、接着シート等を加熱工程により硬化させて行う。更に、半導体素子と基板とを電気的に接続する為にワイヤーボンディングを行い、その後に封止樹脂でモールドし、後硬化して当該封止樹脂の封止を行う。一方、半導体素子の薄型化・小型化に伴い、半導体素子の厚さが従来の２００μｍから１００μｍ以下にまで薄型化している現状があり、この様な薄型化の半導体素子を用いて半導体装置を製造する際には、半導体チップ保護の観点から前記の接着シートを使用する場合が増加している。
しかし、ダイシングテープと一体となった前記の接着シートを使用した場合、半導体ウェハを個片化して作製した半導体チップのピックアップの際には、以下の問題が指摘されている。即ち、近年のダイボンダーのカメラ性能の向上により、ピックアップ工程でのエキスパンド量の低減が図られている。このエキスパンド量の減少により、ダイシングテープへの負荷が軽減される。しかし、エキスパンド量の減少により半導体チップ間の離間距離が不十分となる。この為、ピックアップの際に、接着シートに起因して隣り合う半導体チップと共にピックアップされる等、ピックアップ性が低下するという問題点がある。
特開昭５５−１１１１５１号公報 特開２００２−２６１２３３号公報 特開２００２−１７９７６９号公報 特開２０００−１０４０４０号公報
本発明は、前記問題点に鑑みなされたものであり、その目的は、従来工程を変更することなく、半導体チップのピックアップの際に、隣り合う他の半導体チップも同時にピックアップされるピックアップ不良を防止することが可能な半導体装置の製造方法、当該方法に使用する接着シート及び当該方法により得られる半導体装置を提供することにある。
本発明は、以下の構成とすることにより上述の課題を解決している。
即ち、本発明に係る半導体装置の製造方法は、前記の課題を解決する為に、粘着シート付きの接着シート上に貼り合わせ固定されている半導体ウェハに対し、ダイシングすることにより半導体チップを形成する工程と、前記粘着シート付きの接着シートをエキスパンド量０．５〜５ｍｍの条件下でエキスパンドする工程と、前記の接着シート付き半導体チップを前記粘着シートからピックアップする工程とを有し、前記接着シートとして、室温に於ける引張破断強度が１００ＭＰａ以下、引張破断伸度が１０００％以下のものを使用することを特徴とする。
前記の方法に於いては、接着シートとして、室温での引張破断強度が１００ＭＰａ以下であり、かつ、引張破断伸度が１０００％以下の物性を有するものを使用する。引張破断強度が１００ＭＰａ以下であると、前記の条件でエキスパンドをした際に、隣り合う半導体チップの接着シート間で容易に破断させることができる。また引張破断伸度が１０００％以下であると、前記のエキスパンド量でも、接着シートが伸長し過ぎることなく容易に破断できる。これにより、半導体チップをピックアップする際に、隣り合う半導体チップと共に粘着シートから剥離するのを防止して、目的の半導体チップのみを確実にピックアップすることができる。
前記方法に於ける前記接着シートは、該シート中の有機物成分に対し熱可塑性樹脂を４０〜９０重量％、熱硬化性樹脂を１０〜６０重量％含有したものであることが好ましい。これにより、接着シートの室温に於ける引張破断強度を１００ＭＰａ以下にし、かつ、引張破断強度を１００ＭＰａ以下にすることができる。
また、前記方法に於いては、前記熱可塑性樹脂としてアクリル樹脂を使用し、前記熱硬化性樹脂としてエポキシ樹脂又はフェノール樹脂の少なくとも一方を使用することが好ましい。これらの樹脂はイオン性不純物が少なく、またこれらの樹脂の使用により接着シートの耐熱性も向上できるので、信頼性の高い半導体素子の製造が可能になる。
更に前記の方法に於いて、前記接着シートには、該シート中の有機物成分に対し３０〜７０重量％の無機充填剤が含まれていることが好ましい。前記数値範囲内で無機充填剤を添加することにより、接着シートの引張破断強度を更に低減することができ、その結果、より少ないエキスパンド量での接着シートの破断を可能にする。
また、前記の方法に於いては、前記接着シートを介して、半導体チップを被着体上に仮固着する工程と、前記半導体チップにワイヤーボンディングをする工程とを有し、※前記接着シートの前記被着体に対する仮固着時の剪断接着力は０．２ＭＰａ以上であり、かつ、前記ワイヤーボンディングの前に、前記半導体チップを前記被着体上に固着させる為の加熱工程を行わないことが好ましい。接着シートの被着体に対する仮固着時の剪断接着力が０．２ＭＰａ以上であるので、半導体チップを被着体上に固着させる為の加熱工程を省略してワイヤーボンディング工程に移行しても、当該工程に於ける超音波振動や加熱により、接着シートと被着体との接着面でずり変形が生じることがない。その結果、歩留まりの低下を抑制してワイヤーボンディングを行うことが可能になる。また、従来の製造方法に於いては、ワイヤーボンディング工程の前に接着シートの加熱を行っており、当該加熱により接着シートから揮発ガスが発生してボンディングパットが汚染されることがあった。しかし前記方法は、その様な工程を不要にするので、歩留まりの向上が図れる。更に、接着シートを加熱する工程の省略により、基板等に反りが生じたり、半導体素子にクラックが発生したりすることもない。この結果、半導体チップの一層の薄型化も可能となる。
また前記の方法に於いて、前記被着体は、基板、リードフレーム又は他の半導体チップであってもよい。
また前記の方法に於いて、前記被着体が半導体チップである場合に、半導体チップと半導体チップとの間に、前記接着シートを介してスペーサを積層する工程を含んでいてもよい。
また、前記の方法に於いては、前記ワイヤーボンディングされた半導体チップを封止樹脂により封止する工程と、前記封止樹脂の後硬化を行う工程とを含み、前記封止工程又は後硬化工程の少なくとも一方に於いて、加熱により封止樹脂を硬化させると共に、前記接着シートを介して半導体チップとスペーサを固着させることが好ましい。
また、本発明に係る接着シートは、前記の課題を解決する為に、前記に記載の半導体装置の製造方法に於いて使用されるものである。
また、本発明に係る半導体装置は、前記の課題を解決する為に、前記に記載の半導体装置の製造方法により得られたものであることを特徴とする。
本発明は、前記に説明した手段により、以下に述べるような効果を奏する。
即ち、本発明によれば、接着シートとして、室温での引張破断強度が１００ＭＰａ以下、引張破断伸度が１０００％以下の物性を示すものを使用するので、目的の半導体チップのみを確実にピックアップすることができ、ピックアップ性の向上が図れる。その結果、信頼性の高い半導体装置を歩留まり良く製造することが可能になるという効果を奏する。
尚、本発明は、前記半導体素子の上に１又は２以上の半導体素子を、前記接着シートを介して積層する場合や、必要に応じて、前記半導体素子と半導体素子との間に前記接着シートを介してスペーサを積層する場合にも同様の作用効果を奏する。また、前記の製造工程の簡素化は、複数の半導体素子等の３次元実装に於いて、製造効率の一層の向上を図ることができる。
本発明の実施の一形態について、図１を参照しながら説明する。図１は、本実施の形態に係る半導体装置の製造方法を説明する為の工程図である。但し、説明に不要な部分は省略し、また説明を容易にする為に拡大又は縮小等して図示した部分がある。以上のことは、以下の図面に対しても同様である。
本実施の形態に係る半導体装置の製造方法は、半導体ウェハ１３をダイシングして半導体チップを形成する工程と、粘着シート１２付きの接着シート１１をエキスパンドする工程と、接着シート１１付き半導体チップ１４を前記粘着シートからピックアップする工程とを少なくとも有する。
前記ダイシングは、接着シート１１に貼り付けられた半導体ウェハ１３に対し行われる。半導体ウェハ１３の接着シート１１に対する貼り付けは、例えば接着シート１１の所定の領域に半導体ウェハ１３を圧着し、これを接着保持させて固定して行う（マウント工程、図１参照）。マウント工程は、例えば圧着ロール等の押圧手段により押圧しながら行う。前記粘着シート１２はダイシングシートとして機能するものであり、接着シート１１への貼り合わせは、このマウント工程の後に行ってもよく、或いは予め接着シート１１に粘着シート１２を貼り合わせておいてもよい。粘着シート１２の詳細については、後述する。
前記のダイシングは、図２に示すように、半導体ウェハ１３を所定のサイズに切断して個片化し、半導体チップ１４を製造する工程である。ダイシングは、例えば半導体ウェハ１３の回路面側から常法に従い行われる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウェハ１３は、接着シート１１により接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウェハ１３の破損も抑制できる。尚、ダイシングは、例えばダイシングブレード１８が粘着シート１２に到達する程度にまで切込みを行ってもよい。
続いて、接着シート１１のエキスパンドを行う（図３（ａ）及び３（ｂ）参照）。同図（ａ）は、半導体ウェハ１３に貼付された接着シート１１のエキスパンドの様子を示す説明図であり、同図（ｂ）は複数の半導体チップ１４及びダイシングリング１５が接着シート１１に接着固定されている様子を示す平面図である。接着シート１１には、半導体ウェハ１３をダイシングしたことにより形成された複数の半導体チップ１４が接着固定されている。また、各半導体チップ１４の形成領域の外側には、複数の半導体チップ１４が接着固定されている領域から所定の領域を介してダイシングリング１５が、接着シート１１に接着固定されている。エキスパンドは、従来公知のエキスパンド装置を用いて行う。エキスパンド装置は、ダイシングリング１５を介して接着シート１１を下方に押し下げることが可能なドーナツ状の外リング１６と、該外リング１６よりも径が小さく接着シート１１を支持する内リング１７とを有している。
エキスパンドは、次の通りにして行われる。先ず、外リング１６は、接着シート１１が介挿可能な程度に、内リング１７の上方に十分な距離をおいて位置させる。次に、外リング１６と内リング１７との間に、半導体チップ１４及びダイシングリング１５が接着固定された粘着シート１２付きの接着シート１１を介挿させる。このとき、半導体チップ１４が接着固定されている領域が、内リング１７の中央部に位置する様にセットする。その後、外リング１６が、内リング１７に沿って下方へ移動し、同時にダイシングリング１５を押し下げる。ダイシングリング１５が押し下げられることで、接着シート１１はダイシングリングと内リングの高度差によって、引き伸ばされエキスパンドが行なわれる。エキスパンドの目的は、ピックアップの際に半導体チップ１４同士が接触して破損するのを防ぐことにある。
本実施の形態に於けるエキスパンド条件として、エキスパンド量（引き落とし量）は、ダイシングリング１５の内径、半導体ウェハ１３のサイズ、半導体チップ１４のサイズ等によって適宜設定され得る。より具体的には、０．５〜５ｍｍであり、より好ましくは１〜４ｍｍである。
ここで本発明に於いては、引張破断強度及び引張破断伸度について、次の様な物性を有する接着シート１１を使用する（接着シート１１の構成材料等については後述する）。即ち、室温に於ける引張破断強度は１００ＭＰａ以下であり、好ましくは７０ＭＰａ以下、より好ましくは５０ＭＰａ以下である。これにより、前述のエキスパンド条件に於いても、接着シート１１が容易に破断させることができる。尚、引張破断強度の下限値としては、３ＭＰａ以上であることが好ましい。引張破断強度が３ＭＰａ未満であると、接着シート１１の破断が容易に発生する結果、その取り扱い性が低下する場合があるからである。また、室温に於ける引張破断伸度は、１０００％以下であり、好ましくは７００％以下、より好ましくは５００％以下である。これにより、前述のエキスパンド条件に於いても、接着シート１１の過度な伸長を極力抑制する。尚、引張破断伸度の下限値としては、１０５％以上であることが好ましい。引張破断伸度が１０５％未満であると、前記と同様、接着シート１１の破断が容易に発生し、取り扱い性が低下する場合があるからである。前記引張破断強度及び引張破断伸度は、ＭＤ方向及びＴＤ方向のそれぞれに於いて前記数値範囲内に入ることが好ましい。
続いて、粘着シート１２から接着シート付き半導体チップ１４の剥離を行う為、ピックアップ工程を行う。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の接着シート付き半導体チップ１４を粘着シート１２側からニードルによって突き上げ、突き上げられた接着シート付き半導体チップ１４をピックアップ装置によってピックアップする方法等が挙げられる。尚、粘着シート１２が紫外線硬化型の場合は、該粘着シート１２に紫外線を照射した後に行う。これにより、粘着シート１２の接着シート１１に対する粘着力を低下させ、粘着シート１２からの剥離を容易にする。その結果、半導体チップ１４を損傷させることなくピックアップが可能となる。紫外線照射の際の照射強度、照射時間等の条件は特に限定されず、適宜必要に応じて設定すればよい。また、紫外線照射に使用する光源としては、前述のものを使用することができる。
ピックアップした半導体チップ１４は、接着シート１１ａを介して被着体１９に接着固定する（ダイボンド）。被着体１９としては、リードフレーム、ＴＡＢフィルム、基板又は別途作製した半導体チップ等が挙げられる。被着体１９は、例えば、容易に変形されるような変形型被着体であってもよく、変形することが困難である非変形型被着体（半導体ウェハ等）であってもよい。
前記基板としては、従来公知のものを使用することができる。また、前記リードフレームとしては、Ｃｕリードフレーム、４２Ａｌｌｏｙリードフレーム等の金属リードフレームやガラスエポキシ、ＢＴ（ビスマレイミド−トリアジン）、ポリイミド等からなる有機基板を使用することができる。しかし、本発明はこれらに限定されるものではなく、半導体素子をマウントし、半導体素子と電気的に接続して使用可能な回路基板も含まれる。
接着シート１１が熱硬化型の場合には、加熱硬化により、半導体チップ１４を被着体１９に接着固定し、耐熱強度を向上させる。
また前記のダイボンドは、接着シート１１を硬化させず、単に被着体１９に仮固着させてもよい。その後、固着させる為の加熱工程を経ることなくワイヤーボンディングを行い、更に半導体チップ１４を封止樹脂で封止して、当該封止樹脂をアフターキュアすることもできる。
この場合、接着シート１１としては、仮固着時の剪断接着力が、被着体１９に対して０．２ＭＰａ以上のものを使用するのが好ましく、より好ましくは０．２〜１０ＭＰａである。接着シート１１の剪断接着力が少なくとも０．２ＭＰａ以上であると、加熱工程を経ることなくワイヤーボンディング工程を行っても、当該工程に於ける超音波振動や加熱により、接着シート１１と半導体チップ１４又は被着体１９との接着面でずり変形を生じることがない。即ち、ワイヤーボンディングの際の超音波振動により半導体チップが動くことがなく、これによりワイヤーボンディングの成功率が低下するのを防止する。
前記のワイヤーボンディングは、被着体１９の端子部（インナーリード）の先端と半導体チップ１４上の電極パッド（図示しない）とをボンディングワイヤー２０で電気的に接続する工程である（図４参照）。前記ボンディングワイヤー２０としては、例えば金線、アルミニウム線又は銅線等が用いられる。ワイヤーボンディングを行う際の温度は、８０〜２５０℃、好ましくは８０〜２２０℃の範囲内で行われる。また、その加熱時間は数秒〜数分間行われる。結線は、前記温度範囲内となる様に加熱された状態で、超音波による振動エネルギーと印加加圧による圧着工ネルギーの併用により行われる。
本工程は、接着シート１１ａによる固着を行うことなく実行することができる。また、本工程の過程で接着シート１１ａにより半導体チップ１４と被着体１９とが固着することはない。
前記封止工程は、封止樹脂２２により半導体チップ１４を封止する工程である（図４参照）。本工程は、被着体１９に搭載された半導体チップ１４やボンディングワイヤー２０を保護する為に行われる。本工程は、封止用の樹脂を金型で成型することにより行う。封止樹脂２２としては、例えばエポキシ系の樹脂を使用する。樹脂封止の際の加熱温度は、通常１７５℃で６０〜９０秒間行われるが、本発明はこれに限定されず、例えば１６５〜１８５℃で、数分間キュアすることができる。これにより、封止樹脂を硬化させると共に、接着シート１１ａを介して半導体チップ１４と被着体１９とを固着させる。即ち、本発明に於いては、後述する後硬化工程が行われない場合に於いても、本工程に於いて接着シート１１ａによる固着が可能であり、製造工程数の減少及び半導体装置の製造期間の短縮に寄与することができる。
前記後硬化工程に於いては、前記封止工程で硬化不足の封止樹脂２２を完全に硬化させる。封止工程に於いて接着シート１１ａにより固着がされない場合でも、本工程に於いて封止樹脂２２の硬化と共に接着シート１１ａによる固着が可能となる。本工程に於ける加熱温度は、封止樹脂の種類により異なるが、例えば１６５〜１８５℃の範囲内であり、加熱時間は０．５〜８時間程度である。
また、本発明に於いては、図５に示すように、複数の半導体チップを積層して３次元実装をする場合にも好適に用いることができる。図５は、接着シートを介して半導体チップを３次元実装した例を示す断面模式図である。図５に示す３次元実装の場合、先ず接着シート１１ａ付きの半導体チップ１４を、そのワイヤーボンド面が上側となる様に、被着体１９上に仮固着する。次に、接着シート１１ｂ付きの半導体チップ２１を、そのワイヤーボンド面が上側となる様に、かつ、半導体チップ１４の電極パッド部分を避けて仮固着する。
次に、加熱工程を行うことなく、ワイヤーボンディング工程を行う。これにより、半導体チップ１４及び他の半導体チップ２１に於けるそれぞれの電極パッドと、被着体１９とをボンディングワイヤー２０で電気的に接続する。
続いて、封止樹脂２２により半導体チップ１４等を封止する封止工程を行い、封止樹脂を硬化させる。それと共に、接着シート１１ａにより被着体１９と半導体チップ１４との間を固着する。また、接着シート１１ｂにより半導体チップ１４と他の半導体チップ２１との間も固着させる。尚、封止工程の後、後硬化工程を行ってもよい。
半導体チップの３次元実装の場合に於いても、接着シート１１ａの加熱による加熱処理を行わないので、製造工程の簡素化及び歩留まりの向上が図れる。また、被着体１９に反りが生じたり、半導体チップ１４及び他の半導体チップ２１にクラックが発生したりすることもないので、半導体チップの一層の薄型化が可能になる。
また、図６に示すように、半導体チップ間に接着シートを介してスペーサを積層させた３次元実装としてもよい。図６は、２つの半導体チップをスペーサを介して接着シートにより３次元実装した例を示す断面模式図である。
図６に示す３次元実装の場合、先ず被着体１９上に、接着シート１１ａ付きの半導体チップ１４及び接着シート１１ｃ付きのスペーサ２３を順次積層して仮固着する。更に、接着シート１１ｃ上に、接着シート１１ａ付きの半導体チップ１４を積層して仮固着する。
次に、加熱工程を行うことなく、図６に示すように、ワイヤーボンディング工程を行う。これにより、半導体チップ１４に於ける電極パッドと被着体１９とをボンディングワイヤー２０で電気的に接続する。
続いて、封止樹脂２２により半導体チップ１４を封止する封止工程を行い、封止樹脂２２を硬化させると共に、接着シート１１ａ、１１ｃにより被着体１９と半導体チップ１４との間、及び半導体チップ１４とスペーサ２３との間を固着させる。これにより、半導体パッケージが得られる。封止工程は、半導体チップ１４側のみを片面封止する一括封止法が好ましい。封止は粘着シート上に貼り付けられた半導体チップ１４を保護するために行われ、その方法としては封止樹脂２２を用いて金型中で成型されるのが代表的である。その際、複数のキャビティを有する上金型と下金型からなる金型を用いて、同時に封止工程を行うのが一般的である。樹脂封止時の加熱温度は、例えば１７０〜１８０℃の範囲内であることが好ましい。封止工程の後に、後硬化工程を行ってもよい。
尚、前記スペーサ２３としては、特に限定されるものではなく、例えば従来公知のシリコンチップ、ポリイミドフィルム等を用いることができる。また、前記スペーサとしてコア材料を用いることができる。コア材料としては特に限定されるものではなく、従来公知のものを用いることができる。具体的には、フィルム（例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等）、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、ミラーシリコンウェハ、シリコン基板又はガラス基板等を使用できる。
次に、本実施の形態に係る接着シート１１について説明する。
接着シート１１は、室温に於ける引張破断強度が１００ＭＰａ以下であり、かつ引張破断伸度が１０００％以下であれば、その構成は特に限定されない。具体的には、例えば接着剤層の単層のみからなる接着シートや、コア材料の片面又は両面に接着剤層を形成した多層構造の接着シート等が挙げられる。ここで、前記コア材料としては、フィルム（例えばポリイミドフィルム、ポリエステルフィルＡ、ポリエチレンテレフタレートフィルＡ、ポリエチレンナフタレートフィルＡ、ポリカーボネートフィルＡ等）、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板も シリコン基板又はカラス基板等が挙げられる。また、接着シートとダイシングシートとの一体型のものも使用することができる。
前記接着剤層は接着機能を有する層であり、その構成材料としては、熱可塑性樹脂と熱硬化性樹脂とを併用したものが挙げられる。前記熱可塑性樹脂の含有量は接着シート１１中の有機物成分に対し４０〜９０重量％、より好ましくは４５〜８５重量％である。更に、前記熱硬化性樹脂の含有量は接着シート１１中の有機物成分に対し１０〜６０重量％、より好ましくは１５〜５５重量％である。熱可塑性樹脂及び熱硬化性樹脂の含有量をそれぞれ前記数値範囲内にすることにより、室温に於ける引張破断強度を１００ＭＰａ以下にし、かつ、引張破断伸度を１０００％以下にすることができる。ここで、熱可塑性樹脂の含有割合を前記数値範囲内で多くすることにより、引張破断強度の低減が可能になる。その一方、熱硬化性樹脂の含有割合を前記数値範囲内で多くすることにより、引張破断伸度の低減が可能になる。
尚、引張破断伸度の値は、例えば製膜時に生じる分子配向を制御することにより、前記範囲内で増大又は減少させることが可能である。分子配向を制御する方法としては、 等が挙げられる。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレンサ酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴやＰＢＴ等の飽和ポリエステル樹脂、ポリアミドイミド樹脂又はフッ素樹脂等が挙げられる。これらの熱可塑性樹脂は単独で、又は２種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体チップの信頼性を確保できるアクリル樹脂が特に好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数３０以下、特に炭素数４〜１８の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体等が挙げられる。前記アルキル基としては、例えばメチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、アミル基、イソアミル基、へキシル基、へプチル基、シクロヘキシル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ラウリル基、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基、又はドデシル基等が挙げられる。
また、前記重合体を形成する他のモノマーとしては、特に限定されるものではなく、例えばアクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマール酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル若しくは（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は２−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーが挙げられる。
前記熱硬化性樹脂としては、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、エポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、又は熱硬化性ポリイミド樹脂等が挙げられる。これらの樹脂は、単独で又は２種以上併用して用いることができる。特に、半導体チップを腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好ましい。また、エポキシ樹脂の硬化剤としてはフェノール樹脂が好ましい。
前記エポキシ樹脂は、接着剤組成物として一般に用いられるものであれば特に限定は無く、例えばビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＳ型、臭素化ビスフェノールＡ型、水添ビスフェノールＡ型、ビスフェノールＡＦ型、ビフェニル型、ナフタレン型、フルオンレン型、フェノールノボラック型、オルソクレゾールノボラック型、トリスヒドロキシフェニルメタン型、テトラフェニロールエタン型等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型、トリスグリシジルイソシアヌレート型若しくはグリシジルアミン型等のエポキシ樹脂が用いられる。これらは単独で、又は２種以上を併用して用いることができる。これらのエポキシ樹脂のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型樹脂又はテトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
更に、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。これらは単独で、又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
前記エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５〜２．０当量になるように配合することが好適である。より好適なのは、０．８〜１．２当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
尚、本発明に於いては、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を用いたダイボンドフィルムが特に好ましい。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体チップの信頼性を確保できる。この場合の配合比は、アクリル樹脂成分１００重量部に対して、エポキシ樹脂とフェノール樹脂の混合量が１０〜６０重量部である。
本発明の接着シート１１は、予めある程度架橋をさせておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておいてもよい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図る。
前記架橋剤としては、従来公知のものを採用することができる。特に、トリレンジイソシアネート、ジフェニルメタンジイソシアネート、ｐ−フェニレンジイソシアネート、１，５−ナフタレンジイソシアネート、多価アルコールとジイソシアネートの付加物等のポリイソシアネート化合物がより好ましい。架橋剤の添加量としては、前記の重合体１００重量部に対し、通常０．０５〜７重量部とするのが好ましい。架橋剤の量が７重量部より多いと、接着力が低下するので好ましくない。その一方、０．０５重量部より少ないと、凝集力が不足するので好ましくない。また、この様なポリイソシアネート化合物と共に、必要に応じて、エポキシ樹脂等の他の多官能性化合物を一緒に含ませるようにしてもよい。
また、本発明の接着シート１１には、その用途に応じて無機充頃剤を適宜配合することができる。無機充填剤の配合は，導電性の付与や熱伝導性の向上、弾性率の調節等を可能とする。前記無機重点材としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、室化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、ハラジウム、半田等の金属、又は合金類、その他カーボン等からなる種々の無機粉末が挙げられる。これらは単独で又は２種以上を併用して用いることができる。なかでも、シリカ、特に溶融シリカが好適に用いられる。また、無機充填剤の平均粒径は０．１〜８０μｍの範囲内であることが好ましい。
前記無機充填剤の配合量は、有機樹脂成分１００重量部に対し３０〜７０重量部に設定することが好ましい。特に好ましくは３０〜６０重量部である。無機充填剤の配合量を多くすることによっても、接着シート１１の引張破断強度が低減する様に制御することができる。
尚、本発明の接着シート１１には、前記無機充填剤以外に、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば難燃剤、シランカップリング剤又はイオントラップ剤等が挙げられる。
前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。これらは、単独で、又は２種以上を併用して用いることができる。
前記シランカップリング剤としては、例えば、β−（３、４−エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。これらの化合物は、単独で又は２種以上を併用して用いることができる。
前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。これらは、単独で又は２種以上を併用して用いることができる。
前記粘着シート１２はダイシングシートとして機能するものであり、例えば、基材上に粘着剤層を積層して構成される。
前記基材としては特に限定されず、例えば、低密度ポリエチレン、直鎖状ポリエチレン、中密度ポリエチレン、高密度ポリエチレン、超低密度ポリエチレン、ランダム共重合ポリプロピレン、ブロック共重合ポリプロピレン、ホモポリプロレン、ポリブテン、ポリメチルペンテン等のポリオレフィン、エチレン−酢酸ビニル共重合体、アイオノマー樹脂、エチレン−（メタ）アクリル酸共重合体、エチレン−（メタ）アクリル酸エステル（ランダム、交互）共重合体、エチレン−ブテン共重合体、エチレン−ヘキセン共重合体、ポリウレタン、ポリエチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリエーテルエーテルケトン、ポリイミド、ポリエーテルイミド、ポリアミド、全芳香族ポリアミド、ポリフェニルスルフイド、アラミド（紙）、ガラス、ガラスクロス、フッ素樹脂、ポリ塩化ビニル、ポリ塩化ビニリデン、セルロース系樹脂、シリコーン樹脂、金属（箔）、紙等が挙げられる。
また基材の材料としては、前記樹脂の架橋体等のポリマーが挙げられる。前記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。延伸処理等により熱収縮性を付与した樹脂シートによれば、ダイシング後にその基材を熱収縮させることにより粘着剤層と接着シート１１との接着面積を低下させて、半導体チップの回収の容易化を図ることができる。
前記基材は、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材には、帯電防止能を付与する為、前記の基材上に金属、合金、これらの酸化物等からなる厚さが３０〜５００Å程度の導電性物質の蒸着層を設けることができる。基材は単層あるいは２種以上の複層でもよい。
基材の表面は、隣接する層との密着性、保持性等を高める為、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的処理、下塗剤によるコーティング処理を施すことができる。
基材の厚さは、特に制限されず適宜に決定できるが、一般的には５〜２００μｍ程度である。
粘着剤層は、公知乃至慣用の粘着剤を使用することができる。この様な粘着剤は、何ら制限されるものではないが、例えばゴム系、アクリル系、シリコーン系、ポリエステル系、ポリ酢酸ビニル系等の各種粘着剤が用いられる。
前記粘着剤としてはアクリル系粘着剤が好ましい。アクリル系粘着剤のベースポリマーであるアクリル系ポリマーは、通常、（メタ）アクリル酸アルキルの重合体又は共重合性モノマーとの共重合体が用いられる。アクリル系ポリマーの主モノマーとしては、そのホモポリマーのガラス転移温度が２０℃以下の（メタ）アクリル酸アルキルが好ましい。
（メタ）アクリル酸アルキルのアルキル基としては、例えば、メチル基、エチル基、ブチル基、２−エチルヘキシル基、オクチル基、イソノニル基等が挙げられる。また、前記共重合性モノマーとしては、（メタ）アクリル酸のヒドロキシアルキルエステル（例えばヒドロキシエチルエステル、ヒドロキシブチルエステル、ヒドロキシヘキシルエステル等）、（メタ）アクリル酸グリシジルエステル、（メタ）アクリル酸、イタコン酸、無水マレイン酸、（メタ）アクリル酸アミド、（メタ）アクリル酸Ｎ−ヒドロキシメチルアミド、（メタ）アクリル酸アルキルアミノアルキル（例えば、ジメチルアミノエチルメタクリレート、ｔ−ブチルアミノエチルメタクリレート等）、酢酸ビニル、スチレン、アクリロニトリル、アクリロイルモルフォリン等が挙げられる。
また、粘着剤としては紫外線、電子線等により硬化する放射線硬化型粘着剤や加熱発泡型粘着剤を用いることも出来る。これにより、接着シート付きの半導体チップを粘着シート１２から剥離する際に、粘着剤層に放射線を照射し、又は所定加熱することにより該粘着剤層の粘着力を低減させることができる。その結果、半導体チップの剥離を容易に行うことが可能になる。本発明に於いては、放射線硬化型、特に紫外線硬化型を用いることが好ましい。尚、粘着剤として放射線硬化型粘着剤を用いる場合には、ダイシング工程の前又は後に粘着剤に放射線が照射されるため、前記基材は十分な放射線透過性を有していることが好ましい。
放射線硬化型粘着剤は、例えば、前記ベースポリマー（アクリル系ポリマー）と、放射線硬化成分を含有してなる。放射線硬化成分は、分子中に炭素−炭素二重結合を有し、ラジカル重合により硬化可能なモノマー、オリゴマー又はポリマーを特に制限なく使用できる。放射線硬化成分としては、例えば、トリメチロールプロパントリ（メタ）アクリレート、ペンタエリスリトールトリ（メタ）アクリレート、テトラエチレングリコールジ（メタ）アクリレート、１，６−へキサンジオールジ（メタ）アクリレート、ネオペンチルグリコールジ（メタ）アクリレート、ジペンタエリスリトールヘキサ（メタ）アクリレート等の（メタ）アクリル酸と多価アルコールとのエステル化物：エステルアクリレートオリゴマー；２−プロペニルージ−３−ブテニルシアヌレート、２−ヒドロキシエチルビス（２−アクリロキシエチル）イソシアヌレート、トリス（２−メタクリロキシエチル）イソシアヌレート等のイソシアヌレート又はイソシアヌレート化合物、又はウレタンアクリレート等が挙げられる。
また、放射線硬化型粘着剤はベースポリマー（アクリルポリマー）として、ポリマー側鎖に炭素−炭素二重結合を有する放射線硬化型ポリマーを使用することもでき、この場合に於いては特に前記放射線硬化成分を加える必要はない。
放射線硬化型粘着剤を紫外線により硬化させる場合には、光重合開始剤が必要である。光重合開始剤としては、例えば、ベンゾインメチルエーテル、ベンゾインプロピルエーテル、ベンゾインイソブチルエーテル等のベンゾインアルキルエーテル類：ベンジル、ベンゾイン、ベンゾフェノン、α−ヒドロキシシク口ヘキシルフェニルケトン等の芳香族ケトン類；ベンジルジメチルケタール等の芳香族ケタール類；ポリビニルベンゾフェノン；クロロチオキサントン、ドデシルチオキサントン、ジメチルチオキサントン、ジエチルチオキサントン等のチオキサントン類等が挙げられる。
前記粘着剤には、更に必要に応じて、架橋剤、粘着付与剤、充填剤、老化防止剤、着色剤等の慣用の添加剤を含有させることが出来る。架橋剤としては、例えば、ポリイソシアネート化合物、メラミン樹脂、尿素樹脂、アジリジン化合物、エポキシ樹脂、無水化物、ポリアミンカルボキシル基含有ポリマー等が挙げられる。
前記粘着剤層の厚みは、粘着剤の種類、及びダイシングの際の切込み深さ等を考慮して適宜設定することが出来る。
以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではなく、単なる説明例に過ぎない。尚、各例中、部は特記がない限りいずれも重量基準である。
（実施例１）
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（根上工業（株）製、パラクロンＷ−１９７ＣＭ）１００部に対して、多官能イソシアネート系架橋剤３部、エポキシ樹脂（ジャパンエポキシレジン（株）製、エピコート１００４）２３部、フェノール樹脂（三井化学（株）製、ミレックスＸＬＣ−ＣＣ）６部、球状シリカ（アドマテックス（株）製、Ｓ０−２５Ｒ）６０部をメチルエチルケトンに溶解させ、濃度２０重量％の接着剤組成物の溶液を調整した。
この接着剤組成物の溶液を、剥離ライナーとしてシリコーン離型処理したポリエチレンテレフタレートフィルム（厚さ５０μｍ）からなる離型処理フィルム上に塗布した。更に、１２０℃で３分間乾燥させたことにより、厚さ２５μｍの本実施例１に係る接着シートを作製した。
（実施例２）
本実施例２に於いては、実施例１にて使用したエポキシ樹脂とフェノール樹脂の添加量をそれぞれ９２部と２４部に変更した。それ以外は、実施例１と同様の手法により、本実施例に係る接着シートを作製した。
（実施例３）
本実施例３に於いては、実施例１にて使用したエポキシ樹脂とフェノール樹脂の添加量をそれぞれ１８４部と４８部に変更した。それ以外は、実施例１と同様の手法により、本実施例に係る接着シートを作製した。
（比較例１）
本比較例１に於いては、実施例１にて使用したエポキシ樹脂とフェノール樹脂の添加量をそれぞれ７．７部と２部に変更した。それ以外は、実施例１と同様の手法により、本実施例に係る接着シートを作製した。
（比較例２）
本比較例２に於いては、実施例１にて使用したエポキシ樹脂とフェノール樹脂の添加量をそれぞれ２７６部と１８部に変更した。それ以外は、実施例１と同様の手法により、本実施例に係る接着シートを作製した。
（比較例３）
本比較例３に於いては、実施例１にて使用した球状シリカを添加しなかったこと以外は、実施例１と同様の手法により、本比較例に係る接着シートを作製した。
（比較例４）
本比較例４に於いては、実施例１にて使用したアクリル樹脂を添加しなかったこと以外は、実施例１と同様の手法により接着シートの作製を行ったが、接着シートとして完成させることはできなかった。
［引張破断強度及び引張破断伸度］
前記実施例１〜３及び比較例１〜４に於いて作製した接着シートについて、それぞれ引張被断強度及び引張破断伸度を以下の通り測定した。
即ち、各接着シートを初期長さ２０ｍｍ、幅１０ｍｍの短冊状の測定片となる様に切断した。測定方法としては、チャック間距離を１０ｍｍ、引張速度を５０ｍｍ／ｍｉｎとして行った。また、測定装置として島津株式会社製ＡＧＳ−Ｈ（商品名）を使用した。尚、引張破断強度及び引張破断伸度は、ＭＤ方向及びＴＤ方向についてそれぞれ測定した。
［ピックアップ性］
次に、前記の各接着シートについてそれらのピックアップ性を評価した。即ち、得られた各接着シートをセパレーターから剥離した後、８ｉｎｃｈのシリコンミラーウェハ（７５μｍ厚み）に貼り付けた。次に、接着シートのシリコンミラーウェハの貼り付け面とは反対側の面に、ダイシングテープ（日東電工（株）製、ダイシングテープＶ−８−Ｔ）をダイシングリングと共にラミネートした。ラミネートは室温下でラミネーターを用いて行った。
次に、下記条件で半導体ウェハをダイシングし、接着シート付きの半導体チップを形成した。
＜ダイシング条件＞
ダイサー：ＤＩＳＣＯ社製、ＤＦＤ−６５１
ブレード：ＤＩＳＣＯ社製、１２６Ｆ−ＳＥ２７ＨＡＢＢ
ブレード回転数：４００００ｒｐｍ
ダイシング速度：３０ｍｍ／ｓｅｃ
ダイシング深さ：８５μｍ
カットモード：シングルカット
ダイシングサイズ：２．０×２．０ｍｍ
続いて、ダイシングにより形成した接着シート付きの半導体チップを、下記の条件によりピックアップした。ピックアップ性の評価は、１００個の半導体チップをピックアップした際に、隣り合う半導体チップを伴ってピックアップされた個数をカウントして行った。それらの結果を下記表１に示す。
＜ピックアップ条件＞
ダイボンダー：ダイボンダーＳＰＡ３００（（株）新川製））
ピン数：１本
ピン先端曲率：３５０ｍｍ
ピン突き上げ量：３００ｍｍ
吸着保持時間：５０ｍｓｅｃ
エキスバンド量：２ｍｍ
［結果］
下記表１の結果から分かるように、実施例１〜３に係る接着シートは何れも引張被断強度が１００ＭＰａ以上、かつ引張破断伸度が１０００％以下であり、ピックアップ性も良好であった。その一方、比較例１〜３に係る接着シートは、何れも引張破断強度１００ＭＰａ以上であるか、又は引張破断伸度が１０００％以上であった。また、ピックアップ性に於いても、目的とする半導体チップの周辺の半導体チップも同時にピックアップされており、ピックアップ性に問題が見られた。尚、比較例４に係る接着シートについては、製膜ができなかった為、評価不能であった。
Figure 2007335643
本発明の実施の一形態に係る接着シート上に、半導体ウェハをマウントする様子を表す説明図である。 前記半導体ウェハをダイシングする様子を表す斜視図である。 図３（ａ）は半導体ウエハに貼付された前記ダイシング用粘着シートのエキスパンドの様子を示す説明図であり、図３（ｂ）は半導体チップ及びダイシングリングがダイシング用粘着シートに接着固定されている様子を示す平面図である。 前記接着シートを介して半導体チップを実装した例を示す断面模式図である。 前記接着シートを介して半導体チップを３次元実装した例を示す断面模式図である。 前記接着シートを用いて、２つの半導体チップ及びスペーサを３次元実装した例を示す断面模式図である。
符号の説明
１１ 接着シート
１１ａ〜１１ｃ 接着シート
１２ 粘着シート
１３ 半導体ウェハ
１４ 半導体チップ
１５ ダイシングリング
１６ 外リング
１７ 内リング
１８ ダイシングブレード
１９ 被着体
２０ ボンディングワイヤー
２１ 半導体チップ
２２ 封止樹脂
２３ スペーサ

Claims (10)

  1. 粘着シート付きの接着シート上に貼り合わせ固定されている半導体ウェハに対し、ダイシングすることにより半導体チップを形成する工程と、
    前記粘着シート付きの接着シートをエキスパンド量０．５〜５ｍｍの条件下でエキスパンドする工程と、
    前記の接着シート付き半導体チップを前記粘着シートからピックアップする工程とを有し、
    前記接着シートとして、室温に於ける引張破断強度が１００ＭＰａ以下、引張破断伸度が１０００％以下のものを使用することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記接着シートは、該シート中の有機物成分に対し熱可塑性樹脂を４０〜９０重量％、熱硬化性樹脂を１０〜６０重量％含有したものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法であって、
    前記熱可塑性樹脂としてアクリル樹脂を使用し、前記熱硬化性樹脂としてエポキシ樹脂又はフェノール樹脂の少なくとも一方を使用することを特徴とする半導体装置の製造方法。
  4. 請求項２又は３に記載の半導体装置の製造方法であって、
    前記接着シートには、該シート中の有機物成分に対し３０〜７０重量％の無機充填剤が含まれていることを特徴とする半導体装置の製造方法。
  5. 請求項１〜４の何れか１項に記載の半導体装置の製造方法であって、
    前記接着シートを介して、半導体チップを被着体上に仮固着する工程と、
    前記半導体チップにワイヤーボンディングをする工程とを有し、
    前記接着シートの前記被着体に対する仮固着時の剪断接着力は０．２ＭＰａ以上であり、かつ、前記ワイヤーボンディングの前に、前記半導体チップを前記被着体上に固着させる為の加熱工程を行わないことを特徴とする半導体装置の製造方法。
  6. 請求項１〜５の何れか１項に記載の半導体装置の製造方法であって、
    前記被着体は、基板、リードフレーム又は他の半導体チップであることを特徴とする半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法であって、
    前記被着体が半導体チップである場合に、半導体チップと半導体チップとの間に、前記接着シートを介してスペーサを積層する工程を含むことを特徴とする半導体装置の製造方法。
  8. 請求項５に記載の半導体装置の製造方法であって、
    前記ワイヤーボンディングされた半導体チップを封止樹脂により封止する工程と、前記封止樹脂の後硬化を行う工程とを含み、
    前記封止工程又は後硬化工程の少なくとも一方に於いて、加熱により封止樹脂を硬化させると共に、前記接着シートを介して半導体チップとスペーサを固着させることを特徴とする半導体装置の製造方法。
  9. 前記請求項１〜８の何れか１項に記載の半導体装置の製造方法に於いて使用される接着シート。
  10. 前記請求項１〜８の何れか１項に記載の半導体装置の製造方法により得られたものであることを特徴とする半導体装置。
JP2006165917A 2006-06-15 2006-06-15 半導体装置の製造方法 Active JP4979063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006165917A JP4979063B2 (ja) 2006-06-15 2006-06-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006165917A JP4979063B2 (ja) 2006-06-15 2006-06-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007335643A true JP2007335643A (ja) 2007-12-27
JP4979063B2 JP4979063B2 (ja) 2012-07-18

Family

ID=38934817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006165917A Active JP4979063B2 (ja) 2006-06-15 2006-06-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4979063B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126718A1 (ja) * 2007-04-05 2008-10-23 Hitachi Chemical Company, Ltd. 半導体チップの製造方法、並びに半導体用接着フィルム及びこれを用いた複合シート
JP2010251727A (ja) * 2009-03-24 2010-11-04 Furukawa Electric Co Ltd:The 半導体ウエハ加工用テープ
JP2011516658A (ja) * 2008-03-31 2011-05-26 ヘンケル コーポレイション 多層ｕｖ硬化性接着剤フィルム
JP2011181899A (ja) * 2010-02-02 2011-09-15 Lintec Corp ダイシングシート
KR101144415B1 (ko) * 2010-04-16 2012-05-10 닛토덴코 가부시키가이샤 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법
JP2012156511A (ja) * 2012-02-08 2012-08-16 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP2015008307A (ja) * 2014-08-07 2015-01-15 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5863914B1 (ja) * 2014-09-05 2016-02-17 古河電気工業株式会社 半導体加工用テープ及びこれを使用して製造する半導体装置の製造方法
WO2017145979A1 (ja) * 2016-02-23 2017-08-31 リンテック株式会社 フィルム状接着剤複合シート及び半導体装置の製造方法
JP2018164002A (ja) * 2017-03-27 2018-10-18 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109786A1 (ja) * 2003-06-06 2004-12-16 Hitachi Chemical Co., Ltd. 接着シート、ダイシングテープ一体型接着シート、及び半導体装置の製造方法
JP2005019962A (ja) * 2003-06-06 2005-01-20 Hitachi Chem Co Ltd 接着シート
JP2005023188A (ja) * 2003-07-01 2005-01-27 Nitto Denko Corp ダイシング用粘着シート用粘着剤、ダイシング用粘着シート、半導体素子の製造方法、半導体素子
JP2005183703A (ja) * 2003-12-19 2005-07-07 Nitto Denko Corp 半導体装置の製造方法
JP2006093213A (ja) * 2004-09-21 2006-04-06 Hitachi Chem Co Ltd 接着剤層付き半導体素子の製造方法
JP2006203133A (ja) * 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
JP2006245487A (ja) * 2005-03-07 2006-09-14 Lintec Corp レーザーダイシングシートおよびレーザーダイシング方法
JP2007005436A (ja) * 2005-06-22 2007-01-11 Nitto Denko Corp ダイシング用粘着シート
JP2007019151A (ja) * 2005-07-06 2007-01-25 Furukawa Electric Co Ltd:The ウエハ加工用テープおよびそれを用いたチップの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004109786A1 (ja) * 2003-06-06 2004-12-16 Hitachi Chemical Co., Ltd. 接着シート、ダイシングテープ一体型接着シート、及び半導体装置の製造方法
JP2005019962A (ja) * 2003-06-06 2005-01-20 Hitachi Chem Co Ltd 接着シート
JP2005023188A (ja) * 2003-07-01 2005-01-27 Nitto Denko Corp ダイシング用粘着シート用粘着剤、ダイシング用粘着シート、半導体素子の製造方法、半導体素子
JP2005183703A (ja) * 2003-12-19 2005-07-07 Nitto Denko Corp 半導体装置の製造方法
JP2006093213A (ja) * 2004-09-21 2006-04-06 Hitachi Chem Co Ltd 接着剤層付き半導体素子の製造方法
JP2006203133A (ja) * 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
JP2006245487A (ja) * 2005-03-07 2006-09-14 Lintec Corp レーザーダイシングシートおよびレーザーダイシング方法
JP2007005436A (ja) * 2005-06-22 2007-01-11 Nitto Denko Corp ダイシング用粘着シート
JP2007019151A (ja) * 2005-07-06 2007-01-25 Furukawa Electric Co Ltd:The ウエハ加工用テープおよびそれを用いたチップの製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008126718A1 (ja) * 2007-04-05 2008-10-23 Hitachi Chemical Company, Ltd. 半導体チップの製造方法、並びに半導体用接着フィルム及びこれを用いた複合シート
US8232185B2 (en) 2007-04-05 2012-07-31 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor chip, adhesive film for semiconductor, and composite sheet using the film
JP2011516658A (ja) * 2008-03-31 2011-05-26 ヘンケル コーポレイション 多層ｕｖ硬化性接着剤フィルム
JP2010251727A (ja) * 2009-03-24 2010-11-04 Furukawa Electric Co Ltd:The 半導体ウエハ加工用テープ
JP2011181899A (ja) * 2010-02-02 2011-09-15 Lintec Corp ダイシングシート
KR101144415B1 (ko) * 2010-04-16 2012-05-10 닛토덴코 가부시키가이샤 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법
JP2012156511A (ja) * 2012-02-08 2012-08-16 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP2015008307A (ja) * 2014-08-07 2015-01-15 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5863914B1 (ja) * 2014-09-05 2016-02-17 古河電気工業株式会社 半導体加工用テープ及びこれを使用して製造する半導体装置の製造方法
JP2016058458A (ja) * 2014-09-05 2016-04-21 古河電気工業株式会社 半導体加工用テープ及びこれを使用して製造する半導体装置の製造方法
KR101828226B1 (ko) 2014-09-05 2018-02-09 후루카와 덴키 고교 가부시키가이샤 반도체 가공용 테이프 및 이것을 사용하여 제조한 반도체 장치
WO2017145979A1 (ja) * 2016-02-23 2017-08-31 リンテック株式会社 フィルム状接着剤複合シート及び半導体装置の製造方法
JPWO2017145979A1 (ja) * 2016-02-23 2018-12-13 リンテック株式会社 フィルム状接着剤複合シート及び半導体装置の製造方法
JP2018164002A (ja) * 2017-03-27 2018-10-18 信越化学工業株式会社 半導体装置及びその製造方法、並びに積層体

Also Published As

Publication number Publication date
JP4979063B2 (ja) 2012-07-18

Similar Documents

Publication Publication Date Title
KR102493750B1 (ko) 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
JP4979063B2 (ja) 半導体装置の製造方法
JP4976522B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5305501B2 (ja) 熱硬化型ダイボンドフィルム
JP4430085B2 (ja) ダイシング・ダイボンドフィルム
KR101417205B1 (ko) 다이싱ㆍ다이 본드 필름
JP4801127B2 (ja) ダイシング・ダイボンドフィルムの製造方法
JP6295135B2 (ja) ダイシング・ダイボンドフィルム
US20110057331A1 (en) Thermosetting die bonding film, dicing die bonding film and semiconductor device
JP2012079936A (ja) ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP6295132B2 (ja) ダイシング・ダイボンドフィルム
WO2007094418A1 (ja) 半導体装置の製造方法
WO2014142154A1 (ja) 補強シート及び二次実装半導体装置の製造方法
JP2017183705A (ja) ダイシングダイボンドフィルム、及び、半導体装置の製造方法
JP2009049400A (ja) 熱硬化型ダイボンドフィルム
JP2011023607A (ja) 放熱性ダイボンドフィルム
JP2012222002A (ja) ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP6670177B2 (ja) ダイボンドフィルム、ダイシングダイボンドフィルム、及び、半導体装置の製造方法
JP2013038408A (ja) 半導体ウェハ固定用粘着テープ、半導体チップの製造方法及び接着フィルム付き粘着テープ
JP2008135448A (ja) ダイシング・ダイボンドフィルム
JP2014082498A (ja) ダイシング・ダイボンドフィルムの製造方法
JP5908543B2 (ja) 半導体装置の製造方法
JP2015211080A (ja) 半導体装置の製造方法
JP5749314B2 (ja) 放熱性ダイボンドフィルム
JP5656741B2 (ja) ダイシング・ダイボンドフィルムの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4979063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250