JP7414191B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP7414191B2
JP7414191B2 JP2023539335A JP2023539335A JP7414191B2 JP 7414191 B2 JP7414191 B2 JP 7414191B2 JP 2023539335 A JP2023539335 A JP 2023539335A JP 2023539335 A JP2023539335 A JP 2023539335A JP 7414191 B2 JP7414191 B2 JP 7414191B2
Authority
JP
Japan
Prior art keywords
sealing material
adhesive
semiconductor package
encapsulant
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023539335A
Other languages
English (en)
Other versions
JPWO2023135709A1 (ja
Inventor
裕一 乃万
智弘 林
勇磨 竹内
香澄 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Publication of JPWO2023135709A1 publication Critical patent/JPWO2023135709A1/ja
Application granted granted Critical
Publication of JP7414191B2 publication Critical patent/JP7414191B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本開示は、半導体パッケージの製造方法に関する。
半導体チップを構成する主材料であるシリコンは、脆く割れやすいという特徴を持つ。そのため、半導体チップを実装する際に、半導体チップの表面の保護を目的として、半導体チップを封止材により封止し、半導体パッケージとすることがある。上記保護方法としては、Five-side protection、Six-side protection等が知られている。
Five-side protectionは、半導体チップの四辺の側面及び端子面の合計五面を封止材により保護する方法であり(非特許文献1)、Six-side protectionは、上記五面に加えて、チップ背面を封止材により保護する方法である(非特許文献2)。
上記したSix-side protectionは、半導体チップ表面に成型した封止材の表面に、別の封止材を設ける工程を含む場合がある。
また、近年、半導体パッケージの表面に別の半導体パッケージを設けることにより、実装面積を低減し、且つ、システムの性能を向上させることが行われており、このような構造は、Package on Packageと呼ばれている(非特許文献3)。
さらに、Package on Packageの変形例として、複数の半導体パッケージを構成する封止材同士が上下に重なり合う、Active Mold Packagingと呼ばれる構造が知られている(非特許文献4)。
Six-side protection及びActive Mold Packaging等の構造においては、封止材の表面に、別の封止材が設けられているが、これら封止材間には優れた密着性が要求される。
また、半導体チップにおける発熱が顕著である場合には、ヒートシンクが用いられる。通常、ヒートシンクは、接着剤を用いて半導体チップ表面に接着される。上記接着剤は、半導体チップ表面だけでなく、封止材の表面にも塗布される場合があり、封止材及びヒートシンクには、優れた密着性が要求される(非特許文献5)。
T. Tang et al., "Challenges of Ultra-Thin 5 Sides Molded WLCSP," 2016 IEEE 66th Electronic Components and Technology Conference (ECTC), pp. 1167-1171, 2016. F. Qin et al., "Study of Warpage Evolution and Control for Six-Side Molded WLCSP in Different Packaging Processes," IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 10, no. 4, pp. 730-738, 2020. S. C. Chong et al., "Development of Package-on-Package Using Embedded Wafer-Level Package Approach," IEEE Transactions on Components, Packaging and Manufacturing Technology, vol. 3, no. 10, pp. 1654-1662, 2013. https://www.lpkf.com/en/industries-technologies/active-mold-packaging/amp-technology Sasanka L. Kanuparthi et al., "Impact of Heatsink Attach Loading on FCBGA Package Thermal Performance," Proceedings of InterSociety Conference on Thermal and Thermomechanical Phenomena in Electronic Systems, pp. 216-223, 2012.
封止材は、コンプレッション成型、トランスファー成型等の成型を利用し、硬化性樹脂組成物を成型することにより作製が可能であるが、リリースフィルム、金型等からの離型性を確保するため、硬化性樹脂組成物にはワックス成分が添加される。
今般、本発明者らは、第1封止材の表面に、第2封止材、ヒートシンク等の第2部材を設けようとした際、第1封止材表面にブリードアウトしたワックス成分が、第1封止材と、第2部材との密着性に悪影響を及ぼし、その後のリフロー等の加熱工程、長期信頼性評価工程等において、第1封止材と、第2部材との界面において剥離を生じさせるおそれがあるという新たな問題を見出した。
本開示は、上記問題に鑑みてなされたものであり、その解決しようとする課題は、第1封止材と、第2部材との密着性に優れる半導体パッケージの製造方法を提供することである。
<1> 第1封止材の表面に、粘着材を貼り付ける工程と、
上記粘着材を上記第1封止材の表面から剥離する工程と、
上記第1封止材の上記粘着材が剥離された表面に、第2部材を設ける工程と、
を含む、半導体パッケージの製造方法。
<2> 上記第2部材が、第2封止材であり、且つ
上記第1封止材の上記粘着材が剥離された表面に、第2部材を設ける工程が、上記第1封止材の表面に、硬化性樹脂組成物を成型することにより行われる、上記<1>に記載の半導体パッケージの製造方法。
<3> 上記粘着材が、UV剥離式の粘着材であり、且つ
上記粘着材を上記第1封止材の表面から剥離する工程の前に、上記粘着材に対し、紫外線を照射する工程を含む、上記<1>又は<2>に記載の半導体パッケージの製造方法。
<4> 上記第2部材が、第2封止材であり、且つ
上記第2封止材の表面に、粘着材を貼り付ける工程と、
上記粘着材を上記第2封止材の表面から剥離する工程と、
上記第2封止材の上記粘着材が剥離された表面に、上記第1封止材及び上記第2封止材とは異なる部材を設ける工程と、
をさらに含む、上記<1>~<3>のいずれか1つに記載の半導体パッケージの製造方法。
本開示の半導体パッケージの製造方法によれば、第1封止材と、第2部材との密着性に優れる半導体パッケージを製造することができる。
図1は、本開示の半導体パッケージの製造により製造される半導体パッケージの一実施形態を示す模式断面図である。 図2は、本開示の半導体パッケージの製造により製造される半導体パッケージの一実施形態を示す模式断面図である。 図3は、本開示の半導体パッケージの製造により製造される半導体パッケージの一実施形態を示す模式断面図である。
以下、本開示を実施するための形態について詳細に説明する。但し、本開示は以下の実施形態に限定されない。以下の実施形態において、その構成要素(要素ステップ等も含む)は、特に明表した場合を除き、必須ではない。数値及びその範囲についても同様であり、本開示を制限するものではない。
本開示において「~」を用いて示された数値範囲には、「~」の前後に記載される数値がそれぞれ最小値及び最大値として含まれる。
本開示中に段階的に記載されている数値範囲において、一つの数値範囲で記載された上限値又は下限値は、他の段階的な記載の数値範囲の上限値又は下限値に置き換えてもよい。また、本開示中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、合成例に示されている値に置き換えてもよい。
本開示において各成分は該当する化合物を複数種含んでいてもよい。組成物中に各成分に該当する物質が複数種存在する場合、各成分の含有率又は含有量は、特に断らない限り、組成物中に存在する当該複数種の物質の合計の含有率又は含有量を意味する。
本開示において各成分に該当する粒子は複数種含んでいてもよい。組成物中に各成分に該当する粒子が複数種存在する場合、各成分の粒子径は、特に断らない限り、組成物中に存在する当該複数種の粒子の混合物についての値を意味する。
本開示において「工程」との語には、他の工程から独立した工程に加え、他の工程と明確に区別できない場合であってもその工程の目的が達成されれば、当該工程も含まれる。
本開示において、「UV剥離式の粘着材」とは、UVを照射することにより、第1封止材等の被着体からの接着又は密着強度が低下する粘着材を指す。
本開示において、「(メタ)アクリル」はアクリル及びメタクリルの少なくとも一方を意味する。
本開示において実施形態を、図面を参照して説明する場合、当該実施形態の構成は図面に示された構成に限定されない。また、各図における部材の大きさは概念的なものであり、部材間の大きさの相対的な関係はこれに限定されない。
[半導体パッケージの製造方法]
本開示の半導体パッケージの製造方法は、第1封止材の表面に、粘着材を貼り付ける工程と、粘着材を第1封止材の表面から剥離する工程と、第1封止材の粘着材が剥離された表面に、第2部材を設ける工程と、を含む。
本開示の半導体パッケージの製造方法によれば、第1封止材と、第2部材との間の密着性に優れる半導体パッケージを提供することができる。その理由は、以下のように推察される。
本開示の半導体パッケージの製造方法においては、第1封止材表面へ第2部材を設ける工程の前に、上記第1封止材表面に粘着材を貼り付け、剥離することが行われる。粘着材の貼り付け及び剥離により、第1封止材表面にブリードアウトしたワックス成分が除去されるため、第1封止材と第2部材との密着性が向上すると推察される。
また、本開示の半導体パッケージの製造方法は、粘着材の貼り付け及び剥離という簡易な方法により、第1封止材表面にブリードアウトしたワックス成分を除去することができ、特別な装置、操作を行う必要がないため、コスト面、製造容易性等に優れる。
以下、本開示の半導体パッケージの製造方法が含みうる各工程について説明する。
(第1封止材の表面に、粘着材を貼り付ける工程)
本開示の半導体パッケージの製造方法は、第1封止材の表面に、粘着材を貼り付ける工程を含む。粘着材の貼り付けは、第1封止材の1つの表面に対して行われてもよく、2つ以上の面に対して行われてもよく、また、表面の一部に対して行われてもよく、全体に対して行われてもよいが、少なくとも第2部材が設けられる部分に対して行われることが好ましい。
粘着材は、第1封止材に貼り付けることができ、且つ剥離可能なものであれば、特に制限なく使用することができる。粘着材は、テープ形状、又はシート形状であると取り扱い性に優れる。
密着力の制御が可能であり、剥離時に、第1封止材を破壊等することなく、ワックス成分を除去することができるという観点からは、粘着材は、UV剥離式の粘着材であることが好ましい。
また、粘着材としては、離脱着可能な粘着剤付きの付箋紙等を使用してもよく、これらは紫外線照射装置等を使用する必要がなく、操作容易性の観点からは好ましい。
一実施形態において、第1封止材は、硬化性樹脂組成物の硬化物である。硬化性樹脂組成物は、熱硬化性樹脂を1種又は2種以上含むことができ、エポキシ樹脂、(メタ)アクリル樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ウレタン樹脂、シリコーン樹脂、不飽和ポリエステル樹脂等が挙げられる。
硬化性樹脂組成物が熱硬化性樹脂を含む場合、硬化性樹脂組成物の質量に対する熱硬化性樹脂の含有率は、強度、流動性、耐熱性、成型性等の観点から0.5質量%~50質量%であることが好ましく、2質量%~30質量%であることがより好ましい。
硬化性樹脂組成物は、硬化剤を1種又は2種以上含んでいてもよく、フェノール硬化剤、アミン硬化剤、酸無水物硬化剤、ポリメルカプタン硬化剤、ポリアミノアミド硬化剤、イソシアネート硬化剤、ブロックイソシアネート硬化剤等が挙げられる。
熱硬化性樹脂として、エポキシ樹脂を使用する場合、エポキシ樹脂と硬化剤との当量比、すなわちエポキシ樹脂中の官能基数に対する硬化剤中の官能基数の比(硬化剤中の官能基数/エポキシ樹脂中の官能基数)は、特に制限されないが、未反応分を少なく抑える観点から、0.5~2.0の範囲に設定されることが好ましく、0.6~1.3の範囲に設定されることがより好ましい。成型性及び耐リフロー性を向上する観点からは、0.8~1.2の範囲に設定されることがさらに好ましい。
硬化性樹脂組成物は、ワックス成分を1種又は2種以上含んでいてもよく、カルナバワックス、モンタン酸、ステアリン酸等の高級脂肪酸、高級脂肪酸金属塩、モンタン酸エステル等のエステル系ワックス、酸化ポリエチレン、非酸化ポリエチレン等のポリオレフィン系ワックスなどが挙げられる。
硬化性樹脂組成物がワックス成分を含む場合、第1封止材の成型時における金型からの離型性を向上する観点からは、ワックス成分の含有量は、硬化性樹脂組成物に含まれる熱硬化性樹脂100質量部に対して、0.01質量部~15質量部であることが好ましく、0.1質量部~10質量部であることがより好ましい。
硬化性樹脂組成物は、硬化促進剤、無機充填材(銅、金、銀、ニッケル、これらの合金、球状シリカ、結晶シリカ等)、カップリング剤、イオン交換体、酸化防止剤、有機溶剤、離型剤、着色剤、ゴム粒子、レベリング剤、消泡剤などを含んでいてもよい。
本開示の半導体パッケージの製造方法により製造される半導体パッケージは、第1封止材により封止される素子と、素子が配置される基板とを備えることができる。
また、半導体パッケージが、後述する第2封止材、第3封止材等の第1封止材以外の封止材を備える場合、半導体パッケージは、第1封止材以外の封止材により封止される素子と、素子が配置される基板とを備えることができる。
素子としては、半導体チップ、トランジスタ、ダイオード、サイリスタ等の能動素子、コンデンサ、抵抗体、コイル等の受動素子などが挙げられる。
基板としては、リードフレーム、配線済みのテープキャリア、配線板、ガラス、シリコンウエハ、有機基板等が挙げられる。基板は、第1封止材が備える素子と、第1封止材以外の封止材により封止される素子とを接続するための貫通孔を有するものであってもよい。
第1封止材及び第1封止材以外の封止材は、コンプレッション成型、トランスファー成型等を利用し、硬化性樹脂組成物を成型することにより作製することができる。
一実施形態において、第1封止材は、粘着剤の貼り付け及び剥離が行われていない封止材(以下、封止材基材とも記す。)の表面に設けられたものであってもよい。また、第1封止材は、封止材基材の表面及び側面に設けられたものであってもよく、全面に設けられたものであってもよい。封止材基材は、上記した硬化性樹脂組成物の硬化物とすることができる。また、本開示の半導体パッケージの製造方法により製造される半導体パッケージは、封止材基材により封止される素子と、素子が配置される基板とを備えることができる。
(粘着材を第1封止材の表面から剥離する工程)
本開示の半導体パッケージの製造方法は、粘着材を第1封止材の表面から剥離する工程を含む。粘着材の剥離は、手動により行ってもよく、剥離装置を使用することにより行ってもよい。
粘着材の第1封止材から剥離時において、粘着材の剥離強度の好ましい数値範囲は、第1封止材の組成に応じ変わるが、ワックス除去性及び第1封止材の破壊抑制性等を向上する観点からは、0.03N/10mm~3.5N/10mmであることが好ましく、0.3N/10mm~1.0N/10mmであることがより好ましい。
第1封止材への粘着材の貼り付けから剥離までの時間は、特に限定されるものではないが、例えば、10秒間~24時間とすることができる。また、粘着材の貼り付け時に圧力を加えてもよく、0.01MPa~0.5MPaの圧力とすることができる。
(第1封止材の粘着材が剥離された表面に、第2部材を設ける工程)
本開示の半導体パッケージの製造方法は、第1封止材の粘着材が剥離された表面に、第2部材を設ける工程を含む。
第2部材としては、第2封止材、ヒートシンク、リッド、スティフナー、電磁シールド、接着剤により形成される接着層等が挙げられる。
第2部材が第2封止材である場合、第2封止材12は、第1封止材11の粘着材が剥離された表面にのみ設けられていてもよく(図1参照)、第1封止材11の粘着材が剥離された表面及び第1封止材11の4つの側面に設けられていてもよく、(図2参照)、第1封止材11の全面に設けられていてもよい(図3参照)。上記種々の第2封止材は、使用する金型を変更することにより製造することができる。
第2部材が第2封止材である場合、第1封止材の表面に、硬化性樹脂組成物を成型することにより、第1封止材表面に第2封止材を設けることができる。
硬化性樹脂組成物としては、上記したものを使用することができ、第1封止材及び第2封止材を構成する硬化性樹脂組成物は同一であってもよく、異なっていてもよいが、封止材間の密着性を向上する観点からは、同一であることが好ましい。
第2部材が第2封止材である場合、硬化性樹脂組成物を成型することにより作製した第2封止材を、従来公知の接着剤を使用して、第1封止材と接着することにより行うことにより、第1封止材表面に第2封止材を設けることができる。
第2部材が、ヒートシンク、リッド、スティフナー又は電磁シールドである場合、従来公知の接着剤を使用して、ヒートシンク等を第1封止材と接着することにより、第1封止材表面にヒートシンク等を設けることができる。
第2部材が第2封止材である場合、本開示の半導体パッケージの製造方法は、第2封止材の表面に、粘着材を貼り付ける工程と、粘着材を第2封止材の表面から剥離する工程と、第2封止材の粘着材が剥離された表面に、第3部材を設ける工程と、をさらに含むことができる。
上記工程を含む半導体パッケージの製造方法により製造される半導体パッケージは、第2封止材と、第3部材との密着性に優れる。
第2封止材の表面に、粘着材を貼り付ける工程及び粘着材を第2封止材の表面から剥離する工程において使用する粘着材、貼り付け面等の詳細については、第1封止材に対する粘着材の貼り付け及び剥離と同様であり、ここでは記載を省略する。
第3部材としては、第3封止材、ヒートシンク、リッド、スティフナー、電磁シールド等が挙げられる。
第3部材を設ける工程の詳細は、第2部材を設ける工程と同様であるため、ここでは記載を省略する。
なお、第3部材が第3封止材である場合、第3封止材を構成する硬化性樹脂組成物としては、上記したものを使用することができ、第1封止材、第2封止材及び第3封止材を構成する硬化性樹脂組成物は同一であってもよく、異なっていてもよい。
なお、第3封止材の表面に第4封止材、第4封止材の表面に第5封止材というように、上記工程を繰り返し行うことにより、半導体パッケージを製造してもよい。
(粘着材に対し、紫外線を照射する工程)
粘着材として、UV剥離式の粘着材を使用する場合、本開示の半導体パッケージの製造方法は、粘着材を第1封止材の表面から剥離する工程の前に、粘着材に対し、紫外線を照射する工程を含むことができる。
また、第2部材が第2封止材であり、本開示の半導体パッケージの製造方法が、第2封止材の表面に、粘着材を貼り付ける工程と、粘着材を第2封止材の表面から剥離する工程と、第2封止材の粘着材が剥離された表面に、第3部材を設ける工程と、をさらに含み且つ粘着材として、UV剥離式の粘着材を使用する場合、本開示の半導体パッケージの製造方法は、粘着材を第2封止材の表面から剥離する工程の前に、粘着材に対し、紫外線を照射する工程を含むことができる。
紫外線の照射により、粘着材の第1封止材及び第2封止材に対する密着力を低下させることができるため、ワックス成分を除去し、且つ第1封止材及び第2封止材の破壊等を抑制することができる。
UV照射装置は、特に限定されるものではなく、高圧水銀灯、キセノンランプ、メタルハライドランプ、LED等が挙げられる。
照射するUVの波長は、特に限定されるものではないが、365nm~405nmとすることができる。照射エネルギは、特に限定されるものではないが、100mJ/cm~2,000mJ/cmとすることができる。
(半導体パッケージをダイシングする工程)
本開示の半導体パッケージの製造は、上記の工程を経て製造される半導体パッケージをダイシングする工程を含んでいてもよい。ダイシング後の半導体パッケージのサイズは、特に限定されるものではなく、半導体パッケージの用途に応じ適宜変更することが好ましい。
以下、実施例を挙げて本開示の一実施形態について更に具体的に説明する。ただし、本開示は、これら実施例に限定されるものではない。
<実施例1>
コンプレッション成型により、幅75mm×長さ240mm×厚さ0.5mmの封止材基材を成型した。封止材基材の作製には、硬化性樹脂組成物であるワックス成分含有エポキシ樹脂組成物を使用した。
封止材基材の表面及び側面に、直径296mm×厚さ0.5mm(基材の厚さを除く)の第1封止材を設けた。
第1封止材は、封止材基材の成型に使用した樹脂組成物を使用し、コンプレッション成型により成型した。
第1封止材の1つの表面にUV剥離式のダイシングテープを貼り付け、23℃、相対湿度50%の環境に、1時間静置した。
静置後、ダイシングテープに対し、UVを照射し、第1封止材からダイシングテープ剥離、半導体パッケージを得た。
<比較例1>
第1封止材及び第2封止材に対してダイシングテープの貼り付けを行わなかった以外は、実施例1と同様にして、半導体パッケージを製造した。
<<密着性評価>>
上記実施例及び比較例において製造した半導体パッケージが備える第1封止材のダイシングテープを剥離した表面に、接着剤が塗布されたスタッドプル試験用のピン(Quad Group社製)を接着させた。上記接着剤により、第1封止材とピンとの間には、第2部材である接着層を形成された。
スタッドプル試験機(Quad Group社製ROMULUS)に、ピンを接着させた半導体パッケージをセットし、垂直方向へピンを引っ張り、接着力の最大値を測定し、結果を表1にまとめた。
接着力の測定後、半導体パッケージを目視により確認したところ、実施例1の半導体パッケージでは、第1封止材は凝集破壊していたが、第1封止材と第2部材である接着層との界面における剥離は生じていなかった。
一方、比較例1の半導体パッケージでは、第1封止材と第2部材である接着層との界面における剥離が生じていた。

表1から、第2部材である接着層の形成前に第1封止材に対してダイシングテープの貼り付け及び剥離を実施した実施例1の半導体パッケージの製造方法により製造される半導体パッケージは、第1封止材と第2部材との密着性に優れることがわかる。
11:第1封止材、12:第2封止材

Claims (4)

  1. ワックス成分がブリードアウトしている第1封止材の表面に、粘着材を貼り付ける工程と、
    前記粘着材を前記第1封止材の表面から剥離する工程と、
    前記第1封止材の前記粘着材が剥離された表面に、第2部材を設ける工程と、
    を含む、半導体パッケージの製造方法。
  2. 前記第2部材が、第2封止材であり、且つ
    前記第1封止材の前記粘着材が剥離された表面に、第2部材を設ける工程が、前記第1封止材の表面に、硬化性樹脂組成物を成型することにより行われる、請求項1に記載の半導体パッケージの製造方法。
  3. 前記粘着材が、UV剥離式の粘着材であり、且つ
    前記粘着材を前記第1封止材の表面から剥離する工程の前に、前記粘着材に対し、紫外線を照射する工程を含む、請求項1又は請求項2に記載の半導体パッケージの製造方法。
  4. 前記第2部材が、第2封止材であり、且つ
    前記第2封止材の表面に、粘着材を貼り付ける工程と、
    前記粘着材を前記第2封止材の表面から剥離する工程と、
    前記第2封止材の前記粘着材が剥離された表面に、前記第1封止材及び前記第2封止材とは異なる部材を設ける工程と、
    をさらに含む、請求項1~請求項3のいずれか一項に記載の半導体パッケージの製造方法。
JP2023539335A 2022-01-13 2022-01-13 半導体パッケージの製造方法 Active JP7414191B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/000938 WO2023135709A1 (ja) 2022-01-13 2022-01-13 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPWO2023135709A1 JPWO2023135709A1 (ja) 2023-07-20
JP7414191B2 true JP7414191B2 (ja) 2024-01-16

Family

ID=87278676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023539335A Active JP7414191B2 (ja) 2022-01-13 2022-01-13 半導体パッケージの製造方法

Country Status (2)

Country Link
JP (1) JP7414191B2 (ja)
WO (1) WO2023135709A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003213088A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 光半導体封止用樹脂組成物及び光半導体装置
JP2009209330A (ja) 2008-03-06 2009-09-17 Nitto Denko Corp 粘着剤層、その製造方法、粘着シート、クリーニングシート、クリーニング機能付き搬送部材およびクリーニング方法
JP2014018760A (ja) 2012-07-20 2014-02-03 Azbil Corp パーティクル除去方法および除去装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4069396B2 (ja) * 1997-01-14 2008-04-02 荒川化学工業株式会社 洗浄剤組成物
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003213088A (ja) 2002-01-28 2003-07-30 Matsushita Electric Works Ltd 光半導体封止用樹脂組成物及び光半導体装置
JP2009209330A (ja) 2008-03-06 2009-09-17 Nitto Denko Corp 粘着剤層、その製造方法、粘着シート、クリーニングシート、クリーニング機能付き搬送部材およびクリーニング方法
JP2014018760A (ja) 2012-07-20 2014-02-03 Azbil Corp パーティクル除去方法および除去装置

Also Published As

Publication number Publication date
WO2023135709A1 (ja) 2023-07-20
JPWO2023135709A1 (ja) 2023-07-20

Similar Documents

Publication Publication Date Title
KR101017731B1 (ko) 다이싱 시트를 갖는 접착 필름 및 그 제조 방법
KR100941832B1 (ko) 열경화형 다이 본딩 필름
JP4519762B2 (ja) 樹脂封止型半導体装置の製造方法
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
KR101105470B1 (ko) 반도체 칩 적층체 및 반도체 칩 적층용 접착제 조성물
KR101048898B1 (ko) 열경화형 접착필름, 다이싱 필름을 갖는 접착필름, 및 상기 열경화형 접착필름 또는 상기 다이싱 필름을 갖는 접착필름을 사용한 반도체 장치의 제조방법
JP2001156027A (ja) 半導体装置の製造方法
KR20120104109A (ko) 다이 본드 필름 및 그 용도
WO2014021450A1 (ja) フィルム状接着剤、半導体接合用接着シート、および半導体装置の製造方法
JP2008135448A (ja) ダイシング・ダイボンドフィルム
JP7317187B2 (ja) 半導体装置の製造方法
JP5003090B2 (ja) 接着フィルムおよびこれを用いた半導体装置
JP5301023B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004095844A (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
KR101393700B1 (ko) 웨이퍼의 휨 발생 방지 기능을 강화시킨 팬 아웃 웨이퍼 레벨 패키징 공정
JP7414191B2 (ja) 半導体パッケージの製造方法
JP2011155191A (ja) 半導体装置の製造方法及び回路部材接続用接着シート
US8545663B2 (en) Process for manufacturing semiconductor devices
TWI504717B (zh) 用於晶片曝露覆晶封裝之模底部充填過程中的遮蔽膠帶
JP5156033B2 (ja) 樹脂封止型半導体装置の製造方法
KR20150092101A (ko) 칩용 수지막 형성용 시트 및 반도체 장치의 제조 방법
JP5894035B2 (ja) 半導体装置の製造方法
JP2015103573A (ja) 熱硬化型ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、及び、半導体装置の製造方法
JP7226669B2 (ja) 半導体装置の製造方法
JP7226664B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230627

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231211

R151 Written notification of patent or utility model registration

Ref document number: 7414191

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151