KR20150092101A

KR20150092101A - 칩용 수지막 형성용 시트 및 반도체 장치의 제조 방법

Info

Publication number: KR20150092101A
Application number: KR1020157012275A
Authority: KR
Inventors: 유이치로 아즈마; 이사오 이치카와
Original assignee: 린텍 가부시키가이샤
Priority date: 2012-11-30
Filing date: 2013-06-14
Publication date: 2015-08-12
Also published as: JP6427791B2; WO2014083872A1; TW201420712A; EP2927952A1; KR102140470B1; EP2927952B1; EP2927952A4; CN104871310A; TWI577775B; JPWO2014083872A1; CN104871310B

Abstract

반도체 장치의 제조 공정에 있어서, 공정수가 증가하고, 프로세스가 번잡화되는 특별한 처리를 반도체 웨이퍼, 칩에 실시하지 않고, 얻어지는 반도체 장치에 방열 특성을 부여할 수 있으며, 또한 접착성이 우수한 시트를 제공하는 것. 본 발명에 따른 칩용 수지막 형성용 시트는 지지 시트와, 당해 지지 시트 상에 형성된 수지막 형성층을 갖고, 당해 수지막 형성층이 바인더 폴리머 성분(A), 경화성 성분(B), 무기 필러(C) 및 실란 커플링제(D)를 포함하고, 당해 무기 필러(C)가 질화물 입자(C1)을 함유하며, 당해 실란 커플링제(D)의 분자량이 300 이상이다.

Description

칩용 수지막 형성용 시트 및 반도체 장치의 제조 방법{SHEET FOR FORMING RESIN FILM FOR CHIPS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

본 발명은 반도체 칩 중 어느 면에 접착 강도 및 열전도율이 높은 수지막을 높은 효율로 형성할 수 있고, 또한 신뢰성이 높은 반도체 장치를 제조하는 것이 가능한 칩용 수지막 형성용 시트에 관한 것이다.

근래에는 이른바 페이스 다운(face down) 방식으로 불리는 실장법을 이용한 반도체 장치의 제조가 행해지고 있다. 페이스 다운 방식에 있어서는, 회로면 위에 범프 등의 전극을 갖는 반도체 칩(이하, 단지 「칩」이라고도 한다)이 사용되고, 당해 전극이 기판과 접합된다. 이 때문에, 칩의 회로면과는 반대측의 면(칩 이면)은 노출되는 경우가 있다.

이 노출된 칩 이면은 유기막에 의해 보호되는 경우가 있다. 종래, 이 유기막으로 이루어지는 보호막을 갖는 칩은 액상 수지를 스핀 코트법에 의해 웨이퍼 이면에 도포하고, 건조시키고, 경화하여 웨이퍼와 함께 보호막을 절단하여 얻어진다. 그러나, 이와 같이 하여 형성되는 보호막의 두께 정밀도는 충분하지 않기 때문에, 제품의 수율이 저하되는 경우가 있었다.

상기 문제를 해결하기 위해, 지지 시트와, 당해 지지 시트 상에 형성된 열 또는 에너지선 경화성 성분과 바인더 폴리머 성분으로 이루어지는 보호막 형성층을 갖는 칩용 보호막 형성용 시트가 개시되어 있다(특허문헌 1).

또한, 대직경 상태로 제조되는 반도체 웨이퍼는 소자 소편(반도체 칩)에 절단 분리(다이싱)된 후에 다음 공정인 본딩 공정에 옮겨지는 경우도 있다. 이 때, 반도체 웨이퍼는 미리 접착 시트에 첩착된 상태로 다이싱, 세정, 건조, 익스팬딩 및 픽업의 각 공정이 추가된 후, 다음 공정의 본딩 공정에 이송된다.

이들 공정 중에서, 픽업 공정 및 본딩 공정의 프로세스를 간략화하기 위해, 웨이퍼 고정 기능과 다이 접착 기능을 동시에 겸비한 다이싱·다이본딩용 접착 시트가 여러 가지 제안되어 있다(예를 들면, 특허문헌 2 참조). 특허문헌 2에 개시되어 있는 접착 시트는 이른바 다이렉트 다이본딩을 가능하게 하여, 다이 접착용 접착제의 도포 공정을 생략할 수 있게 된다. 예를 들면, 상기 접착 시트를 사용함으로써, 이면에 접착제층이 첩부된 반도체 칩을 얻을 수 있고, 유기 기판-칩간, 리드 프레임-칩간, 칩-칩간 등의 다이렉트 다이본딩이 가능해진다. 이러한 접착 시트는 접착제층에 유동성을 갖게 함으로써, 웨이퍼 고정 기능과 다이 접착 기능을 달성하고 있고, 지지 시트와, 당해 지지 시트 상에 형성된 열 또는 에너지선 경화성 성분과 바인더 폴리머 성분으로 이루어지는 접착제층을 갖는다.

또한, 칩의 범프(전극) 형성면을 칩 탑재부에 대향시켜 다이 본드하는 페이스 다운 방식의 칩에 접착 시트를 사용하는 경우에는 접착제층을 범프 형성면, 즉 칩의 표면에 첩부하여, 다이 본드를 행하게 된다.

근래의 반도체 장치의 고밀도화 및 반도체 장치의 제조 공정의 고속화에 수반하여, 반도체 장치로부터의 발열이 문제가 되고 있다. 반도체 장치의 발열에 의해, 반도체 장치가 변형되고, 고장이나 파손의 원인이 되는 것이나, 반도체 장치의 연산 속도의 저하나 오작동을 초래하여, 반도체 장치의 신뢰성을 저하시키는 경우가 있다. 이 때문에, 고성능인 반도체 장치에 있어서는 효율적인 방열 특성이 요구되고 있고, 열전도율이 양호한 충전제를 보호막 형성층이나 접착제층 등의 수지막에 사용하는 것이 검토되고 있다. 예를 들면, 특허문헌 3에는 질화붕소 분말을 포함하는 필름 조성물에 자장을 인가하고, 조성물 중의 질화붕소 분말을 일정 방향으로 배향시켜 고화시킨 열전도성 접착 필름이 개시되어 있다.

일본 공개특허공보 2002-280329호 일본 공개특허공보 2007-314603호 일본 공개특허공보 2002-69392호 일본 공개특허공보 2000-17246호

그러나, 특허문헌 3에 기재된 필름 조성물을 사용하여 형성되는 열전도성 접착 필름은 상술한 바와 같이 제조 공정에 있어서 자장을 인가하는 공정을 갖고, 그 제조 공정이 번잡하다. 또한, 특허문헌 3의 실시예에서 개시된 평균 입자 직경 1∼2㎛의 질화붕소 분말을 사용하여 수지막을 형성하면, 입자 직경이 작은 것에서 기인하여 수지막 형성용 조성물이 증점되는 경우가 있다. 수지막 형성용 조성물이 증점되면, 수지막 형성용 조성물의 도공 적성이 저하되어, 평활한 수지막을 형성하는 것이 곤란해지는 경우가 있다. 한편, 수지막 형성용 조성물의 증점을 피하기 위해 질화붕소 분말의 첨가량을 줄였을 경우에는 수지막의 높은 열전도율이 얻어지지 않는다.

또한, 질화붕소 등의 무기 필러는 당해 시트를 제조할 때 사용하는 수지막 형성용 조성물 중에 있어서 분산성이 낮고, 젖음성이나 접착성을 향상시키는 것이 곤란하였다. 그 결과, 반도체 장치의 신뢰성이 저하되는 경우가 있었다.

또한, 특허문헌 4에는 접착성을 개선하기 위해 수지 조성물 중에 폴리실록산 올리고머에 실란 커플링제를 부여, 축합시킨 화합물을 첨가하는 것이 기재되어 있다.

본 발명은 상기 사정을 감안하여 이루어진 것으로서, 반도체 장치의 제조 공정에 있어서, 공정수가 증가되고, 프로세스가 번잡화되는 특별한 처리를 반도체 웨이퍼, 칩에 실시하지 않고, 얻어지는 반도체 장치에 방열 특성을 부여할 수 있으며, 또한 접착성이 우수한 시트를 제공하는 것을 목적으로 하고 있다.

본 발명자들은 상기 과제의 해결을 목적으로 하여 열심히 연구한 결과, 반도체 칩 중 어느 면에 형성되는 수지막 형성층에, 특정 무기 필러와 실란 커플링제를 첨가함으로써, 피착체(반도체 웨이퍼나 반도체 칩 등)에 대한 접착성과 반도체 장치의 방열 특성을 향상시킬 수 있는 것에 착상하여, 본 발명을 완성시키기에 이르렀다.

본 발명은, 이하의 요지를 포함한다.

[1] 지지 시트와, 당해 지지 시트 상에 형성된 수지막 형성층을 갖고,

당해 수지막 형성층이 바인더 폴리머 성분(A), 경화성 성분(B), 무기 필러(C) 및 실란 커플링제(D)를 포함하고,

당해 무기 필러(C)가 질화물 입자(C1)을 함유하며,

당해 실란 커플링제(D)의 분자량이 300 이상인 칩용 수지막 형성용 시트.

[2] 당해 수지막 형성층의 전체 질량 중에 있어서의 실란 커플링제(D)의 질량 비율이 0.3∼2질량％인 [1]에 기재된 칩용 수지막 형성용 시트.

[3] 실란 커플링제(D)의 알콕시 당량이 10∼40㎜ol/g인 [1] 또는 [2]에 기재된 칩용 수지막 형성용 시트.

[4] 당해 수지막 형성층의 전체 질량 중에 있어서의 질화물 입자(C1)의 질량 비율이 40질량％ 이하인 [1]∼[3] 중 어느 것에 기재된 칩용 수지막 형성용 시트.

[5] 당해 수지막 형성층의 전체 질량 중에 있어서의 무기 필러(C)의 질량 비율이 30∼60질량％인 [1]∼[4] 중 어느 것에 기재된 칩용 수지막 형성용 시트.

[6] 무기 필러(C)가 질화물 입자(C1) 이외의 다른 입자(C2)를 함유하는 [1]∼[5] 중 어느 것에 기재된 칩용 수지막 형성용 시트.

[7] 질화물 입자(C1)이 질화붕소 입자인 [1]∼[6] 중 어느 것에 기재된 칩용 수지막 형성용 시트.

[8] 다른 입자(C2)의 평균 입자 직경이 20㎛ 이상인 [6]에 기재된 칩용 수지막 형성용 시트.

[9] 무기 필러(C)에 있어서의 질화물 입자(C1)과 다른 입자(C2)의 중량 비율(C1:C2)이 1:5∼5:1인 [6] 또는 [8]에 기재된 칩용 수지막 형성용 시트.

[10] 다른 입자(C2)의 평균 입자 직경이 수지막 형성층의 두께의 0.01∼0.65배인 [6], [8] 또는 [9] 중 어느 것에 기재된 칩용 수지막 형성용 시트.

[11] 수지막 형성층의 박리 강도가 3.5∼10N/10㎜인 [1]∼[10] 중 어느 것에 기재된 칩용 수지막 형성용 시트.

[12] 수지막 형성층의 열전도율이 2W/(m·K) 이상인 [1]∼[11] 중 어느 것에 기재된 칩용 수지막 형성용 시트.

[13] 상기 [1]∼[12] 중 어느 것에 기재된 칩용 수지막 형성용 시트를 사용하는 반도체 장치의 제조 방법.

반도체 칩 중 어느 면에 수지막을 형성할 때, 본 발명에 따른 칩용 수지막 형성용 시트를 사용함으로써, 반도체 웨이퍼, 칩에 특별한 처리를 실시하지 않고, 박리 강도와 열전도율이 우수한 수지막을 형성할 수 있음과 함께, 얻어지는 반도체 장치의 신뢰성을 향상시킬 수 있다.

이하, 본 발명에 대해, 그 최선의 형태도 포함하여 더욱 구체적으로 설명한다. 본 발명에 따른 칩용 수지막 형성용 시트는 지지 시트와, 당해 지지 시트 상에 형성된 수지막 형성층을 갖는다.

(수지막 형성층)

수지막 형성층은 바인더 폴리머 성분(A), 경화성 성분(B), 무기 필러(C) 및 실란 커플링제(D)를 포함한다.

(A) 바인더 폴리머 성분

수지막 형성층에 충분한 접착성(반도체 웨이퍼 등에 대한 첩부성이나 전사성) 및 조막성(시트 형성성)을 부여하기 위해 바인더 폴리머 성분(A)가 사용된다. 바인더 폴리머 성분(A)로는, 종래 공지의 아크릴 폴리머, 폴리에스테르 수지, 우레탄 수지, 아크릴우레탄 수지, 페녹시 수지, 실리콘 수지, 고무계 폴리머, 폴리스티렌 등을 사용할 수 있고, 열경화성 관능기와 같은 관능기의 유무는 상관없다.

바인더 폴리머 성분(A)의 중량 평균 분자량(Mw)은 1만∼200만인 것이 바람직하고, 10만∼150만인 것이 보다 바람직하다. 바인더 폴리머 성분(A)의 중량 평균 분자량이 지나치게 낮으면 수지막 형성층과 지지 시트의 박리력이 커져 수지막 형성층의 전사를 할 수 없는 불량이 일어나는 경우가 있다. 또한, 바인더 폴리머 성분(A)의 중량 평균 분자량이 지나치게 많으면 수지막 형성층의 접착성이 저하되어, 칩 등에 전사할 수 없게 되거나 혹은 전사 후에 칩 등으로부터 수지막이 박리되는 경우가 있다. 또한, 바인더 폴리머 성분(A)의 중량 평균 분자량이 지나치게 낮으면 수지막 형성층의 시트 형성이 어려워지는 경우가 있다.

바인더 폴리머 성분(A)로서 아크릴 폴리머가 바람직하게 사용된다. 아크릴 폴리머의 유리 전이 온도(Tg)는 바람직하게는 -60∼50℃, 더욱 바람직하게는 -50∼40℃, 특히 바람직하게는 -40∼30℃의 범위에 있다. 아크릴 폴리머의 유리 전이 온도가 지나치게 낮으면 수지막 형성층과 지지 시트의 박리력이 커져 수지막 형성층의 전사를 할 수 없는 불량이 일어나는 경우가 있다. 또한, 아크릴 폴리머의 유리 전이 온도가 지나치게 높으면 수지막 형성층의 접착성이 저하되어, 칩 등에 전사할 수 없게 되거나 혹은 전사 후에 칩 등으로부터 수지막이 박리되거나 하는 경우가 있다. 또한, 아크릴 폴리머의 유리 전이 온도가 지나치게 낮은 경우나 지나치게 높은 경우에는 수지 형성층을 제조할 때 적당한 조막성이 얻어지지 않아, 시트 형성을 할 수 없어지는 경우가 있다.

상기 아크릴 폴리머를 구성하는 모노머로는, (메타)아크릴산에스테르 모노머 또는 그 유도체를 들 수 있다. 예를 들면, 알킬기의 탄소수가 1∼18인 알킬(메타)아크릴레이트, 고리형 골격을 갖는 (메타)아크릴레이트, 수산기를 갖는 (메타)아크릴레이트 및 에폭시기를 갖는 (메타)아크릴레이트 등을 들 수 있다.

알킬기의 탄소수가 1∼18인 알킬(메타)아크릴레이트로는, 구체적으로는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 펜틸(메타)아크릴레이트, 헥실(메타)아크릴레이트, 헵틸(메타)아크릴레이트, 옥틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트, 노닐(메타)아크릴레이트, 데실(메타)아크릴레이트, 라우릴(메타)아크릴레이트, 테트라데실(메타)아크릴레이트, 옥타데실(메타)아크릴레이트 등을 들 수 있다.

고리형 골격을 갖는 (메타)아크릴레이트로는, 구체적으로는 시클로알킬(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보르닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜테닐옥시에틸(메타)아크릴레이트, 이미드(메타)아크릴레이트 등을 들 수 있다.

수산기를 갖는 (메타)아크릴레이트로는, 구체적으로는 히드록시메틸(메타)아크릴레이트, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트, 4-히드록시부틸(메타)아크릴레이트 등을 들 수 있다.

에폭시기를 갖는 (메타)아크릴레이트로는, 구체적으로는 글리시딜(메타)아크릴레이트 등을 들 수 있다.

이들 중에서는, 수산기를 갖고 있는 모노머를 중합하여 얻어지는 아크릴 폴리머가 후술하는 경화성 성분(B)와의 상용성이 좋기 때문에 바람직하다. 또한, 수산기를 갖고 있는 모노머를 함유하고 있는 아크릴 폴리머를 사용했을 경우에는 후술하는 가교제(H)로서 유기 다가 이소시아네이트 화합물 등을 사용함으로써 아크릴 폴리머를 용이하게 가교할 수 있고, 경화 전의 수지막 형성층의 응집성을 제어할 수 있다.

또한, 상기 아크릴 폴리머는 아크릴산, 메타크릴산, 이타콘산, 초산비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.

또한, 후술하는 경화성 성분(B)에 있어서의 열경화성 성분으로서 에폭시 수지를 채용했을 경우에는 아크릴 폴리머를 구성하는 모노머의 전체 질량 중의 에폭시기를 갖는 모노머의 질량 비율을 낮게 제한하는 것이 바람직하다. 이로써, 수지막과 칩의 접착 강도가 높아지는 경향이 있다. 이 이유는 이하와 같은 것으로 추측한다. 아크릴 폴리머를 구성하는 모노머의 전체 질량 중의 에폭시기를 갖는 모노머의 질량 비율이 낮은 경우에는 에폭시 수지와 아크릴 폴리머의 상용성이 저하되어, 수지막 형성층 중에서 각각을 주성분으로 하는 상분리 구조가 형성된다. 그 결과, 아크릴 폴리머를 주성분으로 하는 구조가 수지막에 있어서, 변형을 완충하는 역할을 완수하고, 수지막이 열이력을 거친 후에도 수지막의 변형에서 기인한 접착계면의 국소적인 박리가 생기기 어렵기 때문인 것으로 생각된다. 아크릴 폴리머를 구성하는 모노머의 전체 질량 중의 에폭시기를 갖는 모노머의 배합량으로는, 아크릴 폴리머를 구성하는 모노머에 에폭시기를 갖는 모노머가 포함되지 않고, 또는 아크릴 폴리머를 구성하는 모노머의 전체 질량 중, 에폭시기를 갖는 모노머의 질량 비율이 0질량％를 초과하고, 10질량％ 이하인 것이 바람직하고, 아크릴 폴리머를 구성하는 모노머에 에폭시기를 갖는 모노머가 포함되지 않고, 또는 아크릴 폴리머를 구성하는 모노머의 전체 질량 중, 에폭시기를 갖는 모노머의 질량 비율이 0질량％를 초과하고, 7질량％ 이하인 것이 보다 바람직하다.

에폭시기를 갖는 모노머로는, 예를 들면, 상기 서술한 글리시딜(메타)아크릴레이트 등의 에폭시기를 갖는 (메타)아크릴레이트 외에, 에폭시기를 갖는 노르보르넨 등을 들 수 있다.

폴리머를 구성하는 모노머로서 에폭시기를 갖는 모노머를 포함하는 아크릴 폴리머는 문언상 후술하는 에폭시 수지의 개념에 포함되게 되지만, 본 발명에서는 이러한 아크릴 폴리머는 에폭시 수지에 포함되지 않는 것으로 한다. 즉, 경화성 성분(B)에 있어서의 열경화성 성분으로서 이러한 아크릴 폴리머 이외의 분자로서, 이러한 분자 중에 2관능 이상 갖는 에폭시 화합물을 수지막 형성층에 배합하는 경우에, 이러한 아크릴 폴리머를 사용하는 것에 의한 상기 서술한 효과가 얻어지게 된다.

또한, 바인더 폴리머 성분(A)는 2종 이상의 폴리머를 혼합하여 사용해도 된다. 이 때, 각 폴리머의 중량 평균 분자량은 동일한 정도의 것을 사용해도 되고, 차이를 갖게 해도 된다. 중량 평균 분자량이 상이한 폴리머를 혼합함으로써, 지지 시트와 수지막 형성층의 층간 박리를 하기 쉽게 하거나 전사시의 보이드의 발생을 억제할 수 있다.

또한, 아크릴 폴리머와 혼합하는 폴리머의 유리 전이 온도를 선택함으로써, 지지 시트의 박리력 증대에서 기인하는 수지막 형성층의 전사 불량이나, 수지막 형성층과 칩의 접착력의 저하를 억제하는 것도 가능해진다.

또한, 바인더 폴리머 성분(A)로서 측쇄에 에너지선 중합성기를 갖는 폴리머(에너지선 경화형 중합체)를 사용해도 된다. 이러한 에너지선 경화형 중합체는 바인더 폴리머 성분(A)로서의 기능과, 후술하는 경화성 성분(B)로서의 기능을 겸비한다. 에너지선 중합성기로는, 후술하는 에너지선 중합성 화합물이 함유하는 에너지선 중합성기와 동일한 것을 갖고 있으면 된다. 측쇄에 에너지선 중합성기를 갖는 폴리머로는, 예를 들면, 측쇄에 반응성 관능기 X를 갖는 폴리머에, 반응성 관능기 X와 반응할 수 있는 관능기 Y 및 에너지선 중합성기를 갖는 저분자 화합물을 반응시켜 조제한 폴리머를 들 수 있다.

(B) 경화성 성분

경화성 성분(B)은 열경화성 성분 및 열경화제, 또는 에너지선 중합성 화합물을 사용할 수 있다. 또한, 이들을 조합하여 사용해도 된다. 열경화성 성분으로는, 예를 들면, 에폭시 수지가 바람직하다.

에폭시 수지로는, 종래 공지의 에폭시 수지를 사용할 수 있다. 에폭시 수지 로는, 구체적으로는, 다관능계 에폭시 수지나, 비페닐 화합물, 비스페놀 A 디글리시딜에테르나 그 수첨물, 오르토크레졸노볼락에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자 중에 2관능 이상 갖는 에폭시 화합물을 들 수 있다. 이들은 1종 단독으로, 또는 2종 이상을 조합하여 사용할 수 있다.

경화성 성분(B)로서 열경화성 성분 및 열경화제를 사용하는 경우에는 수지막 형성층에는 바인더 폴리머 성분(A) 100질량부에 대해, 열경화성 성분이 바람직하게는 1∼1500질량부 포함되고, 보다 바람직하게는 3∼1200질량부 포함된다. 열경화성 성분의 함유량이 1질량부 미만이면 충분한 접착성이 얻어지지 않는 경우가 있고, 1500질량부를 초과하면 수지막 형성층과 지지 시트의 박리력이 높아져, 수지막 형성층의 전사 불량이 일어나는 경우가 있다.

열경화제는 열경화성 성분, 특히 에폭시 수지에 대한 경화제로서 기능한다. 바람직한 열경화제로는, 1분자 중에 에폭시기와 반응할 수 있는 관능기를 2개 이상 갖는 화합물을 들 수 있다. 이 관능기로는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기 및 산무수물 등을 들 수 있다. 이들 중 바람직하게는 페놀성 수산기, 아미노기, 산무수물 등을 들 수 있고, 더욱 바람직하게는 페놀성 수산기, 아미노기를 들 수 있다.

페놀성 수산기를 갖는 페놀계 경화제의 구체적인 예로는, 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자이록형 페놀 수지, 아르알킬페놀 수지를 들 수 있다. 아미노기를 갖는 아민계 경화제의 구체적인 예로는, DICY(디시안디아미드)를 들 수 있다. 이들은 1종 단독으로, 또는 2종 이상 혼합하여 사용할 수 있다.

열경화제의 함유량은 열경화성 성분 100질량부에 대해, 0.1∼500질량부인 것이 바람직하고, 1∼200질량부인 것이 보다 바람직하다. 열경화제의 함유량이 적으면 경화 부족으로 접착성이 얻어지지 않는 경우가 있고, 과잉이면 수지막 형성층의 흡습율이 높아져 반도체 장치의 신뢰성을 저하시키는 경우가 있다.

에너지선 중합성 화합물은 에너지선 중합성기를 포함하고, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화한다. 이러한 에너지선 중합성 화합물로서 구체적으로는, 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노히드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 혹은 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고 에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리 에테르아크릴레이트 및 이타콘산 올리고머 등의 아크릴레이트계 화합물을 들 수 있다. 이러한 화합물은 분자 내에 적어도 1개의 중합성 이중 결합을 갖고, 통상은 중량 평균 분자량이 100∼30000, 바람직하게는 300∼10000 정도이다. 경화성 성분(B)로서 에너지선 중합성 화합물을 사용하는 경우에는 수지막 형성층에는 바인더 폴리머 성분(A) 100질량부에 대해, 에너지선 중합성 화합물이 바람직하게는 1∼1500질량부 포함되고, 보다 바람직하게는 3∼1200질량부 포함된다.

(C) 무기 필러

무기 필러(C)는 질화물 입자(C1)을 함유한다. 질화물 입자(C1)을 함유하는 무기 필러(C)를 수지막 형성층에 배합함으로써, 수지막 형성층의 열전도율을 향상시켜, 수지막 형성층이 첩부된 반도체 칩을 실장한 반도체 장치가 발한 열을 효율적으로 확산하는 것이 가능해진다. 또한, 경화 후의 수지막에 있어서의 열팽창 계수를 조정하는 것이 가능해지고, 반도체 웨이퍼, 반도체 칩, 리드 프레임이나 유기 기판 등을 피착체로서 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 추가로 경화 후의 수지막의 흡습율을 저감시키는 것이 가능해져, 가열시에 수지막으로서의 접착성을 유지하여, 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 수지막에 레이저 마킹을 실시함으로써, 레이저광에 의해 절삭된 부분에 무기 필러(C)가 노출되고, 반사광이 확산되기 때문에 백색에 가까운 색을 나타낸다. 이로써, 수지막 형성층이 후술하는 착색제(E)를 함유하는 경우, 레이저 마킹 부분과 다른 부분에 콘트라스트 차가 얻어져, 인자가 명료해진다는 효과가 있다.

또한, 무기 필러(C)는 질화물 입자(C1) 이외의 입자(이하에 있어서, 「다른 입자(C2)」로 기재하는 경우가 있다)를 함유하는 것이 바람직하다. 질화물 입자(C1)는 수지막 형성층의 열전도율을 향상시키지만, 수지막 형성층에 있어서의 질화물 입자(C1)의 함유 비율이 지나치게 많으면, 수지막 형성층의 피착체에 대한 접착성을 저하시키는 경우가 있다. 이 때문에, 질화물 입자(C1)과 다른 입자(C2)를 병용함으로써, 수지막 형성층의 피착체에 대한 접착성을 유지하면서, 수지막 형성층에 충분한 열전도율을 부여할 수 있다.

이하에 있어서, 질화물 입자(C1)과 다른 입자(C2)에 대해 상술한다.

(C1) 질화물 입자

질화물 입자(C1)로는, 질화붕소, 질화알루미늄, 질화규소 등의 입자를 들 수 있다. 이들 중에서도 높은 열전도율을 갖는 수지막 형성층을 얻기 쉬운 질화붕소 입자가 바람직하다.

또한, 질화물 입자(C1)는 이방 형상 입자인 것이 바람직하다. 이방 형상 입자는 이방성을 갖고, 그 구체적인 형상은 판 형상, 침 형상 및 비늘 형상으로 이루어지는 군으로부터 선택되는 적어도 1개의 형상을 갖는 것이 바람직하다. 이방 형상 입자는 그 장축 방향으로 높은 열전도율을 나타낸다. 이 때문에, 수지막 형성층 중에 있어서, 그 장축 방향과 수지막 형성층의 두께 방향이 대략 동일해지는 이방 형상 입자의 비율이 높아짐으로써, 반도체 칩에서 발생한 열이 수지막 형성층을 통하여 발산되기 쉬워진다.

또한, 본 발명에 있어서 「질화물 입자(C1)의 장축 방향과 수지막 형성층의 두께 방향이 대략 동일하다」란, 구체적으로는, 질화물 입자(C1)의 장축 방향이 수지막 형성층의 두께 방향에 평행한 상태를 0°로 했을 때, 수지막 형성층의 두께 방향과 질화물 입자(C1)의 장축 방향이 이루는 각도가 -45∼45°의 범위에 있는 것을 말한다.

질화물 입자(C1)의 평균 입자 직경은 바람직하게는 20㎛ 이하이고, 보다 바람직하게는 5∼20㎛, 더욱 바람직하게는 8∼20㎛, 특히 바람직하게는 10∼15㎛이다. 또한, 질화물 입자(C1)의 평균 입자 직경은 후술하는 다른 입자(C2)의 평균 입자 직경보다 작은 것이 바람직하다. 질화물 입자(C1)의 평균 입자 직경을 상기와 같이 조정함으로써, 수지막 형성층의 열전도율이나 제막성이 향상됨과 함께, 수지막 형성층 중에 있어서의 질화물 입자(C1)의 충전율이 향상된다. 질화물 입자(C1)의 평균 입자 직경은 전자 현미경으로 무작위로 선택한 질화물 입자(C1) 20개의 장축 직경을 측정하고, 그 산술 평균값으로서 산출되는 개수 평균 입자 직경으로 한다.

질화물 입자(C1)의 입자 직경 분포(CV값)는 바람직하게는 5∼40％, 보다 바람직하게는 10∼30％이다. 질화물 입자(C1)의 입자 직경 분포를 상기 범위로 함으로써, 효율적이며 균일한 열전도성을 달성할 수 있다. CV값은 입자 직경의 편차의 지표이고, CV값이 클수록 입자 직경의 편차가 큰 것을 의미한다. CV값이 작은 경우, 입자 직경이 가지런하기 때문에, 입자와 입자의 간극에 들어가는 사이즈가 작은 입자의 양이 적어져, 무기 필러(C)를 보다 조밀하게 충전하는 것이 곤란해지고, 결과적으로 높은 열전도율을 갖는 수지막 형성층을 얻기 어려워지는 경우가 있다. 반대로, CV값이 큰 경우, 무기 필러(C)의 입자 직경이 제막된 수지막 형성층의 두께보다 커지는 경우가 있고, 결과적으로 수지막 형성층의 표면에 요철이 생겨 수지막 형성층의 접착성이 저하되는 경우가 있다. 또한, CV값이 지나치게 크면, 균일한 성능을 갖는 열전도성 조성물을 얻는 것이 곤란해지는 경우가 있다 또한, 질화물 입자(C1)의 입자 직경 분포(CV값)는 전자 현미경 관찰을 행하여, 200개의 입자에 대해 장축 직경을 측정하고, 장축 직경의 표준 편차를 구하여, 상기 서술한 평균 입자 직경을 사용해, (장축 직경의 표준 편차)/(평균 입자 직경)을 산출하여 구할 수 있다.

질화물 입자(C1)의 어스펙트비는 바람직하게는 5 이상, 보다 바람직하게는 5∼30, 더욱 바람직하게는 8∼20, 특히 바람직하게는 10∼15이다. 어스펙트비는 질화물 입자(C1)의 (장축 수평균 직경)/(단축 수평균 직경)으로 나타낸다. 단축 수평균 직경 및 장축 수평균 직경은 투과 전자 현미경 사진에서 무작위로 선택한 질화물 입자(C1) 20개의 단축 직경 및 장축 직경을 측정하고, 각각의 산술 평균값으로서 산출되는 개수 평균 입자 직경으로 한다. 질화물 입자(C1)의 어스펙트비를 상기 범위로 함으로써, 다른 입자(C2)에 의해, 질화물 입자(C1)의 장축 방향과, 수지막 형성층과 평행한 방향이 대략 동일해지는 것을 막을 수 있고, 질화물 입자(C1)이 수지막 형성층의 두께 방향으로 효율적인 열전도 패스를 형성하여, 열전도율을 향상시킬 수 있다.

질화물 입자(C1)의 밀도는 바람직하게는 2∼4g/㎤, 보다 바람직하게는 2.2∼3g/㎤이다.

질화물 입자(C1)의 장축 방향에 있어서의 열전도율은 60∼400W/(m·K)인 것이 바람직하고, 100∼300W/(m·K)인 것이 보다 바람직하다. 이러한 질화물 입자(C1)을 사용함으로써, 형성된 열전도 패스가 높은 열전도성을 갖고, 결과적으로 열전도율이 높은 수지막 형성층이 얻어진다. 또한, 질화물 입자(C1)의 장축 방향에 있어서의 열전도율은 주기 가열법에 의해 측정할 수 있다.

(C2) 다른 입자

다른 입자(C2)로는, 실리카 입자, 알루미나 입자 등을 들 수 있고, 알루미나 입자가 특히 바람직하다. 알루미나 입자를 사용함으로써, 질화물 입자가 형성하는 열전도 패스 이외의 부분에서도 열전도성이 손상되지 않고, 결과적으로 열전도율이 높은 수지막 형성층이 얻어진다.

다른 입자(C2)의 형상은 질화물 입자(C1)의 장축 방향과, 수지막 형성층과 평행한 방향이 대략 동일해지는 것을 방지하는 형상이면 특별히 한정되지 않고, 그 구체적인 형상은 바람직하게는 구형상이다. 이러한 형상의 다른 입자(C2)를 사용함으로써, 수지막 형성층의 제조 공정에 있어서, 질화물 입자(C1)의 장축 방향이 수지막 형성층과 평행한 방향과 대략 동일해지는 것을 억제하고, 그 장축 방향과 수지막 형성층의 두께 방향이 대략 동일해진 질화물 입자(C1)의 비율을 높일 수 있다. 그 결과, 수지막 형성층의 두께 방향이 우수한 열전도율을 갖는 수지막 형성층이 얻어진다. 이것은 수지막 형성층 중에 다른 입자(C2)가 존재함으로써, 질화물 입자(C1)이 다른 입자(C2)에 걸리도록 존재하는 결과, 질화물 입자(C1)의 장축 방향과 수지막 형성층의 두께 방향이 대략 동일해지는 것에서 기인한다. 이방 형상의 질화물 입자(C1)만을 사용했을 경우, 수지막 형성층의 제조 공정(예를 들면, 도포 공정) 중에 질화물 입자(C1)에 가해지는 응력이나 중력에 의해, 그 장축 방향이 수지막 형성층에 평행한 방향과 대략 동일해지는 질화물 입자(C1)의 비율이 높아져, 우수한 열전도율을 갖는 수지막 형성층을 얻는 것이 곤란해지는 경우가 있다.

다른 입자(C2)의 평균 입자 직경은 바람직하게는 20㎛ 이상이고, 보다 바람직하게는 20∼50㎛, 더욱 바람직하게는 20∼30㎛이다. 다른 입자(C2)의 평균 입자 직경을 상기 범위로 함으로써, 수지막 형성층의 열전도율이나 제막성이 향상됨과 함께, 수지막 형성층 중에 있어서의 다른 입자(C2)의 충전율이 향상된다. 또한, 질화물 입자(C1)는 단위 체적당 비표면적이 크고, 수지막 형성용 조성물의 점도를 상승시키기 쉽다. 여기에, 추가로 비표면적이 큰 평균 입자 직경이 20㎛ 미만인 질화물 입자 이외의 필러를 첨가했을 경우, 수지막 형성용 조성물의 점도가 더욱 상승되어, 수지막 형성이 곤란해지거나 다량의 용매에 의해 희석할 필요가 생겨 생산성이 저하될 염려가 있다. 또한, 다른 입자(C2)의 평균 입자 직경은 전자 현미경으로 무작위로 선택한 다른 입자(C2) 20개의 장축 직경을 측정하고, 그 산술 평균값으로서 산출되는 개수 평균 입자 직경으로 한다.

또한, 다른 입자(C2)의 평균 입자 직경은 후술하는 수지막 형성층의 두께의 0.01∼0.65배인 것이 바람직하다. 다른 입자(C2)의 평균 입자 직경이 수지막 형성층의 두께의 0.01배 미만이면, 그 장축 방향이 수지막 형성층에 평행한 방향과 대략 동일해진 질화물 입자(C1)의 비율이 높아져, 효율적인 열전도 패스가 형성되기 어려워져, 수지막 형성층의 열전도율이 저하되는 경우가 있다. 또한, 다른 입자(C2)의 평균 입자 직경이 수지막 형성층의 두께의 0.65배를 초과하면, 수지막 형성층의 표면에 요철이 생겨 피착체에 대한 수지막 형성층의 접착성이 저하되는 경우가 있다. 또한, 균일한 성능을 갖는 열전도성의 수지막 형성용 조성물을 얻는 것이 곤란해지는 경우가 있다.

다른 입자(C2)의 입자 직경 분포(CV값)는 바람직하게는 5∼40％, 보다 바람직하게는 10∼30％이다. 다른 입자(C2)의 입자 직경 분포를 상기 범위로 함으로써, 효율적이며 균일한 열전도성을 달성할 수 있다. CV값이 작은 경우, 입자 직경이 고르기 때문에, 입자와 입자의 간극에 들어가는 사이즈가 작은 입자의 양이 적어지고, 무기 필러(C)를 보다 조밀하게 충전하는 것이 곤란해져, 결과적으로 높은 열전도율을 갖는 수지막 형성층을 얻기 어려워지는 경우가 있다. 반대로, CV값이 큰 경우, 무기 필러(C)의 입자 직경이 제막된 수지막 형성층의 두께보다 커지는 경우가 있고, 결과적으로 수지막 형성층의 표면에 요철이 생겨 피착체에 대한 수지막 형성층의 접착성이 떨어지는 경우가 있다. 또한, CV값이 지나치게 크면, 균일한 성능을 갖는 열전도성 조성물을 얻는 것이 곤란해지는 경우가 있다. 또한, 다른 입자(C2)의 입자 직경 분포(CV값)는 전자 현미경 관찰을 행하여, 200개의 입자에 대해 장축 직경을 측정하고, 장축 직경의 표준 편차를 구하여 상기 서술한 평균 입자 직경을 사용해, (장축 직경의 표준 편차)/(평균 입자 직경)을 산출하여 구할 수 있다.

수지막 형성층의 전체 질량 중에 있어서의 무기 필러(C)의 질량 비율은 수지막 형성층을 구성하는 전체 고형분에 대해, 바람직하게는 30∼60질량％, 보다 바람직하게는 40∼60질량％, 특히 바람직하게는 50∼60질량％이다. 무기 필러(C)의 질량 비율을 상기 범위로 함으로써, 효율적인 열전도 패스가 형성되어 수지막 형성층의 열전도율을 향상시킬 수 있다.

또한, 수지막 형성층의 전체 질량 중에 있어서의 질화물 입자(C1)의 질량 비율은 바람직하게는 40질량％ 이하, 보다 바람직하게는 20∼40질량％, 특히 바람직하게는 20∼30질량％이다. 질화물 입자(C1)의 질량 비율을 상기 범위로 함으로써, 효율적인 열전도 패스가 형성되어 수지막 형성층의 열전도율을 향상시킬 수 있다.

무기 필러(C)로서 질화물 입자(C1)과 다른 입자(C2)를 포함하는 경우, 질화물 입자(C1)과 다른 입자(C2)의 중량 비율(C1:C2)은 바람직하게는 1:5∼5:1, 보다 바람직하게는 1:4∼4:1이다. 질화물 입자(C1)과 다른 입자(C2)의 중량 비율을 상기 범위로 함으로써, 그 장축 방향과 수지막 형성층의 두께 방향이 대략 동일해진 질화물 입자(C1)의 비율을 높일 수 있다. 그 결과, 수지막 형성층의 열전도율을 향상시킬 수 있다. 또한, 수지막 형성용 조성물의 증점을 억제하여, 평활한 수지막을 형성할 수 있다.

또한, 수지막 형성층 중의 무기 필러(C)의 농도는 바람직하게는 30∼50체적％, 보다 바람직하게는 35∼45체적％이다.

(D) 실란 커플링제

무기물과 반응하는 관능기 및 유기 관능기와 반응하는 관능기를 갖고, 분자량이 300 이상인 실란 커플링제(D)를 수지막 형성층에 배합함으로써, 수지막 형성층의 피착체에 대한 접착성을 향상시킬 수 있다. 또한, 실란 커플링제(D)를 사용함으로써, 수지막 형성층을 경화하여 얻어지는 수지막의 내열성을 해치지 않고, 그 내수성을 향상시킬 수 있다. 또한, 이하에 있어서, 상기 「무기물과 반응하는 관능기」를 「반응성 관능기 A」로, 상기 「유기 관능기와 반응하는 관능기」를 「반응성 관능기 B」로 기재하는 경우가 있다.

본 발명에 사용하는 실란 커플링제(D)로는, 분자량이 300 이상인 올리고머 타입의 실란 커플링제를 들 수 있다. 실란 커플링제(D)의 분자량은 300∼5000이 바람직하고, 1000∼3000이 보다 바람직하다. 또한, 실란 커플링제(D)의 알콕시 당량은 10∼40㎜ol/g이 바람직하고, 13∼30㎜ol/g가 보다 바람직하다.

반응성 관능기 A로는, 알콕시기가 바람직하다. 또한, 반응성 관능기 B로는, 바인더 폴리머 성분(A)이나 경화성 성분(B) 등이 갖는 관능기와 반응하는 것이 바람직하고, 이러한 것으로서, 에폭시기, 아미노기, (메타)아크릴로일기, (메타)아크릴로일기 중의 비닐기를 제외한 비닐기, 메르캅토기를 들 수 있고, 이들 중에서도, 에폭시기가 바람직하다. 또한, 알콕시 당량은 화합물의 단위 중량당 포함되는 알콕시기의 절대수를 나타낸다.

이러한 실란 커플링제(D)를 사용함으로써, 수지막 형성층의 열전도율을 유지하면서, 소정의 박리 강도를 갖는 수지막 형성층을 얻는 것이 용이해진다.

이러한 실란 커플링제(D)로서 구체적으로는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필트리에톡시실란, γ-글리시독시프로필메틸디에톡시실란, γ-(메타크릴로프로필)트리메톡시실란 등의 알콕시기를 2개 또는 3개 갖는 저분자 실란 커플링제; 테트라메톡시실란, 테트라에톡시실란 등의 알콕시기를 4개 갖는 저분자 실란 커플링제; 등을 알콕시기의 가수분해 및 탈수 축합에 의해 축합한 생성물인 올리고머 타입의 것을 들 수 있다. 특히, 상기 저분자 실란 커플링제 중, 알콕시기를 2개 또는 3개 갖는 저분자 실란 커플링제와, 알콕시기를 4개 갖는 저분자 실란 커플링제가 탈수 축합에 의해 축합한 생성물인 올리고머가 알콕시기의 반응성이 풍부하고, 또한, 충분한 수의 유기 관능기와 반응하는 관능기를 갖고 있으므로 바람직하다. 이러한 올리고머로는, 예를 들면, 3-(2,3-에폭시프로폭시)프로필메톡시실록산과 디메톡시실록산의 공중합체인 올리고머를 들 수 있다.

수지막 형성층의 전체 질량 중에 있어서의 실란 커플링제(D)의 질량 비율은 바람직하게는 0.3∼2질량％, 보다 바람직하게는 0.5∼2질량％, 특히 바람직하게는 1∼2질량％이다. 실란 커플링제(D)의 질량 비율을 상기 범위로 함으로써, 실란 커플링제(D)의 반응성 관능기 A가 무기 필러(C)(특히 다른 입자(C2))와, 반응성 관능기 B가 바인더 폴리머 성분(A)이나 경화성 성분(B) 등이 갖는 관능기와 효율적으로 화학 반응을 일으켜, 네트워크를 형성함으로써 질화물 입자(C1)에 의한 수지막 형성층의 접착성의 저하를 억제할 수 있다.

또한, 본 발명에 있어서의 수지막 형성층은 분자량이 300 이상이고 또한 알콕시 당량이 10㎜ol/g 이상인, 반응성 관능기 B를 갖지 않는 실란 화합물(D＇) (이하에 있어서, 단지 「실란 화합물(D＇)」로 기재하는 경우가 있다)을 함유하고 있어도 된다. 실란 화합물(D＇)는 반응성 관능기 B를 갖지 않기 때문에 바인더 폴리머 성분(A)이나 경화성 성분(B) 등이 갖는 관능기와 반응하지 않지만, 반응성 관능기 A를 가지므로, 다른 분자의 알콕시기나, 피착체 표면이나, 무기 필러(C)(특히 다른 입자(C2))의 표면과 반응하여 수지막 형성층의 경화에 관여한다. 실란 화합물(D＇)로는 폴리메톡시실록산, 폴리에톡시실록산, 메톡시실록산과 디메틸실록산의 공중합체 등을 들 수 있다.

그 밖의 성분

수지막 형성층은 상기 바인더 폴리머 성분(A), 경화성 성분(B), 무기 필러(C) 및 실란 커플링제(D)에 추가로 하기 성분을 포함할 수 있다.

(E) 착색제

수지막 형성층에는 착색제(E)를 배합할 수 있다. 착색제를 배합함으로써, 반도체 장치를 기기에 장착했을 때, 주위의 장치로부터 발생하는 적외선 등에 의한 반도체 장치의 오작동을 방지할 수 있다. 이러한 효과는 특히 수지막을 보호막으로서 사용했을 경우에 유용하다. 착색제로는, 유기 또는 무기의 안료 또는 염료가 사용된다.

염료로는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 염료여도 사용할 수 있다. 또한, 안료도 특별히 제한되지 않고, 공지된 안료로부터 적절히 선택하여 사용할 수 있다.

이들 중에서도 전자파나 적외선 차폐성의 면에서 흑색 안료가 바람직하다. 흑색 안료로는, 카본 블랙, 산화철, 이산화망간, 아닐린 블랙, 활성탄 등이 사용되지만, 이들에 한정되지 않는다. 반도체 장치의 신뢰성을 높이는 관점에서는 카본 블랙이 특히 바람직하다. 착색제(E)는 1종을 단독으로 사용해도 되고, 2종 이상을 합하여 사용해도 된다.

착색제(E)의 배합량은 착색제(E)를 제외하는 수지막 형성층을 구성하는 전체 고형분 100질량부에 대해, 바람직하게는 0.1∼35질량부, 더욱 바람직하게는 0.5∼25질량부, 특히 바람직하게는 1∼15질량부이다.

(F) 경화 촉진제

경화 촉진제(F)는 수지막 형성층의 경화 속도를 조정하기 위해 사용된다. 경화 촉진제(F)는 특히, 경화성 성분(B)로서 적어도 열경화성 성분 및 열경화제를 사용하는 경우에 있어서, 에폭시 수지와 열경화제를 병용할 경우에 바람직하게 사용된다.

바람직한 경화 촉진제로는, 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올 아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3급 아민류; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸류; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐붕소염 등을 들 수 있다. 이들은 1종 단독으로, 또는 2종 이상 혼합하여 사용할 수 있다.

경화 촉진제(F)는 열경화성 성분 및 열경화제의 합계량 100질량부에 대해, 바람직하게는 0.01∼10질량부, 더욱 바람직하게는 0.1∼5질량부의 양으로 포함된다. 경화 촉진제(F)를 상기 범위의 양으로 함유함으로써, 고온도 고습도 하에 노출되어도 우수한 접착성을 갖고, 엄격한 리플로우 조건에 노출되었을 경우여도 높은 신뢰성을 달성할 수 있다. 경화 촉진제(F)의 함유량이 적으면 경화 부족으로 충분한 접착성이 얻어지지 않고, 과잉이면 높은 극성을 갖는 경화 촉진제는 고온도 고습도 하에서 수지막 형성층 중을 접착 계면측에 이동하여, 편석됨으로써 반도체 장치의 신뢰성을 저하시킨다.

(G) 광중합 개시제

수지막 형성층이 경화성 성분(B)로서 에너지선 중합성 화합물을 함유하는 경우에는 그 사용시에 자외선 등의 에너지선을 조사하여, 에너지선 중합성 화합물을 경화시킨다. 이 때, 수지막 형성층을 구성하는 조성물 중에 광중합 개시제(G)를 함유시킴으로써, 중합 경화 시간 및 광선 조사량을 줄일 수 있다.

이러한 광중합 개시제(G)로서 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인벤조산, 벤조인벤조산메틸, 벤조인디메틸케탈, 2,4-디에틸티옥산톤, α-히드록시시클로헥실페닐케톤, 벤질디페닐술파이드, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-히드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로판온, 2,4,6-트리메틸벤조일디페닐포스핀 옥사이드 및 β-크롤안트라퀴논 등을 들 수 있다. 광중합 개시제(G)는 1종류 단독으로, 또는 2종류 이상을 조합하여 사용할 수 있다.

광중합 개시제(G)의 배합 비율은 에너지선 중합성 화합물 100질량부에 대해 0.1∼10질량부 포함되는 것이 바람직하고, 1∼5질량부 포함되는 것이 보다 바람직하다. 0.1질량부 미만이면 광중합 부족으로 만족스러운 전사성이 얻어지지 않는 경우가 있고, 10질량부를 초과하면 광중합에 기여하지 않는 잔류물이 생성되어, 수지막 형성층의 경화성이 불충분해지는 경우가 있다.

(H) 가교제

수지막 형성층의 초기 접착력 및 응집력을 조절하기 위해, 가교제를 첨가할 수도 있다. 가교제(H)로는 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물 등을 들 수 있다.

유기 다가 이소시아네이트 화합물로는, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환식 다가 이소시아네이트 화합물 및 이들 유기 다가 이소시아네이트 화합물의 3량체 및 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프리폴리머 등을 들 수 있다.

유기 다가 이소시아네이트 화합물로서 구체적으로는, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-자일릴렌디이소시아네이트, 1,4-자일렌 디이소시아네이트, 디페닐메탄-4,4＇-디이소시아네이트, 디페닐메탄-2,4＇-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4＇-디이소시아네이트, 디시클로헥실 메탄-2,4＇-디이소시아네이트, 트리메틸올프로판어덕트톨릴렌디이소시아네이트 및 리신이소시아네이트를 들 수 있다.

유기 다가 이민 화합물로서 구체적으로는, N,N＇-디페닐메탄-4,4＇-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트 및 N,N＇-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.

가교제(H)는 바인더 폴리머 성분(A) 100질량부에 대해 통상 0.01∼20질량부, 바람직하게는 0.1∼10질량부, 보다 바람직하게는 0.5∼5질량부의 비율로 사용된다.

(I) 범용 첨가제

수지막 형성층에는 상기 이외에 필요에 따라 각종 첨가제가 배합되어도 된다. 각종 첨가제로는, 레벨링제, 가소제, 대전 방지제, 산화 방지제, 이온 포착제, 게터링제, 연쇄 이동제 등을 들 수 있다.

상기와 같은 각 성분으로 이루어지는 수지막 형성층은 접착성과 경화성을 갖고, 미경화 상태에서는 반도체 칩 등에 가압하거나, 또는 가열하면서 가압함으로써 접착한다. 그리고 경화를 거쳐 최종적으로는 내충격성이 높은 수지막을 제공할 수 있고, 박리 강도도 우수하며, 엄격한 고온도 고습도 조건하에 있어도 충분한 보호 기능을 유지할 수 있다. 본 발명에 있어서는, 상기 수지막 형성층을 반도체 칩을 기판 또는 다른 반도체 칩에 고정하기 위한 필름상 접착제나, 반도체 칩의 보호막으로서 사용하는 것이 바람직하다. 또한, 수지막 형성층은 단층 구조여도 되고, 또한 상기 성분을 포함하는 층을 1층 이상 포함하는 한 다층 구조여도 된다.

수지막 형성층의 박리 강도는 바람직하게는 3.5∼10N/10㎜, 보다 바람직하게는 5∼10N/10㎜, 특히 바람직하게는 7∼10N/10㎜이다. 수지막 형성층의 박리 강도가 상기 범위이면, 우수한 신뢰성을 갖는 반도체 장치를 제조할 수 있다. 또한, 수지막 형성층의 박리 강도의 측정 방법은 실시예와 동일한 방법으로 행한다.

수지막 형성층의 열전도율은 바람직하게는 2W/(m·K) 이상, 보다 바람직하게는 3W/(m·K) 이상이다. 또한, 경화 후의 수지막 형성층(수지막)의 열전도율은 바람직하게는 2W/(m·K) 이상, 보다 바람직하게는 3W/(m·K) 이상이다. 수지막 형성층 또는 수지막의 열전도율이 2W/(m·K) 미만이면, 반도체 장치의 발열에 의해, 반도체 장치가 변형되어, 고장이나 파손의 원인이 되거나, 반도체 장치의 연산 속도의 저하나 오작동을 초래하여, 반도체 장치의 신뢰성을 저하시키는 경우가 있다. 수지막 형성층 또는 수지막의 열전도율을 상기 범위로 함으로써, 반도체 장치의 방열 특성을 향상시켜, 우수한 신뢰성을 갖는 반도체 장치를 제조할 수 있다. 또한, 수지막 형성층의 열전도율의 측정 방법은 실시예와 동일한 방법으로 행한다.

수지막 형성층의 방열 특성의 지표로는, 열전도율 외에, 열확산율을 사용할 수 있고, 경화 후의 수지막 형성층(수지막)의 열확산율은 9.7×10^-7㎡/s 이상인 것이 바람직하고, 1.5×10^-6㎡/s 이상인 것이 보다 바람직하다. 또한, 열확산율이란, 수지막 형성층 또는 수지막의 열전도율을 수지막의 비열과 밀도의 곱으로 나눈 값으로, 열확산율이 클수록 우수한 방열 특성을 갖는 것을 나타낸다.

(칩용 수지막 형성용 시트)

수지막 형성층은 상기 각 성분을 적절한 비율로 혼합하여 이루어지는 수지막 형성용 조성물을 지지 시트 상에 도포 건조시켜 얻어진다. 또한, 지지 시트와는 다른 공정 필름 상에 수지막 형성용 조성물을 도포, 건조시키고 성막하여, 이것을 지지 시트 상에 전사해도 된다. 혼합시에는 각 성분을 미리 분산매나 용매를 사용하여 희석해 두어도 되고, 또한 혼합시에 분산매나 용매를 첨가해도 된다. 상기 각 성분을 균일하게 혼합할 수 있는 관점에서 용매를 사용하는 것이 바람직하다. 용매 로는, 예를 들면, 톨루엔, 자일렌, 메탄올, 에탄올, 이소부탄올, n-부탄올, 초산에틸, 메틸에틸케톤, 아세톤, 테트라히드로푸란, 이소프로판올, 디메틸포름아미드, N-메틸피롤리돈 등을 들 수 있다. 이들은 1종 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.

본 발명에 따른 칩용 수지막 형성용 시트는 상기 수지막 형성층을 지지 시트 상에 박리 가능하게 형성하여 이루어진다. 본 발명에 따른 칩용 수지막 형성용 시트의 형상은 테이프상, 라벨상 등 모든 형상을 취할 수 있다.

지지 시트로는, 예를 들면, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리염화비닐 필름, 염화비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌초산비닐 공중합체 필름, 아이오노머 수지 필름, 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소 수지 필름 등의 필름이 사용된다. 또한, 이들의 가교 필름도 사용된다. 또한, 이들의 적층 필름이어도 된다. 또한, 이들을 착색한 필름을 사용할 수도 있다.

본 발명의 칩용 수지막 형성용 시트에 있어서는, 그 사용시에 지지 시트를 박리하여, 수지막 형성층을 반도체 웨이퍼 또는 칩에 전사한다. 특히 수지막 형성층의 열경화 후에 지지 시트를 박리하는 경우에는 지지 시트는 수지막 형성층의 열경화시의 가열에 견딜 필요가 있기 때문에, 내열성이 우수한 어닐 처리 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리메틸헵텐 필름, 폴리이미드 필름이 바람직하게 사용된다. 또한, 지지 시트의 표면에 박리제를 도포하여 박리 처리를 실시할 수도 있다.

박리 처리에 사용되는 박리제로는, 알키드계, 실리콘계, 불소계, 불포화 폴리에스테르계, 폴리올레핀계, 왁스계 등이 사용되지만, 특히 알키드계, 실리콘계, 불소계의 박리제가 내열성을 가지므로 바람직하다.

상기 박리제를 사용하여 지지 시트의 기체가 되는 필름 등의 표면을 박리 처리하기 위해서는 박리제를 그대로 무용제로, 또는 용제 희석이나 에멀션화하고, 그라비아 코터, 메이어 바 코터, 에어 나이프 코터, 롤 코터 등에 의해 도포하여, 박리제가 도포된 지지 시트를 상온하 또는 가열하에 제공하거나, 또는 전자선에 의해 경화시켜 박리제층을 형성하면 된다.

또한, 웨트 라미네이션이나 드라이 라미네이션, 열 용융 라미네이션, 용융 압출 라미네이션, 공압출 가공 등에 의해 필름의 적층을 행하여, 지지 시트를 얻어도 된다.

또한, 수지막 형성층은 지지 시트에 형성된 재박리성 점착제층 상에 적층되어 있어도 된다. 재박리성 점착제층은 수지막 형성층을 박리할 수 있는 정도의 점착력을 갖는 약점착성의 것을 사용해도 되고, 에너지선 조사에 의해 점착력이 저하되는 에너지선 경화성의 것을 사용해도 된다. 또한, 에너지선 경화성의 재박리성 점착제층을 사용하는 경우, 수지막 형성층이 적층되는 영역(예를 들면, 지지 시트의 내주부)에 미리 에너지선 조사를 행하여, 점착성을 저감시키는 한편, 다른 영역(예를 들면, 지지 시트의 외주부)은 에너지선 조사를 행하지 않고, 예를 들면, 지그에 대한 접착을 목적으로 하여, 점착력이 높은 그대로 유지해 두어도 된다. 다른 영역에만 에너지선 조사를 행하지 않게 하려면, 예를 들면, 지지 시트의 다른 영역에 대응하는 영역에 인쇄 등에 의해 에너지선 차폐층을 형성하고, 지지 시트측으로부터 에너지선 조사를 행하면 된다. 재박리성 점착제층은 종래부터 공지의 여러 점착제(예를 들면, 고무계, 아크릴계, 실리콘계, 우레탄계, 비닐에테르계 등의 범용 점착제, 에너지선 경화형 점착제, 열팽창 성분 함유 점착제 등이며, 또한, 점착제 표면에 요철을 갖는 것이어도 된다)에 의해 형성할 수 있다. 재박리성 점착제층의 두께는 특별히 한정되지 않지만, 통상은 1∼50㎛이며, 바람직하게는 5∼30㎛이다. 이러한 구성의 칩용 수지막 형성용 시트에 있어서의 지지 시트는 특히 수지막을 보호막으로서 사용하는 경우에, 후술하는 반도체 장치의 제조 공정인 다이싱 공정에 있어서 피착체(반도체 웨이퍼 또는 칩)를 지지하기 위한 다이싱 시트로서 기능하고, 지지 시트와 수지막 형성층 사이의 접착성을 유지할 수 있기 때문에, 다이싱 공정에 있어서 수지막 형성층이 형성된 칩이 지지 시트로부터 박리되는 것을 억제할 수 있다.

지지 시트의 두께는 통상은 10∼500㎛, 바람직하게는 15∼300㎛, 특히 바람직하게는 20∼250㎛이다.

수지막 형성층의 두께는 바람직하게는 25∼50㎛, 특히 바람직하게는 30∼45㎛이다. 또한, 수지막 형성층의 두께는 다른 입자(C2)의 평균 입자 직경보다 큰 것이 바람직하다.

또한, 칩용 수지막 형성용 시트의 사용 전에, 수지막 형성층을 보호하기 위해, 수지막 형성층의 상면에 상기 지지 시트와는 별도로, 경박리성의 박리 필름을 적층해 두어도 된다.

또한, 수지막 형성층의 표면(피착체와 접하는 면)의 외주부에는 링 프레임 의 다른 지그에 고정하기 위해, 별도 접착제층이나 점착 테이프가 형성되어 있어도 된다.

이러한 칩용 수지막 형성용 시트의 수지막 형성층은 필름상 접착제로서 기능할 수 있다. 필름상 접착제는 통상 반도체 웨이퍼 중 어느 면에 첩부되고, 다이싱 공정을 거쳐 개개의 칩으로 절단된 후, 기판 등에 재치(다이 본드)되고, 경화 공정을 거쳐 반도체 칩을 접착 고정하는데 사용된다. 이러한 필름상 접착제는 다이 어태치먼트 필름으로 불리는 경우가 있다. 본 발명에 있어서의 수지막 형성층을 필름상 접착제로서 사용한 반도체 장치는 방열 특성이 우수하기 때문에, 그 신뢰성의 저하를 억제할 수 있다.

또한, 칩용 수지막 형성용 시트의 수지막 형성층은 보호막으로 할 수 있다. 수지막 형성층은 페이스 다운 방식의 칩용 반도체 웨이퍼 또는 반도체 칩의 이면에 첩부되고, 적당한 수단에 의해 경화되어 봉지 수지의 대체로서 반도체 칩을 보호하는 기능을 갖는다. 반도체 웨이퍼에 첩부했을 경우에는 보호막이 웨이퍼를 보강하는 기능을 갖기 때문에 웨이퍼의 파손 등을 방지할 수 있다. 또한, 본 발명에 있어서의 수지막 형성층을 보호막으로 한 반도체 장치는 방열 특성이 우수하기 때문에, 그 신뢰성의 저하를 억제할 수 있다.

(반도체 장치의 제조 방법)

다음으로 본 발명에 따른 칩용 수지막 형성용 시트의 사용 방법에 대해, 당해 시트를 반도체 장치의 제조 방법에 적용했을 경우를 예를 들어 설명한다.

본 발명에 따른 반도체 장치의 제조 방법은 표면에 회로가 형성된 반도체 웨이퍼의 이면에, 상기 칩용 수지막 형성용 시트의 수지막 형성층을 첩부하고, 그 후, 이면에 수지막을 갖는 반도체 칩을 얻는 것이 바람직하다. 당해 수지막은 반도체 칩의 보호막인 것이 바람직하다. 또한, 본 발명에 따른 반도체 장치의 제조 방법은 바람직하게는 이하의 공정(1)∼(3)을 추가로 포함하고, 공정(1)∼(3)을 임의의 순서로 행하는 것을 특징으로 하고 있다.

공정(1): 수지막 형성층 또는 수지막과, 지지 시트를 박리함.

공정(2): 수지막 형성층을 경화하여 수지막을 얻음.

공정(3): 반도체 웨이퍼와, 수지막 형성층 또는 수지막을 다이싱함.

반도체 웨이퍼는 실리콘 웨이퍼여도 되고, 또한 갈륨·비소 등의 화합물 반도체 웨이퍼여도 된다. 웨이퍼 표면에 대한 회로의 형성은 에칭법, 리프트 오프법등의 종래부터 범용되고 있는 방법을 포함하는 여러 방법에 의해 행할 수 있다. 이어서, 반도체 웨이퍼의 회로면의 반대면(이면)을 연삭한다. 연삭법은 특별히 한정은 되지 않고, 그라인더 등을 사용한 공지의 수단으로 연삭해도 된다. 이면 연삭시에는 표면의 회로를 보호하기 위해 회로면에 표면 보호 시트로 불리는 점착 시트를 첩부한다. 이면 연삭은 웨이퍼의 회로면측(즉, 표면 보호 시트측)을 척 테이블 등에 의해 고정하고, 회로가 형성되어 있지 않은 이면측을 그라인더에 의해 연삭한다. 웨이퍼의 연삭 후의 두께는 특별히 한정은 되지 않지만, 통상은 20∼500㎛ 정도이다.

그 후, 필요에 따라 이면 연삭시에 생긴 파쇄층을 제거한다. 파쇄층의 제거는 케미컬 에칭이나, 플라스마 에칭 등에 의해 행해진다.

이어서, 반도체 웨이퍼의 이면에, 상기 칩용 수지막 형성용 시트의 수지막 형성층을 첩부한다. 그 후, 공정(1)∼(3)를 임의의 순서로 행한다. 이 프로세스의 상세에 대해서는 일본 공개특허공보 2002-280329호에 상술되어 있다. 일례로서 공정(1), (2), (3)의 순서로 행하는 경우에 대해 설명한다.

우선, 표면에 회로가 형성된 반도체 웨이퍼의 이면에, 상기 칩용 수지막 형성용 시트의 수지막 형성층을 첩부한다. 이어서 수지막 형성층으로부터 지지 시트를 박리하여, 반도체 웨이퍼와 수지막 형성층의 적층체를 얻는다. 이어서 수지막 형성층을 경화하고, 웨이퍼의 전체면에 수지막을 형성한다. 수지막 형성층에, 경화성 성분(B)로서 열경화성 성분 및 열경화제를 사용했을 경우에는 열경화에 의해 수지막 형성층을 경화한다. 경화성 성분(B)로서 에너지선 중합성 화합물이 배합되어 있는 경우에는, 수지막 형성층의 경화를 에너지선 조사에 의해 행할 수 있고, 열경화성 성분 및 열경화제와 에너지선 중합성 화합물을 병용하는 경우에는 가열 및 에너지선 조사에 의한 경화를 동시에 행해도 되고, 순차적으로 행해도 된다. 조사되는 에너지선으로는, 자외선(UV) 또는 전자선(EB) 등을 들 수 있고, 바람직하게는 자외선이 사용된다. 이 결과, 웨이퍼 이면에 경화 수지로 이루어지는 수지막이 형성되고, 웨이퍼 단독의 경우와 비교하여 강도가 향상되므로, 얇아진 웨이퍼 취급 시의 파손을 저감시킬 수 있다. 또한, 열전도율이 높은 수지막이 형성됨으로써, 우수한 방열 특성이 부여된다. 또한, 웨이퍼나 칩의 이면에 직접 수지막용 도포액을 도포·피막화하는 코팅법과 비교하여, 수지막의 두께의 균일성이 우수하다.

이어서, 반도체 웨이퍼와 수지막의 적층체를 웨이퍼 표면에 형성된 회로마다 다이싱한다. 다이싱은 웨이퍼와 수지막을 함께 절단하도록 행해진다. 웨이퍼의 다이싱은 다이싱 시트를 사용한 상법에 의해 행해진다. 이 결과, 이면에 수지막을 갖는 반도체 칩이 얻어진다.

마지막으로, 다이싱된 칩을 콜릿 등의 범용 수단에 의해 픽업함으로써, 이면에 수지막을 갖는 반도체 칩이 얻어진다. 그리고, 반도체 칩을 페이스 다운 방식으로 소정의 기대 상에 실장함으로써 반도체 장치를 제조할 수 있다. 또한, 이면에 수지막을 갖는 반도체 칩을 다이 패드부 또는 다른 반도체 칩 등의 다른 부재 상(칩 탑재부 상)에 접착함으로써, 반도체 장치를 제조할 수도 있다. 이러한 본 발명에 의하면, 두께의 균일성이 높은 수지막을 칩 이면에 간편하게 형성할 수 있고, 다이싱 공정이나 패키징 후의 크랙이 발생하기 어려워진다. 또한, 얻어지는 반도체 장치에는 우수한 방열 특성이 부여되기 때문에, 그 신뢰성이 저하되는 것을 억제할 수 있다.

또한, 반도체 웨이퍼의 이면에, 상기 칩용 수지막 형성용 시트의 수지막 형성층을 첩부한 후, 공정(3)을 공정(1) 전에 행하는 경우, 칩용 수지막 형성용 시트가 다이싱 시트로서의 역할을 완수할 수 있다. 즉, 다이싱 공정 도중에 반도체 웨이퍼를 지지하기 위한 시트로서 사용할 수 있다. 이 경우, 칩용 수지막 형성용 시트의 내주부에 수지막 형성층을 개재하여 반도체 웨이퍼가 첩착되고, 칩용 수지막 형성용 시트의 외주부가 링 프레임 등의 다른 지그와 접합함으로써, 반도체 웨이퍼에 첩부된 칩용 수지막 형성용 시트가 장치에 고정되고, 다이싱이 행해진다.

또한, 본 발명에 따른 칩용 수지막 형성용 시트를 사용한 다른 반도체 장치의 제조 방법은 당해 시트의 수지막 형성층을 반도체 웨이퍼에 첩착하고, 당해 반도체 웨이퍼를 다이싱하여 반도체 칩으로 하고, 당해 반도체 칩 중 어느 면에 당해 수지막 형성층을 고착 잔존시켜 지지 시트로부터 박리하고, 당해 반도체 칩을 다이 패드부 상, 또는 다른 반도체 칩 상에 당해 수지막 형성층을 개재하여 재치하는 공정을 포함하는 것이 바람직하다. 일례로서 칩의 이면에 수지막 형성층을 첩부하는 제조 방법에 대해 이하 설명한다.

우선, 링 프레임 및 반도체 웨이퍼의 이면측을 본 발명에 따른 칩용 수지막 형성용 시트의 수지막 형성층 상에 재치하고, 가볍게 가압하여, 반도체 웨이퍼를 고정한다. 또한, 본 발명에 따른 칩용 수지막 형성용 시트를 재박리 점착제층을 개재하여 지지 시트의 내주부에 수지막 형성층이 형성되고, 지지 시트의 외주부에 재박리 점착제층이 노출되어 있는 구성으로 했을 경우에는 반도체 웨이퍼는 수지막 형성층 상에 고정되고, 링 프레임은 지지 시트의 외주부에 있어서 재박리 점착제층을 개재하여 고정된다.

그 때, 수지막 형성층이 실온에서는 택성을 갖지 않는 경우는 적절히 가온하여도 된다(한정하는 것은 아니지만, 40∼80℃이 바람직하다).

이어서, 수지막 형성층에 경화성 성분(B)로서 에너지선 중합성 화합물이 배합되어 있는 경우에는, 수지막 형성층에 지지 시트측으로부터 에너지선을 조사해, 수지층 형성층을 예비적으로 경화하고, 수지막 형성층의 응집력을 높여 수지막 형성층과 지지 시트 사이의 접착력을 저하시켜 두어도 된다.

그 후, 다이싱 소 등의 절단 수단을 사용하여, 상기 반도체 웨이퍼를 절단 하여 반도체 칩을 얻는다. 이 때의 절단 깊이는 반도체 웨이퍼의 두께와 수지막 형성층의 두께의 합계 및 다이싱 소의 마모분을 가미한 깊이로 한다.

또한, 에너지선 조사는 반도체 웨이퍼의 첩부 후, 반도체 칩의 박리(픽업) 전의 어느 단계에서 행해도 되고, 예를 들면, 다이싱 후에 행해도 되고, 또한 하기 익스팬션 공정 후에 행해도 되지만, 반도체 웨이퍼의 첩부 후로서 다이싱 전에 행하는 것이 바람직하다. 또한, 에너지선 조사를 복수회로 나누어서 행해도 된다.

이어서 필요에 따라, 칩용 수지막 형성용 시트의 익스팬션을 행하면, 반도체 칩 간격이 확장되고, 반도체 칩의 픽업을 더욱 용이하게 행할 수 있게 된다. 이 때, 수지막 형성층과 지지 시트 사이에 편차가 발생함으로써, 수지막 형성층과 지지 시트 사이의 접착력이 감소되어, 반도체 칩의 픽업성이 향상된다. 이와 같이 하여 반도체 칩의 픽업을 행하면, 절단된 수지막 형성층을 반도체 칩 이면에 고착 잔존시켜 지지 시트로부터 박리할 수 있다.

이어서 수지막 형성층을 개재하여 반도체 칩을 리드 프레임의 다이 패드 상 또는 다른 반도체 칩(하단 칩) 표면에 재치한다(이하, 칩이 탑재되는 다이 패드 또는 하단 칩 표면을 「칩 탑재부」로 기재한다). 칩 탑재부는 반도체 칩을 재치하기 전에 가열하거나 재치 직후에 가열해도 된다. 가열 온도는 통상은 80∼200℃, 바람직하게는 100∼180℃이며, 가열 시간은 통상은 0.1초∼5분, 바람직하게는 0.5초∼3분이며, 재치할 때의 압력은 통상 1kPa∼200MPa이다.

반도체 칩을 칩 탑재부에 재치한 후, 필요에 따라 추가로 가열을 행해도 된다. 이 때의 가열 조건은 상기 가열 온도의 범위로서, 가열 시간은 통상 1∼180분, 바람직하게는 10∼120분이다.

또한, 재치 후의 가열 처리는 행하지 않고 가접착 상태로 해두고, 패키지 제조에 있어서 통상 행해지는 수지 봉지에서의 가열을 이용하여 수지막 형성층을 경화시켜도 된다. 이러한 공정을 거침으로써, 수지막 형성층이 경화되고, 반도체 칩과 칩 탑재부가 강고하게 접착된 반도체 장치를 얻을 수 있다. 수지막 형성층은 다이 본드 조건 하에서는 유동화되어 있기 때문에, 칩 탑재부의 요철에도 충분히 매립되어, 보이드의 발생을 방지할 수 있어, 반도체 장치의 신뢰성이 높아진다. 또한, 수지막 형성층의 열전도율이 높기 때문에, 반도체 장치는 우수한 방열 특성을 갖고, 그 신뢰성이 저하되는 것을 억제할 수 있다.

본 발명의 칩용 수지막 형성용 시트는 상기와 같은 사용 방법 외에 반도체 화합물, 유리, 세라믹스, 금속 등의 접착에 사용할 수도 있다.

실시예

이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 이하의 실시예 및 비교예에 있어서, ＜박리 강도 측정＞ 및 ＜열전도율 측정＞은 다음과 같이 행하였다.

＜박리 강도 측정＞

칩용 수지막 형성용 시트의 수지막 형성층 상에, 두께 350㎛의 실리콘 웨이퍼를 재치하고, 70℃에서 열 라미네이트하였다. 이어서, 칩용 수지막 형성용 시트의 지지 시트를 박리하였다. 그 후, 10㎜ 폭의 구리 박(두께 150㎛)을 수지막 형성층 상에 70℃에서 열 라미네이트하고, 가열 오븐 내에서 열경화(130℃, 2시간)한 후, 범용의 인장 시험기(SHIMADZU 제조 AG-IS MS)를 사용하여 90° 필 시험을 행하여, 구리 박의 박리 강도를 측정하였다. 박리 강도가 3.5∼10N/10㎜였을 경우를 「양호」, 그 이외의 경우를 「불량」으로 평가하였다.

＜열전도율 측정＞

(경화 전)

수지막 형성층(두께: 40㎛)을 재단하여 각 조각이 1㎝인 정방형의 시료를 얻었다. 이어서, 열전도율 측정 장치(ai-phase사 제조 아이페이즈·모바일 1u)를 사용해, 온도 열분석법으로 당해 시료의 두께 방향에 있어서의 열전도율을 측정하였다. 열전도율이 2W/(m·K) 이상인 경우를 「양호」, 그 이외의 경우를 「불량」으로 평가하였다.

(경화 후)

수지막 형성층(두께: 40㎛)을 재단하여 각 조각이 1㎝인 정방형의 시료를 얻었다. 이어서, 당해 시료를 가열(130℃, 2시간)하여 경화시킨 후, 열전도율 측정 장치(ai-phase사 제조 아이페이즈·모바일 1u)를 사용해, 당해 시료의 열전도율을 측정하였다. 열전도율이 2W/(m·K) 이상인 경우를 「양호」, 그 이외의 경우를 「불량」으로 평가하였다.

＜수지막 형성용 조성물＞

수지막 형성층을 구성하는 각 성분을 하기에 나타낸다.

(A) 바인더 폴리머 성분: 메타크릴산메틸 85질량부와 아크릴산 2-히드록시에틸 15질량부의 공중합체(중량 평균 분자량: 40만, 유리 전이 온도: 6℃)

(B) 경화성 성분:

(B1) 비스페놀 A형 에폭시 수지(에폭시 당량 180∼200g/eq)

(B2) 디시클로펜타디엔형 에폭시 수지(DIC 주식회사 제조 에피클론 HP-7200HH)

(B3) 디시안디아미드(아사히 전화 제조 아데카 하드너 3636AS)

(C) 무기 필러:

(C1) 질화붕소 입자(쇼와 전공(주) 제조 UHP-2, 형상: 판 형상, 평균 입자 직경 11.8㎛, 어스펙트비 11.2, 장축 방향의 열전도율 200W/(m·K), 밀도 2.3g/㎤)

(C2) 알루미나 필러(쇼와 전공(주) 제조 CB-A20S, 형상: 구 형상, 평균 입자 직경 20㎛, 밀도 4.0g/㎤)

(C3) 실리카 필러(용융 석영 필러, 평균 입자 직경 3㎛)

(D) 실란 커플링제:

(D1) 올리고머 타입 실란 커플링제(신에츠 화학 공업 주식회사 제조 X-41-1056 알콕시 당량 17.1mmol/g, 분자량 500∼1500)

(D2) 모노머 타입 실란 커플링제(γ-글리시독시프로필메틸디에톡시실란, 신에츠 화학 공업 주식회사 제조 KBE-402 알콕시 당량 10.8mmol/g, 분자량 248.4)

(E) 착색제: 흑색 안료(카본 블랙, 미츠비시 화학사 제조＃MA650, 평균 입자 직경 28 nm)

(F) 경화 촉진제: 2-페닐-4,5-디히드록시메틸이미다졸(시코쿠 화성 공업사 제조 큐아졸 2PHZ-PW)

(실시예 및 비교예)

상기 각 성분을 표 1에 기재된 양으로 배합하여, 수지막 형성용 조성물을 얻었다. 얻어진 조성물의 메틸에틸케톤 용액(고형 농도 61중량％)을 실리콘으로 박리 처리된 지지 시트(린텍 주식회사 제조 SP-PET381031, 두께 38㎛)의 박리 처리면 상에 건조 후 40㎛의 두께가 되도록 도포, 건조(건조 조건: 오븐에서 110℃, 1분간)시키고, 지지 시트 상에 수지막 형성층을 형성하여, 칩용 수지막 형성용 시트를 얻었다.

얻어진 칩용 수지막 형성용 시트에 대해, ＜박리 강도 측정＞ 및 ＜열전도율 측정＞을 행하였다. 결과를 표 2에 나타낸다. 또한, 비교예 9의 칩용 수지막 형성용 시트에 대해서는 박리 강도가 측정 하한값 이하였기 때문에, 박리 강도를 측정 불가능하였다.

실시예의 칩용 수지막 형성용 시트의 수지막 형성층은 우수한 박리 강도 및 열전도율을 나타냈다. 따라서, 본 발명에 따른 칩용 수지막 형성용 시트를 사용함으로써, 고신뢰성의 반도체 장치를 얻을 수 있다.

Claims

지지 시트와, 당해 지지 시트 상에 형성된 수지막 형성층을 갖고,
당해 수지막 형성층이 바인더 폴리머 성분(A), 경화성 성분(B), 무기 필러(C) 및 실란 커플링제(D)를 포함하고,
당해 무기 필러(C)가 질화물 입자(C1)을 함유하며,
당해 실란 커플링제(D)의 분자량이 300 이상인 칩용 수지막 형성용 시트.
제 1 항에 있어서,
당해 수지막 형성층의 전체 질량 중에 있어서의 실란 커플링제(D)의 질량 비율이 0.3∼2질량％인 칩용 수지막 형성용 시트.
제 1 항 또는 제 2 항에 있어서,
실란 커플링제(D)의 알콕시 당량이 10∼40㎜ol/g인 칩용 수지막 형성용 시트.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
당해 수지막 형성층의 전체 질량 중에 있어서의 질화물 입자(C1)의 질량 비율이 40질량％ 이하인 칩용 수지막 형성용 시트.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
당해 수지막 형성층의 전체 질량 중에 있어서의 무기 필러(C)의 질량 비율이 30∼60질량％인 칩용 수지막 형성용 시트.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
무기 필러(C)가 질화물 입자(C1) 이외의 다른 입자(C2)를 함유하는 칩용 수지막 형성용 시트.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
질화물 입자(C1)이 질화붕소 입자인 칩용 수지막 형성용 시트.
제 6 항에 있어서,
다른 입자(C2)의 평균 입자 직경이 20㎛ 이상인 칩용 수지막 형성용 시트.
제 6 항 또는 제 8 항에 있어서,
무기 필러(C)에 있어서의 질화물 입자(C1)과 다른 입자(C2)의 중량 비율(C1:
C2)이 1:5∼5:1인 칩용 수지막 형성용 시트.
제 6 항, 제 8 항 또는 제 9 항 중 어느 한 항에 있어서,
다른 입자(C2)의 평균 입자 직경이 수지막 형성층의 두께의 0.01∼0.65배인 칩용 수지막 형성용 시트.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
수지막 형성층의 박리 강도가 3.5∼10N/10㎜인 칩용 수지막 형성용 시트.
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
수지막 형성층의 열전도율이 2W/(m·K) 이상인 칩용 수지막 형성용 시트.
제 1 항 내지 제 12 항 중 어느 한 항의 칩용 수지막 형성용 시트를 사용하는 반도체 장치의 제조 방법.