KR101584473B1

KR101584473B1 - 칩용 수지막 형성용 시트

Info

Publication number: KR101584473B1
Application number: KR1020147022175A
Authority: KR
Inventors: 유이치로 아주마; 이사오 이치카와
Original assignee: 린텍 코포레이션
Priority date: 2012-03-07
Filing date: 2013-03-05
Publication date: 2016-01-11
Also published as: KR101969991B1; JPWO2013133268A1; TWI600738B; WO2013133268A1; KR20160018876A; CN104160491A; CN104160491B; KR20140128999A; KR20160006801A; TW201402758A; JP6239498B2

Abstract

[과제] 반도체 장치의 제조 공정에 있어서, 공정수가 증가하고 프로세스가 복잡하게 되는 특별한 처리를 반도체 웨이퍼, 칩에 실시하지 않고 얻을 수 있는 반도체 장치에 방열 특성을 부여하는 것이다.
[해결 수단] 본 발명에 따른 칩용 수지막 형성용 시트는 지지 시트와 상기 지지 시트상에 형성된 수지막 형성층을 가지며, 상기 수지막 형성층이 바인더 폴리머 성분(A), 경화성 성분(B) 및 무기 필러(C)를 포함하며, 상기 수지막 형성층의 열확산율이 2×10^-6㎡/s 이상이다.

Description

칩용 수지막 형성용 시트{SHEET FOR FORMING RESIN FILM FOR CHIPS}

본 발명은 반도체 칩의 어느 한 면에 열확산율이 높은 수지막을 효율적으로 형성할 수 있고, 또한 신뢰성이 높은 반도체 장치를 제조하는 것이 가능한 칩용 수지막 형성용 시트에 관한 것이다.

최근, 소위 페이스 다운(face down)방식이라는 실장법을 이용한 반도체 장치의 제조가 이루어지고 있다. 페이스 다운 방식에 있어서는, 회로면상에 범프 등의 전극을 갖는 반도체 칩(이하, 단순히 「칩」이라고도 칭함)이 사용되어, 상기 전극이 기판과 접합된다. 이 때문에, 칩의 회로면과는 반대측의 면(칩 이면)은 노출이 될 수 있다.

이 노출이 된 칩 이면은 유기막에 의해 보호될 수 있다. 종래, 이 유기막으로 이루어지는 보호막을 갖는 칩은 액상의 수지를 스핀 코팅법에 의해 웨이퍼 이면에 도포하고, 건조 경화하여 웨이퍼와 함께 보호막을 절단하여 얻어진다. 그러나, 이렇게 형성되는 보호막의 두께 정밀도는 충분하지 않기 때문에 제품의 수율이 저하될 수 있었다.

상기 문제를 해결하기 위하여, 지지 시트와, 상기 지지 시트상에 형성된 열 또는 에너지선 경화성 성분과 바인더 폴리머 성분으로 이루어지는 보호막 형성층을 갖는 칩용 보호막 형성용 시트가 개시되어 있다(특허문헌 1).

또한, 대경의 상태로 제조되는 반도체 웨이퍼는 소자소편(반도체 칩)으로 절단 분리(다이싱)된 후에, 다음 공정인 본딩 공정으로 옮겨질 수도 있다. 이 때, 반도체 웨이퍼는 미리 접착 시트에 부착된 상태에서 다이싱, 세정, 건조, 익스팬딩 및 픽업의 각 공정이 추가된 후, 다음 공정의 본딩 공정으로 이송된다.

이들 공정 중에서, 픽업 공정 및 본딩 공정의 프로세스를 간략화하기 위하여, 웨이퍼 고정 기능과 다이 접착 기능을 동시에 겸비한 다이싱·다이 본딩용 접착 시트가 다양하게 제안되고 있다(예를 들면 특허문헌 2 참조). 특허문헌 2에 개시되어 있는 접착 시트는 소위 다이렉트 다이 본딩을 가능하게 하여, 다이 접착용 접착제의 도포 공정을 생략할 수 있게 된다. 예를 들면, 상기 접착 시트를 이용함으로써, 이면에 접착제층이 첩부된 반도체 칩을 얻을 수 있으며, 유기 기판-칩 사이, 리드프레임-칩 사이, 칩-칩 사이 등의 다이렉트 다이 본딩이 가능하게 된다. 이러한 접착 시트는 접착제층에 유동성을 갖게 하는 것으로, 웨이퍼 고정 기능과 다이 접착 기능을 달성하며, 지지 시트와 상기 지지 시트상에 형성된 열 또는 에너지선 경화성 성분과 바인더 폴리머 성분으로 이루어지는 접착제층을 갖는다.

또한, 칩의 범프(전극) 형성면을 칩 탑재부에 대향시켜서 다이본드하는 페이스 다운 방식의 칩에 접착 시트를 이용하는 경우에는, 접착제층을 범프 형성면, 즉 칩의 표면에 부착하여 다이 본드를 실시하게 된다.

최근의 반도체 장치의 고밀도화 및 반도체 장치의 제조 공정의 고속화에 따라, 반도체 장치로부터의 발열이 문제가 되고 있다. 반도체 장치의 발열에 의해, 반도체 장치가 변형되어, 고장이나 파손의 원인이 되는 것이나, 반도체 장치의 연산 속도의 저하나 오작동을 초래하여 반도체 장치의 신뢰성을 저하시킬 수 있다. 이 때문에, 고성능의 반도체 장치에 있어서는, 효율적인 방열 특성이 요구되고 있으며, 열확산율이 양호한 충전제를 보호막 형성층 및 접착제층 등의 수지막에 이용하는 것이 검토되고 있다. 예를 들면, 특허문헌 3에는, 질화 붕소 분말을 포함하는 필름 조성물에 자기장을 인가하고, 조성물중의 질화 붕소 분말을 일정 방향으로 배향시켜서 고화(固化)시킨 열전도성 접착 필름이 개시되어 있다.

일본 특허공개 2002-280329호 공보 일본 특허공개 2007-314603호 공보 일본 특허공개 2002-69392호 공보

그러나, 특허문헌 3에 기재된 필름 조성물을 이용하여 형성되는 열전도성 접착 필름은 상술한 바와 같이 제조 공정에서 자기장을 인가하는 공정을 가지며, 그 제조 공정이 복잡하다. 또한, 특허문헌 3의 실시예에서 개시된 평균 입경 1~2㎛의 질화 붕소 분말을 이용하여 수지막을 형성하면, 입경이 작은 것에 기인하여 수지막 형성층용 조성물이 증점(增粘)될 수 있다. 수지막 형성층용 조성물이 증점되면, 수지막 형성층용 조성물의 도공 적성이 저하되어 평활한 수지막을 형성하는 것이 어렵게 될 수 있다. 한편, 수지막 형성층용 조성물의 증점을 피하기 위하여 질화 붕소 분말의 첨가량을 적게 한 경우에는, 수지막의 높은 열확산율을 얻을 수 없다. 따라서, 간단한 제조 방법에 의한 것으로 또한 질화 붕소 분말의 첨가량을 증가시키지 않고 열확산율을 높이는 수단이 요망되고 있었다.

본 발명은 상기의 사정을 감안하여 이루어진 것으로서, 반도체 장치의 제조 공정에 있어서, 공정수가 증가하여 프로세스가 복잡화하게 되는 특별한 처리를 반도체 웨이퍼, 칩에 실시하지 않고, 얻어지는 반도체 장치에 방열 특성을 부여하는 것을 목적으로 하고 있다.

본 발명자들은 상기 과제의 해결을 목적으로 예의 연구한 결과, 반도체 칩 중 어느 한 면에 형성되는 수지막의 열확산율을 소정의 범위로 함으로써, 반도체 장치의 방열 특성을 향상시킬 수 있는 것에 착상하여 본 발명을 완성하기에 이르렀다.

본 발명은, 이하의 요지를 포함한다.

〔1〕지지 시트와 상기 지지 시트상에 형성된 수지막 형성층을 가지며,

상기 수지막 형성층이 바인더 폴리머 성분(A), 경화성 성분(B) 및 무기 필러(C)를 포함하고,

상기 수지막 형성층의 열확산율이 2×10^-6㎡/s 이상인 칩용 수지막 형성용 시트.

〔2〕상기 수지막 형성층이 무기 필러(C)를 30~60 질량% 포함하는 〔1〕에 기재된 칩용 수지막 형성용 시트.

〔3〕무기 필러(C)가 애스펙트비가 5 이상이며, 평균 입자 직경(平均粒子徑)이 20㎛ 이하인 이방(異方) 형상 입자(C1)와, 평균 입자 직경이 20㎛ 초과인 방해 입자(C2)를 포함하는 〔1〕 또는 〔2〕에 기재된 칩용 수지막 형성용 시트.

〔4〕이방 형상 입자(C1)의 장축 방향에서의 열전도율이 60~400W/m·K인 〔3〕에 기재된 칩용 수지막 형성용 시트.

〔5〕이방 형상 입자(C1)가 질화물 입자인 〔3〕 또는 〔4〕에 기재된 칩용 수지막 형성용 시트.

〔6〕방해 입자(C2)의 평균 입자 직경이 수지막 형성층의 두께의 0.6~0.95배인 〔3〕~〔5〕중 어느 하나에 기재된 칩용 수지막 형성용 시트.

〔7〕이방 형상 입자(C1)와 방해 입자(C2)의 중량비율이 5:1~1:5인 〔3〕~〔6〕중 어느 하나에 기재된 칩용 수지막 형성용 시트.

〔8〕상기 수지막 형성층의 두께가 20~60㎛인 〔1〕~〔7〕중 어느 하나에 기재된 칩용 수지막 형성용 시트.

〔9〕수지막 형성층이 반도체 칩을 기판 또는 다른 반도체 칩에 고정하기 위한 필름형상 접착제로서 기능하는 〔1〕~〔8〕중 어느 하나에 기재된 칩용 수지막 형성용 시트.

〔10〕수지막 형성층이 반도체 웨이퍼 또는 칩의 보호막인 〔1〕~〔8〕중 어느 하나에 기재된 칩용 수지막 형성용 시트.

〔11〕상기 〔1〕~〔10〕중 어느 하나에 기재된 칩용 수지막 형성용 시트를 이용하는 반도체 장치의 제조 방법.

반도체 칩 중 어느 한 면에 수지막을 형성할 때, 본 발명에 따른 칩용 수지막 형성용 시트를 이용함으로써, 반도체 웨이퍼, 칩에 특별한 처리를 실시하지 않고, 얻어지는 반도체 장치의 신뢰성을 향상시킬 수 있다.

이하, 본 발명에 대하여 그 최선의 형태도 포함하여 보다 구체적으로 설명한다. 본 발명에 따른 칩용 수지막 형성용 시트는 지지 시트와, 상기 지지 시트상에 형성된 수지막 형성층을 갖는다.

(수지막 형성층)

수지막 형성층은 바인더 폴리머 성분(A), 경화성 성분(B) 및 무기 필러(C)를 포함한다.

(A) 바인더 폴리머 성분

수지막 형성층에 충분한 접착성 및 조막(造膜)성(시트 형성성)을 부여하기 위하여 바인더 폴리머 성분(A)이 사용된다. 바인더 폴리머 성분(A)으로서는 종래의 공지된 아크릴 폴리머, 폴리에스테르 수지, 우레탄 수지, 아크릴 우레탄 수지, 실리콘 수지, 고무계 폴리머 등을 사용할 수 있다.

바인더 폴리머 성분(A)의 중량 평균 분자량(Mw)은 1만~200만인 것이 바람직하고, 10만~150만인 것이 보다 바람직하다. 바인더 폴리머 성분(A)의 중량 평균 분자량이 너무 낮으면 수지막 형성층과 지지 시트의 점착력이 높아져, 수지막 형성층의 전사 불량이 발생할 수 있으며, 너무 높으면 수지막 형성층의 접착성이 저하되어 칩 등에 전사할 수 없게 되거나, 또는 전사 후에 칩 등으로부터 수지막이 박리될 수 있다.

바인더 폴리머 성분(A)으로서 아크릴 폴리머가 바람직하게 사용된다. 아크릴 폴리머의 유리 전이 온도(Tg)는 바람직하게는 -60~50℃, 더욱 바람직하게는 -50~40℃, 특히 바람직하게는 -40~30℃의 범위에 있다. 아크릴 폴리머의 유리 전이 온도가 너무 낮으면 수지막 형성층과 지지 시트의 박리력이 커져서 수지막 형성층의 전사 불량이 발생할 수 있으며, 너무 높으면 수지막 형성층의 접착성이 저하되어, 칩 등에 전사할 수 없게 되거나, 또는 전사 후에 칩 등으로부터 수지막이 박리될 수 있다.

상기 아크릴 폴리머를 구성하는 모노머로서는 (메타)아크릴산 에스테르모노머 또는 그 유도체를 들 수 있다. 예를 들면, 알킬기의 탄소수가 1~18인 알킬(메타)아크릴레이트, 구체적으로는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등; 환상 골격을 갖는 (메타)아크릴레이트, 구체적으로는 시클로알킬(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜테닐옥시에틸(메타)아크릴레이트, 이미드(메타)아크릴레이트 등; 수산기를 갖는 (메타)아크릴레이트, 구체적으로는 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트 등; 그 외 에폭시기를 갖는 글리시딜(메타)아크릴레이트 등을 들 수 있다. 이들 중에서는 수산기를 가지고 있는 모노머를 중합하여 얻어지는 아크릴 폴리머가 후술하는 경화성 성분(B)과의 상용성이 좋기 때문에 바람직하다. 또한, 상기 아크릴 폴리머는 아크릴산, 메타크릴산, 이타콘산, 아세트산 비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.

또한, 바인더 폴리머 성분(A)으로서 열가소성 수지를 배합해도 된다. 열가소성 수지는 아크릴 폴리머를 제외하는 중합체로써, 경화 후의 수지막의 가요성을 유지하기 위하여 배합된다. 열가소성 수지로서는 중량 평균 분자량이 1000~10만의 것이 바람직하고, 3000~8만의 것이 더욱 바람직하다. 상기 범위의 열가소성 수지를 함유함으로써, 반도체 웨이퍼 또는 칩에의 수지막 형성층의 전사시에서의 지지 시트와 수지막 형성층과의 층간 박리를 용이하게 실시할 수 있으며, 더욱 전사면에 수지막 형성층이 추종하여 보이드 등의 발생을 억제할 수 있다.

열가소성 수지의 유리 전이 온도는 바람직하게는 -30~150℃, 더욱 바람직하게는 -20~120℃의 범위에 있다. 열가소성 수지의 유리 전이 온도가 너무 낮으면 수지막 형성층과 지지 시트의 박리력이 커져서 수지막 형성층의 전사 불량이 발생할 수 있으며, 너무 높으면 수지막 형성층과 칩의 접착력이 불충분하게 될 우려가 있다.

열가소성 수지로서는 폴리에스테르 수지, 우레탄 수지, 아크릴 우레탄 수지, 페녹시 수지, 실리콘 수지, 폴리부텐, 폴리부타디엔, 폴리스티렌 등을 예로 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.

열가소성 수지를 함유하는 경우에는 바인더 폴리머 성분(A)의 합계100 질량부에 대하여, 통상 1~60 질량부, 바람직하게는 1~30 질량부의 비율로 포함된다. 열가소성 수지의 함유량이 이 범위에 있는 것으로 상기의 효과를 얻을 수 있다.

또한, 바인더 폴리머 성분(A)으로서, 측쇄(側鎖)에 에너지선 중합성기를 갖는 폴리머(에너지선 경화형 중합체)를 이용해도 된다. 이러한 에너지선 경화형 중합체는 바인더 폴리머 성분(A)으로서의 기능과 후술하는 경화성 성분(B)으로서의 기능을 겸비한다. 에너지선 중합성기로서는 후술하는 에너지선 중합성 화합물이 함유하는 에너지선 중합성 관능기와 같은 것을 갖지고 있으면 된다. 측쇄에 에너지선 중합성기를 갖는 폴리머로서는 예를 들면 측쇄에 반응성 관능기X를 갖는 폴리머에, 반응성 관능기X와 반응할 수 있는 관능기Y 및 에너지선 중합성기를 갖는 저분자 화합물을 반응시켜서 조제한 폴리머를 들 수 있다.

(B) 경화성 성분

경화성 성분(B)은 열경화성 성분 및 열경화제 또는 에너지선 중합성 화합물을 사용할 수 있다. 또한, 이들을 조합시켜서 사용해도 된다. 열경화성 성분으로서는 예를 들면, 에폭시 수지가 바람직하다.

에폭시 수지로서는 종래의 공지된 에폭시 수지를 사용할 수 있다. 에폭시 수지로서는 구체적으로는 다관능계 에폭시 수지 및 비페닐 화합물, 비스페놀A디글리시딜에테르나 그 수소첨가물, 오르토크레졸노볼락에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자중에 2관능 이상 갖는 에폭시 화합물을 들 수 있다. 이들은 1종 단독으로 또는 2종 이상을 조합시켜서 사용할 수 있다.

경화성 성분(B)으로서 열경화성 성분 및 열경화제를 이용하는 경우에는, 수지막 형성층에는 바인더 폴리머 성분(A) 100 질량부에 대하여, 열경화성 성분이 바람직하게는 1~1500 질량부 포함되며, 보다 바람직하게는 3~1200 질량부 포함된다. 열경화성 성분의 함유량이 1질량부 미만이면 충분한 접착성을 얻지 못할 수 있으며, 1500 질량부를 초과하면 수지막 형성층과 지지 시트의 박리력이 높아져, 수지막 형성층의 전사 불량이 일어날 수 있다.

열경화제는 열경화성 성분, 특히 에폭시 수지에 대한 경화제로서 기능한다. 바람직한 열경화제로서는 1분자 중에 에폭시기와 반응할 수 있는 관능기를 2개 이상 갖는 화합물을 들 수 있다. 그 관능기로서는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기 및 산무수물 등을 들 수 있다. 이들 중, 바람직하게는 페놀성 수산기, 아미노기, 산무수물 등을 들 수 있으며, 더욱 바람직하게는 페놀성 수산기, 아미노기를 들 수 있다.

페놀계 경화제의 구체적인 예로서는, 다관능계 페놀 수지, 바이페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자일록형 페놀 수지, 아랄킬페놀 수지를 들 수 있다. 아민계 경화제의 구체적인 예로서는 DICY(디시안디아미드)를 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.

열경화제의 함유량은 열경화성 성분 100 질량부에 대하여, 0.1~500 질량부인 것이 바람직하고, 1~200 질량부인 것이 보다 바람직하다. 열경화제의 함유량이 적으면 경화 부족으로 접착성을 얻지 못할 수 있으며, 과잉이면 수지막 형성층의 흡습률이 높아져 반도체 장치의 신뢰성을 저하시킬 수 있다.

에너지선 중합성 화합물은 에너지선 중합성기를 포함하며, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화한다. 이러한 에너지선 중합성 화합물로서 구체적으로는 트리메틸올프로판트리아크릴레이트, 펜타에리스리톨트리아크릴레이트, 펜타에리스리톨테트라아크릴레이트, 디펜타에리스리톨모노히드록시펜타아크릴레이트, 디펜타에리스리톨 헥사아크릴레이트 또는 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올 디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트 및 이타콘산 올리고머 등의 아크릴레이트계 화합물을 들 수 있다. 이러한 화합물은 분자내에 적어도 1개의 중합성 이중 결합을 가지며, 통상은 중량 평균 분자량이 100~30000, 바람직하게는 300~10000 정도이다. 경화성 성분(B)으로서 에너지선 중합성 화합물을 이용하는 경우에는, 수지막 형성층에는 바인더 폴리머 성분(A) 100 질량부에 대하여, 에너지선 중합성 화합물이 바람직하게는 1~1500 질량부 포함되며, 보다 바람직하게는 3~1200 질량부 포함된다.

(C) 무기 필러

무기 필러(C)는 수지막 형성층의 열확산율을 향상시킬 수 있는 것이 바람직하다. 무기 필러(C)를 수지막 형성층에 배합함으로써 열확산율을 향상시켜, 수지막 형성층이 첩부된 반도체 칩을 실장한 반도체 장치의 발열을 효율적으로 확산하는 것이 가능하게 된다. 또한, 경화후의 수지막에 있어서의 열팽창 계수를 조정하는 것이 가능해져, 반도체 칩, 리드 프레임 및 유기 기판 등의 피착체에 대하여 경화후 수지막의 열팽창 계수를 최적화하는 것으로 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 경화후 수지막의 흡습률을 저감시키는 것이 가능하게 되어, 가열시에 수지막으로서의 접착성을 유지하고, 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 열확산율은 수지막의 열전도율을 수지막의 비열과 비중의 곱으로 나눈 값이며, 열확산율이 큰 만큼 뛰어난 방열 특성을 갖는 것을 나타낸다.

무기 필러(C)로서는 구체적으로는 실리카(1.3W/m·K), 산화 아연(54W/m·K), 산화 마그네슘(59W/m·K), 알루미나(38W/m·K), 티타늄(21.9W/m·K), 탄화 규소(100~350W/m·K), 질화 붕소(30~200W/m·K) 등의 입자, 이들을 구형화한 비즈, 단결정 섬유 및 유리 섬유 등을 예로 들 수 있다. 또한, 괄호 안의 수치는 열전도율을 나타낸다.

무기 필러(C)는 이방 형상 입자(C1)와 방해 입자(C2)를 포함하는 것이 바람직하다. 무기 필러(C)로서 이방 형상 입자(C1)만을 이용한 경우, 수지막 형성층의 제조 공정(예를 들면 도포 공정) 중에 이방 형상 입자(C1)에 걸리는 응력이나 중력에 의해, 그 장축 방향이 수지막 형성층의 폭방향이나 흐름 방향과 거의 동일하게 되는 이방 형상 입자의 비율이 높아져, 뛰어난 열확산율을 갖는 수지막 형성층을 얻는 것이 어려울 수 있다. 이방 형상 입자는 그 장축 방향으로 양호한 열확산율을 나타낸다. 이 때문에 수지막 형성층 중에 있어서, 그 장축 방향과 수지막 형성층의 두께 방향이 거의 동일하게 되는 이방 형상 입자의 비율이 높아지는 것으로 반도체 칩에 발생한 열이 수지막 형성층을 통하여 발산되기 쉬워진다. 무기 필러(C)로서 이방 형상 입자(C1)와 방해 입자(C2)를 병용함으로써, 수지막 형성층의 제조 공정에서, 이방 형상 입자의 장축 방향이 수지막 형성층의 폭방향이나 흐름 방향과 거의 동일하게 되는 것을 억제하고, 그 장축 방향과 수지막 형성층의 두께 방향이 거의 동일하게 된 이방 형상 입자의 비율을 높일 수 있다. 그 결과, 뛰어난 열확산율을 갖는 수지막 형성층이 얻어진다. 이것은 수지막 형성층 중에 방해 입자(C2)가 존재하여, 이방 형상 입자(C1)가 방해 입자(C2)에 기대어 세워지게 존재한 결과, 이방 형상 입자의 장축 방향과 수지막 형성층의 두께 방향이 거의 동일하게 되는 것에 기인한다. 또한, 본 발명에 있어서 「이방 형상 입자의 장축 방향과 수지막 형성층의 두께 방향이 거의 동일」이란 구체적으로는 이방 형상 입자의 장축 방향이 수지막 형성층의 두께 방향에 대하여, -45~45°의 범위에 있는 것을 말한다.

( C1 ) 이방 형상 입자

이방 형상 입자(C1)는 이방성을 가지며, 그 구체적인 형상은 판형상, 침형상 및 인편(鱗片, scaly)형상으로 이루어지는 군에서 선택되는 적어도 1개의 형상을 갖는 것이 바람직하다. 바람직한 이방 형상 입자(C1)로서는 질화물 입자를 들 수 있으며, 질화물 입자로서는 질화 붕소, 질화 알루미늄, 질화 규소 등의 입자를 들 수 있다. 이 중에서도 양호한 열전도성을 얻기 쉬운 질화 붕소 입자가 바람직하다.

이방 형상 입자(C1)의 평균 입자 직경은 20㎛ 이하이며, 바람직하게는 5~20㎛, 보다 바람직하게는 8~20㎛, 특히 바람직하게는 10~15㎛이다. 또한, 이방 형상 입자(C1)의 평균 입자 직경은 후술하는 방해 입자(C2)의 평균 입자 직경보다 작은 것이 바람직하다. 이방 형상 입자(C1)의 평균 입자 직경을 상기한 바와 같이 조정함으로써, 수지막 형성층의 열확산율이나 제막성이 향상함과 동시에, 수지막 형성층중에서의 이방 형상 입자(C1)의 충전율이 향상된다. 이방 형상 입자(C1)의 평균 입자 직경은 전자 현미경으로 무작위로 선택한 이방 형상 입자(C1) 20개의 장축 직경을 측정하여, 그 산술 평균값으로 산출되는 개수 평균 입자 직경으로 한다.

이방 형상 입자(C1)의 입자크기분포(粒子徑分布)(CV값)은 바람직하게는 5~40%, 보다 바람직하게는 10~30%이다. 이방 형상 입자(C1)의 입자 크기 분포를 상기 범위로 하는 것으로, 효율적이고 균일한 열전도성을 달성할 수 있다. CV값은 입자 직경의 편차의 지표로써, CV값이 클수록, 입자 직경의 편차가 크다는 것을 의미한다. CV값이 작은 경우, 입자 직경이 일치하기 때문에, 입자와 입자의 간극에 들어가는 크기가 작은 입자의 양이 적어지고, 무기 필러(C)를 보다 조밀하게 충전하는 것이 어려워져, 결과적으로 높은 열전도율을 갖는 수지막 형성층을 얻기 어려워질 수 있다. 반대로, CV값이 큰 경우, 무기 필러(C)의 입자 직경이 제막된 수지막 형성층의 두께보다 크게 될 수 있으며, 결과적으로 수지막 형성층의 표면에 요철이 생기고, 수지막 형성층의 접착성이 떨어질 수 있다. 또한, CV값이 너무 크면, 균일한 성능을 갖는 열전도성 조성물을 얻는 것이 어렵게 될 수 있다. 또한, 이방 형상 입자(C1)의 입자 크기 분포(CV값)는 전자 현미경 관찰을 실시하여, 200개 이상의 입자에 대하여 장축 직경을 측정하고, 장축 직경의 표준편차를 구하며, 상술의 평균 입자 직경을 이용하여 (장축 직경의 표준 편차)/ (평균 입자 직경)을 산출하여 구할 수 있다.

이방 형상 입자(C1)의 애스펙트(aspect)비는 5 이상이며, 바람직하게는 5~30, 보다 바람직하게는 8~20, 더욱 바람직하게는 10~15이다. 애스펙트비는 이방 형상 입자(C1)의 (장축 수평균 직경)/(단축 수평균 직경)으로 나타내어진다. 단축 수평균 직경 및 장축 수평균 직경은 투과 전자 현미경 사진으로 무작위로 선택한 이방 형상 입자 20개의 단축 직경 및 장축 직경을 측정하고, 각각의 산술평균치로서 산출되는 개수 평균 입자 직경으로 한다. 이방 형상 입자(C1)의 애스펙트비를 상기 범위로 하는 것으로, 방해 입자(C2)에 의해, 이방 형상 입자(C1)의 장축 방향과 수지막 형성층의 폭방향이나 흐름 방향이 거의 동일하게 되는 것이 방지되어, 이방 형상 입자(C1)가 수지막 형성층의 두께 방향으로 효율적인 열전도 패스를 형성하여 열확산율을 향상시킬 수 있다.

이방 형상 입자(C1)의 비중은 바람직하게는 2~4g/㎤, 보다 바람직하게는 2.2~3g/㎤이다.

이방 형상 입자(C1)의 장축 방향에서의 열전도율은 60~400W/m·K인 것이 바람직하고, 100~300W/m·K인 것이 보다 바람직하다. 이러한 이방 형상 입자를 이용함으로써, 형성된 열전도 패스가 높은 열전도성을 가지며, 결과로서 열확산율이 높은 수지막 형성층이 얻어진다.

( C2 ) 방해 입자

방해 입자(C2)의 형상은 이방 형상 입자(C1)의 장축 방향과 수지막 형성층의 폭방향이나 흐름 방향(수지막 형성층과 평행한 방향)이 거의 동일하게 되는 것을 방해하는 형상이면 특별히 한정되지 않고, 그 구체적인 형상은 바람직하게는 원형이다. 바람직한 방해 입자(C2)로서는 실리카 입자, 알루미나 입자를 예로 들 수 있고, 알루미나 입자가 특히 바람직하다.

방해 입자(C2)의 평균 입자 직경은 20㎛ 초과로서, 바람직하게는 20㎛ 초과50㎛ 이하, 보다 바람직하게는 20㎛ 초과30㎛ 이하이다. 방해 입자(C2)의 평균 입자 직경을 상기 범위로 함으로써, 수지막 형성층의 열확산율이나 제막성이 향상됨과 동시에, 수지막 형성층중에서의 방해 입자(C2)의 충전율이 향상된다. 또한, 이방 형상 입자는 단위체적당 비표면적이 크고, 수지막 형성층용 조성물의 점도를 상승시키기 쉽다. 여기에 더욱 비표면적이 큰, 평균 입자 직경이 20㎛ 이하의 이방 형상 입자 이외의 필러를 첨가한 경우, 수지막 형성층용 조성물의 점도가 더욱 상승하여, 수지막 형성이 어렵게되거나, 다량의 용매에 의해 희석해야 할 필요가 생겨, 생산성이 저하될 우려가 있다. 또한, 방해 입자(C2)의 평균 입자 직경은 전자현미경으로 무작위로 선택한 방해 입자(C2) 20개의 장축 직경을 측정하여, 그 산술평균치로서 산출되는 개수 평균 입자 직경으로 한다.

또한, 방해 입자(C2)의 평균 입자 직경은 후술하는 수지막 형성층의 두께의 0.6~0.95배인 것이 바람직하고, 0.7~0.9배인 것이 보다 바람직하다. 방해 입자(C2)의 평균 입자 직경이 수지막 형성층의 두께의 0.6배미만이면, 그 장축 방향이 수지막 형성층의 폭방향이나 흐름 방향과 거의 동일하게 된 이방 형상 입자(C1)의 비율이 높아지며, 효율적인 열전도 패스가 형성되기 어려워져, 열확산율이 저하될 수 있다. 또한, 방해 입자(C2)의 평균 입자 직경이 수지막 형성층의 두께의 0.95배를 초과하면, 수지막 형성층의 표면에 요철이 발생하여, 수지막 형성층의 접착성이 떨어질 수 있다. 또한, 균일한 성능을 갖는 열전도성의 수지막 형성층용 조성물을 얻는 것이 어렵게 될 수 있다.

방해 입자(C2)의 입자 크기 분포(CV값)은 바람직하게는 5~40%, 보다 바람직하게는 10~30%이다. 방해 입자(C2)의 입자 크기 분포를 상기 범위로 함으로써, 효율적이고 균일한 열전도성을 달성할 수 있다. CV값이 작을 경우, 입자 직경이 일치되어 있기 때문에, 입자와 입자의 간극에 들어가는 사이즈가 작은 입자의 양이 적어지고, 무기 필러(C)를 보다 조밀하게 충전하는 것이 어럽게되어, 결과적으로 높은 열전도율을 갖는 수지막 형성층을 얻는 것이 어려울 수 있다. 반대로, CV값이 큰 경우, 무기 필러(C)의 입자 직경이 제막된 수지막 형성층의 두께보다 크게 될 수 있으며, 결과적으로 수지막 형성층의 표면에 요철이 발생하여, 수지막 형성층의 접착성이 떨어질 수 있다. 또한, CV값이 너무 크면, 균일한 성능을 갖는 열전도성 조성물을 얻는 것이 어렵게 될 수 있다. 또한, 방해 입자(C2)의 입자 크기 분포(CV값)는 전자 현미경 관찰을 실시하여, 200개 이상의 입자에 대하여 장축 직경을 측정하고, 장축 직경의 표준 편차를 구하며, 상술의 평균 입자 직경을 이용하여, (장축 직경의 표준 편차)/ (평균 입자 직경)을 산출하여 구할 수 있다.

수지막 형성층중의 무기 필러(C)의 함유 비율은 수지막 형성층을 구성하는 전고형분에 대하여, 바람직하게는 30~80 질량%, 보다 바람직하게는 40~70 질량%, 특히 바람직하게는 50~60 질량%이다. 무기 필러(C)의 함유 비율을 상기 범위로 함으로써, 효율적인 열전도 패스가 형성되어 열확산율을 향상시킬 수 있다.

무기 필러(C)로서 이방 형상 입자(C1)와 방해 입자(C2)를 포함하는 경우, 이방 형상 입자(C1)와 방해 입자(C2)의 중량비율은 바람직하게는 5:1~1:5, 보다 바람직하게는 4:1~1:4이다.

이방 형상 입자(C1)와 방해 입자(C2)의 중량비율을 상기 범위로 함으로써, 그 장축 방향과 수지막 형성층의 두께 방향이 거의 동일하게 된 이방 형상 입자(C1)의 비율을 높일 수 있다. 그 결과, 수지막 형성층의 열확산율을 향상시킬 수 있다. 또한, 수지막 형성층용 조성물의 증점을 억제하고, 평활한 수지막을 형성할 수 있다.

또한, 수지막 형성층중의 무기 필러(C)의 농도는 바람직하게는 30~50 체적%, 보다 바람직하게는 35~45 체적%이다.

그 외의 성분

수지막 형성층은 상기 바인더 폴리머 성분(A), 경화성 성분(B) 및 무기 필러(C) 이외에 하기 성분을 포함할 수 있다.

(D) 착색제

수지막 형성층에는 착색제(D)를 배합할 수 있다. 착색제를 배합하는 것으로, 반도체 장치를 기기에 넣었을 때, 주위의 장치에서 발생하는 적외선 등에 의한 반도체 장치의 오작동을 방지할 수 있다. 이러한 효과는 특히 수지막을 보호막으로서 사용한 경우에 유용하다. 착색제로서는 유기 또는 무기의 안료 및 염료가 사용된다. 이 중에서도 전자파나 적외선 차폐성의 점에서 흑색 안료가 바람직하다. 흑색 안료로서는, 카본 블랙, 산화철, 이산화망간, 아닐린 블랙, 활성탄 등이 사용되지만, 이들에 한정되는 것은 아니다. 반도체 장치의 신뢰성을 높이는 관점에서는 카본 블랙이 특히 바람직하다. 착색제(D)의 배합량은 수지막 형성층을 구성하는 전고형분 100 질량부에 대하여, 바람직하게는 0.1~35 질량부, 더욱 바람직하게는 0.5~25 질량부, 특히 바람직하게는 1~15 질량부이다.

(E) 경화 촉진제

경화 촉진제(E)는 수지막 형성층의 경화 속도를 조정하기 위하여 사용된다. 경화 촉진제(E)는 특히 경화성 성분(B)으로, 적어도 열경화성 성분 및 열경화제를 사용하는 경우에 있어서, 에폭시 수지와 열경화제를 병용할 때 바람직하게 사용된다.

바람직한 경화 촉진제로서는 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3급 아민류; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시 메틸이미다졸 등의 이미다졸류; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄테트라페닐 보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐붕소염 등을 예로 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.

경화 촉진제(E)는 열경화성 성분 및 열경화제의 합계량 100 질량부에 대하여, 바람직하게는 0.01~10 질량부, 더욱 바람직하게는 0.1~5 질량부의 양으로 포함된다. 경화 촉진제(E)를 상기 범위의 양으로 함유함으로써, 고온 고습도하에 노출되어도 뛰어난 접착성을 가지며, 혹독한 리플로우 조건에 노출된 경우에도 높은 신뢰성을 달성할 수 있다. 경화 촉진제(E)의 함유량이 적으면 경화 부족으로 충분한 접착성을 얻을 수 없으며, 과잉이면 높은 극성을 갖는 경화 촉진제는 고온 고습도하에서 수지막 형성층중을 접착 계면측으로 이동하여, 편석하는 것에 의해 반도체 장치의 신뢰성을 저하시킨다.

(F) 커플링제

무기물과 반응하는 관능기 및 유기 관능기와 반응하는 관능기를 갖는 커플링제(F)를 수지막 형성층의 칩에 대한 접착성, 밀착성 및/또는 수지막의 응집성을 향상시키기 위하여 사용해도 된다. 또한, 커플링제(F)를 사용하는 것으로, 수지막 형성층을 경화하여 얻어지는 수지막의 내열성을 손상시키지 않고, 그 내수성을 향상시킬 수 있다.

커플링제(F)로서는 그 유기 관능기와 반응하는 관능기가 바인더 폴리머 성분(A), 경화성 성분(B) 등이 갖는 관능기와 반응하는 기인 화합물이 바람직하게 사용된다. 커플링제(F)로서는 실란 커플링제가 바람직하다. 이러한 커플링제로서는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이도프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라설페인, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 예로 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.

커플링제(F)는 바인더 폴리머 성분(A) 및 경화성 성분(B)의 합계100 질량부에 대하여, 보통 0.1~20 질량부, 바람직하게는 0.2~10 질량부, 보다 바람직하게는 0.3~5 질량부의 비율로 포함된다. 커플링제(F)의 함유량이 0.1 질량부 미만이면 상기의 효과를 얻지 못할 가능성이 있으며, 20 질량부를 초과하면 아웃 가스의 원인이 될 가능성이 있다.

(G) 광중합 개시제

수지막 형성층이 경화성 성분(B)으로서 에너지선 중합성 화합물을 함유하는 경우에는, 그 사용시에는 자외선 등의 에너지선을 조사하여 에너지선 중합성 화합물을 경화시킨다. 이 때, 수지막 형성층을 구성하는 조성물중에 광중합 개시제(G)를 함유시킴으로써, 중합 경화 시간 및 광선 조사량을 적게 할 수 있다.

이러한 광중합 개시제(G)로서 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인안식향산, 벤조인안식향산메틸, 벤조인디메틸케탈, 2,4-디에틸티옥산손, α-히드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-히드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 및 β-크롤안트라퀴논 등을 예로 들 수 있다. 광중합 개시제(G)는 1종류 단독으로 또는 2종류 이상을 조합하여 이용할 수 있다.

광중합 개시제(G)의 배합 비율은 에너지선 중합성 화합물 100 질량부에 대하여 0.1~10 질량부 포함되는 것이 바람직하고, 1~5 질량부 포함되는 것이 보다 바람직하다. 0.1질량부 미만이면 광중합의 부족으로 만족한 전사성을 얻지 못할 수 있으며, 10 질량부를 초과하면 광중합에 기여하지 않는 잔류물이 생성되어, 수지막 형성층의 경화성이 불충분하게 될 수 있다.

(H) 가교제

수지막 형성층의 초기 접착력 및 응집력을 조절하기 위하여 가교제를 첨가할 수도 있다. 가교제(H)로서는 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물 등을 들 수 있다.

유기 다가 이소시아네이트 화합물로서는 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환족 다가 이소시아네이트 화합물 및 이들 유기 다가 이소시아네이트 화합물의 3량체, 및 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜서 얻어지는 말단 이소시아네이트 우레탄 프레폴리머 등을 들 수 있다.

유기 다가 이소시아네이트 화합물로서 구체적으로는 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐 메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 트리메틸올프로판어덕트톨릴렌디이소시아네이트 및 리신이소시아네이트를 예로 들 수 있다.

유기 다가 이민 화합물로서 구체적으로는 N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 들 수 있다.

가교제(H)은 바인더 폴리머 성분(A) 100 질량부에 대하여 통상 0.01~20 질량부, 바람직하게는 0.1~10 질량부, 보다 바람직하게는 0.5~5 질량부의 비율로 사용된다.

(I) 범용 첨가제

수지막 형성층에는 상기 이외에 필요에 따라 각종 첨가제가 배합되어도 된다. 각종 첨가제로서는 레벨링제, 가소제, 대전 방지제, 산화 방지제, 이온 포착제, 게터링제, 연쇄 이동제 등을 예로 들 수 있다.

상기와 같은 각 성분으로 이루어지는 수지막 형성층은 접착성과 경화성을 가지며, 미경화 상태에서는 반도체 웨이퍼, 칩 등에 가압 또는 가열하면서 가압하여 접착한다. 그리고 경화를 거쳐 최종적으로는 내충격성이 높은 수지막을 부여할 수 있으며, 접착 강도에도 뛰어나 혹독한 고온 고습도 조건하에서도 충분한 보호 기능을 보유할 수 있다. 본 발명에 있어서는, 상기의 수지막 형성층을 반도체 칩을 기판 또는 다른 반도체 칩에 고정하기 위한 필름형상 접착제나, 반도체 웨이퍼 또는 반도체 칩의 보호막으로서 이용하는 것이 바람직하다. 또한, 수지막 형성층은 단층 구조이어도 되며, 또한 상기 성분을 포함하는 층을 1층 이상 포함하는 것에 한하여 다층 구조이어도 된다.

수지막 형성층의 열확산율은 2×10^-6㎡/s 이상이며, 바람직하게는 2.5×10^-6~5×10^-6㎡/s, 보다 바람직하게는 4×10^-6~5×10^-6㎡/s이다. 또한, 경화후의 수지막 형성층(수지막)의 열확산율은 바람직하게는 2×10^-6㎡/s 이상, 보다 바람직하게는 2.5×10^-6~5×10^-6㎡/s, 특히 바람직하게는 4×10^-6~5×10^-6㎡/s이다. 수지막 형성층의 열확산율이 2×10^-6㎡/s 미만이면, 반도체 장치의 발열에 의해 반도체 장치가 변형되어, 고장이나 파손의 원인이 될 수 있으며, 반도체 장치의 연산 속도의 저하나 오작동을 초래하여 반도체 장치의 신뢰성을 저하시킬 수 있다. 수지막 형성층 또는 수지막의 열확산율을 상기 범위로 함으로써, 반도체 장치의 방열 특성을 향상시켜 뛰어난 신뢰성을 갖는 반도체 장치를 제조할 수 있다.

수지막 형성층의 방열 특성의 지표로서는 열확산율 이외에 열전도율을 이용할 수 있으며, 경화후의 수지막 형성층(수지막)의 열전도율은 4~15W/m·K인 것이 바람직하고, 5~10W/m·K인 것이 보다 바람직하다.

(칩용 수지막 형성용 시트)

수지막 형성층은 상기 각 성분을 적절한 비율로, 적당한 용매중에서 혼합하여 이루어지는 수지막 형성용 조성물을 지지 시트상에 도포 건조하여 얻어진다. 또한, 지지 시트는 다른 공정 필름상에 수지막 형성용 조성물을 도포, 건조하여 성막(成膜)하고, 이것을 지지 시트상에 전사해도 된다.

본 발명에 따른 칩용 수지막 형성용 시트는 상기 수지막 형성층을 지지 시트상에 박리 가능하게 형성된다. 본 발명에 따른 칩용 수지막 형성용 시트의 형상은 테이프 형상, 라벨 형상 등 모든 형상을 취할 수 있다.

지지 시트로서는 예를 들면 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리 염화 비닐 필름, 염화 비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌아세트산 비닐 공중합체 필름, 이오노머 수지 필름, 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소수지 필름 등의 필름이 이용된다. 또 이들의 가교 필름도 이용된다. 더욱 이들의 적층 필름이어도 된다. 또한, 이들을 착색한 필름도 이용할 수 있다.

본 발명의 칩용 수지막 형성용 시트에 있어서는, 그 사용시에 지지 시트를 박리하여, 수지막 형성층을 반도체 웨이퍼 또는 칩에 전사한다. 특히 수지막 형성층의 열경화후에 지지 시트를 박리하는 경우에는, 지지 시트는 수지막 형성층의 열경화시의 가열에 견디어 낼 필요가 있기 때문에, 내열성이 뛰어난 어닐링 처리 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리메틸펜텐 필름, 폴리이미드 필름이 바람직하게 사용된다. 수지막 형성층과 지지 시트 사이에서의 박리를 용이하게 하기 위하여, 지지 시트의 표면 장력은 바람직하게는 40mN/m 이하, 더욱 바람직하게는 37mN/m 이하, 특히 바람직하게는 35mN/m 이하이다. 하한값은 보통 25mN/m 정도이다. 이와 같은 표면 장력이 낮은 지지 시트는 재질을 적절하게 선택하여 얻는 것이 가능하며, 또한 지지 시트의 표면에 박리제를 도포하여 박리 처리를 실시함으로써 얻을 수도 있다.

박리 처리에 사용되는 박리제로서는, 알키드계, 실리콘계, 불소계, 불포화 폴리에스테르계, 폴리올레핀계, 왁스계 등이 사용되지만, 특히 알키드계, 실리콘계, 불소계의 박리제가 내열성을 가지므로 바람직하다.

상기의 박리제를 사용하여 시트의 표면을 박리 처리하기 위해서는 박리제를 그대로 무용제로 또는 용제희석이나 에멀션화하여, 그라비어 코터, 메이어바 코터, 에어나이프 코터, 롤 코터 등에 의해 도포되어, 상온 또는 가열 경화 또는 전자선 경화시키거나, 웨트 라미네이션이나 드라이 라미네이션, 열용융 라미네이션, 용융 압출 라미네이션, 공압출 가공 등으로 적층체를 형성하면 된다.

또한, 수지막 형성층은 지지 시트에 마련된 재박리성 점착제층상에 적층되어 있어도 된다. 재박리성 점착제층은 수지막 형성층을 박리할 수 있을 정도의 점착력을 갖는 약점착성인 것을 사용해도 되며, 에너지선 조사에 의해 점착력이 저하하는 에너지선 경화성인 것을 사용해도 된다. 또한, 에너지선 경화성의 재박리성 점착제층을 사용하는 경우, 수지막 형성층이 적층되는 영역에 미리 에너지선 조사를 실시하여 점착성을 저감시켜 두는 한편, 다른 영역은 에너지선 조사를 실시하지 않고, 예를 들면 지그(jig, 治具)에의 접착을 목적으로 점착력을 높게 한 채 유지해 두어도 된다. 다른 영역에만 에너지선 조사를 실시하지 않도록 하기 위해서는, 예를 들면 기재의 다른 영역에 대응하는 영역에 인쇄 등에 의해 에너지선 차폐층을 마련하여 기재측에서 에너지선 조사를 실시하면 된다. 재박리성 점착제층은 종래로부터 공지된 각종 점착제(예를 들면, 고무계, 아크릴계, 실리콘계, 우레탄계, 비닐 에테르계 등의 범용 점착제)에 의해 형성할 수 있다. 재박리성 점착제층의 두께는 특별히 한정되지 않지만, 통상은 1~50㎛이며, 바람직하게는 3~20㎛이다.

지지 시트의 두께는 통상은 10~500㎛, 바람직하게는 15~300㎛, 특히 바람직하게는 20~250㎛이다.

수지막 형성층의 두께는 바람직하게는 20~60㎛, 보다 바람직하게는 25~50㎛, 특히 바람직하게는 30~45㎛이다. 또한, 수지막 형성층의 두께는 방해 입자(C2)의 평균 입자 직경보다도 2~5㎛ 큰 것이 바람직하다.

또한, 칩용 수지막 형성용 시트의 사용전에 수지막 형성층을 보호하기 위하여, 수지막 형성층의 상면에 상기 지지 시트와는 별도로 경박리성의 박리 필름을 적층해 두어도 된다.

이러한 칩용 수지막 형성용 시트의 수지막 형성층은 필름 형상 접착제로서 기능할 수 있다. 필름 형상 접착제는 보통 반도체 웨이퍼의 어느 한쪽 면에 첩부되어, 다이싱 공정을 거쳐 각각의 칩으로 절단된 후, 기판 등에 재치(다이본드)되어, 경화 공정을 거쳐 반도체 칩을 접착 고정하는 것에 사용된다. 이러한 필름 형상 접착제는 다이 접착 필름(die attachment film)이라 불릴 수 있다. 본 발명에 있어서의 수지막 형성층을 필름 형상 접착제로 이용한 반도체 장치는 방열 특성이 뛰어나기 때문에 그 신뢰성의 저하를 억제할 수 있다.

또한, 칩용 수지막 형성용 시트의 수지막 형성층은 보호막으로 할 수 있다. 수지막 형성층은 페이스 다운 방식의 칩용 반도체 웨이퍼 또는 반도체 칩의 이면에 첩부되어, 적절한 수단에 의해 경화되어 봉지 수지의 대안으로서 반도체 칩을 보호하는 기능을 갖는다. 반도체 웨이퍼에 첩부하는 경우에는, 보호막이 웨이퍼를 보강하는 기능을 갖기 때문에 웨이퍼의 파손 등을 방지할 수 있다. 또한, 본 발명에 있어서의 수지막 형성층을 보호막으로 한 반도체 장치는 방열 특성이 뛰어나기 때문에 그 신뢰성의 저하를 억제할 수 있다.

(반도체 장치의 제조 방법)

다음에 본 발명에 따른 칩용 수지막 형성용 시트의 이용 방법에 대하여, 상기 시트를 반도체 장치의 제조에 적용한 경우를 예로 들어 설명한다.

본 발명에 따른 반도체 장치의 제조 방법은 표면에 회로가 형성된 반도체 웨이퍼의 이면에 상기 칩용 수지막 형성용 시트의 수지막 형성층을 첩부하고, 그 후 이면에 수지막을 갖는 반도체 칩을 얻는 것이 바람직하다. 상기 수지막은 반도체 웨이퍼 또는 반도체 칩의 보호막인 것이 바람직하다. 또한, 본 발명에 따른 반도체 칩의 제조 방법은 바람직하게는 이하의 공정(1)~(3)을 더 포함하고, 공정(1)~(3)을 임의의 순으로 실시하는 것을 특징으로 하고 있다.

공정(1): 수지막 형성층 또는 수지막과 지지 시트를 박리,

공정(2): 수지막 형성층을 경화하여 수지막을 얻는,

공정(3): 반도체 웨이퍼와 수지막 형성층 또는 수지막을 다이싱.

반도체 웨이퍼는 실리콘 웨이퍼이어도 되며, 또한 갈륨·비소 등의 화합물 반도체 웨이퍼이어도 된다. 웨이퍼 표면에 회로의 형성은 에칭법, 리프트 오프법 등의 종래부터 범용되는 방법을 포함하는 다양한 방법에 의해 실시할 수 있다. 계속해서 반도체 웨이퍼의 회로면의 반대면(이면)을 연삭한다. 연삭법은 특별히 한정되지 않고, 그라인더 등을 이용한 공지된 수단으로 연삭해도 된다. 이면 연삭시에는 표면의 회로를 보호하기 위하여 회로면에 표면 보호 시트라는 점착 시트를 첩부한다. 이면 연삭은 웨이퍼의 회로면측(즉 표면 보호 시트측)을 척(chuck) 테이블 등에 의해 고정하고, 회로가 형성되어 있지 않는 이면측을 그라인더에 의해 연삭한다. 웨이퍼 연삭후의 두께는 특별히 한정되지 않지만 통상은 20~500㎛ 정도이다.

그 후, 필요에 따라 이면 연삭시에 발생한 파쇄층을 제거한다. 파쇄층의 제거는 케미칼 에칭이나, 플라스마 에칭 등에 의해 실시된다.

계속해서, 반도체 웨이퍼의 이면에 상기 칩용 수지막 형성용 시트의 수지막 형성층을 첩부한다. 그 후, 공정(1)~(3)을 임의의 순서로 실시한다. 이 프로세스의 상세한 내용은 일본 특허공개 2002-280329호 공보에 상술되어 있다. 일례로서, 공정(1), (2), (3)의 순서로 실시하는 경우에 대하여 설명한다.

먼저, 표면에 회로가 형성된 반도체 웨이퍼의 이면에 상기 칩용 수지막 형성용 시트의 수지막 형성층을 첩부한다. 계속해서 수지막 형성층으로부터 지지 시트를 박리하고, 반도체 웨이퍼와 수지막 형성층의 적층체를 얻는다. 그 다음에 수지막 형성층을 경화하여 웨이퍼의 전면(全面)에 수지막을 형성한다. 수지막 형성층에 경화성 성분(B)으로서 열경화성 성분 및 열경화제를 사용한 경우에는 열경화에 의해 수지막 형성층을 경화한다. 경화성 성분(B)으로서 에너지선 중합성 화합물이 배합되어 있는 경우에는 수지막 형성층의 경화를 에너지선 조사에 의해 실시할 수 있으며, 열경화성 성분 및 열경화제와 에너지선 중합성 화합물을 병용하는 경우에는 가열 및 에너지선 조사에 의한 경화를 동시에 실시해도 되며, 순차적으로 실시해도 된다. 조사되는 에너지선으로서는 자외선(UV) 또는 전자선(EB) 등을 들 수 있으며, 바람직하게는 자외선이 이용된다. 그 결과, 웨이퍼 이면에 경화 수지로 이루어지는 수지막이 형성되어, 웨이퍼 단독의 경우와 비교하여 강도가 향상되기 때문에, 얇게 된 웨이퍼의 취급시 파손을 저감할 수 있다. 또한, 열확산율이 높은 수지막이 형성되는 것으로, 뛰어난 방열 특성이 부여된다. 또한, 웨이퍼나 칩의 이면에 직접 수지막용의 도포액을 도포·피막화하는 코팅법과 비교하여 수지막 두께의 균일성이 뛰어나다.

계속해서, 반도체 웨이퍼와 수지막의 적층체를 웨이퍼 표면에 형성된 회로마다 다이싱한다. 다이싱은 웨이퍼와 수지막을 함께 절단하도록 실시된다. 웨이퍼의 다이싱은 다이싱 시트를 이용한 통상의 방법에 의해 실시된다. 그 결과, 이면에 수지막을 갖는 반도체 칩이 얻어진다.

마지막으로 다이싱된 칩을 콜릿 등의 범용 수단에 의해 픽업하는 것으로 이면에 수지막을 갖는 반도체 칩이 얻어진다. 이와 같은 본 발명에 의하면, 두께의 균일성이 높은 수지막을 칩 이면에 간편하게 형성할 수 있고, 다이싱 공정이나 패키징후의 크랙이 발생하기 어렵게 된다. 또한, 얻어진 반도체 장치에는 뛰어난 방열 특성이 부여되기 때문에, 그 신뢰성이 저하되는 것을 억제할 수 있다. 그리고, 반도체 칩을 페이스 다운 방식으로 소정의 기대(基台)상에 실장함으로써 반도체 장치를 제조할 수 있다. 또한, 이면에 수지막을 갖는 반도체 칩을 다이 패드부 또는 별도의 반도체 칩 등의 다른 부재상(칩 탑재부상)에 접착함으로써 반도체 장치를 제조할 수도 있다.

또한, 본 발명에 따른 칩용 수지막 형성용 시트를 이용한 별도의 반도체 장치의 제조 방법은 상기 시트의 수지막 형성층을 반도체 웨이퍼에 부착하고, 상기 반도체 웨이퍼를 다이싱하여 반도체 칩으로 하고, 상기 반도체 칩 중 어느 한 면에 상기 수지막 형성층을 고착 잔존시켜서 지지 시트로부터 박리하고, 상기 반도체 칩을 다이 패드부상, 또는 별도의 반도체 칩상에 상기 수지막 형성층을 개재시켜 재치(載置)하는 공정을 포함하는 것이 바람직하다. 일례로서, 칩의 이면에 수지막 형성층을 첩부하는 제조 방법에 대하여 이하에 설명한다.

먼저, 링 프레임 및 반도체 웨이퍼의 이면측을 본 발명에 따른 칩용 수지막 형성용 시트의 수지막 형성층상에 재치하고, 가볍게 가압하여 반도체 웨이퍼를 고정한다. 이 때, 실온에서는 턱성(tuck性)을 갖지 않는 경우는 적절하게 가온해도 된다(한정하는 것은 아니지만, 40~80℃가 바람직하다). 계속해서, 수지막 형성층에 경화성 성분(B)으로서 에너지선 중합성 화합물이 배합되어 있는 경우에는, 수지막 형성층에 지지 시트측에서 에너지선을 조사하여 수지층 형성층을 예비적으로 경화하고, 수지막 형성층의 응집력을 올려 수지막 형성층과 지지 시트 사이의 접착력을 저하시켜 두어도 된다. 그 다음에, 다이싱 소 등의 절단 수단을 이용하여, 상기의 반도체 웨이퍼를 절단하여 반도체 칩을 얻는다. 이 때의 절단 깊이는 반도체 웨이퍼의 두께와 수지막 형성층의 두께의 합계 및 다이싱 소의 마모분을 가미한 깊이로 한다. 또한, 에너지선 조사는 반도체 웨이퍼의 첩부후, 반도체 칩의 박리(픽업) 이전의 어느 단계에 실시해도 되며, 예를 들면 다이싱 후에 실시해도 되며, 또한 하기의 익스팬드 공정 후에 실시해도 된다. 또한 에너지선 조사를 여러 회에 나누어 실시해도 된다.

계속해서 필요에 따라 칩용 수지막 형성용 시트의 익스팬드를 실시하면, 반도체 칩 간격이 확장되어, 반도체 칩의 픽업을 더욱 용이하게 실시할 수 있게 된다. 이 때, 수지막 형성층과 지지 시트 사이에 어긋남이 발생하게 되고, 수지막 형성층과 지지 시트 사이의 접착력이 감소되어 반도체 칩의 픽업성이 향상된다. 이와 같이 반도체 칩의 픽업을 실시하면, 절단된 수지막 형성층을 반도체 칩 이면에 고착 잔존시켜서 지지 시트로부터 박리할 수 있다.

그 다음에 수지막 형성층을 개재시켜 반도체 칩을 리드 프레임의 다이 패드상 또는 별도의 반도체 칩(하단 칩) 표면에 재치한다(이하, 칩이 탑재되는 다이 패드 또는 하단 칩 표면을 「칩 탑재부」라고 기재). 칩 탑재부는 반도체 칩을 재치하기 전에 가열하거나 재치 직후에 가열된다. 가열 온도는 통상은 80~200℃, 바람직하게는 100~180℃이며, 가열 시간은 통상은 0.1초~5분, 바람직하게는 0.5초~3분이며, 재치할 때의 압력은 보통 1kPa~200MPa이다.

반도체 칩을 칩 탑재부에 재치한 후, 필요에 따라 더욱 가열을 실시해도 된다. 이 때 가열 조건은 상기 가열 온도의 범위로써, 가열 시간은 보통 1~180분, 바람직하게는 10~120분이다.

또한, 재치후의 가열 처리는 실시하지 않고 가접착 상태로 해 두며, 패키지 제조에 있어서 통상 실시되는 수지 봉지에서의 가열을 이용하여 수지막 형성층을 경화시켜도 된다. 이와 같은 공정을 거치는 것으로, 수지막 형성층이 경화되어 반도체 칩과 칩 탑재부가 견고하게 접착된 반도체 장치를 얻을 수 있다. 수지막 형성층은 다이 본드 조건하에서는 유동화되기 때문에, 칩 탑재부의 요철에도 충분하게 메워져, 보이드의 발생을 방지할 수 있어 반도체 장치의 신뢰성이 높아진다. 또한, 수지막 형성층의 열확산율이 높기 때문에, 반도체 장치는 뛰어난 방열 특성을 가지며, 그 신뢰성이 저하되는 것을 억제할 수 있다.

본 발명의 칩용 수지막 형성용 시트는 상기와 같은 사용 방법 외에, 반도체 화합물, 유리, 세라믹스, 금속 등의 접착에 사용할 수도 있다.

[실시예]

이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 이하의 실시예 및 비교예에 있어서, <열확산율 측정>은 다음과 같이 실시되었다.

<열확산율 측정>

(경화 전)

수지막 형성층(두께: 40㎛)을 재단하여 각 편(片)이 1㎝인 정방형의 시료를 얻었다. 계속해서, 열전도율 측정 장치(ai-phase사제 아이페이즈·모바일1u)을 사용하여 상기 시료의 열전도율을 측정했다. 그 후, 상기 시료의 비열과 비중에서 상기 시료의 열확산율을 산출하여 수지막 형성층의 열확산율로 했다. 열확산율이 2×10^-6㎡/s 이상인 경우를 「양호」라고 하고, 2×10^-6㎡/s 미만인 경우를 「불량」으로 했다.

(경화 후)

수지막 형성층(두께: 40㎛)을 재단하여 각 편이 1㎝인 정방형의 시료를 얻었다. 계속해서, 상기 시료를 가열(130℃, 2시간)하여 경화시킨 후, 열전도율 측정 장치(ai-phase사제 아이페이즈·모바일1u)을 이용하여, 상기 시료의 열전도율을 측정했다. 그 후, 상기 시료의 비열과 비중에서 상기 시료의 열확산율을 산출하여 수지막의 열확산율로 했다. 열확산율이 2×10^-6㎡/s 이상인 경우를 「양호」라고 하고, 2×10^-6㎡/s 미만인 경우를 「불량」으로 했다.

<수지막 형성층용 조성물>

수지막 형성층을 구성하는 각 성분을 하기에 나타낸다.

(A) 바인더 폴리머 성분: 메타크릴산 메틸 85 질량부와 아크릴산 2-히드록시에틸 15 질량부의 공중합체(중량 평균 분자량: 40만, 유리 전이 온도: 6℃)

(B) 경화성 성분:

(B1) 비스페놀A형 에폭시 수지(에폭시 당량 180~200g/eq)

(B2) 디시클로펜타디엔형 에폭시 수지(다이니폰잉크카가쿠고교(주)제 EPICLONHP-7200HH)

(B3) 디시안디아미드(아사히덴카 아데카하드너 3636AS)

(C) 무기 필러:

(C1) 질화 붕소 입자(쇼와데코(주)제 UHP-2, 형상: 판형상, 평균 입자 직경 11.8㎛, 애스펙트비 11.2, 장축 방향의 열전도율 200W/m·K, 비중 2.3g/㎤)

(C2) 알루미나 필러(쇼와덴코(주)제 CB-A30S, 형상: 구형상, 평균 입자 직경 30㎛, 비중 4.0g/㎤)

(D) 착색제: 흑색 안료(카본블랙, 미쓰비시카가꾸사제 #MA650, 평균 입자 직경 28nm)

(E) 경화 촉진제: 2-페닐-4,5-디히드록시 메틸이미다졸(시코쿠카세이사제 큐레졸(curezol) 2PHZ-PW)

(F) 커플링제: A-1110(일본유니카사제)

(실시예 및 비교예)

상기 각 성분을 표 1에 기재된 양으로 배합하여 수지막 형성용 조성물을 얻었다. 얻어진 조성물의 메틸에틸케톤 용액(고형(固形)농도 61 중량%)을 실리콘으로 박리 처리된 지지 시트(린텍가부시키가이샤제 SP-PET381031, 두께 38㎛)의 박리 처리면상에 건조후 40㎛(비교예 3만 60㎛)의 두께가 되도록 도포, 건조(건조 조건: 오븐에서 110℃, 1분간) 하고, 지지 시트상에 수지막 형성층을 형성하여 칩용 수지막 형성용 시트를 얻었다.

	실시예１	실시예２	실시예３	실시예４	비교예１	비교예２	비교예３
Ａ	１００	１００	１００	１００	１００	１００	１００
Ｂ１	５０	５０	５０	５０	５０	５０	５０
Ｂ２	５０	５０	５０	５０	５０	５０	５０
Ｂ３	２．４	２．４	２．４	２．４	２．４	２．４	２．４
Ｃ１	２９９	２７２	２１７	１０９	３２６		２１７
Ｃ２	２７	５４	１０９	２１７		３２６	１０９
Ｄ	１０	１０	１０	１０	１０	１０	１０
Ｅ	２．４	２．４	２．４	２．４	２．４	２．４	２．４
Ｆ	２	２	２	２	２	２	２
두께 ［㎛］	４０	４０	４０	４０	４０	４０	６０

단위: 질 량부 ( 고형분 환산치)

얻어진 칩용 수지막 형성용 시트의 수지막 형성층에 대하여, <열확산율 측정>을 실시했다. 결과를 표 2에 나타낸다.

	열확산율（ｍ^２／ｓ）		열전도율（Ｗ／ｍ·Ｋ）	평가
	경화 전(수지막 형성층)	경화 후(수지막)	경화후(수지막)	평가
실시예１	２．０×１０^－６	２．１×１０^－６	４．５	양호
실시예２	２．２×１０^－６	２．３×１０^－６	４．８	양호
실시예３	４．８×１０^－６	４．８×１０^－６	９．２	양호
실시예４	３．４×１０^－６	３．４×１０^－６	６．５	양호
비교예１	１．６×１０^－６	１．６×１０^－６	３．０	불량
비교예２	５．２×１０^－７	５．４×１０^－７	１．０	불량
비교예３	１．４×１０^－６	１．３×１０^－６	２．５	불량

실시예의 칩용 수지막 형성용 시트의 수지막 형성층은 뛰어난 열확산율을 나타냈다. 따라서, 지지 시트와 상기 지지 시트상에 형성된 수지막 형성층을 가지며, 상기 수지막 형성층이 바인더 폴리머 성분(A), 경화성 성분(B) 및 무기 필러(C)를 포함하고, 상기 수지막 형성층의 열확산율이 2×10^-6㎡/s 이상인 칩용 수지막 형성용 시트를 이용함으로써 고신뢰성의 반도체 장치를 얻을 수 있다.

Claims

지지 시트와 상기 지지 시트상에 형성된 수지막 형성층을 가지며,
상기 수지막 형성층이 바인더 폴리머 성분(A), 경화성 성분(B) 및 무기 필러(C)를 포함하고,
상기 수지막 형성층 중의 무기 필러(C)의 함유비율은, 상기 수지막 형성층을 구성하는 전체 고형분에 대하여, 30~60중량%이며,
상기 수지막 형성층의 열확산율이 2×10^-6㎡/s 이상인 칩용 수지막 형성용 시트.
삭제
제1항에 있어서,
무기 필러(C)가 애스펙트비가 5 이상이며, 평균 입자 직경(平均粒子徑)이 20㎛ 이하인 이방(異方) 형상 입자(C1)와, 평균 입자 직경이 20㎛ 초과인 방해 입자(C2)를 포함하는 칩용 수지막 형성용 시트.
제3항에 있어서,
이방 형상 입자(C1)의 장축 방향에서의 열전도율이 60~400W/m·K인 칩용 수지막 형성용 시트.
제3항에 있어서,
이방 형상 입자(C1)가 질화물 입자인 칩용 수지막 형성용 시트.
제3항에 있어서,
방해 입자(C2)의 평균 입자 직경이 수지막 형성층의 두께의 0.6~0.95배인 칩용 수지막 형성용 시트.
제3항에 있어서,
이방 형상 입자(C1)와 방해 입자(C2)의 중량비율이 5:1~1:5인 칩용 수지막 형성용 시트.
제1항에 있어서,
상기 수지막 형성층의 두께가 20~60㎛인 칩용 수지막 형성용 시트.
제1항에 있어서,
수지막 형성층이 반도체 칩을 기판 또는 다른 반도체 칩에 고정하기 위한 필름형상 접착제로서 기능하는 칩용 수지막 형성용 시트.
제1항에 있어서,
수지막 형성층이 반도체 웨이퍼 또는 칩의 보호막인 칩용 수지막 형성용 시트.
제 1항, 또는 제3항 내지 제10항 중 어느 한 항에 기재된 칩용 수지막 형성용 시트의 수지막 형성층을 반도체 웨이퍼의 이면에 첩부하는 단계를 포함하는 반도체 장치의 제조 방법.