KR101939636B1 - 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법 - Google Patents

보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법 Download PDF

Info

Publication number
KR101939636B1
KR101939636B1 KR1020147008311A KR20147008311A KR101939636B1 KR 101939636 B1 KR101939636 B1 KR 101939636B1 KR 1020147008311 A KR1020147008311 A KR 1020147008311A KR 20147008311 A KR20147008311 A KR 20147008311A KR 101939636 B1 KR101939636 B1 KR 101939636B1
Authority
KR
South Korea
Prior art keywords
protective film
forming layer
film forming
sensitive adhesive
pressure
Prior art date
Application number
KR1020147008311A
Other languages
English (en)
Other versions
KR20140069061A (ko
Inventor
토모노리 시노다
마사아키 푸루다테
켄 타카노
Original Assignee
린텍 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 코포레이션 filed Critical 린텍 코포레이션
Publication of KR20140069061A publication Critical patent/KR20140069061A/ko
Application granted granted Critical
Publication of KR101939636B1 publication Critical patent/KR101939636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24843—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] with heat sealable or heat releasable adhesive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Materials For Photolithography (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

[과제]
두께의 균일성이 높고, 인자 정밀도에 뛰어난 보호막을 갖는 반도체 칩을 간편하게 제조 가능하며, 또한 익스팬드가 가능하여 기재가 내열성을 구비한 보호막 형성층을 갖는 다이싱 시트를 제공한다.
[해결 수단]
본 발명에 따른 보호막 형성층을 갖는 다이싱 시트는 기재 필름과 점착제 층과 보호막 형성층을 가지며, 점착제층은 평면으로 볼 때 적어도 보호막 형성층을 둘러싸는 영역에 형성되어 있으며, 기재 필름은 다음의 (a)~(c)의 특성을 구비한다: (a)융점이 130℃를 초과하거나 또는 융점을 갖지 않고, (b)130℃에서 2시간 가열시의 열 수축률이 -5 ~ +5%, (c)MD 방향 및 CD 방향의 파단 신도가 100% 이상, 2% 응력이 100MPa 이하.

Description

보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법{Dicing Sheet With Protective Film Forming Layer and Chip Fabrication Method}
본 발명은 칩 이면에 보호막을 형성할 수 있으며, 또한 칩의 제조 효율의 향상이 가능한 보호막 형성층을 갖는 다이싱 시트에 관한 것이다. 또한, 본 발명은 보호막 형성층을 갖는 다이싱 시트를 이용한 칩의 제조 방법에 관한다.
최근, 소위 페이스 다운(face down)방식이라는 실장법을 이용한 반도체 장치의 제조가 이루어지고 있다. 페이스 다운 방식에서는 회로면 상에 범프 등의 전극을 갖는 반도체 칩(이하, 단지 "칩"이라고도 칭함)이 사용되며, 상기 전극이 기판과 접합된다. 이 때문에, 칩의 회로면과는 반대측의 면(칩 이면)은 노출이 되는 경우가 있다.
이 노출이 된 칩 이면은 유기막에 의해 보호될 수 있다. 종래, 이 유기막으로 이루어지는 보호막을 갖는 칩은 액상의 수지를 스핀 코트법에 의해 웨이퍼 이면에 도포하고, 건조, 경화하여 웨이퍼와 함께 보호막을 절단하여 얻어진다. 그러나, 이렇게 하여 형성되는 보호막의 두께 정밀도는 충분하지 않기 때문에 제품의 수율이 저하되는 경우가 있었다.
상기 문제를 해결하기 위하여, 박리 시트와 상기 박리 시트 상에 형성된 에너지선 경화성 성분과 바인더 폴리머 성분으로 이루어지는 보호막 형성층을 갖는 칩 보호용 필름이 개시되어 있다(특허문헌 1).
또한, 반도체 칩이 박형화·고밀도화되고 있는 현재는 혹독한 온도 조건 하에 노출된 경우라도, 보호막을 갖는 칩을 실장한 반도체 장치에는 더욱 높은 신뢰성을 갖는 것이 요구되고 있다.
특허문헌 1: 일본 특허공개 2009-138026호
본 발명자들의 검토에 의하면, 특허문헌 1에 기재된 칩 보호용 필름은 보호막 형성층을 경화할 때 수축되고, 반도체 웨이퍼가 휘어진다는 문제가 발생할 우려가 있었다. 특히, 극박(極薄)의 반도체 웨이퍼에서는 상기 문제가 현저하다. 반도체 웨이퍼가 휘어지면 웨이퍼가 파손되거나 보호막의 마킹(인자(印字)) 정밀도가 저하될 우려가 있다. 또한, 특허문헌 1에 기재된 칩용 보호 필름에서는 보호막을 갖는 칩을 제조할 때, 다이싱 시트에 보호막을 갖는 웨이퍼를 부착할 필요가 있고 제조 공정이 복잡했다. 또한, 다이싱에 의해 반도체 웨이퍼를 칩으로 분할한 후, 픽업을 용이하게 하기 위하여, 다이싱 시트를 주연부(周緣部)에서 당겨서, 칩 간격을 확장하는 이른바 익스팬드를 실시하는 경우가 있다. 또한, 보호막 형성층을 가열에 의해 경화하는 경우, 다이싱 테이프의 기재(基材)에 따라서는 기재가 열에 의해 변형되어, 후의 공정에 악영향을 미칠 수 있었다.
본 발명은 상기의 사정을 감안하여 이루어진 것이다. 즉, 본 발명은 두께의 균일성이 높고, 인자 정밀도에 뛰어난 보호막을 갖는 반도체 칩을 간편하게 제조 가능하며, 또한 익스팬드가 가능하여 기재가 내열성을 갖춘 보호막 형성층을 갖는 다이싱 시트를 제공하는 것을 목적으로 한다.
본 발명은 이하의 요지를 포함한다.
〔1〕기재 필름과 점착제층과 보호막 형성층을 가지며,
점착제층은 평면으로 볼 때(平面視) 적어도 보호막 형성층을 둘러싸는 영역에 형성되어 있으며,
기재 필름이 다음의 (a)~(c)의 특성을 구비하는 보호막 형성층을 갖는 다이싱 시트:
(a) 융점이 130℃를 초과하거나 또는 융점을 갖지 않는,
(b) 130℃에서 2 시간 가열시의 열 수축률이 -5~+5%,
(c) MD 방향 및 CD 방향의 파단 신도가 100% 이상, 25% 응력이 100MPa 이하.
〔2〕보호막 형성층이 열경화성인 〔1〕에 기재된 보호막 형성층을 갖는 다이싱 시트.
〔3〕보호막 형성층이 바인더 폴리머 성분(A) 및 경화성 성분(B)을 함유하는 〔1〕또는 〔2〕에 기재된 보호막 형성층을 갖는 다이싱 시트.
〔4〕보호막 형성층이 착색제(C)를 함유하고,
파장 300~1200㎚에서의 보호막 형성층의 최대 투과율이 20% 이하인 〔1〕~〔3〕중 어느 한 항에 기재된 보호막 형성층을 갖는 다이싱 시트.
〔5〕기재 필름과 점착제층으로 이루어지는 점착 시트의 점착제층 상에 보호막 형성층을 가지며,
점착 시트의 내주부에 보호막 형성층이 형성되고,
점착 시트의 외주부에 점착제층이 노출되어 있는 〔1〕~〔4〕중 어느 한 항에 기재된 보호막 형성층을 갖는 다이싱 시트.
〔6〕기재 필름의 내주부에 형성된 보호막 형성층과, 기재 필름의 외주부에 형성된 점착제층으로 이루어지는 〔1〕~〔4〕중 어느 한 항에 기재된 보호막 형성층을 갖는 다이싱 시트.
〔7〕상기〔5〕에 기재된 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 워크에 부착하고, 이하의 공정(1)~(3)을 [(1), (2), (3)], [(2), (1), (3)] 또는 [(2), (3), (1)]중 어느 하나의 순서로 실시하는 칩의 제조 방법;
공정(1): 보호막 형성층을 경화하여 보호막을 얻음,
공정(2): 워크와 보호막 형성층 또는 보호막을 다이싱,
공정(3): 보호막 형성층 또는 보호막과 점착 시트를 박리.
〔8〕상기〔6〕에 기재된 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 워크에 부착하고, 이하의 공정(1)~(3)을 [(1), (2), (3)], [(2), (1), (3)] 또는 [(2), (3), (1)] 중 어느 하나의 순서로 실시하는 칩의 제조 방법:
공정(1): 보호막 형성층을 경화하여 보호막을 얻음,
공정(2): 워크와 보호막 형성층 또는 보호막을 다이싱,
공정(3): 보호막 형성층 또는 보호막과 기재 필름을 박리.
〔9〕보호막 형성층이 열경화성이며, 공정(1)~(3)을 [(1), (2), (3)] 또는 [(2), (1), (3)]의 순서로 각 공정을 실시하는 〔7〕또는〔8〕에 기재된 칩의 제조 방법.
〔10〕상기 공정(1) 후의 어느 하나의 공정에 있어서, 하기 공정(4)를 실시하는 〔9〕에 기재된 칩의 제조 방법;
공정(4): 보호막에 레이저 인자.
반도체 칩 이면에 보호막을 형성할 때, 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트를 이용하는 것으로, 반도체 칩 이면에 두께의 균일성이 높고, 인자 정밀도에 뛰어난 보호막을 간편하게 형성하고, 반도체 웨이퍼에 다이싱 시트를 부착한 채로 가열 경화를 실시할 수 있으며, 또한 익스팬드 공정을 실시할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 보호막 형성층을 갖는 다이싱 시트의 단면도를 도시한다.
도 2는 발명의 다른 실시 형태에 따른 보호막 형성층을 갖는 다이싱 시트의 단면도를 도시한다.
도 3은 도 1의 보호막 형성층을 갖는 다이싱 시트의 평면도를 도시한다.
도 4는 도 2의 보호막 형성층을 갖는 다이싱 시트의 평면도를 도시한다.
도 1 ~ 도 4에 도시된 바와 같이, 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트(10)는 기재 필름(1)과 점착제층(2)와 보호막 형성층(4)을 가지며, 점착제층은 평면으로 볼 때 적어도 보호막 형성층을 둘러싼 영역에 형성되어 있다. 또한, 도 3은 도 1에 도시하는 보호막 형성층을 갖는 다이싱 시트의 평면도이며, 도 4는 도 2에 도시하는 보호막 형성층을 갖는 다이싱 시트의 평면도이다.
이하, 본 발명에 대하여, 그 최선의 양태도 포함하여 보다 구체적으로 설명한다.
도 1에 도시하는 바와 같이, 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트(10)의 바람직한 양태(이하 "도 1의 양태"라고도 칭함)는 기재 필름(1)과 점착제층(2)으로 이루어지는 점착 시트(3)의 점착제층(2) 상에 보호막 형성층(4)이 형성되어 있으며, 점착 시트(3)의 내주부에 보호막 형성층(4)가 형성되어, 점착 시트(3)의 외주부에 점착제층(2)이 노출되어 있다. 그리고, 점착 시트(3)의 외주부의 점착제층(2)에 의해 링 프레임(5)에 부착된다.
또한, 도 2에 도시된 바와 같이, 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트(10)의 다른 바람직한 양태(이하 "도 2의 양태"라고도 칭함)는 기재 필름(1)과, 기재 필름(1)의 내주부에 형성된 보호막 형성층(4)과, 기재 필름(1)의 외주부에 형성된 점착제층(2)으로 이루어진다. 그리고, 기재 필름(1)의 외주부에서 점착제층(2)을 개재시켜 링 프레임(5)에 부착된다.
(기재 필름)
본 발명에서의 기재 필름은 내열성을 가지며, 구체적으로는 이하의 (a)~(c)의 특성을 구비한다.
(a)기재 필름의 융점은 130℃를 초과하거나 또는 융점을 갖지 않고,
(b)130℃에서 2 시간 가열에서의 기재 필름의 열 수축률은 -5 ~ +5%이며,
(c)기재 필름의 MD 방향 및 CD 방향의 파단 신도는 100% 이상, 기재 필름의 25% 응력은 100MPa 이하이다.
기재 필름의 융점이 130℃ 이하이거나 열 수축률이 상기 범위를 벗어나면, 보호막 형성층의 경화시에 기재 필름이 용융되어 기재 필름의 형상을 유지하는 것이 어렵게 될 우려가 있다. 또한, 기재 필름이 반도체 칩 제조 공정 중에 주변의 장치와 융착되는 경우가 있다. 열 수축률은 기재 필름의 열 변형의 용이성을 나타내는 지표다. 열 수축률이 -5% 미만 또는 +5% 초과인 기재 필름으로 보호막 형성층을 갖는 다이싱 시트를 구성하고, 웨이퍼를 지지(保持)하여 열경화를 실시한 경우에는, 웨이퍼의 무게에 의해 웨이퍼에 대응하지 않는 주연부(도 1의 양태에 있어서는 점착 시트의 외주부에서의 기재 필름, 도 2의 형태에 있어서는 기재 필름의 외주부)는 수축하지 않고 오히려 신장하여, 보호막 형성층을 갖는 다이싱 시트에 처짐이 발생하기 쉽다. 이 때문에, 그 후의 다이싱 공정이 어려워지거나, 다이싱 후의 칩을 보호막 형성층을 갖는 다이싱 시트로부터 들어올리는 것(픽업)이 어렵게 되는 경우가 있다.
또한, 기재 필름의 MD 방향(필름을 장척(長尺)으로 제막한 경우에서의 필름을 반송하는 방향과 병행하는 방향) 및 CD 방향(필름의 동일면상에 있어서 MD 방향과 직교하는 방향) 중 어느 하나에 있어서도, 인장 측정에서의 파단 신도가 100% 이상이며, 또한 기재 필름의 25% 응력은 100MPa 이하이다. 파단 신도가 100% 미만이거나 25% 응력이 100MPa를 초과하면, 보호막 형성층을 갖는 다이싱 시트는 익스팬드성에 떨어지고, 픽업시에 인접하는 칩끼리 접촉하여 픽업 불량이나 칩 파손의 원인이 될 수 있다.
기재 필름의 융점은 140℃ 이상 또는 융점을 갖지 않는 것이 바람직하고, 융점이 200℃ 이상 또는 융점을 갖지 않는 것이 보다 바람직하다. 또한, 130℃에서 2시간 가열시에서의 기재 필름의 열 수축률은 -4 ~ +4%인 것이 바람직하다. 기재 필름의 융점이나 열 수축률을 상기 범위로 하는 것으로, 기재 필름은 내열성에 뛰어나며, 상술의 보호막 형성층을 경화했을 때의 기재 필름의 형상 유지(保持)성이 양호하게 유지된다. 또한, 130℃에서 2시간 가열시에서의 기재 필름의 열 수축률은 130℃의 환경하에 기재 필름을 투입하는 전후의 기재 필름의 면적에서 하기식에 의해 구할 수 있다.
열 수축률(%)={(투입 전의 기재 필름의 면적)-(투입 후의 기재 필름의 면적)}/투입 전의 기재 필름의 면적×100
또한, 기재 필름의 MD 방향 및 CD 방향의 파단 신도는 120% 이상이 바람직하고, 250% 이상인 것이 보다 바람직하다. 기재 필름의 25% 응력은 80MPa 이하인 것이 바람직하고, 70MPa 이하인 것이 보다 바람직하다. 기재 필름의 파단 신도와 25% 응력을 상기 범위로 하는 것으로, 양호한 익스팬드성을 나타냄과 동시에 픽업시에 인접하는 칩끼리 접촉하여 픽업 불량이나 칩의 파손을 억제할 수 있다.
기재 필름으로는 예를 들면, 폴리프로필렌 필름, 폴리부틸렌테레프탈레이트 필름, 아크릴 수지 필름, 내열 폴리우레탄 필름 등을 들 수 있다. 또한, 이들의 가교 필름이나 방사선·방전 등에 의한 개질 필름도 이용할 수 있다. 기재 필름은 상기 물성을 충족하는 한, 상기 필름의 적층체라도 된다.
기재 필름의 두께는 특별히 한정되지 않고, 바람직하게는 30~300㎛, 보다 바람직하게는 50~200㎛이다. 기재 필름의 두께를 상기 범위로 하는 것으로 다이싱에 의한 절삭 후에도 충분한 익스팬드성을 가진다. 또한, 보호막 형성층을 갖는 다이싱 시트가 충분한 가요성을 갖기 때문에, 워크(예를 들면 반도체 웨이퍼 등)에 대하여 양호한 부착성을 나타낸다.
도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 경우에는, 보호막 형성층이 워크(예를 들면 반도체 웨이퍼 등)에 부착되어, 워크에 소요의 가공을 실시한 후, 보호막 형성층은 워크에 고착 잔존한 상태로 기재 필름으로부터 박리된다. 즉, 도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트는 보호막 형성층을 기재 필름에서 워크에 전사하는 공정을 포함하는 프로세스에 사용된다. 이 때문에, 기재 필름의 보호막 형성층에 접하는 면의 표면 장력은 바람직하게는 40mN/m 이하, 더욱 바람직하게는 37mN/m 이하, 특히 바람직하게는 35mN/m 이하이다. 하한치는 보통 25mN/m 정도이다. 이러한 표면 장력이 낮은 기재 필름은 수지 필름의 재질을 적시에 선택하여 얻는 것이 가능하고, 또한 수지 필름의 표면에 박리제를 도포하여 박리 처리를 실시함으로써 얻을 수도 있다. 본 발명에서의 기재 필름에 박리 처리를 실시하는 경우에는, 구체적으로는 기재 필름의 전면(全面) 또는 기재 필름의 내주부(보호막 형성층을 형성하는 면)가 박리 처리된다.
박리 처리에 사용되는 박리제로는 알키드계, 실리콘계, 불소계, 불포화 폴리에스테르계, 폴리올레핀계, 왁스계 등이 사용되지만, 특히 알키드계, 실리콘계, 불소계의 박리제가 내열성을 가지므로 바람직하다.
상기의 박리제를 사용하여 기재 필름의 표면을 박리 처리하기 위해서는 박리제를 그대로 무용제로, 또는 용제희석이나 에멀젼화하여 그라비어 코터, 메이어바 코터, 에어나이프 코터, 롤 코터 등에 의해 도포하고, 박리제가 도포된 기재 필름을 상온(常溫) 하 또는 가열 하에 제공하거나, 또는 전자선에 의해 경화시켜서 박리제층을 형성하면 된다.
또한, 웨트 라미네이션용이나 드라이 라미네이션용, 열용융 라미네이션용, 용융 압출 라미네이션용, 공압출(共押出) 가공 등에 의해 필름의 적층을 실시함으로써 기재 필름의 표면 장력을 조정해도 된다. 즉, 기재 필름의 적어도 한쪽면의 표면 장력이 상술한 기재 필름의 보호막 형성층과 접하는 면의 표면 장력으로서 바람직한 범위내에 있는 필름을 해당 면이 보호막 형성층과 접하는 면이 되도록, 다른 필름과 적층한 적층체를 제조하여, 기재 필름으로 해도 된다.
또한, 기재 필름으로써 폴리프로필렌 필름 등의 폴리올레핀계 필름을 사용하는 경우에는 필름의 특성에 따라서는 박리 처리를 실시하지 않아도 보호막 형성층을 기재 필름으로부터 박리할 수 있는 경우가 있다. 이러한 경우 등에는 박리 처리되지 않은 기재 필름을 사용해도 된다.
또한, 도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 경우에는, 파장 532㎚ 및 파장 1064㎚에서의 기재 필름의 전광선 투과율은 바람직하게는 70% 이상, 보다 바람직하게는 75% 이상이다. 파장 532㎚ 및 파장 1064㎚에서의 기재 필름의 전광선 투과율을 상기 범위로 하는 것으로, 반도체 웨이퍼에 보호막 형성층을 갖는 다이싱 시트를 부착한 후, 레이저 마킹을 기재 필름 너머로 실시 가능하게 된다.
기재 필름에는 보호막 형성층이 마련되는 영역에 복수의 미세한 관통구멍(貫通孔)을 마련해도 된다. 관통구멍을 마련하는 것으로 보호막 형성층에 레이저 마킹을 실시했을 때에 발생하는 가스에 의해 생기는 이물의 발생을 억제할 수 있다.
(점착제층)
본 발명에서의 점착제층은 종래부터 공지된 다양한 점착제에 의해 형성될 수 있다. 이러한 점착제로는 한정되는 것은 없지만, 예를 들면 고무계, 아크릴계, 실리콘계, 폴리비닐에테르 등의 점착제가 사용된다. 또한, 에너지선 경화형이나 가열 발포형, 수팽윤형의 점착제도 사용할 수 있다. 에너지선 경화(자외선 경화, 전자선 경화)형 점착제로는 특히 자외선 경화형 점착제를 사용하는 것이 바람직하다.
점착제층은 후술하는 칩을 제조할 때에 그 외주부에 있어서 링 프레임에 부착된다. 점착제층의 외주부를 링 프레임에 부착하여 보호막 형성층의 경화를 실시하면, 링 프레임을 점착제층에서 분리할 때, 링 프레임에 풀잔여가 발생할 수 있다. 또한, 보호막 형성층의 경화 공정에 있어서, 점착제층은 고온에 노출되어서 연화되며, 풀잔여가 발생하기 쉬워진다. 그 때문에, 상기의 점착제 중에서도, 링 프레임에의 풀잔여의 방지 및 점착제층에의 내열성의 부여라는 관점에서, 아크릴계, 실리콘계의 점착제가 바람직하다.
또한, 도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 기재 필름의 전면(全面)을 실리콘계의 박리제를 이용하여 박리 처리하는 경우에는 기재 필름과 점착제층과의 접착성의 관점에서, 실리콘계의 점착제를 이용하는 것이 바람직하다. 한편, 도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 점착제층은 기재 필름의 외주부에 형성된다.
또한, 링 프레임에 부착되는 부분(도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트에서는 점착 시트의 외주부)의 점착제층의 점착력(부착한 후, 130℃에서 2시간 가열을 경과한 후에서의 SUS판에의 점착력)은 바람직하게는 15N/25mm 이하, 보다 바람직하게는 10N/25mm 이하, 특히 바람직하게는 5N/25mm 이하이다. 링 프레임에 부착되는 부분의 점착제층의 점착력을 상기 범위로 하는 것으로 링 프레임에의 부착성에 뛰어나며, 링 프레임에의 풀잔여를 방지할 수 있다.
점착제층의 두께는 특별히 한정되지 않지만, 바람직하게는 1~100㎛, 더욱 바람직하게는 2~80㎛, 특히 바람직하게는 3~50㎛이다.
또한, 도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트에 있어서 점착제층은 심재(芯材) 필름의 양면에 점착제층을 마련한 양면 테이프라도 된다. 양면 테이프는 점착제층/심재 필름/점착제층의 구성을 가지며, 양면 테이프에서의 점착제층은 특별히 한정되지 않고 상기의 점착제를 이용할 수 있다. 이 경우에는 기재 필름에 가장 근처에 위치하는 점착제층으로서, 실리콘계의 점착제를 이용하는 것이 기재 필름과 점착제층과의 접착성의 관점에서 바람직하다. 또한, 심재 필름은 내열성을 갖는 것이 바람직하고, 심재 필름으로서 융점이 120℃ 이상의 필름을 이용하는 것이 바람직하다. 융점이 120℃ 미만인 필름을 심재 필름으로 이용하면, 보호막 형성층의 가열 경화시에, 심재 필름이 용융하여 형상을 유지할 수 없게 되거나, 주변 장치와 융착될 수 있다. 심재 필름으로는 예를 들면, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소 수지 필름, 액정 폴리머 필름 등이 바람직하게 이용된다.
(점착 시트)
도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 점착 시트는 기재 필름 상에 점착제층을 마련함으로써 얻을 수 있다. 기재 필름 표면에 점착제층을 마련하는 방법은 박리 시트 상에 소정의 막 두께가 되도록 도포하여 형성한 점착제층을 기재 필름 표면에 전사해도 상관없으며, 기재 필름 표면에 점착제층을 구성하는 점착제 조성물을 직접 도포하여 점착제층을 형성해도 상관없다. 박리 시트로서는 후술하는 보호막 형성층 상에 마련하는 것과 동일한 것을 이용할 수 있다.
기재 필름 상에 점착제층을 마련함으로써 얻어진 점착 시트는 기재 필름이 내열성을 갖는다. 또한, 기재 필름이 소정의 인장 특성을 갖기 때문에 익스팬드를 용이하게 실시할 수 있다.
파장 532㎚ 및 파장 1064㎚에서의 점착 시트의 전광선 투과율은 바람직하게는 70% 이상, 보다 바람직하게는 75% 이상이다. 파장 532㎚ 및 파장 1064㎚에서의 점착 시트의 전광선 투과율을 상기 범위로 하는 것으로, 반도체 웨이퍼에 보호막 형성층을 갖는 다이싱 시트를 부착한 후, 레이저 마킹을 점착 시트(기재 필름 및 점착제층) 너머로 실시하는 것이 가능하게 된다.
점착 시트에는 보호막 형성층이 마련되는 영역에 복수의 미세한 관통구멍이 마련되어 있어도 된다. 관통구멍을 마련하는 것으로, 보호막 형성층에의 레이저 마킹을 실시했을 때에 발생하는 가스에 의해 생기는 이물의 발생을 억제할 수 있다.
(보호막 형성층)
본 발명에서의 보호막 형성층은 특별히 한정되지 않고, 예를 들면 열경화성, 열가소성, 에너지선 경화성의 보호막 형성층을 이용할 수 있다. 이들 중에서도, 본 발명에서의 상기의 기재 필름이 내열성을 구비하고 있어 열경화시의 변형을 억제할 수 있다는 효과가 바람직하게 발휘되기 때문에, 열경화성의 보호막 형성층이 바람직하다.
보호막 형성층은 바인더 폴리머 성분(A) 및 경화성 성분(B)을 함유하는 것이 바람직하다.
(A)바인더 폴리머 성분
보호막 형성층에 충분한 접착성 및 조막성(造膜性)(시트 형성성)을 부여하기 위하여 바인더 폴리머 성분(A)이 사용된다. 바인더 폴리머 성분(A)으로서는 종래 공지된 아크릴폴리머, 폴리에스테르 수지, 우레탄 수지, 아크릴우레탄 수지, 실리콘 수지, 고무계 폴리머 등을 이용할 수 있다.
바인더 폴리머 성분(A)의 중량 평균 분자량(Mw)은 1만~200만인 것이 바람직하고, 10만~120만인 것이 보다 바람직하다. 바인더 폴리머 성분(A)의 중량 평균 분자량이 너무 낮으면 보호막 형성층과 점착 시트 또는 기재 필름과의 점착력이 높아져, 보호막 형성층의 전사 불량이 발생할 수 있으며, 너무 높으면 보호막 형성층의 접착성이 저하되어, 칩 등에 전사할 수 없게 되거나 또는 전사 후에 칩 등에서 보호막이 박리될 수 있다.
바인더 폴리머 성분(A)으로서 아크릴폴리머가 바람직하게 사용된다. 아크릴폴리머의 유리 전이 온도(Tg)은 바람직하게는 -60 ~ 50℃, 더욱 바람직하게는 -50 ~ 40℃, 특히 바람직하게는 -40 ~ 30℃의 범위에 있다. 아크릴폴리머의 유리 전이 온도가 너무 낮으면 보호막 형성층과 점착 시트 또는 기재 필름과의 박리력이 커져서 보호막 형성층의 전사 불량이 발생할 수 있으며, 너무 높으면 보호막 형성층의 접착성이 저하되어, 칩 등에 전사할 수 없게 되거나 또는 전사 후에 칩 등에서 보호막이 박리될 수 있다.
상기 아크릴폴리머를 구성하는 모노머로는 (메타)아크릴산에스테르모노머 또는 그 유도체를 들 수 있다. 예를 들면, 알킬기의 탄소수가 1~18인 알킬(메타)아크릴레이트, 구체적으로는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등을 들 수 있다. 또한, 환상 골격을 갖는 (메타)아크릴레이트, 구체적으로는 시클로헥실(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보닐(메타)아크릴레이트, 디시클로펜타닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 디시클로펜테닐옥시에틸(메타)아크릴레이트, 이미드(메타)아크릴레이트 등을 들 수 있다. 또한 관능기를 갖는 모노머로서, 수산기를 갖는 히드록시메틸(메타)아크릴레이트, 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트 등을 들 수 있으며; 그 외, 에폭시기를 갖는 글리시딜(메타)아크릴레이트 등을 들 수 있다. 아크릴폴리머는 수산기를 갖고 있는 모노머를 함유하고 있는 아크릴폴리머가 후술하는 경화성 성분(B)와의 상용성이 좋기 때문에 바람직하다. 또한, 상기 아크릴폴리머는 아크릴산, 메타크릴산, 이타콘산, 아세트산 비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.
또한, 바인더 폴리머 성분(A)로서 경화 후의 보호막의 가요성을 유지하기 위한 열가소성 수지를 배합해도 된다. 그러한 열가소성 수지로는 중량 평균 분자량이 1000~10만인 것이 바람직하고, 3000~8만인 것이 더욱 바람직하다. 열가소성 수지의 유리 전이 온도는 바람직하게는 -30~120℃, 더욱 바람직하게는 -20~120℃인 것이 바람직하다. 열가소성 수지로는 폴리에스테르 수지, 우레탄 수지, 페녹시수지, 폴리부텐, 폴리부타디엔, 폴리스티렌 등을 예로 들 수 있다. 이들의 열가소성 수지는 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다. 상기의 열가소성 수지를 함유함으로써 보호막 형성층의 전사면에 보호막 형성층이 추종되어 보이드 등의 발생을 억제할 수 있다.
(B)경화성 성분
경화성 성분(B)은 열경화성 성분 및/또는 에너지선 경화성 성분이 이용된다.
열경화성 성분으로는 열경화 수지 및 열경화제가 이용된다. 열경화 수지로는 예를 들면 에폭시 수지가 바람직하다.
에폭시 수지로는 종래 공지된 에폭시 수지를 이용할 수 있다. 에폭시 수지로는 구체적으로는 다관능계 에폭시 수지나 비페닐 화합물, 비스페놀A디글리시딜에테르나 그 수소첨가물, 오르토크레졸노볼락 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 비페닐형 에폭시 수지, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 페닐렌 골격형 에폭시 수지 등, 분자 중에 2관능 이상 함유하는 에폭시 화합물을 예로 들 수 있다. 이들은 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
보호막 형성층에는 바인더 폴리머 성분(A) 100 질량부에 대하여 열경화 수지가 바람직하게는 1~1000 질량부, 보다 바람직하게는 10~500 질량부, 특히 바람직하게는 20~200 질량부 포함된다. 열경화 수지의 함유량이 1 질량부 미만이면 충분한 접착성을 얻지 못할 수 있으며, 1000 질량부를 초과하면 보호막 형성층과 점착 시트 또는 기재 필름과의 박리력이 높아져서 보호막 형성층의 전사 불량이 일어날 수 있다.
열경화제는 열경화 수지, 특히 에폭시 수지에 대한 경화제로서 기능한다. 바람직한 열경화제로서는 1 분자 중에 에폭시기와 반응할 수 있는 관능기를 2개 이상 갖는 화합물을 들 수 있다. 그 관능기로는 페놀성 수산기, 알코올성 수산기, 아미노기, 카르복실기 및 산무수물 등을 예로 들 수 있다. 이들 중, 바람직하게는 페놀성 수산기, 아미노기, 산무수물 등을 들 수 있고, 더욱 바람직하게는 페놀성 수산기, 아미노기를 들 수 있다.
페놀계 경화제의 구체적인 예로서는 다관능계 페놀 수지, 비페놀, 노볼락형 페놀 수지, 디시클로펜타디엔계 페놀 수지, 자이록형 페놀 수지, 아랄킬 페놀수지를 들 수 있다. 아민계 경화제의 구체적인 예로서는 DICY(디시안디아미드)를 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
열경화제의 함유량은 열경화 수지 100 질량부에 대하여, 0.1~500 질량부인 것이 바람직하고, 1~200 질량부인 것이 보다 바람직하다. 열경화제의 함유량이 적으면 경화 부족으로 접착성을 얻을 수 없는 경우가 있으며, 과잉이면 보호막 형성층의 흡습율이 높아져서 반도체 장치의 신뢰성을 저하시킬 수 있다.
보호막 형성층이 경화성 성분(B)로서, 열경화성 성분을 함유하는 경우, 보호막 형성층은 열경화성을 갖는다. 이 경우, 보호막 형성층을 가열에 의해 경화하는 것이 가능하지만, 본 발명의 보호막 형성층을 갖는 다이싱 시트는 기재 필름이 내열성을 갖고 있기 때문에, 보호막 형성층의 열경화시에 기재 필름이 변형되어 결함의 발생이 어렵다.
에너지선 경화성 성분으로는 에너지선 중합성 기(基)를 포함하며, 자외선, 전자선 등의 에너지선의 조사를 받으면 중합 경화하는 저분자 화합물(에너지선 중합성 화합물)을 이용할 수 있다. 이러한 에너지선 경화성 성분으로서 구체적으로는 트리메틸올프로판트리아크릴레이트, 펜타에리스리톨트리아크릴레이트, 펜타에리스리톨테트라아크릴레이트, 디펜타에리스리톨모노히드록시펜타아크릴레이트, 디펜타에리스리톨헥사아크릴레이트 또는 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 올리고에스테르아크릴레이트, 우레탄아크릴레이트계 올리고머, 에폭시 변성 아크릴레이트, 폴리에테르아크릴레이트 및 이타콘산 올리고머 등의 아크릴레이트계 화합물을 들 수 있다. 이러한 화합물은 분자내에 적어도 1개의 중합성 이중 결합을 가지며, 통상은 중량 평균 분자량이 100~30000, 바람직하게는 300~10000 정도이다. 에너지선 중합성 화합물의 배합량은 바인더 폴리머 성분(A) 100 질량부에 대하여, 바람직하게는 1~1500 질량부, 보다 바람직하게는 10~500 질량부, 특히 바람직하게는 20~200 질량부 포함된다.
또한, 에너지선 경화성 성분으로서, 바인더 폴리머 성분(A)의 주쇄(主鎖) 또는 측쇄(側鎖)에 에너지선 중합성 기(基)가 결합되어 이루어지는 에너지선 경화형 중합체를 사용해도 된다. 이러한 에너지선 경화형 중합체는 바인더 폴리머 성분(A)으로서의 기능과 경화성 성분(B)으로서의 기능을 겸비한다.
에너지선 경화형 중합체의 주골격은 특별히 한정되지 않고, 바인더 폴리머 성분(A)로서 범용되어 있는 아크릴폴리머라도 되며, 또한 폴리에스테르, 폴리에테트 등이라도 되지만, 합성 및 물성의 제어가 용이하기 때문에, 아크릴폴리머를 주골격으로 하는 것이 특히 바람직하다.
에너지선 경화형 중합체의 주쇄 또는 측쇄에 결합하는 에너지선 중합성 기는, 예를 들면 에너지선 중합성의 탄소-탄소 이중 결합을 포함하는 기이며, 구체적으로는 (메타)아크릴로일기 등을 예시할 수 있다. 에너지선 중합성 기는 알킬렌기, 알킬렌옥시기, 폴리알킬렌옥시기를 통하여 에너지선 경화형 중합체에 결합하고 있어도 된다.
에너지선 중합성 기가 결합된 에너지선 경화형 중합체의 중량 평균 분자량(Mw)은 1만~200만인 것이 바람직하고, 10만~150만인 것이 보다 바람직하다. 또한, 에너지선 경화형 중합체의 유리 전이 온도(Tg)는 바람직하게는 -60~50℃, 더욱 바람직하게는 -50~40℃, 특히 바람직하게는 -40~30℃의 범위에 있다.
에너지선 경화형 중합체는, 예를 들면, 히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 함유하는 아크릴폴리머와, 상기 관능기와 반응하는 치환기와 에너지선 중합성 탄소-탄소 이중 결합을 1분자당 1~5개를 갖는 중합성기 함유 화합물을 반응시켜 얻을 수 있다. 상기 관능기와 반응하는 치환기로서는, 이소시아네이트기, 글리시딜기, 카르복실기 등을 예로 들 수 있다.
중합성기 함유 화합물로서는, (메타)아크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α, α-디메틸벤질이소시아네이트, (메타)아크릴로일이소시아네이트, 알릴이소시아네이트, 글리시딜(메타)아크릴레이트;(메타)아크릴산 등을 예로 들 수 있다.
아크릴폴리머는 히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 갖는 (메타)아크릴모노머 또는 그 유도체와, 이것과 공중합 가능한 다른 (메타)아크릴산에스테르모노머 또는 그 유도체로 이루어지는 공중합체인 것이 바람직하다.
히드록실기, 카르복실기, 아미노기, 치환 아미노기, 에폭시기 등의 관능기를 갖는 (메타)아크릴모노머 또는 그 유도체로서는, 예를 들면 히드록실기를 갖는 2-히드록시에틸(메타)아크릴레이트, 2-히드록시프로필(메타)아크릴레이트; 카르복실기를 갖는 아크릴산, 메타크릴산, 이타콘산; 에폭시기를 갖는 글리시딜 메타크릴레이트, 글리시딜아크릴레이트 등을 들 수 있다.
상기 모노머와 공중합 가능한 다른 (메타)아크릴산에스테르모노머 또는 그 유도체로서는, 예를 들면, 알킬기의 탄소수가 1~18인 알킬(메타)아크릴레이트, 구체적으로는 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 2-에틸헥실(메타)아크릴레이트 등을 들 수 있으며; 환상 골격을 갖는 (메타)아크릴레이트, 구체적으로는 시클로헥실(메타)아크릴레이트, 벤질(메타)아크릴레이트, 이소보닐아크릴레이트, 디시클로펜타닐아크릴레이트, 디시클로펜테닐 아크릴레이트, 디시클로펜테닐옥시에틸아크릴레이트, 이미드아크릴레이트 등을 들 수 있다. 또한, 상기 아크릴폴리머는 아세트산 비닐, 아크릴로니트릴, 스티렌 등이 공중합되어 있어도 된다.
에너지선 경화형 중합체를 사용하는 경우라도, 상기한 에너지선 중합성 화합물을 병용해도 되며, 또한 바인더 폴리머 성분(A)을 병용해도 된다. 본 발명에서의 보호막 형성층 중의 이들 셋의 배합량의 관계는, 에너지선 경화형 중합체 및 바인더 폴리머 성분(A)의 질량의 합 100 질량부에 대하여, 에너지선 중합성 화합물이 바람직하게는 1~1500 질량부, 보다 바람직하게는 10~500 질량부, 특히 바람직하게는 20~200 질량부 포함된다.
보호막 형성층에 에너지선 경화성을 부여하는 것으로, 보호막 형성층을 간편하게 또한 단시간에 경화할 수 있어, 보호막을 갖는 칩의 생산 효율이 향상된다. 종래, 칩용의 보호막은 일반적으로 에폭시 수지 등의 열경화 수지에 의해 형성되어 있었지만, 열경화 수지의 경화 온도는 200℃를 넘으며, 또한 경화시간은 2시간 정도 필요로 하기 때문에, 생산 효율 향상의 장해가 되고 있었다. 그러나, 에너지선 경화성의 보호막 형성층은 에너지선 조사에 의해 단시간에 경화하기 때문에, 간편하게 보호막을 형성할 수 있어, 생산 효율의 향상에 기여할 수 있다.
기타 성분
보호막 형성층은 상기 바인더 폴리머 성분(A) 및 경화성 성분(B) 이외에 하기 성분을 포함할 수 있다.
(C) 착색제
보호막 형성층은 착색제(C)을 함유하는 것이 바람직하다. 보호막 형성층에 착색제를 배합하는 것으로, 반도체 장치를 기기에 넣었을 때, 주변 장치로부터 발생하는 적외선 등을 차폐하고, 그것들에 의한 반도체 장치의 오작동을 방지할 수 있으며, 또한 보호막 형성층을 경화하여 얻은 보호막에 제품 번호 등을 인자했을 때의 문자의 시인성이 향상된다. 즉, 보호막을 형성한 반도체 장치나 반도체 칩에서는 보호막의 표면에 제품 번호 등이 보통 레이저 마킹법(레이저 광에 의해 보호막 표면을 깎아서 인자하는 방법)에 의해 인자되지만, 보호막이 착색제(C)을 함유하는 것으로, 보호막의 레이저 광에 의해 깎아진 부분과 그렇지 않은 부분의 콘트라스트 차이가 충분히 얻어져서 시인성이 향상된다. 착색제(C)로서는 유기 또는 무기의 안료 및 염료가 사용된다. 이 중에서도 전자파나 적외선 차폐성의 점에서 흑색 안료가 바람직하다. 흑색 안료로는 카본 블랙, 산화철, 이산화 망간, 아닐린 블랙, 활성탄 등이 사용되지만 이것들에 한정되는 것은 아니다. 반도체 장치의 신뢰성을 높이는 관점에서는 카본 블랙이 특히 바람직하다. 착색제(C)은 1종을 단독으로 사용해도 되고, 2종 이상을 조합시켜 사용해도 된다. 본 발명에서의 보호막 형성층이 높은 경화성은 가시광 및/또는 적외선과 자외선과의 양쪽의 투과성을 저하시키는 착색제를 이용하여, 자외선의 투과성이 저하된 경우에 특히 바람직하게 발휘된다. 가시광 및/또는 적외선과 자외선과의 양쪽의 투과성을 저하시키는 착색제로서는 상기의 흑색 안료 이외에, 가시광 및/또는 적외선과 자외선과의 양쪽의 파장 영역에서 흡수성 또는 반사성을 갖는 것이면 특별히 한정되지 않는다.
착색제(C)의 배합량은 보호막 형성층을 구성하는 전고형분(total solid) 100 질량부에 대하여, 바람직하게는 0.1~35 질량부, 더욱 바람직하게는 0.5~25 질량부, 특히 바람직하게는 1~15 질량부다.
(D) 경화 촉진제
경화 촉진제(D)는 보호막 형성층의 경화 속도를 조정하기 위하여 사용된다. 경화 촉진제(D)는 특히 경화성 성분(B)에서 에폭시 수지와 열경화제를 병용하는 경우에 바람직하게 사용된다.
바람직한 경화 촉진제로서는 트리에틸렌디아민, 벤질디메틸아민, 트리에탄올아민, 디메틸아미노에탄올, 트리스(디메틸아미노메틸)페놀 등의 3급 아민류; 2-메틸이미다졸, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 등의 이미다졸류; 트리부틸포스핀, 디페닐포스핀, 트리페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄테트라페닐보레이트, 트리페닐포스핀테트라페닐보레이트 등의 테트라페닐붕소염 등을 예로 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
경화 촉진제(D)는 경화성 성분(B) 100 질량부에 대하여, 바람직하게는 0.01~10 질량부, 더욱 바람직하게는 0.1~1 질량부의 양에 포함된다. 경화 촉진제(D)를 상기 범위의 양에 함유함으로써, 고온 고습도 하에 노출되어도 뛰어난 접착 특성을 가지며, 혹독한 리플로우 조건에 노출된 경우에도 높은 신뢰성을 달성할 수 있다. 경화 촉진제(D)의 함유량이 적으면 경화 부족으로 충분한 접착 특성을 얻지 못하고, 과잉이면 높은 극성을 갖는 경화 촉진제는 고온 고습도 하에서 보호막 형성층 중을 접착 계면측으로 이동하여, 편석하는 것으로 반도체 장치의 신뢰성을 저하시킨다.
(E) 커플링제
커플링제(E)는 보호막 형성층의 칩에 대한 접착성, 밀착성 및/또는 보호막의 응집성을 향상시키기 위하여 사용해도 좋다. 또한, 커플링제(E)를 사용하는 것으로 보호막 형성층을 경화하여 얻어지는 보호막의 내열성을 손상시키지 않고 그 내수성을 향상시킬 수 있다.
커플링제(E)로는 바인더 폴리머 성분(A), 경화성 성분(B) 등이 갖는 관능기와 반응하는 기를 갖는 화합물이 바람직하게 사용된다. 커플링제(E)로서는 실란커플링제가 바람직하다. 이러한 커플링제로는 γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란, β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-(메타크릴옥시프로필)트리메톡시실란, γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필트리메톡시실란, N-6-(아미노에틸)-γ-아미노프로필메틸디에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란, γ-우레이드프로필트리에톡시실란, γ-메르캅토프로필트리메톡시실란, γ-메르캅토프로필메틸디메톡시실란, 비스(3-트리에톡시실릴프로필)테트라설페인, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리아세톡시실란, 이미다졸실란 등을 예로 들 수 있다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
커플링제(E)는 바인더 폴리머 성분(A) 및 경화성 성분(B)의 합계 100 질량부에 대하여, 보통 0.1~20 질량부, 바람직하게는 0.2~10 질량부, 보다 바람직하게는 0.3~5 질량부의 비율로 포함된다. 커플링제(E)의 함유량이 0.1 질량부 미만이면 상기의 효과를 얻을 수 없을 가능성이 있으며, 20 질량부를 초과하면 아웃 가스의 원인이 될 가능성이 있다.
(F) 무기 충전재
무기 충전재(F)를 보호막 형성층에 배합하는 것으로, 경화 후의 보호막에 있어서의 열팽창 계수를 조정하는 것이 가능하게 되며, 반도체 칩에 대하여 경화 후의 보호막의 열팽창 계수를 최적화하여 반도체 장치의 신뢰성을 향상시킬 수 있다. 또한, 경화 후의 보호막의 흡습율을 저감시키는 것도 가능해진다.
바람직한 무기 충전재로는 실리카, 알루미나, 탈크, 탄산 칼슘, 산화 티타, 산화철, 탄화 규소, 질화 붕소 등의 분말, 이들을 구형화한 비즈, 단결정 섬유 및 유리 섬유 등을 예로 들 수 있다. 이 중에서도, 실리카 필러 및 알루미나 필러가 바람직하다. 상기 무기 충전재(F)는 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 무기 충전재(F)의 함유량은 보호막 형성층을 구성하는 전고형분 100 질량부에 대하여, 보통 1~80 질량부의 범위에서 조정이 가능하다.
(G) 광중합 개시제
보호막 형성층이 전술한 경화성 성분(B)로서 에너지선 경화성 성분을 함유하는 경우에는, 그 사용시에, 자외선 등의 에너지선을 조사하여, 에너지선 경화성 성분을 경화시킨다. 이 때, 상기 조성물 중에 광중합 개시제(G)를 함유시킴으로써, 중합 경화 시간 및 광선 조사량을 적게 할 수 있다.
이러한 광중합 개시제(G)로서 구체적으로는, 벤조페논, 아세토페논, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르, 벤조인안식향산, 벤조인안식향산메틸, 벤조인디메틸케탈, 2,4-디에틸티옥산손, α-히드록시시클로헥실페닐케톤, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 벤질, 디벤질, 디아세틸, 1,2-디페닐메탄, 2-히드록시-2-메틸-1-[4-(1-메틸비닐)페닐]프로파논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 및 β-크롤안트라퀴논 등을 예로 들 수 있다. 광중합 개시제(G)은 1종류 단독으로 또는 2종류 이상을 조합시켜 이용할 수 있다.
광중합 개시제(G)의 배합 비율은 에너지선 경화성 성분 100 질량부에 대하여 0.1~10 질량부 포함되는 것이 바람직하고, 1~5 질량부 포함되는 것이 보다 바람직하다. 0.1 질량부 미만이면 광중합의 부족으로 만족한 전사성이 얻지 못하는 경우가 있으며, 10 질량부를 초과하면 광중합에 기여하지 않는 잔류물이 생성되어, 보호막 형성층의 경화성이 불충분하게 될 수 있다.
(H) 가교제
보호막 형성층의 초기 접착력 및 응집력을 조절하기 위하여, 가교제를 첨가할 수도 있다. 가교제(H)로서는 유기 다가 이소시아네이트 화합물, 유기 다가 이민 화합물 등을 예로 들 수 있다.
상기 유기 다가 이소시아네이트 화합물로는, 방향족 다가 이소시아네이트 화합물, 지방족 다가 이소시아네이트 화합물, 지환족 다가 이소시아네이트 화합물 및 이들의 유기 다가 이소시아네이트 화합물의 3량체 및 이들 유기 다가 이소시아네이트 화합물과 폴리올 화합물을 반응시켜서 얻어지는 말단 이소시아네이트우레탄프레폴리머 등을 예로 들 수 있다.
유기 다가 이소시아네이트 화합물로는, 예를 들면 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐메탄-4,4'-디이소시아네이트, 디페닐메탄-2,4'-디이소시아네이트, 3-메틸디페닐메탄디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트, 디시클로헥실메탄-4,4'-디이소시아네이트, 디시클로헥실메탄-2,4'-디이소시아네이트, 트리메틸올프로판어덕트 톨릴렌디이소시아네이트 및 리진이소시아네이트를 예로 들 수 있다.
상기 유기 다가 이민 화합물로는, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트 및 N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드)트리에틸렌멜라민 등을 예로 들 수 있다.
가교제(H)는 바인더 폴리머 성분(A) 및 에너지선 경화형 중합체의 합계량 100 질량부에 대하여 통상 0.01~20 질량부, 바람직하게는 0.1~10 질량부, 보다 바람직하게는 0.5~5 질량부의 비율로 사용된다.
(I) 범용 첨가제
보호막 형성층에는 상기 이외에, 필요에 따라서 각종 첨가제가 배합되어도 된다. 각종 첨가제로는, 레벨링제, 가소제, 대전 방지제, 산화 방지제, 이온 포착제, 게터링제, 연쇄 이동제 등을 예로 들 수 있다.
상기와 같은 각 성분으로 이루어지는 보호막 형성층은 접착성과 경화성을 가지며, 미경화 상태에서는 워크(반도체 웨이퍼나 칩 등)에 가압하는 것으로 용이하게 접착한다. 가압할 때, 보호막 형성층을 가열해도 된다. 그리고 경화를 거쳐서 최종적으로는 내충격성이 높은 보호막을 줄 수 있어, 접착 강도도 뛰어나며, 혹독한 고온 고습도 조건하에서도 충분한 보호 기능을 보유할 수 있다. 또한, 보호막 형성층은 단층 구조라도 되며, 또한 상기 성분을 포함하는 층을 1층 이상 포함하는 범위 내에서 다층 구조라도 된다.
보호막 형성층의 두께는 특별히 한정되지 않지만, 바람직하게는 3~300㎛, 더욱 바람직하게는 5~250㎛, 특히 바람직하게는 7~200㎛이다.
보호막 형성층에서의 가시 광선 및/또는 적외선과 자외선의 투과성을 나타내는 척도인 파장 300~1200㎚에서의 최대 투과율은 20% 이하인 것이 바람직하고, 0~15%인 것이 보다 바람직하고, 0% 초과 10% 이하인 것이 더욱 바람직하고, 0.001~8%인 것이 특히 바람직하다. 파장 300~1200㎚에서의 보호막 형성층의 최대 투과율을 상기 범위로 하는 것으로, 보호막 형성층이 에너지선 경화성 성분 (특히 자외선 경화성 성분)을 함유하는 경우에는, 보호막 형성층의 경화성에 뛰어나다. 또한, 가시광 파장 영역 및/또는 적외 파장 영역의 투과성의 저하가 생기며, 반도체 장치의 적외선 기인의 오작동의 방지나 인자(印字)의 시인성 향상이라는 효과를 얻을 수 있다. 파장 300~1200㎚에서의 보호막 형성층의 최대 투과율은 상기 착색제(C)에 의해 조정할 수 있다. 또한, 보호막 형성층의 최대 투과율은 UV-vis 스펙트럼 검사 장치(Shimadzu Corporation 제조)를 사용하여, 경화 후의 보호막 형성층(두께 25㎛)의 300~1200㎚에서의 전광선 투과율을 측정하여, 투과율이 가장 높은 값(최대 투과율)으로 하였다.
(박리 시트)
보호막 형성층을 갖는 다이싱 시트에는, 사용에 제공할 때까지의 동안에, 보호막 형성층 또는 점착제층의 표면의 외부와의 접촉을 피하기 위한 박리 시트를 마련해도 된다. 박리 시트로는 예를 들면, 폴리에틸렌 필름, 폴리프로필렌 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리메틸펜텐 필름, 폴리 염화 비닐 필름, 염화 비닐 공중합체 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리우레탄 필름, 에틸렌아세트산 비닐 공중합체 필름, 이오노머 수지 필름, 에틸렌·(메타)아크릴산 공중합체 필름, 에틸렌·(메타)아크릴산에스테르 공중합체 필름, 폴리스티렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소수지 필름 등의 투명 필름이 사용된다. 또한 이들의 가교 필름도 사용된다. 또한 이들의 적층 필름이라도 된다. 또, 이들을 착색한 필름, 불투명 필름 등을 사용할 수 있다. 또한, 박리 시트는 편면이 박리 처리되어 있어도 된다. 박리 처리에 사용되는 박리제로는, 예를 들면, 실리콘계, 불소계, 장쇄(長鎖) 알킬기 함유 카바메이트 등의 박리제를 들 수 있다.
상기의 박리제를 이용하여 박리 시트의 표면을 박리 처리하기 위해서는, 박리제를 그대로 무용제로 또는 용제 희석이나 에멀젼화하여, 그라비어 코터, 메이어바 코터, 에어나이프 코터, 롤 코터 등에 의해 도포하고, 박리제가 도포된 박리 시트를 상온(常溫) 하 또는 가열 하에 제공하든지 또는 전자선에 의해 경화시켜 박리제층을 형성하면 된다. 또한, 웨트 라미네이션이나 드라이 라미네이션, 열용융 라미네이션, 용융 압출 라미네이션, 공압출 가공 등에 의해 필름의 적층을 실시해도 된다.
박리 시트의 두께는 통상은 10~500㎛, 바람직하게는 15~300㎛, 특히 바람직하게는 20~250㎛ 정도이다. 또한, 보호막 형성층을 갖는 다이싱 시트의 두께는 통상은 1~500㎛, 바람직하게는 5~300㎛, 특히 바람직하게는 10~150㎛ 정도이다.
(보호막 형성층을 갖는 다이싱 시트)
보호막 형성층을 갖는 다이싱 시트의 제조 방법으로서, 구체적으로 도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 제조 방법, 도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 제조 방법의 순서로 설명한다.
도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 제조 방법으로서는, 먼저, 박리 시트 상에 보호막 형성층을 형성한다. 보호막 형성층은 상기 각 성분을 적당한 비율로, 적당한 용매 중에서 혼합하여 이루어지는 보호막 형성층용 조성물을, 적당한 박리 시트 상에 도포 건조하여 얻어진다. 또한, 박리 시트 상에 보호막 형성층용 조성물을 도포, 건조하여 성막(成膜)하고, 이를 다른 박리 시트와 접합시켜, 2장의 박리 시트에 협지(挾持)된 상태(박리 시트/보호막 형성층/박리 시트)로 해도 된다.
다음에, 2장의 박리 시트에 협지된 상태의 경우에는 한쪽의 박리 시트를 박리한다. 그리고, 보호막 형성층을 부착하는 워크(예를 들면, 반도체 웨이퍼 등)와 동일한 사이즈 또는 한층 큰 원형으로 형빼기(型拔)하여, 원형으로 형빼기된 보호막 형성층 주위의 잔여물을 제거한다. 계속해서, 원형의 보호막 형성층을 별도로 준비한 상기 점착 시트의 점착제층에 부착하고, 링 프레임에 대해 접착되는 부분의 외경에 맞추어 동심원 형상으로 형빼기하여, 형빼기된 점착 시트의 주위를 제거한다. 마지막으로, 보호막 형성층에 부착된 박리 시트를 박리하는 것으로, 본 발명의 도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트를 얻는다.
도 1에 나타내는 바와 같이, 본 발명의 보호막 형성층을 갖는 다이싱 시트(10)는 기재 필름(1)과 점착제층(2)으로 이루어지는 점착 시트(3)의 내주부에 보호막 형성층(4)이 박리 가능하게 적층되어, 점착 시트(3)의 외주부에 점착제층(2)이 노출되어 있다. 즉, 점착 시트(3)보다 소경의 보호막 형성층(4)이 점착 시트(3)의 점착제층(2) 상에 동심원 형상으로 박리 가능하게 적층되어 있다.
그리고, 점착 시트(3)의 외주부에 노출된 점착제층(2)에서, 링 프레임(5)에 부착된다.
또한, 점착제층을 에너지선 경화형 점착제로 형성하는 경우, 에너지선을 조사하는 범위를 선택함으로써, 원하는 위치, 크기 및 형상으로 점착력이 저하된 점착제층의 부분과, 점착력이 저하되지 않은 점착제층의 부분을 형성할 수 있다. 따라서, 점착제층의 링 프레임을 부착하는 부분이나 점착제층의 보호막 형성층이 형성되는 부분에 에너지선을 조사하여 점착력을 저하시켜, 원하는 범위로 조정할 수 있다. 그 결과, 링 프레임에의 부착성에 뛰어나며, 링 프레임에의 풀잔여를 방지할 수 있고, 보호막 형성층의 워크에의 전사가 용이한 점착제층을 얻을 수 있다. 이러한 점착제층은 기재 필름 상에 부분적으로 에너지선을 차폐하는 보호 마스크를 인쇄, 차폐 필름의 접합, 증착 또는 스퍼터링 등에 의해 형성되며, 기재 필름측에서 에너지선을 조사하는 방법 등에 의해 얻어진다.
또한, 링 프레임에 대해 접착되는 부분(점착 시트의 외주부에서의 노출된 점착제층) 상에, 환형상의 양면 테이프 또는 점착제층을 별도로 마련해도 된다. 양면 테이프는 점착제층/심재(芯材)/점착제층의 구성을 가지며, 양면 테이프의 점착제층은 특별히 한정되지 않고, 점착 시트(3)에 적합한 점착제로서 예를 든 것과 마찬가지로 선택할 수 있다. 또한, 심재는 내열성을 갖는 것이 바람직하며, 심재로서 융점이 120℃ 이상의 필름을 이용하는 것이 바람직하다. 융점이 120℃ 미만의 필름을 심재로서 사용하면, 보호막 형성층의 가열 경화시에, 심재가 용융하여 형상을 유지할 수 없게 되거나, 주변 장치와 융착되어 버릴 수 있다. 심재로는, 예를 들면, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리카보네이트 필름, 폴리이미드 필름, 불소수지 필름, 액정 폴리머 필름 등이 바람직하게 사용된다.
또한, 점착제층과 보호막 형성층의 사이에 내열 수지층을 마련해도 된다. 내열 수지층을 마련함으로써, 보호막 형성층을 갖는 다이싱 시트의 가열 수축이 더 억제된다. 또한, 점착제층과 보호막 형성층이 직접적으로 접하지 않기 때문에, 보호막 형성층의 열경화를 실시할 경우에, 점착제층과 보호막 형성층이 융착되는 것을 방지할 수 있다.
내열 수지층으로는 내열성을 갖는 재료로 이루어지는 것이면 특별히 한정되지 않지만, 아닐(anneal) 처리된 폴리에스테르 필름, 폴리카보네이트 필름, 폴리페닐렌설파이드 필름, 시클로올레핀 수지 필름, 폴리이미드 수지 필름 등을 예로 들 수 있다. 내열 수지층은 보호막 형성층이 용이하게 박리 가능하도록 재료가 선택되며, 또는 박리 처리 등의 표면 처리가 되어 있는 것이 바람직하다. 박리 처리로는, 상술한 경우에 의해 보호막 형성층 상에 마련되는 박리 시트의 박리 처리와 같은 것을 예로 들 수 있다.
도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 제조 방법으로는, 먼저 박리 시트 상에 보호막 형성층을 형성한다. 박리 시트 상에 보호막 형성층을 형성하는 방법은 상술한 도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트의 제조 방법에서 상술한 대로이다.
다음에, 보호막 형성층이 2장의 박리 시트에 협지된 상태의 경우에는 한쪽의 박리 시트를 박리한다. 그리고, 보호막 형성층을 부착하는 워크(예를 들면 반도체 웨이퍼 등)와 동일한 사이즈 혹은 한층 큰 원형으로 형빼기하여, 원형으로 형빼기된 보호막 형성층 주위의 잔여물을 제거한다. 계속해서, 원형의 보호막 형성층을 별도로 준비한 상기 점착 시트의 점착제층에 부착하고, 다른쪽의 박리 시트를 박리한다.
다음에, 점착제층을 준비한다. 점착제층은 통상은 기재 필름에 적층되기 전에 펀칭 등의 가공이 실시되기 때문에, 그 양면에는 실리콘계 박리제 등으로 처리가 된 박리 시트가 적층된 형태로 제공된다. 박리 시트는 점착제층을 보호하여 지지성을 부여하는 역할을 한다. 양면에 적층되는 박리 시트가 경박리 타입·중박리 타입과 같이 박리력에 차이를 갖도록 구성하면, 보호막 형성층을 갖는 다이싱 시트의 작성시의 작업성이 향상되어 바람직하다. 즉, 박리 시트로서, 경박리 타입의 박리 시트와, 중박리 타입의 박리 시트를 이용하여 점착제층을 협지하고, 경박리 타입의 박리 시트측에서 트리밍다이(拔型, trimming die)를 이용하고, 경박리 타입의 박리 시트와 점착제층을 원형으로 펀칭하고, 원형으로 형빼기된 경박리 타입의 박리 시트와 점착제층의 잔여물을 제거하여 개구부를 형성한다. 다음에, 개구부를 둘러싸는 점착제층 상의 경박리 타입의 박리 시트를 제거하여 점착제층을 노출시킨다. 그리고, 원형으로 형빼기된 개구부와 원형의 보호막 형성층이 동심원 형상으로 되도록, 상기에서 얻어진 보호막 형성층이 적층된 기재 필름과 점착제층의 노출면을 적층하여 적층체로 한다.
그 후, 링 프레임에 대해 접착되는 부분의 외경에 맞추어, 개구부 및 보호막 형성층과 동심원 형상으로 형빼기하여, 형빼기된 적층체의 주위를 제거한다. 마지막으로 중박리 타입의 박리 시트를 박리하는 것으로 본 발명의 도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트를 얻는다.
도 2에 나타내는 바와 같이, 본 발명의 보호막 형성층을 갖는 다이싱 시트(10)는 기재 필름(1)과 기재 필름(1)의 내주부에 형성된 보호막 형성층(4)와 기재 필름(1)의 외주부에 형성된 점착제층(2)로 이루어지며, 점착제층(2)에 의해 링 프레임(5)에 부착된다. 기재 필름(1)의 외주부에 형성된 환형상의 점착제층(2)의 내경(개구부의 직경)은 보호막 형성층(4)의 외경보다 크게 형성된다. 환형상으로 형성되는 점착제층(2)의 폭은, 보통 0.5~20mm이지만, 링 프레임의 형상, 폭, 점착제층과 링 프레임의 접착성의 강약에 따라서, 이러한 범위 외에 있는 폭도 포함시켜서 적절하게 조정할 수 있다.
또한, 기재 필름과 보호막 형성층의 사이에, 내열 수지층을 마련해도 된다. 내열 수지층을 마련함으로써, 보호막 형성층을 갖는 다이싱 시트의 가열 수축이 더 억제된다.
내열 수지층으로는, 도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트에서의 내열 수지층에서 예시한 필름과 같은 필름을 사용할 수 있다. 내열 수지층을 기재 필름 상에 유지하는 수단은 특별히 한정되지 않지만, 예를 들면 내열 수지층과 기재 필름 사이에 별도로 점착제층을 마련하여 접착하는 것 등을 들 수 있다. 내열 수지층은 보호막 형성층이 용이하게 박리 가능하도록 재료가 선택되며, 또는 박리 처리 등의 표면 처리가 되어 있는 것이 바람직하다. 박리 처리로는 상술한 경우에 의해 보호막 형성층 상에 마련되는 박리 시트의 박리 처리와 같은 것을 예로 들 수 있다.
(칩의 제조 방법)
다음에 본 발명에 따른 보호막 형성층을 갖는 다이싱 시트의 이용 방법에 대하여, 상기 시트를 칩(예를 들면 반도체 칩 등)의 제조에 적용한 경우를 예로 들어 설명한다.
본 발명의 도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트를 사용한 반도체 칩의 제조 방법은, 표면에 회로가 형성된 반도체 웨이퍼(워크)의 이면에 상기 시트의 보호막 형성층을 부착하고, 이하의 공정(1)~(3)을, [(1), (2), (3)], [(2), (1), (3)] 또는 [(2), (3), (1)] 중 어느 하나의 순서로 실시하여, 이면에 보호막을 갖는 반도체 칩을 얻는 것을 특징으로 한다.
공정(1): 보호막 형성층을 경화하여 보호막을 얻음
공정(2): 반도체 웨이퍼(워크)와 보호막 형성층 또는 보호막을 다이싱
공정(3): 보호막 형성층 또는 보호막과, 점착 시트를 박리
또한, 본 발명의 도 2의 양태에 따른 보호막 형성층을 갖는 다이싱 시트를 이용한 반도체 칩의 제조 방법은, 표면에 회로가 형성된 반도체 웨이퍼(워크)의 이면에, 상기 시트의 보호막 형성층을 부착하고, 이하의 공정(1)~(3)을, [(1), (2), (3)], [(2), (1), (3)], 또는 [(2), (3), (1)] 중 어느 하나의 순서로 실시하고, 이면에 보호막을 갖는 반도체 칩을 얻는 것을 특징으로 한다.
공정(1): 보호막 형성층을 경화하여 보호막을 얻음
공정(2): 반도체 웨이퍼(워크)와, 보호막 형성층 또는 보호막을 다이싱
공정(3): 보호막 형성층 또는 보호막과, 기재 필름을 박리
또한, 본 발명에 따른 반도체 칩의 제조 방법은, 상기 공정(1)~(3) 이외에, 하기의 공정(4)를 더 포함하고, 상기 공정(1) 후의 어느 하나의 공정에서, 공정(4)를 실시할 수도 있다.
공정(4): 보호막에 레이저 인자(印字)
반도체 웨이퍼는 실리콘 웨이퍼라도 되며, 또한 갈륨·비소 등의 화합물 반도체 웨이퍼라도 된다. 웨이퍼 표면에의 회로의 형성은 에칭법, 리프트 오프법 등의 종래부터 범용되는 방법을 포함하는 다양한 방법으로 실시할 수 있다. 계속해서, 반도체 웨이퍼의 회로면의 반대면(이면)을 연삭한다. 연삭법은 특별히 한정은 되지 않고, 그라인더 등을 이용한 공지된 수단으로 연삭해도 된다. 이면 연삭시에는, 표면의 회로를 보호하기 위하여 회로면에 표면 보호 시트이라고 불리는 점착 시트를 부착한다. 이면 연삭은 웨이퍼의 회로면측(즉 표면 보호 시트측)을 척(chuck) 테이블 등으로 고정하고, 회로가 형성되지 않은 이면측을 그라인더에 의해 연삭한다. 웨이퍼의 연삭 후의 두께는 특별히 한정은 되지 않지만, 통상은 20~500㎛ 정도이다. 그 후, 필요에 따라, 이면 연삭 시에 생긴 파쇄층을 제거한다. 파쇄층의 제거는 케미컬 에칭이나 플라스마 에칭 등에 의해 이루어진다.
계속해서, 반도체 웨이퍼의 이면에 상기 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 부착한다. 그 후, 공정 (1)~(3)을 임의의 순서로 실시한다. 이 프로세스에 대한 상세한 내용은, 일본 특허공개 2002-280329호 공보에 상술되어 있다. 일례로서, 본 발명의 도 1의 양태에 따른 보호막 형성층을 갖는 다이싱 시트를 이용한 경우에는, 공정(1)~(3)을 [(1), (2), (3)]의 순서로 실시할 경우에 대하여 설명한다.
먼저, 표면에 회로가 형성된 반도체 웨이퍼의 이면에 상기 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 부착한다. 계속해서, 보호막 형성층을 경화하여 웨이퍼의 전면(全面)에 보호막을 형성한다. 경화 전의 보호막 형성층을 반도체 웨이퍼에 부착함으로써, 보호막 형성층이 웨이퍼의 부착면에 잘 적용되어, 보호막과 반도체 칩의 접착성이 향상된다. 보호막 형성층에는 경화성 성분(B)이 포함되어 있기 때문에, 일반적으로는 열경화 또는 에너지선 조사에 의해 보호막 형성층을 경화한다. 한편, 보호막 형성층에 열경화성 성분 및 에너지선 경화성 성분이 배합되어 있는 경우에는, 보호막 형성층의 경화를 가열과 에너지선 조사의 양자로 실시할 수 있으며, 가열 및 에너지선 조사에 의한 경화를 동시에 실시해도 되며, 순차적으로 실시해도 된다. 그 결과, 웨이퍼 이면에 경화 수지로 이루어지는 보호막이 형성되어, 웨이퍼 단독의 경우와 비교하여 강도가 향상되므로, 취급 시의 얇아진 웨이퍼의 손상을 저감할 수 있다. 또한, 웨이퍼나 칩의 이면에 직접 보호막용의 도포액을 도포·피막화하는 코팅법과 비교하여 보호막의 두께의 균일성에 뛰어나다.
보호막 형성층이 열경화성인 경우에는, 본 발명의 보호막 형성층을 갖는 다이싱 시트의 열경화시의 변형에 의한 처짐이 억제되어, 다이싱이나 픽업이 용이해진다는 효과가 바람직하게 발휘된다. 이 때문에, 보호막 형성층이 열경화성이며, 보호막 형성층의 열경화 후에 다이싱 또는 픽업(보호막으로부터의 점착 시트의 박리)을 실시하는 제조 방법, 즉, [(1), (2), (3)] 또는 [(2), (1), (3)]의 순서로 공정을 실시하는 제조 방법으로 본 발명의 보호막 형성층을 갖는 다이싱 시트를 이용하는 것이 바람직하다.
또한, [(2), (3), (1)]의 순서로 공정을 실시한 경우, 또는 보호막 형성층이 열경화성을 가지고 있지 않은 경우에는, 보호막 형성층을 열경화할 때의 기재 필름의 변형을 고려할 필요가 없지만, (3)이전의 공정에 있어서, 가열을 수반하는 공정이 존재하는 경우에는, 기재 필름의 열변형을 억제할 수 있다는 본 발명의 보호막 형성층을 갖는 다이싱 시트의 효과가 발휘된다. 예를 들면, 점착제층으로서 가열에 의해 점착력이 저하하는 점착제를 채용한 경우, (3)의 공정에서 박리를 용이하게 하기 위하여 보호막 형성층을 갖는 다이싱 시트를 가열하는 경우 등이다.
계속해서, 경화된 보호막 형성층(보호막)에 레이저 인자하는 것이 바람직하다. 레이저 인자는 레이저 마킹법에 의해 이루어지며, 레이저 광의 조사에 의해 점착 시트 너머로(통과하여) 보호막의 표면을 깎는 것으로 보호막에 제품 번호 등을 마킹한다. 본 발명의 보호막 형성층을 갖는 다이싱 시트에 의하면, 극박(極薄) 웨이퍼라도 웨이퍼의 휘어짐을 억제할 수 있기 때문에, 레이저 광의 초점이 정확하게 되어, 좋은 정밀도로 마킹을 실시할 수 있다.
계속해서, 반도체 웨이퍼와 보호막 형성층을 갖는 다이싱 시트와의 적층체(반도체 웨이퍼와 보호막과 점착 시트의 적층체)을 웨이퍼 표면에 형성된 회로마다 다이싱한다. 다이싱은 웨이퍼와 보호막을 함께 절단하도록 실시된다. 다이싱은 특별히 한정은 되지 않고, 일례로서, 웨이퍼의 다이싱시에는 보호막 형성층을 갖는 다이싱 시트의 주연부(점착 시트의 외주부)를 링 프레임에 의해 고정한 후, 다이싱 블레이드 등의 회전 둥근 칼날을 이용하는 등의 공지된 수법에 의해 웨이퍼를 칩화하는 방법 등을 들 수 있다. 다이싱에 의한 점착 시트의 절삭 깊이는 보호막 형성층을 완전히 절단하고 있으면 좋으며, 보호막 형성층과의 계면에서 0~30㎛로 하는 것이 바람직하다. 기재 필름에의 절삭량을 작게하는 것으로, 다이싱 블레이드의 마찰에 의한 기재 필름의 용융이나, 기재 필름에서의 버(burr) 등의 발생을 억제할 수 있다. 또한, 보호막 형성층과 점착 시트 사이에 내열 수지층이 마련되어 있어, 내열 수지층이 익스팬드에 적합하지 않을 정도로 늘어나기 어려운 재료인 경우에는, 내열 수지층을 완전히 절단하도록 다이싱을 실시함으로써, 다이싱 시트의 익스팬드가 내열 수지층에 구애받지 않고, 본 발명의 효과가 발휘된다.
그 후, 상기 점착 시트를 익스팬드한다. 본 발명에서의 점착 시트는 신장성(伸張性)에 뛰어나기 때문에, 본 발명의 보호막 형성층을 갖는 다이싱 시트는 뛰어난 익스팬드성을 갖는다. 다이싱된 보호막을 갖는 반도체 칩을 콜릿 등의 범용 수단에 의해 픽업하는 것으로 보호막과 점착 시트를 박리한다. 또한, 보호막 형성층과 점착 시트 사이에 내열 수지층이 마련되는 경우는 보호막을 갖는 반도체 칩을 내열 수지층에서 박리한다. 이 결과, 이면에 보호막을 갖는 반도체 칩(보호막을 갖는 반도체 칩)이 얻어진다. 이와 같은 본 발명에 의하면, 두께의 균일성이 높은 보호막을 칩 이면에 간편하게 형성할 수 있어, 다이싱 공정이나 패키징 후의 크랙이 발생되기 어렵다. 또한, 본 발명에 의하면, 보호막이 형성된 웨이퍼를 다이싱 테이프에 다시 붙여서 다이싱하던 종래의 공정과 비교하여, 다이싱 테이프에 붙이는 것을 실시하지 않고 보호막을 갖는 칩을 얻을 수 있어, 제조 공정의 간략화를 도모할 수 있다. 또한, 연삭으로 취약화된 웨이퍼를 단체(單體)로 처리하는 것이 없어지기 때문에, 웨이퍼 파손의 위험이 저감된다. 또한, 박형화 웨이퍼는 보호막의 경화 수축에 의해 휘어짐이 발생할 수 있지만, 점착 시트로 유지되기 때문에 휘어짐도 억제할 수 있다. 그리고, 반도체 칩을 페이스 다운 방식으로 소정의 기대(基台,base)상에 실장함으로 반도체 장치를 제조할 수 있다. 또한, 이면에 보호막을 갖는 반도체 칩을 다이 패드부 또는 다른 반도체 칩 등의 다른 부재상(칩 탑재부 상)에 접착하여 반도체 장치를 제조할 수도 있다.
실시예
이하, 본 발명을 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 한정되지 않는다. 또한, 이하의 실시예 및 비교예에서, <웨이퍼 유지성 및 다이싱성>, <익스팬드성>, <파장 532㎚, 1064㎚에서의 전광선(全光線) 투과율>, <레이저 인자 평가>, <기재 필름의 융점>, <기재 필름의 열 수축률> 및 <기재 필름의 파단(破斷) 신도 및 25% 응력>은 다음과 같이 측정·평가했다. 또, 하기의 <보호막 형성층용 조성물> 및 <점착제 조성물>을 이용했다.
<웨이퍼 유지성 및 다이싱성>
보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 실리콘 웨이퍼(직경 8인치, 두께 200㎛, #2000 연삭)에 점착 시트의 외주부에서의 점착제층을 링 프레임에 부착했다. 계속해서, 130℃에서 2시간 가열하여 보호막 형성층을 경화하고, 보호막을 갖는 실리콘 웨이퍼를 5mm×5mm의 칩 사이즈로 다이싱했다. 가열 경화 후의 시점에서 시트의 처짐 유무(웨이퍼 유지성)을 육안으로 확인하여, 시트의 처짐이 없는 경우를 "A", 시트의 처짐이 있는 경우를 "B"로 평가했다. 또한, 다이싱 후의 시점에서 인접 칩끼리의 접촉 유무(다이싱성)을 육안으로 확인하여, 인접 칩끼리의 접촉이 없는 경우를 "A", 인접 칩끼리의 접촉이 있는 경우를 "B"로 평가했다. 한편, 평가 후, 통상적인 방법에 따라 칩의 픽업을 실시했다.
<익스팬드성>
보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 실리콘 웨이퍼(직경 8인치, 두께 200㎛, #2000 연삭)에 점착 시트 또는 기재 필름의 외주부에서의 점착제층을 링 프레임에 부착했다. 계속해서, 130℃에서 2시간 가열하여 보호막 형성층을 경화하여 보호막을 갖는 실리콘 웨이퍼를 5mm×5mm의 칩 사이즈로 다이싱했다. 그 후, 다이본더(Canon Mahinery 제조 Bestem-D02)을 사용하여 인출량 3mm로 익스팬드를 실시했다. 익스팬드 시에 기재 필름의 갈라짐 유무를 확인하여, 익스팬드가 가능하고 또한 기재 필름에 갈라짐이 없는 경우를 "A", 익스팬드가 불가능 또는 기재 필름에 갈라짐이 있을 경우를 "B"로 평가했다.
<파장 532㎚, 1064㎚에 있어서의 전광선 투과율>
UV-vis 스펙트럼 검사 장치(Shimadzu Corporation 제조)를 이용하여, 도 1의 양태(제1의 바람직한 양태)에서의 보호막 형성층을 갖는 다이싱 시트의 경우는 그 점착 시트의 파장 532㎚, 1064㎚에서의 전광선 투과율을 측정했다. 또한, 도 2의 양태(제2의 바람직한 양태)에서의 보호막 형성층을 갖는 다이싱 시트의 경우는 그 기재 필름의 파장 532㎚, 1064㎚에서의 전광선(全光線) 투과율을 측정했다.
<레이저 인자 평가>
웨이퍼 유지성 및 다이싱성의 평가와 마찬가지로, 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층의 실리콘 웨이퍼에의 부착, 점착제층의 링 프레임에의 부착, 보호막 형성층의 가열 경화를 실시했다. 계속해서, YAG 레이저 마커(Hitachi Kenki FineTech 제조 LM5000, 레이저 파장: 532㎚)을 이용하여, 점착 시트 또는 기재 필름을 통과하여(너머로) 보호막에 레이저 인자했다. 그 후, 점착 시트 또는 기재 필름을 박리하여, CCD 카메라에 의해 보호막 상에 인자된 문자를 읽을 수 있는지의 여부를 확인했다. 읽을 수 있는 경우를 "A", 읽을 수 없는 경우를 "B"로 평가했다. 또한, 문자의 사이즈는 가로 400㎛, 가로 200㎛였다.
<기재 필름의 융점>
기재 필름의 융점은 JIS K7121:1987에 준거한 방법으로 측정했다.
<기재 필름의 열 수축률>
기재 필름을 10㎝×10㎝로 재단하고, 열풍 오븐에 투입했다(130℃, 2시간). 그 후, 기재 필름을 꺼내어 기재 필름의 치수를 측정하고, 하기식에 의해 열 수축률을 구했다.
열 수축률(%)={(투입 전의 기재 필름의 면적)-(투입 후의 기재 필름의 면적)}/투입 전의 기재 필름의 면적×100
<기재 필름의 파단 신도 및 25% 응력>
기재 필름의 파단 신도는 만능 인장 시험기 (orientec사 제조 텐시론 RTA-T-2M)을 이용하여, JIS K7161:1994에 준거하고, 23℃, 습도 50%의 환경 하에서 인장 속도 200mm/분, 샘플 길이 50mm로 측정했다. 측정은 MD 방향 및 CD 방향 모두 실시했다. 또한, 파단 신도는 파단시의 신장율이다.
또한, 기재 필름의 25% 응력은, 12.5mm 신장 시에 측정되는 힘을 시료의 단면적으로 나누어 계산했다.
<보호막 형성층용 조성물>
보호막 형성층을 구성하는 각 성분과 배합량은 하기와 같다(각 성분/배합량).
(A)바인더 폴리머 성분: n-부틸아크릴레이트 55 질량부, 메틸메타크릴레이트 15 질량부, 글리시딜메타크릴레이트 20 질량부 및 2-히드록시에틸아크릴레이트 15 질량부로 이루어지는 아크릴폴리머(중량 평균 분자량: 90만, 유리 전이 온도: -28℃)/100 질량부
(B)경화성 성분:
(B1)비스페놀A형 에폭시 수지(에폭시 당량 180~200g/eq) 50 질량부, 디시클로펜타디엔형 에폭시 수지(다이니폰잉크화학공업(주) 제조 EPICLON HP-7200HH) 50 질량부로 이루어지는 열경화성 성분/(합계 100 질량부)
(B2)열활성 잠재성 에폭시 수지 경화제 (디시안디아미드 (asahidenka사 제조 아데카하드너 3636AS))/2.8질량부
(C)착색제: 카본 블랙/10.0 질량부
(D)경화 촉진제(2-페닐-4,5-디히드록시메틸이미다졸(SHIKOKU CHEMICALS CORPORATION 제조 Curezol 2PHZ))/2.8질량부
(E)커플링제: 실란 커플링제 (Nippon Unicar Company 제조 A-1110)/1질량부
(F)무기 충전제: 실리카 필러(용융 석영 필러(평균 입경 8㎛))/300 질량부
<점착제 조성물 1>
Shin-Etsu Chemical Co., Ltd. 제조 KS847H 60 질량부, 도레이·다우·실리콘(주) 제조 SD4584 30 질량부 및 도레이·다우·실리콘 (주) 제조 SRX212 0.5질량부로 이루어지는 실리콘계 점착제 조성물
<점착제 조성물 2>
Dow Corning Toray Co., Ltd. 제조 실리콘 CF-2017 100 질량부 및 도레이·다우·실리콘(주) 제조 SRX212 1질량부로 이루어지는 실리콘계 점착제 조성물
(실시예 1)
보호막 형성층용 조성물의 상기 각 성분을 상기 배합량으로 배합했다. 또한, 박리 시트로서 편면에 박리 처리를 실시한 폴리에틸렌테레프탈레이트 필름(Lintec Corporation 제조 SP-PET381031, 두께 38㎛, 표면 장력 30mN/m 미만, 융점 200℃ 이상)을 준비했다.
상기 보호막 형성층용 조성물의 메틸에틸케톤 용액(고형 농도 61 중량%)을 상기 박리 시트의 박리 처리면 상에 건조 후 25㎛의 두께가 되도록 도포, 건조(건조 조건: 오븐에서 120℃, 3분간)하여, 박리 시트 상에 보호막 형성층을 형성했다. 계속해서, 박리 시트 상의 보호막 형성층을 실리콘 웨이퍼와 동일 사이즈(직경 8인치)로 형빼기하여, 원형으로 형빼기된 보호막 형성층을 얻었다.
기재 필름으로서, 두께 100㎛의 폴리프로필렌 필름(TOYOBO CO., LTD. 제조 PYLEN 필름 CTP1147) 상에 코로나 처리를 한 후, 상기 점착제 조성물 1의 톨루엔 용액(고형 농도 20 중량%)을, 코로나 처리면에 건조 후 5㎛의 두께가 되도록 도포, 건조(건조 조건: 오븐에서 120℃, 3분간)하여, 기재 필름 상에 점착제층을 형성하여 점착 시트를 얻었다. 또한, 이하 기재 필름에 코로나 처리를 실시한 경우는, 특별히 기재하지 않는 한 기재 필름의 코로나 처리면에 점착제층을 형성하는 것으로 한다.
상기 점착 시트의 점착제층 상에 상기의 보호막 형성층을 부착하고, 링 프레임에 대한 접착되는 부분의 외경(직경 260mm)에 맞추어 동심원 형상으로 형빼기했다. 그 후, 보호막 형성층 상의 박리 시트를 박리하여, 도 1의 양태의 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(실시예 2)
기재 필름으로서, 두께 50㎛의 폴리프로필렌 필름(SUN·TOX CO., LTD. 제조 SUNTOX-CP KT) 상에 코로나 처리를 실시한 것을 이용한 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(실시예 3)
기재 필름으로서, 두께 100㎛의 폴리부틸렌테레프탈레이트 필름을 이용한 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(비교예 1)
편면에 박리 처리를 실시한 폴리에틸렌테레프탈레이트 필름(Lintec Corporation 제조 SP-PET38E-0010YC, 두께 38㎛, 표면 장력 30mN/m 미만, 융점 200℃ 이상)을 준비하고, 박리 처리면에 상기 점착제 조성물 1의 톨루엔 용액(고형 농도 20 중량%)을, 건조 후 5㎛의 두께가 되도록 도포, 건조(건조 조건: 오븐에서 120℃, 3분간)한 후, 기재 필름으로서 두께 110㎛의 코로나 처리를 실시한 폴리에틸렌 필름에 전사시켜서 점착 테이프를 얻은 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 기재 필름은 보호막 형성층의 가열 경화시에 용융하여 형상이 변화되고, 다이싱성, 익스팬드성 및 레이저 인자성의 평가를 할 수 없었다. 또한, 기재 필름의 형상 유지를 할 수 없고, 열 수축률의 측정을 할 수 없었다. 각 평가 결과를 표 1에 나타낸다.
(비교예 2)
기재 필름으로서 두께 50㎛의 폴리프로필렌 필름(FUTAMURA CHEMICAL CO., LTD. 제조 FOP-K) 상에 코로나 처리를 실시한 것을 이용한 것 이외에는 비교예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 기재 필름은 보호막 형성층의 가열 경화시에 처짐이 생겼기 때문에, 다이싱성, 익스팬드성 및 레이저 인자성의 평가를 할 수 없었다. 각 평가 결과를 표 1에 나타낸다.
(비교예 3)
기재 필름으로서 두께 150㎛의 폴리카보네이트 필름(Teijin DuPont Films Japan Limited 제조 Q51)을 이용한 것 이외에는 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
(비교예 4)
기재 필름으로서 두께 125㎛의 폴리이미드 필름(Toray Industries, Inc. 제조 Kapton 500HV)을 이용한 것 이외에는, 실시예 1과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 1에 나타낸다.
Figure 112014030084824-pct00001
(실시예 4)
실시예 1과 동일하게 하여 박리 시트 상에 원형으로 형빼기된 보호막 형성층을 얻었다.
기재 필름으로서 두께 100㎛의 폴리프로필렌 필름(TOYOBO CO., LTD. 제조 PYLEN 필름 CTP1147)을 준비했다. 계속해서, 보호막 형성층 상의 박리 시트를 박리하여 기재 필름과 보호막 형성층을 적층했다.
편면에 박리 처리를 실시한 폴리에틸렌테레프탈레이트 필름(Lintec Corporation 제조 SP-PET38E-0010YC, 두께 38㎛, 표면 장력 30mN/m 미만, 융점 200℃ 이상)의 박리 처리면 상에 상기 점착제 조성물 2의 톨루엔 용액(고형 농도 35 중량%)을 건조 후, 5㎛의 두께가 되도록 도포, 건조(건조 조건: 오븐에서 120℃, 3분간)한 후, 형성된 점착제층에, 편면에 박리 처리를 한 폴리에틸렌 테레프탈레이트 필름(Lintec Corporation 제조 SP-PET38E-0010YC, 두께 38㎛, 표면 장력 30mN/m 미만, 융점 200℃ 이상)의 박리 처리면을 부착했다. 계속해서, 링 프레임의 내경(255mm)에 맞추어 한쪽의 박리 시트측에서 원형으로 형빼기하여, 잔여물 제거를 실시하여 개구부를 형성했다. 다음에, 개구부를 둘러싸여 점착제층 상의 형빼기를 실시한 측의 박리 시트를 제거하여 점착제층을 노출시켜서, 개구부와 보호막 형성층이 동심원 형상이 되도록, 상기의 기재 필름과 점착제층의 노출면을 적층하여 적층체로 했다.
상기의 적층체를, 링 프레임의 외경(275mm)을 넘지 않도록 링 프레임에 대해 접착되는 부분의 외경을 직경 260mm로 하고, 이 사이즈로 개구부 및 보호막 형성층과 동심원 형상으로 형빼기했다. 그 후, 남은 박리 시트를 박리하여, 도 2의 양태의 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 2에 나타낸다.
(실시예 5)
기재 필름으로서, 두께 50㎛의 폴리프로필렌 필름(SUN·TOX CO., LTD. 제조 SUNTOX-CP KT)을 이용한 것 이외에는, 실시예 4와 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 2에 나타낸다.
(실시예 6)
기재 필름으로서 두께 100㎛의 폴리부틸렌테레프탈레이트 필름을 이용한 것 이외에는 실시예 4와 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 2에 나타낸다.
(비교예 5)
기재 필름으로서, 두께 110㎛의 폴리에틸렌 필름을 이용한 것 이외에는, 실시예 4와 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 기재 필름은 보호막 형성층의 가열 경화시에 용융하여 형상이 변화되고, 다이싱성, 익스팬드성 및 레이저 인자성의 평가를 할 수 없었다. 또한, 기재 필름의 형상 유지를 할 수 없고, 열 수축률의 측정을 할 수 없었다. 각 평가 결과를 표 2에 나타낸다.
(비교예 6)
기재 필름으로서, 두께 50㎛의 폴리프로필렌 필름(FUTAMURA CHEMICAL CO., LTD. 제조 FOP-K) 상에 코로나 처리를 실시한 것 이외에는 비교예 5과 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 기재 필름은 보호막 형성층의 가열 경화시에 처짐이 생겼기 때문에, 다이싱성, 익스팬드성 및 레이저 인자성의 평가를 할 수 없었다. 각 평가 결과를 표 2에 나타낸다.
(비교예 7)
기재 필름으로서 두께 150㎛의 폴리카보네이트 필름을 이용한 것 이외에는, 실시예 4와 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 2에 나타낸다.
(비교예 8)
기재 필름으로서 두께 125㎛의 폴리이미드 필름(Toray Industries, Inc. 제조 Kapton 500HV)을 이용한 것 이외에는, 실시예 4와 동일하게 하여 보호막 형성층을 갖는 다이싱 시트를 얻었다. 각 평가 결과를 표 2에 나타낸다.
Figure 112014030084824-pct00002
1:기재 필름 2:점착제층
3:점착 시트 4:보호막 형성층
5:링 프레임 10:보호막 형성층을 갖는 다이싱 시트

Claims (12)

  1. 기재 필름과 점착제층과 보호막 형성층을 가지며,
    점착제층은 평면으로 볼 때 적어도 보호막 형성층을 둘러싸는 영역에 형성되어 있으며,
    기재 필름이 다음의 (a)~(c)의 특성을 구비하는 보호막 형성층을 갖는 다이싱 시트.
    (a) 융점이 130℃를 초과하거나 또는 융점을 갖지 않음
    (b) 130℃에서 2 시간 가열시의 열 수축률이 -5~+5%
    (c) MD 방향 및 CD 방향의 파단 신도가 100% 이상, 25% 응력이 100MPa 이하
  2. 제1항에 있어서,
    보호막 형성층이 열경화성인 보호막 형성층을 갖는 다이싱 시트.
  3. 제1항 또는 제2항에 있어서,
    보호막 형성층이 바인더 폴리머 성분(A) 및 경화성 성분(B)을 함유하는 보호막 형성층을 갖는 다이싱 시트.
  4. 제1항 또는 제2항에 있어서,
    보호막 형성층이 착색제(C)를 함유하고,
    파장 300~1200㎚에서의 보호막 형성층의 최대 투과율이 20% 이하인 보호막 형성층을 갖는 다이싱 시트.
  5. 제1항 또는 제2항에 있어서,
    기재 필름과 점착제층으로 이루어지는 점착 시트의 점착제층 상에 보호막 형성층을 가지며,
    점착 시트의 내주부에 보호막 형성층이 형성되고,
    점착 시트의 외주부에 점착제층이 노출되어 있는 보호막 형성층을 갖는 다이싱 시트.
  6. 제1항 또는 제2항에 있어서,
    기재 필름의 내주부에 형성된 보호막 형성층과, 기재 필름의 외주부에 형성된 점착제층으로 이루어지는 보호막 형성층을 갖는 다이싱 시트.
  7. 제5항에 따른 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 워크에 부착하고, 이하의 공정(1)~(3)을 [(1), (2), (3)], [(2), (1), (3)] 또는 [(2), (3), (1)] 중 어느 하나의 순서로 실시하는 칩의 제조 방법.
    공정(1): 보호막 형성층을 경화하여 보호막을 얻음
    공정(2): 워크와 보호막 형성층 또는 보호막을 다이싱
    공정(3): 보호막 형성층 또는 보호막과 점착 시트를 박리
  8. 제6항에 따른 보호막 형성층을 갖는 다이싱 시트의 보호막 형성층을 워크에 부착하고, 이하의 공정(1)~(3)을 [(1), (2), (3)], [(2), (1), (3)] 또는 [(2), (3), (1)] 중 어느 하나의 순서로 실시하는 칩의 제조 방법.
    공정(1): 보호막 형성층을 경화하여 보호막을 얻음
    공정(2): 워크와 보호막 형성층 또는 보호막을 다이싱
    공정(3): 보호막 형성층 또는 보호막과 기재 필름을 박리
  9. 제7항에 있어서,
    보호막 형성층이 열경화성이며, 공정(1)~(3)을 [(1), (2), (3)] 또는 [(2), (1), (3)]의 순서로 각 공정을 실시하는 칩의 제조 방법.
  10. 제8항에 있어서,
    보호막 형성층이 열경화성이며, 공정(1)~(3)을 [(1), (2), (3)] 또는 [(2), (1), (3)]의 순서로 각 공정을 실시하는 칩의 제조 방법.
  11. 제9항에 있어서,
    상기 공정(1) 후의 어느 하나의 공정에 있어서, 하기 공정(4)를 실시하는 칩의 제조 방법:
    공정(4): 보호막에 레이저 인자.
  12. 제10항에 있어서,
    상기 공정(1) 후의 어느 하나의 공정에 있어서, 하기 공정(4)를 실시하는 칩의 제조 방법:
    공정(4): 보호막에 레이저 인자.
KR1020147008311A 2011-09-30 2012-09-27 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법 KR101939636B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011217769 2011-09-30
JPJP-P-2011-217767 2011-09-30
JP2011217767 2011-09-30
JPJP-P-2011-217769 2011-09-30
PCT/JP2012/074923 WO2013047674A1 (ja) 2011-09-30 2012-09-27 保護膜形成層付ダイシングシートおよびチップの製造方法

Publications (2)

Publication Number Publication Date
KR20140069061A KR20140069061A (ko) 2014-06-09
KR101939636B1 true KR101939636B1 (ko) 2019-01-17

Family

ID=47995702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147008311A KR101939636B1 (ko) 2011-09-30 2012-09-27 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법

Country Status (6)

Country Link
US (1) US9786541B2 (ko)
JP (2) JP5363662B2 (ko)
KR (1) KR101939636B1 (ko)
CN (2) CN103797567B (ko)
TW (2) TWI546366B (ko)
WO (1) WO2013047674A1 (ko)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797567B (zh) * 2011-09-30 2018-05-11 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
US9211481B2 (en) * 2012-07-27 2015-12-15 Nb Tech Inc. Visual display system and method of constructing a high-gain reflective beam-splitter
WO2014021450A1 (ja) * 2012-08-02 2014-02-06 リンテック株式会社 フィルム状接着剤、半導体接合用接着シート、および半導体装置の製造方法
SG11201503050VA (en) * 2012-08-23 2015-06-29 Lintec Corp Dicing sheet with protective film formation layer and method for producing chip
JP6054234B2 (ja) * 2013-04-22 2016-12-27 株式会社ディスコ ウエーハの加工方法
JP6335173B2 (ja) * 2013-07-29 2018-05-30 リンテック株式会社 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法
CN105408105B (zh) * 2013-08-01 2017-08-25 琳得科株式会社 保护膜形成用复合片
JP6557911B2 (ja) * 2013-08-01 2019-08-14 リンテック株式会社 保護膜形成用複合シート
JP6232842B2 (ja) * 2013-08-26 2017-11-22 日立化成株式会社 ウェハ加工用テープ
CN105899631A (zh) 2014-01-08 2016-08-24 琳得科株式会社 保护膜形成用复合片
JP6319433B2 (ja) * 2014-05-23 2018-05-09 リンテック株式会社 保護膜形成用複合シート
KR102355108B1 (ko) * 2014-06-10 2022-01-24 린텍 가부시키가이샤 다이싱 시트
JP2017008255A (ja) 2015-06-25 2017-01-12 リンテック株式会社 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法
EP3179525B1 (en) * 2014-08-05 2018-10-24 Citizen Electronics Co., Ltd Semiconductor device and method for producing same
JP6346067B2 (ja) * 2014-10-29 2018-06-20 株式会社ディスコ ウエーハの加工方法
JP2016111236A (ja) * 2014-12-08 2016-06-20 株式会社ディスコ ウエーハの加工方法
JP6519077B2 (ja) * 2015-05-25 2019-05-29 リンテック株式会社 半導体装置の製造方法
JP6559477B2 (ja) * 2015-06-23 2019-08-14 株式会社ディスコ ウェーハの加工方法
JP6506117B2 (ja) * 2015-06-25 2019-04-24 リンテック株式会社 保護膜形成用フィルム、保護膜形成用シート、ワーク又は加工物の製造方法、検査方法、良品と判断されたワーク、及び良品と判断された加工物
JP6506118B2 (ja) * 2015-06-25 2019-04-24 リンテック株式会社 保護膜形成用フィルム、保護膜形成用シート、ワーク又は加工物の製造方法、検査方法、良品と判断されたワーク、及び良品と判断された加工物
JP6657515B2 (ja) * 2015-08-31 2020-03-04 株式会社ディスコ ウェーハを処理する方法および該方法で使用するための保護シート
JP6721325B2 (ja) * 2015-12-14 2020-07-15 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
KR102399678B1 (ko) * 2016-04-28 2022-05-18 린텍 가부시키가이샤 보호막 형성용 필름 및 보호막 형성용 복합 시트
JP6723644B2 (ja) * 2016-05-16 2020-07-15 株式会社ディスコ エキスパンドシート
JP6729050B2 (ja) * 2016-06-22 2020-07-22 住友ベークライト株式会社 半導体素子保護用粘着テープおよび半導体素子保護用粘着テープの製造方法
SG11201901770RA (en) * 2016-08-29 2019-04-29 Furukawa Electric Co Ltd Mask-integrated surface protective tape
JP6980680B2 (ja) * 2016-11-02 2021-12-15 リンテック株式会社 ステルスダイシング用粘着シート
JP6765949B2 (ja) * 2016-12-12 2020-10-07 株式会社ディスコ ウェーハの加工方法
JP7013084B2 (ja) * 2017-09-08 2022-01-31 株式会社ディスコ ウェーハの加工方法
CN111655470A (zh) 2018-01-24 2020-09-11 琳得科株式会社 长条层叠片及其卷料
CN111629892A (zh) 2018-01-24 2020-09-04 琳得科株式会社 长条层叠片的卷料
CN108192525B (zh) * 2018-02-09 2020-10-30 业成科技（成都）有限公司 粘结组件及其离型膜
KR102416073B1 (ko) * 2018-02-28 2022-07-01 미쓰이 가가쿠 토세로 가부시키가이샤 부품 제조 방법, 보지 필름 및 보지구 형성 장치
JP7010747B2 (ja) * 2018-03-30 2022-01-26 リンテック株式会社 半導体加工用シート
JP7281873B2 (ja) 2018-05-14 2023-05-26 株式会社ディスコ ウェーハの加工方法
JP7130323B2 (ja) 2018-05-14 2022-09-05 株式会社ディスコ ウェーハの加工方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP2019212784A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212783A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP7139047B2 (ja) 2018-07-06 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP7191458B2 (ja) * 2018-08-06 2022-12-19 株式会社ディスコ ウェーハの加工方法
JP7143023B2 (ja) * 2018-08-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
JP2020043149A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP2020043147A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP2020043148A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP2020043146A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP2020043150A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP2020043111A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP2020043110A (ja) * 2018-09-06 2020-03-19 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7166718B2 (ja) 2018-10-17 2022-11-08 株式会社ディスコ ウェーハの加工方法
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
JP2020077681A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP7251898B2 (ja) * 2018-12-06 2023-04-04 株式会社ディスコ ウェーハの加工方法
JP7246825B2 (ja) * 2018-12-06 2023-03-28 株式会社ディスコ ウェーハの加工方法
CN113015774A (zh) * 2018-12-13 2021-06-22 Dic株式会社 粘合片
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7224719B2 (ja) * 2019-01-17 2023-02-20 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP2020145227A (ja) * 2019-03-04 2020-09-10 日立化成株式会社 接着フィルム
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7282455B2 (ja) 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
JP7313767B2 (ja) * 2019-04-10 2023-07-25 株式会社ディスコ ウェーハの加工方法
CN113692352A (zh) 2019-04-26 2021-11-23 琳得科株式会社 第三层叠体的制造方法、第四层叠体的制造方法及带背面保护膜的半导体装置的制造方法、以及第三层叠体
JP7290989B2 (ja) 2019-04-26 2023-06-14 リンテック株式会社 保護膜形成用複合シート
JP2021015823A (ja) * 2019-07-10 2021-02-12 株式会社ディスコ ウェーハの加工方法
US11682600B2 (en) * 2019-08-07 2023-06-20 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Protection layer for panel handling systems
JP2021040099A (ja) * 2019-09-05 2021-03-11 リンテック株式会社 保護膜形成用フィルム、保護膜形成用複合シート、及び保護膜付きワーク加工物の製造方法
JP2021082768A (ja) 2019-11-21 2021-05-27 リンテック株式会社 キット、及び、そのキットを用いる第三積層体の製造方法
JP2021082767A (ja) 2019-11-21 2021-05-27 リンテック株式会社 キット、及び、そのキットを用いる第三積層体の製造方法
KR20220142447A (ko) 2020-02-21 2022-10-21 린텍 가부시키가이샤 이면 보호막 형성용 복합체, 제1 적층체의 제조 방법, 제3 적층체의 제조 방법, 및 이면 보호막이 형성된 반도체 장치의 제조 방법
JP2022092286A (ja) 2020-12-10 2022-06-22 リンテック株式会社 保護膜付きワークの製造方法及び保護膜形成フィルム付きワークの製造方法
CN113478110B (zh) * 2021-07-19 2022-03-04 无锡昌盛胶粘制品有限公司 一种非复合离型膜的用于银镜玻璃激光切割的保护膜
JP7157861B1 (ja) 2021-10-15 2022-10-20 リンテック株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005263876A (ja) 2004-03-16 2005-09-29 Lintec Corp 両面粘着シートおよび脆質部材の転写方法
JP2006261482A (ja) 2005-03-18 2006-09-28 Mitsui Chemicals Inc 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの保護方法
JP2011032441A (ja) 2009-08-05 2011-02-17 Mitsubishi Plastics Inc 半導体製造工程粘着テープ用フィルム

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
DE60036354T2 (de) * 1999-04-08 2008-05-29 Dai Nippon Printing Co., Ltd. Laminierte Mehrschichtstruktur für eine Lithiumbatterieverpackung
US6730595B2 (en) * 2000-12-12 2004-05-04 Mitsui Chemicals, Inc. Protecting method for semiconductor wafer and surface protecting adhesive film for semiconductor wafer used in said method
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2003105278A (ja) * 2001-09-28 2003-04-09 Nitto Denko Corp 電子部品補強用粘着シートおよび補強電子部品
JP2003138228A (ja) * 2001-11-02 2003-05-14 Nitto Denko Corp 半導体ウエハ保護用粘着シート
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4566527B2 (ja) * 2003-08-08 2010-10-20 日東電工株式会社 再剥離型粘着シート
JP4554908B2 (ja) * 2003-10-24 2010-09-29 日東電工株式会社 ダイシング用粘着シート、ダイシング方法および半導体素子の製造方法
KR100885099B1 (ko) * 2003-12-15 2009-02-20 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프 및 그 제조방법
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
WO2006088180A1 (ja) * 2005-02-21 2006-08-24 Nitto Denko Corporation 半導体装置の製造方法
JP2006054437A (ja) * 2005-07-08 2006-02-23 Sumitomo Bakelite Co Ltd ダイシングシート機能付きダイアタッチフィルム、それを用いた半導体装置の製造方法及び半導体装置
KR100593814B1 (ko) * 2005-12-06 2006-06-28 에이스 인더스트리 주식회사 반도체 다이본딩용 점착테이프
JP4705848B2 (ja) * 2005-12-22 2011-06-22 リンテック株式会社 離型シート
US20100019365A1 (en) * 2006-09-12 2010-01-28 Nitto Denko Corporation Dicing/die bonding film
JP5344802B2 (ja) * 2007-03-30 2013-11-20 リンテック株式会社 チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2009138026A (ja) 2007-12-03 2009-06-25 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP5089560B2 (ja) * 2008-11-28 2012-12-05 リンテック株式会社 半導体チップ積層体および半導体チップ積層用接着剤組成物
JPWO2010092804A1 (ja) * 2009-02-12 2012-08-16 住友ベークライト株式会社 ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置
JP5568428B2 (ja) * 2009-10-15 2014-08-06 アキレス株式会社 半導体製造工程用テープの基材フィルム
JP5501938B2 (ja) * 2009-12-24 2014-05-28 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP2011187571A (ja) * 2010-03-05 2011-09-22 Nitto Denko Corp ダイシング・ダイボンドフィルム
KR20130056863A (ko) * 2010-04-20 2013-05-30 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조방법, 및 플립칩형 반도체 장치
JP6032786B2 (ja) * 2010-12-24 2016-11-30 興人フィルム＆ケミカルズ株式会社 二軸延伸ポリブチレンテレフタレートフィルムを含む冷間成形用電池ケース包材
JP5282113B2 (ja) 2011-03-22 2013-09-04 リンテック株式会社 基材フィルムおよび該基材フィルムを備えた粘着シート
CN103797567B (zh) * 2011-09-30 2018-05-11 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
WO2013099869A1 (ja) * 2011-12-26 2013-07-04 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
SG11201503050VA (en) * 2012-08-23 2015-06-29 Lintec Corp Dicing sheet with protective film formation layer and method for producing chip
CN105452408B (zh) * 2013-09-30 2019-03-19 琳得科株式会社 树脂膜形成用复合片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005263876A (ja) 2004-03-16 2005-09-29 Lintec Corp 両面粘着シートおよび脆質部材の転写方法
JP2006261482A (ja) 2005-03-18 2006-09-28 Mitsui Chemicals Inc 半導体ウェハ表面保護フィルム及び該保護フィルムを用いる半導体ウェハの保護方法
JP2011032441A (ja) 2009-08-05 2011-02-17 Mitsubishi Plastics Inc 半導体製造工程粘着テープ用フィルム

Also Published As

Publication number Publication date
WO2013047674A1 (ja) 2013-04-04
TWI546366B (zh) 2016-08-21
US9786541B2 (en) 2017-10-10
US20140295646A1 (en) 2014-10-02
CN103797567B (zh) 2018-05-11
TW201508045A (zh) 2015-03-01
TW201321463A (zh) 2013-06-01
JP5363662B2 (ja) 2013-12-11
JPWO2013047674A1 (ja) 2015-03-26
JP6066871B2 (ja) 2017-01-25
KR20140069061A (ko) 2014-06-09
CN108155142B (zh) 2022-05-03
JP2014030029A (ja) 2014-02-13
CN108155142A (zh) 2018-06-12
TWI471401B (zh) 2015-02-01
CN103797567A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
KR101939636B1 (ko) 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
KR101919547B1 (ko) 보호막 형성층을 갖는 다이싱 시트 및 칩의 제조 방법
JP6274588B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5865045B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5865044B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP6104925B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5960428B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP6006936B2 (ja) 保護膜形成層付ダイシングシートおよびチップの製造方法
JP6091954B2 (ja) 粘着シート、保護膜形成用フィルム、保護膜形成用複合シート、およびマーキング方法
JP6091955B2 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JPWO2014155756A1 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JP5785420B2 (ja) 保護膜形成用シートおよび半導体チップの製造方法
JP6262717B2 (ja) 保護膜付チップの製造方法
JP5743638B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
JP5973027B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
JP6038919B2 (ja) 保護膜形成層、保護膜形成用シート及び半導体装置の製造方法
CN115136294A (zh) 背面保护膜形成用复合体、第一层叠体的制造方法、第三层叠体的制造方法及带背面保护膜的半导体装置的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right