KR20230039772A - 도너 기판 내의 마이크로 디바이스 배열 - Google Patents

도너 기판 내의 마이크로 디바이스 배열 Download PDF

Info

Publication number
KR20230039772A
KR20230039772A KR1020237008690A KR20237008690A KR20230039772A KR 20230039772 A KR20230039772 A KR 20230039772A KR 1020237008690 A KR1020237008690 A KR 1020237008690A KR 20237008690 A KR20237008690 A KR 20237008690A KR 20230039772 A KR20230039772 A KR 20230039772A
Authority
KR
South Korea
Prior art keywords
pads
substrate
micro devices
donor
donor substrate
Prior art date
Application number
KR1020237008690A
Other languages
English (en)
Inventor
고람레자 카지
에사놀라 파티
Original Assignee
뷰리얼 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뷰리얼 인크. filed Critical 뷰리얼 인크.
Publication of KR20230039772A publication Critical patent/KR20230039772A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/26—Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used
    • B41M5/265—Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used for the production of optical filters or electrical components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015—Orientation; Alignment; Positioning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Measurement Of Radiation (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

본 개시내용은 패터닝 또는 채움에 의해 도너 기판에 마이크로 디바이스를 배열하여 비수용 패드와의 간섭이 없고 도너 기판 내의 비간섭 영역이 최대화되도록 하는 것에 관한 것이다. 이를 통해 보다 적은 단계로 리시버 기판으로 마이크로 디바이스들을 이송할 수 있다.

Description

도너 기판 내의 마이크로 디바이스 배열{MICRO DEVICE ARRANGEMENT IN DONOR SUBSTRATE}
관련 출원(들)에 대한 상호 참조
본 출원은 2016년 10월 4일자로 출원된 미국 가출원 제62/403,741호, 2016년 11월 25일자로 출원된 미국 가출원 제62/426,353호, 2017년 3월 20일자로 출원된 미국 가출원 제62/473,671호, 2017년 4월 7일자로 출원된 미국 가출원 제62/482,899호 및 2017년 6월 5일자로 출원된 미국 가출원 제62/515,185호의 우선권 및 그 이익을 주장하며, 이들의 각각은 본 명세서에서 그 전체가 참고로 통합된다.
기술 분야
본 발명은 마이크로 디바이스를 리시버 기판 상에 이송하는 시스템에 관한 것으로, 특히 도너 기판 상의 마이크로 디바이스 및 리시버 기판 상의 랜딩 영역을 패터닝하여 이송 프로세스의 효율을 증가시키는 것에 관한 것이다.
마이크로 디바이스에 대해 여러 가지 선택적 선택적 전달 프로세스가 이미 개발되었다. 그러나, 리시버 기판이 상이한 도너 기판의 일부인 상이한 마이크로 디바이스를 필요로 한다면, 다른 도너 기판들 상의 여분의 디바이스는, 리시버 기판 상의 다른 유형의 마이크로 디바이스들에 할당된 위치(패드)와 간섭할 수 있다.
본 발명의 목적은 다른 마이크로 디바이스들로 예정된 리시버 기판 상의 패드와의 간섭을 피하기 위해 도너 기판 상에 디바이스의 특정 패터닝을 제공함으로써 종래 기술의 단점을 극복하는 것이다. 다른 발명은 도너 기판(카트리지 기판) 상의 디바이스를 전처리하는 단계, 리시버 기판 상에 랜딩 영역(또는 패드들)을 준비하는 단계, 도너로부터 리시버 기판으로 마이크로 디바이스들을 이송(transfer)하는 단계, 및 디바이스 기능을 가능하게 하는 후처리하는 단계를 포함한다. 전처리 단계는 패터닝 및 본딩 요소들의 추가를 포함할 수 있다. 이송 프로세스는 사전 선택된 어레이의 마이크로 디바이스를 리시버 기판에 본딩한 후 도너 기판을 제거하는 단계를 수반할 수 있다.
따라서, 본 발명은 리시버 기판을 채우는(populating) 방법에 관한 것으로서, 상기 방법은,
a) 복수의 픽셀들을 포함하는 리시버 기판을 제공하는 단계 - 각각의 픽셀은 제1 유형의 마이크로 디바이스를 수용하기 위한 제1 패드들 및 제2 유형의 마이크로 디바이스를 수용하기 위한 제2 패드들을 포함함 - 와,
b) 상기 제1 유형의 마이크로 디바이스의 제1 간섭 영역 보이드에 의해 분리된 어레이들로 배열된 복수의 제1 유형의 마이크로 디바이스들을 포함하는 제1 도너 기판을 제공하는 단계와,
c) 상기 제1 도너 기판 상의 상기 제1 유형의 마이크로 디바이스들의 제1 그룹을, 상기 리시버 기판 상의 제1 패드들의 제1 그룹과 정렬시키고, 상기 제1 도너 기판의 제1 간섭 영역이 상기 제2 패드들과 중첩되어 상기 제1 유형의 마이크로 디바이스들에 의해 상기 제2 패드들과의 간섭을 방지하는 단계와,
d) 상기 제1 유형의 마이크로 디바이스들의 제1 그룹을, 상기 제1 도너 기판으로부터 상기 리시버 기판의 제1 패드들의 제1 그룹으로 이송하는 단계와,
e) 상기 제1 유형의 마이크로 디바이스들의 제2 그룹을 상기 리시버 기판 상의 제1 패드들의 제2 그룹과 정렬시키도록 상기 제1 도너 기판 및 상기 리시버 기판의 상대 위치를 조정하여, 상기 제1 도너 기판의 제1 간섭 영역들이 상기 제2 패드들과 중첩되어 상기 제1 유형의 마이크로 디바이스들에 의해 상기 제2 패드들과의 간섭을 방지하는 단계와,
f) 제1 유형의 마이크로 디바이스들의 제2 그룹을 상기 제1 도너 기판으로부터 상기 리시버 기판의 제1 패드들의 제2 그룹으로 이송하는 단계를 포함한다.
본 발명의 다른 양태는, 도너 기판에 관한 것으로, 상기 도너 기판은,
리시버 기판 상의 수용 패드들로 이송하기 위한 마이크로 디바이스들의 어레이들을 포함하는 비간섭 영역과,
도너 기판 상의 마이크로 디바이스들이, 마이크로 디바이스들의 상기 수용 패드들로의 이송 동안에 비수용 패드들과 간섭하는 것을 방지하기 위해, 상기 리시버 기판 상의 비수용 패드들을 중첩시키기 위한 보이드 영역의 행들 또는 열들을 포함하는 간섭 영역을 포함한다.
본 발명의 다른 특징은, 도너 기판으로부터 리시버 기판 상의 수용 패드들로의 마이크로 디바이스들의 이송 동안에 상기 리시버 기판 상의 비수용 패드들과의 간섭을 피하기 위해 도너 기판 상에 마이크로 디바이스들을 배열하는 방법을 제공하며, 상기 방법은,
a) 상기 도너 기판 상의 간섭 영역을,
i) 제1 마이크로 디바이스를 상기 리시버 기판 상의 제1 수용 패드로 이송하는 동안에 상기 리시버 기판 상의 비수용 패드들과 중첩되는 상기 도너 기판 상의 영역을 결정하는 것과,
ii) 상기 제1 마이크로 디바이스가 상기 리시버 기판으로 이송되어진 이후에, 적어도 제2 마이크로 디바이스를 상기 리시버 기판 또는 또 다른 리시버 기판 상의 제2 수용 패드와 정렬시키기 위하여 상기 도너 기판 또는 리시버 기판 중 적어도 하나를 다른 리시버 기판에 대하여 오프셋시킨 후에 비수용 패드들과 중첩되지 않는 상기 도너 기판 상의 영역을 결정하는 것
에 의해 결정하는 단계와,
b) 상기 간섭 영역 이외의 비간섭 영역에서 마이크로 디바이스들을 상기 도너 기판 상에 배열하는 단계를 포함한다.
본 발명의 다른 양태는, 리시버 기판을 채우는 방법에 관한 것으로, 상기 방법은,
a) 복수의 픽셀들을 포함하는 리시버 기판을 제공하는 단계 - 각 픽셀은 제1 유형의 마이크로 디바이스를 수용하기 위한 제1 패드들 및 제2 유형의 마이크로 디바이스를 수용하기 위한 제2 패드들을 포함함 - 와,
b) 제1 도너 카트리지 기판을 제공하는 단계 - 상기 제1 도너 카트리지 기판은, 상기 제1 또는 제2 유형의 마이크로 디바이스들의 제1 간섭 영역 보이드에 의해 분리된 상기 제1 유형의 마이크로 디바이스들의 어레이들과 인터리빙된, 어레이들로 배열된 복수의 제1 유형의 마이크로 디바이스들 및 어레이들로 배열된 복수의 제2 유형의 마이크로 디바이스들을 포함함 - 와,
c) 상기 리시버 기판 상에서, 제1 유형의 마이크로 디바이스들의 제1 그룹 및 제2 유형의 마이크로 디바이스들의 제1 그룹을, 제1 도너 카트리지 기판 상에 각각 제1 그룹의 제1 패드들과 제2 그룹의 패드들과 정렬시키는 단계 - 상기 제1 도너 카트리지 기판의 제1 간섭 영역은 상기 패드들과 상기 픽셀들 사이의 피치의 차이에 의해 야기된 영역과 중첩됨 - 와,
d) 상기 제1 및 제2 유형의 마크로 디바이스들의 제1 그룹을, 상기 제1 도너 카트리지 기판으로부터 상기 리시버 기판의 제1 및 제2 패드의 제1 그룹으로 이송하는 단계와,
e) 상기 제1 및 제2 유형의 마이크로 디바이스들의 제2 그룹을, 상기 리시버 기판 상의 제1 및 제2 패드의 제2 그룹과 정렬시키도록, 상기 제1 도너 카트리지 기판과 상기 리시버 기판의 상대 위치를 조정하는 단계 - 상기 제1 도너 기판의 제1 간섭 영역은 상기 패드들과 상기 픽셀들 사이의 피치의 차이에 의해 야기된 영역과 중첩됨 - 와,
f) 상기 제1 및 제2 유형의 마이크로 디바이스들의 제2 그룹을, 상기 제1 도너 기판으로부터 상기 리시버 기판의 제1 및 제2 패드의 제2 그룹으로 이송하는 단계를 포함한다.
본 발명은 그 바람직한 실시예를 나타내는 첨부된 도면을 참조하여 보다 상세히 설명될 것이다.
도 1은 도너 기판 내의 마이크로 디바이스 배열의 예를 도시한다.
도 2는 3개의 상이한 서브 픽셀을 갖는 리시버 기판 픽셀의 예를 도시한다.
도 3a는 리시버 기판에 기초하여 간섭 및 비간섭 영역들로 배열된 도너 기판의 실시예를 도시한다.
도 3b는 리시버 기판에 기초하여 간섭 및 비간섭 영역들로 배열된 도너 기판의 또 다른 실시예를 도시한다.
도 4는 비간섭 영역을 개선하기 위한 마이크로 디바이스들 중 하나와 연관된 더 높은 패드를 사용하는 실시예를 도시한다.
도 5는 비간섭 영역을 개선하기 위한 클러스터 패드 실시예를 도시한다.
도 6a는 클러스터 패드의 에지에서 패드와 연관된 비간섭 영역을 갖는 도너 기판의 실시 예를 도시한다.
도 6b는 클러스터의 내부 패드와 연관된 비간섭 영역을 갖는 도너 기판 실시예를 도시한다.
도 7a는 클러스터 패드를 갖는 도너 기판 및 리시버 기판의 예를 도시한다.
도 7b는 클러스터 패드를 갖는 도너 기판 및 리시버 기판의 또 다른 예를 도시한다.
도 8은 2방향으로 배열된 픽셀 내의 패드를 갖는 리시버 기판들의 예를 도시한다.
도 9a는 픽셀 내의 패드들 중 하나와 연관된 비간섭 영역을 갖는 도너 기판의 실시예를 도시한다.
도 9b는 픽셀 내의 패드들 중 하나와 연관된 비간섭 영역을 갖는 도너 기판의 다른 실시 예를 도시한다.
도 9c는 픽셀 내의 패드들 중 하나와 연관된 비간섭 영역을 갖는 도너 기판의 다른 실시 예를 도시한다.
도 9D는 픽셀 내의 패드들 중 하나와 연관된 비간섭 영역을 갖는 도너 기판의 다른 실시 예를 도시한다.
도 10은 2방향으로 배열된 픽셀 패드에 대한 비간섭 영역을 개선하기 위한 클러스터 패드를 갖는 실시예를 도시한다.
도 11a는 클러스터 내의 패드들 중 하나와 연관된 비간섭 영역을 갖는 도너 기판의 실시 예를 도시한다.
도 11b는 클러스터 내의 패드들 중 하나와 연관된 비간섭 영역을 갖는 도너 기판의 다른 실시예를 도시한다.
도 11c는 클러스터 내의 패드들 중 하나와 연관된 비간섭 영역을 갖는 도너 기판의 다른 실시예를 도시한다.
도 12a는 2개의 방향으로 배열된 클러스터 패드를 갖는 도너 기판 및 리시버 기판의 예를 도시한다.
도 12b는 2개의 방향으로 배열된 클러스터 패드를 갖는 도너 기판 및 리시버 기판의 예를 도시한다.
도 12c는 2개의 방향으로 배열된 클러스터 패드를 갖는 도너 기판 및 리시버 기판의 예를 도시한다.
도 12d는 2개의 방향으로 배열된 클러스터 패드를 갖는 도너 기판 및 리시버 기판의 예를 도시한다.
도 13a는 클러스터 내의 패드들 중 하나에 대한 기준과 연관된 비간섭 영역을 가진 리시버 기판 및 도너 기판 내의 패드 클러스터의 실시예를 도시한다.
도 13b는 클러스터 내의 패드들 중 하나와 연관된 비간섭 영역을 갖는 도너 기판의 다른 실시예를 도시한다.
도 14a는 2개의 방향으로 배열된 클러스터 패드를 갖는 도너 기판 및 리시버 기판의 예를 도시한다.
도 14b는 2개의 방향으로 배열된 클러스터 패드를 갖는 도너 기판 및 리시버 기판의 예를 도시한다.
도 15a는 상이한 유형의 마이크로 디바이스를 갖는 도너(카트리지) 기판의 예를 도시한다.
도 15b는 본 발명의 프로세스의 흐름도이다.
도 15c는 본 발명의 마이크로 디바이스 탑재 프로세스의 흐름도이다.
도 16은 상이한 유형의 마이크로 디바이스를 갖는 도너(카트리지) 기판의 예를 도시한다.
도 17은 동일한 유형의 마이크로 디바이스에 대한 도너 기판의 예를 나타내지만, 마이크로 디바이스들의 세트들 사이의 상이한 피치(pitch)를 도시한다.
도 18은 마이크로 디바이스들의 블록에 걸친 출력의 불균일성을 갖는 도너 기판의 예를 도시한다.
도 19는 복수의 마이크로 디바이스들의 블록에 걸친 출력의 불균일성을 갖는 리시버 기판의 예를 도시한다.
도 20은 마이크로 디바이스의 스큐잉된(skewed) 블록을 갖는 리시버 기판의 예를 도시한다.
도 21은 마이크로 디바이스의 플립된(flipped) 블록을 갖는 리시버 기판의 예를 도시한다.
도 22는 플립되고 교번하는 마이크로 디바이스들의 블록을 갖는 리시버 기판의 예를 도시한다.
도 23은 2개의 상이한 마이크로 디바이스의 블록을 갖는 도너 기판의 예를 도시한다.
도 24는 상이한 마이크로 디바이스의 스큐잉된 블록을 갖는 리시버 기판의 예를 도시한다.
도 25a는 3개의 상이한 유형의 마이크로 디바이스들의 블록을 갖는 도너 기판의 예를 도시한다.
도 25b는 임의의 한 블록에서 발견된 불균일성을 제거하기 위해 다른 블록들로부터 카트리지를 채우는(populating) 예를 도시한다.
도 26은 복수의 상이한 유형의 마이크로 디바이스들의 블록을 갖는 카트리지 기판의 예를 도시한다.
도 27은 복수의 상이한 유형의 마이크로 디바이스들의 오프셋 블록을 갖는 카트리지 기판의 예를 도시한다.
본 발명의 교시가 다양한 실시예 및 예와 함께 기술되었지만, 본 발명의 교시가 이러한 실시예로 제한되어야 하는 것으로 의도되지 않는다. 이와 반대로, 본 발명의 교시는 당업자에 의해 인식되는 바와 같이 다양한 대안 및 균등물을 포함한다.
본 개시내용에서, 리시버 기판 상의 패드는 마이크로 디바이스가 도너 기판으로부터 전달되었거나 전달될 예정인 리시버 기판 상의 지정된 영역을 지칭한다. 패드는 마이크로 디바이스와 픽셀 회로 사이의 연결을 제공하기 위해 전도성일 수 있거나 픽셀 회로에 대한 연결은 패드 아래 또는 패드의 측에 있을 수 있다. 패드는 마이크로 디바이스를 영구적으로 유지하기 위한 어떤 형태의 본딩 물질을 가질 수 있다. 패드는 보다 기계적으로 안정한 구조를 제공하고, 또한 본딩 및 전도성 능력과 같은 더 우수한 기능성을 제공하는 다층 스택일 수 있다.
이 명세서에서의 패드는 전기적 연결, 기계적 연결, 및 마이크로 장치를 이송하기 위한 규정된 영역 중 적어도 하나를 제공할 수 있다. 도시된 실시예에서 사용되는 패드의 형상은 단지 예시를 위한 것이며, 패드는 임의의 형상을 가질 수 있다. 픽셀들에 대한 패드들의 위치는 실시예들에 영향을 미치지 않고 변경될 수 있다. 픽셀 내의 패드 그룹의 배향은 변경될 수 있다. 예를 들어, 패드들은 회전되거나, 시프트되거나 또는 다른 위치들로 이동될 수 있다. 패드는 상이한 전도성, 반도체 및 유전체 층을 포함하는 복잡한 구조를 가질 수 있다. 패드는 리시버 기판 내의 트랜지스터와 같은 다른 구조물의 상부에 위치될 수 있다. 또한, 패드는 리시버 기판 상의 다른 구조물 옆에 있을 수 있다.
본 실시예에 사용된 마이크로 디바이스의 형상은 예시를 위한 것이며, 마이크로 디바이스는 다른 형상을 가질 수 있다. 마이크로 디바이스는 리시버 기판과 접촉하는 측에 하나 이상의 패드를 가질 수 있다. 패드는 기계적 또는 전기적 연결 또는 이들의 조합을 제공할 수 있다.
일 실시예에서, 마이크로 디바이스를 리시버 기판에 이송하는데 사용되는, 도너 기판에 마이크로 디바이스를 배열하는 방법이 설명된다. 도너 기판에서, 마이크로 디바이스는 픽셀 영역과 관련하여 배열되고, 픽셀과 연관된 영역 내에서 마이크로 디바이스는 픽셀 피치보다 작은 피치를 가질 수 있다.
이러한 배열에서, 2개의 픽셀의 경계에서 마이크로 디바이스 사이의 피치는 픽셀 내의 마이크로 디바이스의 피치와 상이할 수 있다.
이 경우에, 도너 기판 영역과 연관된 리시버 기판의 의도된/원하는 패드보다 도너 기판 상에 더 많은 마이크로 디바이스가 존재한다. 따라서, 마이크로 디바이스는 리시버 기판 내의 다른 원치 않는/의도하지 않은 패드와 간섭할 수 있다. 이 문헌의 몇몇 실시예는 이들 영역에서 마이크로 디바이스를 제거하거나 채우지(populate) 않도록 도너 기판의 간섭 영역을 규정하도록 기술된다. 이 실시예는 도너 기판 내의 상이한 마이크로 디바이스 배열에 사용될 수 있다.
다른 실시예에서, 원치 않는 패드들과의 간섭을 피하기 위해 도너 기판에 기술된 마이크로 디바이스들을 배열하는 방법은,
a) 간섭 영역 또는 비간섭 영역을 규정하는 단계 -
1) 비간섭 영역은 리시버 기판으로의 마이크로 디바이스 전달 동안에 다른 원치 않는 패드에 의해 커버되지 않는, 즉 간섭 영역이 원치 않는 패드에 의해 커버되는 도너 기판 내의 공간이고, 또는
2) 비간섭 영역은 상기 마이크로 디바이스와 다른 적어도 하나의 마이크로 디바이스가, 상기 리시버 기판 내의 상기 패드와 다른 패드로 이송된 후, 적어도 하나의 마이크로 디바이스를 상기 리시버 기판 내의 원하는 패드와 정렬시키도록 상기 도너 또는 리시버 기판을 임의의 방향으로 오프셋시킨 후 패드들에 의해 커버되지 않는데 즉, 간섭 영역들은 후속 단계들에서 패드들에 의해 커버될 것임.
b) 도너 기판의 비간섭 영역에 마이크로 디바이스를 배열하는 단계
를 포함한다.
전술된 리시버 기판에서, 리시버 기판 상의 하나의 패드는 더 큰 구조를 가질 수 있고, 패드와 연관된 마이크로 디바이스는 더 짧은 구조를 가질 수 있다. 따라서, 이 패드에 대한 간섭 영역이 없을 것이다.
비간섭 영역을 증가시키기 위해, 일 실시예는 상기 리시버 기판 내의 마이크로 디바이스 이송 위치와 연관된 패드를 클러스터에 배열하는 방법을 포함하며, 여기서, 상기 클러스터 내에서, 상기 패드 피치는 상기 서브-픽셀 피치보다 작음.
클러스터 패드의 경우에, 클러스터의 에지에 있는 패드에 대한 도너 기판은, 간섭 및 비간섭 영역이 픽셀 영역과 유사하도록 배열될 수 있으며, 여기서 간섭 영역의 폭은 패드로부터 다른 패드까지의 거리와 동일하다.
클러스터의 경우에, 클러스터 내부의 패드에 대한 도너 기판이 배열될 수 있어, 간섭 및 비간섭 영역은 픽셀 영역과 유사하고, 간섭 영역은 다음과 같이 규정된다.
a) 패드와 클러스터의 에지 사이의 거리를 찾기;
b) 도너 기판 상의 기준 디바이스로서 하나의 마이크로 디바이스를 선택;
c) 클러스터의 에지에 연관된 패드들의 거리와 유사한 양 측 상의 마이크로 디바이스로부터의 간섭 영역을 규정.
도너 기판 상의 픽셀과 연관된 영역에 의해 규정되는 간섭 및 비간섭 영역의 패턴은, 픽셀 피치와 유사하게 도너 기판 상에서 반복될 수 있다.
중간 패드용으로 패터닝된(배열된), 그리고 각 픽셀과 연관된, 도너 기판의 나머지 영역에서, 마이크로 디바이스들의 열(또는 행)은, 간섭 영역들 사이에 있으며, 상기 간섭 영역들의 폭은 상기 클러스터의 에지로부터의 중간 마이크로 디바이스의 최소 거리보다 더 크다.
비간섭 영역을 최대화하기 위한 일 실시예에서, 클러스터 내의 패드 피치는 도너 기판 내의 마이크로 디바이스 피치와 동일할 수 있다.
비간섭 영역을 최대화하기 위한 또 다른 실시예에서, 패드는 2차원 클러스터로 배열될 수 있다. 클러스터 내의 패드는 적어도 다른 패드와 정렬될 수 있다.
일 실시예에서, 패드용 도너 기판은 2개의 방향으로 다른 패드와 정렬될 수 있으며, 패드 클러스터 배향에 관련되는 대각선의 간섭 영역을 생성한다. 이 영역은 다른 패드를 포함할 수 있으며 픽셀과 연관된 나머지 영역은 간섭이 없으며, 이 영역에 마이크로 디바이스가 존재할 수 있다.
다른 실시예에서, 패드용 도너 기판은 오직 한 방향으로 패드들과 정렬될 수 있으며, 이는 간섭 영역을 다음과 같이 갖는다:
상기 패드가 다른 패드들과 수직으로 정렬되면 다른 패드들을 포함하는 하나의 행, 또는
상기 패드가 다른 패드와 수평으로 정렬되면 하나의 열.
따라서, 픽셀과 연관된 나머지 영역은, 비간섭적이며, 여기서 마이크로 디바이스가 존재할 수 있다.
이 실시예에서, 도너 기판 및/또는 카트리지 기판은 상호 교환 가능하게 사용된다. 도너 기판의 특성은 카트리지에 적용될 수 있으며, 그 반대도 마찬가지이다.
도 1은 도너 기판(150)을 도시하며, 여기서 리시버 기판에 연관된 패드들보다 많은 마이크로 디바이스(160)이 존재하며 예를 들어 도 2 및 도 3을 참조한다. 이 경우에, 마이크로 디바이스(160)는 픽셀과 연관된 도너 기판의 영역 또는 블록(130)에서 리시버 기판의 픽셀 피치보다 작은 피치(170)를 가질 수 있다. 또한, 픽셀 피치가 마이크로 디바이스 피치(170)의 배수가 아니기 때문에, 두 개의 인접한(수직 및 수평의) 픽셀 영역(130 및 140) 사이의 마이크로 디바이스 피치(180)는, 픽셀과 마이크로 디바이스 피치 간의 차이를 수용할 수 있도록, 상이한 피치 예를 들어, 보이드 또는 간섭 영역을 가질 수 있다.
종래의 픽 앤 플레이트(pick and place)에서, 이송 헤드, 예를 들어 도너 기판(150) 상의 마이크로 디바이스(160)는, 리시버 기판 상의 위치로 한 번에 하나씩 또는 한 번에 한 행씩 이송된다. 리시버 기판 또는 다른 리시버 기판의 나머지를 채우기 위해, 이송 헤드가 재배치될 필요가 있거나 새로운 도너 기판(150)이 사용되어야 한다. 이 프로세스는 그러한 특정 마이크로 디바이스(160)를 수용하도록 예정되지 않은 리시버 기판 상의 다른 패드들 또는 리시버 기판 상에 이미 존재하는 다른 마이크로 디바이스(160)와의 도너 기판(150) 상의 마이크로 디바이스(160)의 간섭을 피하기 위하여, 매번 빠르고 정확한 이동 및 정밀한 정렬을 요구한다. 그러나, 본 발명은 리시버 기판 상에 등가의 영역을 채우기 위해 요구되는 것보다 많은 마이크로 디바이스(160)가 도너 기판(150) 상에 배치될 수 있게 하여, 재채움(repopulation) 단계들을 최소화한다. 따라서, 도너 기판(150) 상의 빈 또는 보이드 영역은 도너 기판(150)(또는 리시버 기판)이 이송 프로세스 동안 오프셋되게 하여 남아있는 마이크로 디바이스(160)의 세트를 리시버 기판 내의 대응하는 위치들과 정렬시킨다. 오프셋은 독립적으로 행해질 수 있거나 또는 도너 기판(150)을 리시버 기판 또는 새로운 리시버 기판 상의 새로운 위치로 이동시키는 것의 일부일 수 있다.
도 2는 리시버 기판(200) 내의 픽셀 구조를 도시한다. 리시버 기판(200) 상의 픽셀들의 어레이는 이 픽셀 구조의 상이한 배향 및 조합으로 만들어 질 수 있다. 픽셀 구조는 상이한 마이크로 디바이스들을 포함하고, 각각의 마이크로 디바이스는 상이한 픽셀 회로 또는 픽셀 연결을 가질 수 있다. 각각의 마이크로 디바이스 유형에 대한 패드(204, 214, 224)는 각각 208, 218, 및 228의 폭을 갖는 각각의 지정된 서브픽셀 영역(202, 212, 222)에 놓이고, 양쪽 x 및 y 방향으로 반복되어 픽셀들의 어레이를 형성한다. 도시된 실시예에서, 리시버 기판(200)은 216 및 226의 거리만큼 떨어져 있는 3개의 상이한 마이크로 디바이스를위한 3개의 상이한 패드(204, 214, 224)를 포함한다. 그러나, 임의의 수의 상이한 마이크로 디바이스를 사용할 수 있다. 하나의 픽셀의 어레이 구조에서, 마이크로 디바이스 유형(또는 서브픽셀 유형)은 단지 한 방향으로만 변한다(하나의 방향의 어레이 구조). 다른 어레이 유형에서, 마이크로 디바이스들은 2개 이상의 방향으로 변할 수 있다(2 방향 어레이). 각각의 디바이스 유형에 대한 도너 기판(150)이 모든 영역, 즉 완전히 채워진 2x2 어레이의 마이크로 디바이스(160)들을 갖는다면, 다른 마이크로 디바이스 유형의 패드(204, 214 및 224)에 대응하는 영역의 마이크로 디바이스(160)는 이송 프로세스 동안에 패드(204, 214, 및 224)와 간섭할 수 있다. 하나의 경우에, 리시버 기판(200) 상에, 대응하는 패드들과 관련된 영역 내의 마이크로 디바이스(160)만이 예를 들어, 204가 도너 기판(150) 상에 남는다. 그러나, 이 경우에, 각각의 이송 후에 도너 기판(150)이 교체되거나 재충전될 필요가 있으며, 이는 프로세싱 단계들을 증가시킬 수 있다. 또한, 마이크로 디바이스(160)의 리셋이 사용될 수 없으면, 마이크로 디바이스 활용이 영향을 받을 수 있다. 본 발명의 일 양태에서, 각각의 마이크로 디바이스(160)에 대한 도너 기판(150)은, 간섭 영역과 비간섭 영역으로 분할된다. 도너 기판(150)의 간섭 영역들로부터의 마이크로 디바이스(160)들이 제거되거나 채워지지 않는다. 본 발명의 일 양태에서, 마이크로 디바이스(160)는, 원치 않는 패드, 예를 들어 214 및 224와의 간섭을 피하기 위하여 도너 기판(150) 내에 배열되며, 상기 방법은,
a) 비간섭 영역을 다음과 같이 규정한다:
i) 제1 세트의 마이크로 디바이스(160)를 리시버 기판(200) 상의 제1 세트의 패드(204)로 이송하는 동안에, 리시버 기판(200) 상의 다른 원치 않는 패드(204, 214, 224)와 대응하지 않거나, 중첩 또는 간섭하지 않는 도너 기판(150) 내의 공간
ii) 적어도 제2 세트의 마이크로 디바이스(160)와 상이한 제1 세트의 마이크로 디바이스(160)가 리시버 기판(200) 내의 제1 세트의 패드(204)와 상이한 제2 세트의 패드(214 또는 224)로 이송된 후에, 제2 세트의 마이크로 디바이스(160)를 리시버 기판(200) 내의 제2 세트의 원하는 패드(204, 214 및 224)과 정렬시키기 위해 임의의 방향으로, 도너 또는 리시버 기판(150 또는 200)을 각각 오프셋시킨 후에, 패드(204, 214 및 224)와의 중첩 또는 간섭과 대응하지 않는 도너 기판(150) 내의 공간
b) 도너 기판(150)의 비간섭 영역에만 마이크로 디바이스(160)를 배열한다.
대안적으로, 상기 방법은,
a) 간섭 영역을 다음과 같이 규정한다:
i) 제1 세트의 마이크로 디바이스(160)들을 리시버 기판(200) 상의 제1 세트의 패드(204)들로 이송하는 동안에, 리시버 기판(200)상의 다른 원치 않는 패드들(204, 214, 224)과 대응하거나, 중첩 또는 간섭하는 도너 기판(204) 내의 공간과,
ii) 적어도 제2 세트의 마이크로 디바이스(160)와 상이한 제1 세트의 마이크로 디바이스(160)가 리시버 기판(200) 내의 제1 세트의 패드(204)와 상이한 제2 세트의 패드(214 또는 224)로 이송된 후에, 제2 세트의 마이크로 디바이스(160)를 리시버 기판(200) 또는 상이한 리시버 기판 내의 제2 세트의 원하는 패드(204, 214, 및 224)와 정렬시키는 임의의 방향으로, 도너 또는 리시버 기판(150 또는 200)을 각각 오프셋시킨 후에, 패드들(204, 214 및 224)과 대응, 중첩 또는 간섭하는 도너 기판(150) 내의 공간
b) 마이크로 디바이스(160)를 도너 기판(150)의 비간섭 영역에만 배열하고 간섭 영역에는 배열하지 않는다.
비간섭 영역을 규정하는 한 가지 방법으로, 리시버 기판(200)(또는 도너 기판(150))에 관하여 도너 기판(150)(또는 리시버 기판(200))을 오프셋시키는 방향이 규정된다. 예를 들어, 제1 세트의 마이크로 디바이스(160)가 도너 기판 150)으로부터 제1 세트의 패드(204)로 이송된 후, 도너 기판(150)은 수평 및 수직으로 오프셋된다. 제1 세트의 마이크로 디바이스(160)들을 도너 기판(150)으로부터 리시버 기판(200)으로 이송한 후에, 도너 기판(150)은 수평 또는 수직으로 오프셋된다. 다른 세트의 마이크로 디바이스(160)는 다른 관련된 패드(214 또는 224)와 정렬될 수 있고, 원래의 리시버 기판(200) 또는 다른 것일 수 있는 리시버 기판(200) 상의 이들 패드로 이송될 수 있다. 다음 절차는 간섭 및 비간섭 영역을 식별하는데 사용될 수 있는 예시적인 프로세스이다.
a) 리시버 기판으로 이송하기 위한 제1 세트의 마이크로 디바이스들이 기준으로서 사용된다.
b) 기준 마이크로 디바이스들로부터, 오프셋 방향과 평행한 라인을 그린다.
c) 도너 기판 상의 기준 패드를 참조하여 다른 유형의 마이크로 디바이스들을 위한 대응하는 패드로부터의 오프셋 방향으로 라인을 그린다.
d) 다른 유형의 마이크로 디바이스들로부터 도너 기판 상의 마이크로 디바이스의 라인들에 가장 가까운 라인들을 식별한다.
e) 선택된 라인들과 마이크로 디바이스 라인 사이에 라인을 그린다. 이 라인은 마이크로 디바이스 라인과 선택된 라인들의 각각으로부터 유슷한 거리를 갖는다.
f) 새로운 라인에 의해 규정되고 마이크로 디바이스를 포함하는 영역은 비간섭 영역이다. 다른 영역들은 간섭 영역으로 규정된다.
도 3a는 비간섭 영역(304-1) 및 간섭 영역(304-2)을 규정하는 일례를 도시한다. 픽셀 영역(330)은 각각 비간섭 및 간섭 영역(304-1 및 304-2)을 포함한다. 이 경우에, 마이크로 디바이스들은 수평 및 수직으로 오프셋된다. 그 결과, 각각의 마이크로 디바이스에 대한 비간섭 영역(304-1)의 폭(Wni)은 각각 그 마이크로 디바이스에 대한 패드(304)와 다른 인접한 패드(314, 324) 사이의 거리들(w1 및 w2)의 합의 절반이다. 도 3b에서, 디바이스는 수평 및 대각선으로 오프셋된다. 그 결과, 비간섭 영역(304-1)은 대각선 오프셋 프로세스의 기울기와 유사한 기울기를 갖는다. 두 경우 모두에서 알 수 있는 바와 같이, 비간섭 영역(304-1)은 간섭 영역(304-2)에 비해 작다.
이러한 문제를 해결하기 위한 도 4에 도시된 하나의 해결책은, 패드(414)들 중 하나를 다른 패드(404, 424) 중 적어도 하나 보다 높게 하는 것이다. 보다 큰 패드(414)를 갖는 마이크로 디바이스(414-D)는 리시버 기판(400) 상에 보다 값 비싼 디바이스일 수 있거나 리시버 기판(400) 상에 더 많이 사용될 수 있다. 그러나 이는 임의의 다른 디바이스일 수도 있다. 도시된 실시예에서, 다른 마이크로 디바이스(404-D 및 424-D)는 더 높은 패드(414)와 연관된 마이크로 디바이스(414-D)와 비교하여 더 높은 구조를 가질 수 있고, 이에 의해 패드(414) 및 디바이스(414-D)의 결과적인 조합은 패드(404) 및 디바이스(404-D)의 조합과 실질적으로 동일하다. 더 높은 디바이스를 달성하는 한 가지 방법은, 더 높은 연결 패드를 갖는 것이다. 더 높은 패드는 디바이스의 양측에 있을 수 있다. 도 4는 하나 이상의 패드(414)가 다른 패드(404, 424)보다 더 높은 예시적인 리시버 기판(400)을 도시한다. 도시된 실시예에서, 3개의 상이한 마이크로 디바이스(404-D, 414-D, 424-D)가 각각 도너 기판(450-04, 450-14, 450-24)으로부터 리시버 기판(400)으로 이송된다. 더 짧은 패드 구조들(404 및 424)과 연관된 마이크로 디바이스들(404-D 및 424-D)은 다른 마이크로 디바이스(414-D)와 비교하여 더 높은 구조를 갖는다. 동일한 기술을 마이크로 디바이스들의 다른 조합(3개의 마이크로 디바이스보다 많거나 적음)에 적용할 수 있다. 따라서, 더 짧은 마이크로 디바이스(414-D)는 더 짧은 패드(404 및 424)와 간섭하지 않으며, 도너 기판(450-14)상의 간섭 영역은 최소화된다.
도 5에 도시된 바와 같이 다른 해결책에서, 상이한 마이크로 디바이스에 대한 패드(504, 514 및 524)는 서로 가까운 클러스터(540) 내에 설정될 수 있으며, 클러스터들 사이에 큰 영역 또는 피치를 남긴다. 일 실시예에서, 패드(504, 514 및 524)와 연관된 회로 또는 다른 연결은, 구현의 용이함을 위해, 서브-픽셀 구조(#1, #2 및 #3)에 의해 각각 폭들(508, 518 및 528)로 규정될 수 있다. 다른 실시예에서, 회로들 및 연결들은 임의의 다른 구조를 가질 수 있다. 패드(504, 514 및 524)가 함께 가까울수록, 비간섭 영역(506)은 커질 것이다. 하나의 경우에, 2개의 패드 예를 들어, 216 또는 226 사이의 거리는, 도너 기판 상의 3개의 상이한 마이크로 디바이스들(3개의 상이한 서브-픽셀들)에 대한 픽셀 피치(530)의 1/3 이하일 수 있다. 더 많거나 적은 서브-픽셀들(마이크로 디바이스 유형들)에 대하여 유사하게 패드들(504, 514 및 524)은 서로 더 가깝게 놓일 수 있다. 일 실시예에서, 클러스터(540) 내의 패드들(504, 514 및 524) 사이의 거리(216, 226)는, 도너 또는 카트리지 기판 상의 마이크로 디바이스 피치와 유사하다. 상이한 마이크로 디바이스들이 도너 기판들 상에 동일한 피치를 갖는다면, 클러스터 패드(504, 514 및 524)는 동일한 피치를 가질 것이다. 다른 경우에 있어서, 클러스터(540) 내의 패드들(504, 514 및 524) 사이의 거리는 도너 기판 상의 마이크로 디바이스들의 피치의 배수(예를 들어, 2 배)이다. 다른 실시예에서, 패드들 사이의 거리는 도너 기판 상의 마이크로 디바이스들의 피치보다 더 작을 수 있다. 도 5는 패드 클러스터(540)의 예를 갖는 리시버 기판을 도시한다. 이러한 패드들(504, 514, 524)은, 하나의 픽셀(530) 내의 서브-픽셀들(502, 512, 526)로부터 또는 다른 픽셀들로부터 존재할 수 있다. 패드들(504, 514, 524)은 픽셀(530)을 참조하여 임의의 위치에 있을 수 있다. 패드(504, 514, 524)의 순서 및 위치는 상이한 픽셀에 대해 상이할 수있다.
도 6a는 클러스터(640)의 에지에서 패드(604)에 대한 간섭 영역(604-1) 및 비간섭 영역(604-2)을 도시한다. 동일한 구조가 클러스터(640)의 다른 측의 다른 패드(624)에 사용될 수 있다. 도시된 바와 같이, 클러스터(640)의 에지에서의 패드(604 및 624)에 대한 비간섭 영역(604-2)은, 이전의 경우들과 비교하여 더 크다. 중간의 패드(614)에 있어서, 비간섭 영역(614-1) 및 간섭 영역(614-2)은 도 6b에 도시된 바와 같이 스트라이프 패턴일 수 있다. 여기서, 스트라이프의 폭은 중간 패드(614)와 다른 패드들(604 및 624) 사이의 거리와 동일하다. 비간섭 영역을 규정하기 위해, 다음 단계들을 사용할 수 있다:
a) 패드(604)와 클러스터 패드의 에지 사이의 거리를 찾는다.
b) 도너 기판에서 기준 디바이스로서 하나의 마이크로 디바이스를 선택한다.
c) 간섭 영역은 클러스터의 에지에 연관된 패드들의 거리와 유사하게 마이크로 디바이스로부터 양 측까지 규정된다.
도너 기판 내의 픽셀과 연관된 영역에 의해 규정된 간섭 및 비간섭 영역의 패턴은, 픽셀 피치와 유사한 도너 기판에서 반복될 수 있다. 각 픽셀과 연관하여, 중간 패드에 대해 패턴화된(배열된), 도너 기판의 나머지 영역에서, 마이크로 디바이스들의 열(또는 행)은, 폭이 상기 클러스터의 에지로부터 중간 마이크로 디바이스의 최소 거리보다 큰 간섭 영역들 사이에 있다. 중간 패드와 다른 패드 사이의 거리가 동일하면, 간섭 영역(614-2) 대 비간섭 영역(614-1)의 비는, 동일할 수 있다. 도 3b와 유사하게, 간섭 및 비간섭 영역(614-2 및 614-1)은 오프셋 방향에 따라 상이한 형상을 가질 수 있다. 또한, 도 4와 유사하게, 중간 패드는 더 높을 수 있으므로, 이 경우에 중간 마이크로 디바이스에 대한 비간섭 영역은 전체 도너 기판일 수 있다.
마이크로 디바이스들이 유사한 피치를 갖지 않으면, 클러스터(640) 내의 패드들(604, 614 및 624) 사이의 거리는, 마이크로 디바이스들의 피치 중 어느 것과 유사할 수 있거나 각각의 패드(604, 614 및 624)는 다른 패드들로부터 상이한 거리를 가질 수 있다. 비간섭 영역을 개선하기 위해, 중간 디바이스는 더 큰 피치를 갖는 디바이스일 수 있으므로, 이에 의해 더 높은 패드를 사용하는 것은 간섭 영역을 개선하는 데 도움을 줄 수 있다.
도 7a는 리시버 기판(700)의 패드(704, 714 및 724)가 도너 기판(750)의 마이크로 디바이스(752 및 754)와 동일한 피치를 갖는 실시예를 도시한다. 패드 클러스터(740)의 위치는 리시버 기판(700) 상의 픽셀(730)과 관련하여 상이할 수 있다. 패드들(704, 714 및 724)의 크기는 마이크로 디바이스(752 및 754) 보다 작거나 유사하거나 더 클 수 있다. 마이크로 디바이스(752 및 754) 및 패드들(704, 714 및 724)의 형상은 임의의 적절한 형상 및 크기일 수 있다. 이 경우에, 마이크로 디바이스(752 및 754)는 도너 기판(750) 상의 간섭 영역으로부터 제거(또는 비채움)될 수 있어, 리시버 기판(700) 상의 현재 또는 미래에 채워진 패드 또는 채워지지 않은 패드에 대응하는 도너 기판(750) 및 임의의 후속 리시버 기판 상에 보이드 영역들을 생성하며, 이는 현재 도너 기판(750)으로부터 마이크로 디바이스들 중 하나를 수용하도록 지정되지 않는다.
도 7a는 에지 패드(704)[유사한 구조가 724에 대하여 사용될 수 있음]에 대한 실시예를 도시한다. 도시된 실시예에서, 도너 기판(750)은 보이드 영역들에 의해 분리된 마이크로 디바이스(752)들의 어레이를 포함하고, 각각은 등간격의 패드들에 대한 피치 x N(인접한 패드들의 수)에 대하여, 적어도 인접한 패드들 예를 들어, 패드(704 내지 714) 및 패드(714 내지 724)의 피치들의 합과 실질적으로 동일한 폭을 가진다. 보이드 영역들에 대한 최소 거리, 즉 도너 기판(750) 상의 마이크로 디바이스(752)들의 어레이들 사이의 거리는, 충전되는 패드에 가장 가까운 패드, 예를 들어 패드(714)의 일 측으로부터 충전되는 패드로부터 가장 먼 패드, 예를 들어 패드(724)의 반대 측까지의 거리이다. 즉, 현재의 단계 또는 임의의 미래의 이송 단계 동안에 다른 패드(714 및 724)와 간섭하지 않고 그 영역은 다른 패드(714 및 724)를 커버한다. 도너 기판(750)은 마이크로 디바이스들(752 및 754)의 열들 및 행들로 이루어질 수 있고, 수용 패드의 각 측에서 수용 패드 예를 들어 704에 인접한 패드들, 예를 들어 714 및 724의 개수와 동일한 복수의 누락 된 열들 또는 행들에 의해 규정된 보이드 영역들을 포함한다. 각각의 어레이 내의 열들의 수는, 인접한 픽셀(730) 내의 패드들(704 및 724) 사이의 간격에 의존한다. 예를 들어, 패드(704)에 대한 도너 기판(750)[이는 오른쪽으로 2개의 인접한 패드(714 및 724)를 포함하고 왼쪽으로는 아무것도 포함하지 않음]은, 마이크로 디바이스들(752 및 754)의 피치가 패드들(714 및 724)과 동일하면, 마이크로 디바이스들의 2개의 누락 열들을 가지는 보이드 영역을 포함할 수 있다. 대안적으로, 피치가 상이하면, 보이드 영역은 적어도 패드, 예를 들어 패드(704)로부터의 거리일 수 있고, 패드(704)는 가장 멀리있는 패드, 예를 들어 패드(724)의 멀리 떨어진 에지에 탑재된다.
마이크로 디바이스들(754) 중 일부는 이미 리시버 기판(700)에 이송되었을 수 있고, 도너 기판(750)(또는 리시버 기판(700))은 다음 리시버 기판(700)(또는 도너 기판(750))과 관련하여 수직으로 및/또는 수평으로 오프셋되어, 다른 마이크로 디바이스(754)는 베어 패드(704)(마이크로 디바이스가 이송되지 않은 패드)들 중 하나와 정렬된다. 이 경우, 마이크로 디바이스(754)를 이송함으로써 생성된 빈 공간은, 패드(714)의 상부에 있게 될 새로운 빈 영역이 되고, 패드(714)의 상부에 있었던 빈 공간은, 리시버 기판(700)(또는 도너 기판(750))이 후속하여 다시 오프셋될 때, 패드(724)의 상부에 있게 된다. 이와 같이, 원치 않는 패드(714 및 724)에 대한 마이크로 디바이스(752 및 754)에 의해 야기된 간섭은 없을 것이다. 하나의 열에 있는 모든 마이크로 디바이스들을 수직으로 먼저 오프셋시킴으로써 완료하고, 그 후 다음 열로 이동할 수 있다(예를 들어, 2 열을 완료한 후, 1 열로 이동). 그러나 수직 및 수평 오프셋의 다른 조합이 사용될 수 있다. 픽셀(730) 또는 패드 클러스터(740)는 수직 또는 수평으로 어느 각도로 존재할 수 있다. 이 경우에, 마이크로 디바이스들의 행 또는 열은 또한 기울어지게 된다. 또한, 마이크로 디바이스는 어느 각도를 가지고 존재하는 패드들 또는 픽셀들 없이 어느 각도로 존재할 수 있다. 이 경우에, 오프셋 방향은 열 또는 행의 각도를 향하여 있게 된다.
도 7b는 전술한 바와 같이 도너 기판(751)에 대한 유사한 구조를 도시하는데, 중간 패드(714)에 대한 유사한 구조를 도시하며, 이는 도너 기판(750) 이전 또는 이후에 리시버 기판(700)과 정렬된다. 도시된 실시예에서, 마이크로 디바이스(753 및 755)의 어레이들, 예를 들어, 1xN 어레이는 보이드 영역들에 의해 분리되며, 각각이 동일 간격의 패드들에 대하여 인접한 패드, 예를 들어, 704 및 724의 피치의 합[예를 들어, 피치xN (N=인접한 패드의 수)]과 실질적으로 동일한 폭을 갖는다. 보이드 영역들에 대한 최소 거리, 즉 도너 기판(751) 상의 마이크로 디바이스들(753)의 어레이들 사이의 거리는, 충전되는 패드에 가장 가까운 패드, 예를 들어 패드(704 또는 724)의 일 측으로부터 충전되는 패드로부터 가장 먼 패드, 예를 들어 패드(704 또는 724)의 반대 측까지의 거리이다. 다시 말해서, 보이드 영역들은 충분한 공간, 즉 현재 또는 미래의 이송 단계 동안에 다른 패드(704 및 724)와 간섭하지 않고 다른 패드(704 및 724)를 커버하도록 마이크로 디바이스들(753)의 어레이들 사이의 거리를 가진다. 일반적으로, 보이드 영역들의 길이는 도너 기판(751)의 전체 길이이다. 3개의 패드들(704, 714 및 724)의 패드 클러스터들(740)에 있어서, 중간 패드들(714)에 대한 도너 기판(751)은, 패드들의 피치의 2배로 측방향으로 분리되고 그리고 패드들의 피치에 의해 수직으로 분리된 마이크로 디바이스들(753)의 어레이를 포함할 수 있다. 도너 기판(751)은 마이크로 디바이스들(753 및 755)의 열들 및 행들로 이루어질 수 있고, 수용 패드의 각 측에서 수용 패드, 예를 들어 714에 인접한 패드들, 예를 들어 704 및 724의 개수와 동일한 복수의 누락된 열들 또는 행들에 의해 규정된 보이드 영역들을 포함한다. 각각의 어레이 내의 열들의 수는, 인접한 픽셀(730) 내의 패드(704 및 724) 사이의 간격에 의존한다. 예를 들어, 수용 패드(714)에 대한 도너 기판(751)[이는 왼쪽으로 하나의 인접한 패드(704) 및 오른쪽으로는 하나의 패드(724)를 포함함]은, 피치 마이크로 디바이스(753 및 755)의 피치가 패드(714 및 724)와 동일하면, 각 측 상의 마이크로 디바이스들의 하나의 누락 열을 가진 보이드 영역을 포함할 수 있다. 대안적으로, 피치들이 상이하면, 보이드 영역은 적어도 패드, 예를 들어 패드(714)로부터의 거리에 있을 수 있고, 상기 패드(714)는 가장 먼 패드, 예를 들어 패드(704 또는 724)의 멀리 떨어진 에지에 탑재된다.
도 8은 다른 픽셀 배향 실시예(850)를 도시하며, 여기서 서브-픽셀(802, 812 및 822)는 2차원으로, 예를 들어 수평으로 및 수직으로 분포된다. 패드(804, 814 및 824)는 각각의 대응하는 서브-픽셀(802, 812 및 822) 영역에 도시된다. 수평 거리(806)는 패드들(804 및 824) 사이에 있고, 수평 거리(816)는 패드들(804 및 814) 사이에 있고, 수평 거리(826)는 패드들(824 및 814) 사이에 있고, 수직 거리(836)는 패드(824)와 패드들(804 및 814) 사이에 있다. 거리(806, 816, 826 및 836)는 간섭 및 비간섭 영역을 규정하는데 사용된다. 서브-픽셀(802, 812 및 822)은 수직 및 수평 배향으로(또는 대각선으로) 정렬될 수 있다. 예를 들어, 패드들(814 및 824)는 수직으로 정렬될 수 있고, 따라서 수평 거리(826)는 0일 수 있다.
도 9a-9d는 상이한 패드(904, 914 및 924)에 대한 간섭 영역 및 비간섭 영역에 대한 일부 예를 도시한다. 도 9a는 마이크로 디바이스들의 수평 및 수직 오프셋에 기초한 패드(904)에 대한 것이다. 이 경우, 비간섭 영역들(904-1) 및 간섭 영역(904-2)은 패드들(904, 914, 924) 주위의 또는 이들로부터 오프셋된 박스들의 조합일 수 있다. 도 9b는 패드(904)에 대한 비간섭 영역(904-1) 및 간섭 영역(904-2)의 다른 예를 도시한다. 여기서, 패드(904 및 914)와 패드들(904 및 924) 사이의 2개의 비간섭 영역의 분모는, 패드(904)에 대한 비간섭 영역으로 사용된다. 도 9c는 수평의 비간섭 영역(924-1) 및 간섭 영역(924-2)을 도시한다. 패드(914)의 경우, 가장 최적화된 경우는 대각선 오프셋에 기초한다. 도 9d 는 비간섭 영역(914-1) 및 간섭 영역(914-2)에 대한 대각선 스트립을 도시한다. 다른 패턴들은 상이한 오프셋 방향으로 사용될 수도 있다. 이 실시예에서, 도 4에서 설명된 바와 같이, 상이한 패드 높이가 사용되어 일부 패드에 대한 디바이스 활용을 개선할 수 있다.
도 10은 패드(1004, 1014 및 1024)가 2차원인 클러스터 패드(1040)의 다른 실시예를 도시한다. 도 5와 유사하게, 패드들(1004, 1014 및 1024)은 도너 기판 상의 마이크로 디바이스들의 상이한 피치들에 따라 상이한 피치를 가질 수 있다.
도 11a는 클러스터(1140)의 에지에서의 패드(1104)에 대한 비간섭 영역(1104-1) 및 간섭 영역(1104-2)을 도시한다. 에지에서의 패드들에 대한 비간섭 영역은, 이전 경우보다 더 크다. 도 11b는 패드(1124)에 대한 비간섭 영역(1124-1) 및 간섭 영역(1124-2)을 도시한다. 중간의 패드(1114)에 대해, 비간섭 영역(1114-1) 및 간섭 영역(1114-2)은 도 11c에 도시된 바와 같이, 대각선으로 스트라이프된 패턴일 수 있다. 여기서, 스트라이프의 폭은 거리와 동일한데, 예를 들어, 중앙 내지 중앙 또는 대각선 피치, 중간 패드(1114)와 다른 패드들(1104 및 1124) 사이와 동일하다. 중간 패드(1114)와 다른 패드들(1104 및 1124) 사이의 거리가 동일하면, 간섭 영역(1114-2) 대 비간섭 영역(1114-1)의 비는 동일할 수 있다. 도 3b와 유사하게, 2개의 영역은 오프셋 방향에 따라 상이한 형상을 가질 수 있다. 또한, 도 4와 유사하게, 중간 패드(1114)는 더 높을 수 있으므로, 이 경우에 중간 마이크로 디바이스(1114)에 대한 비간섭 영역(1114-1)은 전체 도너 기판일 수 있다.
도 12a 내지 도 12d는 리시버 기판(1200) 내의 패드(1204, 1214 및 1224)가 도너 기판(1250) 내의 마이크로 디바이스(1252 및 1254)와 동일한 피치를 갖는 실시예를 도시한다. 리시버 기판(1200) 상의 패드 클러스터(1240)의 위치는, 도너 기판(1250) 상의 픽셀들(1230)과 관련하여 상이할 수 있다. 패드들(1204, 1214 및 1224)의 크기는 마이크로 디바이스(1252 및 1254)보다 작거나 유사하거나 더 클 수 있다. 마이크로 디바이스(1252 및 1254) 및 패드들(1204, 1214 및 1224)의 형상은, 임의의 적절한 형상 및 크기일 수 있다.
이 실시예에서, 마이크로 디바이스(1252 및 1254)는 도너 기판(1250) 상의 간섭 영역으로부터 제거된다(또는 비배치된다).
도 12a는 에지 패드(1204)를 위한 도너 기판(1250)의 실시예를 도시한다. 마이크로 디바이스들(1254) 중 일부는 이미 리시버 기판(1200)으로 이송되어 있을 수 있고, 도너 기판(1250)(또는 리시버 기판(1299)은, 다른 마이크로 디바이스(1254)가 후속 리시버 기판(1200) 상의 베어 패드들(1204)(마이크로 디바이스가 아직 이송되지 않은 패드들)과 정렬되도록, 다음 리시버 기판(1200)(또는 도너 기판(1250))과 관련하여 수직으로 및/또는 수평으로 오프셋된다. 도시된 실시예에서, 마이크로 디바이스(1252 및 1254)의 복수의 어레이들 또는 블록들이 도너 기판(1250) 상에 제공된다. 마이크로 디바이스들의 각각의 어레이 내에서, 마이크로 디바이스들의 간격 또는 피치는 일정할 수 있는데, 예를 들어 미리 결정된 제1 피치가 있으며, 이상적으로는 패드들(1204 및 1214)과 동일한 피치 또는 간격일 수 있다. 마이크로 디바이스들의 각 어레이는, 보이드, 즉 패드들 사이의 피치 또는 간격의 적어도 N배의 거리, 또는 가장 가까운 패드의 일 측으로부터 가장 먼 패드, 예를 들어 1204 또는 1214의 먼 측까지의 거리에 의해 규정되는 간섭 영역에 의해 분리되며, 여기서 N은 인접한 패드 예를 들어, 1204 또는 1214의 수이다. 일반적으로, 보이드 영역의 길이는 도너 기판(1250)의 전체 길이이다. 이 경우에, 마이크로 디바이스(1254)의 이송에 의해 생성된 도너 기판(1250) 상의 빈 공간은, 새로운 빈 영역일 수 있으며, 이는 후속 리시버 기판(1200)에서 다른 패드(1214, 1224)의 상부에 있을 수 있다. 이와 같이, 원치 않는 패드들(1214, 1224)에 대해 마이크로 디바이스들에 의해 야기된 어떠한 간섭도 없을 것이다. 하나의 열의 모든 마이크로 디바이스(1254)를 수직으로 먼저 오프셋시킴으로써 완료하고, 그 후 다음 열로 이동할 수 있다(예를 들어, 2 열을 완료한 후, 1 열로 이동). 그러나 수직 및 수평 오프셋의 다른 조합이 사용될 수 있다. 픽셀(1230) 또는 패드 클러스터(1240)는 수직 또는 수평으로 각도를 가질 수 있다. 이 경우에, 마이크로 디바이스의 행 또는 열은 또한 기울어지게 된다. 또한, 마이크로 디바이스들(1252 및 1254)은, 각도를 가질 수 있는 패드 또는 픽셀이 없이 각도를 가질 수 있다. 이 경우에, 오프셋 방향은 열 또는 행의 각도를 향하여 있게 된다.
도너 기판(1250)은 마이크로 디바이스들(1252, 1254)의 열들 및 행들로 이루어질 수 있고, 수용 패드의 각 측에서, 수용 패드 예를 들어, 1204에 인접한 패드들, 예를 들어, 1214의 수와 동일한 복수의 누락된 열들 또는 행들에 의해 규정된 보이드 영역들을 포함할 수 있다. 각 어레이 내의 열의 수는 인접한 픽셀(1230) 내의 패드들(1204 및 1214) 사이의 간격에 의존한다. 예를 들어, 오른 쪽으로 하나의 인접한 패드(1214)[패드(1224)는 동일한 측방향 거리에 있음] 왼쪽으로는 아무 것도 포함하지 않는, 패드(1204)에 대한 도너 기판(1250)은, 마이크로 디바이스들의 하나의 누락 열이 가지는 보이드 영역을 포함할 수 있는데, 마이크로 디바이스Z(1252 또는 1254)의 피치는 패드들(1204 및 1214)과 동일하다. 대안적으로, 피치가 상이하면, 보이드 영역은 적어도 패드, 예를 들어 패드(1204)로부터의 거리를 가질 수 있으며, 패드(1204)는 가장 먼 패드, 예를 들어 가장 먼 패드(1214)의 멀리 떨어진 에지에 탑재된다.
도 12b는 리시버 기판(1200) 상의 중간 패드(1224)에 대한, 도 12a에서와 같은 도너 기판(1260)에 대한 유사한 구조를 도시한다. 그러나, 마이크로 디바이스가 없는 간섭 영역은 패드(1204 및 1214)와의 간섭을 피하기 위해 도너 기판(1260)에 걸쳐 수평으로 연장된다. 전술한 바와 같이, 각각의 도너 기판(1260)은 마이크로 디바이스들(1253 및 1255)의 복수의 어레이들 또는 블록들을 포함한다. 마이크로 디바이스들의 각 어레이 내에서, 마이크로 디바이스들의 간격 또는 피치는 동일할 수 있는데 예를 들어, 제1의 미리 결정된 피치, 이상적으로는 패드(1204 및 1214)와 동일한 피치 또는 간격이지만, 더 크거나 작은 피치를 가질 수 있다. 마이크로 디바이스(1253)의 각각의 어레이는, 보이드 즉, 간섭 영역에 의해 분리되는데, 이는 가장 가까운 패드의 일 측으로부터 가장 먼 패드, 예를 들어 1204 또는 1214의 먼 측까지의 패드들 사이의 피치 또는 간격의 N배가 되며, 여기서 N은 인접한 패드, 예를 들어, 1204 및 1214의 수이다. 일반적으로, 보이드 영역의 길이는 도너 기판(1260)의 전체 길이 또는 폭이다. 중간 패드(1224)에 대한 도너 기판(1260)은 후속 리시버 기판들(1200)에 대해 측방향으로, 즉 패드(1204)에 대한 도너 기판(1250)에 수직으로 이동된다.
도 12c는 중간 패드(1214)를 위한 도너 기판(1270)을 도시한다. 여기서, 간섭 영역은 대각선이며, 예를 들어 도너 기판(1270)의 측에 관하여 예각으로 배치되며, 후속 리시버 기판(1200)(또는 도너 기판(1270))에 대한 도너 기판(1270)(또는 리시버 기판(1200))의 오프셋은 대각선으로 또는 수직 및 수평으로 행해진다. 도너 기판(1270)은 마이크로 디바이스들(1257 및 1259)의 열들 및 행들로 이루어질 수 있고, 수용 패드의 각 측에서 수용 패드, 예를 들어 1214에 인접한 패드들, 예를 들어 1204 및 1224의 수와 동일한 복수의 누락된 열들 또는 행들에 의해 규정된 보이드 영역들을 포함한다. 각 어레이 내의 열들의 수는, 인접한 픽셀(1230) 내의 패드들(1214 및 1204) 사이의 간격에 의존한다. 예를 들어, 왼쪽으로 하나의 인접한 패드(1204)를 포함하고 아래쪽으로는 하나의 패드(1224)[양자는 대각선으로 동일한 측방 거리에 있음]를 포함하는 패드(1214)에 대한 도너 기판(1270)은, 마이크로 디바이스들(1257 및 1259)의 피치가 패드들(1214 및 1224)과 동일하면, 마이크로 디바이스들의 하나의 누락된 대각 열을 가진 보이드 영역을 포함할 수 있다. 대안적으로, 피치가 상이하면, 보이드 영역은 적어도 패드, 예를 들어 패드(1214)로부터의 거리일 수 있으며, 이 패드(1214)는 가장 먼 패드, 예를 들어 패드(1224)의 멀리 떨어진 에지에 탑재된다.
도 12d는 패드(1214)로 이송하기 위한 도너 기판(1260)과 유사한 구조를 가지지만 이송을 최대화하기 위하여 마이크로 디바이스(1257 및 1259)에 대한 약간 상이한 배열을 갖는 도너 기판(1280)을 도시한다. 도너 기판(1270) 내의 보이드는 도너 기판(1270)의 측에 평행(또는 수직)하지만, 도너 기판(1270)은 예를 들어, 리시버 기판(1200)에 대하여 45°로 회전된다.
도 13a는 도너 기판 상의 보이드 영역에 대응하는 픽셀 폭(1350)에 대한 클러스터(1340)의 에지에서 패드(1304)에 대한 비간섭 영역(1304-1) 및 간섭 영역(1304-2)을 도시한다. 알 수 있는 바와 같이, 에지에서의 패드에 대한 비간섭 영역(1304-1)은, 이전의 경우들보다 더 크다. 패드(1324)에 대해 동일한 패턴이 사용될 수 있다. 중간의 패드(1324)에 대해, 비간섭 영역(1324-2) 및 간섭 영역(1324-1)은 도 13b에 도시된 바와 같이 수직 스트라이프 패턴일 수 있다. 여기서, 비간섭 영역(1324-2)의 폭은, 다른 픽셀에서의 중간 패드(1314)와 다른 패드들(1304, 1324) 사이의 거리와 동일하다. 중간 패드와 다른 패드 사이의 거리가 동일하다면, 간섭 영역(1324-1) 대 비간섭 영역(1324-2)의 비는 동일할 수 있다. 도 3b와 유사하게, 여기서 간섭 및 비간섭 영역들(1324-1 및 1324-2)은 오프셋 방향에 따라 상이한 형상을 가질 수 있다. 또한, 도 4와 유사하게, 패드들 중 하나가 더 높을 수 있으므로, 이 경우에 중간 마이크로 디바이스에 대한 비간섭 영역은 전체 도너 기판일 수 있다.
도 14a 및 도 14b는 리시버 기판(1400) 내의 패드(1404, 1414 및 1424)가 도너 기판(1450 및 1460)의 마이크로 디바이스와 동일한 피치를 갖는 실시예를 도시한다. 패드 클러스터(1440)의 위치는 픽셀(1430)과 관련하여 상이할 수 있다. 패드(1404, 1414 및 1424)의 크기는 마이크로 디바이스(1452, 1454, 1455 및 1457)보다 작거나 유사하거나 더 클 수 있다. 마이크로 디바이스(1452, 1454, 1455, 1457) 및 패드(1404, 1414, 1424)의 형상은 임의의 적절한 크기 또는 형상일 수 있다. 이 경우에, 마이크로 디바이스(1452, 1454, 1455 및 1457)는 도너 기판(1450 및 1460) 상의 간섭 영역으로부터 제거(또는 비배치)될 수 있다.
도 14a는 에지 패드(1404)에 대한 도너 기판(1450)의 실시예를 도시한다. 마이크로 디바이스(1454)의 일부는 이미 리시버 기판(1400)으로 이송되었을 수 있고, 도너 기판(1450)(또는 리시버 기판(1400))은 다음 리시버 기판(1400)(또는 도너 기판(1450))을 기준으로 수직으로 및/또는 수평으로 오프셋되므로, 다른 마이크로 디바이스(1452)가 베어 패드 들(1404)(마이크로 디바이스가 아직 이송되지 않았던 패드들) 중 하나와 정렬된다. 도시된 실시예에서, 마이크로 디바이스(1452 및 1454)의 복수의 어레이가 도너 기판(1450) 상에 제공된다. 마이크로 디바이스들의 각각의 어레이 내에서, 마이크로 디바이스들의 횡방향 및 수직 방향의 간격 또는 피치는 동일할 수 있는데 예를 들어, 제1의 미리 결정된 피치, 이상적으로는 패드(1404 및 1414)와 동일한 피치 또는 간격을 갖는다. 마이크로 디바이스들의 각 어레이는, 보이드, 즉 간섭 영역으로 분리되는데, 패드들의 피치 또는 패드들 사이의 간격의 N배 또는 가장 가까운 패드의 일 측에서 가장 먼 패드, 예를 들어 1414 및 1424의 먼 측까지의 측방 또는 수직 거리로 분리되며, 여기서 N은 횡방향으로 또는 수직 방향으로 인접한 패드들의 수, 예를 들어 이 경우에는 2개(1414 및 1424)이다. 일반적으로, 보이드 영역들의 길이는 도너 기판(1450)의 전체 길이이다.
이 경우, 마이크로 디바이스(1454)를 이송함으로써 생성된 빈 공간은, 다른 패드(1414 및 1424)의 상부에 있게 되는 새로운 빈 영역이 될 것이다. 이와 같이, 원치 않는 패드들(1414 및 1424)에 대한 마이크로 디바이스들에 의해 야기된 간섭은 없을 것이다. 하나의 열에 있는 모든 마이크로 디바이스를 수직으로 먼저 오프셋시킴으로써 완료하고 그 후 다음 열로 이동시킬 수 있다(예를 들어, 2 열을 완료한 후, 1 열로 이동). 그러나 수직 및 수평 오프셋의 다른 조합이 사용될 수 있다. 픽셀(1430) 또는 패드 클러스터(1440)는 수직 또는 수평으로 서로 각도를 가질 수 있다. 이 경우에, 마이크로 디바이스의 행 또는 열은 또한 기울어질 수 있다. 또한, 마이크로 디바이스는 각도를 가지는 패드 또는 픽셀이 없이 각도를 가질 수 있다. 이 경우에, 오프셋 방향은 열 또는 행의 각도를 향해 있다.
도너 기판(1450)은 마이크로 디바이스(1452, 1454)의 열 및 행으로 이루어질 수 있으며, 수용 패드의 각 측에, 수용 패드 예를 들어, 1404에 인접한 패드들 예를 들어, 1414 및 1424의 수와 동일한 복수의 누락된 열 또는 행에 의해 규정되는 보이드 영역을 포함한다. 각 어레이 내의 열의 수는 인접한 픽셀(1430) 내의 패드들(1424 및 1404) 사이의 간격에 의존한다. 예를 들어, 오른쪽으로 2개의 측방향으로 이격된 인접한 패드(1414 및 1424)를 포함하고 왼쪽으로는 아무것도 포함하지 않는[패드(1414)는 패드들(1404 및 1424)로부터 동일하게 이격됨], 수용 패드(1404)에 대한 도너 기판(1450)은, 마이크로 디바이스(1452 및 1454)의 피치가 패드(1414 및 1424)와 동일하면, 마이크로 디바이스의 2개의 누락된 열을 가진 보이드 영역을 포함할 수 있다. 대안 적으로, 피치가 상이하면, 보이드 영역은 적어도 패드 예를 들어 패드(1404)로부터의 거리일 수 있으며, 패드(1404)는 가장 먼 패드 예를 들어, 패드(1424)의 멀리 떨어진 에지에 탑재된다.
도 14b는 도 14a의 구조와 유사하지만, 중간 패드(1414)에 대한 도너 기판(1460)을 도시한다. 그러나, 마이크로 디바이스(1455, 1457)가 없는 간섭 영역은 수평 보이드(horizontal void)이며, 예를 들어, 단일 열의 마이크로 장치가 누락된 행, 예를 들어 패드(1404, 1424)는 수용 패드(1414)로부터 1 피치 거리만큼 수직으로 이격되어 있다.
도 15a는 다중 타입 마이크로 디바이스 카트리지(1800)의 일례를 도시한다. 카트리지(1800)는 3개의 상이한 유형 예를 들어, 마이크로 디바이스들(1801, 1802, 1803)의 컬러, 예를 들어 파랑색, 녹색 및 빨간색을 포함한다. 그러나, 임의의 수 및 많은 상이한 유형의 디바이스가 가능할 수 있다. 마이크로 디바이스들(1801, 1802 및 1803) 사이의 거리, 즉 x1, x2, x3은 각각 리시버 기판, 예를 들어 도 7a 및 도 7b로부터의 리시버 기판(700) 내의 랜딩 영역의 피치에 관련된다. 리시버 기판 내의 픽셀 피치와 관련될 수 있는, 어레이 또는 제1 세트의 마이크로 디바이스(1805) 후에, 마이크로 디바이스들(1801, 1802 및 1803)의 인접한 세트(1805 및 1815) 사이에, 상이한 피치(x4, y2), 즉 보이드 영역 또는 간섭 영역이 있을 수 있다. 분리 또는 피치는 픽셀 피치와 마이크로 디바이스 피치(랜딩 영역 피치) 사이의 불일치를 보상하고, 도너 또는 카트리지 기판(1800) 상의 마이크로 디바이스가 패드, 예를 들어, 수평 및 수직으로 인접한 클러스터(740) 또는 리시버 기판 예를 들어, 리시버 기판(700) 상에 존재하는 마이크로 디바이스와 간섭하지 않는다는 것을 보장한다. 예를 들어, 보이드 영역은 적어도 픽셀의 외부 패드의 일 측으로부터 픽셀의 반대 측에서의 외부 패드의 먼 측까지의 거리 또는 적어도 패드들의 피치의 N배의 거리에 의해 규정되는 영역일 수 있으며, 여기서 N은 픽셀 내의 인접한 패드들의 수이다. 길이는 카트리지(1800)의 전체 길이일 수 있다. 이 경우에, 픽 앤 플레이스가 카트리지(1800)를 현상하는데 사용되면, 힘 요소는 각 마이크로 디바이스 유형의 열에 대응하는 열의 형태일 수 있거나 또는 각각의 마이크로 디바이스에 대한 개별 요소가 존재할 수 있다.
도 15b를 참조하면, 조립하는 동안에, 제1 단계(1821)는 원래의 도너 기판, 예를 들어 도너 기판(750 또는 1450) 상에 마이크로 디바이스들을 준비하는 단계를 포함한다. 그 후, 단계(1822)에서, 마이크로 디바이스는 도너 기판(750 또는 1450)으로부터의 분리를 위해 준비된다. 단계(1823)에서, 하나 이상의 도너 기판, 예를 들어, 750 및 1450으로부터의 마이크로 디바이스들은 카트리지(1800) 위로 이송되고, 리시버 기판 예를 들어, 700 또는 1400 상의 픽셀 배열에 따라 배열된다. 옵션적인 다음 단계(1824)는, 결함이 있는 마이크로 디바이스를 식별하고 이들을 가동 중인 상태에서 보정하거나, 단계 1825에서 이들을 제거하여 이들을 동작중인 마이크로 디바이스로 대체하는 것을 포함한다. 결함의 식별은 이송 전에 카트리지(1800)에서, 또는 이송 후에 리시버 기판(700 또는 1400)에서 또는 양자 모두에서 수행될 수 있다. 이어서, 또는 식별 및 정정 단계(1824) 이전에, 각 어레이 또는 마이크로 디바이스들(1805, 1810 및 1815)의 세트로부터 픽셀을 형성할 수 있는 복수의 마이크로 디바이스(1801, 1802 및 1803)의 그룹은, 단계 1826에서 카트리지(1800)로부터 동시에, 리시버 기판, 예를 들어, 리시버 기판(700)에 탑재될 수 있다.
도 15c를 참조하면, 이송 단계(1826)는 제1 단계(18261)가 제1 카트리지(1800)를 로딩하거나 선택하는 것을 포함하는 논리 루프로 분해될 수 있다. 다음 단계(18262)는 바람직하게는 이미 결함에 대해 테스트되고, 원하는 임계 값 미만, 예를 들어 10% 미만의 결함 수를 포함하는, 이송을 위한 카트리지(1800) 상의 마이크로 디바이스들의 세트를 선택하는 단계를 포함한다. 단계(18263)는, 예를 들어 다른 리시버 기판이 후속의 패드의 복수의 클러스터들 예를 들어 클러스터(740)와의 정렬에 대하여, 카트리지(1800) 또는 리시버 기판, 예를 들어 리시버 기판(700), 또는 양자 모두를 이동시키거나 오프셋시킴으로써, 카트리지(1800) 상의 선택된 마이크로 디바이스들을 정렬시키는 단계를 포함한다. 다음 단계(18264)는 카트리지(1800) 상의 정렬된 마이크로 디바이스를 리시버 기판, 예를 들어 700 또는 1400 상의 패드들로 이송하는 단계를 포함한다. 단계(18264)는 18264a를 포함하는 서브단계들로 분해될 수 있으며, 18264a에서는 카트리지(1800)로부터의 선택된 마이크로 디바이스가 리시버 기판, 예를 들어 700 또는 1400에 연결된다. 서브단계(18264b)는 리시버 기판, 예를 들어 700 또는 1400에 대한 이들의 연결을 테스트하기 위해 마이크로 디바이스들을 턴 온시키는 단계를 포함한다. 테스트는 카트리지(1800) 및/또는 리시버 기판, 예를 들어 700 또는 1400을 통해 마이크로 디바이스들을 바이어싱함으로써 수행될 수 있다. 마이크로 디바이스들의 일부가 결함이 있는 것으로 발견되면, 단계 18264c는 결함의 원인을 정정하기 위하여 마이크로 디바이스들의 본딩 파라미터들 중 하나 이상을 조정하는 단계를 포함한다. 단계 18265는 리시버 기판, 예를 들어 700 또는 1400이 완전히 채워지는지 여부를 결정한다. 만일 예(yse)이면, 단계 18266에서, 프로세스는 새로운 리시버 기판으로 진행하고 채움 프로세스가 반복된다. 만일 아니오(no)이면, 단계 18267은 카트리지(1800)가 추가 이송을 계속하기에 충분한 마이크로 디바이스들을 포함하는지 여부를 결정한다. 만일 예이면, 프로세스는 이송될 마이크로 디바이스들의 다른 세트의 선택을 위해 단계 18262로 되돌아간다. 만일 아니오이면, 프로세스는 다른 카트리지(1800)를 선택하기 위해 단계 18261로 되돌아간다.
도 16은 다중 유형 마이크로 디바이스 카트리지(1900)의 또 다른 예를 도시한다. 카트리지(1900)는 3개의 상이한 유형, 예를 들어, 마이크로 디바이스들(1901, 1902, 1903)의 컬러를 포함한다. 다른 영역(1904)은 스페어 마이크로 디바이스 또는 보이드 영역(간섭 영역)일 수 있다. 그러나, 임의의 수 및 많은 상이한 유형의 디바이스가 가능할 수 있다. 마이크로 디바이스들 사이의 거리(x1, x2, x3)는, 도 12a 내지 도 12d의 리시버 기판, 예를 들어 리시버 기판(1200) 내의 랜딩 영역의 피치와 관련된다. 리시버 기판 내의 픽셀 피치와 관련될 수 있는, 어레이 또는 제1 세트의 마이크로 디바이스들 이후에, 횡방향 및 수직 방향으로 인접한 세트들의 픽셀들 사이에, 상이한 수평 및 수직 피치(x4, y2), 즉 보이드 영역 또는 간섭 영역이 존재할 수 있다. 이 피치는 픽셀 피치와 마이크로 디바이스 피치(랜딩 영역 피치) 사이의 임의의 불일치를 보상하고, 도너 또는 카트리지 기판(1900) 상의 마이크로 디바이스가 패드 예를 들어, 수평 및 수직으로 인접한 클러스터(1240) 또는 리시버 기판 예를 들어, 리시버 기판(1200) 상의 기존의 마이크로 디바이스들과 간섭하지 않게 되는 것을 보장한다. 예를 들어, 보이드 영역은 픽셀의 외부 패드의 일 측으로부터 픽셀의 반대 측에서의 외부 패드의 먼 측까지의 거리, 또는 적어도 패드들의 피치의 N배의 거리에 의해 규정되는 영역일 수 있으며, 여기서 N은 픽셀 내의 인접한 (수평 또는 수직) 패드들의 수이다. 길이는 카트리지(1900)의 전체 길이일 수 있다. 조립 동안에, 각각의 어레이 또는 마이크로 디바이스들의 세트로부터, 픽셀을 형성할 수 있는 복수의 마이크로 디바이스(1901, 1902 및 1903)의 그룹이, 리시버 기판 예를 들어, 리시버 기판(1200) 상에 동시에 탑재될 수 있다. 그 후, 카트리지(1900) 또는 리시버 기판 예를 들어, 리시버 기판(1200), 또는 이들 모두는, 다른 기판과의 패드의 후속하는 복수의 클러스터들 예를 들어, 클러스터(1240)와 정렬되는 것에 대하여, 이동되며, 카트리지(1900)가 비워지거나 리시버 기판이 채워질 때까지, 탑재 프로세스가 반복된다. 어느 시점에서, 다른 카트리지(1900) 또는 리시버 기판이 도입된다.
도 17은, 다중 유형의의 마이크로 디바이스 카트리지 예를 들어, 1801 또는 1900로의 이송 이전에 도너 기판(1850) 상에 준비된 마이크로 디바이스 예를 들어, 1800 또는 1902의 일례를 도시한다. 여기서, 개별 디바이스 또는 디바이스들의 그룹을 위한 지지층들(1860, 1870)을 사용할 수 있다. 여기서, 마이크로 디바이스 피치(x1)는 카트리지(1800 또는 1900)의 피치와 일치할 수 있거나 카트리지 피치의 배수일 수 있다. 상기와 같이, 수직 및 수평 어레이 피치(y2, x4)는, 마이크로 디바이스(1801)와 리시버 기판 상의 패드 또는 카트리지(1800 또는 1900) 상의 원치 않는 영역들과의 상호 작용을 방지하기 위해, 보이드 또는 간섭 영역을 제공한다.
위의 모든 구조에서, 기판을 배치하는데 사용하기 전에 마이크로 디바이스들을 제1 카트리지에서 제2 카트리지로 이동시킬 수 있다. 여분의 프로세싱 단계가 이송 이후에 행해질 수 있거나, 프로세싱 단계들 중 일부가 행해질 수 있거나, 또는 프로세싱 단계들 중 일부는 제1 카트리지 구조와 제2 카트리지 구조 사이에서 나눠질 수 있다.
도 18은 도너 기판(1480) 상의 마이크로 디바이스들의 블록(1482)의 일례를 도시하며, 이는 여기에 기술된 전술한 도너 기판들 중 임의의 하나일 수 있다. 제조 및 물질 결함의 결과로서, 마이크로 디바이스는, 보다 어두운 색으로부터 보다 밝은 색으로 도시된 바와 같이, 도너 기판에 걸쳐 출력 전력의 점진적인 감소 또는 증가, 즉 불균일성을 가질 수 있다. 마이크로 디바이스가 블록(1482)에서 함께 또는 리시버 기판 내로 순차적으로 하나 이상이 동시에 이송될 수 있기 때문에, 리시버 기판 내의 인접 디바이스들은 균일하게 점차 열화된다. 그러나, 일련의 블록들(1482)이 종료되고 블록들의 다음 시리즈가 시작되는 경우에 예를 들어, 교차 라인(1484)을 따라 더 나쁜 문제가 발생할 수 있는데, 이는 도 19에 도시된 바와 같이 급격한 변화를 초래할 수 있다. 급격한 변화는 디스플레이와 같은 광전자 디바이스에 대하여 시각적 아티팩트를 초래할 수 있다.
불균일성의 문제를 해결하기 위해, 도 20에 도시된 일 실시예는, 개별 블록(1482)을 디스플레이에서 그 아래 및 위 블록들과 함께 스큐잉 또는 스태거링(staggering)하여, 블록들의 에지가 샤프한 라인이 아니되게 즉, 교차점(1484)을 제거하고, 이에 의해 디바이스들의 블록(1482)이 디스플레이 상에 스큐잉된 패턴을 형성한다. 따라서, 예각 전이의 평균 영향은 크게 감소된다. 스큐는 랜덤일 수 있으며 상이한 프로파일들을 가질 수 있다.
도 21은 인접한 블록들 내의 마이크로 디바이스가 플립되어 유사한 성능을 갖는 디바이스가 서로 인접해 있는 다른 실시예를 도시하며, 이러한 유사한 성능은, 제1 블록의 성능은 제1 외측에서 제1 내측으로 감소하지만, 제2 인접 블록의 성능은 제1 내측 측에 인접한 제2 내측에서 제2 외측으로 증가하며, 이는 변경을 매우 매끄럽게 유지할 수 있고 갑작스런 교차점(1484)을 제거한다.
도 22는 평균 균일성을 더욱 향상시키기 위해, 디바이스들을 플립핑하고, 내측에서 고성능 디바이스와 저성능 디바이스를 교번하고, 에지들을 스큐잉하는 것의 예시적인 조합을 도시한다.
하나의 경우에, 블록들의 에지에서의 마이크로 디바이스의 성능은, 리시버 기판으로의 이송 이전에 인접한 이송된 블록(어레이)에 대해 매칭된다.
도 23은 2개 이상의 블록들(1580 및 1582)을 사용하여, 카트리지 또는 리시버 기판(1590) 내에 블록을 배치하는 것을 도시한다. 여기에서 도 24에 도시된 바와 같이 평균 균일성을 더 향상시키기 위해 스큐잉(skewing) 또는 플립핑(flipping)의 방법이 또한 사용될 수 있다. 또한, 랜덤 또는 미리 정의된 패턴이 카트리지 또는 리시버 기판(1590)을 하나 이상의 블록으로부터 마이크로 디바이스로 채우기 위해 사용될 수 있다.
도 25a는 동일한 도너 기판 또는 상이한 도너 기판들로부터 존재할 수 있는 하나 이상의 블록(1680, 1682 및 1684)을 갖는 샘플을 도시한다. 도 25b는 임의의 한 블록에서 발견된 불균일성을 제거하기 위해 상이한 블록들로부터 카트리지(1690)를 채우는 예를 도시한다.
도 26 및 도 27은 보수의 카트리지(1790)를 갖는 구조를 도시한다. 카트리지(1790)의 위치는 상이한 이송 사이클 동안에 동일한 마이크로 디바이스들을 갖는 카트리지로 리시버 기판의 동일한 영역이 중첩되는 것을 제거하는 방식으로 선택된다. 하나의 경우에, 카트리지는 다른 카트리지와 독립적일 수 있고, 이는 별도의 아암들 또는 제어기가 각 카트리지를 독립적으로 취급하는 것을 의미한다. 다른 경우에, 정렬은 독립적으로 행해질 수 있지만 다른 동작들은 동기화될 수 있다. 이 경우에, 기판은 정렬 후에 이송을 용이하게 하기 위해 이동할 수 있다. 다른 경우에, 카트리지는 정렬 후에 이송을 용이하게 하기 위해 함께 이동할 수 있다. 다른 경우에, 기판 및 카트리지 모두는 이송을 용이하게 하기 위해 이동할 수 있다. 다른 경우에, 카트리지는 미리 조립될 수 있다. 이 경우에, 프레임 또는 기판은 조립된 카트리지를 유지할 수 있다. 카트리지(1790) 사이의 거리(X3, Y3)는 카트리지(1790)의 폭(X1, X2) 또는 길이(Y1, Y2)의 배수일 수 있다. 이는 다른 방향으로 단계를 이동시키는 기능일 수 있다. 예를 들어, X3=KXI+HX2, 여기에서 K는 기판을 채우기 위한 (직접 또는 간접적으로) 왼쪽으로의 이동 단계이고, H는 기판을 채우기 위한 (직접 또는 간접적으로) 오른쪽으로의 이동 단계이다. 카트리지들 사이의 거리(Y3)와 Y1 및 Y2의 길이에 대해서 동일한 것이 사용될 수 있다. 도 26에 도시된 바와 같이, 카트리지는 일방향 또는 양방향으로 정렬될 수 있다. 다른 경우에, 도 27에 도시된 바와 같이, 카트리지들은 적어도 하나의 방향으로 정렬되지 않을 수 있다. 각 카트리지(1790)는 기판을 향하여 압력 및 온도를 적용하기 위한 독립적인 제어를 가질 수 있다. 기판과 카트리지들 사이의 이동 방향에 따라 다른 배열들도 가능하다.
다른 경우에, 카트리지들(1790)은 상이한 디바이스들을 가질 수 있고, 따라서 상이한 디바이스로 리시버 기판 내의 상이한 영역을 채울 수 있다. 이 경우에, 카트리지들(1790)과 리시버 기판의 상대 위치는, 각각의 이송 사이클 후에 변화하여, 상이한 영역을 상이한 카트리지로부터의 필요한 모든 마이크로 디바이스로 채운다.
다른 경우에, 카트리지들(1790)의 몇몇 어레이가 준비된다. 여기서, 디바이스들이 카트리지들의 제1 어레이로부터 리시버 기판으로 이송된 후, 리시버 기판은 리시버 기판 내의 나머지 영역들을 채우거나 상이한 디바이스들을 수용하기 위해 마이크로 디바이스들의 다음 어레이로 이동된다.
또 다른 경우에, 카트리지들(1790)은 곡선 표면 상에 있을 수 있고, 따라서 원형 움직음은 마이크로 디바이스들을 기판 내로 이송하기 위한 컨택트를 제공한다.
본 발명의 하나 이상의 실시예들에 대한 전술한 설명은 예시 및 설명의 목적을 위해 제시되어 있다. 본 발명을 개시된 정확한 형태로 한정하거나 포괄적으로 하도록 의도되지는 않는다. 상기 교시를 고려하여 많은 수정 및 변형이 가능하다. 본 발명의 범위는 이러한 상세한 설명에 의해서가 아니라 오히려 본 명세서에 첨부된 청구항들에 의해 한정되는 것으로 의도된다.

Claims (23)

  1. 리시버 기판을 채우는(populate) 방법에 있어서,
    a) 복수의 픽셀들을 포함하는 리시버 기판을 제공하는 단계 - 각각의 픽셀은 제1 유형의 마이크로 디바이스를 수용하기 위한 제1 패드들, 제2 유형의 마이크로 디바이스를 수용하기 위한 제2 패드들, 및 제3 유형의 마이크로 디바이스들을 수용하기 위한 제3 패드들을 포함함 - 와,
    b) 제1 유형의 마이크로 디바이스의 제1 간섭 영역 보이드에 의해 분리된 어레이들로 배열된 복수의 제1 유형의 마이크로 디바이스들을 포함하는 제1 도너 기판을 제공하는 단계와,
    c) 상기 제1 도너 기판 상의 상기 제1 유형의 마이크로 디바이스들의 제1 그룹을, 상기 리시버 기판 상의 제1 패드들의 제1 그룹과 정렬시키고, 상기 제1 도너 기판의 제1 간섭 영역이 상기 제2 패드들과 중첩되어 상기 제1 유형의 마이크로 디바이스들에 의한 상기 제2 패드들과의 간섭을 방지하는 단계와,
    d) 상기 제1 유형의 마이크로 디바이스들의 제1 그룹을, 상기 제1 도너 기판으로부터 상기 리시버 기판의 제1 패드들의 제1 그룹으로 이송하는 단계와,
    e) 상기 제1 유형의 마이크로 디바이스들의 제2 그룹을 상기 리시버 기판 상의 제1 패드들의 제2 그룹과 정렬시키도록 상기 제1 도너 기판 및 상기 리시버 기판의 상대 위치를 조정하여, 상기 제1 도너 기판의 제1 간섭 영역들이 상기 제2 패드들과 중첩되어 상기 제1 유형의 마이크로 디바이스들에 의한 상기 제2 패드들과의 간섭을 방지하는 단계와,
    f) 제1 유형의 마이크로 디바이스들의 제2 그룹을 상기 제1 도너 기판으로부터 상기 리시버 기판의 제1 패드들의 제2 그룹으로 이송하는 단계
    를 포함하고,
    상기 제1, 제2 및 제3 패드들의 각각은, 클러스터 내에 배치되어, 상기 클러스터 내의 상기 제1 내지 상기 제3 패드들의 피치가, 인접한 픽셀들 내의 인접한 클러스터들의 상기 제3 내지 상기 제1 패드들의 피치보다 작은 것인 리시버 기판을 채우는 방법.
  2. 제1항에 있어서,
    g) 제2 유형의 마이크로 디바이스들의 제2 간섭 영역 보이드에 의해 분리된 제2 유형의 마이크로 디바이스들의 어레이들에 배열된 제2 유형의 마이크로 디바이스들을 포함하는 제2 도너 기판을 제공하는 단계와,
    h) 제2 도너 기판 상의 제2 유형의 마이크로 디바이스들을 상기 리시버 기판 상의 제2 패드들과 정렬시키고, 상기 제2 도너 기판의 제2 간섭 영역들이 상기 제1 패드들과 중첩되어 상기 제2 유형의 마이크로 디바이스들에 의한 상기 제1 패드들과의 간섭을 방지하는 단계와,
    i) 제2 유형의 마이크로 디바이스들을 상기 제2 도너 기판으로부터 상기 리시버 기판의 제2 패드들로 이송하는 단계
    를 더 포함하는 리시버 기판을 채우는 방법.
  3. 제2항에 있어서, 상기 리시버 기판 상의 각 픽셀은 또한 상기 제3 패드들을 포함하며, 이에 의해 상기 제1 도너 기판의 상기 제1 간섭 영역은 또한, 상기 제3 패드들과 중첩되어 상기 제1 유형의 마이크로 디바이스들에 의한 상기 제3 패드와의 간섭을 방지하며, 상기 제2 도너 기판의 상기 제2 간섭 영역은 또한, 상기 제3 패드들과 중첩되어 상기 제2 유형의 마이크로 디바이스들에 의한 상기 제3 패드와의 간섭을 방지하며,
    상기 방법은,
    j) 제3 유형의 마이크로 디바이스들의 제3 간섭 영역 보이드에 의해 분리된 상기 제3 유형의 마이크로 디바이스들의 어레이들에 배열된 제3 유형의 마이크로 디바이스들을 포함하는 제3 도너 기판을 제공하는 단계와,
    k) 상기 제3 도너 기판 상의 제3 유형의 마이크로 디바이스들을 상기 리시버 기판 상의 제3 패드들과 정렬시키고, 상기 제3 도너 기판의 제3 간섭 영역이 상기 제1 및 제2 패드들과 중첩되어 상기 제3 유형의 마이크로 디바이스들에 의한 상기 제1 및 제2 패드들과의 간섭을 방지하는 단계와,
    l) 상기 제3 유형의 마이크로 디바이스들을 상기 제3 도너 기판으로부터 상기 리시버 기판의 제3 패드들로 이송하는 단계를 더 포함하는 리시버 기판을 채우는 방법.
  4. 제1항에 있어서, 상기 클러스터는 상기 제1 패드와 제3 패드 사이에 상기 제2 패드를 갖는 선형 클러스터를 포함하고,
    상기 제1 간섭 영역은 적어도 상기 제2 패드와 제3 패드의 결합된 폭의 폭, 및 상기 제1 도너 기판의 길이를 포함하며,
    상기 제1 유형의 마이크로 디바이스들의 각 어레이는, 이격된 마이크로 디바이스의 적어도 3개의 열들을 포함하는 것인 리시버 기판을 채우는 방법.
  5. 제2항에 있어서, 상기 제2 간섭 영역은, 적어도 상기 제1 패드의 폭의 폭, 및 상기 제2 도너 기판의 길이를 포함하며,
    상기 제2 유형의 마이크로 디바이스들의 각 어레이는, 마이크로 디바이스들의 단일 열을 포함하는 것인 리시버 기판을 채우는 방법.
  6. 제4항에 있어서, 상기 제1 도너 기판 상의 상기 제1 유형의 마이크로 디바이스들은, 상기 리시버 기판 상의 상기 제1, 제2 및 제3 패드의 피치보다 작은 피치를 갖는 것인 리시버 기판을 채우는 방법.
  7. 제1항에 있어서, 상기 클러스터는 상기 제1 패드로부터 측방향으로 오프셋된 상기 제2 패드, 및 상기 제1 패드로부터 측방향으로 그리고 수직으로 오프셋된 상기 제3 패드를 갖는 2 차원 클러스터를 포함하고,
    상기 제1 간섭 영역은 적어도 상기 제2 패드의 폭의 폭, 및 상기 제1 도너 기판의 길이를 포함하며,
    상기 제1 유형의 마이크로 디바이스들의 각 어레이는, 적어도 이격된 마이크로 디바이스의 3개의 열을 포함하는 것인 리시버 기판을 채우는 방법.
  8. 제2항에 있어서, 상기 제2 간섭 영역은, 상기 제1 패드의 폭의 길이의 폭, 및 상기 제2 도너 기판의 폭을 포함하며,
    상기 제2 유형의 마이크로 디바이스들의 각 어레이는, 적어도 마이크로 디바이스들의 3개의 행을 포함하는 것인 리시버 기판을 채우는 방법.
  9. 제3항에 있어서, 상기 제3 간섭 영역은 적어도 상기 제1 패드의 폭의 폭, 및 상기 제3 도너 기판에 걸쳐 대각선으로 연장되는 길이를 포함하고,
    상기 제3 유형의 마이크로 디바이스들의 각 어레이는, 상기 제3 도너 기판에 걸쳐 대각선으로 연장되는 복수의 마이크로 디바이스들의 열들을 포함하는 것인 리시버 기판을 채우는 방법.
  10. 제2항에 있어서,
    제1 및 제2 패드들의 또 다른 세트를 각각 포함하는 복수의 픽셀들을 포함하는 또 다른 리시버 기판을 제공하는 단계와,
    상기 제1 도너 기판 상의 제1 유형의 마이크로 디바이스들을 상기 또 다른 리시버 기판 상의 제1 패드들의 상기 또 다른 세트와 정렬시키고, 상기 제1 도너 기판의 상기 제1 간섭 영역이 상기 제2 패드들과 중첩되어 상기 제1 유형의 마이크로 디바이스들에 의한 상기 제2 패드들과의 간섭을 방지하는 단계와,
    상기 제1 유형의 마이크로 디바이스들을 상기 제1 도너 기판으로부터 상기 또 다른 리시버 기판의 제1 패드들로 이송하는 단계와,
    상기 제2 도너 기판 상의 제2 유형의 마이크로 디바이스들을 상기 또 다른 리시버 기판 상의 제2 패드들의 상기 또 다른 세트와 정렬시키고, 상기 제2 도너 기판의 상기 제2 간섭 영역이 상기 제1 패드들의 상기 또 다른 세트와 중첩되어 상기 제2 유형의 마이크로 디바이스들에 의한 상기 제1 패드들의 상기 또 다른 세트와의 간섭을 방지하는 단계와,
    상기 제2 유형의 마이크로 디바이스들을 상기 제2 도너 기판으로부터 상기 또 다른 리시버 기판의 제2 패드들의 상기 또 다른 세트로 이송하는 단계를 더 포함하는 리시버 기판을 채우는 방법.
  11. 제10항에 있어서, 상기 제1 도너 기판 상의 상기 제1 유형의 마이크로 디바이스들을 상기 또 다른 리시버 기판 상의 제1 패드들의 상기 또 다른 세트와 정렬시키는 것은, 제1 유형의 마이크로 디바이스들의 어레이 내의 상기 제1 유형의 마이크로 디바이스들의 피치와 동일한 거리만큼 상기 제1 도너 기판을 종방향으로 또는 측방향으로 시프트하는 것을 포함하는 리시버 기판을 채우는 방법.
  12. 도너 기판에 있어서,
    리시버 기판 상의 수용 패드들로 이송하기 위한 마이크로 디바이스들의 어레이들을 포함하는 비간섭 영역과,
    도너 기판 상의 마이크로 디바이스들이, 마이크로 디바이스들의 상기 수용 패드들로의 이송 동안에 비수용 패드들과 간섭하는 것을 방지하기 위해, 상기 리시버 기판 상의 비수용 패드들을 중첩시키기 위한 보이드 영역의 행들 또는 열들을 포함하는 간섭 영역을 포함하고,
    상기 간섭 영역은:
    제1 마이크로 디바이스를 상기 리시버 기판 상의 제1 수용 패드로 이송하는 동안에 상기 리시버 기판 상의 비수용 패드들과 중첩되는 상기 도너 기판 상의 영역; 및
    상기 제1 마이크로 디바이스가 상기 리시버 기판으로 이송되어진 이후에, 적어도 제2 마이크로 디바이스를 상기 리시버 기판 또는 또 다른 리시버 기판 상의 제2 수용 패드와 정렬시키기 위하여 상기 도너 기판 또는 상기 리시버 기판 중 적어도 하나를 상기 도너 기판 또는 상기 리시버 기판 중 다른 하나에 대하여 오프셋시킨 후에 비수용 패드들과 중첩되는 상기 도너 기판 상의 영역을 포함하는 것인 도너 기판.
  13. 제12항에 있어서, 상기 간섭 영역은, 적어도 수용 패드만큼 넓은, 상기 도너 기판의 종방향 연장 영역을 포함하는 것인 도너 기판.
  14. 제12항에 있어서, 상기 간섭 영역은, 적어도 수용 패드만큼 넓은, 상기 도너 기판의 측방향 연장 영역을 포함하는 것인 도너 기판.
  15. 제12항에 있어서, 상기 간섭 영역은, 적어도 수용 패드만큼 넓은, 상기 도너 기판의 대각선 연장 영역을 포함하는 것인 도너 기판.
  16. 도너 기판으로부터 리시버 기판 상의 수용 패드들로의 마이크로 디바이스들의 이송 동안에 상기 리시버 기판 상의 비수용 패드들과의 간섭을 피하기 위해 도너 기판 상에 마이크로 디바이스들을 배열하는 방법에 있어서,
    a) 상기 도너 기판 상의 간섭 영역을,
    i) 제1 마이크로 디바이스를 상기 리시버 기판 상의 제1 수용 패드로 이송하는 동안에 상기 리시버 기판 상의 비수용 패드들과 중첩되는 상기 도너 기판 상의 영역을 결정하는 것과,
    ii) 상기 제1 마이크로 디바이스가 상기 리시버 기판으로 이송되어진 이후에, 적어도 제2 마이크로 디바이스를 상기 리시버 기판 또는 또 다른 리시버 기판 상의 제2 수용 패드와 정렬시키기 위하여 상기 도너 기판 또는 상기 리시버 기판 중 적어도 하나를 상기 도너 기판 또는 상기 리시버 기판 중 다른 하나에 대하여 오프셋시킨 후에 비수용 패드들과 중첩되지 않는 상기 도너 기판 상의 영역을 결정하는 것
    에 의해 결정하는 단계와,
    b) 상기 간섭 영역 이외의 비간섭 영역에서 마이크로 디바이스들을 상기 도너 기판 상에 배열하는 단계를 포함하는 마이크로 디바이스들을 배열하는 방법.
  17. 제16항에 있어서, 제1 세트의 상기 비수용 패드들은 더 높은 구조를 포함하고, 제2 세트의 상기 비수용 패드들은 더 짧은 구조들을 포함하고,
    더 높은 패드들과 연관된 마이크로 디바이스는, 더 짧은 구조를 가지며,
    더 짧은 구조들을 갖는 마이크로 디바이스들을 갖는 도너 기판에 대해, a) 단계는 더 짧은 구조들을 갖는 비수용 패드와 중첩되는 도너 기판 상의 영역을 결정하고, 이들 영역을 비간섭 영역으로 지정하는 단계를 더 포함하는 마이크로 디바이스들을 배열하는 방법.
  18. 제16항에 있어서, 상기 리시버 기판은 복수의 서브-픽셀들을 포함하고, 각 서브-픽셀은 상기 수용 패드 및 적어도 하나의 비수용 패드를 포함하는 패드들의 클러스터를 포함하며,
    상기 간섭 영역의 폭은, 상기 패드들 사이의 임의의 공간을 포함하는. 상기 비수용 패드들의 적어도 조합된 폭과 동일한 것인 마이크로 디바이스들을 배열하는 방법.
  19. 제18항에 있어서, 상기 비간섭 영역 내의 마이크로 디바이스들은 상기 간섭 영역에 의해 분리된 어레이들로 배열되는 것인 마이크로 디바이스들을 배열하는 방법.
  20. 제1항에 있어서,
    상기 도너 기판 상의 모든 마이크로 디바이스들에 대해 e) 및 f) 단계를 반복하는 단계와,
    복수의 추가 도너 기판들에 대해 a) 내지 f) 단계를 반복하는 단계를 더 포함하며,
    상기 마이크로 디바이스들의 행들은, 고성능 측에서 저성능 측으로 성능이 서서히 감소하며,
    각 도너 기판으로부터의 상기 마이크로 디바이스들의 행들은, 각 도너 기판에 걸쳐 마이크로 디바이스들의 불균일성에 의해 야기되는 급격한 전이(transition)들의 영향을 감소시키기 위해 상기 리시버 기판 상에 스큐잉된(skewed) 배열로 배치되는 것인 리시버 기판을 채우는 방법.
  21. 제1항에 있어서,
    상기 도너 기판 상의 모든 마이크로 디바이스들에 대해 e) 및 f) 단계를 반복하는 단계와,
    복수의 추가 도너 기판들에 대해 a) 내지 f) 단계를 반복하는 단계를 더 포함하며,
    상기 마이크로 디바이스들의 행들은, 고성능 측에서 저성능 측으로 성능이 서서히 감소하며,
    상이한 도너 기판들로부터의 마이크로 디바이스들의 측방향으로 인접한 행들은, 각 도너 기판에 걸친 마이크로 디바이스들의 불균일성에 의해 야기되는 급격한 전이들을 감소시키기 위해, 상기 도너 기판 중 하나로부터의 행의 고성능 측 또는 저성능 측이, 각각 또 다른 도너 기판의 인접한 행의 고성능 측 또는 저성능 측에 인접하는 플립된 배열로 상기 리시버 기판 상에 배치되는 것인 리시버 기판을 채우는 방법.
  22. 제21항에 있어서, 상이한 도너 기판들로부터의 마이크로 디바이스들의 수직으로 인접한 행들은, 각 도너 기판에 걸친 마이크로 디바이스들의 불균일성에 의해 야기되는 급격한 전이들을 감소시키기 위해, 고성능 측이 저성능 측에 수직으로 인접하는 교대 배열로 배치되는 것인 리시버 기판을 채우는 방법.
  23. 리시버 기판을 채우는 방법에 있어서,
    a) 복수의 픽셀들을 포함하는 리시버 기판을 제공하는 단계 - 각 픽셀은 제1 유형의 마이크로 디바이스를 수용하기 위한 제1 패드들 및 제2 유형의 마이크로 디바이스를 수용하기 위한 제2 패드들을 포함함 - 와,
    b) 제1 도너 카트리지 기판을 제공하는 단계 - 상기 제1 도너 카트리지 기판은, 상기 제1 또는 제2 유형의 마이크로 디바이스들의 제1 간섭 영역 보이드에 의해 분리된 상기 제1 유형의 마이크로 디바이스들의 어레이들과 인터리빙된, 어레이들로 배열된 복수의 제1 유형의 마이크로 디바이스들 및 어레이들로 배열된 복수의 제2 유형의 마이크로 디바이스들을 포함함 - 와,
    c) 상기 제1 도너 카트리지 기판 상의 제1 유형의 마이크로 디바이스들의 제1 그룹 및 제2 유형의 마이크로 디바이스들의 제1 그룹을, 상기 리시버 기판 상에서, 각각 제1 그룹의 제1 패드들과 제2 그룹의 패드들과 정렬시키는 단계 - 상기 제1 도너 카트리지 기판의 제1 간섭 영역은 상기 패드들과 상기 픽셀들 사이의 피치의 차이에 의해 야기된 영역과 중첩됨 - 와,
    d) 상기 제1 및 제2 유형의 마이크로 디바이스들의 제1 그룹을, 상기 제1 도너 카트리지 기판으로부터 상기 리시버 기판의 제1 및 제2 패드의 제1 그룹으로 이송하는 단계와,
    e) 상기 제1 및 제2 유형의 마이크로 디바이스들의 제2 그룹을, 상기 리시버 기판 상의 제1 및 제2 패드의 제2 그룹과 정렬시키도록, 상기 제1 도너 카트리지 기판과 상기 리시버 기판의 상대 위치를 조정하는 단계 - 상기 제1 도너 카트리지 기판의 제1 간섭 영역은 상기 패드들과 상기 픽셀들 사이의 피치의 차이에 의해 야기된 영역과 중첩됨 - 와,
    f) 상기 제1 및 제2 유형의 마이크로 디바이스들의 제2 그룹을, 상기 제1 도너 카트리지 기판으로부터 상기 리시버 기판의 제1 및 제2 패드의 제2 그룹으로 이송하는 단계
    를 포함하는 리시버 기판을 채우는 방법.
KR1020237008690A 2016-10-04 2017-10-03 도너 기판 내의 마이크로 디바이스 배열 KR20230039772A (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
US201662403741P 2016-10-04 2016-10-04
US62/403,741 2016-10-04
US201662426353P 2016-11-25 2016-11-25
US62/426,353 2016-11-25
US201762473671P 2017-03-20 2017-03-20
US62/473,671 2017-03-20
US201762482899P 2017-04-07 2017-04-07
US62/482,899 2017-04-07
US201762515185P 2017-06-05 2017-06-05
US62/515,185 2017-06-05
PCT/IB2017/056082 WO2018065888A1 (en) 2016-10-04 2017-10-03 Micro device arrangement in donor substrate
KR1020197012727A KR102510934B1 (ko) 2016-10-04 2017-10-03 도너 기판 내의 마이크로 디바이스 배열

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197012727A Division KR102510934B1 (ko) 2016-10-04 2017-10-03 도너 기판 내의 마이크로 디바이스 배열

Publications (1)

Publication Number Publication Date
KR20230039772A true KR20230039772A (ko) 2023-03-21

Family

ID=61758004

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237008690A KR20230039772A (ko) 2016-10-04 2017-10-03 도너 기판 내의 마이크로 디바이스 배열
KR1020197024812A KR102473829B1 (ko) 2016-10-04 2017-10-03 도너 기판 내의 마이크로 디바이스 배열
KR1020197012727A KR102510934B1 (ko) 2016-10-04 2017-10-03 도너 기판 내의 마이크로 디바이스 배열

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020197024812A KR102473829B1 (ko) 2016-10-04 2017-10-03 도너 기판 내의 마이크로 디바이스 배열
KR1020197012727A KR102510934B1 (ko) 2016-10-04 2017-10-03 도너 기판 내의 마이크로 디바이스 배열

Country Status (5)

Country Link
US (4) US10488455B2 (ko)
KR (3) KR20230039772A (ko)
CN (3) CN115966503A (ko)
TW (3) TWI798481B (ko)
WO (1) WO2018065888A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115966503A (zh) * 2016-10-04 2023-04-14 维耶尔公司 施体衬底中的微装置布置
US11929010B2 (en) 2019-04-04 2024-03-12 Vuereal Inc. Microdevice cartridge mapping and compensation
WO2020208558A1 (en) * 2019-04-09 2020-10-15 Vuereal Inc. Repair techniques for micro-led devices and arrays
US20220254950A1 (en) * 2019-05-24 2022-08-11 Vuereal Inc. Selective release and transfer of micro devices
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
US20240120231A1 (en) * 2020-03-30 2024-04-11 Vuereal Inc. Offset alignment and repair in micro device transfer
US20230144191A1 (en) * 2020-03-30 2023-05-11 Vuereal Inc. Offset alignment and repair in micro device transfer
US11835205B2 (en) * 2020-04-13 2023-12-05 Shimadzu Corporation Light source device, projector, machining device, light source unit, and light source device adjusting method
TW202213651A (zh) * 2020-04-14 2022-04-01 加拿大商弗瑞爾公司 覆晶微發光二極體及匣配置
US20240124297A1 (en) * 2021-02-22 2024-04-18 Vuereal Inc. Cartridge interference
CN117203754A (zh) * 2021-05-04 2023-12-08 维耶尔公司 集成颜色转换盒
CN117716487A (zh) * 2021-08-09 2024-03-15 维耶尔公司 微装置的选择性释放

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206016B2 (ja) 1991-05-21 2001-09-04 凸版印刷株式会社 平面アンテナ
JP2995435B2 (ja) * 1991-12-26 1999-12-27 エムテック株式会社 チップ自動選別搬送装置
US5792579A (en) * 1996-03-12 1998-08-11 Flex Products, Inc. Method for preparing a color filter
JP3977014B2 (ja) * 1997-11-28 2007-09-19 新潟精密株式会社 半導体装置およびその製造方法
JP3671822B2 (ja) * 2000-07-26 2005-07-13 株式会社日立製作所 欠陥検査方法および欠陥検査システム
US6855384B1 (en) * 2000-09-15 2005-02-15 3M Innovative Properties Company Selective thermal transfer of light emitting polymer blends
JP4967251B2 (ja) * 2005-05-09 2012-07-04 ソニー株式会社 画像表示装置の製造方法
MY145225A (en) * 2005-06-02 2012-01-13 Univ Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
US8847313B2 (en) * 2008-11-24 2014-09-30 University Of Southern California Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
EP2511942A1 (en) * 2009-12-11 2012-10-17 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
US20110151153A1 (en) * 2009-12-23 2011-06-23 E.I. Du Pont De Nemours And Company Polymeric conductive donor
JP5075214B2 (ja) * 2010-01-26 2012-11-21 株式会社日立ハイテクインスツルメンツ 電子部品装着装置
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9034754B2 (en) * 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
CN105144387B (zh) * 2013-03-15 2018-03-13 苹果公司 具有冗余方案的发光二极管显示器和利用集成的缺陷检测测试来制造发光二极管显示器的方法
US9431283B2 (en) * 2013-09-19 2016-08-30 Palo Alto Research Center Incorporated Direct electrostatic assembly with capacitively coupled electrodes
CN103646893B (zh) * 2013-11-29 2016-04-06 上海华力微电子有限公司 晶圆缺陷检测方法
CN104716043B (zh) * 2013-12-12 2017-12-08 国家纳米科学中心 具有柔性基底的石墨烯场效应晶体管及其制备方法
CN104952851B (zh) * 2014-03-28 2017-11-14 中芯国际集成电路制造(上海)有限公司 对准标记及其对准方法
KR102192572B1 (ko) * 2014-06-09 2020-12-18 삼성전자주식회사 광원 모듈의 불량 검사방법, 광원 모듈의 제조 방법 및 광원 모듈 검사장치
JP5899281B2 (ja) 2014-07-16 2016-04-06 積水化学工業株式会社 光半導体装置用白色硬化性組成物、光半導体装置用白色硬化性組成物の製造方法、光半導体装置用成型体及び光半導体装置
US9716073B2 (en) * 2014-11-19 2017-07-25 Mikro Mesa Technology Co., Ltd. Machine for transferring micro-device
US20160144608A1 (en) * 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
WO2016100662A1 (en) * 2014-12-19 2016-06-23 Glo Ab Light emitting diode array on a backplane and method of making thereof
DE112016000447T5 (de) * 2015-01-23 2017-11-16 Gholamreza Chaji Selektiver Mikrovorrichtungstransfer zu einem Empfängersubstrat
TWI557831B (zh) * 2015-05-15 2016-11-11 友達光電股份有限公司 微組件的傳送方法
JP2019522226A (ja) * 2016-04-15 2019-08-08 グロ アーベーＧｌｏ Ａｂ 集積バックライトユニット
CN115966503A (zh) * 2016-10-04 2023-04-14 维耶尔公司 施体衬底中的微装置布置

Also Published As

Publication number Publication date
KR20190102094A (ko) 2019-09-02
KR102510934B1 (ko) 2023-03-16
CN109690757A (zh) 2019-04-26
US20200025818A1 (en) 2020-01-23
CN115966503A (zh) 2023-04-14
WO2018065888A1 (en) 2018-04-12
KR102473829B1 (ko) 2022-12-02
US20180095124A1 (en) 2018-04-05
CN110571181A (zh) 2019-12-13
US20240133940A1 (en) 2024-04-25
US11892497B2 (en) 2024-02-06
TWI798481B (zh) 2023-04-11
CN110571181B (zh) 2023-06-23
TW201942952A (zh) 2019-11-01
US20230341456A1 (en) 2023-10-26
TW201824356A (zh) 2018-07-01
KR20190074285A (ko) 2019-06-27
TWI737830B (zh) 2021-09-01
US11624770B2 (en) 2023-04-11
TW202345212A (zh) 2023-11-16
US10488455B2 (en) 2019-11-26
CN109690757B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
KR102510934B1 (ko) 도너 기판 내의 마이크로 디바이스 배열
CN103123927B (zh) 用于oled显示屏的像素结构及其金属掩膜板
JP6963625B2 (ja) 画素構造、マスク及び表示デバイス
CN103903549A (zh) 显示方法
CN101903810B (zh) 涂布装置和涂布方法
CN111108586A (zh) 一种巨量转移装置及方法
US9564590B2 (en) Variable mask
KR101411582B1 (ko) 볼 충전장치 및 방법
US20220302101A1 (en) Method for display manufacturing using groups of micro-leds and micro-led arrays
CN111276505A (zh) 微型发光二极管显示装置及其制作方法
JPH10312884A (ja) 発光ディスプレイパネル、その製造方法、及びその第２電極製造用マスク
CN105304640B (zh) 阵列基板及其制作方法、显示装置
US20120199023A1 (en) Mesh for screen printing and method of forming patterns using the mesh for screen printing
CN103681624B (zh) 叠对标记及其形成方法
US20080265425A1 (en) Semiconductor Device and Method for Manufacturing the Same
US20230290762A1 (en) Flip chip microled and cartridge arrangement
EP4310896A1 (en) Pick-and-place apparatus, system, and method

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right