CN105304640A - 阵列基板及其制作方法、显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其制作方法、显示装置，该阵列基板包括：基底以及形成在所述基底上的多行栅线、多列数据线和多个子像素；每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的第n个子像素与另一列子像素中的第n个子像素连接不同的栅线；每一列子像素中的各个子像素相互对齐。本发明提供的阵列基板中，对于任意一列数据线来说，不管n如何取值，其所连接其中一列子像素的第n个子像素和另一列子像素中的第n个子像素之间的距离相等，能够使得在不同区域内，相邻两个子像素的薄膜晶体管之间的距离相同，从而避免双栅驱动电路中薄膜晶体管分布不均的问题。

Description

阵列基板及其制作方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

目前主流的显示装置一般采用扫描驱动的方式，即栅极驱动电路在各行子像素所连接的栅线上依次施加信号使各行子像素依次导通，并使用数据驱动电路在各列子像素所连接的数据线上施加数据电压从而将各个子像素对应的数据电压写入到各个子像素中，完成相应的发光控制。

由于数据驱动电路的成本比栅极驱动电路高出许多，现有技术中提出了一种双栅显示装置，参见图1为现有技术中的一种双栅显示装置的结构示意图，其中的每一列数据线Dm(m为1或2)连接两列子像素，且每一行子像素连接两行栅线Gn1和Gn2，其中偶数列(在图1中，每一行中的第2个子像素和第4个子像素)的子像素连接一行栅线Gn1，奇数列(在图1中，每一行中的第1个子像素和第3个子像素)的子像素连接另一行栅线Gn2。这样在栅线Gn1上施加栅极扫描信号时，能够将相应的数据电压写入到奇数列的子像素，在栅线Gn2上施加栅极扫描信号时，能够将相应的数据电压写入到偶数列的子像素。这样就减少了所需要数据驱动电路的个数。

图1中的双栅显示装置存在的一个问题是会造成薄膜晶体管的分布不均，如图1所示，在a区域，数据线所连接的相邻的两列子像素的距离较近，从而使得两个子像素中的薄膜晶体管距离较近；而在b区域，数据线所连接的相邻的两列子像素的距离较远，从而使得两个子像素中的薄膜晶体管距离较远。导致相应的显示装置的设计难度较大。

发明内容

本发明的一个目的在于解决上述技术问题。

第一方面，本发明提供了一种阵列基板，该阵列基板包括：

基底以及形成在所述基底上的多行栅线、多列数据线和多个子像素；每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的各个子像素所连接的各条栅线与另一列子像素中的各个子像素所连接的各条栅线均不同；

每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐；

其中，n为小于等于T的任意正整数，T为一列子像素所包含的子像素的行数。

进一步的，每一列子像素中的第n个子像素、该列子像素的相邻列子像素中的第n个子像素与和这两个子像素均相邻的一个子像素呈delta排列。

进一步的，每一个子像素包含一个子像素电极块和一个薄膜晶体管，该薄膜晶体管的源极连接对应的数据线，漏极连接该子像素电极块，栅极连接对应的栅线。

进一步的，连接到同一列数据线的两列子像素中，第一列子像素中的第n个子像素中的薄膜晶体管的源极和第二列子像素中的第n个子像素中的薄膜晶体管的源极相连。

进一步的，第一列子像素中的第n个子像素中的薄膜晶体管的沟道宽度与第二列子像素中的第n个子像素中的薄膜晶体管的沟道宽度不同。

进一步的，第一列子像素中的第n个子像素中的薄膜晶体管的沟道宽度大于第二列子像素中的第n个子像素中的薄膜晶体管的沟道宽度；

连接到每一列数据线的两列子像素中，第一列子像素子像素均为奇数列子像素，第二列子像素均为偶数列子像素；或者，第二列子像素子像素均为奇数列子像素，第一列子像素均为偶数列子像素。

进一步的，第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素靠近第二列子像素中的第n个子像素的顶角处，第二列子像素中的第n个子像素中的薄膜晶体管位于该子像素靠近第一列子像素中的第n个子像素的顶角处。

进一步的，第一列子像素中的第n个子像素中的薄膜晶体管的沟道形状与第二列子像素中的第n个子像素中的薄膜晶体管的沟道形状不同。

进一步的，第一列子像素中的第n个子像素中的薄膜晶体管的沟道为“I”，第二列子像素中的第n个子像素中的薄膜晶体管的沟道形状为“L”形。

进一步的，连接到同一列数据线的两列子像素中，第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素平行于数据线方向且靠近第二列子像素中的第n个子像素的侧边的中部，第二列子像素中的第n个子像素中的薄膜晶体管位于该子像素平行于数据线方向且靠近第一列子像素中的第n个子像素的侧边的中部。

进一步的，所述数据线包括位于列方向的主体部分和位于行方向的连接部分；连接到同一列数据线的两列子像素中，第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素垂直于数据线且靠近第二列子像素的第n个子像素的侧边的中部；第二列子像素中的第n个子像素中的薄膜晶体管位于该子像素垂直于数据线且靠近第一列子像素的第n个子像素的侧边的中部；各个薄膜晶体管通过数据线的连接部分连接到数据线的主体部分。

进一步的，每一条数据线为直线状，每一条栅线呈方波状；任意在列方向上相邻的两个子像素之间设置有两条栅线，每一个子像素均位于所连接的方波状栅线的一个开口中。

第二方面，本发明还提供了一种制作阵列基板的方法，包括：

在基底上形成多行栅线、多列数据线和多个子像素；其中，每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的第n个子像素与另一列子像素中的第n个子像素连接不同的栅线；其中，n为小于等于T的任意正整数，T为所述阵列基板所包含的子像素的行数；

每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐。

第三方面，本发明提供了一种显示装置，包括上述任一项所述的阵列基板。

本发明提供的阵列基板中，每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐。这样能够使得在不同区域内，相邻两个子像素的薄膜晶体管之间的距离相同，从而避免双栅驱动电路中薄膜晶体管分布不均的问题。

附图说明

图1为现有技术中的一种双栅显示装置的结构示意图；

图2为本发明实施例一提供的一种显示装置的结构示意图；

图3为本发明实施例二提供的一种显示装置的结构示意图；

图4为本发明实施例三提供的一种显示装置的结构示意图；

图5为本发明实施例四提供的一种显示装置的结构示意图；

图6为本发明实施例五提供的一种显示装置的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

第一方面，本发明提供了一种阵列基板，该阵列基板包括：

基底以及形成在所述基底上的多行栅线、多列数据线和多个子像素；每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的各个子像素所连接的各条栅线与另一列子像素中的各个子像素所连接的各条栅线不同；

每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐；其中，n为任意小于T的正整数，T为所述阵列基板所包含的子像素的行数。

本发明提供的显示基板中，每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐。这样能够使得在不同区域内，相邻两个子像素的薄膜晶体管之间的距离相同，从而避免双栅驱动电路中薄膜晶体管分布不均的问题。

另一方面，本发明还提供了一种制作阵列基板的方法，可以用以制作第一方面所述的阵列基板，该方法包括：

在基底上形成多行栅线、多列数据线和多个子像素；每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的各个子像素所连接的各条栅线与另一列子像素中的各个子像素所连接的各条栅线不同；

每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐；

其中，n为小于等于T的任意正整数，T为一列子像素所包含的子像素的行数。

在具体实施时，上述的阵列基板的具体结构可能有多种，相应的制作方法也可能不尽相同，下面结合附图对其中的几种结构进行说明。

实施例一

参见图2为本发明实施例一提供的阵列基板在部分区域的结构示意图，包括：基底(图中未示出)以及形成在基底上的多行栅线G11、G12、G21、G22、G31、G32；两列数据线D1、D2以及多个子像素，每一个子像素内包括一个像素电极块P和一个薄膜晶体管T；其中的每一列数据线均呈直线状，连接两列子像素并位于两列子像素的中间；每一条栅线均呈方波状，一般的，方波是指高电平的占空比为50％的矩形波，因此，不难理解的是，本发明中的栅线呈方波状是指该栅线的突起部分(对应于方波中的高电平脉冲)的宽度(在行方向的长度)与凹陷部分(对应于方波中的低电平脉冲)的宽度(在行方向的长度)相同；且任意两个在列方向上相邻的子像素之间设置有两条栅线，每一个子像素均位于所连接的方波状栅线的一个开口中；每一列子像素中的每一个子像素对应连接一行栅线，且其中的奇数列子像素中的第n个子像素连接栅线Gn1，偶数列子像素中的第n个子像素连接栅线Gn2；其中，n为任意小于等于4的正整数；举例来说，对于任意一条的数据线D1，其连接S1列和S2列子像素；且对于任意一个正整数n，子像素列S1中的第n个子像素连接栅线Gn1，子像素列S2中的第n个子像素连接栅线Gn2，比如当n为2时，子像素S1列中的第2个子像素连接的是栅线G21，而子像素S2列中的第2个子像素连接的是栅线G22。

每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐，该列子像素与该列子像素中的第n个子像素、该相邻列子像素中的第n个子像素与和两个子像素均相邻的一个子像素呈delta排列。比如对于任意一子像素列S1，其中的各个子像素在列方向上对齐，其中的第n个子像素与子像素列S2中的第n个在行方向不对齐，这两个子像素与和这两个子像素均相邻的子像素均呈delta排列，同样以n为2举例，子像素列S1中的第2个子像素和子像素列S2中的第2个子像素在行方向上不对齐，且这样的两个子像素和与这两个子像素均相邻的子像素(子像素列S1中的第3个子像素或者子像素列S2中的第1个子像素)呈delta排列。

参考图2，对于连接到任意一列数据线Dm上的两列子像素，第一列子像素中的第n个子像素中的薄膜晶体管的源极和第二列子像素中的第n个子像素中的薄膜晶体管的源极相连。同样以n为2进行距离，对于连接到同一数据线D1上的两个子像素列S1和S2，子像素列S1中的第2个子像素中薄膜晶体管T的源极s和子像素列S2中的第2个子像素的薄膜晶体管T的源极s相连。

本发明实施例一中，每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐。这样能够通过选择合适的设置，使得在不同区域的两个薄膜晶体管T之间的距离相同。比如，参见图2，对于连接到任意一条数据线的两列子像素，可以使第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素靠近第二列子像素中的第n个子像素的顶角处，第二列子像素中的第n个子像素中的薄膜晶体管位于该子像素靠近第一列子像素中的第n个子像素的顶角处，比如数据线为D1，n为2时，连接到数据线D1的两列子像素中，第一列子像素S1中的第2个子像素中薄膜晶体管位于该子像素的右下角位置处，即靠近第二列子像素S2中的第二个子像素的顶角的位置处，而第二列子像素S2中的第二个子像素中薄膜晶体管位于该子像素的左上角位置处，即靠近第一列子像素S1中的第二个子像素的顶角的位置处。在不同区域，相邻的两个薄膜晶体管T之间的距离相同，薄膜晶体管的分布较为均匀。

同时，本发明实施例中，由于相邻的子像素呈delta排列，能够用于实现虚拟显示，从而使得相应的显示装置具有高于实际分辨率的视觉分辨率。

另外，在本发明实施例中，相邻的两个薄膜晶体管的源极连接到一起，为一整体结构，这样相比与分别设置一个源极的情况，也能够降低显示装置的设计和制作难度。不难理解的是，将相邻的两个薄膜晶体管的源极相连和将这两个薄膜晶体管中的每一个薄膜晶体管分别设置在该薄膜晶体管所属的子像素靠近另一个子像素的顶角的位置处并没有必然联系，其中一种设置方式并不需要建立在另一种设置方式的基础上，包含其中任意一种设置方式的技术方案均应落入本发明的保护范围。

实施例二

本发明实施例二提供的阵列基板的结构可以参考图3，与图2不同的是，本发明实施例二中，对于任意的正整数n，连接到同一数据线的两列子像素中第一列子像素中的第n个子像素中的薄膜晶体管的沟道宽度与第二列子像素中的第n个子像素中的薄膜晶体管的沟道宽度不同。比如对于连接到同一数据线D1上的子像素列S1和子像素列S2，当n为1时，子像素列S1中的第1个子像素中的薄膜晶体管T的沟道宽度W1与子像素列S2中的第1个子像素的薄膜晶体管T的沟道宽度W2不同。

参见图3，本发明实施例二提供的阵列基板与现有技术中的阵列基板相比，薄膜晶体管的分布也更加均匀。

另外，在实际应用中，由于制作工艺的原因，各个子像素中的结构可能不能完全满足要求，常出现的一种情况是，由于掩膜板放置的位置的精度不够，奇数列的子像素中薄膜晶体管中的有源层的载流子掺杂量不足，而偶数列的子像素中薄膜晶体管中的有源层的载流子掺杂量较多，或者相反。本发明实施例二提供的阵列基板中，通过使奇数列子像素的薄膜晶体管的沟道宽度和偶数列子像素中的薄膜晶体管的沟道宽度不同，比如奇数列子像素的薄膜晶体管的沟道宽度大于偶数列子像素的薄膜晶体管的沟道宽度，或者偶数列子像素的薄膜晶体管的沟道宽度大于奇数列子像素的薄膜晶体管的沟道宽度，可以消除工艺制程的缺陷，提高良品率。

实施例三

本发明实施例三提供的阵列基板的结构可以参考图4，与图2不同的是，本发明实施例三中，对于任意的正整数n，连接到同一数据线的两列子像素中第一列子像素中的第n个子像素中的薄膜晶体管的沟道与第二列子像素中的第n个子像素中的薄膜晶体管的沟道形状不同，其中奇数列子像素中的第n个子像素中的薄膜晶体管的沟道为“I”，偶数列子像素中的第n个子像素中的薄膜晶体管的沟道形状为“L”形。比如当n为2时，对于连接到同一列数据线D1上的子像素列S1和子像素列S2，子像素列S1中的每一个薄膜晶体管的沟道均为“I”形，子像素列S2中的对应行的薄膜晶体管的沟道形状均为“L”形。

参见图4，本发明实施例三提供的阵列基板与现有技术中的阵列基板相比，薄膜晶体管的分布也更加均匀。

并且本发明实施例三提供的阵列基板中，通过使薄膜晶体管的沟道形状不同，也可以消除工艺偏差。当然在实际应用中，只要使得上述的两个薄膜晶体管的沟道形状不同即可，而无需必然的设置其中一个薄膜晶体管的沟道形状为“I”形，另一个为“L”形。

实施例四

本发明实施例四提供的阵列基板的结构可以参考图5，与图2不同的是，本发明实施例四中，对于任意的正整数n，连接到同一列数据线的两列子像素中，第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素平行于数据线方向且靠近第二列子像素中的第n个子像素的侧边的中部，第二列子像素中的第n个子像素中的薄膜晶体管T位于该子像素平行于数据线方向且靠近第一列子像素中的第n个子像素的侧边的中部。比如当n为2时，对于连接到同一数据线D1的两个子像素S1和S2，子像素列S1中的第2个子像素中的薄膜晶体管T位于该子像素平行于数据线方向且靠近子像素列S2中的第2个子像素的侧边的中部，同样的子像素列S2中的第2个子像素中的薄膜晶体管T位于该子像素平行于数据线且靠近子像素列S1中的第2个子像素的侧边的中部。参见图5，本发明实施例四提供的阵列基板与现有技术中的阵列基板相比，薄膜晶体管的分布也更加均匀。

实施例五

本发明实施例五提供的阵列基板的结构可以参考图6，与图2不同的是，本发明实施例五中，所述的数据线包括位于列方向的主体部分M和位于行方向的连接部分L；对于任意的正整数n，连接到同一列数据线的两列子像素中，第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素垂直于数据线且靠近第二列子像素的第n个子像素的侧边的中部；第二列子像素中的第n个子像素中的薄膜晶体管位于该子像素垂直于数据线且靠近第一列子像素的第n个子像素的侧边的中部；各个薄膜晶体管通过数据线的连接部分L连接到数据线的主体部分M。比如当n为2时，对于连接到同一数据线D1的两个子像素S1和S2，子像素列S1中的第2个子像素中的薄膜晶体管T位于该子像素垂直于数据线方向且靠近子像素列S2中的第2个子像素的侧边的中部，并通过数据线D1的连接部分L连接到数据线D1的主体部分M，同样的子像素列S2中的第2个子像素中的薄膜晶体管T位于该子像素垂直于数据线且靠近子像素列S1中的第2个子像素的侧边的中部，也通过数据线D1的另一连接部分L连接到数据线D1的主体部分M。参见图6，本发明实施例五提供的阵列基板与现有技术中的阵列基板相比，薄膜晶体管的分布也更加均匀。

再一方面，本发明还提供了一种显示装置，包括上述任意一项所述的阵列基板。

这里的显示装置可以为：电子纸、手机、平板电脑、导航仪、显示器等任何具有触控功能的产品或部件。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种阵列基板，其特征在于，包括：

基底以及形成在所述基底上的多行栅线、多列数据线和多个子像素；每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的各个子像素所连接的各条栅线与另一列子像素中的各个子像素所连接的各条栅线均不同；

每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐；

其中，n为小于等于T的任意正整数，T为一列子像素所包含的子像素的行数。

2.如权利要求1所述的阵列基板，其特征在于，每一列子像素中的第n个子像素、该列子像素的相邻列子像素中的第n个子像素与和所述的两个子像素均相邻的一个子像素呈delta排列。

3.如权利要求1所述的阵列基板，其特征在于，每一个子像素包含一个子像素电极块和一个薄膜晶体管，该薄膜晶体管的源极连接对应的数据线，漏极连接该子像素电极块，栅极连接对应的栅线。

4.如权利要求3所述的阵列基板，其特征在于，连接到同一列数据线的两列子像素中，第一列子像素中的第n个子像素中的薄膜晶体管的源极和第二列子像素中的第n个子像素中的薄膜晶体管的源极相连。

5.如权利要求4所述的阵列基板，其特征在于，第一列子像素中的第n个子像素中的薄膜晶体管的沟道宽度与第二列子像素中的第n个子像素中的薄膜晶体管的沟道宽度不同。

6.如权利要求5所述的阵列基板，其特征在于，第一列子像素中的第n个子像素中的薄膜晶体管的沟道宽度大于第二列子像素中的第n个子像素中的薄膜晶体管的沟道宽度；

连接到每一列数据线的两列子像素中，第一列子像素子像素均为奇数列子像素，第二列子像素均为偶数列子像素；或者，第二列子像素子像素均为奇数列子像素，第一列子像素均为偶数列子像素。

7.如权利要求3所述的阵列基板，其特征在于，第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素靠近第二列子像素中的第n个子像素的顶角处，第二列子像素中的第n个子像素中的薄膜晶体管位于该子像素靠近第一列子像素中的第n个子像素的顶角处。

8.如权利要求3所述的阵列基板，其特征在于，第一列子像素中的第n个子像素中的薄膜晶体管的沟道形状与第二列子像素中的第n个子像素中的薄膜晶体管的沟道形状不同。

9.如权利要求8所述的阵列基板，其特征在于，第一列子像素中的第n个子像素中的薄膜晶体管的沟道为“I”，第二列子像素中的第n个子像素中的薄膜晶体管的沟道形状为“L”形。

10.如权利要求3所述的阵列基板，其特征在于，连接到同一列数据线的两列子像素中，第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素平行于数据线方向且靠近第二列子像素中的第n个子像素的侧边的中部，第二列子像素中的第n个子像素中的薄膜晶体管位于该子像素平行于数据线方向且靠近第一列子像素中的第n个子像素的侧边的中部。

11.如权利要求3所述的阵列基板，其特征在于，所述数据线包括位于列方向的主体部分和位于行方向的连接部分；连接到同一列数据线的两列子像素中，第一列子像素中的第n个子像素中的薄膜晶体管位于该子像素垂直于数据线且靠近第二列子像素的第n个子像素的侧边的中部；第二列子像素中的第n个子像素中的薄膜晶体管位于该子像素垂直于数据线且靠近第一列子像素的第n个子像素的侧边的中部；各个薄膜晶体管通过数据线的连接部分连接到数据线的主体部分。

12.如权利要求1所述的阵列基板，其特征在于，每一条数据线为直线状，每一条栅线呈方波状；任意两个在列方向上相邻的子像素之间设置有两条栅线，每一个子像素均位于所连接的方波状栅线的一个开口中。

13.一种制作阵列基板的方法，其特征在于，包括：

在基底上形成多行栅线、多列数据线和多个子像素；每一列数据线连接两列子像素，每一列子像素中的每一个子像素对应连接一行栅线，且其中一列子像素中的各个子像素所连接的各条栅线与另一列子像素中的各个子像素所连接的各条栅线不同；

每一列子像素中的各个子像素相互对齐，且其中的第n个子像素与相邻列子像素中的第n个子像素在行方向上不对齐；

其中，n为小于等于T的任意正整数，T为一列子像素所包含的子像素的行数。

14.一种显示装置，其特征在于，包括如权利要求1-12任一项所述的阵列基板。