KR101894720B1 - 투명 디스플레이 장치 - Google Patents
투명 디스플레이 장치 Download PDFInfo
- Publication number
- KR101894720B1 KR101894720B1 KR1020110140486A KR20110140486A KR101894720B1 KR 101894720 B1 KR101894720 B1 KR 101894720B1 KR 1020110140486 A KR1020110140486 A KR 1020110140486A KR 20110140486 A KR20110140486 A KR 20110140486A KR 101894720 B1 KR101894720 B1 KR 101894720B1
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- pixel
- data signal
- gate
- pixels
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
Abstract
본 발명에 따른 투명 디스플레이 장치는 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 복수의 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널, 각각 대응하는 행들에 배열된 상기 서브 화소들에 연결되는 복수의 게이트 라인들, 서로 쌍을 이루어 대응되는 열들에 배열된 상기 서브 화소들에 각각 연결되는 제1 데이터 라인들과 제2 데이터 라인들을 포함하는 복수의 데이터 라인들, 생성된 게이트 신호를 상기 복수의 게이트 라인들을 통해 순차적으로 상기 복수의 화소들에 제공하는 게이트 구동부, 및 대응하는 제1 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 서브 데이터 신호들 및 대응하는 제2 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 다운 데이터 신호들을 생성하는 데이터 구동부를 포함하고, 상기 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 데이터 신호들보다 낮은 레벨이며, 서로 다른 레벨을 가진다.
Description
본 발명은 투명 디스플레이 장치에 관한 것으로 더욱 상세하게는 표시 불량을 개선할 수 있는 투명 디스플레이 장치에 관한 것이다.
투명 디스플레이 장치는 패널 후방의 배경 이미지를 투과시켜 표시할 수 있는 장치이다. 투명 디스플레이 장치는 오픈 영역을 포함하는 복수의 화소들이 형성된 패널을 포함한다. 패널은 복수의 화소 전극들이 형성된 제1 기판, 제1 기판과 마주하며 공통전극이 형성된 제2 기판 및 제1 기판과 제2 기판 사이에 구비된 액정층을 포함한다. 화소 전극들과 공통전극에 전압이 인가되면 액정층의 액정들의 배열이 변화되고, 변화된 액정들의 배열에 따라서 광 투과율이 조절되어 영상이 표시된다.
복수의 화소들은 각각 서브 화소들(예를들어, 레드, 그린 및 블루 화소들)을 포함한다. 각 서브 화소들은 컬러 필터 영역 및 오픈 영역을 포함한다. 오픈 영역은 컬러 필터층이 제거된 영역으로 정의될 수 있다. 투명 디스플레이 장치는 이러한 오픈영역을 포함하는 서브 화소들을 포함함으로써 선명도를 향상시킨다.
오픈 영역은 컬러 필터를 포함하지 않으므로, 컬러 필터 영역의 셀 갭(Cell gap)보다 큰 셀 갭을 갖는다. 따라서, 서브 화소들에 각각 대응하는 RGB 데이터 전압이 인가될 경우 서브 화소들 각각의 오픈 영역의 광 투과율은 컬러 필터 영역들의 광 투과율보다 높아진다. 그러나, 레드, 그린, 및 블루 광은 각각 파장이 다르므로, 각 서브화소들의 컬러 필터 영역들의 광 투과율은 다르며, 오픈 영역들의 광투과률의 증가율도 각각 다르다.
예를들어, 레드 서브 화소의 오픈 영역의 광 투과율의 증가율, 그린 서브 화소의 오픈 영역의 광 투과율의 증가율, 그리고 블루 서브 화소의 오픈 영역의 광 투과율의 증가율이 서로 다르다. 일반적으로, 블루 서브 화소의 오픈 영역의 광 투과율의 증가율보다 그린 서브 화소의 오픈 영역의 광 투과율의 증가율이 높고, 그린 서브 화소의 오픈 영역의 광 투과율의 증가율보다 레드 서브 화소의 오픈 영역의 광 투과율의 증가율이 높다. 이러한 경우, 색 좌표가 틀어지며, 옐로위시(yellowish)(또는 황색화) 현상이 발생한다.
결과적으로 레드, 그린 및 블루 서브 화소들 각각의 컬러 필터 영역들의 광 투과율과 오픈 영역들의 광 투과율의 변화율의 차이로 인해 표시 불량이 발생한다.
복수의 화소들은 각각 서브 화소들(예를들어, 레드, 그린 및 블루 화소들)을 포함한다. 각 서브 화소들은 컬러 필터 영역 및 오픈 영역을 포함한다. 오픈 영역은 컬러 필터층이 제거된 영역으로 정의될 수 있다. 투명 디스플레이 장치는 이러한 오픈영역을 포함하는 서브 화소들을 포함함으로써 선명도를 향상시킨다.
오픈 영역은 컬러 필터를 포함하지 않으므로, 컬러 필터 영역의 셀 갭(Cell gap)보다 큰 셀 갭을 갖는다. 따라서, 서브 화소들에 각각 대응하는 RGB 데이터 전압이 인가될 경우 서브 화소들 각각의 오픈 영역의 광 투과율은 컬러 필터 영역들의 광 투과율보다 높아진다. 그러나, 레드, 그린, 및 블루 광은 각각 파장이 다르므로, 각 서브화소들의 컬러 필터 영역들의 광 투과율은 다르며, 오픈 영역들의 광투과률의 증가율도 각각 다르다.
예를들어, 레드 서브 화소의 오픈 영역의 광 투과율의 증가율, 그린 서브 화소의 오픈 영역의 광 투과율의 증가율, 그리고 블루 서브 화소의 오픈 영역의 광 투과율의 증가율이 서로 다르다. 일반적으로, 블루 서브 화소의 오픈 영역의 광 투과율의 증가율보다 그린 서브 화소의 오픈 영역의 광 투과율의 증가율이 높고, 그린 서브 화소의 오픈 영역의 광 투과율의 증가율보다 레드 서브 화소의 오픈 영역의 광 투과율의 증가율이 높다. 이러한 경우, 색 좌표가 틀어지며, 옐로위시(yellowish)(또는 황색화) 현상이 발생한다.
결과적으로 레드, 그린 및 블루 서브 화소들 각각의 컬러 필터 영역들의 광 투과율과 오픈 영역들의 광 투과율의 변화율의 차이로 인해 표시 불량이 발생한다.
따라서 본 발명의 목적은 옐로위시와 같은 표시 불량을 개선할 수 있는 투명 디스플레이 장치를 제공하는 것이다.
본 발명의 제 1 실시예에 따른 투명 디스플레이 장치는 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 복수의 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널,각각 대응하는 행들에 배열된 상기 서브 화소들에 연결되는 복수의 게이트 라인들, 서로 쌍을 이루어 대응되는 열들에 배열된 상기 서브 화소들에 각각 연결되는 제1 데이터 라인들과 제2 데이터 라인들을 포함하는 복수의 데이터 라인들, 생성된 게이트 신호를 상기 복수의 게이트 라인들을 통해 순차적으로 상기 복수의 화소들에 제공하는 게이트 구동부, 및 대응하는 제1 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 서브 데이터 신호들 및 대응하는 제2 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 다운 데이터 신호들을 생성하는 데이터 구동부를 포함하고, 상기 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 데이터 신호들보다 낮은 레벨이며, 서로 다른 레벨을 가진다.
상기 각각의 서브 화소는, 컬러 필터 영역, 및 오픈 영역을 포함하고, 상기 컬러 필터 영역 및 상기 오픈 영역의 평면 구성은 각각 직사각형 모양이다.
상기 컬러 필터 영역은, 대응하는 상기 게이트 라인을 통해 제공되는 상기 게이트 신호에 응답하여 턴 온되는 제1 박막 트랜지스터, 및 턴 온된 상기 제1 박막 트랜지스터를 통해 연결되는 상기 제1 데이터 라인을 통해 대응하는 상기 서브 데이터신호를 제공받는 제1 화소전극을 포함하고, 상기 오픈 영역은, 대응하는 상기 게이트 라인을 통해 제공되는 상기 게이트 신호에 응답하여 턴 온되는 제2 박막 트랜지스터, 및 턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 상기 제2 데이터 라인을 통해 대응하는 상기 다운 데이터신호를 제공받는 제2 화소전극을 포함한다.
상기 복수의 서브 데이터 신호들은, 제1 서브 데이터 신호, 제2 서브 데이터 신호, 및 제3 서브 데이터 신호를 포함하고, 상기 복수의 다운 데이터 신호들은, 제1 다운 데이터 신호, 제2 다운 데이터 신호, 및 제3 다운 데이터 신호들을 포함하고, 상기 제1 서브 데이터 신호, 상기 제2 서브 데이터 신호, 및 제3 서브 데이터 신호들은 각각 대응하는 상기 복수의 서브 화소들의 상기 컬러 필터 영역들에 제공되고, 상기 제1 다운 데이터 신호, 상기 제2 다운 데이터 신호, 및 및 상기 제3 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 화소들의 상기 오픈 영역들에 제공된다.
상기 제1 다운 데이터 신호의 레벨은 상기 제2 다운 데이터 신호의 레벨보다 낮으며, 상기 제2 다운 데이터 신호의 레벨은 상기 제3 다운 데이터 신호의 레벨보다 낮으며, 상기 제1, 상기 제2, 및 상기 제3 다운 데이터 신호의 레벨은 서로 다르다.
상기 각 서브 화소의 상기 오픈 영역의 광 투과율은 상기 컬러 필터 영역의 광 투과율과 실질적으로 동일하다.
본 발명의 제 2 실시예에 따른 투명 디스플레이 장치는 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 복수의 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널, 서로 쌍을 이루어 각각 대응되는 행들에 배열된 상기 서브 화소들에 연결되는 제1 게이트 라인들 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들, 상기 복수의 게이트 라인들과 절연되고, 각각 대응하는 열들에 배열된 상기 서브 화소들에 연결되는 복수의 데이터 라인들, 상기 제1 게이트 라인들 및 상기 제2 게이트 라인들을 통해 상기 복수의 화소들에 순차적으로 게이트 신호를 제공하는 게이트 구동부, 및 상기 제1 게이트 라인들을 통해 제공되는 상기 게이트 신호에 응답하여 대응하는 상기 데이터 라인들을 통해 상기 서브화소들에 각각 제공되는 복수의 서브 데이터 신호들 및 상기 제1 게이트 라인 다음 단에 배치된 상기 제2 게이트 라인들을 통해 제공되는 상기 게이트 신호에 응답하여 대응하는 상기 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 다운 데이터 신호들을 생성하는 데이터 구동부를 포함하고, 상기 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 데이터 신호들보다 낮은 레벨이며, 서로 다른 레벨을 가진다.
본 발명의 제 3 실시예에 따른 투명 디스플레이 장치는 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널, 순차적인 게이트 신호를 제공받고, 대응하는 행들에 배열된 서브 화소들에 연결되는 게이트 라인들, 및 데이터 신호들을 제공받고, 대응하는 열들에 배열된 서브 화소들에 연결되는 데이터 라인들을 포함하고, 상기 각각의 서브 화소들은 각각 컬러 필터 영역 및 오픈 영역을 포함하고, 상기 컬러 필터 영역은, 대응하는 현재단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제1 박막 트랜지스터, 및 턴 온된 상기 제1 박막 트랜지스터를 통해 대응하는 데이터 라인을 통해 데이터 신호를 제공받는 제1 액정 커패시터를 포함하고, 상기 오픈 영역은, 대응하는 현재단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제2 박막 트랜지스터, 턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 대응하는 데이터 라인을 통해 데이터 신호를 제공받는 제2 액정 커패시터, 다음 단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제3 박막 트랜지스터, 및 턴 온된 상기 제3 박막 트랜지스터를 통해 상기 제2 액정 커패시터에 연결되는 다운 커패시터를 포함하며, 상기 현재단 게이트 라인을 통해 제공된 상기 게이트 신호에 응답하여 상기 제1 및 상기 제2 액정커패시터에는 동일한 전압 레벨을 갖는 화소전압이 충전되며, 상기 다음 단 게이트 라인을 통해 제공된 상기 게이트 신호에 응답하여 이전 프레임에서 상기 다운 커패시터에 기 충전된 이전 화소전압에 의해 상기 제2 액정 커패시터에 충전된 화소전압이 레벨 다운되고, 상기 서브화소들 각각의 상기 다운 커패시터들은 서로 다른 크기를 갖는다.
본 발명의 제 4 실시예에 따른 투명 디스플레이 장치는 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널, 순차적인 게이트 신호를 제공받고, 대응하는 행들에 배열된 서브 화소들에 연결되는 게이트 라인들, 및 데이터 신호들을 제공받고, 대응하는 열들에 배열된 서브 화소들에 연결되는 데이터 라인들을 포함하고, 상기 서브 화소들은 각각 컬러 필터 영역 및 오픈 영역을 포함하고, 상기 컬러 필터 영역은, 대응하는 상기 게이트 라인을 통해 제공된 게이트 신호에 의해 턴 온되는 제1 박막 트랜지스터, 및 턴 온된 상기 제1 박막 트랜지스터를 통해 연결되는 대응하는 상기 데이터 라인을 통해 데이터 신호를 제공받는 제1 액정 커패시터를 포함하고, 상기 오픈 영역은, 대응하는 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제2 박막 트랜지스터, 턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 대응하는 상기 데이터 라인을 통해 상기 데이터 신호를 제공받는 제2 액정 커패시터, 및 대응하는 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되어 상기 제2 액정 커패시터에 연결되고, 스토리지 전압을 제공받는 다운 박막 트랜지스터를 포함하고, 상기 데이터 신호의 전압 레벨의 범위는 상기 스토리지 전압의 전압 레벨의 범위보다 넓으며, 상기 턴 온된 상기 제2 박막 트랜지스터 및 상기 턴 온된 상기 다운 박막 트랜지스터 사이의 접점 전압은 상기 데이터 신호 및 상기 스토리지 전압의 중간 레벨의 전압 값을 가지며, 상기 서브화소들 각각의 다운 박막 트랜지스터들은 서로 다른 크기를 갖는다.
상기 각각의 서브 화소는, 컬러 필터 영역, 및 오픈 영역을 포함하고, 상기 컬러 필터 영역 및 상기 오픈 영역의 평면 구성은 각각 직사각형 모양이다.
상기 컬러 필터 영역은, 대응하는 상기 게이트 라인을 통해 제공되는 상기 게이트 신호에 응답하여 턴 온되는 제1 박막 트랜지스터, 및 턴 온된 상기 제1 박막 트랜지스터를 통해 연결되는 상기 제1 데이터 라인을 통해 대응하는 상기 서브 데이터신호를 제공받는 제1 화소전극을 포함하고, 상기 오픈 영역은, 대응하는 상기 게이트 라인을 통해 제공되는 상기 게이트 신호에 응답하여 턴 온되는 제2 박막 트랜지스터, 및 턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 상기 제2 데이터 라인을 통해 대응하는 상기 다운 데이터신호를 제공받는 제2 화소전극을 포함한다.
상기 복수의 서브 데이터 신호들은, 제1 서브 데이터 신호, 제2 서브 데이터 신호, 및 제3 서브 데이터 신호를 포함하고, 상기 복수의 다운 데이터 신호들은, 제1 다운 데이터 신호, 제2 다운 데이터 신호, 및 제3 다운 데이터 신호들을 포함하고, 상기 제1 서브 데이터 신호, 상기 제2 서브 데이터 신호, 및 제3 서브 데이터 신호들은 각각 대응하는 상기 복수의 서브 화소들의 상기 컬러 필터 영역들에 제공되고, 상기 제1 다운 데이터 신호, 상기 제2 다운 데이터 신호, 및 및 상기 제3 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 화소들의 상기 오픈 영역들에 제공된다.
상기 제1 다운 데이터 신호의 레벨은 상기 제2 다운 데이터 신호의 레벨보다 낮으며, 상기 제2 다운 데이터 신호의 레벨은 상기 제3 다운 데이터 신호의 레벨보다 낮으며, 상기 제1, 상기 제2, 및 상기 제3 다운 데이터 신호의 레벨은 서로 다르다.
상기 각 서브 화소의 상기 오픈 영역의 광 투과율은 상기 컬러 필터 영역의 광 투과율과 실질적으로 동일하다.
본 발명의 제 2 실시예에 따른 투명 디스플레이 장치는 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 복수의 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널, 서로 쌍을 이루어 각각 대응되는 행들에 배열된 상기 서브 화소들에 연결되는 제1 게이트 라인들 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들, 상기 복수의 게이트 라인들과 절연되고, 각각 대응하는 열들에 배열된 상기 서브 화소들에 연결되는 복수의 데이터 라인들, 상기 제1 게이트 라인들 및 상기 제2 게이트 라인들을 통해 상기 복수의 화소들에 순차적으로 게이트 신호를 제공하는 게이트 구동부, 및 상기 제1 게이트 라인들을 통해 제공되는 상기 게이트 신호에 응답하여 대응하는 상기 데이터 라인들을 통해 상기 서브화소들에 각각 제공되는 복수의 서브 데이터 신호들 및 상기 제1 게이트 라인 다음 단에 배치된 상기 제2 게이트 라인들을 통해 제공되는 상기 게이트 신호에 응답하여 대응하는 상기 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 다운 데이터 신호들을 생성하는 데이터 구동부를 포함하고, 상기 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 데이터 신호들보다 낮은 레벨이며, 서로 다른 레벨을 가진다.
본 발명의 제 3 실시예에 따른 투명 디스플레이 장치는 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널, 순차적인 게이트 신호를 제공받고, 대응하는 행들에 배열된 서브 화소들에 연결되는 게이트 라인들, 및 데이터 신호들을 제공받고, 대응하는 열들에 배열된 서브 화소들에 연결되는 데이터 라인들을 포함하고, 상기 각각의 서브 화소들은 각각 컬러 필터 영역 및 오픈 영역을 포함하고, 상기 컬러 필터 영역은, 대응하는 현재단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제1 박막 트랜지스터, 및 턴 온된 상기 제1 박막 트랜지스터를 통해 대응하는 데이터 라인을 통해 데이터 신호를 제공받는 제1 액정 커패시터를 포함하고, 상기 오픈 영역은, 대응하는 현재단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제2 박막 트랜지스터, 턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 대응하는 데이터 라인을 통해 데이터 신호를 제공받는 제2 액정 커패시터, 다음 단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제3 박막 트랜지스터, 및 턴 온된 상기 제3 박막 트랜지스터를 통해 상기 제2 액정 커패시터에 연결되는 다운 커패시터를 포함하며, 상기 현재단 게이트 라인을 통해 제공된 상기 게이트 신호에 응답하여 상기 제1 및 상기 제2 액정커패시터에는 동일한 전압 레벨을 갖는 화소전압이 충전되며, 상기 다음 단 게이트 라인을 통해 제공된 상기 게이트 신호에 응답하여 이전 프레임에서 상기 다운 커패시터에 기 충전된 이전 화소전압에 의해 상기 제2 액정 커패시터에 충전된 화소전압이 레벨 다운되고, 상기 서브화소들 각각의 상기 다운 커패시터들은 서로 다른 크기를 갖는다.
본 발명의 제 4 실시예에 따른 투명 디스플레이 장치는 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널, 순차적인 게이트 신호를 제공받고, 대응하는 행들에 배열된 서브 화소들에 연결되는 게이트 라인들, 및 데이터 신호들을 제공받고, 대응하는 열들에 배열된 서브 화소들에 연결되는 데이터 라인들을 포함하고, 상기 서브 화소들은 각각 컬러 필터 영역 및 오픈 영역을 포함하고, 상기 컬러 필터 영역은, 대응하는 상기 게이트 라인을 통해 제공된 게이트 신호에 의해 턴 온되는 제1 박막 트랜지스터, 및 턴 온된 상기 제1 박막 트랜지스터를 통해 연결되는 대응하는 상기 데이터 라인을 통해 데이터 신호를 제공받는 제1 액정 커패시터를 포함하고, 상기 오픈 영역은, 대응하는 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제2 박막 트랜지스터, 턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 대응하는 상기 데이터 라인을 통해 상기 데이터 신호를 제공받는 제2 액정 커패시터, 및 대응하는 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되어 상기 제2 액정 커패시터에 연결되고, 스토리지 전압을 제공받는 다운 박막 트랜지스터를 포함하고, 상기 데이터 신호의 전압 레벨의 범위는 상기 스토리지 전압의 전압 레벨의 범위보다 넓으며, 상기 턴 온된 상기 제2 박막 트랜지스터 및 상기 턴 온된 상기 다운 박막 트랜지스터 사이의 접점 전압은 상기 데이터 신호 및 상기 스토리지 전압의 중간 레벨의 전압 값을 가지며, 상기 서브화소들 각각의 다운 박막 트랜지스터들은 서로 다른 크기를 갖는다.
본 발명에 따른 투명 디스플레이 서브 화소의 컬러 필터 영역의 광 투과율과 오픈 영역의 광 투과율의 차이를 없애므로서, 옐로위시와 같은 표시 불량을 개선할 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 투명 디스플레이 장치의 블록도이다.
도 2a 내지 도 2d는 도 1에 도시된 표시 패널의 임의의 한 화소의 평면 구성을 보여주는 도면이다.
도 3은 도 2a에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 4는 셀 갭의 증가에 따른 레드, 그린, 및 블루 광의 투과율 변화를 보여주는 도면이다.
도 5는 도 2에 도시된 임의의 한 화소의 상세 구성을 보여주는 도면이다.
도 6은 본 발명의 제 2 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 상세 구성을 보여주는 도면이다.
도 7 및 도 8은 본 발명의 제 3 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 등가 회로도이다.
도 9는 도 7 및 도 8에 도시된 다운 커패시터의 구성을 보여두는 단면도이다.
도 10은 본 발명의 제 4 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 등가 회로도이다.
도 11은 도 10에 도시된 다운 박막 트랜지스터의 채널을 보여주는 도면이다.
도 2a 내지 도 2d는 도 1에 도시된 표시 패널의 임의의 한 화소의 평면 구성을 보여주는 도면이다.
도 3은 도 2a에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 4는 셀 갭의 증가에 따른 레드, 그린, 및 블루 광의 투과율 변화를 보여주는 도면이다.
도 5는 도 2에 도시된 임의의 한 화소의 상세 구성을 보여주는 도면이다.
도 6은 본 발명의 제 2 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 상세 구성을 보여주는 도면이다.
도 7 및 도 8은 본 발명의 제 3 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 등가 회로도이다.
도 9는 도 7 및 도 8에 도시된 다운 커패시터의 구성을 보여두는 단면도이다.
도 10은 본 발명의 제 4 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 등가 회로도이다.
도 11은 도 10에 도시된 다운 박막 트랜지스터의 채널을 보여주는 도면이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1은 본 발명의 제 1 실시 예에 따른 투명 디스플레이 장치의 블록도이다.
도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 투명 디스플레이 장치(100)는 표시패널(110), 게이트 구동부(120), 데이터 구동부(130), 복수의 게이트 라인들(GL1~GLn), 및 복수의 데이터 라인들(DL1~DLm)을 포함한다.
표시패널(110)은 서로 교차하는 행들 및 열들에 배열된 복수의 화소들(PX)을 포함한다. 복수의 화소들(PX)은 각각 행 방향으로 배열된 서브 화소들(또는 단위 화소들)을 포함한다. 서브 화소들은 레드 서브화소, 그린 서브화소, 및 블루 서브화소로 구성된다. 예를 들어, 복수의 화소들(PX)은 각각 행 방향으로 배열된 레드, 그린, 및 블루 서브 화소를 포함한다. 따라서, 서브 화소들(PXnm)은 서로 교차하는 n 개의 행들 및 m개의 열들에 배열된다. n 및 m 은 0보다 큰 정수이다.
서브 화소들은 행 방향을 따라 레드, 그린 및 블루 서브화소들이 규칙적으로 반복되어 형성되고, 열 방향을 따라서 동일한 형태가 반복되어 형성될 수 있으나, 서브 화소들의 배치는 다양한 변경을 통해 구현될 수 있다.
복수의 게이트 라인들(GL1~GLn)은 각각 대응하는 행들에 배열된 서브 화소들에 연결된다. 복수의 데이터 라인들(DL1~DLm)은 복수의 게이트 라인들(GL1~GLn)과 절연되고, 두 개의 데이터 라인을 한 쌍으로 각각 대응하는 열들에 배열된 서브 화소들에 연결된다. 이하, 두 개의 데이터 라인들 중 하나는 제1 데이터 라인, 다른 하나는 제2 데이터 라인이라 한다.
게이트 구동부(120)는 타이밍 컨트롤러(미 도시됨)로부터 제공된 게이트 제어신호에 응답하여, 게이트 신호(또는 게이트 전압)를 생성한다. 게이트 구동부(110)는 생성된 게이트 신호를 복수의 게이트 라인들(GL1~GLn)을 통해 순차적으로 복수의 화소들에 제공한다.
데이터 구동부(130)는 타이밍 컨트롤러(미 도시됨)로부터 제공된 데이터 제어신호에 응답하여 데이터 신호들(또는 데이터 전압)을 생성한다. 데이터 구동부(130)는 생성된 데이터 신호들을 데이터 라인들을 통해 화소들에 제공한다.
데이터 신호는 복수의 서브 데이터 신호들 및 복수의 서브 데이터 신호들에 대응되는 복수의 다운 데이터 신호들을 포함한다. 다운 데이터 신호들은 각각 대응하는 복수의 서브 데이터 신호들보다 낮은 레벨이며, 서로 다른 레벨을 갖는다.
예를 들어, 데이터 신호는 제1 서브 데이터 신호(또는 레드 데이터 신호), 제2 서브 데이터 신호(또는 그린 데이터 신호), 제3 서브 데이터 신호(또는 블루 데이터 신호), 제1 내지 제3 서브 데이터 신호에 각각 대응되는 제1 내지 제 3 다운 데이터 신호를 포함한다. 제1 다운 데이터 신호는 제1 서브 데이터 신호보다 낮은 레벨의 데이터 전압이며, 제2 다운 데이터 신호는 제2 서브 데이터 신호보다 낮은 레벨의 데이터 전압이며, 제3 다운 데이터 신호는 제3 서브 데이터 신호보다 낮은 레벨의 데이터 전압이다. 또한, 제1 내지 제3 다운 데이터 신호는 서로 다른 레벨의 데이터 전압이다.
서브 화소들은 각각 컬러 필터 영역 및 오픈 영역을 포함한다. 제1 내지 제3 서브 데이터 신호는 각각 대응하는 제1 데이터 라인들을 통해 서브 화소들의 컬러 필터 영역들에 제공된다. 제1 내지 제3 다운 데이터 신호는 각각 대응하는 제2 데이터 라인들을 통해 서브 화소들의 오픈 영역들에 제공된다.
제1 내지 제3 다운 데이터 신호는 서브 화소들의 컬러 필터 영역의 광 투과율과 오픈 영역의 광 투과율의 차이를 없애기 위한 신호들이다. 예를 들어, 제1 내지 제3 다운 데이터 신호는 서브 화소들의 오픈 영역들의 광 투과율을 각각 대응하는 컬러 필터 영역들의 광투과율과 실질적인 차이가 없도록 낮추어준다.
레드 서브 화소의 오픈 영역의 광 투과율의 증가율, 그린 서브 화소의 오픈 영역의 광 투과율의 증가율, 그리고 블루 서브 화소의 오픈 영역의 광 투과율의 증가율은 서로 다르다. 서브 화소들 각각의 오픈영역들의 광 투과율의 증가율들이 다르므로, 각각의 오픈 영역들의 광 투과율을 낮추어 주기 위한 제1 내지 제3 다운 데이터 신호는 서로 다른 레벨을 가질 것이다.
결과적으로, 본 발명에 따른 투명 디스플레이 장치(100)는 레드, 그린 및 블루 서브 화소들 각각의 컬러 필터 영역들의 광 투과율과 오픈 영역들의 광 투과율의 차이를 없애므로서, 옐로위시(yellowish)와 같은 표시 불량을 개선할 수 있다.
대응하는 서브 화소들에 각각 인가되는 제1 내지 제3 다운 데이터 전압들의 비율 및 서브 화소들의 상세 구성은 이하, 도 2 내지 도 5를 참조하여 상세히 설명될 것이다.
도 2a 내지 도 2d는 도 1에 도시된 표시 패널의 임의의 한 화소의 평면 구성을 보여주는 도면이다.
먼저, 도 2a를 참조하면, 화소(PX)는 복수의 서브 화소들(10,20,30)을 포함하고, 복수의 서브 화소들(10,20,30)은 각각 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)을 포함한다. 서브 화소들(10,20,30)은 각각 적색(레드), 녹색(그린) 및 청색(블루) 중 어느 하나를 표시할 수 있으며, 표시하는 색의 배열은 달라질 수 있다. 이하 서브 화소(10)는 적색을 표시하는 레드 서브화소(10), 서브 화소(20)는 녹색을 표시하는 그린 서브화소(20), 그리고 서브 화소(30)는 청색을 표시하는 블루 서브화소(30)라 한다.
도 2a에는 컬러 필터 영역들(11,21,31)이 각각 서브 화소들(10,20,30)의 상부 영역에 형성되고, 오픈 영역들(12,22,32)이 각각 서브 화소들(10,20,30)의 하부 영역에 형성되어 있으나, 이에 한정되지는 않을 것이다. 예를 들어, 컬러 필터 영역들(11,21,31)이 서브 화소들(10,20,30)의 하부 영역에 형성되고, 오픈 영역들(12,22,32)이 서브 화소들(10,20,30)의 상부 영역에 형성될 수 있다. 또한, 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)이 서브 화소들(10,20,30)의 좌우 영역에 형성될 수 있다.
도 2a에는 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)이 사각형 모양이나 이에 한정되지 않을 것이다. 예를 들어, 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)이 대각선 방향의 격자형으로 형성될 수 있다.
도 2a에는 오픈 영역들(12,22,32)의 평면 면적들이 서로 동일하고, 오픈 영역들(12,22,32)의 평면 면적들이 컬러 필터 영역들(11,21,31)과 동일하도록 도시되어 있으나 이에 한정되지 않을 것이다. 예를 들어, 컬러 필터 영역들(11,21,31)의 평면 면적이 오픈 영역들(12,22,32)보다 크게 형성될 수 있을 것이다. 이러한 경우 레드, 그린, 및 블루 색의 색 재현성이 높아진다. 색 재현성이 높아질수록, 진하고 선명한 색감이 표시된다. 반대로 컬러 필터 영역들(11,21,31)의 평면 면적이 오픈 영역들(12,22,32)보다 작게 형성될 수 있을 것이다. 이러한 경우 레드, 그린, 및 블루 색의 색 재현성이 낮아진다.
또한, 오픈 영역들(12,22,32)의 평면 면적이 서로 다르게 설정될 수 있다. 도 2b 내지 도 2d는 오픈 영역들(12,22,32)의 평면 면적이 서로 다르게 설정된 경우를 도시한 것이다.
도 2b를 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 평면 면적은 그린 서브화소(20)의 오픈 영역(22) 및 블루 서브화소(30)의 오픈 영역(32)의 평면 면적보다 작다. 이러한 경우, 레드 서브화소(10)의 컬러 필터 영역(11)의 평면 면적은 그린 서브화소(20)의 컬러 필터 영역(21) 및 블루 서브화소(30)의 컬러 필터 영역(31)의 평면 면적보다 크다. 따라서, 레드 색의 색 재현성이 그린 및 블루 색의 색 재현성보다 높아진다.
도 2c를 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 평면 면적은 그린 서브화소(20)의 오픈 영역(22) 및 블루 서브화소(30)의 오픈 영역(32)의 평면 면적보다 크다. 이러한 경우, 레드 서브화소(10)의 컬러 필터 영역(11)의 평면 면적은 그린 서브화소(20)의 컬러 필터 영역(21) 및 블루 서브화소(30)의 컬러 필터 영역(31)의 평면 면적보다 작다. 따라서, 레드 색의 색 재현성이 그린 및 블루 색의 색 재현성보다 낮아진다.
도 2d를 참조하면, 레드, 그린 및 블루 서브화소(10,20,30)들 각각의 오픈 영역들(12,22,32)의 평면 면적이 서로 다르다. 구체적으로, 레드 서브화소(10)의 오픈 영역(12)의 평면 면적이 그린 서브화소(20)의 오픈 영역(22)의 평면 면적보다 크며, 그린 서브화소(20)의 오픈 영역(22)의 평면 면적이 블루 서브화소(30)의 오픈 영역(32)의 평면 면적보다 크다. 이러한 경우, 레드 서브화소(10)의 컬러 필터 영역(11)의 평면 면적이 그린 서브화소(20)의 컬러 필터 영역(21)의 평면 면적보다 작으며, 그린 서브화소(20)의 컬러 필터 영역(21)의 평면 면적이 블루 서브화소(30)의 컬러 필터 영역(31)의 오픈 영역(32)의 평면 면적보다 작다. 따라서, 블루 색의 색 재현성이 그린 색의 색 재현성보다 높으며, 그린 색의 색 재현성이 레드 색의 색 재현성보다 높다.
레드 서브화소(10)의 오픈 영역(12)의 면적이 가장 넓게 설정된 경우가 설명되었으나, 레드, 그린 및 블루 서브화소(10,20,30)들 각각의 오픈 영역들(12,22,32)의 평면 면적들의 비율은 서로 다르게 설정될 수 있을 것이다.
도 3은 도 2에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 3을 참조하면, 레드 서브화소(10)는 제1 기판(114), 제1 기판(114)과 마주하는 제2 기판(115) 및 제1 기판(114)과 제2 기판(115) 사이에 구비된 액정층(113)을 포함한다.
제1 기판(114)은 제1 베이스 기판(111), 제1 베이스 기판(111)상에 형성되고 서로 이격 되어 형성되는 제1 화소 전극(PE11) 및 제2 화소전극(PE21)을 포함한다.
제2 기판(115)은 제2 베이스 기판(112), 제2 베이스 기판(112) 하부에 형성되고, 제1 화소 전극(PE11)과 오버랩되는 컬러 필터 기판(CF), 및 제2 베이스 기판(112) 하부에 형성되고 컬러 필터 기판(CF)을 덮도록 형성되는 공통전극(CE)을 포함한다. 컬러 필터 기판(CF)은 레드 컬러필터 기판이다.
레드 서브화소(10)의 컬러 필터 영역(11)은 제1 베이스 기판(111), 제1 베이스 기판(111)상에 형성된 제1 화소 전극(PE11), 제2 베이스 기판(112), 제2 베이스 기판(112) 하부에 형성된 컬러 필터 기판(CF), 및 컬러 필터 기판(CF) 하부에 형성된 공통전극(CE)을 포함하는 영역으로 정의된다.
레드 서브화소(10)의 오픈 영역(12)은 제1 베이스 기판(111), 제1 베이스 기판(111)상에 형성된 제2 화소 전극(PE21), 제2 베이스 기판(112), 및 제2 베이스 기판(112) 하부에 형성된 공통전극(CE)을 포함하는 영역으로 정의된다.
그린 서브화소(20) 및 블루 서브화소(30)는 컬러 필터 기판(CF)이 각각 그린 컬러 필터 기판(CF) 및 블루 컬러 필터 기판(CF)인 것을 제외하면 레드 서브화소(10)의 구성과 동일하다.
도 3에는 컬러 필터기판(CF)이 제2 기판(115)에 형성되어 있으나, 이에 한정되지 않으며, 제1 기판(114)에 형성될 수도 있다.
컬러 필터 영역(11)의 셀 갭(CF CELL GAP)은 공통 전극(CE)과 제1 화소 전극(PE11) 사이의 거리로 정의된다. 오픈 영역(12)의 셀 갭(OPEN CELL GAP)은 공통 전극(CE)과 제2 화소 전극(PE21) 사이의 거리로 정의된다.
도 3에 도시된 바와 같이, 오픈 영역(12)은 컬러 필터 기판(CE)를 포함하지 않으므로, 컬러 필터 영역(11)의 셀 갭(CF CELL GAP)보다, 오픈 영역(12)의 셀 갭(OPEN CELL GAP)이 더 길다.
도 4는 셀 갭의 증가에 따른 레드, 그린, 블루 광의 투과율 변화를 보여주는 도면이다.
도 4를 참조하면, 서로 파장이 다른 레드, 그린 및 블루 광의 투과율은 각각 셀 갭의 증가에 따라서 서로 다른 비율로 증가한다. 컬러 필터 영역 및 오픈 영역은 서로 다른 길이의 셀 갭을 가지므로, 광 투과율의 증가율의 차이가 발생한다.
일 예로서 셀 갭(CF CELL GAP)의 길이가 3 마이크로 미터에서 4 마이크로 미터로 증가할 경우, 도 4에 도시된 바와 같이 오픈 영역에서의 레드 광(R)의 투과율의 증가율(D1)은 그린 광(G)의 투과율의 증가율(D2)보다 높아진다. 또한, 그린 광(G)의 투과율의 증가율(D2)은 블루 광(B)의 투과율의 증가율(D3)보다 높아진다.
본 발명의 투명 디스플레이 장치는 서브 화소들 각각의 오픈 영역의 광 투과율을 컬러 필터 영역의 광 투과율과 실질적으로 동일하도록 낮추어 준다.
예를 들어, 컬러 필터 영역의 셀 갭(CF CELL GAP)의 길이가 3 마이크로 미터이고, 오픈 영역의 셀 갭(OPEN CELL GAP)의 길이가 4 마이크로 미터로 설정된다. 레드 광(R)의 투과율의 증가율(D1) 만큼 레드 서브화소(10)의 오픈 영역(12)의 광 투과율을 낮추어 주기 위한 제1 다운 데이터 신호가 레드 서브화소(10)의 오픈 영역(12)에 제공된다. 그린 광(G)의 투과율의 증가율(D2) 만큼 그린 서브화소(20)의 오픈 영역(22)의 광 투과율을 낮추어 주기 위한 제2 다운 데이터 신호가 그린 서브화소(20)의 오픈 영역(22)에 제공된다. 블루 광(B)의 투과율의 증가율(D3) 만큼 블루 서브화소(30)의 오픈 영역(32)의 광 투과율을 낮추어 주기 위한 제3 다운 데이터 신호가 블루 서브화소(30)의 오픈 영역(32)에 제공된다.
레드 광(R)의 투과율의 증가율(D1)이 가장 높으므로 레드 광(R)의 투과율을 가장 많이 낮추어 주어야 한다. 따라서 제1 내지 제3 다운 데이터 신호 중 제1 다운 데이터 신호의 레벨이 가장 낮게 설정될 것이다.
블루 광(B)의 투과율의 증가율(D3)이 가장 낮으므로 블루 광(B)의 투과율을 가장 적게 낮추어 주여야 한다. 따라서, 제1 내지 제3 다운 데이터 신호 중 제3 다운 데이터 신호의 레벨이 가장 높게 설정될 것이다.
그린 광(G)의 투과율의 증가율(D2)은 레드 광(R)의 투과율의 증가율(D1)보다 낮고, 블루 광(B)의 투과율의 증가율(D3)보다 높다. 따라서, 제2 다운 데이터 신호의 레벨은 제1 다운 데이터 신호의 레벨보다 높고, 제3 다운 데이터 신호의 레벨보다 낮게 설정될 것이다.
결과적으로, 제1 다운 데이터 신호의 레벨은 제2 다운 데이터 신호의 레벨보다 낮으며, 제2 다운 데이터 신호의 레벨은 제3 다운 데이터 신호의 레벨보다 낮게 설정된다. 또한, 도 4에 도시된 바와 같이 셀 갭의 크기에 따라서 레드, 그린 및 블루 광의 투과율은 서로 다른 비율로 증가하다가 파동 상태로 변한다. 따라서, 셀 갭의 크기에 따라서 제1 내지 제3 다운 데이터 신호의 레벨 비율은 달라질 수 있다.
도 5는 도 2에 도시된 화소의 상세 구성을 보여주는 도면이다.
도 5에 도시된 구성은 한 서브 화소에 하나의 게이트 라인과 두 개의 데이터 라인이 연결된 구성(1G2D 구성)이다. 이하, 제1 데이터 라인들은 홀수 데이터 라인들(DLj, DLj+2, DLj+4) 그리고 제2 데이터 라인들은 짝수 데이터 라인들(DLj+1, DLj+3, DLj+5)이라 한다.
도 5를 참조하면, 화소(PX)는 레드 서브화소(10), 그린 서브화소(20) 및 블루 서브화소(30)를 포함한다. 레드, 그린, 및 블루 서브 화소들(10,20,30)은 각각 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,23)을 포함한다. 컬러 필터 영역들(11,21,31)은 각각 제1 박막 트랜지스터들(T11,T21,T31) 및 제1 화소전극들(PE11,P12,P13)을 포함한다. 오픈 영역들(12,22,23)은 각각 제2 박막 트랜지스터들(T21,T22,T32) 및 제2 화소전극들(PE21,P22,P23)을 포함한다.
홀수 데이터 라인들(DLj, DLj+2, DLj+4)은 각각 대응하는 레드, 그린 및 블루 서브화소들(10,20,30)의 컬러 필터 영역들(11,21,31)에 연결된다. 짝수 데이터 라인들(DLj+1, DLj+3, DLj+5)은 각각 대응하는 레드, 그린 및 블루 서브화소들(10,20,30) 각각의 오픈 영역들(12,22,32)에 연결된다. 그러나 데이터 라인들의 연결구성은 이에 한정되지 않는다. 예를들어 짝수 데이터 라인들이 대응하는 컬러 필터 영역들(11,21,31)에 연결되고 홀수 데이터 라인들이 대응하는 오픈 영역들(12,22,32)에 연결될 수 있다. 도 5에서 j는 0보다 큰 임의의 한 정수이며, j+5는 m보다 작거나 같다.
컬러 필터 영역들(11,21,31)의 제1 박막 트랜지스터들(T11,T12,T13)의 소스 전극들은 각각 대응하는 홀수 데이터 라인들(DLj, DLj+2, DLj+4)에 연결되고, 드레인 전극들은 각각 대응하는 제1 픽셀 전극들(PE11,PE12,P13)에 연결되고, 게이트 전극들은 게이트 라인(GLi)에 공통으로 연결된다. 도 5에서 i는 0보다 큰 임의의 한 정수이며, n보다 작거나 같다.
오픈 영역들(12,22,32)의 제2 박막 트랜지스터들(T21,T22,T23)의 소스 전극들은 각각 대응하는 짝수 데이터 라인들(DLj+1, DLj+3, DLj+5)에 연결되고, 드레인 전극들은 각각 대응하는 제2 화소 전극들(PE21,PE22,P23)에 연결되고, 게이트 전극들은 게이트 라인(GLi)에 공통으로 연결된다.
이하, 제1 서브 데이터 신호 및 제1 다운 데이터 신호는 레드 서브화소(10)에, 제2 서브 데이터 신호 및 제2 다운 데이터 신호는 그린 서브화소(20)에, 그리고 제3 서브 데이터 신호 및 제3 다운 데이터 신호는 블루 서브 화소(30)에 제공된다고 한다.
게이트 라인(GLi)을 통해 제1 박막 트랜지스터들(T11,T12,T13) 및 제2 박막 트랜지스터들(T21,T22,T23)에 게이트 신호가 인가되면, 제1 박막 트랜지스터들(T11,T12,T13) 및 제2 박막 트랜지스터들(T21,T22,T23)이 턴 온 된다. 따라서, 제1, 제2 및 제3 서브 데이터 신호들은 각각 대응하는 홀수 데이터 라인들(DLj, DLj+2, DLj+4)을 통해 컬러 필터 영역들(11,21,31) 각각의 제1 화소 전극들(PE11,PE12,P13)에 제공된다. 또한, 제1, 제2 및 제3 다운 데이터 신호들은 각각 대응하는 짝수 데이터 라인들(DLj+1, DLj+3, DLj+5)을 통해 오픈 영역들(12,22,32) 각각의 제2 화소 전극들(PE21,PE22,P23)에 제공된다.
이하, 컬러 필터 영역의 셀 갭(CF CELL GAP)의 길이는 3 마이크로 미터이고, 오픈 영역의 셀 갭(OPEN CELL GAP)의 길이는 4 마이크로 미터인 경우를 일 예로 하여 본 발명의 투명 디스플레이 장치의 동작이 설명될 것이다.
앞서 설명한 바와 같이, 제1 다운 데이터 신호는 제1 서브 데이터 신호보다 낮은 레벨의 데이터 전압이고, 제2 다운 데이터 신호는 제2 서브 데이터 신호보다 낮은 레벨의 데이터 전압이고, 제3 다운 데이터 신호는 제3 서브 데이터 신호보다 낮은 레벨의 데이터 전압이다. 또한, 제1 내지 제3 다운 데이터 신호는 서로 다른 레벨이며, 제1 다운 데이터 신호의 레벨은 제2 다운 데이터 신호의 레벨보다 낮으며, 제2 다운 데이터 신호의 레벨은 제3 다운 데이터 신호의 레벨보다 낮다.
제1 서브 데이터 신호가 레드 서브화소(10)의 컬러 필터 영역(11)에 제공되고, 제1 데이터 신호보다 낮은 레벨의 제1 다운 데이터 신호가 레드 서브화소(10)의 오픈 영역(12)에 제공된다. 따라서, 도 4에서 설명한 바와 같이, 레드 광(R)의 투과율의 증가율(D1) 만큼 레드 서브화소(10)의 오픈 영역(12)의 광 투과율이 낮아질 것이다.
제2 서브 데이터 신호가 그린 서브화소(20)의 컬러 필터 영역(21)에 제공되고, 제2 데이터 신호보다 낮은 레벨의 제2 다운 데이터 신호가 그린 서브화소(20)의 오픈 영역(22)에 제공된다. 따라서, 도 4에서 설명한 바와 같이, 그린 광(G)의 투과율의 증가율(D2) 만큼 그린 서브화소(20)의 오픈 영역(22)의 광 투과율이 낮아질 것이다.
제3 서브 데이터 신호가 블루 서브화소(30)의 컬러 필터 영역(31)에 제공되고, 제3 데이터 신호보다 낮은 레벨의 제3 다운 데이터 신호가 블루 서브화소(30)의 오픈 영역(32)에 제공된다. 따라서, 도 4에서 설명한 바와 같이, 블루 광(B)의 투과율의 증가율(D3) 만큼 블루 서브화소(30)의 오픈 영역(32)의 광 투과율이 낮아질 것이다.
오픈 영역의 셀 갭(OPEN CELL GAP)의 길이가 4 마이크로 미터인 경우를 예로들어 설명하였으나, 앞서 설명한 바와 같이, 오픈 영역의 셀 갭(OPEN CELL GAP)의 길이에 따라서 제1 내지 제3 다운 데이터 신호의 레벨 비율은 달라질 수 있다.
결과적으로, 본 발명의 제1 실시 예에 따른 투명 디스플레이 장치(100)는 레드, 그린 및 블루 서브 화소들(10,20,30) 각각의 컬러 필터 영역들(11,21,31)의 광 투과율과 오픈 영역들(12,22,32)의 광 투과율의 차이를 없애므로서, 옐로위시와 같은 표시 불량을 개선할 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 상세 구성을 보여주는 도면이다.
도 6에 도시된 구성은 한 서브 화소에 두 개의 게이트 라인과 한 개의 데이터 라인이 연결된 구성(2G1D 구성)이다. 서브 화소들과, 게이트 라인 및 데이터 라인의 연결 구성이 다른 것을 제외하면, 도 6에 도시된 화소의 구성은 도 5에 도시된 화소의 구성과 동일하다. 따라서, 이하, 도 5에 도시된 화소의 구성과 다른 도 6에 도시된 화소의 구성이 설명될 것이다.
도 6을 참조하면, 복수의 게이트 라인들은 두 개의 게이트 라인들(GLi, GLi+1)을 한 쌍으로 각각 대응하는 행들에 배열된 서브 화소들에 연결된다. 복수의 데이터 라인들(DLj,DLj+1,DLj+2)은 복수의 게이트 라인들과 절연되고, 각각 대응하는 열들에 배열된 서브 화소들에 연결된다. 이하, 두 개의 게이트 라인들(GLi, GLi+1) 중 하나는 제1 게이트 라인(GLi), 다른 하나는 제2 게이트 라인(GLi, GLi+1)이라 한다. 도 6에서 j는 0보다 큰 임의의 한 정수이며, j+2는 m보다 작거나 같다. 또한, 도 6에서 i는 0보다 큰 임의의 한 정수이며, i+1은 n보다 작거나 같다.
구체적으로, 임의의 한 화소(PX)에 대한 게이트 라인 및 데이터 라인의 연결 구성을 설명하면, 제1 게이트 라인(GLi)(또는 현재 단 게이트 라인)은 대응하는 열에 배열된 레드, 그린 및 블루 서브화소들(10,20,30) 각각의 컬러 필터 영역들(11,21,31)에 연결된다. 제2 게이트 라인(GLi+1)(또는 다음 단 게이트 라인)은 대응하는 열에 배열된 레드, 그린 및 블루 서브화소들(10,20,30) 각각의 의 오픈 영역들(12,22,32)에 연결된다.
데이터 라인들(DLj, DLj+1, DLj+2)은 각각 대응하는 레드, 그린 및 블루 서브화소들(10,20,30)의 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)에 공통으로 연결된다.
컬러 필터 영역들(11,21,31)의 제1 박막 트랜지스터들(T11,T12,T13)의 소스 전극들은 각각 대응하는 데이터 라인들(DLj, DLj+1, DLj+2)에 연결되고, 드레인 전극들은 각각 대응하는 제1 픽셀 전극들(PE11,PE12,P13)에 연결되고, 게이트 전극들은 제1 게이트 라인(GLi)에 공통으로 연결된다.
오픈 영역들(12,22,32)의 제2 박막 트랜지스터들(T21,T22,T23)의 소스 전극들은 각각 대응하는 데이터 라인들(DLj, DLj+1, DLj+2)에 연결되고, 드레인 전극들은 각각 대응하는 제2 화소 전극들(PE21,PE22,P23)에 연결되고, 게이트 전극들은 제2 게이트 라인(GLi+1)에 공통으로 연결된다.
게이트 신호는 순차적으로 인가되므로, 제1 게이트 라인(GLi)을 통해 게이트 신호가 인가되고, 다음으로 제2 게이트 라인(GLi+1)을 통해 게이트 신호가 인가된다. 제1 게이트 라인(GLi)을 통해 제1 박막 트랜지스터들(T11,T12,T13)에 게이트 신호가 인가되면, 제1 박막 트랜지스터들(T11,T12,T13)이 턴 온 된다. 따라서, 제1 내지 제3 서브 데이터 신호들은 각각 대응하는 데이터 라인들(DLj, DLj+1, DLj+2)을 통해 컬러 필터 영역들(11,21,31) 각각의 제1 화소 전극들(PE11,PE12,P13)에 제공된다.
제2 게이트 라인(GLi+1)을 통해 제2 박막 트랜지스터들(T21,T22,T23)에 게이트 신호가 인가되면, 제2 박막 트랜지스터들(T21,T22,T23)이 턴 온 된다. 따라서, 제1 내지 제3 다운 데이터 신호들은 각각 대응하는 데이터 라인들(DLj, DLj+1, DLj+2)을 통해 오픈 영역들(12,22,32) 각각의 제2 화소 전극들(PE21,PE22,P23)에 제공된다. 이하, 동작은 도 5에서 설명한 바와 같으므로 생략한다.
결과적으로, 본 발명의 제2 실시에 따른 투명 디스플레이 장치는 레드, 그린 및 블루 서브 화소들(10,20,30) 각각의 컬러 필터 영역들(11,21,31)의 광 투과율과 오픈 영역들(12,22,32)의 광 투과율의 차이를 없애므로서, 옐로위시와 같은 표시 불량을 개선할 수 있다.
도 7 및 도 8은 본 발명의 제 3 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 등가 회로도이며, 도 9는 도 7 및 도 8에 도시된 다운 커패시터의 구성을 보여두는 단면도이다.
도면상에 도시되지 않았으나, 본 발명의 제 3 실시 예에 따른 투명 디스플레이 장치는 순차적인 게이트 신호를 제공받는 복수의 게이트 라인들 및 제1 서브 데이터 신호, 제2 서브 데이터 신호, 및 제3 서브 데이터 신호를 포함하는 데이터 신호들을 제공받는 복수의 데이터 라인들을 포함할 것이다. 제1 서브 데이터 신호는 레드 서브화소에 제공되고, 제2 서브 데이터 신호는 그린 서브 화소에 제공되고, 제3 서브 데이터 신호는 블루 서브 화소에 제공될 수 있다.
먼저, 도 7을 참조하면, 각 화소(PX)는 레드 서브화소(10), 그린 서브화소(20) 및 블루 서브화소(30)들을 포함하다. 레드 서브화소(10), 그린 서브화소(20) 및 블루 서브화소(30)들은 각각 대응하는 데이터 라인들(DLj,DLj+1,DLj+2 )에 연결되고, 대응하는 게이트 라인(GLi)에 공통으로 연결된다. 도 7에서 j는 0보다 큰 임의의 한 정수이며, j+2는 m보다 작거나 같다. 또한, 도 7에서 i는 0보다 큰 임의의 한 정수이며, n보다 작거나 같다.
레드, 그린, 및 블루 서브 화소들(10,20,30)은 각각 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,23)을 포함한다. 컬러 필터 영역들(11,21,31)은 각각 제1 박막 트랜지스터들(T31,T34,T37), 제1 스토리지 커패시터들(Cst11,Cst12,Cst13) 및 제1 액정 커패시터들(Clc11,Clc12,Clc13)을 포함한다. 오픈 영역들(12,22,23)은 각각 제2 박막 트랜지스터들(T32,T35,T38), 제2 스토리지 커패시터들(L-Cst11,L-Cst12,L-Cst13), 제2 액정 커패시터들(L-Clc11,L-Clc12,L-Clc13), 제3 박막 트랜지스터들(T33,T36,T39) 및 다운 커패시터들(Cdn1,Cdn2,Cdn3)을 포함한다. 레드, 그린, 및 블루 서브 화소들(10,20,30) 각각의 제3 박막 트랜지스터들(T33,T36,T39) 및 다운 커패시터들(Cdn1,Cdn2,Cdn3)은 레벨 다운부들을 구성한다.
다운 커패시터들(Cdn1,Cdn2,Cdn3)의 크기가 다른 것을 제외하면, 레드, 그린 및 블루 서브 화소들(10,20,30)의 구성은 실질적으로 동일하다. 따라서, 이하 레드 서브화소(10)의 구성이 설명될 것이며, 그린 및 블루 서브 화소들(20,30)의 구성은 레드 서브화소(10)의 구성과 다른 구성만이 설명될 것이다. 이하, 레드 서브화소(10)의 다운 커패시터(Cdn1)는 제1 다운 커패시터(Cdn1), 그린 서브화소(20)의 다운 커패시터(Cdn2)는 제2 다운 커패시터(Cdn2), 그리고 블루 서브화소(30)의 다운 커패시터(Cdn3)는 제3 다운 커패시터(Cdn3)라 칭한다.
레드 서브화소(10)의 컬러 필터 영역(11)의 제1 박막 트랜지스터(T31)의 소스 전극은 대응하는 데이터 라인(DLj)에 연결되고, 드레인 전극은 제1 스토리지 커패시터(Cst11) 및 제1 액정 커패시터(Clc11)에 연결되고, 게이트 전극은 대응하는 i번째 게이트 라인(GLi)(또는 현재단 게이트 라인)에 연결된다.
도면에 도시하지 않았으나, 제1 액정 커패시터(Clc11)는 제1 박막트랜지스터(T31)의 드레인 전극에 연결된 제1 화소전극(도 3 및 도 5에 도시됨), 제1 화소전극과 마주하는 공통전극 및 제1 화소전극과 공통전극과의 사이에 개재된 액정층(미도시)에 의해서 정의될 수 있다. 제1 스토리지 커패시터(Cst11)는 제1 화소전극, 스토리지 전극 및 제1 화소전극과 스토리지 전극의 사이에 개재된 절연층에 의해서 정의될 수 있다.
레드 서브화소(10)의 오픈 영역(12)의 제2 박막 트랜지스터(T32)의 소스 전극은 대응하는 데이터 라인(DLj)에 연결되고, 드레인 전극은 제2 스토리지 커패시터(L-Cst11) 및 제2 액정 커패시터(L-Clc11)에 연결되고, 게이트 전극은 i번째 게이트 라인(GLi)의 다음 단 게이트 라인인 i+1 번째 게이트 라인(GLi+1)에 연결된다.
도면상에 도시하지 않았으나, 제2 액정 커패시터(L-Clc11)는 제2 박막 트랜지스터(T32)의 드레인 전극에 연결된 제2 화소전극(도 3 및 도 5에 도시됨), 제2 화소전극과 마주하는 공통전극 및 제2 화소전극과 공통전극과의 사이에 개재된 액정층에 의해서 정의될 수 있다. 제2 스토리지 커패시터(L-Cst11)는 제2 화소전극, 스토리지 전극 및 제2 화소전극과 스토리지 전극의 사이에 개재된 절연층에 의해서 정의될 수 있다.
도 9를 참조하여, 다운 커패시터의 구성을 설명하면, 제1 다운 커패시터(Cdn1)는 제1 베이스 기판(111)상에 형성된 스토리지 전극(SSE), 스토리지 전극(SSE)과 부분적으로 오버랩되고 제3 박막 트랜지스터(T33)의 소스 전극으로부터 연장된 대향 전극(CTE) 및 대향 전극(STE)과 스토리지 전극(SSE)의 사이에 개재된 절연층(116)에 의해서 정의된다. 그러나, 도 9에 도시되지 않았으나, 제1 다운 커패시터(Cdn1)는 스토리지 전극(SSE) 대신 제2 화소 전극을 이용하여 구성될 수도 있다. 제1 및 제2 다운 커패시터(Cdn2, Cdn2) 역시 제1 다운 커패시터(Cdn1)와 동일하게 형성될 것이다.
다시 도 7을 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 제3 박막 트랜지스터(T33)의 소스 전극은 제1 다운 커패시터(Cdn1)에 연결되고, 드레인 전극은 제2 스토리지 커패시터(L-Cst11) 및 제2 액정 커패시터(L-Clc11)에 연결되고, 게이트 전극은 i+1번째 게이트 라인(GLi+1)에 연결된다.
i번째 게이트 라인(GLi)을 통해 컬러 필터 영역(11)의 제1 박막 트랜지스터(T31) 및 오픈 영역(12)의 제2 박막 트랜지스터(T32)에 게이트 신호가 인가되면, 제1 박막 트랜지스터(T31) 및 제2 박막 트랜지스터(T32)는 턴 온 된다. 제1 서브 데이터 신호는 턴 온 된 제1 및 제2 박막 트랜지스터들(T31,T32)을 통해 제1 및 제2 액정 커패시터(Clc11, L-Clc11)의 제1 및 제2 화소전극으로 제공된다. 따라서 제1 및 제2 액정 커패시터(Clc11, L-Clc11)에는 서로 동일한 전압레벨을 갖는 제1 및 제2 화소 전압이 각각 충전된다.
i+1번째 게이트 라인(GLi+1)을 통해 오픈 영역(12)의 제3 박막 트랜지스터(T33)에 게이트 신호가 인가되면, 제3 박막 트랜지스터(T33)는 턴 온 된다. 턴 온 된 제3 박막 트랜지스터(T33)에 의해 제2 액정 커패시터(L-Clc11)와 제1 다운 커패시터(Cdn1)가 전기적으로 연결된다. 따라서, i+1번째 게이트 라인(GLi+1)을 통해 인가되는 게이트 신호에 응답하여 제2 액정 커패시터(L-Clc11)와 제1 다운 커패시터(Cdn1)는 충전을 공유하게 된다.
제1 다운 커패시터(Cdn1)는 이전 프레임에서 입력받은 제1 서브 데이터 신호에 의해 이전 화소 전압이 기 충전되어 있다. 데이터 신호의 극성은 한 프레임 단위로 반전되므로, 제1 다운 커패시터(Cdn1)에 충전되어 있는 이전 화소 전압은 제1 및 제2 화소 전압과 반대 극성을 갖는다. 따라서, 제3 박막 트랜지스터(T33)에 의해서 제2 액정 커패시터(L-Clc11)에 충전된 제2 화소전압은 제1 다운 커패시터(Cdn1)에 충전되어 있는 이전 화소전압에 의해서 레벨 다운된다.
따라서, 레드 서브화소(10)의 컬러 필터 영역(11)에는 제1 서브 데이터 신호에 대응되는 제1 화소 전압이 충전되고, 오픈 영역(12)에는 제1 화소 전압보다 낮은 레벨의 전압에 대응되는 제2 화소 전압이 충전된다. 즉 제2 화소 전압은 제1 서브 데이터 신호보다 낮은 레벨의 전압에 대응되는 전압이다.
그린 서브화소(20) 및 블루 서브화소(30)들은 레드 서브화소(10)와 동일하게 구성되고 동일하게 동작할 것이다. 따라서 그린 서브화소(20) 및 블루 서브화소들(30)의 오픈 영역들(22,32)에 충전된 제2 화소전압들은 각각 제2 및 제3 다운 커패시터들(Cdn2,Cdn3)에 충전되어 있는 이전 화소 전압들에 의해서 레벨 다운된다. 즉, 오픈 영역들(22,32)에 충전되는 제2 화소 전압들은 각각 제2 서브 데이터 신호 및 제3 서브 데이터 신호보다 낮은 레벨의 전압에 대응되는 전압이다.
커패시터에 충전되는 전압은 커패시터의 크기를 조절함으로써 조절될 수 있다. 따라서, 도 4의 설명을 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 제1 다운 커패시터(Cdn1)는 레드 광(R)의 투과율의 증가율(D1) 만큼 오픈 영역(12)의 광 투과율을 낮추기 위한 크기로 미리 설정된다. 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 커패시터(Cdn2)는 그린 광(G)의 투과율의 증가율(D2) 만큼 오픈 영역(22)의 광 투과율을 낮추기 위한 크기로 미리 설정된다. 블루 서브화소(30)의 오픈 영역(32)의 제3 다운 커패시터(Cdn3)는 그린 광(B)의 투과율의 증가율(D3) 만큼 오픈 영역(32)의 광 투과율을 낮추기 위한 크기로 미리 설정된다.
레드 광(R)의 투과율의 증가율(D1)이 가장 높으므로 레드 광(R)의 투과율을 가장 많이 낮추어 주어야 한다. 따라서, 오픈 영역들(12,22,32)에 충전되는 제2 화소 전압들 중 레드 서브화소(10)의 오픈 영역(12)의 제2 화소 전압의 레벨을 가장 많이 낮추어 주어야 한다. 결과적으로, 제1 내지 제3 다운 커패시터들(Cdn1,Cdn2,Cdn3) 중 제1 다운 커패시터(Cdn1)의 크기가 가장 크게 설정될 것이다.
블루 광(B)의 투과율의 증가율(D3)이 가장 낮으므로 블루 광(B)의 투과율을 가장 적게 낮추어 주여야 한다. 따라서, 오픈 영역들(12,22,32)에 충전되는 제2 화소 전압들 중 블루 서브화소(30)의 오픈 영역(32)의 제2 화소 전압의 레벨을 가장 적게 낮추어 주어야 한다. 결과적으로, 제1 내지 제3 다운 커패시터들(Cdn1,Cdn2,Cdn3) 중 제3 다운 커패시터(Cdn3)의 크기가 가장 작게 설정될 것이다.
그린 광(G)의 투과율의 증가율(D2)은 레드 광(R)의 투과율의 증가율(D1)보다 낮고, 블루 광(B)의 투과율의 증가율(D3)보다 높다. 따라서, 그린 서브화소(20)의 오픈 영역(22)의 제2 화소 전압의 레벨은 레드 서브화소(10)의 오픈 영역(12)의 제2 화소전압의 레벨보다 작게 블루 서브화소(30)의 오픈 영역(32)의 제2 화소전압의 레벨보다 크게 낮추어 주어야 한다. 결과적으로, 제2 다운 커패시터(Cdn2)의 크기는 제1 다운 커패시터(Cdn1)보다 작게 그리고 제3 다운 커패시터(Cdn3)보다 크게 설정될 것이다.
따라서, 레드 서브화소(10)의 오픈 영역(12)의 제1 다운 커패시터(Cdn1)는 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 커패시터(Cdn2)보다 큰 사이즈를 가진다. 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 커패시터(Cdn2)는 블루 서브화소(30)의 오픈 영역(32)의 제3 다운 커패시터(Cdn3)보다 큰 사이즈를 갖는다.
이러한 구성에 의해 레드, 그린 및 블루 서브 화소들(10,20,30)의 오픈 영역들(21,22,32)의 광 투과율은 각각 대응하는 컬러 필터 영역들(11,21,32)의 광투과율 레벨과 실질적인 차이가 없도록 낮아진다.
앞서 설명한 바와 같이 셀 갭의 크기에 따라서 광 투과율이 달라지므로, 제1 내지 제3 다운 커패시터의 사이즈 비율은 셀 갭의 크기에 따라서 서로 다른 크기로 설정될 수 있다.
도 8을 참조하면, 본 발명의 제 3 실시 예에 따른 투명 디스플레이 장치는 마지막 게이트 라인(GLn)의 다음 단의 더미 게이트 라인(D-GL)을 포함한다. 더미 게이트 라인(D-GL)은 마지막 게이트 라인(GLn)에 연결된 오픈영역(12)의 제3 박막 트랜지스터(T33)의 게이트 단자에 연결된다.
더미 게이트 라인(D-GL)이 없다면, 마지막 게이트 라인(GLn)에 연결된 오픈영역(12)의 제3 박막 트랜지스터(T33)의 게이트 단자에 인가되는 게이트 신호가 없을 것이다. 그러나, 더미 게이트 라인(D-GL)을 통해 게이트 신호가 마지막 게이트 라인(GLn)에 연결된 오픈영역(12)의 제3 박막 트랜지스터(T33)의 게이트 단자에 인가된다. 따라서 마지막 게이트 라인(GLn)에 연결된 오픈영역(12)의 레벨 다운부가 구동될 것이다.
결과적으로, 본 발명의 제3 실시 예에 따른 투명 디스플레이 장치는 레드, 그린 및 블루 서브 화소들 각각의 컬러 필터 영역들의 광 투과율과 오픈 영역들의 광 투과율의 차이를 없애므로서, 엘로위시와 같은 표시 불량을 개선할 수 있다.
도 10은 본 발명의 제 4 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 등가 회로도이며, 도 11은 도 10에 도시된 다운 박막 트랜지스터의 채널을 보여주는 도면이다.
도면상에 도시되지 않았으나, 본 발명의 제 4 실시 예에 따른 투명 디스플레이 장치는 순차적인 게이트 신호를 제공받는 복수의 게이트 라인들 및 제1 서브 데이터 신호, 제2 서브 데이터 신호, 및 제3 서브 데이터 신호를 포함하는 데이터 신호들을 제공받는 복수의 데이터 라인들을 포함할 것이다. 제1 서브 데이터 신호는 레드 서브화소에 제공되고, 제2 서브 데이터 신호는 그린 서브 화소에 제공되고, 제3 서브 데이터 신호는 블루 서브 화소에 제공될 수 있다.
도 10에 도시된 화소는 도 7에 도시된 화소의 레벨다운부를 구성하는 제3 박막 트랜지스터 및 다운 커패시터 대신 다운 트랜지스터를 사용하는 구성이다. 도 10에 도시된 화소의 다른 구성은 도 7에 도시된 화소의 구성과 실질적으로 동일하다. 따라서, 이하, 도 10에 도시된 화소의 구성 중, 도 7에 도시된 화소의 구성과의 차이점이 설명될 것이다.
먼저, 도 10을 참조하면, 레드 서브화소(10)의 오픈 영역(12)은 제1 다운 박막 트랜지스터(Tdn1)을 포함한다. 그린 서브화소(20)의 오픈 영역(22)은 제2 다운 박막 트랜지스터(Tdn2)을 포함한다. 블루 서브화소(30)의 오픈 영역(32)은 제3 다운 박막 트랜지스터(Tdn3)를 포함한다.
레드, 그린 및 블루 서브화소들(10,20,30)의 제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)의 소스 전극들은 각각 스토리지 전압(Vcst) 단자에 연결되고, 드레인 전극들은 각각 대응하는 제2 스토리지 커패시터들(L-Cst11,L-Cst12,L-Cst13) 및 제2 액정 커패시터들(L-Clc11,L-Clc12,L-Clc13)에 연결된다. 또한, 레드, 그린 및 블루 서브화소(10,20,30)들의 제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)의 게이트 전극들은 각각 대응하는 게이트 라인(GLi)에 공통으로 연결된다. 제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)은 각각 레벨 다운부를 구성한다.
제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)의 채널 크기가 다른 것을 제외하면, 레드, 그린 및 블루 서브 화소들(10,20,30)의 구성은 실질적으로 동일하다. 따라서, 이하 레드 서브화소(10)의 구성이 설명될 것이며, 그린 및 블루 서브 화소들(20,30)의 구성은 레드 서브화소(10)의 구성과 다른 구성만이 설명될 것이다.
게이트 라인(GLi)을 통해 컬러 필터 영역(11)의 제1 박막 트랜지스터(T31), 오픈 영역(12)의 제2 박막 트랜지스터(T32), 및 오픈 영역(12)의 제1 다운 박막 트랜지스터(Tdn1)에 게이트 신호가 인가되면, 제1 박막 트랜지스터(T31), 제2 박막 트랜지스터(T32), 및 제1 다운 박막 트랜지스터(Tdn1)는 턴 온 된다.
제1 서브 데이터 신호는 턴 온된 제1 박막 트랜지스터(T31)를 통해 제1 액정 커패시터(Clc11)의 제1 화소 전극에 제공된다. 따라서 제1 액정 커패시터(Clc11)에는 제1 서브 데이터 신호에 대응되는 제1 화소전압이 충전된다.
턴온 된 제2 박막 트랜지스터(T32)를 통해 제1 서브 데이터 신호가 오픈 영역(12)에 제공되고, 턴온 된 제1 다운 박막 트랜지스터(Tdn1)를 통해 스토리지 전압(Vcst)이 오픈 영역(12)에 제공된다.
제1 서브 데이터 신호의 전압 레벨의 범위는 스토리지 전압(Vcst)의 전압 레벨의 범위보다 넓게 설정된다. 예를 들어, 제1 서브 데이터 신호의 전압 레벨의 범위가 1V~15V이면, 스토리지 전압(Vcst)의 전압 레벨의 범위가 3V~13V일 수 있다. 이러한 경우, 제1 서브 데이터 신호와 공통 전압(Vcom)의 전압 레벨의 차이의 절대값이 스토리지 전압(Vcst) 및 공통 전압(Vcom)의 차이의 절대값보다 크도록 제1 서브 데이터 신호 및 스토리지 전압(Vcst)이 오픈 영역(12)에 제공될 것이다.
제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1)가 턴 온 되면, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1)의 턴 온시 저항 상태의 저항값에 의하여 분압된 전압이다. 즉, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 대략 턴 온된 제2 박막 트랜지스터(T32)를 통해 제공되는 제1 서브 데이터 신호 및 턴 온된 제1 다운 박막 트랜지스터(Tdn1)를 통해 제공되는 스토리지 전압(Vcst)의 중간 정도의 전압 값을 가진다.
예를들어, 제1 서브 데이터 신호의 전압 레벨이 14V이고, 스토리지 전압(Vcst)의 전압 레벨이 12V이고, 공통 전압(Vcom)이 7V일 경우, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 대략 13V일 수 있다. 이러한 경우, 제2 액정 커패시터(L-Clc11)의 제2 화소전극으로 13V의 전압이 제공되고, 공통전압(Vcom)은 7V이므로 13V와 7V의 차이값인 6V의 전압이 제2 액정 커패시터(L-Clc11)에 충전된다. 제1 다운 박막 트랜지스터(Tdn1)가 없다면, 14V의 제1 서브 데이터 신호가 제2 액정 커패시터(L-Clc11)의 제2 화소전극로 제공되므로, 14V와 7V의 차이값인 7V의 전압이 제2 액정 커패시터(L-Clc11)에 충전될 것이다. 따라서, 제2 액정 커패시터(L-Clc11)에 충전되는 전압의 절대값이 턴 온된 제1 다운 트랜지스터(Tdn1)를 통해 인가되는 스토리지 전압(Vcst)에 의해 낮아진다.
제1 서브 데이터 신호 및 스토리지 전압(Vcst)의 레벨이 공통 전압(Vcom)보다 낮게 인가될 수 있다. 예를 들어, 제1 서브 데이터 신호의 전압 레벨이 1V이고, 스토리지 전압(Vcst)의 전압 레벨이 3V일 경우, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 대략 2V일 수 있다. 이러한 경우, 제2 액정 커패시터(L-Clc11)의 제2 화소전극으로 2V의 전압이 제공되고, 공통전압(Vcom)은 7V이므로 2V와 7V의 차이값인 5V의 전압이 제2 액정 커패시터(L-Clc11)에 충전된다. 제1 다운 박막 트랜지스터(Tdn1)가 없다면, 1V의 제1 서브 데이터 신호가 제2 액정 커패시터(L-Clc11)의 제2 화소전극로 제공되므로, 1V와 7V의 차이값인 6V의 전압이 제2 액정 커패시터(L-Clc11)에 충전될 것이다. 따라서 제2 액정 커패시터(L-Clc11)에 충전되는 전압의 절대값이 턴 온된 제1 다운 트랜지스터(Tdn1)를 통해 인가되는 스토리지 전압(Vcst)에 의해 낮아진다. 이하, 전압의 절대값은 전압 크기라 칭한다.
결과적으로, 제1 액정 커패시터(Clc11)에는 제1 서브 데이터 신호에 대응되는 제1 화소전압이 충전되나, 제2 액정 커패시터(L-Clc11)에는 제1 화소전압의 절대값 보다 낮은 전압 크기를 갖는 제2 화소전압이 충전된다.
그린 서브화소(20) 및 블루 서브화소(30)들은 레드 서브화소(10)와 동일하게 구성되고 동일하게 동작할 것이다. 따라서 그린 서브화소(20) 및 블루 서브화소들(30) 각각의 제2 액정 커패시터들(L-Clc12,L-Clc13)에는 제1 화소 전압의 절대값보다 낮은 전압 크기를 갖는 제2 화소 전압이 충전된다.
제2 화소 전압들의 크기의 비율은 다운 박막 트랜지스터의 채널 크기를 다르게 설정하여 조절될 수 있다.
도 11을 참조하면, 다운 박막 트랜지스터의 소스 전극(S)과 드레인 전극(D) 사이의 거리는 채널 길이(CH-L)로 정의되며, 소스 전극(S)과 드레인 전극(D) 사이의 통로는 채널 폭(CH-W)으로 정의된다. 소스 전극(S)을 A방향으로 연장하면 채널 폭(CH-W)은 커질 것이며, 소스 전극(S)을 A방향의 반대 방향으로 줄이면, 채널 폭(CH-W)은 작아질 것이다.
채널 폭(CH-W)이 커질 경우, 다운 박막 트랜지스터(Tdn)의 소스 전극(S)으로부터 드레인 전극(D)으로 흐르는 전류는 많아지고 저항값은 작아진다. 따라서, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압이 낮아질 것이고, 제2 화소 전압의 크기를 더 크게 다운시킬 수 있다. 그러나, 채널 폭(CH-W)이 작아질 경우, 다운 박막 트랜지스터(Tdn)의 소스 전극(S)으로부터 드레인 전극(D)으로 흐르는 전류는 적어지고 저항값은 커진다. 따라서, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 높아지고, 제2 화소 전압의 크기를 더 적게 다운시킬 수 있다.
채널 길이(CH-L)를 길게 설정할 경우, 다운 박막 트랜지스터(Tdn)의 소스 전극(S)으로부터 드레인 전극(D)으로 흐르는 전류는 적어지며 저항값은 커진다. 채널 길이(CH-L)를 작게 설정할 경우 소스 전극(S)으로부터 드레인 전극(D)으로 흐르는 전류는 많아지며 저항값은 작아진다. 따라서, 제2 화소 전압의 크기는 채널 길이(CH-L)를 통해서도 조절될 수 있다.
이하, 다운 박막 트랜지스터의 크기는 채널 폭(CH-W)의 크기를 조절하여 결정되는 것을 일 예로서 설명한다.
도 4의 설명을 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 제1 다운 박막 트랜지스터(Tdn1)는 레드 광(R)의 투과율의 증가율(D1) 만큼 오픈 영역(12)의 광 투과율을 낮추기 위한 크기로 설정될 것이다. 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 박막 트랜지스터(Tdn2)는 그린 광(G)의 투과율의 증가율(D2) 만큼 오픈 영역(22)의 광 투과율을 낮추기 위한 크기로 설정될 것이다. 블루 서브화소(30)의 오픈 영역(32)의 제3 다운 트랜지스터(Tdn3)는 그린 광(B)의 투과율의 증가율(D3) 만큼 오픈 영역(32)의 광 투과율을 낮추기 위한 크기로 설정될 것이다.
레드 광(R)의 투과율의 증가율(D1)이 가장 높으므로 레드 광(R)의 투과율을 가장 많이 낮추어 주어야 한다. 따라서, 오픈 영역들(12,22,32)에 충전되는 제2 화소 전압들 중 레드 서브화소(10)의 오픈 영역(12)의 제2 화소 전압의 크기를 가장 많이 낮추어 주어야 한다. 결과적으로, 제1 내지 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3) 중 제1 다운 박막 트랜지스터(Tdn1)의 크기가 가장 크게 설정될 것이다.
블루 광(B)의 투과율의 증가율(D3)이 가장 낮으므로 블루 광(B)의 투과율을 가장 적게 낮추어 주여야 한다. 따라서, 오픈 영역들(12,22,32)에 충전되는 제2 화소 전압들 중 블루 서브화소(30)의 오픈 영역(32)의 제2 화소 전압의 크기를 가장 적게 낮추어 주어야 한다. 결과적으로, 제1 내지 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3) 중 제3 다운 박막 트랜지스터(Tdn3)의 크기가 가장 작게 설정될 것이다.
그린 광(G)의 투과율의 증가율(D2)은 레드 광(R)의 투과율의 증가율(D1)보다 낮고, 블루 광(B)의 투과율의 증가율(D3)보다 높다. 따라서, 그린 서브화소(20)의 오픈 영역(22)의 제2 화소 전압의 크기는 레드 서브화소(10)의 오픈 영역(12)의 제2 화소 전압의 크기보다 작게 블루 서브화소(30)의 오픈 영역(32)의 제2 화소전압의 크기보다 크게 낮추어 주어야 한다. 결과적으로, 제2 다운 박막 트랜지스터(Tdn2)의 크기는 제1 다운 박막 트랜지스터(Tdn1)보다 작게 그리고 제3 다운 박막 트랜지스터(Tdn3)보다 크게 설정될 것이다.
따라서, 레드 서브화소(10)의 오픈 영역(12)의 제1 다운 박막 트랜지스터(Tdn1)는 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 박막 트랜지스터(Tdn2)보다 큰 사이즈를 가진다. 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 박막 트랜지스터(Tdn2)는 블루 서브화소(30)의 오픈 영역(32)의 제3 다운 박막 트랜지스터(Tdn3)보다 큰 사이즈를 갖는다.
이러한 구성에 의해 레드, 그린 및 블루 서브 화소들(10,20,30)의 오픈 영역들(12,22,32)의 광 투과율은 각각 대응하는 컬러 필터 영역들(11,21,31)의 광투과율 레벨과 실질적인 차이가 없도록 낮아진다.
앞서 설명한 바와 같이 셀 갭의 크기에 따라서 광 투과율이 달라지므로, 제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)의 사이즈 비율은 셀 갭의 크기에 따라서 서로 다른 크기로 설정될 수 있다.
결과적으로, 본 발명의 제4 실시 예에 따른 투명 디스플레이 장치는 레드, 그린 및 블루 서브 화소들 각각의 컬러 필터 영역들의 광 투과율과 오픈 영역들의 광 투과율의 차이를 없애므로서, 옐로위시와 같은 표시 불량을 개선할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명의 제 1 실시 예에 따른 투명 디스플레이 장치의 블록도이다.
도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 투명 디스플레이 장치(100)는 표시패널(110), 게이트 구동부(120), 데이터 구동부(130), 복수의 게이트 라인들(GL1~GLn), 및 복수의 데이터 라인들(DL1~DLm)을 포함한다.
표시패널(110)은 서로 교차하는 행들 및 열들에 배열된 복수의 화소들(PX)을 포함한다. 복수의 화소들(PX)은 각각 행 방향으로 배열된 서브 화소들(또는 단위 화소들)을 포함한다. 서브 화소들은 레드 서브화소, 그린 서브화소, 및 블루 서브화소로 구성된다. 예를 들어, 복수의 화소들(PX)은 각각 행 방향으로 배열된 레드, 그린, 및 블루 서브 화소를 포함한다. 따라서, 서브 화소들(PXnm)은 서로 교차하는 n 개의 행들 및 m개의 열들에 배열된다. n 및 m 은 0보다 큰 정수이다.
서브 화소들은 행 방향을 따라 레드, 그린 및 블루 서브화소들이 규칙적으로 반복되어 형성되고, 열 방향을 따라서 동일한 형태가 반복되어 형성될 수 있으나, 서브 화소들의 배치는 다양한 변경을 통해 구현될 수 있다.
복수의 게이트 라인들(GL1~GLn)은 각각 대응하는 행들에 배열된 서브 화소들에 연결된다. 복수의 데이터 라인들(DL1~DLm)은 복수의 게이트 라인들(GL1~GLn)과 절연되고, 두 개의 데이터 라인을 한 쌍으로 각각 대응하는 열들에 배열된 서브 화소들에 연결된다. 이하, 두 개의 데이터 라인들 중 하나는 제1 데이터 라인, 다른 하나는 제2 데이터 라인이라 한다.
게이트 구동부(120)는 타이밍 컨트롤러(미 도시됨)로부터 제공된 게이트 제어신호에 응답하여, 게이트 신호(또는 게이트 전압)를 생성한다. 게이트 구동부(110)는 생성된 게이트 신호를 복수의 게이트 라인들(GL1~GLn)을 통해 순차적으로 복수의 화소들에 제공한다.
데이터 구동부(130)는 타이밍 컨트롤러(미 도시됨)로부터 제공된 데이터 제어신호에 응답하여 데이터 신호들(또는 데이터 전압)을 생성한다. 데이터 구동부(130)는 생성된 데이터 신호들을 데이터 라인들을 통해 화소들에 제공한다.
데이터 신호는 복수의 서브 데이터 신호들 및 복수의 서브 데이터 신호들에 대응되는 복수의 다운 데이터 신호들을 포함한다. 다운 데이터 신호들은 각각 대응하는 복수의 서브 데이터 신호들보다 낮은 레벨이며, 서로 다른 레벨을 갖는다.
예를 들어, 데이터 신호는 제1 서브 데이터 신호(또는 레드 데이터 신호), 제2 서브 데이터 신호(또는 그린 데이터 신호), 제3 서브 데이터 신호(또는 블루 데이터 신호), 제1 내지 제3 서브 데이터 신호에 각각 대응되는 제1 내지 제 3 다운 데이터 신호를 포함한다. 제1 다운 데이터 신호는 제1 서브 데이터 신호보다 낮은 레벨의 데이터 전압이며, 제2 다운 데이터 신호는 제2 서브 데이터 신호보다 낮은 레벨의 데이터 전압이며, 제3 다운 데이터 신호는 제3 서브 데이터 신호보다 낮은 레벨의 데이터 전압이다. 또한, 제1 내지 제3 다운 데이터 신호는 서로 다른 레벨의 데이터 전압이다.
서브 화소들은 각각 컬러 필터 영역 및 오픈 영역을 포함한다. 제1 내지 제3 서브 데이터 신호는 각각 대응하는 제1 데이터 라인들을 통해 서브 화소들의 컬러 필터 영역들에 제공된다. 제1 내지 제3 다운 데이터 신호는 각각 대응하는 제2 데이터 라인들을 통해 서브 화소들의 오픈 영역들에 제공된다.
제1 내지 제3 다운 데이터 신호는 서브 화소들의 컬러 필터 영역의 광 투과율과 오픈 영역의 광 투과율의 차이를 없애기 위한 신호들이다. 예를 들어, 제1 내지 제3 다운 데이터 신호는 서브 화소들의 오픈 영역들의 광 투과율을 각각 대응하는 컬러 필터 영역들의 광투과율과 실질적인 차이가 없도록 낮추어준다.
레드 서브 화소의 오픈 영역의 광 투과율의 증가율, 그린 서브 화소의 오픈 영역의 광 투과율의 증가율, 그리고 블루 서브 화소의 오픈 영역의 광 투과율의 증가율은 서로 다르다. 서브 화소들 각각의 오픈영역들의 광 투과율의 증가율들이 다르므로, 각각의 오픈 영역들의 광 투과율을 낮추어 주기 위한 제1 내지 제3 다운 데이터 신호는 서로 다른 레벨을 가질 것이다.
결과적으로, 본 발명에 따른 투명 디스플레이 장치(100)는 레드, 그린 및 블루 서브 화소들 각각의 컬러 필터 영역들의 광 투과율과 오픈 영역들의 광 투과율의 차이를 없애므로서, 옐로위시(yellowish)와 같은 표시 불량을 개선할 수 있다.
대응하는 서브 화소들에 각각 인가되는 제1 내지 제3 다운 데이터 전압들의 비율 및 서브 화소들의 상세 구성은 이하, 도 2 내지 도 5를 참조하여 상세히 설명될 것이다.
도 2a 내지 도 2d는 도 1에 도시된 표시 패널의 임의의 한 화소의 평면 구성을 보여주는 도면이다.
먼저, 도 2a를 참조하면, 화소(PX)는 복수의 서브 화소들(10,20,30)을 포함하고, 복수의 서브 화소들(10,20,30)은 각각 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)을 포함한다. 서브 화소들(10,20,30)은 각각 적색(레드), 녹색(그린) 및 청색(블루) 중 어느 하나를 표시할 수 있으며, 표시하는 색의 배열은 달라질 수 있다. 이하 서브 화소(10)는 적색을 표시하는 레드 서브화소(10), 서브 화소(20)는 녹색을 표시하는 그린 서브화소(20), 그리고 서브 화소(30)는 청색을 표시하는 블루 서브화소(30)라 한다.
도 2a에는 컬러 필터 영역들(11,21,31)이 각각 서브 화소들(10,20,30)의 상부 영역에 형성되고, 오픈 영역들(12,22,32)이 각각 서브 화소들(10,20,30)의 하부 영역에 형성되어 있으나, 이에 한정되지는 않을 것이다. 예를 들어, 컬러 필터 영역들(11,21,31)이 서브 화소들(10,20,30)의 하부 영역에 형성되고, 오픈 영역들(12,22,32)이 서브 화소들(10,20,30)의 상부 영역에 형성될 수 있다. 또한, 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)이 서브 화소들(10,20,30)의 좌우 영역에 형성될 수 있다.
도 2a에는 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)이 사각형 모양이나 이에 한정되지 않을 것이다. 예를 들어, 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)이 대각선 방향의 격자형으로 형성될 수 있다.
도 2a에는 오픈 영역들(12,22,32)의 평면 면적들이 서로 동일하고, 오픈 영역들(12,22,32)의 평면 면적들이 컬러 필터 영역들(11,21,31)과 동일하도록 도시되어 있으나 이에 한정되지 않을 것이다. 예를 들어, 컬러 필터 영역들(11,21,31)의 평면 면적이 오픈 영역들(12,22,32)보다 크게 형성될 수 있을 것이다. 이러한 경우 레드, 그린, 및 블루 색의 색 재현성이 높아진다. 색 재현성이 높아질수록, 진하고 선명한 색감이 표시된다. 반대로 컬러 필터 영역들(11,21,31)의 평면 면적이 오픈 영역들(12,22,32)보다 작게 형성될 수 있을 것이다. 이러한 경우 레드, 그린, 및 블루 색의 색 재현성이 낮아진다.
또한, 오픈 영역들(12,22,32)의 평면 면적이 서로 다르게 설정될 수 있다. 도 2b 내지 도 2d는 오픈 영역들(12,22,32)의 평면 면적이 서로 다르게 설정된 경우를 도시한 것이다.
도 2b를 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 평면 면적은 그린 서브화소(20)의 오픈 영역(22) 및 블루 서브화소(30)의 오픈 영역(32)의 평면 면적보다 작다. 이러한 경우, 레드 서브화소(10)의 컬러 필터 영역(11)의 평면 면적은 그린 서브화소(20)의 컬러 필터 영역(21) 및 블루 서브화소(30)의 컬러 필터 영역(31)의 평면 면적보다 크다. 따라서, 레드 색의 색 재현성이 그린 및 블루 색의 색 재현성보다 높아진다.
도 2c를 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 평면 면적은 그린 서브화소(20)의 오픈 영역(22) 및 블루 서브화소(30)의 오픈 영역(32)의 평면 면적보다 크다. 이러한 경우, 레드 서브화소(10)의 컬러 필터 영역(11)의 평면 면적은 그린 서브화소(20)의 컬러 필터 영역(21) 및 블루 서브화소(30)의 컬러 필터 영역(31)의 평면 면적보다 작다. 따라서, 레드 색의 색 재현성이 그린 및 블루 색의 색 재현성보다 낮아진다.
도 2d를 참조하면, 레드, 그린 및 블루 서브화소(10,20,30)들 각각의 오픈 영역들(12,22,32)의 평면 면적이 서로 다르다. 구체적으로, 레드 서브화소(10)의 오픈 영역(12)의 평면 면적이 그린 서브화소(20)의 오픈 영역(22)의 평면 면적보다 크며, 그린 서브화소(20)의 오픈 영역(22)의 평면 면적이 블루 서브화소(30)의 오픈 영역(32)의 평면 면적보다 크다. 이러한 경우, 레드 서브화소(10)의 컬러 필터 영역(11)의 평면 면적이 그린 서브화소(20)의 컬러 필터 영역(21)의 평면 면적보다 작으며, 그린 서브화소(20)의 컬러 필터 영역(21)의 평면 면적이 블루 서브화소(30)의 컬러 필터 영역(31)의 오픈 영역(32)의 평면 면적보다 작다. 따라서, 블루 색의 색 재현성이 그린 색의 색 재현성보다 높으며, 그린 색의 색 재현성이 레드 색의 색 재현성보다 높다.
레드 서브화소(10)의 오픈 영역(12)의 면적이 가장 넓게 설정된 경우가 설명되었으나, 레드, 그린 및 블루 서브화소(10,20,30)들 각각의 오픈 영역들(12,22,32)의 평면 면적들의 비율은 서로 다르게 설정될 수 있을 것이다.
도 3은 도 2에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 3을 참조하면, 레드 서브화소(10)는 제1 기판(114), 제1 기판(114)과 마주하는 제2 기판(115) 및 제1 기판(114)과 제2 기판(115) 사이에 구비된 액정층(113)을 포함한다.
제1 기판(114)은 제1 베이스 기판(111), 제1 베이스 기판(111)상에 형성되고 서로 이격 되어 형성되는 제1 화소 전극(PE11) 및 제2 화소전극(PE21)을 포함한다.
제2 기판(115)은 제2 베이스 기판(112), 제2 베이스 기판(112) 하부에 형성되고, 제1 화소 전극(PE11)과 오버랩되는 컬러 필터 기판(CF), 및 제2 베이스 기판(112) 하부에 형성되고 컬러 필터 기판(CF)을 덮도록 형성되는 공통전극(CE)을 포함한다. 컬러 필터 기판(CF)은 레드 컬러필터 기판이다.
레드 서브화소(10)의 컬러 필터 영역(11)은 제1 베이스 기판(111), 제1 베이스 기판(111)상에 형성된 제1 화소 전극(PE11), 제2 베이스 기판(112), 제2 베이스 기판(112) 하부에 형성된 컬러 필터 기판(CF), 및 컬러 필터 기판(CF) 하부에 형성된 공통전극(CE)을 포함하는 영역으로 정의된다.
레드 서브화소(10)의 오픈 영역(12)은 제1 베이스 기판(111), 제1 베이스 기판(111)상에 형성된 제2 화소 전극(PE21), 제2 베이스 기판(112), 및 제2 베이스 기판(112) 하부에 형성된 공통전극(CE)을 포함하는 영역으로 정의된다.
그린 서브화소(20) 및 블루 서브화소(30)는 컬러 필터 기판(CF)이 각각 그린 컬러 필터 기판(CF) 및 블루 컬러 필터 기판(CF)인 것을 제외하면 레드 서브화소(10)의 구성과 동일하다.
도 3에는 컬러 필터기판(CF)이 제2 기판(115)에 형성되어 있으나, 이에 한정되지 않으며, 제1 기판(114)에 형성될 수도 있다.
컬러 필터 영역(11)의 셀 갭(CF CELL GAP)은 공통 전극(CE)과 제1 화소 전극(PE11) 사이의 거리로 정의된다. 오픈 영역(12)의 셀 갭(OPEN CELL GAP)은 공통 전극(CE)과 제2 화소 전극(PE21) 사이의 거리로 정의된다.
도 3에 도시된 바와 같이, 오픈 영역(12)은 컬러 필터 기판(CE)를 포함하지 않으므로, 컬러 필터 영역(11)의 셀 갭(CF CELL GAP)보다, 오픈 영역(12)의 셀 갭(OPEN CELL GAP)이 더 길다.
도 4는 셀 갭의 증가에 따른 레드, 그린, 블루 광의 투과율 변화를 보여주는 도면이다.
도 4를 참조하면, 서로 파장이 다른 레드, 그린 및 블루 광의 투과율은 각각 셀 갭의 증가에 따라서 서로 다른 비율로 증가한다. 컬러 필터 영역 및 오픈 영역은 서로 다른 길이의 셀 갭을 가지므로, 광 투과율의 증가율의 차이가 발생한다.
일 예로서 셀 갭(CF CELL GAP)의 길이가 3 마이크로 미터에서 4 마이크로 미터로 증가할 경우, 도 4에 도시된 바와 같이 오픈 영역에서의 레드 광(R)의 투과율의 증가율(D1)은 그린 광(G)의 투과율의 증가율(D2)보다 높아진다. 또한, 그린 광(G)의 투과율의 증가율(D2)은 블루 광(B)의 투과율의 증가율(D3)보다 높아진다.
본 발명의 투명 디스플레이 장치는 서브 화소들 각각의 오픈 영역의 광 투과율을 컬러 필터 영역의 광 투과율과 실질적으로 동일하도록 낮추어 준다.
예를 들어, 컬러 필터 영역의 셀 갭(CF CELL GAP)의 길이가 3 마이크로 미터이고, 오픈 영역의 셀 갭(OPEN CELL GAP)의 길이가 4 마이크로 미터로 설정된다. 레드 광(R)의 투과율의 증가율(D1) 만큼 레드 서브화소(10)의 오픈 영역(12)의 광 투과율을 낮추어 주기 위한 제1 다운 데이터 신호가 레드 서브화소(10)의 오픈 영역(12)에 제공된다. 그린 광(G)의 투과율의 증가율(D2) 만큼 그린 서브화소(20)의 오픈 영역(22)의 광 투과율을 낮추어 주기 위한 제2 다운 데이터 신호가 그린 서브화소(20)의 오픈 영역(22)에 제공된다. 블루 광(B)의 투과율의 증가율(D3) 만큼 블루 서브화소(30)의 오픈 영역(32)의 광 투과율을 낮추어 주기 위한 제3 다운 데이터 신호가 블루 서브화소(30)의 오픈 영역(32)에 제공된다.
레드 광(R)의 투과율의 증가율(D1)이 가장 높으므로 레드 광(R)의 투과율을 가장 많이 낮추어 주어야 한다. 따라서 제1 내지 제3 다운 데이터 신호 중 제1 다운 데이터 신호의 레벨이 가장 낮게 설정될 것이다.
블루 광(B)의 투과율의 증가율(D3)이 가장 낮으므로 블루 광(B)의 투과율을 가장 적게 낮추어 주여야 한다. 따라서, 제1 내지 제3 다운 데이터 신호 중 제3 다운 데이터 신호의 레벨이 가장 높게 설정될 것이다.
그린 광(G)의 투과율의 증가율(D2)은 레드 광(R)의 투과율의 증가율(D1)보다 낮고, 블루 광(B)의 투과율의 증가율(D3)보다 높다. 따라서, 제2 다운 데이터 신호의 레벨은 제1 다운 데이터 신호의 레벨보다 높고, 제3 다운 데이터 신호의 레벨보다 낮게 설정될 것이다.
결과적으로, 제1 다운 데이터 신호의 레벨은 제2 다운 데이터 신호의 레벨보다 낮으며, 제2 다운 데이터 신호의 레벨은 제3 다운 데이터 신호의 레벨보다 낮게 설정된다. 또한, 도 4에 도시된 바와 같이 셀 갭의 크기에 따라서 레드, 그린 및 블루 광의 투과율은 서로 다른 비율로 증가하다가 파동 상태로 변한다. 따라서, 셀 갭의 크기에 따라서 제1 내지 제3 다운 데이터 신호의 레벨 비율은 달라질 수 있다.
도 5는 도 2에 도시된 화소의 상세 구성을 보여주는 도면이다.
도 5에 도시된 구성은 한 서브 화소에 하나의 게이트 라인과 두 개의 데이터 라인이 연결된 구성(1G2D 구성)이다. 이하, 제1 데이터 라인들은 홀수 데이터 라인들(DLj, DLj+2, DLj+4) 그리고 제2 데이터 라인들은 짝수 데이터 라인들(DLj+1, DLj+3, DLj+5)이라 한다.
도 5를 참조하면, 화소(PX)는 레드 서브화소(10), 그린 서브화소(20) 및 블루 서브화소(30)를 포함한다. 레드, 그린, 및 블루 서브 화소들(10,20,30)은 각각 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,23)을 포함한다. 컬러 필터 영역들(11,21,31)은 각각 제1 박막 트랜지스터들(T11,T21,T31) 및 제1 화소전극들(PE11,P12,P13)을 포함한다. 오픈 영역들(12,22,23)은 각각 제2 박막 트랜지스터들(T21,T22,T32) 및 제2 화소전극들(PE21,P22,P23)을 포함한다.
홀수 데이터 라인들(DLj, DLj+2, DLj+4)은 각각 대응하는 레드, 그린 및 블루 서브화소들(10,20,30)의 컬러 필터 영역들(11,21,31)에 연결된다. 짝수 데이터 라인들(DLj+1, DLj+3, DLj+5)은 각각 대응하는 레드, 그린 및 블루 서브화소들(10,20,30) 각각의 오픈 영역들(12,22,32)에 연결된다. 그러나 데이터 라인들의 연결구성은 이에 한정되지 않는다. 예를들어 짝수 데이터 라인들이 대응하는 컬러 필터 영역들(11,21,31)에 연결되고 홀수 데이터 라인들이 대응하는 오픈 영역들(12,22,32)에 연결될 수 있다. 도 5에서 j는 0보다 큰 임의의 한 정수이며, j+5는 m보다 작거나 같다.
컬러 필터 영역들(11,21,31)의 제1 박막 트랜지스터들(T11,T12,T13)의 소스 전극들은 각각 대응하는 홀수 데이터 라인들(DLj, DLj+2, DLj+4)에 연결되고, 드레인 전극들은 각각 대응하는 제1 픽셀 전극들(PE11,PE12,P13)에 연결되고, 게이트 전극들은 게이트 라인(GLi)에 공통으로 연결된다. 도 5에서 i는 0보다 큰 임의의 한 정수이며, n보다 작거나 같다.
오픈 영역들(12,22,32)의 제2 박막 트랜지스터들(T21,T22,T23)의 소스 전극들은 각각 대응하는 짝수 데이터 라인들(DLj+1, DLj+3, DLj+5)에 연결되고, 드레인 전극들은 각각 대응하는 제2 화소 전극들(PE21,PE22,P23)에 연결되고, 게이트 전극들은 게이트 라인(GLi)에 공통으로 연결된다.
이하, 제1 서브 데이터 신호 및 제1 다운 데이터 신호는 레드 서브화소(10)에, 제2 서브 데이터 신호 및 제2 다운 데이터 신호는 그린 서브화소(20)에, 그리고 제3 서브 데이터 신호 및 제3 다운 데이터 신호는 블루 서브 화소(30)에 제공된다고 한다.
게이트 라인(GLi)을 통해 제1 박막 트랜지스터들(T11,T12,T13) 및 제2 박막 트랜지스터들(T21,T22,T23)에 게이트 신호가 인가되면, 제1 박막 트랜지스터들(T11,T12,T13) 및 제2 박막 트랜지스터들(T21,T22,T23)이 턴 온 된다. 따라서, 제1, 제2 및 제3 서브 데이터 신호들은 각각 대응하는 홀수 데이터 라인들(DLj, DLj+2, DLj+4)을 통해 컬러 필터 영역들(11,21,31) 각각의 제1 화소 전극들(PE11,PE12,P13)에 제공된다. 또한, 제1, 제2 및 제3 다운 데이터 신호들은 각각 대응하는 짝수 데이터 라인들(DLj+1, DLj+3, DLj+5)을 통해 오픈 영역들(12,22,32) 각각의 제2 화소 전극들(PE21,PE22,P23)에 제공된다.
이하, 컬러 필터 영역의 셀 갭(CF CELL GAP)의 길이는 3 마이크로 미터이고, 오픈 영역의 셀 갭(OPEN CELL GAP)의 길이는 4 마이크로 미터인 경우를 일 예로 하여 본 발명의 투명 디스플레이 장치의 동작이 설명될 것이다.
앞서 설명한 바와 같이, 제1 다운 데이터 신호는 제1 서브 데이터 신호보다 낮은 레벨의 데이터 전압이고, 제2 다운 데이터 신호는 제2 서브 데이터 신호보다 낮은 레벨의 데이터 전압이고, 제3 다운 데이터 신호는 제3 서브 데이터 신호보다 낮은 레벨의 데이터 전압이다. 또한, 제1 내지 제3 다운 데이터 신호는 서로 다른 레벨이며, 제1 다운 데이터 신호의 레벨은 제2 다운 데이터 신호의 레벨보다 낮으며, 제2 다운 데이터 신호의 레벨은 제3 다운 데이터 신호의 레벨보다 낮다.
제1 서브 데이터 신호가 레드 서브화소(10)의 컬러 필터 영역(11)에 제공되고, 제1 데이터 신호보다 낮은 레벨의 제1 다운 데이터 신호가 레드 서브화소(10)의 오픈 영역(12)에 제공된다. 따라서, 도 4에서 설명한 바와 같이, 레드 광(R)의 투과율의 증가율(D1) 만큼 레드 서브화소(10)의 오픈 영역(12)의 광 투과율이 낮아질 것이다.
제2 서브 데이터 신호가 그린 서브화소(20)의 컬러 필터 영역(21)에 제공되고, 제2 데이터 신호보다 낮은 레벨의 제2 다운 데이터 신호가 그린 서브화소(20)의 오픈 영역(22)에 제공된다. 따라서, 도 4에서 설명한 바와 같이, 그린 광(G)의 투과율의 증가율(D2) 만큼 그린 서브화소(20)의 오픈 영역(22)의 광 투과율이 낮아질 것이다.
제3 서브 데이터 신호가 블루 서브화소(30)의 컬러 필터 영역(31)에 제공되고, 제3 데이터 신호보다 낮은 레벨의 제3 다운 데이터 신호가 블루 서브화소(30)의 오픈 영역(32)에 제공된다. 따라서, 도 4에서 설명한 바와 같이, 블루 광(B)의 투과율의 증가율(D3) 만큼 블루 서브화소(30)의 오픈 영역(32)의 광 투과율이 낮아질 것이다.
오픈 영역의 셀 갭(OPEN CELL GAP)의 길이가 4 마이크로 미터인 경우를 예로들어 설명하였으나, 앞서 설명한 바와 같이, 오픈 영역의 셀 갭(OPEN CELL GAP)의 길이에 따라서 제1 내지 제3 다운 데이터 신호의 레벨 비율은 달라질 수 있다.
결과적으로, 본 발명의 제1 실시 예에 따른 투명 디스플레이 장치(100)는 레드, 그린 및 블루 서브 화소들(10,20,30) 각각의 컬러 필터 영역들(11,21,31)의 광 투과율과 오픈 영역들(12,22,32)의 광 투과율의 차이를 없애므로서, 옐로위시와 같은 표시 불량을 개선할 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 상세 구성을 보여주는 도면이다.
도 6에 도시된 구성은 한 서브 화소에 두 개의 게이트 라인과 한 개의 데이터 라인이 연결된 구성(2G1D 구성)이다. 서브 화소들과, 게이트 라인 및 데이터 라인의 연결 구성이 다른 것을 제외하면, 도 6에 도시된 화소의 구성은 도 5에 도시된 화소의 구성과 동일하다. 따라서, 이하, 도 5에 도시된 화소의 구성과 다른 도 6에 도시된 화소의 구성이 설명될 것이다.
도 6을 참조하면, 복수의 게이트 라인들은 두 개의 게이트 라인들(GLi, GLi+1)을 한 쌍으로 각각 대응하는 행들에 배열된 서브 화소들에 연결된다. 복수의 데이터 라인들(DLj,DLj+1,DLj+2)은 복수의 게이트 라인들과 절연되고, 각각 대응하는 열들에 배열된 서브 화소들에 연결된다. 이하, 두 개의 게이트 라인들(GLi, GLi+1) 중 하나는 제1 게이트 라인(GLi), 다른 하나는 제2 게이트 라인(GLi, GLi+1)이라 한다. 도 6에서 j는 0보다 큰 임의의 한 정수이며, j+2는 m보다 작거나 같다. 또한, 도 6에서 i는 0보다 큰 임의의 한 정수이며, i+1은 n보다 작거나 같다.
구체적으로, 임의의 한 화소(PX)에 대한 게이트 라인 및 데이터 라인의 연결 구성을 설명하면, 제1 게이트 라인(GLi)(또는 현재 단 게이트 라인)은 대응하는 열에 배열된 레드, 그린 및 블루 서브화소들(10,20,30) 각각의 컬러 필터 영역들(11,21,31)에 연결된다. 제2 게이트 라인(GLi+1)(또는 다음 단 게이트 라인)은 대응하는 열에 배열된 레드, 그린 및 블루 서브화소들(10,20,30) 각각의 의 오픈 영역들(12,22,32)에 연결된다.
데이터 라인들(DLj, DLj+1, DLj+2)은 각각 대응하는 레드, 그린 및 블루 서브화소들(10,20,30)의 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,32)에 공통으로 연결된다.
컬러 필터 영역들(11,21,31)의 제1 박막 트랜지스터들(T11,T12,T13)의 소스 전극들은 각각 대응하는 데이터 라인들(DLj, DLj+1, DLj+2)에 연결되고, 드레인 전극들은 각각 대응하는 제1 픽셀 전극들(PE11,PE12,P13)에 연결되고, 게이트 전극들은 제1 게이트 라인(GLi)에 공통으로 연결된다.
오픈 영역들(12,22,32)의 제2 박막 트랜지스터들(T21,T22,T23)의 소스 전극들은 각각 대응하는 데이터 라인들(DLj, DLj+1, DLj+2)에 연결되고, 드레인 전극들은 각각 대응하는 제2 화소 전극들(PE21,PE22,P23)에 연결되고, 게이트 전극들은 제2 게이트 라인(GLi+1)에 공통으로 연결된다.
게이트 신호는 순차적으로 인가되므로, 제1 게이트 라인(GLi)을 통해 게이트 신호가 인가되고, 다음으로 제2 게이트 라인(GLi+1)을 통해 게이트 신호가 인가된다. 제1 게이트 라인(GLi)을 통해 제1 박막 트랜지스터들(T11,T12,T13)에 게이트 신호가 인가되면, 제1 박막 트랜지스터들(T11,T12,T13)이 턴 온 된다. 따라서, 제1 내지 제3 서브 데이터 신호들은 각각 대응하는 데이터 라인들(DLj, DLj+1, DLj+2)을 통해 컬러 필터 영역들(11,21,31) 각각의 제1 화소 전극들(PE11,PE12,P13)에 제공된다.
제2 게이트 라인(GLi+1)을 통해 제2 박막 트랜지스터들(T21,T22,T23)에 게이트 신호가 인가되면, 제2 박막 트랜지스터들(T21,T22,T23)이 턴 온 된다. 따라서, 제1 내지 제3 다운 데이터 신호들은 각각 대응하는 데이터 라인들(DLj, DLj+1, DLj+2)을 통해 오픈 영역들(12,22,32) 각각의 제2 화소 전극들(PE21,PE22,P23)에 제공된다. 이하, 동작은 도 5에서 설명한 바와 같으므로 생략한다.
결과적으로, 본 발명의 제2 실시에 따른 투명 디스플레이 장치는 레드, 그린 및 블루 서브 화소들(10,20,30) 각각의 컬러 필터 영역들(11,21,31)의 광 투과율과 오픈 영역들(12,22,32)의 광 투과율의 차이를 없애므로서, 옐로위시와 같은 표시 불량을 개선할 수 있다.
도 7 및 도 8은 본 발명의 제 3 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 등가 회로도이며, 도 9는 도 7 및 도 8에 도시된 다운 커패시터의 구성을 보여두는 단면도이다.
도면상에 도시되지 않았으나, 본 발명의 제 3 실시 예에 따른 투명 디스플레이 장치는 순차적인 게이트 신호를 제공받는 복수의 게이트 라인들 및 제1 서브 데이터 신호, 제2 서브 데이터 신호, 및 제3 서브 데이터 신호를 포함하는 데이터 신호들을 제공받는 복수의 데이터 라인들을 포함할 것이다. 제1 서브 데이터 신호는 레드 서브화소에 제공되고, 제2 서브 데이터 신호는 그린 서브 화소에 제공되고, 제3 서브 데이터 신호는 블루 서브 화소에 제공될 수 있다.
먼저, 도 7을 참조하면, 각 화소(PX)는 레드 서브화소(10), 그린 서브화소(20) 및 블루 서브화소(30)들을 포함하다. 레드 서브화소(10), 그린 서브화소(20) 및 블루 서브화소(30)들은 각각 대응하는 데이터 라인들(DLj,DLj+1,DLj+2 )에 연결되고, 대응하는 게이트 라인(GLi)에 공통으로 연결된다. 도 7에서 j는 0보다 큰 임의의 한 정수이며, j+2는 m보다 작거나 같다. 또한, 도 7에서 i는 0보다 큰 임의의 한 정수이며, n보다 작거나 같다.
레드, 그린, 및 블루 서브 화소들(10,20,30)은 각각 컬러 필터 영역들(11,21,31) 및 오픈 영역들(12,22,23)을 포함한다. 컬러 필터 영역들(11,21,31)은 각각 제1 박막 트랜지스터들(T31,T34,T37), 제1 스토리지 커패시터들(Cst11,Cst12,Cst13) 및 제1 액정 커패시터들(Clc11,Clc12,Clc13)을 포함한다. 오픈 영역들(12,22,23)은 각각 제2 박막 트랜지스터들(T32,T35,T38), 제2 스토리지 커패시터들(L-Cst11,L-Cst12,L-Cst13), 제2 액정 커패시터들(L-Clc11,L-Clc12,L-Clc13), 제3 박막 트랜지스터들(T33,T36,T39) 및 다운 커패시터들(Cdn1,Cdn2,Cdn3)을 포함한다. 레드, 그린, 및 블루 서브 화소들(10,20,30) 각각의 제3 박막 트랜지스터들(T33,T36,T39) 및 다운 커패시터들(Cdn1,Cdn2,Cdn3)은 레벨 다운부들을 구성한다.
다운 커패시터들(Cdn1,Cdn2,Cdn3)의 크기가 다른 것을 제외하면, 레드, 그린 및 블루 서브 화소들(10,20,30)의 구성은 실질적으로 동일하다. 따라서, 이하 레드 서브화소(10)의 구성이 설명될 것이며, 그린 및 블루 서브 화소들(20,30)의 구성은 레드 서브화소(10)의 구성과 다른 구성만이 설명될 것이다. 이하, 레드 서브화소(10)의 다운 커패시터(Cdn1)는 제1 다운 커패시터(Cdn1), 그린 서브화소(20)의 다운 커패시터(Cdn2)는 제2 다운 커패시터(Cdn2), 그리고 블루 서브화소(30)의 다운 커패시터(Cdn3)는 제3 다운 커패시터(Cdn3)라 칭한다.
레드 서브화소(10)의 컬러 필터 영역(11)의 제1 박막 트랜지스터(T31)의 소스 전극은 대응하는 데이터 라인(DLj)에 연결되고, 드레인 전극은 제1 스토리지 커패시터(Cst11) 및 제1 액정 커패시터(Clc11)에 연결되고, 게이트 전극은 대응하는 i번째 게이트 라인(GLi)(또는 현재단 게이트 라인)에 연결된다.
도면에 도시하지 않았으나, 제1 액정 커패시터(Clc11)는 제1 박막트랜지스터(T31)의 드레인 전극에 연결된 제1 화소전극(도 3 및 도 5에 도시됨), 제1 화소전극과 마주하는 공통전극 및 제1 화소전극과 공통전극과의 사이에 개재된 액정층(미도시)에 의해서 정의될 수 있다. 제1 스토리지 커패시터(Cst11)는 제1 화소전극, 스토리지 전극 및 제1 화소전극과 스토리지 전극의 사이에 개재된 절연층에 의해서 정의될 수 있다.
레드 서브화소(10)의 오픈 영역(12)의 제2 박막 트랜지스터(T32)의 소스 전극은 대응하는 데이터 라인(DLj)에 연결되고, 드레인 전극은 제2 스토리지 커패시터(L-Cst11) 및 제2 액정 커패시터(L-Clc11)에 연결되고, 게이트 전극은 i번째 게이트 라인(GLi)의 다음 단 게이트 라인인 i+1 번째 게이트 라인(GLi+1)에 연결된다.
도면상에 도시하지 않았으나, 제2 액정 커패시터(L-Clc11)는 제2 박막 트랜지스터(T32)의 드레인 전극에 연결된 제2 화소전극(도 3 및 도 5에 도시됨), 제2 화소전극과 마주하는 공통전극 및 제2 화소전극과 공통전극과의 사이에 개재된 액정층에 의해서 정의될 수 있다. 제2 스토리지 커패시터(L-Cst11)는 제2 화소전극, 스토리지 전극 및 제2 화소전극과 스토리지 전극의 사이에 개재된 절연층에 의해서 정의될 수 있다.
도 9를 참조하여, 다운 커패시터의 구성을 설명하면, 제1 다운 커패시터(Cdn1)는 제1 베이스 기판(111)상에 형성된 스토리지 전극(SSE), 스토리지 전극(SSE)과 부분적으로 오버랩되고 제3 박막 트랜지스터(T33)의 소스 전극으로부터 연장된 대향 전극(CTE) 및 대향 전극(STE)과 스토리지 전극(SSE)의 사이에 개재된 절연층(116)에 의해서 정의된다. 그러나, 도 9에 도시되지 않았으나, 제1 다운 커패시터(Cdn1)는 스토리지 전극(SSE) 대신 제2 화소 전극을 이용하여 구성될 수도 있다. 제1 및 제2 다운 커패시터(Cdn2, Cdn2) 역시 제1 다운 커패시터(Cdn1)와 동일하게 형성될 것이다.
다시 도 7을 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 제3 박막 트랜지스터(T33)의 소스 전극은 제1 다운 커패시터(Cdn1)에 연결되고, 드레인 전극은 제2 스토리지 커패시터(L-Cst11) 및 제2 액정 커패시터(L-Clc11)에 연결되고, 게이트 전극은 i+1번째 게이트 라인(GLi+1)에 연결된다.
i번째 게이트 라인(GLi)을 통해 컬러 필터 영역(11)의 제1 박막 트랜지스터(T31) 및 오픈 영역(12)의 제2 박막 트랜지스터(T32)에 게이트 신호가 인가되면, 제1 박막 트랜지스터(T31) 및 제2 박막 트랜지스터(T32)는 턴 온 된다. 제1 서브 데이터 신호는 턴 온 된 제1 및 제2 박막 트랜지스터들(T31,T32)을 통해 제1 및 제2 액정 커패시터(Clc11, L-Clc11)의 제1 및 제2 화소전극으로 제공된다. 따라서 제1 및 제2 액정 커패시터(Clc11, L-Clc11)에는 서로 동일한 전압레벨을 갖는 제1 및 제2 화소 전압이 각각 충전된다.
i+1번째 게이트 라인(GLi+1)을 통해 오픈 영역(12)의 제3 박막 트랜지스터(T33)에 게이트 신호가 인가되면, 제3 박막 트랜지스터(T33)는 턴 온 된다. 턴 온 된 제3 박막 트랜지스터(T33)에 의해 제2 액정 커패시터(L-Clc11)와 제1 다운 커패시터(Cdn1)가 전기적으로 연결된다. 따라서, i+1번째 게이트 라인(GLi+1)을 통해 인가되는 게이트 신호에 응답하여 제2 액정 커패시터(L-Clc11)와 제1 다운 커패시터(Cdn1)는 충전을 공유하게 된다.
제1 다운 커패시터(Cdn1)는 이전 프레임에서 입력받은 제1 서브 데이터 신호에 의해 이전 화소 전압이 기 충전되어 있다. 데이터 신호의 극성은 한 프레임 단위로 반전되므로, 제1 다운 커패시터(Cdn1)에 충전되어 있는 이전 화소 전압은 제1 및 제2 화소 전압과 반대 극성을 갖는다. 따라서, 제3 박막 트랜지스터(T33)에 의해서 제2 액정 커패시터(L-Clc11)에 충전된 제2 화소전압은 제1 다운 커패시터(Cdn1)에 충전되어 있는 이전 화소전압에 의해서 레벨 다운된다.
따라서, 레드 서브화소(10)의 컬러 필터 영역(11)에는 제1 서브 데이터 신호에 대응되는 제1 화소 전압이 충전되고, 오픈 영역(12)에는 제1 화소 전압보다 낮은 레벨의 전압에 대응되는 제2 화소 전압이 충전된다. 즉 제2 화소 전압은 제1 서브 데이터 신호보다 낮은 레벨의 전압에 대응되는 전압이다.
그린 서브화소(20) 및 블루 서브화소(30)들은 레드 서브화소(10)와 동일하게 구성되고 동일하게 동작할 것이다. 따라서 그린 서브화소(20) 및 블루 서브화소들(30)의 오픈 영역들(22,32)에 충전된 제2 화소전압들은 각각 제2 및 제3 다운 커패시터들(Cdn2,Cdn3)에 충전되어 있는 이전 화소 전압들에 의해서 레벨 다운된다. 즉, 오픈 영역들(22,32)에 충전되는 제2 화소 전압들은 각각 제2 서브 데이터 신호 및 제3 서브 데이터 신호보다 낮은 레벨의 전압에 대응되는 전압이다.
커패시터에 충전되는 전압은 커패시터의 크기를 조절함으로써 조절될 수 있다. 따라서, 도 4의 설명을 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 제1 다운 커패시터(Cdn1)는 레드 광(R)의 투과율의 증가율(D1) 만큼 오픈 영역(12)의 광 투과율을 낮추기 위한 크기로 미리 설정된다. 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 커패시터(Cdn2)는 그린 광(G)의 투과율의 증가율(D2) 만큼 오픈 영역(22)의 광 투과율을 낮추기 위한 크기로 미리 설정된다. 블루 서브화소(30)의 오픈 영역(32)의 제3 다운 커패시터(Cdn3)는 그린 광(B)의 투과율의 증가율(D3) 만큼 오픈 영역(32)의 광 투과율을 낮추기 위한 크기로 미리 설정된다.
레드 광(R)의 투과율의 증가율(D1)이 가장 높으므로 레드 광(R)의 투과율을 가장 많이 낮추어 주어야 한다. 따라서, 오픈 영역들(12,22,32)에 충전되는 제2 화소 전압들 중 레드 서브화소(10)의 오픈 영역(12)의 제2 화소 전압의 레벨을 가장 많이 낮추어 주어야 한다. 결과적으로, 제1 내지 제3 다운 커패시터들(Cdn1,Cdn2,Cdn3) 중 제1 다운 커패시터(Cdn1)의 크기가 가장 크게 설정될 것이다.
블루 광(B)의 투과율의 증가율(D3)이 가장 낮으므로 블루 광(B)의 투과율을 가장 적게 낮추어 주여야 한다. 따라서, 오픈 영역들(12,22,32)에 충전되는 제2 화소 전압들 중 블루 서브화소(30)의 오픈 영역(32)의 제2 화소 전압의 레벨을 가장 적게 낮추어 주어야 한다. 결과적으로, 제1 내지 제3 다운 커패시터들(Cdn1,Cdn2,Cdn3) 중 제3 다운 커패시터(Cdn3)의 크기가 가장 작게 설정될 것이다.
그린 광(G)의 투과율의 증가율(D2)은 레드 광(R)의 투과율의 증가율(D1)보다 낮고, 블루 광(B)의 투과율의 증가율(D3)보다 높다. 따라서, 그린 서브화소(20)의 오픈 영역(22)의 제2 화소 전압의 레벨은 레드 서브화소(10)의 오픈 영역(12)의 제2 화소전압의 레벨보다 작게 블루 서브화소(30)의 오픈 영역(32)의 제2 화소전압의 레벨보다 크게 낮추어 주어야 한다. 결과적으로, 제2 다운 커패시터(Cdn2)의 크기는 제1 다운 커패시터(Cdn1)보다 작게 그리고 제3 다운 커패시터(Cdn3)보다 크게 설정될 것이다.
따라서, 레드 서브화소(10)의 오픈 영역(12)의 제1 다운 커패시터(Cdn1)는 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 커패시터(Cdn2)보다 큰 사이즈를 가진다. 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 커패시터(Cdn2)는 블루 서브화소(30)의 오픈 영역(32)의 제3 다운 커패시터(Cdn3)보다 큰 사이즈를 갖는다.
이러한 구성에 의해 레드, 그린 및 블루 서브 화소들(10,20,30)의 오픈 영역들(21,22,32)의 광 투과율은 각각 대응하는 컬러 필터 영역들(11,21,32)의 광투과율 레벨과 실질적인 차이가 없도록 낮아진다.
앞서 설명한 바와 같이 셀 갭의 크기에 따라서 광 투과율이 달라지므로, 제1 내지 제3 다운 커패시터의 사이즈 비율은 셀 갭의 크기에 따라서 서로 다른 크기로 설정될 수 있다.
도 8을 참조하면, 본 발명의 제 3 실시 예에 따른 투명 디스플레이 장치는 마지막 게이트 라인(GLn)의 다음 단의 더미 게이트 라인(D-GL)을 포함한다. 더미 게이트 라인(D-GL)은 마지막 게이트 라인(GLn)에 연결된 오픈영역(12)의 제3 박막 트랜지스터(T33)의 게이트 단자에 연결된다.
더미 게이트 라인(D-GL)이 없다면, 마지막 게이트 라인(GLn)에 연결된 오픈영역(12)의 제3 박막 트랜지스터(T33)의 게이트 단자에 인가되는 게이트 신호가 없을 것이다. 그러나, 더미 게이트 라인(D-GL)을 통해 게이트 신호가 마지막 게이트 라인(GLn)에 연결된 오픈영역(12)의 제3 박막 트랜지스터(T33)의 게이트 단자에 인가된다. 따라서 마지막 게이트 라인(GLn)에 연결된 오픈영역(12)의 레벨 다운부가 구동될 것이다.
결과적으로, 본 발명의 제3 실시 예에 따른 투명 디스플레이 장치는 레드, 그린 및 블루 서브 화소들 각각의 컬러 필터 영역들의 광 투과율과 오픈 영역들의 광 투과율의 차이를 없애므로서, 엘로위시와 같은 표시 불량을 개선할 수 있다.
도 10은 본 발명의 제 4 실시 예에 따른 투명 디스플레이 장치의 임의의 한 화소의 등가 회로도이며, 도 11은 도 10에 도시된 다운 박막 트랜지스터의 채널을 보여주는 도면이다.
도면상에 도시되지 않았으나, 본 발명의 제 4 실시 예에 따른 투명 디스플레이 장치는 순차적인 게이트 신호를 제공받는 복수의 게이트 라인들 및 제1 서브 데이터 신호, 제2 서브 데이터 신호, 및 제3 서브 데이터 신호를 포함하는 데이터 신호들을 제공받는 복수의 데이터 라인들을 포함할 것이다. 제1 서브 데이터 신호는 레드 서브화소에 제공되고, 제2 서브 데이터 신호는 그린 서브 화소에 제공되고, 제3 서브 데이터 신호는 블루 서브 화소에 제공될 수 있다.
도 10에 도시된 화소는 도 7에 도시된 화소의 레벨다운부를 구성하는 제3 박막 트랜지스터 및 다운 커패시터 대신 다운 트랜지스터를 사용하는 구성이다. 도 10에 도시된 화소의 다른 구성은 도 7에 도시된 화소의 구성과 실질적으로 동일하다. 따라서, 이하, 도 10에 도시된 화소의 구성 중, 도 7에 도시된 화소의 구성과의 차이점이 설명될 것이다.
먼저, 도 10을 참조하면, 레드 서브화소(10)의 오픈 영역(12)은 제1 다운 박막 트랜지스터(Tdn1)을 포함한다. 그린 서브화소(20)의 오픈 영역(22)은 제2 다운 박막 트랜지스터(Tdn2)을 포함한다. 블루 서브화소(30)의 오픈 영역(32)은 제3 다운 박막 트랜지스터(Tdn3)를 포함한다.
레드, 그린 및 블루 서브화소들(10,20,30)의 제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)의 소스 전극들은 각각 스토리지 전압(Vcst) 단자에 연결되고, 드레인 전극들은 각각 대응하는 제2 스토리지 커패시터들(L-Cst11,L-Cst12,L-Cst13) 및 제2 액정 커패시터들(L-Clc11,L-Clc12,L-Clc13)에 연결된다. 또한, 레드, 그린 및 블루 서브화소(10,20,30)들의 제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)의 게이트 전극들은 각각 대응하는 게이트 라인(GLi)에 공통으로 연결된다. 제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)은 각각 레벨 다운부를 구성한다.
제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)의 채널 크기가 다른 것을 제외하면, 레드, 그린 및 블루 서브 화소들(10,20,30)의 구성은 실질적으로 동일하다. 따라서, 이하 레드 서브화소(10)의 구성이 설명될 것이며, 그린 및 블루 서브 화소들(20,30)의 구성은 레드 서브화소(10)의 구성과 다른 구성만이 설명될 것이다.
게이트 라인(GLi)을 통해 컬러 필터 영역(11)의 제1 박막 트랜지스터(T31), 오픈 영역(12)의 제2 박막 트랜지스터(T32), 및 오픈 영역(12)의 제1 다운 박막 트랜지스터(Tdn1)에 게이트 신호가 인가되면, 제1 박막 트랜지스터(T31), 제2 박막 트랜지스터(T32), 및 제1 다운 박막 트랜지스터(Tdn1)는 턴 온 된다.
제1 서브 데이터 신호는 턴 온된 제1 박막 트랜지스터(T31)를 통해 제1 액정 커패시터(Clc11)의 제1 화소 전극에 제공된다. 따라서 제1 액정 커패시터(Clc11)에는 제1 서브 데이터 신호에 대응되는 제1 화소전압이 충전된다.
턴온 된 제2 박막 트랜지스터(T32)를 통해 제1 서브 데이터 신호가 오픈 영역(12)에 제공되고, 턴온 된 제1 다운 박막 트랜지스터(Tdn1)를 통해 스토리지 전압(Vcst)이 오픈 영역(12)에 제공된다.
제1 서브 데이터 신호의 전압 레벨의 범위는 스토리지 전압(Vcst)의 전압 레벨의 범위보다 넓게 설정된다. 예를 들어, 제1 서브 데이터 신호의 전압 레벨의 범위가 1V~15V이면, 스토리지 전압(Vcst)의 전압 레벨의 범위가 3V~13V일 수 있다. 이러한 경우, 제1 서브 데이터 신호와 공통 전압(Vcom)의 전압 레벨의 차이의 절대값이 스토리지 전압(Vcst) 및 공통 전압(Vcom)의 차이의 절대값보다 크도록 제1 서브 데이터 신호 및 스토리지 전압(Vcst)이 오픈 영역(12)에 제공될 것이다.
제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1)가 턴 온 되면, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1)의 턴 온시 저항 상태의 저항값에 의하여 분압된 전압이다. 즉, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 대략 턴 온된 제2 박막 트랜지스터(T32)를 통해 제공되는 제1 서브 데이터 신호 및 턴 온된 제1 다운 박막 트랜지스터(Tdn1)를 통해 제공되는 스토리지 전압(Vcst)의 중간 정도의 전압 값을 가진다.
예를들어, 제1 서브 데이터 신호의 전압 레벨이 14V이고, 스토리지 전압(Vcst)의 전압 레벨이 12V이고, 공통 전압(Vcom)이 7V일 경우, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 대략 13V일 수 있다. 이러한 경우, 제2 액정 커패시터(L-Clc11)의 제2 화소전극으로 13V의 전압이 제공되고, 공통전압(Vcom)은 7V이므로 13V와 7V의 차이값인 6V의 전압이 제2 액정 커패시터(L-Clc11)에 충전된다. 제1 다운 박막 트랜지스터(Tdn1)가 없다면, 14V의 제1 서브 데이터 신호가 제2 액정 커패시터(L-Clc11)의 제2 화소전극로 제공되므로, 14V와 7V의 차이값인 7V의 전압이 제2 액정 커패시터(L-Clc11)에 충전될 것이다. 따라서, 제2 액정 커패시터(L-Clc11)에 충전되는 전압의 절대값이 턴 온된 제1 다운 트랜지스터(Tdn1)를 통해 인가되는 스토리지 전압(Vcst)에 의해 낮아진다.
제1 서브 데이터 신호 및 스토리지 전압(Vcst)의 레벨이 공통 전압(Vcom)보다 낮게 인가될 수 있다. 예를 들어, 제1 서브 데이터 신호의 전압 레벨이 1V이고, 스토리지 전압(Vcst)의 전압 레벨이 3V일 경우, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 대략 2V일 수 있다. 이러한 경우, 제2 액정 커패시터(L-Clc11)의 제2 화소전극으로 2V의 전압이 제공되고, 공통전압(Vcom)은 7V이므로 2V와 7V의 차이값인 5V의 전압이 제2 액정 커패시터(L-Clc11)에 충전된다. 제1 다운 박막 트랜지스터(Tdn1)가 없다면, 1V의 제1 서브 데이터 신호가 제2 액정 커패시터(L-Clc11)의 제2 화소전극로 제공되므로, 1V와 7V의 차이값인 6V의 전압이 제2 액정 커패시터(L-Clc11)에 충전될 것이다. 따라서 제2 액정 커패시터(L-Clc11)에 충전되는 전압의 절대값이 턴 온된 제1 다운 트랜지스터(Tdn1)를 통해 인가되는 스토리지 전압(Vcst)에 의해 낮아진다. 이하, 전압의 절대값은 전압 크기라 칭한다.
결과적으로, 제1 액정 커패시터(Clc11)에는 제1 서브 데이터 신호에 대응되는 제1 화소전압이 충전되나, 제2 액정 커패시터(L-Clc11)에는 제1 화소전압의 절대값 보다 낮은 전압 크기를 갖는 제2 화소전압이 충전된다.
그린 서브화소(20) 및 블루 서브화소(30)들은 레드 서브화소(10)와 동일하게 구성되고 동일하게 동작할 것이다. 따라서 그린 서브화소(20) 및 블루 서브화소들(30) 각각의 제2 액정 커패시터들(L-Clc12,L-Clc13)에는 제1 화소 전압의 절대값보다 낮은 전압 크기를 갖는 제2 화소 전압이 충전된다.
제2 화소 전압들의 크기의 비율은 다운 박막 트랜지스터의 채널 크기를 다르게 설정하여 조절될 수 있다.
도 11을 참조하면, 다운 박막 트랜지스터의 소스 전극(S)과 드레인 전극(D) 사이의 거리는 채널 길이(CH-L)로 정의되며, 소스 전극(S)과 드레인 전극(D) 사이의 통로는 채널 폭(CH-W)으로 정의된다. 소스 전극(S)을 A방향으로 연장하면 채널 폭(CH-W)은 커질 것이며, 소스 전극(S)을 A방향의 반대 방향으로 줄이면, 채널 폭(CH-W)은 작아질 것이다.
채널 폭(CH-W)이 커질 경우, 다운 박막 트랜지스터(Tdn)의 소스 전극(S)으로부터 드레인 전극(D)으로 흐르는 전류는 많아지고 저항값은 작아진다. 따라서, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압이 낮아질 것이고, 제2 화소 전압의 크기를 더 크게 다운시킬 수 있다. 그러나, 채널 폭(CH-W)이 작아질 경우, 다운 박막 트랜지스터(Tdn)의 소스 전극(S)으로부터 드레인 전극(D)으로 흐르는 전류는 적어지고 저항값은 커진다. 따라서, 제2 박막 트랜지스터(T32) 및 제1 다운 박막 트랜지스터(Tdn1) 사이의 접점 전압은 높아지고, 제2 화소 전압의 크기를 더 적게 다운시킬 수 있다.
채널 길이(CH-L)를 길게 설정할 경우, 다운 박막 트랜지스터(Tdn)의 소스 전극(S)으로부터 드레인 전극(D)으로 흐르는 전류는 적어지며 저항값은 커진다. 채널 길이(CH-L)를 작게 설정할 경우 소스 전극(S)으로부터 드레인 전극(D)으로 흐르는 전류는 많아지며 저항값은 작아진다. 따라서, 제2 화소 전압의 크기는 채널 길이(CH-L)를 통해서도 조절될 수 있다.
이하, 다운 박막 트랜지스터의 크기는 채널 폭(CH-W)의 크기를 조절하여 결정되는 것을 일 예로서 설명한다.
도 4의 설명을 참조하면, 레드 서브화소(10)의 오픈 영역(12)의 제1 다운 박막 트랜지스터(Tdn1)는 레드 광(R)의 투과율의 증가율(D1) 만큼 오픈 영역(12)의 광 투과율을 낮추기 위한 크기로 설정될 것이다. 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 박막 트랜지스터(Tdn2)는 그린 광(G)의 투과율의 증가율(D2) 만큼 오픈 영역(22)의 광 투과율을 낮추기 위한 크기로 설정될 것이다. 블루 서브화소(30)의 오픈 영역(32)의 제3 다운 트랜지스터(Tdn3)는 그린 광(B)의 투과율의 증가율(D3) 만큼 오픈 영역(32)의 광 투과율을 낮추기 위한 크기로 설정될 것이다.
레드 광(R)의 투과율의 증가율(D1)이 가장 높으므로 레드 광(R)의 투과율을 가장 많이 낮추어 주어야 한다. 따라서, 오픈 영역들(12,22,32)에 충전되는 제2 화소 전압들 중 레드 서브화소(10)의 오픈 영역(12)의 제2 화소 전압의 크기를 가장 많이 낮추어 주어야 한다. 결과적으로, 제1 내지 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3) 중 제1 다운 박막 트랜지스터(Tdn1)의 크기가 가장 크게 설정될 것이다.
블루 광(B)의 투과율의 증가율(D3)이 가장 낮으므로 블루 광(B)의 투과율을 가장 적게 낮추어 주여야 한다. 따라서, 오픈 영역들(12,22,32)에 충전되는 제2 화소 전압들 중 블루 서브화소(30)의 오픈 영역(32)의 제2 화소 전압의 크기를 가장 적게 낮추어 주어야 한다. 결과적으로, 제1 내지 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3) 중 제3 다운 박막 트랜지스터(Tdn3)의 크기가 가장 작게 설정될 것이다.
그린 광(G)의 투과율의 증가율(D2)은 레드 광(R)의 투과율의 증가율(D1)보다 낮고, 블루 광(B)의 투과율의 증가율(D3)보다 높다. 따라서, 그린 서브화소(20)의 오픈 영역(22)의 제2 화소 전압의 크기는 레드 서브화소(10)의 오픈 영역(12)의 제2 화소 전압의 크기보다 작게 블루 서브화소(30)의 오픈 영역(32)의 제2 화소전압의 크기보다 크게 낮추어 주어야 한다. 결과적으로, 제2 다운 박막 트랜지스터(Tdn2)의 크기는 제1 다운 박막 트랜지스터(Tdn1)보다 작게 그리고 제3 다운 박막 트랜지스터(Tdn3)보다 크게 설정될 것이다.
따라서, 레드 서브화소(10)의 오픈 영역(12)의 제1 다운 박막 트랜지스터(Tdn1)는 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 박막 트랜지스터(Tdn2)보다 큰 사이즈를 가진다. 그린 서브화소(20)의 오픈 영역(22)의 제2 다운 박막 트랜지스터(Tdn2)는 블루 서브화소(30)의 오픈 영역(32)의 제3 다운 박막 트랜지스터(Tdn3)보다 큰 사이즈를 갖는다.
이러한 구성에 의해 레드, 그린 및 블루 서브 화소들(10,20,30)의 오픈 영역들(12,22,32)의 광 투과율은 각각 대응하는 컬러 필터 영역들(11,21,31)의 광투과율 레벨과 실질적인 차이가 없도록 낮아진다.
앞서 설명한 바와 같이 셀 갭의 크기에 따라서 광 투과율이 달라지므로, 제1, 제2, 및 제3 다운 박막 트랜지스터들(Tdn1,Tdn2,Tdn3)의 사이즈 비율은 셀 갭의 크기에 따라서 서로 다른 크기로 설정될 수 있다.
결과적으로, 본 발명의 제4 실시 예에 따른 투명 디스플레이 장치는 레드, 그린 및 블루 서브 화소들 각각의 컬러 필터 영역들의 광 투과율과 오픈 영역들의 광 투과율의 차이를 없애므로서, 옐로위시와 같은 표시 불량을 개선할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 투명 디스플레이 장치 110: 패널
120: 게이트 구동부 130: 데이터 구동부
10: 레드 서브화소 20: 그린 서브화소
30: 블루 서브화소 11,21,31: 컬러 필터 영역
12,22,32: 오픈 영역 113: 액정층
114: 제1 기판 115: 제2 기판
120: 게이트 구동부 130: 데이터 구동부
10: 레드 서브화소 20: 그린 서브화소
30: 블루 서브화소 11,21,31: 컬러 필터 영역
12,22,32: 오픈 영역 113: 액정층
114: 제1 기판 115: 제2 기판
Claims (21)
- 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 복수의 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널;
각각 대응하는 행들에 배열된 상기 서브 화소들에 연결되는 복수의 게이트 라인들;
서로 쌍을 이루어 대응되는 열들에 배열된 상기 서브 화소들에 각각 연결되는 제1 데이터 라인들과 제2 데이터 라인들을 포함하는 복수의 데이터 라인들;
생성된 게이트 신호를 상기 복수의 게이트 라인들을 통해 순차적으로 상기 복수의 화소들에 제공하는 게이트 구동부; 및
대응하는 제1 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 서브 데이터 신호들 및 대응하는 제2 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 다운 데이터 신호들을 생성하는 데이터 구동부를 포함하고,
상기 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 데이터 신호들보다 낮은 레벨이며, 서로 다른 레벨을 가지고,
상기 서브 화소들은 레드 서브 화소, 그린 서브 화소, 및 블루 서브 화소를 포함하고,
상기 다운 데이터 신호들은,
상기 레드 서브 화소에 제공되는 제1 다운 데이터 신호;
상기 그린 서브 화소에 제공되는 제2 다운 데이터 신호; 및
상기 블루 서브 화소에 제공되는 제3 다운 데이터 신호를 포함하고,
상기 제1 다운 데이터 신호의 전압 레벨은 상기 제2 다운 데이터 신호의 전압 레벨보다 낮고, 상기 제2 다운 데이터 신호의 전압 레벨은 상기 제3 다운 데이터 신호의 전압 레벨보다 낮은 투명 디스플레이 장치. - 제 1 항에 있어서,
각각의 상기 서브 화소는,
컬러 필터 영역; 및
오픈 영역을 포함하고,
상기 컬러 필터 영역 및 상기 오픈 영역의 평면 구성은 각각 직사각형 모양인 투명 디스플레이 장치. - 제 2 항에 있어서,
상기 컬러 필터 영역은,
대응하는 상기 게이트 라인을 통해 제공되는 상기 게이트 신호에 응답하여 턴 온되는 제1 박막 트랜지스터; 및
턴 온된 상기 제1 박막 트랜지스터를 통해 연결되는 상기 제1 데이터 라인을 통해 대응하는 상기 서브 데이터신호를 제공받는 제1 화소전극을 포함하고,
상기 오픈 영역은,
대응하는 상기 게이트 라인을 통해 제공되는 상기 게이트 신호에 응답하여 턴 온되는 제2 박막 트랜지스터; 및
턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 상기 제2 데이터 라인을 통해 대응하는 상기 다운 데이터신호를 제공받는 제2 화소전극을 포함하는 투명 디스플레이 장치. - 제 2 항에 있어서,
상기 복수의 서브 데이터 신호들은,
제1 서브 데이터 신호;
제2 서브 데이터 신호; 및
제3 서브 데이터 신호를 포함하고,
상기 제1 서브 데이터 신호, 상기 제2 서브 데이터 신호, 및 제3 서브 데이터 신호들은 각각 대응하는 상기 복수의 서브 화소들의 상기 컬러 필터 영역들에 제공되고, 상기 제1 다운 데이터 신호, 상기 제2 다운 데이터 신호, 및 및 상기 제3 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 화소들의 상기 오픈 영역들에 제공되는 투명 디스플레이 장치. - 삭제
- 제 4 항에 있어서,
각 상기 서브 화소의 상기 오픈 영역의 광 투과율은 상기 컬러 필터 영역의 광 투과율과 실질적으로 동일한 투명 디스플레이 장치. - 제 2 항에 있어서,
상기 각각의 서브 화소들은
제1 베이스 기판;
상기 제1 베이스 기판상에 형성되는 제1 화소 전극;
상기 제1 베이스 기판상에 형성되고 상기 제1 화소 전극과 이격되어 형성되는 제2 화소 전극;
상기 제1 베이스 기판과 마주보는 제2 베이스 기판;
상기 제1 화소 전극과 오버랩되고, 상기 제2 베이스 기판 하부에 형성되는 컬러 필터 기판;
상기 제2 베이스 기판 하부에 형성되고 상기 컬러 필터 기판을 덮도록 형성되는 공통전극; 및
상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 구비된 액정층을 포함하는 투명 디스플레이 장치. - 제 7 항에 있어서,
상기 컬러 필터 영역은,
상기 제1 베이스 기판;
상기 제1 베이스 기판상에 형성된 상기 제1 화소 전극;
상기 제2 베이스 기판;
상기 제2 베이스 기판 하부에 형성된 상기 컬러 필터 기판; 및
상기 컬러 필터 기판 하부에 형성된 상기 공통전극을 포함하는 영역인 투명 디스플레이 장치. - 제 7 항에 있어서,
상기 오픈 영역은
상기 제1 베이스 기판;
상기 제1 베이스 기판상에 형성된 상기 제2 화소 전극;
상기 제2 베이스 기판; 및
상기 제2 베이스 기판 하부에 형성된 상기 공통전극을 포함하는 영역인 투명 디스플레이 장치. - 제 8 항 또는 제 9 항에 있어서,
각 상기 화소들의 상기 컬러필터 영역의 평면 면적 및 상기 오픈 영역의 평면 면적은 서로 다르며, 상기 복수의 화소들의 오픈 영역들의 평면 면적들은 각각 서로 다른 투명 디스플레이 장치. - 제 8 항 또는 제 9 항에 있어서,
상기 컬러필터 영역의 상기 공통 전극과 상기 제1 화소 전극 사이의 셀 갭은 상기 오픈 영역의 상기 공통 전극과 상기 제2 화소 전극 사이의 셀 갭 보다 작은 투명 디스플레이 장치. - 제 11 항에 있어서,
상기 컬러 필터 영역의 상기 셀 갭의 길이는 3 마이크로 미터이고, 상기 오픈 영역의 상기 셀 갭의 길이는 4 마이크로 미터인 투명 디스플레이 장치. - 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 복수의 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널;
서로 쌍을 이루어 각각 대응되는 행들에 배열된 상기 서브 화소들에 연결되는 제1 게이트 라인들 및 제2 게이트 라인들을 포함하는 복수의 게이트 라인들;
상기 복수의 게이트 라인들과 절연되고, 각각 대응하는 열들에 배열된 상기 서브 화소들에 연결되는 복수의 데이터 라인들;
상기 제1 게이트 라인들 및 상기 제2 게이트 라인들을 통해 상기 복수의 화소들에 순차적으로 게이트 신호를 제공하는 게이트 구동부; 및
상기 제1 게이트 라인들을 통해 제공되는 상기 게이트 신호에 응답하여 대응하는 상기 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 서브 데이터 신호들 및 상기 제1 게이트 라인 다음 단에 배치된 상기 제2 게이트 라인들을 통해 제공되는 상기 게이트 신호에 응답하여 대응하는 상기 데이터 라인들을 통해 상기 서브 화소들에 각각 제공되는 복수의 다운 데이터 신호들을 생성하는 데이터 구동부를 포함하고,
상기 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 데이터 신호들보다 낮은 레벨이며, 서로 다른 레벨을 가지고,
상기 서브 화소들은 레드 서브 화소, 그린 서브 화소, 및 블루 서브 화소를 포함하고,
상기 다운 데이터 신호들은,
상기 레드 서브 화소에 제공되는 제1 다운 데이터 신호;
상기 그린 서브 화소에 제공되는 제2 다운 데이터 신호; 및
상기 블루 서브 화소에 제공되는 제3 다운 데이터 신호를 포함하고,
상기 제1 다운 데이터 신호의 전압 레벨은 상기 제2 다운 데이터 신호의 전압 레벨보다 낮고, 상기 제2 다운 데이터 신호의 전압 레벨은 상기 제3 다운 데이터 신호의 전압 레벨보다 낮은 투명 디스플레이 장치. - 제 13 항에 있어서,
상기 각각의 서브 화소는,
컬러 필터 영역; 및
오픈 영역을 포함하고,
상기 컬러 필터 영역은,
대응하는 상기 제1 게이트 라인을 통해 제공되는 상기 게이트 신호에 응답하여 턴온 되는 제1 박막 트랜지스터; 및
턴 온된 상기 제1 박막 트랜지스터를 통해 연결되는 상기 데이터 라인을 통해 대응하는 상기 서브 데이터 신호를 제공받는 제1 화소전극을 포함하고,
상기 오픈 영역은,
대응하는 상기 제2 게이트 라인을 통해 제공되는 상기 게이트 신호에 응답하여 턴온 되는 제2 박막 트랜지스터; 및
턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 상기 데이터 라인을 통해 대응하는 상기 다운 데이터 신호를 제공받는 제2 화소전극을 포함하는 투명 디스플레이 장치. - 제 14 항에 있어서,
상기 복수의 서브 데이터 신호들은,
제1 서브 데이터 신호;
제2 서브 데이터 신호; 및
제3 서브 데이터 신호를 포함하고,
상기 제1 서브 데이터 신호, 상기 제2 서브 데이터 신호, 및 제3 서브 데이터 신호들은 각각 대응하는 상기 복수의 서브 화소들의 상기 컬러 필터 영역들에 제공되고, 상기 제1 다운 데이터 신호, 상기 제2 다운 데이터 신호, 및 및 상기 제3 다운 데이터 신호들은 각각 대응하는 상기 복수의 서브 화소들의 상기 오픈 영역들에 제공되는 투명 디스플레이 장치. - 삭제
- 제 15 항에 있어서,
각 상기 서브 화소의 상기 오픈 영역의 광 투과율은 상기 컬러 필터 영역의 광 투과율과 실질적으로 동일한 투명 디스플레이 장치. - 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널;
순차적인 게이트 신호를 제공받고, 대응하는 행들에 배열된 서브 화소들에 연결되는 게이트 라인들; 및
데이터 신호들을 제공받고, 대응하는 열들에 배열된 서브 화소들에 연결되는 데이터 라인들을 포함하고,
상기 각각의 서브 화소들은 각각 컬러 필터 영역 및 오픈 영역을 포함하고,
상기 컬러 필터 영역은,
대응하는 현재단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제1 박막 트랜지스터; 및
턴 온된 상기 제1 박막 트랜지스터를 통해 대응하는 데이터 라인을 통해 데이터 신호를 제공받는 제1 액정 커패시터를 포함하고,
상기 오픈 영역은,
대응하는 현재단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제2 박막 트랜지스터;
턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 대응하는 데이터 라인을 통해 데이터 신호를 제공받는 제2 액정 커패시터;
다음 단의 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제3 박막 트랜지스터; 및
턴 온된 상기 제3 박막 트랜지스터를 통해 상기 제2 액정 커패시터에 연결되는 다운 커패시터를 포함하며,
상기 현재단 게이트 라인을 통해 제공된 상기 게이트 신호에 응답하여 상기 제1 및 상기 제2 액정커패시터에는 동일한 전압 레벨을 갖는 화소전압이 충전되며, 상기 다음 단 게이트 라인을 통해 제공된 상기 게이트 신호에 응답하여 이전 프레임에서 상기 다운 커패시터에 기 충전된 이전 화소전압에 의해 상기 제2 액정 커패시터에 충전된 화소전압이 레벨 다운되고,
상기 서브화소들 각각의 상기 다운 커패시터들은 서로 다른 크기를 갖는 투명 디스플레이 장치. - 제 18 항에 있어서,
상기 다운 커패시터는 상기 이전 프레임에서 입력받은 데이터 신호에 의해 상기 제1 및 상기 제2 액정커패시터에 충전된 상기 화소 전압과 반대 극성을 갖는 이전 화소 전압이 기 충전되어 있으며,
각 상기 서브 화소의 상기 오픈 영역의 광 투과율은 상기 컬러 필터 영역의 광 투과율과 실질적으로 동일한 투명 디스플레이 장치. - 서로 교차하는 행들 및 열들에 배열되고, 행 방향으로 배열된 서브 화소들을 각각 포함하는 복수의 화소들을 포함하는 표시패널;
순차적인 게이트 신호를 제공받고, 대응하는 행들에 배열된 서브 화소들에 연결되는 게이트 라인들; 및
데이터 신호들을 제공받고, 대응하는 열들에 배열된 서브 화소들에 연결되는 데이터 라인들을 포함하고,
상기 서브 화소들은 각각 컬러 필터 영역 및 오픈 영역을 포함하고,
상기 컬러 필터 영역은,
대응하는 상기 게이트 라인을 통해 제공된 게이트 신호에 의해 턴 온되는 제1 박막 트랜지스터; 및
턴 온된 상기 제1 박막 트랜지스터를 통해 연결되는 대응하는 상기 데이터 라인을 통해 데이터 신호를 제공받는 제1 액정 커패시터를 포함하고,
상기 오픈 영역은,
대응하는 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되는 제2 박막 트랜지스터;
턴 온된 상기 제2 박막 트랜지스터를 통해 연결되는 대응하는 상기 데이터 라인을 통해 상기 데이터 신호를 제공받는 제2 액정 커패시터; 및
대응하는 상기 게이트 라인을 통해 제공된 상기 게이트 신호에 의해 턴 온되어 상기 제2 액정 커패시터에 연결되고, 스토리지 전압을 제공받는 다운 박막 트랜지스터를 포함하고,
상기 데이터 신호의 전압 레벨의 범위는 상기 스토리지 전압의 전압 레벨의 범위보다 넓으며, 상기 턴 온된 상기 제2 박막 트랜지스터 및 상기 턴 온된 상기 다운 박막 트랜지스터 사이의 접점 전압은 상기 데이터 신호 및 상기 스토리지 전압의 중간 레벨의 전압 값을 가지며,
상기 서브 화소들 각각의 다운 박막 트랜지스터들은 서로 다른 크기를 갖는 투명 디스플레이 장치. - 제 20 항에 있어서,
각 상기 서브 화소의 상기 오픈 영역의 광 투과율은 상기 컬러 필터 영역의 광 투과율과 실질적으로 동일한 투명 디스플레이 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110140486A KR101894720B1 (ko) | 2011-12-22 | 2011-12-22 | 투명 디스플레이 장치 |
| US13/462,934 US9093042B2 (en) | 2011-12-22 | 2012-05-03 | Transparent display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110140486A KR101894720B1 (ko) | 2011-12-22 | 2011-12-22 | 투명 디스플레이 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130072875A KR20130072875A (ko) | 2013-07-02 |
| KR101894720B1 true KR101894720B1 (ko) | 2018-10-19 |
Family
ID=48654050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110140486A KR101894720B1 (ko) | 2011-12-22 | 2011-12-22 | 투명 디스플레이 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9093042B2 (ko) |
| KR (1) | KR101894720B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11637161B2 (en) | 2019-10-29 | 2023-04-25 | Samsung Display Co., Ltd. | Display device |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140204007A1 (en) * | 2013-01-22 | 2014-07-24 | Stefan Peana | Method and system for liquid crystal display color optimization with sub-pixel openings |
| KR102144060B1 (ko) * | 2013-11-25 | 2020-08-14 | 삼성디스플레이 주식회사 | 표시장치 및 그의 구동회로 |
| KR102256566B1 (ko) * | 2013-12-18 | 2021-05-27 | 삼성디스플레이 주식회사 | 곡면 표시 장치 및 이를 제조하는 방법 |
| KR102204674B1 (ko) * | 2014-04-03 | 2021-01-20 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20150132668A (ko) | 2014-05-15 | 2015-11-26 | 삼성디스플레이 주식회사 | 투명 표시 장치의 제조 방법 |
| KR102203532B1 (ko) * | 2014-07-22 | 2021-01-18 | 엘지디스플레이 주식회사 | 투명표시장치 및 투명표시패널 |
| CN104932137B (zh) | 2015-07-03 | 2018-06-05 | 京东方科技集团股份有限公司 | 一种彩膜基板、阵列基板、显示面板及显示装置 |
| TWI561890B (en) * | 2015-08-10 | 2016-12-11 | Au Optronics Corp | Pixel array, display panel and curved display panel |
| KR102572128B1 (ko) | 2016-03-14 | 2023-08-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105629614A (zh) | 2016-03-29 | 2016-06-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示装置 |
| JP6720008B2 (ja) * | 2016-07-22 | 2020-07-08 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の駆動方法 |
| WO2018055767A1 (ja) * | 2016-09-26 | 2018-03-29 | パイオニア株式会社 | 発光装置 |
| CN117170143A (zh) * | 2016-11-02 | 2023-12-05 | 群创光电股份有限公司 | 显示装置 |
| US20180330683A1 (en) * | 2017-05-15 | 2018-11-15 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Pixel driving electrode, array substrate thereof and display panel |
| JP6648737B2 (ja) * | 2017-06-30 | 2020-02-14 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
| KR102421145B1 (ko) | 2017-10-10 | 2022-07-15 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102605347B1 (ko) * | 2018-12-28 | 2023-11-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWI738281B (zh) * | 2020-04-01 | 2021-09-01 | 友達光電股份有限公司 | 顯示面板 |
| CN111446281B (zh) * | 2020-04-28 | 2023-06-02 | 深圳市华星光电半导体显示技术有限公司 | 透明显示面板和透明显示装置 |
| CN111474763A (zh) * | 2020-05-28 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板和显示装置 |
| CN111679520A (zh) * | 2020-06-01 | 2020-09-18 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700635B1 (ko) | 2000-10-27 | 2007-03-27 | 엘지.필립스 엘시디 주식회사 | 반투과형 액정표시장치용 컬러필터 및 그의 제조방법 |
| JP3827587B2 (ja) * | 2002-02-07 | 2006-09-27 | Ｎｅｃ液晶テクノロジー株式会社 | 反射型又は半透過型液晶表示装置 |
| KR100878203B1 (ko) | 2002-04-15 | 2009-01-13 | 삼성전자주식회사 | 컬러 필터 기판과 이를 갖는 액정 표시 패널 및 액정 표시장치 |
| KR20030090079A (ko) | 2002-05-21 | 2003-11-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US7573551B2 (en) * | 2004-05-21 | 2009-08-11 | Sanyo Electric Co., Ltd. | Transflective liquid crystal display device and color liquid crystal display device |
| KR20070010550A (ko) | 2005-07-19 | 2007-01-24 | 삼성전자주식회사 | 공통 전극 표시판, 이를 포함하는 액정 표시 장치 및 그제조 방법 |
| US7782427B2 (en) | 2006-06-30 | 2010-08-24 | Lg Display Co., Ltd. | Transflective type liquid crystal display device |
| KR101435133B1 (ko) * | 2006-11-27 | 2014-09-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101471547B1 (ko) * | 2008-02-20 | 2014-12-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR20100067481A (ko) * | 2008-12-11 | 2010-06-21 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101589974B1 (ko) * | 2009-05-06 | 2016-02-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101279120B1 (ko) | 2009-05-15 | 2013-06-26 | 엘지디스플레이 주식회사 | 영상표시장치 |
-
2011
- 2011-12-22 KR KR1020110140486A patent/KR101894720B1/ko active IP Right Grant
-
2012
- 2012-05-03 US US13/462,934 patent/US9093042B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11637161B2 (en) | 2019-10-29 | 2023-04-25 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US9093042B2 (en) | 2015-07-28 |
| KR20130072875A (ko) | 2013-07-02 |
| US20130162616A1 (en) | 2013-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101894720B1 (ko) | 투명 디스플레이 장치 | |
| US10679535B2 (en) | Liquid crystal display panel | |
| US10698282B2 (en) | Display substrate, display device and method for driving display device | |
| US10247994B2 (en) | Pixel unit and driving method thereof | |
| US10923054B2 (en) | Array substrate, display panel, display device, and driving methods thereof | |
| US9217905B2 (en) | Dual-gate driven lateral pixel arrangement structure and display panel | |
| US8760479B2 (en) | Liquid crystal display | |
| US8325286B2 (en) | Active matrix substrate and display device including the same | |
| US20170301696A1 (en) | Array Substrate, Display Panel and Display Apparatus | |
| EP3226232A1 (en) | Array substrate and driving method therefor, display panel and display device | |
| KR20160066119A (ko) | 표시패널 | |
| JPWO2007102382A1 (ja) | アクティブマトリクス基板、表示装置及びテレビジョン受像機 | |
| JP2005292831A (ja) | 液晶表示装置 | |
| US20110310075A1 (en) | Liquid crystal display and driving method thereof | |
| KR20120116484A (ko) | 액정 표시 장치 | |
| KR101992103B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US9780126B2 (en) | Z-inversion type display device and method of manufacturing the same | |
| US20160351137A1 (en) | Display device | |
| US8325287B2 (en) | Liquid crystal display | |
| US10650760B2 (en) | Display device | |
| US20190206894A1 (en) | Display systems with non-display areas | |
| CN116250032A (zh) | 显示面板和显示装置 | |
| WO2019119557A1 (zh) | 显示面板的驱动方法、驱动装置及显示装置 | |
| CN103268041B (zh) | 液晶显示面板及其驱动方法 | |
| JP2020522761A (ja) | 液晶表示パネル及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant |