CN101852957B - 主动元件阵列基板 - Google Patents

Abstract

本发明公开一种主动元件阵列基板，包括基板、第一扫描线、第二扫描线、数据线、显示单元及网状共通线。第一、第二扫描线交替排列于基板上。数据线与第一扫描线及第二扫描线交错。各显示单元分别位于二条相邻数据线之间，且分别包括第一像素与第二像素，其中第一像素与其中一条第一扫描线电性连接，而第二像素与其中一条第二扫描线电性连接，且第一像素与第二像素分别与不同条数据线电性连接。网状共通线包括多个环状图案，各环状图案包括二个彼此连接但分别位于单一数据线两侧的半环状图案，且同一环状图案中的二个半环状图案分别位于不同显示单元的下方。

Description

主动元件阵列基板

技术领域

本发明涉及一种液晶显示面板，且特别是有关于一种液晶显示面板的主动元件阵列基板。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体元件或人机显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)已经被薄膜晶体管液晶显示面板所取代，因此具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的平面显示器，诸如薄膜晶体管液晶显示面板(TFT-LCDpanel)、有机电激发光显示面板等，已逐渐成为市场主流。

一般而言，平面显示器主要是由一显示面板以及多个驱动芯片(Driver IC)所构成，其中显示面板具有像素阵列，而像素阵列的像素是通过对应的扫描线以及对应的数据线所驱动。为了使得平面显示器更为普及，制造者皆如火如荼地进行降低成本作业，近年来，一种数据驱动芯片减半(Half Source Driver，HSD)的架构设计已被提出，其主要是利用像素阵列上的布局来降低数据驱动芯片的使用数量。详细来说，在HSD架构的像素阵列中，两相邻的子像素(sub-pixel)是共用同一条数据线，故数据线的总数目减半，但扫描线的总数目则增加一倍。由于HSD架构可以使得数据线的总数目减半，因此所需的源极驱动器(source drivers)的数量亦减半，但所需的栅极驱动器(gate drivers)的数量则增加一倍。值得注意的是，由于栅极驱动器的造价低于源极驱动器的造价，因此整体而言，平面显示器的制造成本仍可有效地被降低。

以薄膜晶体管液晶显示面板为例，其主要是由薄膜晶体管阵列基板、彩色滤光基板以及液晶层所构成，且在薄膜晶体管阵列基板上，对应到各个子像素的共通线皆为H型共通线设计(H-Shaped Com design)。由于公知的H型共通线与数据线之间的电容耦合效应十分显著，因此共通电压会因为数据线的耦合效应(coupling effect)而偏移，导致薄膜晶体管液晶显示面板在显示时出现亮暗线的问题，进而造成显示品质不佳。

发明内容

本发明提供一种主动元件阵列基板，其可降低共通线与数据线之间的耦合效应。

本发明提供一种主动元件阵列基板，其包括基板、多条第一扫描线、多条第二扫描线、多条数据线、多个显示单元以及网状共通线。第一扫描线与第二扫描线交替排列于基板上。数据线配置于基板上，并与第一扫描线以及第二扫描线交错。显示单元配置于基板上，各显示单元分别位于二条相邻数据线之间，且各显示单元包括第一像素以及第二像素，其中第一像素与其中一条第一扫描线电性连接，而第二像素与其中一条第二扫描线电性连接，且第一像素与第二像素分别与不同条数据线电性连接。此外，网状共通线配置于基板上，并且位于显示单元下方，网状共通线包括多个彼此电性连接的环状图案，各环状图案包括二个彼此连接但分别位于单一数据线两侧的半环状图案，且同一环状图案中的二个半环状图案分别位于不同显示单元的下方。

在本发明的一实施例中，各第一像素包括一第一主动元件以及一与该第一主动元件电性连接的第一像素电极，而各该第二像素包括一第二主动元件以及一与该第二主动元件电性连接的第二像素电极。举例而言，在同一显示单元中，其中一个半环状图案沿着第一像素电极的边缘延伸，而另一个半环状图案沿着第二像素电极的边缘延伸。此外，在同一显示单元中，二个半环状图案的连接处例如是对应于第一像素电极与第二像素电极之间的区域。

在本发明的一实施例中，前述的网状共通线可进一步包括多个连接图案，其中连接图案与第一扫描线以及第二扫描线交错，且连接图案连接于环状图案之间。举例而言，前述的连接图案的材料与第一像素电极以及第二像素电极的材料实质上相同。

在本发明的一实施例中，前述的第一扫描线、第二扫描线以及环状图案的材质实质上相同。

在本发明的一实施例中，前述的网状共通线在数据线的下方的位置上不具有与数据线平行的图案。

基于上述，由于本发明的网状共通线与数据线的重叠面积很小，因此在本发明的主动元件阵列基板上，数据线与网状共通线之间的寄生电容可以被有效地降低。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1为本发明一实施例的主动元件阵列基板的示意图；

图2为本发明一实施例的主动元件阵列基板的布局示意图；

图3为本发明一实施例的网状共通线的示意图。

其中，附图标记

100：主动元件阵列基板     110：基板

120：第一扫描线           130：第二扫描线

140：数据线               150：显示单元

152：第一像素             154：第二像素

160：网状共通线           SR：环状图案

SR1、SR2：半环状图案      TFT1：第一主动元件

TFT2：第二主动元件        P1：第一像素电极

P2：第二像素电极          C：连接图案

D1：列方向                D2：行方向

X：区域

具体实施方式

图1为本发明一实施例的主动元件阵列基板的示意图，而图2为本发明一实施例的主动元件阵列基板的布局示意图。请参照图1与图2，本实施例的主动元件阵列基板100包括基板110、多条第一扫描线120、多条第二扫描线130、多条数据线140、多个显示单元150以及网状共通线160。第一扫描线120与第二扫描线130交替排列于基板110上。数据线140配置于基板110上，并与第一扫描线120以及第二扫描线130交错。显示单元150配置于基板110上，各显示单元150分别位于二条相邻数据线140之间，且各显示单元150包括第一像素152以及第二像素154，其中第一像素152与其中一条第一扫描线120电性连接，而第二像素154与其中一条第二扫描线130电性连接，且第一像素152与第二像素154分别与不同条数据线140电性连接。

图3为本发明一实施例的网状共通线的示意图。请参照图1至图3，网状共通线160配置于基板110上，并且位于显示单元150下方，网状共通线160包括多个彼此电性连接的环状图案SR，各环状图案SR包括二个彼此连接但分别位于单一数据线140两侧的半环状图案SR1、SR2，且同一环状图案SR中的二个半环状图案SR1、SR2分别位于不同显示单元150。

在本实施例中，基板100可以采用可挠性基板(flexible substrate)或是硬质基板(rigid substrate)。举例而言，基板100例如为玻璃基板、塑胶基板或是其他适当材质的基板，本发明不限制所使用的基板100的材质。

第一扫描线120、第二扫描线130以及环状图案SR例如通过同一道光刻与刻蚀工艺(Photolithography and Etch Process，PEP)来制作。换言之，第一扫描线120、第二扫描线130以及环状图案SR属于同一层图案化薄膜，且具有实质上相同的材质。此外，第一扫描线120与第二扫描线130例如沿着列方向D1延伸，且第一扫描线120与第二扫描线130沿着行方向D2交替排列于基板110上。第一扫描线120、第二扫描线130与环状图案SR彼此相互电性绝缘。

如图1至图3所示，数据线140沿着行方向D2延伸，且数据线140例如通过另一道光刻与刻蚀工艺(PEP)来制作。值得注意的是，在制作数据线140之前，通常会先形成一栅绝缘层(未绘示)以覆盖住前述的第一扫描线120、第二扫描线130以及环状图案SR，以确保数据线140不会与第一扫描线120、第二扫描线130、环状图案SR在交错处发生短路。

在本实施例中，各个第一像素150包括第一主动元件TFT1以及与该第一主动元件TFT1电性连接的第一像素电极P1，而各该第二像素154包括第二主动元件TFT2以及与该第二主动元件TFT2电性连接的第二像素电极P2。如图1至图3所示，第一主动元件TFT1与第二主动元件TFT2例如为薄膜晶体管，而薄膜晶体管的栅极、源极、漏极可与前述的数据线140、第一扫描线120、第二扫描线130、环状图案SR一并制作。举例而言，薄膜晶体管的栅极可与第一扫描线120、第二扫描线130、环状图案SR一并制作，而薄膜晶体管的源极、漏极可与数据线140一并制作。

举例而言，在同一显示单元150中，其中一个半环状图案(即半环状图案SR1)沿着第一像素电极P1的边缘延伸，而另一个半环状图案(即半环状图案SR2)沿着第二像素电极P2的边缘延伸。详言之，半环状图案SR1的缺口例如朝向左侧，而半环状图案SR的缺口例如朝向右侧。从图1至图3可清楚得知，在排列于同一列且彼此相邻的二个显示单元150中，位于不同显示单元150内的二个相邻的半环状图案SR1与半环状图案SR2会构成所谓的环状图案SR。换言之，每一个环状图案SR皆分布于二个相邻的显示单元150中，并且被数据线140区分为半环状图案SR1与半环状图案SR2。如图3所示，半环状图案SR1的开口端例如朝向右侧，而半环状图案SR2的开口端例如朝向左侧。

承上述，在同一显示单元150中，半环状图案SR1与半环状图案SR2的连接处例如是对应于第一像素电极P1与第二像素电极P2之间的区域X。由于半环状图案SR1与半环状图案SR2的连接处与数据线140的距离不近，因此不容易产生电容耦合的效应。除此之外，由于网状共通线160在数据线140的下方的位置上不具有与数据线140平行的图案，举例而言：于各该像素中的这些数据线的下方的对应位置上，没有存在该网状共通线。但是在各该像素中各该数据线与该网状共通线交错处，各该数据线部分下方仍存在该网状共通线部分。因此网状共通线160与数据线140之间不容易产生电容耦合的效应。

除了环状图案SR之外，网状共通线160可进一步包括多个连接图案C，其中连接图案C连接于环状图案SR之间，且连接图案C与第一扫描线120以及第二扫描线130交错。举例而言，连接图案C、第一像素电极P1以及第二像素电极P2例如通过同一道光刻与刻蚀工艺(PEP)来制作。换言之，连接图案C、第一像素电极P1以及第二像素电极P2属于同一层图案化薄膜，且具有实质上相同的材质。

基于上述，由于本发明的网状共通线与数据线的重叠面积很小，因此在本发明的主动元件阵列基板上，数据线与网状共通线之间的寄生电容可以被有效地降低，进而改善公知所提及的亮暗线问题。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种主动元件阵列基板，其特征在于，包括：

一基板；

多条第一扫描线；

多条第二扫描线，其中这些第一扫描线与这些第二扫描线交替排列于该基板上；

多条数据线，配置于该基板上，并与这些第一扫描线以及这些第二扫描线交错；

多个显示单元，配置于该基板上，各该显示单元分别位于二条相邻数据线之间，且各该显示单元包括：一第一像素，与其中一条第一扫描线电性连接；一第二像素，与其中一条第二扫描线电性连接，其中该第一像素与该第二像素分别与不同条数据线电性连接；以及

一网状共通线，配置于该基板上，并且位于这些显示单元下方，其中该网状共通线包括多个彼此电性连接的环状图案，各该环状图案包括二个彼此连接但分别位于单一数据线两侧的半环状图案，且同一环状图案中的两个所述半环状图案分别位于不同显示单元的下方。

2.根据权利要求1所述的主动元件阵列基板，其特征在于，各该第一像素包括一第一主动元件以及一与该第一主动元件电性连接的第一像素电极，而各该第二像素包括一第二主动元件以及一与该第二主动元件电性连接的第二像素电极。

3.根据权利要求2所述的主动元件阵列基板，其特征在于，在同一显示单元中，其中一个半环状图案沿着该第一像素电极的边缘延伸，而另一个半环状图案沿着该第二像素电极的边缘延伸。

4.根据权利要求3所述的主动元件阵列基板，其特征在于，在同一显示单元中，两个所述半环状图案的连接处对应于该第一像素电极与该第二像素电极之间的区域。

5.根据权利要求2所述的主动元件阵列基板，其特征在于，该网状共通线更包括多个连接图案，其中这些连接图案与这些第一扫描线以及这些第二扫描线交错，且这些连接图案连接于这些环状图案之间。

6.根据权利要求5所述的主动元件阵列基板，其特征在于，这些连接图案的材料与这些第一像素电极以及这些第二像素电极的材料相同。

7.根据权利要求1所述的主动元件阵列基板，其特征在于，这些第一扫描线、这些第二扫描线以及这些环状图案的材质相同。

8.根据权利要求1所述的主动元件阵列基板，其特征在于，该网状共通线在这些数据线的下方的位置上不具有与这些数据线平行的图案。

Images