TW201942952A - 施體基板中微裝置配置 - Google Patents

施體基板中微裝置配置 Download PDF

Info

Publication number
TW201942952A
TW201942952A TW108130331A TW108130331A TW201942952A TW 201942952 A TW201942952 A TW 201942952A TW 108130331 A TW108130331 A TW 108130331A TW 108130331 A TW108130331 A TW 108130331A TW 201942952 A TW201942952 A TW 201942952A
Authority
TW
Taiwan
Prior art keywords
microdevices
substrate
pad
cassette
micro
Prior art date
Application number
TW108130331A
Other languages
English (en)
Other versions
TWI798481B (zh
Inventor
格拉姆瑞札 查吉
伊莎諾拉 法西
Original Assignee
加拿大商弗瑞爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加拿大商弗瑞爾公司 filed Critical 加拿大商弗瑞爾公司
Publication of TW201942952A publication Critical patent/TW201942952A/zh
Application granted granted Critical
Publication of TWI798481B publication Critical patent/TWI798481B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/26—Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used
    • B41M5/265—Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used for the production of optical filters or electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0015—Orientation; Alignment; Positioning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Measurement Of Radiation (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

本發明係關於藉由圖案化或填入來配置施體基板中之微裝置，使得未干擾非接收墊且最大化該施體基板中之無干擾區域。此實現依較少步驟將微裝置轉移至一接收基板。

Description

施體基板中微裝置配置
本發明係關於一種用於將微裝置轉移至一接收基板上之系統，且特定言之係關於圖案化一施體基板上之微裝置，及一接收基板上之著陸區域以提高轉移程序之效率。
已針對微裝置開發若干不同選擇性轉移程序。然而，若接收基板需要作為不同施體基板之部分之不同微裝置，則其他施體基板上之額外裝置可干擾指派給接收基板上之其他類型之微裝置之位置(墊)。
本發明之一目的係藉由提供施體基板上之裝置之一特定圖案化以避免干擾接收基板上之經指定用於其他微裝置之墊來克服先前技術之缺點。其他發明包括：預處理一施體基板(匣基板)上之裝置；在一接收基板上製備著陸區域(或墊)；將微裝置自該施體基板轉移至該接收基板；及後處理以實現裝置功能性。該預處理步驟可包含圖案化及增加接合元件。該轉移程序可涉及將一預選定微裝置陣列接合至接收基板，接著移除施體基板。
因此，本發明係關於一種填入一接收基板之方法，其包括：
a)提供包含複數個像素之一接收基板，各像素包含用於接收一第一類型之微裝置之第一墊及用於接收一第二類型之微裝置之第二墊；
b)提供包含配置成藉由該第一類型之微裝置之第一干擾區域空隙分離之陣列之複數個該第一類型之微裝置之一第一施體基板；
c)使該第一施體基板上之一第一群組之該第一類型之微裝置與接收基板上之一第一群組之第一墊對準，藉此該第一施體基板之第一干擾區域與第二墊重疊以防止該第一類型之微裝置干擾第二墊；
d)將該第一群組之第一類型之微裝置自第一施體基板轉移至接收基板之第一群組之第一墊；
e)調整第一施體基板與接收基板之一相對位置以使一第二群組之第一類型之微裝置與接收基板上之一第二群組之第一墊對準，藉此該第一施體基板之第一干擾區域與第二墊重疊以防止第一類型之微裝置干擾該等第二墊；及
f)將該第二群組之第一類型之微裝置自第一施體基板轉移至接收基板之第二群組之第一墊。
本發明之另一態樣係關於一種施體基板，其包括：
無干擾區域，其包含用於轉移至一接收基板上之接收墊之微裝置陣列；及
干擾區域，其包括用於與該接收基板上之非接收墊重疊以在施體基板上之微裝置轉移至接收墊期間防止微裝置干擾非接收墊之空隙區域之列或行。
本發明之另一特徵提供一種配置一施體基板上之微裝置以在微裝置自該施體基板轉移至一接收基板上之接收墊期間避免干擾該接收基板上之非接收墊之方法，其包括：
a)藉由以下步驟判定施體基板上之干擾區域
i)判定施體基板上之在將一第一微裝置轉移至接收基板上之一第一接收墊期間與該接收基板上之非接收墊重疊之區域；及
ii)判定施體基板上之在使施體基板或接收基板之至少一者相對於另一者偏移以使至少一第二微裝置與該接收基板上或另一接收基板之一第二接收墊在第一微裝置已轉移至該接收基板之後對準之後，將不會與非接收墊重疊之區域；及
b)將施體基板上之微裝置配置於無干擾區域而非干擾區域中。
本發明之另一態樣係關於一種填入一接收基板之方法，其包括：
a)提供包含複數個像素之一接收基板，各像素包含用於接收一第一類型之微裝置之第一墊及用於接收一第二類型之微裝置之第二墊；
b)提供一第一施體匣基板，其包含配置成列陣之複數個第一類型之微裝置，及配置成與藉由第一或第二類型之微裝置之一第一干擾區域空隙分離之第一類型之微裝置之該等陣列交錯之陣列之複數個第二類型之微裝置；
c)使第一施體匣基板上之一第一群組之第一類型之微裝置及一第一群組之第二類型之微裝置分別與接收基板上之一第一群組之第一墊及一第二群組之第二墊對準，藉此該第一施體匣基板之第一干擾區域與藉由該等墊與像素之間的一節距差引起之一區域重疊；
d)將該第一群組之第一類型及第二類型之微裝置自第一施體匣基板轉移至接收基板之該第一群組之第一墊及第二墊；
e)調整第一施體匣基板與接收基板之一相對位置以使一第二群組之第一類型及第二類型之微裝置與接收基板上之一第二群組之第一墊及第二墊對準，藉此第一施體基板之第一干擾區域與藉由該等墊與像素之間的一節距差引起之一區域重疊；及
f)將該第二群組之第一類型及第二類型之微裝置自第一施體基板轉移至接收基板之該第二群組之第一墊及第二墊。
本發明係關於一種填入一接收基板之方法。該方法包括以下步驟:在一或更多施體基板上製備複數個微裝置；將該複數個微裝置自該一或多個施體基板轉移至第一匣基板，該複數個微裝置於該第一匣基板上由位於其間的一干擾區域隔開並配置成陣列；選擇該第一匣基板中一或多個可轉移的微裝置組；識別在各個可轉移的微裝置組中的一數量的缺陷微裝置；及在轉移之前校正(correcting)該缺陷微裝置；將該第一匣基板上的所選微裝置對準並轉移至第一接收基板上之相對應接觸墊(contact pads)；及判定該第一接收基板是否經充分(fully)填入微裝置；
i)回應判定該第一接收基板經充分填入，繼續進行至第二接收基板並重複步驟c)到步驟e)，
ii)回應判定該第一接收基板未經充分填入，判定該第一匣基板是否(1)具有足夠微裝置以繼續轉移微裝置至該第一接收基板，或(2)不具有足夠微裝置以繼續轉移微裝置至該第一接收基板；
iii)回應判定該第一匣基板具有足夠微裝置，選擇該第一匣基板中之另一可轉移的微裝置組並重複步驟d)到步驟e)；或回應判定該第一匣基板不具有足夠微裝置，選擇第二匣基板並重複步驟b)到步驟f)。
本發明之另一態樣係關於一種轉移複數個微裝置至一系統基板之方法。該方法包括:將複數個微裝置於一匣基板上配置成陣列由位於其間的一干擾區域隔開；選擇該匣基板中一或多個可轉移的微裝置組；識別在各個可轉移的微裝置組中的一數量的缺陷微裝置；若經識別缺陷微裝置之數量總和大於一臨限值，校正該缺陷微裝置；及將該匣基板上的所選微裝置對準並轉移至接收基板上之相對應接觸墊。
相關申請案之交叉參考
本申請案係主張於2017年10月4日申請之專利申請案第15/724,320號之優先權，美國專利申請案第15/724,320號主張於2016年10月4日申請之美國臨時專利申請案第62/403,741號、於2016年11月25日申請之美國臨時專利申請案第62/426,353號、於2017年3月20日申請之美國臨時專利申請案第62/473,671號、於2017年4月7日申請之美國臨時專利申請案第62/482,899號及於2017年6月5日申請之美國臨時專利申請案第62/515,185號之優先權及權利，各申請案之全文在此以引用的方式併入本文中。
雖然結合各項實施例及實例描述本教示，但本教示並不旨在限於此等實施例。相反地，如熟習此項技術者將瞭解，本教示涵蓋各種替代例及等效例。
在本發明中，一接收基板上之一墊係指該接收基板上之一微裝置已或將自一施體基板轉移至之一指定區域。該等墊可導電以提供該微裝置與一像素電路之間的一連接或至該等像素電路之該等連接可在該墊下面或在該墊之側上。該墊可具有永久固持微裝置之一些形式之接合材料。墊可為提供一更機械穩定結構且亦提供諸如接合及導電能力之較佳功能性之一多層堆疊。
此描述中之墊可提供一電連接、一機械連接及用於轉移微裝置之一界定區域之至少一者。所繪示實施例中所使用之墊之形狀係僅出於圖解說明之目的，且該等墊可具有任意形狀。可改變墊相對於像素之位置而對實施例無任何影響。可改變墊群組在像素中之定向。例如，其等可旋轉、移位或移動至不同位置。墊可具有包括不同導電、半導體及介電層之一複合結構。墊可定位於接收基板中之其他結構(諸如電晶體)之頂部上。又，墊可靠近接收基板上之其他結構。
實施例中所使用之微裝置之形狀係出於圖解說明之目的，且微裝置可具有不同形狀。微裝置在將接觸接收基板之側上可具有一或多個墊。該等墊可提供機械連接或電連接或兩者之一組合。
在一項實施例中，描述一種配置施體基板中之微裝置之方法，該方法用於將微裝置轉移至接收基板。在施體基板中，微裝置相對於像素區域配置，且在與像素相關聯之區域內該等微裝置可具有小於像素節距之一節距。
在此配置中，兩個像素之邊界處之微裝置之間的節距可不同於像素內之微裝置之節距。
在此情況中，施體基板上存在比接收基板中之與施體基板區域相關聯之預期/所要墊上更多之微裝置。因此，微裝置可干擾接收基板中之其他非所要/非預期墊。描述此文件中之若干實施例以界定針對施體基板之干擾區域以在該等區域中移除或並不填入微裝置。此實施例可用於施體基板中之不同微裝置配置。
在另一實施例中，一種配置一施體基板中之所描述之微裝置以避免干擾非所要墊之方法包含
a)界定干擾區域或無干擾區域，其中：
1)該等無干擾區域係施體基板中之在微裝置轉移至接收基板期間未被其他非所要墊覆蓋之空間，即，該等干擾區域被非所要墊覆蓋，或
2)在使施體基板或接收基板沿著一特定方向偏移以使至少一微裝置與接收基板中之一所要墊在不同於該微裝置之至少一微裝置轉移至接收基板中之不同於該墊之一墊之後對準之後，將不會被墊覆蓋，即，干擾區域在後續步驟中將被墊覆蓋；及
b)將微裝置配置於施體基板之無干擾區域中。
在上文所描述之接收基板中，接收基板上之一墊可具有一較高結構，且與該墊相關聯之微裝置可具有一較低結構。因此，將不存在針對此墊之干擾區域。
為增大無干擾區域，一項實施例包括一種將與接收基板中之微裝置轉移位置相關聯之墊配置成叢集之方法，其中在該等叢集內墊節距小於子像素節距。
在叢集墊之情況中，用於一叢集之邊緣處之一墊之一施體基板可經配置，使得干擾區域及無干擾區域類似於像素區域(其中干擾區域之寬度與其他墊距該墊之距離相同)。
在一叢集之情況中，可配置針對該叢集之內側之一墊之一施體基板，藉此干擾區域及無干擾區域係類似於像素區域，且干擾區域係藉由以下操作界定：
a)求得墊與叢集之邊緣之間的距離；
b)挑選一微裝置作為施體基板上之一參考裝置；
c)自兩側上之微裝置界定類似於相關聯墊至叢集之邊緣之距離之干擾區域。
藉由與施體基板上之一像素相關聯之一區域界定之干擾區域及無干擾區域之型樣可類似於像素節距在施體基板上重複。
在與各像素相關聯之施體基板之經圖案化(經配置)以用於中間墊的剩餘區域中，一行(或列)之微裝置係介於寬度大於該中間微裝置距該叢集之邊緣之最小距離之干擾區域之間。
在最大化無干擾區域之一項實施例中，叢集內之墊節距可與施體基板中之微裝置節距相同。
在最大化無干擾區域之另一實施例中，墊可配置成一個二維叢集。該叢集中之墊可與至少另一墊對準。
在一項實施例中，針對墊之一施體基板可在兩個方向上與其他墊對準，產生相對墊叢集定向之對角干擾區域。該區域可含有其他墊且與一像素相關聯之剩餘區域無干擾，微裝置可存在於該剩餘區域中。
在另一實施例中，針對墊之一施體基板可僅在一個方向上與墊對準，該施體基板具有作為如下之干擾區域：
包含其他墊之一列，前提是該墊與其他墊垂直對準，或
一行，前提是該墊與另一墊水平地對準。
藉此，與一像素相關聯之剩餘區域無干擾，一微裝置可存在於該剩餘區域中。
在此實施例中，可交換使用施體基板及/或匣基板。施體基板之特性可應用於匣且反之亦然。
圖1繪示一施體基板150，其中存在比一接收基板中之相關聯墊更多之微裝置160 (例如，參見圖2及圖3)。在此情況中，該等微裝置160在該施體基板之與像素相關聯之一區域或區塊130中可具有小於接收基板之一像素節距之一節距170。又，由於該像素節距可能並非該微裝置節距170的倍數，所以兩個(垂直或水平地)相鄰像素區域130及140之間的微裝置節距180可具有一不同節距(例如，一空隙或干擾區域)以適應像素與微裝置節距之間的差。
在傳統取置中，將轉移頭(例如，施體基板150)上之微裝置160一次一個或一次一列地轉移至接收基板上之一位置。為填入接收基板之其餘部分或另一接收基板，需要重新填入轉移頭或必須使用一新施體基板150。此程序需要每次迅速及準確移動及精確對準以避免已在接收基板上或接收基板上之非指定用於接收施體基板150上之微裝置160之其他墊上之其他微裝置160干擾該特定微裝置160。然而，本發明使多於填入接收基板上之一等效區域所需之微裝置160能夠安置於施體基板150上，藉此最小化重新填入步驟。因此，施體基板150上之空白或空隙區域使施體基板150 (或接收基板)能夠在轉移程序期間偏移以使微裝置160之剩餘組與接收基板中之對應位置對準。該偏移可獨立完成或其可為將施體基板150移動至接收基板上之新位置或一新接收基板之部分。
圖2繪示一接收基板200中之一像素結構。該接收基板200上之一像素陣列可由此像素結構之不同定向及組合製成。該像素結構包括不同微裝置且各微裝置可具有一不同像素電路或像素連接。用於各微裝置類型之墊204、214、224經放入分別具有一寬度208、218及228之各經指定子像素區域202、212、222中，且在x及y兩者方向上重複以形成一像素陣列。在所繪示之實施例中，接收基板200包含相距一距離216及226之用於三個不同微裝置之三個不同墊204、214、224。然而，吾人可使用任何數目個不同微裝置。在一像素陣列結構中，微裝置類型(或子像素類型)僅在一個方向上改變(單向陣列結構)。在另一陣列類型中，微裝置可在兩個或兩個以上方向上改變(雙向陣列)。若用於各裝置類型之施體基板150在所有區域中具有微裝置160，即，一完全填充2×2陣列，則在對應於其他微裝置類型之墊204、214及224之區域中，微裝置160可在轉移程序期間干擾該等墊204、214及224。在一情況中，僅與接收基板200上之對應墊(例如，204)有關之區域中之微裝置160保持於施體基板150上。然而，在此情況中施體基板150需要在各轉移之後被替換或被重新填充，此可增加處理步驟。此外，若無法使用微裝置160之重設，則微裝置利用率可受影響。在本發明之一項態樣中，將用於各微裝置160之施體基板150劃分成干擾區域及無干擾區域。來自施體基板150之干擾區域之微裝置160係經移除或未經填入。在本發明之一項態樣中，將微裝置160配置於一施體基板150中以避免干擾非所要墊(例如，214及224)，其中該方法包含：
a)界定無干擾區域為：
i)施體基板150中之在一第一組微裝置160轉移至接收基板200上之一第一組墊204期間不對應、重疊或干擾該接收基板200上之其他非所要墊204、214、224之空間；及
ii)施體基板150中之在使該施體基板150或該接收基板200分別在一特定方向上偏移以使一第二組微裝置160與該接收基板200中之一第二組所要墊204、214及224在不同於該第二組微裝置160之至少第一組微裝置160轉移至接收基板200中之不同於第一組墊204之該第二組所要墊214或224之後對準之後，不對應或重疊或干擾墊204、214及224之空間；及
b)將微裝置160僅配置於施體基板150之無干擾區域中。
替代性地，該方法可包含：
a)界定干擾區域為：
i)施體基板150中之在一第一組微裝置160轉移至接收基板200上之一第一組墊204期間對應、重疊或干擾該接收基板200上之其他非所要墊204、214、224之空間；及
ii)施體基板150中之在使該施體基板150或該接收基板200分別在一特定方向上偏移以使一第二組微裝置160與接收基板200或一不同接收基板中之一第二組所要墊204、214及224在至少不同於該第二組微裝置160之第一組微裝置160轉移至接收基板200中之不同於第一組墊204之第二組墊214或224之後對準之後對應、重疊或干擾墊204、214及224之空間；及
b)將微裝置160僅配置於施體基板150之無干擾區域中而非干擾區域中。
在界定無干擾區域之一方式中，界定一偏移施體基板150 (或接收基板200)相對於接收基板200 (或施體基板150)之方向。例如，在一第一組微裝置160自施體基板150轉移至第一組墊204之後，施體基板150水平及垂直地偏移。在該第一組微裝置160自施體基板150轉移至接收基板200之後，施體基板150水平或垂直地偏移。另一組微裝置160可與其他相關墊214或224對準且轉移至接收基板200 (其可為原始接收基板200或一不同接收基板)上之此等墊。以下程序係可用於識別干擾區域及無干擾區域之一例示性程序。
a)用於轉移至接收基板之一第一組微裝置係用作一參考。
b)自該等參考微裝置，平行於偏移方向畫線。
c)參考施體基板上之參考墊在自用於其他類型之微裝置之對應墊之偏移方向上畫線。
d)自其他類型之微裝置識別最靠近施體基板上之微裝置之線之線。
e)在選定線與微裝置線之間畫一線。此線具有距微裝置線及選定線之各者之一類似距離。
f)藉由新線界定且涵蓋微裝置之區域係無干擾區域。其他區域被界定為干擾區域。
圖3A展示界定無干擾區域304-1及干擾區域304-2之一實例。像素區域330包含分別為304-1及304-2之無干擾區域及干擾區域兩者。在此情況中，微裝置水平及垂直地偏移。因此，用於各微裝置之無干擾區域304-1之寬度wni 係用於該微裝置之墊314分別與其他相鄰墊324之間的距離w1 及w2 之總和的一半。在圖3B中，裝置水平及對角地偏移。因此，無干擾區域304-1具有類似於一對角偏移程序之斜率之一斜率。如兩種情況中可見，無干擾區域304-1相較於干擾區域304-2係小的。
解決此問題之一解決方案係使墊414之一者高於其他墊404、424之至少一者。使用較高墊414之微裝置414-D可為較昂貴裝置或更多用在接收基板400上。然而，其亦可為任何其他裝置。在所繪示之實施例中，其他微裝置404-D及424-D可具有相較於與較高墊414相關聯之微裝置414-D之一較高結構，藉此墊414高度及裝置414-D高度之所得組合係實質上與墊404及裝置404-D的高度相同。實現一較高裝置之一方法係具有較高連接墊。該較高墊可在該裝置之任一側上。圖4展示其中一或多個墊414高於其他墊404、424之一例示性接收基板400。在所繪示之實施例中，三個不同微裝置404-D、414-D、424-D分別自施體基板450-04、450-14、450-24轉移至接收基板400。與較低墊結構404及424相關聯之微裝置404-D及424-D具有相較於另一微裝置414-D之較高結構。相同技術可應用於微裝置之其他組合(三個以上或三個以下微裝置)。因此，較低微裝置414-D將不會干擾較低墊404及424，且施體基板450-14上之干擾區域最小。
在另一解決方案中，用於不同微裝置之墊504、514及524可彼此靠近地設定於一叢集540中，以在叢集之間留下一大區域或節距。在一項實施例中，為方便實施，與墊504、514及524相關聯之電路或其他連接可分別藉由具有寬度508、518及528之子像素結構#1、#2及#3界定。在另一實施例中，該等電路及連接可具有任何其他結構。墊504、514及524愈靠近在一起，無干擾區域506將愈大。在一情況中，兩個墊之間的距離(例如，216或226)可等於或小於施體基板上之三個不同微裝置(三個不同子像素)之像素節距530之三分之一。對於更多或更少子像素(微裝置類型)，墊504、514及524可類似地更靠近地放置在一起。在一項實施例中，叢集540中之墊504、514及524之間的距離216及226係類似於施體或匣基板上之微裝置節距。若不同微裝置在施體基板上具有相同節距，則叢集墊504、514及524將具有相同節距。在另一情況中，叢集540中之墊504、514及524之間的距離係施體基板上之微裝置之節距的倍數(例如，兩倍)。在另一實施例中，墊之間的距離可小於施體基板上之微裝置之節距。圖5展示具有墊叢集540之一實例之一接收基板。此等墊504、514、524可來自一像素530中之子像素502、512、526或來自不同像素。墊504、514、524可處於相對於像素530的任何位置中。墊504、514、524之順序及位置對於不同像素可能係不同的。
圖6A展示針對叢集640之邊緣處之墊604之干擾區域604-1及無干擾區域604-2。相同結構可用於叢集640之另一側處之另一墊624。如可見，用於叢集640之邊緣處之墊604及624之無干擾區域604-2相較於先前情況較大。對於處於中間之墊614，無干擾區域614-1及干擾區域614-2可為如圖6B中所展現之一條帶型樣。此處，該條帶之寬度係與中間墊614與其他墊604及624之間的距離相同。為界定無干擾區域，可使用以下步驟：
a)求得墊604與叢集墊之邊緣之間的距離
b)挑選一微裝置作為施體基板中之一參考裝置
c)自微裝置至兩側界定類似於相關聯墊至叢集之邊緣之距離之干擾區域。
藉由與施體基板中之一像素相關聯之一區域界定之干擾區域及無干擾區域之型樣可類似於像素節距在施體基板中重複。在與各像素相關聯之施體基板之經圖案化(經配置)用於中間墊之剩餘區域中，一行(或列)之微裝置係介於干擾區域之間，其寬度大於中間微裝置距叢集之邊緣之最小距離。若中間墊與其他墊之間的距離相同，則干擾區域614-2相對於無干擾區域614-1之比率可相同。類似於圖3B，取決於偏移方向，干擾區域614-2及無干擾區域614-1可具有不同形狀。又，類似於圖4，中間墊可更高且因此在此情況中，用於中間微裝置之無干擾區域可為整個施體基板。
若微裝置不具有一類似節距，則叢集640中之墊604、614及624之間的距離可類似於微裝置之節距之任一者或各墊604、614及624可具有距其他墊的不同距離。為改良無干擾區域，中間裝置可為具有較大節距之裝置，藉此使用較高墊可有助於改良干擾區域。
圖7A繪示其中一接收基板700中之墊704、714及724具有與一施體基板750中之微裝置752及754相同之節距之一實施例。一墊叢集740之位置可相對於該接收基板700上之像素730而不同。該等墊704、714及724之尺寸可小於或類似於或大於該等微裝置752及754。微裝置752及754以及墊704、714及724之形狀可為任何合適形狀及尺寸。在此情況中，微裝置752及754可自施體基板750上之干擾區域移除(或未填入)以在該施體基板750上產生對應於接收基板700及任何後續接收基板上之當前或未來填入或未填入之墊之空隙區域，該等墊未被指定來接收來自當前施體基板750之微裝置之一者。
圖7A繪示邊緣墊704之一實施例(類似結構可用於724)。在所繪示之實施例中，施體基板750包含藉由空隙區域分離之微裝置752之陣列，各空隙區域具有實質上等於相鄰墊(例如，墊704至714及墊714至724)之節距之總和(針對相等間隔墊之節距×N (相鄰墊之數目))之至少一寬度。空隙區域之最小距離(即，施體基板750上之微裝置752之陣列之間的距離)係自最靠近經填充墊之墊(例如，墊714)之一側至最遠離經填充墊之墊(例如，墊724)之相對側之距離。換言之，在一當前或任何未來轉移步驟期間覆蓋其他墊714及724而不干擾其等之區域。施體基板750可由若干行及列之微裝置752及754組成，且在其各側上包含藉由等於鄰近於接收墊(例如，704)之墊(例如，714及724)之數目之一數目之缺失行或列界定之空隙區域。各陣列中之行數目係取決於相鄰像素730中之墊704與724之間的間距。例如，若微裝置752與754之節距與墊714及724相同，則針對在右側包含兩個相鄰墊714及724而在左側不具有墊之墊704之施體基板750可包含具有微裝置之兩個缺失行之一空隙區域。替代性地，若節距不同，則該空隙區域可至少為距安裝至最遠墊(例如，墊724)之遠邊緣之墊(例如，墊704)之距離。
微裝置754之一些可能已轉移至接收基板700，且施體基板750 (或接收基板700)相對於下一接收基板700 (或施體基板750)垂直及/或水平地偏移，使得另一微裝置754與裸墊704 (無微裝置轉移至其之墊)之一者對準。在此情況中，藉由轉移微裝置754產生之空白空間將為將處於墊714之頂部上之一新空白區域，且當接收基板700 (或施體基板750)隨後再次偏移時，原先在墊714之頂部上之該空白空間將處於墊724之頂部上。因而微裝置752及754將不會對非所要墊714及724引起干擾。吾人可藉由首先垂直地偏移且接著移動至下一行(例如，在完成行2之後，移動至行1)來完成一行中之所有微裝置。然而可使用垂直及水平偏移之其他組合。像素730或墊叢集740可垂直或水平地成一角度。在此情況中，若干列或行之微裝置亦將傾斜。此外，微裝置可成一角度而墊或像素未成角度。在此情況中，偏移方向將朝向行或列之角度。
圖7B展示如上但針對中間墊714之一施體基板751的一類似結構，該施體基板751將在施體基板750之前或之後與接收基板700對準。在所繪示之實施例中，微裝置753及755之陣列(例如，1×N陣列)係藉由空隙區域分離，各空隙區域具有實質上等於相鄰墊(例如，墊704及724)之節距之總和，例如，針對相等間隔墊之節距×N (N=相鄰墊之數目)之至少一寬度。空隙區域之最小距離(即，施體基板751上之微裝置753之陣列之間的距離)係自最靠近經填充墊之墊(例如，墊704或724)之一側至最遠離經填充墊之墊(例如，相同墊704或724)之相對側之距離。換言之，空隙區域具有用以在當前或未來轉移步驟期間覆蓋其他墊704及724而不干擾該等墊之足夠空間(即，微裝置753之陣列之間的距離)。通常，空隙區域之長度係施體基板751之全長。對於三個墊704、714及724之墊叢集740，針對中間墊714之施體基板751可包含橫向地分離達墊節距的兩倍及垂直地分離達墊節距之微裝置753之陣列。施體基板751可由若干行及列之微裝置753及755組成，且在其各側上包含藉由等於鄰近於接收墊(例如，714)之墊(例如，704及724)之數目之一數目之缺失行或列界定之空隙區域。各陣列中之行數目係取決於相鄰像素730中之墊704與724之間的間距。例如，若微裝置753與755之節距與墊714及724相同，則針對在左側包含一個相鄰墊704且在右側包含一墊724之接收墊714之施體基板751可在各側上包含具有微裝置之一缺失行之一空隙區域。替代性地，若節距不同，則該空隙區域可至少為距安裝至最遠墊(例如，墊704或724)之遠邊緣之墊(例如，墊714)之距離。
圖8繪示其中在兩個維度上(例如，水平及垂直地)分佈子像素802、812及822之另一像素定向實施例850。墊804、814及824係展示於各對應子像素802、812及822區域中。一水平距離806係介於墊804與824之間，一水平距離816係介於墊804與814之間，一水平距離826係介於墊824與814之間，且一垂直距離836係介於墊824與墊804及814之間。該等距離806、816、826及836係用於界定干擾區域及無干擾區域。子像素802、812及822可在垂直及水平定向中(或對角地)對準。例如，墊814及824可垂直地對準且因此水平距離826可為零。
圖9A至圖9D繪示針對不同墊904、914及924之干擾區域及無干擾區域之一些實例。圖9A係針對基於微裝置之水平及垂直偏移之墊904。在此情況中，無干擾區域904-1及干擾區域904-2可為圍繞該等墊904、914、924或自該等墊904、914、924偏移之方塊之一組合。圖9B展示針對墊904之無干擾區域904-1及干擾區域904-2之另一實例。此處，墊904與914之間及墊904與924之間的兩個無干擾區域之共同部分(denominator)係用作針對墊904之無干擾區域。圖9C展示水平無干擾區域924-1及水平干擾區域924-2。對於墊914而言，最佳情況係基於對角偏移。圖9D展示針對無干擾區域914-1及干擾區域914-2之對角條帶。其他型樣亦可與不同偏移方向一起使用。在此實施例中，如圖4中所描述之不同墊高度可用於改良一些墊之裝置利用率。
圖10繪示其中墊1004、1014及1024在兩個維度上之一叢集墊1040之另一實施例。類似於圖5，取決於微裝置在施體基板上之不同節距，該等墊1004、1014及1024可具有一不同節距。
圖11A繪示針對一叢集1140之邊緣處之一墊1104之一無干擾區域1104-1及一干擾區域1104-2。針對邊緣處之墊之無干擾區域相較於先前情況較大。圖11B展示針對一墊1124之一無干擾區域1124-1及一干擾區域1124-2。對於處於中間之墊1114，一無干擾區域1114-1及一干擾區域1114-2可為如圖11C中所展現之一對角條帶型樣。此處，條帶之寬度係與中間墊1114與其他墊1104及1124之間的距離(例如，中心至中心或對角節距)相同。若中間墊1114與其他墊1104及1124之間的距離相同，則干擾區域1114-2與無干擾區域1114-1之比率可相同。類似於圖3B，取決於偏移方向，兩個區域可具有不同形狀。又，類似於圖4，中間墊1114可更高且因此在此情況中，針對中間微裝置1114之無干擾區域1114-1可為整個施體基板。
圖12A至圖12D繪示其中一接收基板1200中之墊1204、1214及1224具有與一施體基板1250中之微裝置1252及1254相同之節距之一實施例。一墊叢集1240在該接收基板1200上之位置可針對該施體基板1250上之像素1230而不同。墊1204、1214及1224之尺寸可小於或類似於或大於微裝置1252及1254。微裝置1252及1254以及墊1204、1214及1224之形狀可為任何合適形狀及尺寸。在此實施例中，微裝置1252及1254自施體基板1250上之干擾區域移除(或未填入)。
圖12A繪示針對邊緣墊1204之一施體基板1250之一實施例。微裝置1254之一些可已轉移至接收基板1200，且施體基板1250 (或接收基板1200)相對於下一接收基板1200 (或施體基板1250)垂直及/或水平地偏移，使得另一微裝置1254與一後續接收基板1200上之裸墊1204 (尚未有微裝置轉移至其之墊)對準。在所繪示實施例中，微裝置1252及1254之複數個陣列或區塊係提供於施體基板1250上。在各微裝置陣列內，微裝置之間距或節距可一致，例如，一第一預定節距，理想地與墊1204及1214相同之節距或間距。各微裝置陣列係藉由一空隙分離，即，藉由跨墊(例如，1204或1214) 之間或自最靠近墊之一側至最遠墊之遠側的節距或間距的至少N倍之一距離界定之一干擾區域，其中N係相鄰墊(例如，1204或1214)之數目。通常，空隙區域之長度係施體基板1250之全長。在此情況中，藉由轉移微裝置1254產生之施體基板1250上之空白空間可為一新空白區域，該新空白區域將處於後續接收基板1200中之其他墊1214、1224之頂部上。因而微裝置將不會對非所要墊1214、1224引起干擾。吾人可藉由首先垂直偏移且接著移動至下一行(例如，在完成行2之後，移動至行1)來完成一行中之所有微裝置1254。然而可使用垂直及水平偏移之其他組合。像素1230或墊叢集1240可垂直或水平地成一角度。在此情況中，若干列或行之微裝置亦將傾斜。此外，微裝置1252及1254可成一角度而墊或像素未成角度。在此情況中，偏移方向將朝向行或列之角度。
施體基板1250可由若干行及列之微裝置1252及1254組成，且在其各側上包含藉由等於鄰近於接收墊(例如，1204)之墊(例如，1214)之數目之一數目之缺失行或列界定之空隙區域。各陣列中之行數目係取決於相鄰像素1230中之墊1204與1214之間的間距。例如，若微裝置1252與1254之節距與墊1204及1214相同，則針對在右側包含一個相鄰墊1214 (墊1224處於相同橫向距離)而在左側不具有墊之墊1204之施體基板1250可包含具有微裝置之一個缺失行之一空隙區域。替代性地，若節距不同，則該空隙區域可至少為距安裝至最遠墊(例如，墊1214)之遠邊緣之墊(例如，墊1204)之距離。
圖12B展示如圖12A中之針對接收基板1200上之中間墊1224之施體基板1260之一類似結構。然而，不具有微裝置之干擾區域跨該施體基板1260水平延伸以避免干擾墊1204及1214。如上，各施體基板1260包含微裝置1253及1255之複數個陣列或區塊。在各微裝置陣列內，微裝置之間距或節距可相同，例如，一第一預定節距，理想地與墊1204及1214相同之節距或間距，但可具有一較大或較小節距。微裝置1253之各陣列係藉由一空隙分離，即，墊(例如，1204或1214)之間自最靠近墊之一側至最遠墊之遠側的節距或間距的N倍之一干擾區域，其中N係相鄰墊(例如，1204及1214)之數目。通常，空隙區域之長度係施體基板1260之全長或全寬。對於後續接收基板1200，針對中間墊1224之施體基板1260橫向，即，垂直於針對墊1204之施體基板1250移動。
圖12C展示針對中間墊1214之施體基板1270。此處，干擾區域相對於該施體基板1270之側成對角(例如，成一銳角角度)，且該施體基板1270 (或接收基板1200)針對後續接收基板1200 (或施體基板1270)之偏移係對角或垂直及水平地完成。施體基板1270可由若干行及列之微裝置1257及1259組成，且在其各側上包含藉由等於鄰近於接收墊(例如，1214)之墊(例如，1204及1224)之數目之一數目之缺失行或列界定之空隙區域。各陣列中之行數目係取決於相鄰像素1230中之墊1214與1204之間的間距。例如，若微裝置1257與1259之節距與墊1214及1224相同，則針對在左側包含一個相鄰墊1204且在下方包含一墊1224 (兩個墊對角地處於相同橫向距離)而在右側不具有墊之墊1214之施體基板1270可包含具有一個缺失對角行之微裝置之一空隙區域。替代性地，若節距不同，則該空隙區域可至少為距安裝至最遠墊(例如，墊1224)之遠邊緣之墊(例如，墊1214)之距離。
圖12D繪示一施體基板1280，其具有類似於施體基板1260之用於轉移至墊1214之一結構，但具有針對微裝置1257及1259之用以最大化轉移之一略微不同的配置。該施體基板1270中之空隙係平行(或垂直)於該施體基板1270之側，但該施體基板1270相對於接收基板1200旋轉(例如，45°)。
圖13A展示對於對應於一施體基板上之一空隙區域之一像素寬度1350之針對叢集1340之邊緣處之墊1304之一無干擾區域1304-1及一干擾區域1304-2。如可見，針對邊緣處之墊之該等無干擾區域1304-1相較於先前情況較大。相同型樣可用於墊1314。對於處於中間之墊1324，無干擾區域1324-2及干擾區域1324-1可為如圖13B中所展現之一垂直條帶型樣。此處，無干擾區域1324-2之寬度係與中間墊1314與其他像素中之其他墊1304、1324之間的距離相同。若中間墊與其他墊之間的距離相同，則干擾區域1324-2對無干擾區域1324-21比率可相同。類似於圖3B，此處，取決於偏移方向，干擾區域1324-1與無干擾區域1324-2可具有不同形狀。又，類似於圖4，墊之一者可更高且因此在此情況中針對中間微裝置之無干擾區域可為整個施體基板。
圖14A及圖14B繪示其中一接收基板1400中之墊1404、1414及1424具有與施體基板1450及1460中之微裝置相同之節距之一實施例。一墊叢集1440之位置可相對於像素1430而不同。墊1404、1414及1424之尺寸可小於或類似於或大於微裝置1452、1454、1455及1457。微裝置1452、1454、1455及1457及墊1404、1414及1424之形狀可為任何合適尺寸或形狀。在此情況中，微裝置1452、1454、1455及1457可自施體基板1450及1460上之干擾區域移除(或未填入)。
圖14A繪示針對邊緣墊1404之一施體基板1450之一實施例。微裝置1454之一些可已轉移至接收基板1400，且施體基板1450 (或接收基板1400)相對於下一接收基板1400 (或施體基板1450)垂直及/或水平地偏移，使得另一微裝置1452與裸墊1404 (尚未有微裝置轉移至其之墊)之一者對準。在所繪示實施例中，微裝置1452及1454之複數個陣列係提供於施體基板1450上。在各微裝置陣列內，微裝置橫向及垂直之間距或節距可相同，例如，一第一預定節距，理想地與墊1404及1414相同之節距或間距。各微裝置陣列係藉由一空隙分離，即，墊(例如，1414及1424)之節距或墊之間的一間距或自最靠近墊之一側至最遠墊之遠側之橫向或垂直距離的N倍之一干擾區域，其中N係橫向或垂直相鄰墊之數目(例如，在此情況中兩個墊1414及1424)。通常，空隙區域之長度係施體基板1450之全長。
在此情況中，藉由轉移微裝置1454產生之空白空間將為一新空白區域，該新空白區域將處於其他墊1414及1424之頂部上。因而，微裝置將不會對非所要墊1414及1424引起干擾。吾人可藉由首先垂直偏移且接著移動至下一行(例如，在完成行2之後，移動至行1)來完成一行中之所有微裝置。然而可使用垂直及水平偏移之其他組合。像素1430或墊叢集1440可垂直或水平地相對於彼此成一角度。在此情況中，若干列或行之微裝置亦可傾斜。此外，微裝置可成角度而墊或像素未成角度。在此情況中，偏移方向將朝向行或列之角度。
施體基板1450可由若干行及列之微裝置1452及1454組成，且在其各側上包含藉由等於鄰近於接收墊(例如，1404)之墊(例如，1414及1424)之數目之一數目之缺失行或列界定之空隙區域。各陣列中之行數目係取決於相鄰像素1430中之墊1424與1404之間的間距。例如，若微裝置1452與1454之節距與墊1414及1424相同，則針對在右側包含兩個橫向間隔之相鄰墊1414及1424 (墊1414係與墊1404及1424相等間隔)且在左側不具有墊之接收墊1404之施體基板1450可包含具有微裝置之兩個缺失行之一空隙區域。替代性地，若節距不同，則該空隙區域可至少為距安裝至最遠墊(例如，墊1424)之遠邊緣之墊(例如，墊1404)之距離。
圖14B繪示類似於圖14A中之結構但針對中間墊1414之一施體基板1460。然而，不具有微裝置1455及1457之干擾區域係一水平空隙(例如，列)，其中一單個微裝置行缺失，例如，墊1404與1424垂直間隔達距接收墊1414之一節距距離。
圖15A繪示多類型微裝置匣1800之一實例。該匣1800包含三種不同類型(例如，色彩)之微裝置1801、1802、1803，例如，藍色、綠色及紅色。然而，任何數目及種類之不同類型之裝置可行。微裝置1801、1802及1803之間的距離(即，分別為x1、x2、x3)係與接收基板(例如，來自圖7A及圖7B之接收基板700)中之著陸區域之節距有關。在可與接收基板中之像素節距有關之一陣列或第一組之微裝置1805之後，可存在介於相鄰組1805與1815之微裝置1801、1802及1803之間的一不同節距x4、y2，即，一空隙區域或干擾區域。分離或節距係為補償像素節距與微裝置節距(著陸區域節距)之間的一失配及確保施體或匣基板1800上之微裝置不干擾墊(例如，水平及垂直相鄰叢集740)或接收基板(例如，接收基板700)上之既有微裝置。例如，空隙區域可為藉由至少自像素之一外墊之一側至該外墊之在該像素之相對側處之一遠側之距離或至少墊之節距的N倍之距離界定之一區域，其中N係該像素中之相鄰墊之數目。長度可為匣1800之整個長度。在此情況中，若使用取置來開發匣1800，則力元件可呈對應於各微裝置類型之行之行之形式或力元件可具有針對各微裝置之一分離元件。
參考圖15B，在組裝期間，一第一步驟1821包含在原始施體基板(例如，施體基板750或1450)上製備微裝置。接著，在步驟1822中，製備微裝置以與施體基板750或1450分離。在步驟1823中，接著將來自一或多個施體基板(例如，750及1450)之微裝置轉移至匣1800上，根據接收基板(例如，700或1400)上之像素配置來進行配置。選用之下一步驟1824涉及識別具有缺陷之微裝置及在原處將其等校正或在步驟1825中將其等移除及用一操作微裝置替換其等。缺陷之識別可在轉移之前在匣1800中或在轉移之後在接收基板700或1400上或該兩種情況中執行。在識別步驟及校正步驟1824之後或之前，來自各陣列或組之微裝置1805、1810及1815之可形成一像素之複數個群組之微裝置1801、1802及1803可在步驟1826中同時自匣1800安裝於接收基板(例如，接收基板700)上。
參考圖15C，轉移步驟1826可分解成一邏輯迴路，其中第一步驟18261包括裝載或選擇一第一匣1800。下一步驟18262包括選擇匣1800上之一組微裝置用於轉移，該組微裝置較佳已針對缺陷進行測試且包括低於一所要臨限值(例如，少於10%)之一缺陷數目。步驟18263包括(例如)藉由使匣1800或接收基板(例如，接收基板700)或兩者相對於另一者移動或偏移以與後續複數個墊叢集(例如，叢集740)對準，而使匣1800上之選定微裝置對準。下一步驟18264包含將匣1800上之經對準微裝置轉移至接收基板(例如，700或1400)上之墊。步驟18264可分解成包含18264a之子步驟，其中將來自匣1800之選定微裝置連接至接收基板(例如，700或1400)。子步驟18264b包括開啟微裝置以測試其等至接收基板(例如，700或1400)之連接。該測試可藉由透過匣1800及/或接收基板(例如，700或1400)偏置微裝置來進行。若發現微裝置中之一些有缺陷，則步驟18264c包含調整微裝置之接合參數之一或多者以校正缺陷之起因。步驟18265判定接收基板(例如，700或1400)是否經充分填入。若是，則在步驟18266中，程序繼續進行至一新接收基板且重複安裝程序。若否，則在步驟18267中判定匣1800是否包含繼續進行進一步轉移之足夠微裝置。若是，程序返回至步驟18262以選擇下一組微裝置來轉移。若否，程序返回至步驟18261以選擇另一匣1800。
圖16繪示多類型微裝置匣1900之另一實例。該匣1900包含三種不同類型(例如，色彩)之微裝置1901、1902、1903。其他區域1904可為備用微裝置或一空隙區域(干擾區域)。然而，任何數目及種類之不同類型之裝置可行。微裝置之間的距離x1、x2、x3係與接收基板(例如，圖12A至圖12D中之接收基板1200)中之著陸區域之節距有關。在可與接收基板中之像素節距有關之一陣列或一第一組之微裝置之後，可存在介於橫向及垂直相鄰之像素組之間的一不同橫向及垂直節距x4、y2，即，一空隙區域或干擾區域。此節距補償像素節距與微裝置節距(著陸區域節距)之間的任一失配及確保施體或匣基板1900上之微裝置不干擾墊(例如，水平及垂直相鄰叢集1240)或接收基板(例如，接收基板1200)上之既有微裝置。例如，空隙區域可為藉由至少自像素之一外墊之一側至該外墊之在該像素之相對側處之一遠側之距離或至少墊之節距的N倍之距離界定之一區域，其中N係該像素中之(水平或垂直)相鄰墊之數目。長度可為匣1900之整個長度。在組裝期間，來自各陣列或組之微裝置之可形成一像素之微裝置1901、1902及1903之複數個群組可同時安裝於接收基板(例如，接收基板1200)上。接著使匣1900或接收基板(例如，接收基板1200)或兩者相對於另一者移動以與後續複數個墊叢集(例如，叢集1240)對準，且重複安裝程序直至匣1900空白或接收基板經填充。此時引入另一匣1900或接收基板。
圖17繪示在轉移至多類型微裝置匣(例如，1800或1900)之前製備於一施體基板1850上之微裝置(例如，1801或1902)之一實例。此處，吾人可使用針對個別裝置或一群組之裝置之支撐層1860、1870。此處，微裝置節距x1可匹配匣1800或1900中之節距或其可為匣節距的倍數。如上垂直及水平陣列節距y2及x4提供空隙或干擾區域以防止微裝置1801與接收基板上之墊或匣1800或1900上之非所要區域相互作用。
在上文所有結構中，在將微裝置用於填入一基板之前可使該等微裝置自第一匣移動至一第二匣。可在轉移之後完成額外處理步驟，或可在第一匣結構與第二匣結構之間劃分該等處理步驟中之一些。
圖18繪示一施體基板1480上之一微裝置區塊1482之一實例，該施體基板1480可為本文中所描述之前述施體基板之任一者。由於製造及材料缺陷，微裝置可具有跨施體基板之輸出功率之一逐漸減小或增大(即，不均勻性)，如結合較深至較淺的著色來繪示。因為微裝置可依區塊1482一起或一次一或多個地依序轉移至接收基板中，所以該接收基板中之相鄰裝置之均勻性逐漸降級。然而，可出現一更糟問題，其中一系列區塊1482結束且下一系列區塊開始(例如，沿著一交叉線1484)，此可導致如圖19中所展現之一突然變化。該突然變化可導致光電子裝置(諸如顯示器)之視覺假影。
為解決不均勻性之問題，圖20中所繪示之一項實施例包含在顯示器中使個別區塊1482相對於其等下方及上方之區塊偏斜或交錯，使得該等區塊之邊緣並非清晰線，即，消除交叉點1484，且藉此裝置區塊1482在顯示器上形成一偏斜型樣。因此，顯著降低急劇轉變之平均影響。偏斜可為隨機的且可具有不同輪廓。
圖21繪示另一實施例，其中相鄰區塊中之微裝置經翻轉，使得具有類似效能之裝置彼此相鄰，例如，一第一區塊中之效能自一第一外側至一第一內側下降，而一第二相鄰區塊之效能自鄰近於該第一內側之一第二內側至一第二外側提升，此可使變化保持非常平穩且消除突然的交叉點1484。
圖22繪示翻轉裝置、使高效能裝置及低效能裝置在內側處交替及使邊緣偏斜以進一步改良平均均勻性之一例示性組合。在所繪示之實例中，裝置效能在兩個方向上(即，在相鄰水平區塊中及在相鄰垂直區塊中)在高與低之間交替。
在一情況中，區塊之邊緣處之微裝置之效能係在轉移至接收基板之前針對相鄰經轉移區塊(陣列)予以匹配。
圖23繪示使用兩個或兩個以上區塊1580及1582以填入匣或接收基板1590中之一區塊。此處偏斜或翻轉之方法亦可用於進一步改良如圖24中所展現之平均均勻性。又，一隨機或預定義型樣可用於用來自一個以上區塊之微裝置填入該匣或接收基板1590。
圖25A繪示具有可來自相同施體基板或不同施體基板之一個以上區塊1680、1682及1684之樣本。圖25B繪示自不同區塊填入一匣1690以消除任一區塊中發現之不均勻性之一實例。
圖26及圖27繪示具有多個匣1790之結構。以在不同轉移循環期間消除接收基板中之相同區域與具有相同微裝置之匣重疊之一方式選取該等匣1790之位置。在一情況中，匣可獨立於其他匣，此意謂分離臂或控制器係獨立處置各匣。在另一情況中，可獨立完成對準，但可同步化其他動作。在此情況中，在對準之後，基板可移動以促成轉移。在另一情況中，在對準之後，匣可一起移動以促成轉移。在另一情況中，基板及匣兩者皆可移動以促成轉移。在另一情況中，匣可預先組裝。在此情況中，一框架或基板可固持經組裝匣。匣1790之間的距離X3、Y3可為匣1790之寬度X1、X2或長度Y1、Y2的倍數。其可依據至不同方向之移動步驟。例如，X3 = KX1+HX2，其中K係向左之移動步驟(直接或間接)且H係向右之移動步驟(直接或間接)以用於填入一基板。相同情況可用於匣之間的距離Y3及長度Y1及Y2。如圖26中所展示，匣可沿著一或兩個方向對準。在圖27中所展示之另一情況中，匣可能未在至少一方向上對準。各匣1790可具有用於朝向基板施加壓力及溫度的獨立控制。取決於基板與匣之間的移動之方向，其他配置亦可行。
在另一情況中，匣1790可具有不同裝置且因此用不同裝置填入接收基板中之不同區域。在此情況中，匣1790與接收基板之相對位置在各轉移循環之後改變以用來自不同匣之全部所需微裝置填入一不同區域。
在另一情況中，製備匣1790之若干陣列。此處，在將裝置自一第一匣陣列轉移至接收基板之後，將接收基板移動至下一微裝置陣列以填充接收基板中之剩餘區域或接收不同裝置。
在另一情況中，匣1790可處於一彎曲表面上且因此循環移動提供用於使微裝置轉移至基板中之接觸。
本發明係關於一種填入一接收基板之方法。該方法包括以下步驟:在一或多個施體基板上製備複數個微裝置；將該複數個微裝置自該一或多個施體基板轉移至第一匣基板，該複數個微裝置於該第一匣基板上配置成陣列且由位於其間的一干擾區域隔開；選擇與該接收基板中之一組接觸墊相關聯之該第一匣基板中的至少一組微裝置；識別該至少一組微裝置中的一數量的缺陷微裝置；若該至少一組微裝置中的該缺陷微裝置的該數量超過一設定臨限值，校正該缺陷微裝置；及將該第一匣基板上的所選該組微裝置對準並轉移至該接收基板上之相對應接觸墊。
根據本發明之另一態樣，在將所選該組微裝置轉移至該接收基板之後，若該接收基板未經充分填入，該方法進一步包括以下步驟：判定該第一匣基板是否(1)具有足夠微裝置以繼續轉移微裝置至該接收基板或(2)不具有足夠微裝置以繼續轉移微裝置至該接收基板；回應判定該第一匣基板具有足夠微裝置，選擇該第一匣基板中之另一組微裝置以轉移至該接收基板；或回應判定該第一匣基板不具有足夠微裝置，選擇第二匣基板。根據本發明之另一態樣，若該缺陷微裝置的該數量多於該設定臨限值，移除該缺陷微裝置；若該缺陷微裝置的該數量少於該設定臨限值，修復(repair)該缺陷微裝置；若該缺陷微裝置的該數量少於該設定臨限值，以在各個匣基板中的備用微裝置替換該缺陷微裝置。
根據本發明之另一態樣，其中該方法進一步包括選擇該第一匣基板及第二匣基板中的一或多個組微裝置，其包括：選擇一或多個組微裝置，其中該一或多個組微裝置中的缺陷微裝置的一數量少於一臨限值；及將所選該組微裝置轉移以填入該接收基板。
根據本發明之另一態樣，該第一匣基板及該第二匣基板包括不同類型的微裝置。該不同類型的微裝置包括紅色微裝置、藍色微裝置、或綠色微裝置。該不同類型的微裝置在各個匣基板中根據微裝置的一類型配置成陣列。
根據本發明之另一態樣，干擾區域包括備用微裝置及空隙區域中之一者。
根據本發明之另一態樣，該方法可進一步包括透過該接收基板偏置微裝置，以測試該經轉移微裝置與該接收基板之間的一連接；及調整微裝置之一或多接合參數，以校正該缺陷微裝置之起因。其中在各個匣基板上的該等複數個微裝置之間的一距離相依於該接收基板上之相對應接觸墊之一節距。
根據本發明之另一態樣，將來自各個匣基板之列之該等微裝置放置於該接收基板上之一偏斜(skewed)配置中以減小由跨各個匣基板之微裝置之不均勻性引起之突然轉變之效應。
根據本發明之另一態樣，將來自不同匣基板之橫向相鄰列之該等微裝置放置於該接收基板上之一翻轉(flipped)配置中，其中來自該等施體基板之一者之一列之高側或低側分別鄰近於另一施體基板之一相鄰列之一高側或低側，以減少由跨各個匣基板之微裝置之不均勻性引起之突然轉變。
根據本發明之另一態樣，將來自不同匣基板之垂直相鄰列之該等微裝置放置於該接收基板上之一交替配置中，其中高側垂直鄰近於低側，以減少由跨各個匣基板之微裝置之不均勻性引起之突然轉變。
本發明之另一態樣係關於一種填入一接收基板之方法，其包括以下步驟：在一或多個施體基板上製備複數個微裝置；將該複數個微裝置自該一或多個施體基板轉移至一匣基板，該複數個微裝置配置成陣列；選擇該匣基板中的一或多組微裝置以轉移至該接收基板，其中所選該一或多組微裝置中的缺陷微裝置的一數量少於一設定臨限值；及將該匣基板上的所選該一或多個組微裝置對準並轉移至該接收基板上之相對應接觸墊。
根據本發明之另一態樣，其中一數量的該缺陷微裝置在被轉移至該接收基板之前或之後被識別並校正。該缺陷微裝置透過下列方式中之一者而被校正：修復、替換、或移除該匣基板中的該缺陷微裝置。在該匣基板中的備用微裝置替換該缺陷微裝置。
根據本發明之另一態樣，該匣基板包括不同類型的該複數個微裝置，該不同類型的微裝置包括紅色微裝置、藍色微裝置、或綠色微裝置。
為圖解說明及描述目的已提出本發明之一或多項實施例之先前描述。其並不旨在為詳盡的或將本發明限制於所揭示之精確形式。根據以上教示許多修改及變動係可能的。本發明之範疇旨在不受此詳細描述限制，而是受其隨附發明申請專利範圍限制。
130‧‧‧區塊/像素區域
140‧‧‧像素區域
150‧‧‧施體基板/新施體基板
160‧‧‧微裝置
170‧‧‧節距/微裝置節距
180‧‧‧微裝置節距
200‧‧‧接收基板
202‧‧‧子像素區域
204‧‧‧墊/非所要墊/所要墊
208‧‧‧寬度
212‧‧‧子像素區域
214‧‧‧墊/非所要墊/所要墊
216‧‧‧距離
218‧‧‧寬度
222‧‧‧子像素區域
224‧‧‧墊/非所要墊/所要墊
226‧‧‧距離
228‧‧‧寬度
304‧‧‧墊
304-1‧‧‧無干擾區域
304-2‧‧‧干擾區域
314‧‧‧墊
324‧‧‧墊
330‧‧‧像素區域
400‧‧‧接收基板
404‧‧‧墊/較低墊結構/較低墊
404-D‧‧‧微裝置/裝置
414‧‧‧墊/較高墊
414-D‧‧‧微裝置/裝置/較低微裝置
424‧‧‧墊/較低墊結構/較低墊
424-D‧‧‧微裝置
450-04‧‧‧施體基板
450-14‧‧‧施體基板
450-24‧‧‧施體基板
502‧‧‧子像素
504‧‧‧墊/叢集墊
506‧‧‧無干擾區域
508‧‧‧寬度
512‧‧‧子像素
514‧‧‧墊/叢集墊
518‧‧‧寬度
524‧‧‧墊/叢集墊
526‧‧‧子像素
528‧‧‧寬度
530‧‧‧像素節距/像素
540‧‧‧叢集/墊叢集
604‧‧‧墊
604-1‧‧‧干擾區域
604-2‧‧‧無干擾區域
614‧‧‧墊/中間墊
614-1‧‧‧無干擾區域
614-2‧‧‧干擾區域
624‧‧‧墊
640‧‧‧叢集
700‧‧‧接收基板
704‧‧‧墊/邊緣墊/裸墊
714‧‧‧墊/非所要墊/中間墊
724‧‧‧墊/非所要墊
730‧‧‧像素
740‧‧‧墊叢集/叢集
750‧‧‧施體基板
751‧‧‧施體基板
752‧‧‧微裝置
753‧‧‧微裝置
754‧‧‧微裝置
755‧‧‧微裝置
802‧‧‧子像素
804‧‧‧墊
806‧‧‧水平距離/距離
812‧‧‧子像素
814‧‧‧墊
816‧‧‧水平距離/距離
822‧‧‧子像素
824‧‧‧墊
826‧‧‧水平距離/距離
836‧‧‧垂直距離/距離
850‧‧‧像素定向實施例
904‧‧‧墊
904-1‧‧‧無干擾區域
904-2‧‧‧干擾區域
914‧‧‧墊
914-1‧‧‧無干擾區域
914-2‧‧‧干擾區域
924‧‧‧墊
924-1‧‧‧水平無干擾區域
924-2‧‧‧水平干擾區域
1004‧‧‧墊
1014‧‧‧墊
1024‧‧‧墊
1040‧‧‧叢集墊
1104‧‧‧墊
1104-1‧‧‧無干擾區域
1104-2‧‧‧干擾區域
1114‧‧‧墊/中間墊/中間微裝置
1114-1‧‧‧無干擾區域
1114-2‧‧‧干擾區域
1124‧‧‧墊
1124-1‧‧‧無干擾區域
1124-2‧‧‧干擾區域
1140‧‧‧叢集
1200‧‧‧接收基板
1204‧‧‧墊/邊緣墊/裸墊
1214‧‧‧墊/非所要墊/中間墊
1224‧‧‧墊/非所要墊/中間墊
1230‧‧‧像素
1240‧‧‧墊叢集/叢集
1250‧‧‧施體基板
1252‧‧‧微裝置
1253‧‧‧微裝置
1254‧‧‧微裝置
1255‧‧‧微裝置
1257‧‧‧微裝置
1259‧‧‧微裝置
1260‧‧‧施體基板
1270‧‧‧施體基板
1304‧‧‧墊
1304-1‧‧‧無干擾區域
1304-2‧‧‧干擾區域
1314‧‧‧墊/中間墊
1324‧‧‧墊
1324-1‧‧‧無干擾區域
1324-2‧‧‧干擾區域
1340‧‧‧叢集
1350‧‧‧像素寬度
1400‧‧‧接收基板
1404‧‧‧墊/邊緣墊/接收墊
1414‧‧‧墊/非所要墊/接收墊
1424‧‧‧墊/非所要墊
1430‧‧‧像素
1440‧‧‧墊叢集
1450‧‧‧施體基板
1452‧‧‧微裝置
1454‧‧‧微裝置
1455‧‧‧微裝置
1457‧‧‧微裝置
1460‧‧‧施體基板
1480‧‧‧施體基板
1482‧‧‧微裝置區塊/區塊/裝置區塊
1484‧‧‧交叉線/交叉點
1580‧‧‧區塊
1582‧‧‧區塊
1590‧‧‧匣或接收基板
1680‧‧‧區塊
1682‧‧‧區塊
1684‧‧‧區塊
1690‧‧‧匣
1790‧‧‧匣
1800‧‧‧多類型微裝置匣/匣/施體或匣基板/第一匣
1801‧‧‧微裝置
1802‧‧‧微裝置
1803‧‧‧微裝置
1805‧‧‧各陣列或組之微裝置
1810‧‧‧各陣列或組之微裝置
1815‧‧‧各陣列或組之微裝置
1821‧‧‧第一步驟
1822‧‧‧步驟
1823‧‧‧步驟
1824‧‧‧步驟
1825‧‧‧步驟
1826‧‧‧步驟/轉移步驟
18261‧‧‧第一步驟/步驟
18262‧‧‧步驟
18263‧‧‧步驟
18264a‧‧‧子步驟
18264b‧‧‧子步驟
18264c‧‧‧步驟
18265‧‧‧步驟
18266‧‧‧步驟
18267‧‧‧步驟
1850‧‧‧施體基板
1860‧‧‧支撐層
1870‧‧‧支撐層
1900‧‧‧多類型微裝置匣/匣/施體或匣基板
1901‧‧‧微裝置
1902‧‧‧微裝置
1903‧‧‧微裝置
#1‧‧‧子像素結構
#2‧‧‧子像素結構
#3‧‧‧子像素結構
w1‧‧‧距離
w2‧‧‧距離
W1‧‧‧距離
W2‧‧‧距離
x1‧‧‧微裝置之間的距離/微裝置節距
x2‧‧‧微裝置之間的距離
x3‧‧‧微裝置之間的距離
x4‧‧‧節距/垂直及水平陣列節距
X1‧‧‧匣之寬度
X2‧‧‧匣之寬度
X3‧‧‧匣之間的距離
y2‧‧‧節距/垂直及水平陣列節距
Y1‧‧‧匣之長度
Y2‧‧‧匣之長度
Y3‧‧‧匣之間的距離
將參考表示本發明之較佳實施例之隨附圖式更詳細描述本發明，其中：
圖1繪示一施體基板中之一微裝置配置之一實例。
圖2繪示具有三個不同子像素之一接收基板像素之一實例。
圖3A繪示基於接收基板配置成干擾區域及無干擾區域之一施體基板之一實施例。
圖3B繪示基於接收基板配置成干擾區域及無干擾區域之一施體基板之另一實施例。
圖4繪示使用與微裝置之一者相關聯之一較高墊來改良無干擾區域之一實施例。
圖5繪示改良無干擾區域之一叢集墊實施例。
圖6A繪示具有與叢集墊之邊緣處之墊相關聯之一無干擾區域之一施體基板之一實施例。
圖6B繪示具有與叢集之內側墊相關聯之一無干擾區域之一施體基板實施例。
圖7A繪示一施體基板及具有叢集墊之一接收基板之一實例。
圖7B繪示一施體基板及具有叢集墊之一接收基板之另一實例。
圖8繪示具有在兩個方向上配置之像素中之墊之一接收基板之一實例。
圖9A繪示具有與像素中之墊之一者相關聯之一無干擾區域之一施體基板之一實施例。
圖9B繪示具有與像素中之墊之一者相關聯之一無干擾區域之一施體基板之另一實施例。
圖9C繪示具有與像素中之墊之一者相關聯之無干擾區域之一施體基板之另一實施例。
圖9D繪示具有與像素中之墊之一者相關聯之無干擾區域之一施體基板之另一實施例。
圖10繪示具有改良用於在兩個方向上配置之像素墊之無干擾區域之叢集墊之一實施例。
圖11A繪示具有與叢集中之墊之一者相關聯之一無干擾區域之一施體基板之一實施例。
圖11B繪示具有與叢集中之墊之一者相關聯之一無干擾區域之一施體基板之另一實施例。
圖11C繪示具有與叢集中之墊之一者相關聯之一無干擾區域之一施體基板之另一實施例。
圖12A繪示一施體基板及具有在兩個方向上配置之叢集墊之一接收基板之一實例。
圖12B繪示一施體基板及具有在兩個方向上配置之叢集墊之一接收基板之一實例。
圖12C繪示一施體基板及具有在兩個方向上配置之叢集墊之一接收基板之一實例。
圖12D繪示一施體基板及具有在兩個方向上配置之叢集墊之一接收基板之一實例。
圖13A繪示一接收基板中之一墊叢集及具有與該叢集中之墊之一者相關聯之一無干擾區域之一施體基板之一實施例。
圖13B繪示具有與叢集中之墊之一者相關聯之一無干擾區域之一施體基板之另一實施例。
圖14A繪示一施體基板及具有在兩個方向上配置之叢集墊之一接收基板之一實例。
圖14B繪示一施體基板及具有在兩個方向上配置之叢集墊之一接收基板之一實例。
圖15A繪示具有不同類型之微裝置之一施體(匣)基板之一實例。
圖15B係本發明之程序之一流程圖。
圖15C係本發明之微裝置安裝程序之一流程圖。
圖16繪示具有不同類型之微裝置之一施體(匣)基板之一實例。
圖17繪示用於相同類型之微裝置但微裝置組之間具有一不同節距之一施體基板之一實例。
圖18繪示具有跨一微裝置區塊之輸出之不均勻性之一施體基板之一實例。
圖19繪示具有跨複數個微裝置區塊之輸出之不均勻性之一接收基板之一實例。
圖20繪示具有偏斜微裝置區塊之一接收基板之一實例。
圖21繪示具有翻轉微裝置區塊之一接收基板之一實例。
圖22繪示具有翻轉及交替之微裝置區塊之一接收基板之一實例。
圖23繪示具有兩個不同微裝置區塊之一施體基板之一實例。
圖24繪示具有不同微裝置之偏斜區塊之一接收基板之一實例。
圖25A繪示具有三種不同類型之微裝置區塊之一施體基板之一實例。
圖25B繪示自不同區塊填入一匣以消除任一區塊中發現之不均勻性之一實例。
圖26繪示具有複數個不同類型之微裝置區塊之一匣基板之一實例。
圖27繪示具有複數個不同類型之偏移微裝置區塊之一匣基板之一實例。

Claims (20)

  1. 一種填入(populating)一接收基板之方法，其包括： 在一或多個施體基板上製備(preparing)複數個微裝置； 將該複數個微裝置自該一或多個施體基板轉移至一第一匣基板，該複數個微裝置配置成陣列； 選擇與該接收基板中之一組接觸墊(contact pads)相關聯之該第一匣基板中的至少一組微裝置； 識別該至少一組微裝置中的一數量的缺陷(defective)微裝置； 若該至少一組微裝置中的該缺陷微裝置的該數量超過一設定臨限值，校正(correcting)該等缺陷微裝置；及 將該第一匣基板上的所選該組微裝置對準並轉移至該接收基板上之相對應接觸墊。
  2. 如請求項1之方法，其中在將所選該組微裝置轉移至該接收基板之後，若該接收基板未經充分填入，該方法進一步包括： 判定該第一匣基板是否(1)具有足夠微裝置以繼續轉移微裝置至該接收基板，或(2)不具有足夠微裝置以繼續轉移微裝置至該接收基板； 回應於判定該第一匣基板具有足夠微裝置，選擇該第一匣基板中之另一組微裝置以轉移至該接收基板；或 回應於判定該第一匣基板不具有足夠微裝置，選擇一第二匣基板。
  3. 如請求項1之方法，若該等缺陷微裝置的該數量多於該設定臨限值，移除該等缺陷微裝置。
  4. 如請求項1之方法，若該等缺陷微裝置的該數量少於該設定臨限值，修復(repair)該等缺陷微裝置。
  5. 如請求項1之方法，若該等缺陷微裝置的該數量少於該設定臨限值，以在各個匣基板中的備用微裝置替換該缺陷微裝置。
  6. 如請求項1之方法，其中該方法進一步包括選擇該第一匣基板及第二匣基板中的一或多組微裝置，其包括： 選擇一或多組微裝置，其中該一或多組微裝置中的缺陷微裝置的一數量少於一臨限值；及 將所選該組微裝置轉移以填入該接收基板。
  7. 如請求項6之方法，其中該第一匣基板及該第二匣基板包括不同類型的複數個微裝置。
  8. 如請求項7之方法，其中該不同類型的微裝置包括紅色微裝置、藍色微裝置、或綠色微裝置。
  9. 如請求項7之方法，其中該等不同類型的微裝置在各個匣基板中根據微裝置的一類型配置成陣列。
  10. 如請求項1之方法，其進一步包括： 透過該接收基板偏置(biasing)該等微裝置，以測試經轉移的該等微裝置與該接收基板之間的一連接。
  11. 如請求項1之方法，其進一步包括： 調整該等微裝置之一或多個接合參數，以校正該等缺陷微裝置之起因(cause)。
  12. 如請求項1之方法，其中在各個匣基板上的該等複數個微裝置之間的一距離相依於該接收基板上之對應的若干接觸墊之一節距。
  13. 如請求項1之方法，其中將來自各個匣基板之該等微裝置之若干列放置於該接收基板上之一偏斜(skewed)配置中，以減小由跨各個匣基板之微裝置之不均勻性引起之突然(abrupt)轉變之效應。
  14. 如請求項1之方法，其中將來自不同匣基板之該等微裝置之橫向相鄰列放置於該接收基板上之一翻轉(flipped)配置中，其中來自該等施體基板之一者之一列之高側或低側分別相鄰於(adjacent to)另一施體基板之一相鄰列之一高側或低側，以減少由跨各個匣基板之微裝置之不均勻性引起之突然轉變。
  15. 如請求項14之方法，其中將來自不同匣基板之該等微裝置之垂直相鄰列放置於一交替配置中，其中高側垂直鄰近於低側，以減少由跨各個匣基板之微裝置之不均勻性引起之突然轉變。
  16. 一種填入一接收基板之方法，其包括： 在一或多個施體基板上製備複數個微裝置； 將該複數個微裝置自該一或多個施體基板轉移至一匣基板，該複數個微裝置配置成陣列； 選擇該匣基板中的一或多組微裝置以轉移至該接收基板，其中所選該一或多組微裝置中的缺陷微裝置的一數量少於一設定臨限值；及 將該匣基板上的所選該一或多組微裝置對準並轉移至該接收基板上之對應的若干接觸墊。
  17. 如請求項16之方法，其中該數量的該缺陷微裝置在被轉移至該接收基板之前或之後被識別並校正。
  18. 如請求項17之方法，其中該等缺陷微裝置藉由下列方式中之一者而被校正：修復、替換、或移除該匣基板中的該等缺陷微裝置。
  19. 如請求項18之方法，其中以在該匣基板中的若干備用(spare)微裝置替換該等缺陷微裝置。
  20. 如請求項16之方法，其中該匣基板包括不同類型的該複數個微裝置，該不同類型的微裝置包括紅色微裝置、藍色微裝置、或綠色微裝置。
TW108130331A 2016-10-04 2017-10-05 施體基板中微裝置配置 TWI798481B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US201662403741P 2016-10-04 2016-10-04
US62/403,741 2016-10-04
US201662426353P 2016-11-25 2016-11-25
US62/426,353 2016-11-25
US201762473671P 2017-03-20 2017-03-20
US62/473,671 2017-03-20
US201762482899P 2017-04-07 2017-04-07
US62/482,899 2017-04-07
US201762515185P 2017-06-05 2017-06-05
US62/515,185 2017-06-05

Publications (2)

Publication Number Publication Date
TW201942952A true TW201942952A (zh) 2019-11-01
TWI798481B TWI798481B (zh) 2023-04-11

Family

ID=61758004

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106134419A TWI737830B (zh) 2016-10-04 2017-10-05 施體基板中微裝置配置
TW108130331A TWI798481B (zh) 2016-10-04 2017-10-05 施體基板中微裝置配置
TW112108646A TW202345212A (zh) 2016-10-04 2017-10-05 施體基板中微裝置配置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106134419A TWI737830B (zh) 2016-10-04 2017-10-05 施體基板中微裝置配置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112108646A TW202345212A (zh) 2016-10-04 2017-10-05 施體基板中微裝置配置

Country Status (5)

Country Link
US (3) US10488455B2 (zh)
KR (3) KR102510934B1 (zh)
CN (3) CN109690757B (zh)
TW (3) TWI737830B (zh)
WO (1) WO2018065888A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929010B2 (en) 2019-04-04 2024-03-12 Vuereal Inc. Microdevice cartridge mapping and compensation
CN113748456A (zh) * 2019-04-09 2021-12-03 维耶尔公司 微型led装置和阵列的修复技术
TW202114079A (zh) * 2019-05-24 2021-04-01 加拿大商弗瑞爾公司 選擇性釋離及傳遞微裝置
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
WO2021210226A1 (ja) 2020-04-13 2021-10-21 株式会社島津製作所 光源装置、プロジェクタ、機械加工装置、光源ユニットおよび光源装置の調整方法
US20230290762A1 (en) * 2020-04-14 2023-09-14 Vuereal Inc. Flip chip microled and cartridge arrangement
WO2022174358A1 (en) * 2021-02-22 2022-08-25 Vuereal Inc. Cartridge interference
TW202310209A (zh) * 2021-05-04 2023-03-01 加拿大商弗瑞爾公司 整合式色彩轉換盒
TW202312343A (zh) * 2021-08-09 2023-03-16 加拿大商弗瑞爾公司 微裝置之選擇性釋放

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206016B2 (ja) 1991-05-21 2001-09-04 凸版印刷株式会社 平面アンテナ
JP2995435B2 (ja) * 1991-12-26 1999-12-27 エムテック株式会社 チップ自動選別搬送装置
US5792579A (en) * 1996-03-12 1998-08-11 Flex Products, Inc. Method for preparing a color filter
US6291309B1 (en) * 1997-11-28 2001-09-18 Niigata Seimitsu Co., Ltd. Semiconductor device and method for manufacturing the same
JP3671822B2 (ja) * 2000-07-26 2005-07-13 株式会社日立製作所 欠陥検査方法および欠陥検査システム
US6855384B1 (en) * 2000-09-15 2005-02-15 3M Innovative Properties Company Selective thermal transfer of light emitting polymer blends
JP4967251B2 (ja) * 2005-05-09 2012-07-04 ソニー株式会社 画像表示装置の製造方法
CN101632156B (zh) * 2005-06-02 2012-06-20 伊利诺伊大学评议会 可印刷半导体结构以及相关制造和组装方法
US8847313B2 (en) * 2008-11-24 2014-09-30 University Of Southern California Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
US8759951B2 (en) * 2009-12-11 2014-06-24 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
US20110151153A1 (en) * 2009-12-23 2011-06-23 E.I. Du Pont De Nemours And Company Polymeric conductive donor
JP5075214B2 (ja) * 2010-01-26 2012-11-21 株式会社日立ハイテクインスツルメンツ 電子部品装着装置
US8349116B1 (en) * 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US9034754B2 (en) * 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8668835B1 (en) * 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
KR101730075B1 (ko) * 2013-03-15 2017-04-25 애플 인크. 리던던시 스킴을 갖춘 발광 다이오드 디스플레이 및 통합 결함 검출 테스트를 갖는 발광 다이오드 디스플레이를 제작하는 방법
US9431283B2 (en) * 2013-09-19 2016-08-30 Palo Alto Research Center Incorporated Direct electrostatic assembly with capacitively coupled electrodes
CN103646893B (zh) * 2013-11-29 2016-04-06 上海华力微电子有限公司 晶圆缺陷检测方法
CN104716043B (zh) * 2013-12-12 2017-12-08 国家纳米科学中心 具有柔性基底的石墨烯场效应晶体管及其制备方法
CN104952851B (zh) * 2014-03-28 2017-11-14 中芯国际集成电路制造(上海)有限公司 对准标记及其对准方法
KR102192572B1 (ko) * 2014-06-09 2020-12-18 삼성전자주식회사 광원 모듈의 불량 검사방법, 광원 모듈의 제조 방법 및 광원 모듈 검사장치
JP5899281B2 (ja) 2014-07-16 2016-04-06 積水化学工業株式会社 光半導体装置用白色硬化性組成物、光半導体装置用白色硬化性組成物の製造方法、光半導体装置用成型体及び光半導体装置
US9716073B2 (en) 2014-11-19 2017-07-25 Mikro Mesa Technology Co., Ltd. Machine for transferring micro-device
US20160144608A1 (en) * 2014-11-23 2016-05-26 Mikro Mesa Technology Co., Ltd. Method for transferring device
KR102399346B1 (ko) * 2014-12-19 2022-05-18 글로 에이비 백플레인 상에 발광 다이오드 어레이 제조 방법
US20160219702A1 (en) * 2015-01-23 2016-07-28 Gholamreza Chaji Selective micro device transfer to receiver substrate
TWI557831B (zh) * 2015-05-15 2016-11-11 友達光電股份有限公司 微組件的傳送方法
WO2017180693A1 (en) * 2016-04-15 2017-10-19 Glo Ab Method of forming an array of a multi-device unit cell

Also Published As

Publication number Publication date
CN110571181A (zh) 2019-12-13
US20230341456A1 (en) 2023-10-26
US20200025818A1 (en) 2020-01-23
CN109690757B (zh) 2023-02-28
TW202345212A (zh) 2023-11-16
KR102510934B1 (ko) 2023-03-16
US10488455B2 (en) 2019-11-26
US20180095124A1 (en) 2018-04-05
TW201824356A (zh) 2018-07-01
CN109690757A (zh) 2019-04-26
US11624770B2 (en) 2023-04-11
TWI798481B (zh) 2023-04-11
CN110571181B (zh) 2023-06-23
KR102473829B1 (ko) 2022-12-02
CN115966503A (zh) 2023-04-14
KR20230039772A (ko) 2023-03-21
WO2018065888A1 (en) 2018-04-12
KR20190102094A (ko) 2019-09-02
TWI737830B (zh) 2021-09-01
KR20190074285A (ko) 2019-06-27
US11892497B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
TWI737830B (zh) 施體基板中微裝置配置
JP6527824B2 (ja) Ｏｌｅｄ表示装置に用いる画素構造
US20180006011A1 (en) Pixel Tile Structures and Layouts
KR102192212B1 (ko) 픽셀 구조 구동 방법
CN106098727A (zh) 显示装置
WO2019153942A1 (zh) 像素排列结构、显示基板以及显示装置
TW201240184A (en) Deposition mask
CN109509779B (zh) 一种像素排布、包含其的有机发光显示面板及显示装置
US20220199605A1 (en) Repair techniques for micro-led devices and arrays
JP6854383B2 (ja) マスク及び表示パネル
CN107799013A (zh) 一种显示面板、显示屏及显示装置
US9564590B2 (en) Variable mask
KR102015568B1 (ko) 반도체 소자의 제조 방법
US20240133940A1 (en) Micro device arrangement in donor substrate
US20220302101A1 (en) Method for display manufacturing using groups of micro-leds and micro-led arrays
CN105304640B (zh) 阵列基板及其制作方法、显示装置
CN103681624B (zh) 叠对标记及其形成方法
US20230290762A1 (en) Flip chip microled and cartridge arrangement
KR20070046461A (ko) 잉크 패턴 형성 방법, 이를 포함하는 액정 표시 장치의제조 방법 및 유기 ｅｌ 표시 장치의 제조 방법
JP2005140938A (ja) 反射型液晶表示装置及びその製造方法